JPH08213639A - 電子ドナーを有する半導体ダイオード - Google Patents
電子ドナーを有する半導体ダイオードInfo
- Publication number
- JPH08213639A JPH08213639A JP7279220A JP27922095A JPH08213639A JP H08213639 A JPH08213639 A JP H08213639A JP 7279220 A JP7279220 A JP 7279220A JP 27922095 A JP27922095 A JP 27922095A JP H08213639 A JPH08213639 A JP H08213639A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- anode
- main surface
- emitter
- converter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000002347 injection Methods 0.000 claims abstract description 11
- 239000007924 injection Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 5
- 230000002441 reversible effect Effects 0.000 abstract description 15
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 abstract description 2
- 239000000243 solution Substances 0.000 abstract 1
- 230000008859 change Effects 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高いｄＩ／ｄｔ値及び高い電圧を問題なく取
り扱うことのできる新規なダイオードを提供する。 【解決手段】 アノード側の主面(3) に電子注入手段を
有したダイオード(1) が提供される。逆電流ピークを通
過した後に、この手段はアノードエミッタに電子を注入
する。これは、ホールを補償し、雪崩ブレークダウンを
引き起こす動的なフィールドオーバーシュートの危険性
を低減する。電子注入手段は、ｎチャンネルＭＯＳセル
を備えているのが好ましい。本発明のダイオードでは高
い電圧及び高いｄＩ／ｄｔ値を安全に取り扱うことがで
きる。本発明によるダイオードは、コンバータ回路構成
体におけるフリーホイールダイオードとして好ましく使
用される。
り扱うことのできる新規なダイオードを提供する。 【解決手段】 アノード側の主面(3) に電子注入手段を
有したダイオード(1) が提供される。逆電流ピークを通
過した後に、この手段はアノードエミッタに電子を注入
する。これは、ホールを補償し、雪崩ブレークダウンを
引き起こす動的なフィールドオーバーシュートの危険性
を低減する。電子注入手段は、ｎチャンネルＭＯＳセル
を備えているのが好ましい。本発明のダイオードでは高
い電圧及び高いｄＩ／ｄｔ値を安全に取り扱うことがで
きる。本発明によるダイオードは、コンバータ回路構成
体におけるフリーホイールダイオードとして好ましく使
用される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ダイオード
の分野に係る。より詳細には、本発明は、コンバータ回
路構成体のためのフリーホイール（自由輪）ダイオード
に係る。
の分野に係る。より詳細には、本発明は、コンバータ回
路構成体のためのフリーホイール（自由輪）ダイオード
に係る。
【０００２】
【従来の技術】プロシーディングズ・オブ・ザ・ＩＳＰ
ＳＤ、第１９９−２０４頁、ＩＥＥＥ１９９３に掲載さ
れたＭ．メロトラ及びＢ．Ｊ．バリガ著の「高電圧電力
用整流器構造体の比較(Comparison of High Voltage Po
wer Rectifier Structures) 」と題する論文は、高電圧
ダイオードの種々の構造を述べている。ＰｉＮ、Ｐ−ｉ
Ｎ、ＭＰＳ、ＳＳＤ、ＳＰＥＥＤ及びＳＦＤ設計による
ダイオードが比較されている。特に、電流転流中の逆電
流の問題が調査されている。
ＳＤ、第１９９−２０４頁、ＩＥＥＥ１９９３に掲載さ
れたＭ．メロトラ及びＢ．Ｊ．バリガ著の「高電圧電力
用整流器構造体の比較(Comparison of High Voltage Po
wer Rectifier Structures) 」と題する論文は、高電圧
ダイオードの種々の構造を述べている。ＰｉＮ、Ｐ−ｉ
Ｎ、ＭＰＳ、ＳＳＤ、ＳＰＥＥＤ及びＳＦＤ設計による
ダイオードが比較されている。特に、電流転流中の逆電
流の問題が調査されている。
【０００３】このようなダイオードは、カソード側の主
面とアノード側の主面との間にｎ型ドープの半導体基体
を備え、この基体へはアノード側の主面から強くｐ型ド
ープされたアノードエミッタが拡散されると共に、カソ
ード側の主面から強くｎ型ドープされたカソードエミッ
タが拡散される。アノード及びカソードは、対応する主
面を覆う金属層によって形成される。
面とアノード側の主面との間にｎ型ドープの半導体基体
を備え、この基体へはアノード側の主面から強くｐ型ド
ープされたアノードエミッタが拡散されると共に、カソ
ード側の主面から強くｎ型ドープされたカソードエミッ
タが拡散される。アノード及びカソードは、対応する主
面を覆う金属層によって形成される。
【０００４】
【発明が解決しようとする課題】近代的なコンバータに
おいては、フリーホイールダイオードが、特に、電流の
転流中に電流及び電圧の高い変化率においてしばしば欠
陥を生じる。従って、現代のフリーホイールダイオード
では、半導体スイッチだけでなくフリーホイールダイオ
ードも受動的な保護回路で強力に保護されねばならなく
なる。これは、ダイオードの蓄積電荷が、ターンオフ
（電流の転流）中に、良く知られた逆電流ピークを生じ
るためである。ＧＴＯ用の現代のフリーホイールダイオ
ードの場合には、電流変化が約３００Ａ／ｓを越えては
ならない。
おいては、フリーホイールダイオードが、特に、電流の
転流中に電流及び電圧の高い変化率においてしばしば欠
陥を生じる。従って、現代のフリーホイールダイオード
では、半導体スイッチだけでなくフリーホイールダイオ
ードも受動的な保護回路で強力に保護されねばならなく
なる。これは、ダイオードの蓄積電荷が、ターンオフ
（電流の転流）中に、良く知られた逆電流ピークを生じ
るためである。ＧＴＯ用の現代のフリーホイールダイオ
ードの場合には、電流変化が約３００Ａ／ｓを越えては
ならない。
【０００５】ＧＴＯよりも高速である将来のＭＯＳ制御
半導体スイッチ（例えば、ブロッキング電圧が２．５ｋ
Ｖないし４．５Ｖの高電圧ＩＧＢＴ）の場合には、これ
らの問題が更に重大なものとなる。ＩＧＢＴは、非常に
高いｄＩ／ｄｔ値でも確実に取り扱うことのできる比較
的高速なスイッチである。しかしながら、これは、フリ
ーホイールダイオードの負荷を増加する。更に、コスト
面の理由で、保護回路（スナバ）なしにフリーホイール
ダイオードを動作できることも所望される。これによ
り、とりわけ、ブロッキング電圧が１６００Ｖまでの高
速ＩＧＢＴで動作するように調整された最適なダイオー
ド設計が生み出された（例えば、上記文献のＳＰＥＥＤ
設計を参照されたい）。
半導体スイッチ（例えば、ブロッキング電圧が２．５ｋ
Ｖないし４．５Ｖの高電圧ＩＧＢＴ）の場合には、これ
らの問題が更に重大なものとなる。ＩＧＢＴは、非常に
高いｄＩ／ｄｔ値でも確実に取り扱うことのできる比較
的高速なスイッチである。しかしながら、これは、フリ
ーホイールダイオードの負荷を増加する。更に、コスト
面の理由で、保護回路（スナバ）なしにフリーホイール
ダイオードを動作できることも所望される。これによ
り、とりわけ、ブロッキング電圧が１６００Ｖまでの高
速ＩＧＢＴで動作するように調整された最適なダイオー
ド設計が生み出された（例えば、上記文献のＳＰＥＥＤ
設計を参照されたい）。
【０００６】例えば、短いキャリア寿命によって蓄積電
荷を最小にすると、一般に、逆電流ピークが低下する。
例えば、ＳＰＥＥＤ設計によって可能となる平らなプラ
ズマプロファイルによって迅速な電圧の立上り、ひいて
は、短時間の転流プロセスを実現することができる。し
かし、たとえ蓄積電荷を最小にしそして逆電流ピークを
制限する全ての可能性が利用されたとしても、このよう
な最適なダイオードの場合の電力ロスは、ダイオードの
雪崩ブレークダウンが起こり得るような高い値に上昇す
る。
荷を最小にすると、一般に、逆電流ピークが低下する。
例えば、ＳＰＥＥＤ設計によって可能となる平らなプラ
ズマプロファイルによって迅速な電圧の立上り、ひいて
は、短時間の転流プロセスを実現することができる。し
かし、たとえ蓄積電荷を最小にしそして逆電流ピークを
制限する全ての可能性が利用されたとしても、このよう
な最適なダイオードの場合の電力ロスは、ダイオードの
雪崩ブレークダウンが起こり得るような高い値に上昇す
る。
【０００７】そこで、本発明の１つの目的は、何ら困難
を伴わずに、特に、雪崩ブレークダウンの危険性を高め
ることなく、高いｄＩ／ｄｔ値及び高電圧を取り扱うこ
とのできる新規なダイオードを提供することである。
を伴わずに、特に、雪崩ブレークダウンの危険性を高め
ることなく、高いｄＩ／ｄｔ値及び高電圧を取り扱うこ
とのできる新規なダイオードを提供することである。
【０００８】
【課題を解決するための手段】上記目的は、最初に述べ
た形式のダイオードの場合に、請求項１に記載の特徴に
よって達成される。
た形式のダイオードの場合に、請求項１に記載の特徴に
よって達成される。
【０００９】それ故、本発明の要旨は、電流の転流中に
電子の注入を可能にするように設計された電子注入手段
をアノード側の主面に設けることにある。
電子の注入を可能にするように設計された電子注入手段
をアノード側の主面に設けることにある。
【００１０】本発明による設計は、次の物理的な事実及
び観点に基づく。即ち、ダイオードについての研究によ
り、電力ロスの最大値は、最大の電流密度で生じるので
はなく、低い値の領域で生じることが分かった。逆電流
ピークは、順方向電流密度に大きく左右されないので、
低い順方向電流密度では蓄積電荷がより迅速に減少す
る。その結果、迅速な電圧増加が生じる。逆電流ピーク
と電力ロスピークは同じ時点で生じるのではなく短い遅
延で生じるという事実は、注目に値する。電力ロスピー
クは、ｄＩ／ｄｔの正の値の領域において生じる。ダイ
オード電圧の極性が反転した後に、アノードを経て空間
電荷ゾーンを通ってホールが引き出され、一方、ｎ＋型
エミッタを経てカソードに電子が戻される。従って、ホ
ールによって生じるアノードの動的フィールドオーバー
シュートがダイオードのブレークダウンの役目を果たす
（この現象は「動的雪崩」という語で知られている）。
この動的なブレークダウンは、約３００ないし５００ｋ
Ｗ／ｃｍ2 のピーク電力ロスにおいて生じる。
び観点に基づく。即ち、ダイオードについての研究によ
り、電力ロスの最大値は、最大の電流密度で生じるので
はなく、低い値の領域で生じることが分かった。逆電流
ピークは、順方向電流密度に大きく左右されないので、
低い順方向電流密度では蓄積電荷がより迅速に減少す
る。その結果、迅速な電圧増加が生じる。逆電流ピーク
と電力ロスピークは同じ時点で生じるのではなく短い遅
延で生じるという事実は、注目に値する。電力ロスピー
クは、ｄＩ／ｄｔの正の値の領域において生じる。ダイ
オード電圧の極性が反転した後に、アノードを経て空間
電荷ゾーンを通ってホールが引き出され、一方、ｎ＋型
エミッタを経てカソードに電子が戻される。従って、ホ
ールによって生じるアノードの動的フィールドオーバー
シュートがダイオードのブレークダウンの役目を果たす
（この現象は「動的雪崩」という語で知られている）。
この動的なブレークダウンは、約３００ないし５００ｋ
Ｗ／ｃｍ2 のピーク電力ロスにおいて生じる。
【００１１】従って、ターンオフ中即ち電流の転流中に
アノード側から制御されたやり方で更に電子を注入する
ことのできるダイオード構造体が望まれる。電子の負の
電荷は、ホールの正の電荷の一部分を補償する。従っ
て、動的なフィールドオーバーシュートを実質的に減少
し、本質的にドープレベルのみで電界レベルを支配する
ことができる。
アノード側から制御されたやり方で更に電子を注入する
ことのできるダイオード構造体が望まれる。電子の負の
電荷は、ホールの正の電荷の一部分を補償する。従っ
て、動的なフィールドオーバーシュートを実質的に減少
し、本質的にドープレベルのみで電界レベルを支配する
ことができる。
【００１２】この電子ドナーは、ＭＯＳ制御電極（ゲー
ト）によって制御されるのが好ましい。アノード側の主
面に制御可能な電子注入手段を備えた好ましい構造体
は、本発明により、その点に、少なくとも１つのｎチャ
ンネルＭＯＳセルを有する。
ト）によって制御されるのが好ましい。アノード側の主
面に制御可能な電子注入手段を備えた好ましい構造体
は、本発明により、その点に、少なくとも１つのｎチャ
ンネルＭＯＳセルを有する。
【００１３】上記ＭＯＳセルは、ダイオードの強くｐ型
ドープされたアノードエミッタを井戸状の領域として設
計することによりこのアノードエミッタに一体化するこ
とができ、半導体基体は、２つの隣接するアノードエミ
ッタ領域間でアノード側の主面へと貫通する。次いで、
ＭＯＳセルは、アノードエミッタ領域の２つの周囲に配
置された強くｎ型ドープされた短絡領域によって形成さ
れる。その上部に配置されるのは、各々の場合にアノー
ドエミッタ領域の１つの短絡領域から、主面へと貫通す
る半導体基体を経て、隣接するアノードエミッタ領域の
短絡領域へと延びる制御電極である。
ドープされたアノードエミッタを井戸状の領域として設
計することによりこのアノードエミッタに一体化するこ
とができ、半導体基体は、２つの隣接するアノードエミ
ッタ領域間でアノード側の主面へと貫通する。次いで、
ＭＯＳセルは、アノードエミッタ領域の２つの周囲に配
置された強くｎ型ドープされた短絡領域によって形成さ
れる。その上部に配置されるのは、各々の場合にアノー
ドエミッタ領域の１つの短絡領域から、主面へと貫通す
る半導体基体を経て、隣接するアノードエミッタ領域の
短絡領域へと延びる制御電極である。
【００１４】ホールによって生じるフィールドオーバー
シュートを減少するために、ＭＯＳセルのｎチャンネル
は、例えば、逆電流ピークの後に数分の１μｓ間だけ開
放される。これは、アノードに対して正の約１５Ｖの電
圧を制御電極に印加することにより達成することができ
る。ダイオードのカソードは、逆転状態のもとではアノ
ードに対して正であるから、電子は、カソードの方向
に、ひいては、アノードに向かって流れるホールとは逆
の方向に流出する。従って、正のホール電荷に必要とさ
れる中性化が達成され、電界の減少を得ることができ
る。
シュートを減少するために、ＭＯＳセルのｎチャンネル
は、例えば、逆電流ピークの後に数分の１μｓ間だけ開
放される。これは、アノードに対して正の約１５Ｖの電
圧を制御電極に印加することにより達成することができ
る。ダイオードのカソードは、逆転状態のもとではアノ
ードに対して正であるから、電子は、カソードの方向
に、ひいては、アノードに向かって流れるホールとは逆
の方向に流出する。従って、正のホール電荷に必要とさ
れる中性化が達成され、電界の減少を得ることができ
る。
【００１５】本発明によるフリーホイールダイオード
は、半導体スイッチを含むコンバータ回路構成体のフリ
ーホイールダイオードとして使用されるのが好ましい。
フリーホイールダイオードは、半導体スイッチに対して
逆平行に配置され、半導体スイッチの逆方向に流れる電
流を引き継ぐ。本発明によるダイオードを動作しそして
駆動するために、約１５Ｖの所要の制御電圧を発生して
これを正しい時点で制御電極に印加する個別の制御ユニ
ットを設けることができる。明らかに、ダイオード用の
この制御ユニットは、いかなる場合にも半導体スイッチ
に対して既に存在するものに一体化することができる。
は、半導体スイッチを含むコンバータ回路構成体のフリ
ーホイールダイオードとして使用されるのが好ましい。
フリーホイールダイオードは、半導体スイッチに対して
逆平行に配置され、半導体スイッチの逆方向に流れる電
流を引き継ぐ。本発明によるダイオードを動作しそして
駆動するために、約１５Ｖの所要の制御電圧を発生して
これを正しい時点で制御電極に印加する個別の制御ユニ
ットを設けることができる。明らかに、ダイオード用の
この制御ユニットは、いかなる場合にも半導体スイッチ
に対して既に存在するものに一体化することができる。
【００１６】特に安価な変形構成は、ダイオードのため
の個別の制御ユニットに代わって、アノード電流路にイ
ンダクタンスを接続したものである。このようなインダ
クタンスは、理想的な場合にはボンディングワイヤのイ
ンダクタンスによって既に与えられているもので、電流
変化率ｄＩ／ｄｔに比例する電圧を発生する。アノード
に対するこの電圧の極性は、本発明によるダイオードの
制御電極が、減少するダイオード電流の領域において、
即ち逆電流ピークに到達する時点まで、負の極性とされ
るようなものである。逆電流ピークを通過した後は、誘
起される電圧の極性が変化し、その結果、正の電圧が制
御電極に付与される。この正の電圧は、ほぼ最大電力ロ
スの時点で確立される。従って、この電圧は、ホールに
よるフィールドオーバーシュート（動的な雪崩）に反作
用する所望の電子注入を生じさせる。
の個別の制御ユニットに代わって、アノード電流路にイ
ンダクタンスを接続したものである。このようなインダ
クタンスは、理想的な場合にはボンディングワイヤのイ
ンダクタンスによって既に与えられているもので、電流
変化率ｄＩ／ｄｔに比例する電圧を発生する。アノード
に対するこの電圧の極性は、本発明によるダイオードの
制御電極が、減少するダイオード電流の領域において、
即ち逆電流ピークに到達する時点まで、負の極性とされ
るようなものである。逆電流ピークを通過した後は、誘
起される電圧の極性が変化し、その結果、正の電圧が制
御電極に付与される。この正の電圧は、ほぼ最大電力ロ
スの時点で確立される。従って、この電圧は、ホールに
よるフィールドオーバーシュート（動的な雪崩）に反作
用する所望の電子注入を生じさせる。
【００１７】更に別の実施形態は、対応する従属請求項
から構成される。
から構成される。
【００１８】かくて、本発明によるダイオードは、雪崩
ブレークダウンの危険性を伴うことなく高いｄＩ／ｄｔ
値及び電圧を取り扱うことができる。
ブレークダウンの危険性を伴うことなく高いｄＩ／ｄｔ
値及び電圧を取り扱うことができる。
【００１９】
【発明の実施の形態】本発明及びその効果は、添付図面
を参照した以下の詳細な説明より容易に明らかとなろ
う。全ての図面を通して同じ又は対応する部分が同じ参
照番号で示された添付図面について以下に説明する。
を参照した以下の詳細な説明より容易に明らかとなろ
う。全ての図面を通して同じ又は対応する部分が同じ参
照番号で示された添付図面について以下に説明する。
【００２０】図１は、本発明によるダイオードの部分断
面図である。このダイオード１は、第１の主面２と第２
の主面３との間にｎ型ドープされた半導体基体４を備え
ている。この図において、ｎ型ドープされた領域は左上
から右下へ陰影付けされ、ｐ型ドープされた領域は二重
の線で陰影付けされ、金属化領域は右上から左下へ延び
る線で陰影付けされている。半導体領域では、陰影の濃
度がドープ密度にほぼ対応する。
面図である。このダイオード１は、第１の主面２と第２
の主面３との間にｎ型ドープされた半導体基体４を備え
ている。この図において、ｎ型ドープされた領域は左上
から右下へ陰影付けされ、ｐ型ドープされた領域は二重
の線で陰影付けされ、金属化領域は右上から左下へ延び
る線で陰影付けされている。半導体領域では、陰影の濃
度がドープ密度にほぼ対応する。
【００２１】ｎ＋ドープされたカソードエミッタ８は、
第１の主面２から半導体基体４へと拡散され、そしてｐ
＋ドープされたアノードエミッタ９は、主面３から基体
４へと拡散される。対応する電極、カソード７及びアノ
ード６は、関連エミッタ８及び９を各々覆う金属層５に
よって形成される。
第１の主面２から半導体基体４へと拡散され、そしてｐ
＋ドープされたアノードエミッタ９は、主面３から基体
４へと拡散される。対応する電極、カソード７及びアノ
ード６は、関連エミッタ８及び９を各々覆う金属層５に
よって形成される。
【００２２】本発明によれば、アノードエミッタ９は、
アノード電極６の金属化部分５が接触する少なくとも１
つの井戸型領域を備えている。半導体基体４は、２つの
隣接するアノードエミッタ領域９間で第２の主面３へと
貫通する。本発明にとって重要なものは、井戸型アノー
ドエミッタ領域９の両側に配置されたｎ＋ドープの短絡
領域１０である。この短絡領域１０と、２つの隣接する
アノードエミッタ領域９間で第２の主面３へと貫通する
半導体基体４は、絶縁式に配置された制御電極１１がま
たいでいる。絶縁材１５（図１の点々領域）は、例え
ば、ＳｉＯ2 より成り、そして制御電極は、例えば、ポ
リシリコンより成る。周囲から短絡領域１０へ延び且つ
制御電極１１がまたいでいるアノードエミッタ９の部分
は、以下、チャンネル領域と称する。ここで、アノード
に対して正の電圧が制御電極に印加された場合には、チ
ャンネル領域にｎ型チャンネルが形成される。従って、
電子が注入される。それ故、アノードエミッタの本発明
による構造は、ＭＯＳ制御式の電子注入ソースのように
機能する。
アノード電極６の金属化部分５が接触する少なくとも１
つの井戸型領域を備えている。半導体基体４は、２つの
隣接するアノードエミッタ領域９間で第２の主面３へと
貫通する。本発明にとって重要なものは、井戸型アノー
ドエミッタ領域９の両側に配置されたｎ＋ドープの短絡
領域１０である。この短絡領域１０と、２つの隣接する
アノードエミッタ領域９間で第２の主面３へと貫通する
半導体基体４は、絶縁式に配置された制御電極１１がま
たいでいる。絶縁材１５（図１の点々領域）は、例え
ば、ＳｉＯ2 より成り、そして制御電極は、例えば、ポ
リシリコンより成る。周囲から短絡領域１０へ延び且つ
制御電極１１がまたいでいるアノードエミッタ９の部分
は、以下、チャンネル領域と称する。ここで、アノード
に対して正の電圧が制御電極に印加された場合には、チ
ャンネル領域にｎ型チャンネルが形成される。従って、
電子が注入される。それ故、アノードエミッタの本発明
による構造は、ＭＯＳ制御式の電子注入ソースのように
機能する。
【００２３】本発明によるダイオード１のｐ＋ドープさ
れたアノードエミッタ９は、最初に述べたＳＰＥＥＤ設
計とは対照的に、非常に高い注入効率を有する。キャリ
アの寿命が電子に対して４μｓそしてホールに対して１
μｓしかない状態では、１００Ａ／ｃｍ2 の電流密度に
対して２Ｖの順方向電圧しか生じない。
れたアノードエミッタ９は、最初に述べたＳＰＥＥＤ設
計とは対照的に、非常に高い注入効率を有する。キャリ
アの寿命が電子に対して４μｓそしてホールに対して１
μｓしかない状態では、１００Ａ／ｃｍ2 の電流密度に
対して２Ｖの順方向電圧しか生じない。
【００２４】本発明によるダイオード１は、少なくとも
１つの半導体スイッチ１２を含むコンバータ回路構成に
おいてフリーホイールダイオードとして有利に使用され
る。図２及び３は、このような回路構成体を示してい
る。半導体スイッチ１２は、例えば、多相コンバータの
一部分を形成する。図示されたように、これはＩＧＢＴ
であるが、他の形式の半導体スイッチも考えられる。
１つの半導体スイッチ１２を含むコンバータ回路構成に
おいてフリーホイールダイオードとして有利に使用され
る。図２及び３は、このような回路構成体を示してい
る。半導体スイッチ１２は、例えば、多相コンバータの
一部分を形成する。図示されたように、これはＩＧＢＴ
であるが、他の形式の半導体スイッチも考えられる。
【００２５】本発明によるダイオード１を駆動するため
に機能的に個別の駆動ユニット１４が設けられる（図
２）。同時に、この駆動ユニットが半導体スイッチ１２
の既に存在する考えられる駆動ユニット１４に物理的に
一体化されるかどうかは重要でない。半導体スイッチが
例えばＩＧＢＴモジュールである場合には、一体化する
のが好都合である。というのは、ある状態のもとでは、
ダイオードが既にＩＧＢＴモジュールに一体化されてい
るからである。ダイオードの制御機能は、例えば拡張Ａ
ＳＩＣにおいて、ＩＧＢＴの制御機能と組み合わせるこ
とができる。
に機能的に個別の駆動ユニット１４が設けられる（図
２）。同時に、この駆動ユニットが半導体スイッチ１２
の既に存在する考えられる駆動ユニット１４に物理的に
一体化されるかどうかは重要でない。半導体スイッチが
例えばＩＧＢＴモジュールである場合には、一体化する
のが好都合である。というのは、ある状態のもとでは、
ダイオードが既にＩＧＢＴモジュールに一体化されてい
るからである。ダイオードの制御機能は、例えば拡張Ａ
ＳＩＣにおいて、ＩＧＢＴの制御機能と組み合わせるこ
とができる。
【００２６】ダイオードのための駆動ユニットがどこに
設けられるに係わりなく、その機能は、いかなる場合に
も、アノード電位に対して正の電圧（約１５Ｖ）を逆電
流ピークの短時間後にダイオードの制御電極に印加する
ようにしなければならない。その結果、電流の転流中に
所望の電子注入を与える導通ｎ型チャンネルがチャンネ
ル領域に形成される。
設けられるに係わりなく、その機能は、いかなる場合に
も、アノード電位に対して正の電圧（約１５Ｖ）を逆電
流ピークの短時間後にダイオードの制御電極に印加する
ようにしなければならない。その結果、電流の転流中に
所望の電子注入を与える導通ｎ型チャンネルがチャンネ
ル領域に形成される。
【００２７】正の電圧を印加する時間は、逆電流ピーク
に基づく。全電圧は、一般に、逆電流ピークを通過した
５０ｎｓないし１００ｎｓ後に既に存在する。遅くとも
この時点で電圧を印加しなければならない。
に基づく。全電圧は、一般に、逆電流ピークを通過した
５０ｎｓないし１００ｎｓ後に既に存在する。遅くとも
この時点で電圧を印加しなければならない。
【００２８】更に安価な変形態様及び回路の複雑さに関
してより簡単な態様は、ダイオード１のための個別の駆
動ユニット１４に代わってアノード経路にインダクタン
ス１３のみが接続されたというものである（図３）。電
流変化ｄＩ／ｄｔに比例する電圧が上記インダクタンス
１３間に誘起される。ダイオード１がモジュールハウジ
ングに一体化される場合には、ダイオードの電極をモジ
ュールのリードに接続するボンディングワイヤが正確に
必要なインダクタンスを与える。この場合には個別のイ
ンダクタンスを省略することができる。誘起される電圧
の極性は、減少するダイオード電流の領域において、即
ち逆電流ピークに到達する時点までは、制御電極が負に
極性付けされるようなものである。逆電流ピークを通過
した後に電流の方向が変化するや否や、誘起される電圧
の極性が変化し、ダイオードの制御電極に正の電圧が印
加される。電圧増加率は通常限度があるので、これは、
特に、電力ロスが最大の時点で行われる。従って、最適
な時点で所望の電子注入が自動的にトリガーされる。
してより簡単な態様は、ダイオード１のための個別の駆
動ユニット１４に代わってアノード経路にインダクタン
ス１３のみが接続されたというものである（図３）。電
流変化ｄＩ／ｄｔに比例する電圧が上記インダクタンス
１３間に誘起される。ダイオード１がモジュールハウジ
ングに一体化される場合には、ダイオードの電極をモジ
ュールのリードに接続するボンディングワイヤが正確に
必要なインダクタンスを与える。この場合には個別のイ
ンダクタンスを省略することができる。誘起される電圧
の極性は、減少するダイオード電流の領域において、即
ち逆電流ピークに到達する時点までは、制御電極が負に
極性付けされるようなものである。逆電流ピークを通過
した後に電流の方向が変化するや否や、誘起される電圧
の極性が変化し、ダイオードの制御電極に正の電圧が印
加される。電圧増加率は通常限度があるので、これは、
特に、電力ロスが最大の時点で行われる。従って、最適
な時点で所望の電子注入が自動的にトリガーされる。
【００２９】図１は、本発明によるダイオード１の一部
分のみを示している。しかし、使用できるダイオードと
しては、図示された複数のセルが必要である。転流中に
ｐ＋型アノードエミッタ９によって高いホール電流密度
を収集しなければならないので、電力用ＭＯＳＦＥＴの
場合のように、半導体基体４、アノードエミッタ９及び
短絡領域１０により形成された寄生的ｎ−ｐ−ｎ構造体
をトリガーするおそれがある。このため、選択されるセ
ル間隔、即ち２つの井戸型アノードエミッタ領域９の間
隔は、ＩＧＢＴの場合より著しく小さくなければならな
い。しかしながら、あまりに小さいセル間隔は回避しな
ければならない。というのは、ＪＦＥＴ効果によって電
子の放出が更に困難になり、完全に防止されることもあ
るからである。テストされたダイオードに関しては、約
５０μｍのセル間隔が最適であると分かった。
分のみを示している。しかし、使用できるダイオードと
しては、図示された複数のセルが必要である。転流中に
ｐ＋型アノードエミッタ９によって高いホール電流密度
を収集しなければならないので、電力用ＭＯＳＦＥＴの
場合のように、半導体基体４、アノードエミッタ９及び
短絡領域１０により形成された寄生的ｎ−ｐ−ｎ構造体
をトリガーするおそれがある。このため、選択されるセ
ル間隔、即ち２つの井戸型アノードエミッタ領域９の間
隔は、ＩＧＢＴの場合より著しく小さくなければならな
い。しかしながら、あまりに小さいセル間隔は回避しな
ければならない。というのは、ＪＦＥＴ効果によって電
子の放出が更に困難になり、完全に防止されることもあ
るからである。テストされたダイオードに関しては、約
５０μｍのセル間隔が最適であると分かった。
【００３０】本発明によるダイオードは、特に高い電圧
（約１２００Ｖ以上）に適するようにしなければならな
いから、約１ないし２・１０14ｃｍ-3のドープレベルを
もつ半導体基体４の場合には典型的な厚みが＞１００μ
ｍとなる。従って、カソードエミッタ８は、＞１０17ｃ
ｍ-3の典型的なドープレベルとなる。アノード側の絶縁
層１５は、酸化物厚みが約１００μｍである。井戸型ア
ノードエミッタ領域９の典型的な値は、周囲の密度が約
１０19ｃｍ-3で、深さが約５μｍである。短絡領域１０
は、１０19ｃｍ-3でドープされるのが好ましい。アノー
ドエミッタ９の領域の金属化部分５に対する窓開口は、
通常、１０ないし２０μｍである。
（約１２００Ｖ以上）に適するようにしなければならな
いから、約１ないし２・１０14ｃｍ-3のドープレベルを
もつ半導体基体４の場合には典型的な厚みが＞１００μ
ｍとなる。従って、カソードエミッタ８は、＞１０17ｃ
ｍ-3の典型的なドープレベルとなる。アノード側の絶縁
層１５は、酸化物厚みが約１００μｍである。井戸型ア
ノードエミッタ領域９の典型的な値は、周囲の密度が約
１０19ｃｍ-3で、深さが約５μｍである。短絡領域１０
は、１０19ｃｍ-3でドープされるのが好ましい。アノー
ドエミッタ９の領域の金属化部分５に対する窓開口は、
通常、１０ないし２０μｍである。
【００３１】それ故、本発明によるダイオードは、高い
電圧及びｄＩ／ｄｔ値を安全に取り扱うことのできる構
造を有する。
電圧及びｄＩ／ｄｔ値を安全に取り扱うことのできる構
造を有する。
【００３２】上記技術に鑑み、本発明において多数の変
更や修正が考えられる。それ故、特許請求の範囲内で、
本発明は、上記とは異なる仕方でも実施できることを理
解されたい。
更や修正が考えられる。それ故、特許請求の範囲内で、
本発明は、上記とは異なる仕方でも実施できることを理
解されたい。
【図１】本発明によるダイオードの一部分を示す図であ
る。
る。
【図２】本発明によるダイオードを使用できる回路構成
体を示す図である。
体を示す図である。
【図３】本発明によるダイオードに適した更に別の回路
構成体を示す図である。
構成体を示す図である。
１ 半導体ダイオード ２ 第１主面 ３ 第２主面 ４ 半導体基体 ５ 金属層 ６ アノード ７ カソード ８ カソードエミッタ ９ アノードエミッタ １０ 短絡領域 １１ 制御電極 １２ 半導体スイッチ １３ インダクタンス １４ 制御ユニット １５ 絶縁層
Claims (7)
- 【請求項１】 第１及び第２の主面(2,3) 間のｎ型ドー
プされた半導体基体(4) と、上記第１の主面(2) を覆う
金属層(5) によって形成されたカソード(7)と、上記第
２の主面(3) を覆う金属層(5) によって形成されたアノ
ード(6) と、上記第１の主面(2) から上記半導体基体
(4) へ拡散されたｎ型ドープされたカソードエミッタ
(8) と、上記第２の主面(3) から上記半導体基体(4) へ
拡散されたｐ型ドープされたアノードエミッタ(9) とを
備えたコンバータ回路構成用の半導体ダイオード(1) 、
特にフリーホイールダイオードにおいて、電流転流中に
電子を注入するように構成された電子注入手段が上記第
２の主面(3) に設けられたことを特徴とする半導体ダイ
オード。 - 【請求項２】 上記電子注入手段は、少なくとも１つの
ｎチャンネルＭＯＳセルを備えている請求項１に記載の
ダイオード。 - 【請求項３】 上記アノードエミッタ(9) は、複数のｐ
型ドープされた井戸状領域を備え、上記半導体基体(4)
は、２つの隣接する井戸状領域間で上記第２の主面(3)
へと貫通しており、上記ＭＯＳセルは、上記井戸状アノ
ードエミッタ領域(9) へと拡散されたｎ型ドープされた
短絡領域(10)を備え、該短絡領域は、上記第２の主面
(3) の上部に絶縁式に配置された制御電極(11)によりカ
バーされる請求項２に記載のダイオード。 - 【請求項４】 少なくとも１つの半導体スイッチ(12)、
特にＩＧＢＴと、この半導体スイッチ(12)に逆並列に接
続されたフリーホイールダイオードとを備えたコンバー
タ回路構成体において、請求項１ないし３のいずれかに
記載のダイオード(1) がフリーホイールダイオードとし
て使用されることを特徴とするコンバータ回路構成体。 - 【請求項５】 上記ダイオード(1) の制御電極(10)は制
御ユニット(14)に接続され、該制御ユニットは、転流中
にアノード(6) に対して正の電圧を制御電極(10)に印加
するように構成される請求項３に記載のダイオードを含
む請求項４に記載のコンバータ回路構成体。 - 【請求項６】 上記アノード(6) は、インダクタンス(1
3)を通して半導体スイッチ(12)に接続され、そして上記
制御電極(11)は、半導体スイッチ(12)に直結される請求
項３に記載のダイオードを含む請求項４に記載のコンバ
ータ回路構成体。 - 【請求項７】 上記ダイオード(1) は、アノードリー
ド、カソードリード及び制御リードを有するハウジング
に一体化され、そして上記インダクタンス(13)は、上記
アノード(6) をアノードリードに接続する接続ワイヤに
よって形成される請求項６に記載のコンバータ回路構成
体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4438896:9 | 1994-10-31 | ||
| DE4438896A DE4438896A1 (de) | 1994-10-31 | 1994-10-31 | Halbleiterdiode mit Elektronenspender |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213639A true JPH08213639A (ja) | 1996-08-20 |
Family
ID=6532152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7279220A Pending JPH08213639A (ja) | 1994-10-31 | 1995-10-26 | 電子ドナーを有する半導体ダイオード |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5619047A (ja) |
| EP (1) | EP0709899A3 (ja) |
| JP (1) | JPH08213639A (ja) |
| CN (1) | CN1130809A (ja) |
| DE (1) | DE4438896A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012050065A (ja) * | 2010-07-29 | 2012-03-08 | Denso Corp | 駆動制御装置 |
| JP2013165498A (ja) * | 2010-07-29 | 2013-08-22 | Denso Corp | 駆動制御装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19750827A1 (de) * | 1997-11-17 | 1999-05-20 | Asea Brown Boveri | Leistungshalbleiterbauelement mit Emitterinjektionssteuerung |
| US6797992B2 (en) * | 2001-08-07 | 2004-09-28 | Fabtech, Inc. | Apparatus and method for fabricating a high reverse voltage semiconductor device |
| DE10334797B3 (de) * | 2003-07-30 | 2005-05-25 | Infineon Technologies Ag | Halbleiterbauelement mit einer einen p- oder n-Kanal Transistor aufweisenden Feldstoppschicht |
| DE102008045410B4 (de) * | 2007-09-05 | 2019-07-11 | Denso Corporation | Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode |
| JP4840482B2 (ja) * | 2008-10-14 | 2011-12-21 | 株式会社デンソー | 半導体装置 |
| US8592903B2 (en) | 2008-11-26 | 2013-11-26 | Infineon Technologies Austria Ag | Bipolar semiconductor device and manufacturing method |
| JP5333342B2 (ja) | 2009-06-29 | 2013-11-06 | 株式会社デンソー | 半導体装置 |
| US10566462B2 (en) | 2009-07-30 | 2020-02-18 | Infineon Technologies Austria Ag | Bipolar semiconductor device and manufacturing method |
| DE102021208810A1 (de) | 2021-08-12 | 2023-02-16 | Zf Friedrichshafen Ag | Schaltungsanordnung für parallel geschaltete Leistungshalbleiter, sowie Elektronikmodul |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58125873A (ja) * | 1982-01-22 | 1983-07-27 | Hitachi Ltd | 絶縁ゲ−ト形半導体装置 |
| DE3631136A1 (de) * | 1986-09-12 | 1988-03-24 | Siemens Ag | Diode mit weichem abrissverhalten |
| DE3633161A1 (de) * | 1986-09-30 | 1988-04-07 | Licentia Gmbh | Halbleiterbauelement mit einer anodenseitigen p-zone und einer anliegenden schwach dotierten n-basiszone |
| JPH03238871A (ja) * | 1990-02-15 | 1991-10-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH05315618A (ja) * | 1992-05-01 | 1993-11-26 | Fuji Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP2948985B2 (ja) * | 1992-06-12 | 1999-09-13 | 三菱電機株式会社 | 半導体装置 |
| JPH06163907A (ja) * | 1992-11-20 | 1994-06-10 | Hitachi Ltd | 電圧駆動型半導体装置 |
-
1994
- 1994-10-31 DE DE4438896A patent/DE4438896A1/de not_active Withdrawn
-
1995
- 1995-09-12 US US08/527,330 patent/US5619047A/en not_active Expired - Fee Related
- 1995-10-17 EP EP95810644A patent/EP0709899A3/de not_active Withdrawn
- 1995-10-26 JP JP7279220A patent/JPH08213639A/ja active Pending
- 1995-10-27 CN CN95118522A patent/CN1130809A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012050065A (ja) * | 2010-07-29 | 2012-03-08 | Denso Corp | 駆動制御装置 |
| JP2013165498A (ja) * | 2010-07-29 | 2013-08-22 | Denso Corp | 駆動制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4438896A1 (de) | 1996-05-02 |
| CN1130809A (zh) | 1996-09-11 |
| US5619047A (en) | 1997-04-08 |
| EP0709899A2 (de) | 1996-05-01 |
| EP0709899A3 (de) | 1996-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0794578B1 (en) | Diode and power converting apparatus | |
| JP3243902B2 (ja) | 半導体装置 | |
| US7808014B2 (en) | Semiconductor device having insulated gate bipolar transistor | |
| US6664590B2 (en) | Circuit configuration for load-relieved switching | |
| JP4116098B2 (ja) | 縦形パワーｍｏｓｆｅｔ | |
| JP3447884B2 (ja) | 高耐圧半導体素子 | |
| JP3356644B2 (ja) | 半導体整流装置の駆動方法 | |
| US4791470A (en) | Reverse conducting gate turn-off thyristor device | |
| JPH1074959A (ja) | 電力用半導体素子 | |
| US10050029B2 (en) | Semiconductor device | |
| JPH08213639A (ja) | 電子ドナーを有する半導体ダイオード | |
| US5701018A (en) | Semiconductor device having parallel connection of an insulated gate bipolar transistor and a diode | |
| US5977611A (en) | Power diode and hybrid diode, voltage limiter and freewheeling diode having the power diode | |
| US8269270B2 (en) | Power semiconductor component having a gentle turn-off behavior | |
| JPH1126779A (ja) | パワーダイオード | |
| US5621229A (en) | Semiconductor device and control method | |
| US5142347A (en) | Power semiconductor component with emitter shorts | |
| JP2000114550A (ja) | ダイオード及び電力変換装置 | |
| JPH0241182B2 (ja) | ||
| JP3916206B2 (ja) | 半導体装置 | |
| EP0862220A1 (en) | Semiconductor switching device and a power converter using the same and a drive method therefor | |
| US6078065A (en) | Bilaterally controllable thyristor | |
| KR940008259B1 (ko) | 반도체장치 및 그 제조방법 | |
| US11552073B2 (en) | Semiconductor device | |
| JP2777990B2 (ja) | 自己消弧形サイリスタ |