CN105374814A - 一种高鲁棒性的高压静电放电保护器件 - Google Patents
一种高鲁棒性的高压静电放电保护器件 Download PDFInfo
- Publication number
- CN105374814A CN105374814A CN201510663114.9A CN201510663114A CN105374814A CN 105374814 A CN105374814 A CN 105374814A CN 201510663114 A CN201510663114 A CN 201510663114A CN 105374814 A CN105374814 A CN 105374814A
- Authority
- CN
- China
- Prior art keywords
- type
- trap
- voltage
- district
- nxing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001012 protector Effects 0.000 title abstract 3
- 238000002347 injection Methods 0.000 claims abstract description 26
- 239000007924 injection Substances 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000002161 passivation Methods 0.000 claims abstract description 5
- 238000000407 epitaxy Methods 0.000 claims description 11
- 238000012423 maintenance Methods 0.000 description 19
- 230000001681 protective effect Effects 0.000 description 15
- 238000013461 design Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- -1 phosphonium ion Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种高鲁棒性的高压静电放电保护器件，包括：P型衬底，在P型衬底上设有埋氧化层，在埋氧化层上设有N型外延层，在N型外延层的上部设有第一低压N型阱、第一低压P型阱，在第一低压N型阱内设有N型阴区，在第一低压P型阱内设有P型阳区，在N型外延层的上表面上设有场氧化层且所述场氧化层位于N型阴区与P型阳区之间，在N型阴区、场氧化层及P型阳区的上表面设有钝化层，在N型阴区上连接有阴极金属，在P型阳区上连接有阳极金属，其特征在于，在第一低压N型阱内设有P型注入效率调节阱，所述的N型阴区位于P型注入效率调节阱内。本发明在不改变原来版图面积的基础上，提高了电流泄放能力，降低了闩锁风险，增强了器件的ESD鲁棒性。
Description
技术领域
本发明涉及集成电路的可靠性领域，是关于一种高鲁棒性的高压静电放电保护器件结构。
背景技术
ESD(Electro-StaticDischarge)即静电放电,是自然界中一种常见的现象,小到摩擦生电,大到电闪雷鸣,都属于这个范畴。在集成电路制造、封装、运输、装配等过程中,不可避免的都会受到ESD冲击的影响,甚至导致失效。ESD引发的集成电路失效主要有两个原因:介质击穿和热损毁。若无合理的钳位电路,则过高的电场将导致栅输入端出现介质击穿。而热损毁发生的根本原因则是ESD脉冲下瞬态大电流产生的巨大热量。半导体(包括硅)不是良好的导热材料,ESD电流在硅或互联线中产生的热量不能及时传导出去,热量积累之下芯片内部可能出现金属或接触孔熔化,导致开路或短路发生,或因为硅材料熔化导致杂质再分布、材料性能改变。静电放电是造成大多数电子器件和半导体系统失效的主要原因,已成为近来半导体设计中备受关注的问题。
高压功率集成电路是国家重要的支撑科技,与能源、环保、通讯、生命科学、材料和交通等关键性的科技领域息息相关。功率集成电路的设计水平直接决定着一个国家在电源管理、绿色照明和电机控制等领域的核心竞争力。高压功率集成电路的ESD防护能力,对于系统的稳定性和可靠性起到了至关重要的作用。因此研究高压功率集成电路ESD防护器件工作机理、优化器件ESD防护能力对高压功率集成电路的设计具有十分重要的现实意义。当前大部分高压ESD防护器件难以满足ESD设计窗口的要求：如既要有高于工作电压的维持电压，又要有尽量低于栅氧击穿电压的触发电压。简而言之，现有的高压ESD防护电路缺乏能够满足窄小ESD设计窗口的强鲁棒性的ESD防护器件。而且，由于许多功率集成电路产品常工作在比较“恶劣”的环境下(如高电压、大电流、频繁插拔及高低温工作环境等)，使它们的ESD防护设计需要考虑更多因素，集中体现在高压ESD防护器件需要具有良好的防误触发能力、抗闩锁能力和强鲁棒性等综合性能。
高压二极管作为一种最早使用的ESD防护器件，应用久远而且广泛，其结构简单而有效，一直发挥着重要作用。高压二极管的正向和反向工作状态下均可以作为ESD保护工作方式。正向二极管通常以二极管串的形式存在，这是为了防止在电源电压的正常工作时，二极管两端的电压超过其开启电压而导通，引起电路漏电问题的发生，但是在高压情况下，二极管串一般不能满足数量上的要求，因为高压下，需要大量的二极管才能使其在正常工作条件下处于关断状态。因此，只考虑反向的二极管ESD性能。反向二极管作为ESD保护器件具有结构简单，无折回，不会发生闩锁的特点，同时，也由于其不发生Snapback，使其泄放电流时的电压维持在较高水平，从而产生大量的焦耳热，容易造成器件损毁，所以，相比于发生Snapback型器件其ESD能力相对较弱。于是为了提升器件的ESD能力常常采用加大器件面积的方法，但这样会带来成本的增加。高压双极型晶体管也是一种常用的ESD防护元件，当ESD冲击到来时，反偏结间建立了一个很高的电场，器件发生雪崩击穿产生大量电子空穴对，空穴被低电位的一端收集，由于体电阻的存在产生压降，当BE结达到开启电压0.7V左右时，器件导通来泄放ESD电流。作为Snapback型器件，双极型晶体管有较强的ESD电流泄放能力，但是由于其维持电压一般低于高压器件的工作电压所以有很大的闩锁风险。
围绕着高压工艺的静电保护对触发电压、维持电压、闩锁风险以及较低的成本的要求，本文介绍了一种高鲁棒性的高压ESD保护器件，在同样的尺寸下与传统的高压反偏二极管相比其二次击穿电流更高，与传统的高压双极型晶体管相比其闩锁风险更低，能更好的符合ESD设计窗口的要求，具有良好的应用前景。
发明内容
本发明在不改变器件面积的基础上，提供一种高鲁棒性的高压ESD保护器件结构，并且维持电压可以调节以适应不同设计的要求。
本发明采用如下技术方案：
一种高鲁棒性的高压ESD保护器件，包括：P型衬底，在P型衬底上设有埋氧化层，在埋氧化层上设有N型外延层，在N型外延层的上部设有第一低压N型阱、第一低压P型阱，在第一低压N型阱内设有N型阴区，在第一低压P型阱内设有P型阳区，在N型外延层的上表面上设有场氧化层且所述场氧化层位于N型阴区与P型阳区之间，在N型阴区、场氧化层及P型阳区的上表面设有钝化层，在N型阴区上连接有阴极金属，在P型阳区上连接有阳极金属，其特征在于，在第一低压N型阱内设有P型注入效率调节阱，所述的N型阴区位于P型注入效率调节阱内。与现有技术相比，本发明具有如下优点：
(1)本发明结构与图1所示的传统的高压反偏二极管相比ESD电流泄放能力更强。本发明的器件结构在阴极增加了一个新的P型注入区12，器件的等效电路为如图4所示的一个齐纳二极管(二极管的阴极为N型阴区5，二极管的阳极为P型注入效率调节阱12)和基极浮空的PNP晶体管(PNP晶体管的发射极为P型注入效率调节阱12，基极为N型外延层3和第一低压N型阱4组成的N型区域，集电极为第一低压P型阱7)的串联，器件内部存在一个基极浮空的PNP双极型晶体管，从而具有更高的电流泄放能力。
(2)本发明结构在拥有良好的电压钳位效果的同时还拥有低的闩锁风险,能更好的符合ESD设计窗口的要求。所谓电压钳位即是将内部被保护电路的栅极输入电压钳制在栅介质的击穿电压以下。如图5所示，传统的高压反偏二极管在发生雪崩击穿以后，二极管两端电压迅速增大很快超出内部被保护电路的栅极击穿电压，不能起到有效的保护作用。而本发明中的器件结构在发生雪崩击穿以后，由于动态电阻比较小，维持电压幅值变化不大，直到发生二次击穿失效都没有超过栅介质的击穿电压，所以电压钳位效果比较好。低的闩锁风险要求器件的维持电压高于内部被保护电路的工作电压，如图2所示的传统的高压PNP双极型晶体管在发生雪崩击穿以后由于会发生较强的回滞，维持电压比较低会有较高的闩锁风险，而本发明结构中存在的PNP双极型晶体管由于其发射极掺杂浓度低于集电极掺杂浓度，使得PNP双极型晶体管的维持电压变大，而且本发明结构总的维持电压还要加上齐纳二极管的击穿电压，是PNP双极型晶体管的维持电压和齐纳二极管的击穿电压两者之和，进一步提高了维持电压的值降低了闩锁的风险。
(3)本发明结构的维持电压是可以调节的，通过改变P型注入效率调节阱12的掺杂浓度可以改变PNP双极型晶体管的发射极注入效率进而改变电流放大系数，而器件的维持电压大小与电流放大系数直接相关，所以通过改变P型注入效率调节阱12的掺杂浓度可以调节器件的维持电压，使其更好的符合工作电压不同的系统中ESD设计窗口对维持电压的要求。
(4)本发明结构的维持电压是可以调节的，还可以通过在版图上改变P型注入效率调节阱12与N型阴区5的相邻边界之间的距离来改变PNP双极型晶体管的基极传输系数进而改变电流放大系数，而器件的维持电压大小与电流放大系数直接相关，所以通过在版图上改变P型注入效率调节阱12与N型阴区5的相邻边界之间的距离可以调节器件的维持电压，使其更好的符合工作电压不同的系统中ESD设计窗口对维持电压的要求。
(5)本发明结构在拥有高的鲁棒性的同时并不改变器件原来的版图面积，且不需要额外的工艺流程。
附图说明
图1所示为传统的高压反偏二极管的剖面结构。
图2所示为传统的高压PNP双极型晶体管的剖面结构。
图3所示为本发明中高鲁棒性的高压ESD保护器件的剖面结构。
图4所示为本发明中高鲁棒性的高压ESD保护器件的等效电路图。
图5所示为本发明中高鲁棒性的高压ESD保护器件和传统的高压反偏二极管以及传统的高压PNP双极型晶体管的的传输线脉冲(TLP)测试结果的比较图，均采用宽度为10000μm的器件。
具体实施方式
一种高鲁棒性的高压ESD保护器件，包括：P型衬底1，在P型衬底1上设有埋氧化层2，在埋氧化层2上设有N型外延层3，在N型外延层3的上部设有第一低压N型阱4、第一低压P型阱7，在第一低压N型阱4内设有N型阴区5，在第一低压P型阱7内设有P型阳区8，在N型外延层3的上表面上设有场氧化层10且所述场氧化层10位于N型阴区5与P型阳区8之间，在N型阴区5、场氧化层10及P型阳区8的上表面设有钝化层11，在N型阴区5上连接有阴极金属6，在P型阳区8上连接有阳极金属9，其特征在于，在第一低压N型阱4内设有P型注入效率调节阱12，所述的N型阴区5位于P型注入效率调节阱12内。
所述的P型注入效率调节阱12的掺杂浓度是P型阳区8的掺杂浓度的20％～30％，P型注入效率调节阱12的掺杂浓度是第一低压N型阱4的掺杂浓度的20～50倍。
所述的P型注入效率调节阱12与N型阴区5的相邻边界之间的距离要大于0.5μm，P型注入效率调节阱12与第一低压N型阱4的相邻边界之间的距离要大于0.5μm。
所述的场氧化层10与N型阴区5的相邻边界相切，场氧化层10与P型阳区8的相邻边界相切。
本发明采用如下方法来制备：
第一步，取具有P型衬底的绝缘体上硅圆片，通过高能量磷离子注入，并高温退火形成N型外延层3。
第二步，以高能量的硼离子注入，高温退火后形成第一低压P型阱7。
第三步，以高能量的磷离子注入，高温退火后形成第一低压N型阱4。
第四步，淀积并刻蚀氮化硅，在高温下生长场氧化层10。
第五步，通过高能量的硼离子注入，激活后形成P型注入效率调节阱12。
第六步，通过高剂量的硼离子和磷离子注入，制作各个电极接触区。
第七步，淀积二氧化硅，刻蚀电极接触孔后淀积金属引线层并刻蚀掉多余金属。
第八步，进行钝化层的制作。
Claims (4)
1.一种高鲁棒性的高压静电放电保护器件，包括：P型衬底(1)，在P型衬底(1)上设有埋氧化层(2)，在埋氧化层(2)上设有N型外延层(3)，在N型外延层(3)的上部设有第一低压N型阱(4)、第一低压P型阱(7)，在第一低压N型阱(4)内设有N型阴区(5)，在第一低压P型阱(7)内设有P型阳区(8)，在N型外延层(3)的上表面上设有场氧化层(10)且所述场氧化层(10)位于N型阴区(5)与P型阳区(8)之间，在N型阴区(5)、场氧化层(10)及P型阳区(8)的上表面设有钝化层(11)，在N型阴区(5)上连接有阴极金属(6)，在P型阳区(8)上连接有阳极金属(9)，其特征在于，在第一低压N型阱(4)内设有P型注入效率调节阱(12)，所述的N型阴区(5)位于P型注入效率调节阱(12)内。
2.根据权利要求1所述的一种高鲁棒性的高压静电放电保护器件，其特征在于，所述的P型注入效率调节阱(12)的掺杂浓度是P型阳区(8)的掺杂浓度的20％～30％，P型注入效率调节阱(12)的掺杂浓度是第一低压N型阱(4)的掺杂浓度的20～50倍。
3.根据权利要求1所述的一种高鲁棒性的高压静电放电保护器件，其特征在于，所述的P型注入效率调节阱(12)与N型阴区(5)的相邻边界之间的距离要大于0.5μm，P型注入效率调节阱(12)与第一低压N型阱(4)的相邻边界之间的距离要大于0.5μm。
4.根据权利要求1所述的一种高鲁棒性的高压静电放电保护器件，其特征在于，所述的场氧化层(10)与N型阴区(5)的相邻边界相切，场氧化层(10)与P型阳区(8)的相邻边界相切。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510663114.9A CN105374814A (zh) | 2015-10-14 | 2015-10-14 | 一种高鲁棒性的高压静电放电保护器件 |
| PCT/CN2016/072795 WO2017063320A1 (zh) | 2015-10-14 | 2016-01-29 | 一种高鲁棒性的高压静电放电保护器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510663114.9A CN105374814A (zh) | 2015-10-14 | 2015-10-14 | 一种高鲁棒性的高压静电放电保护器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105374814A true CN105374814A (zh) | 2016-03-02 |
Family
ID=55376849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510663114.9A Pending CN105374814A (zh) | 2015-10-14 | 2015-10-14 | 一种高鲁棒性的高压静电放电保护器件 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105374814A (zh) |
| WO (1) | WO2017063320A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106024762A (zh) * | 2016-07-18 | 2016-10-12 | 中国科学院微电子研究所 | 一种静电保护结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1851923A (zh) * | 2006-05-24 | 2006-10-25 | 杭州电子科技大学 | 集成抗esd二极管的soi ligbt器件单元 |
| CN102130184A (zh) * | 2010-12-22 | 2011-07-20 | 东南大学 | 一种应用于高压静电保护的高鲁棒性反偏二极管 |
| CN103715233A (zh) * | 2014-01-10 | 2014-04-09 | 江南大学 | 一种具有高维持电压的ldmos结构的esd保护器件 |
| US20150041883A1 (en) * | 2013-08-06 | 2015-02-12 | Hitachi, Ltd. | Semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2251904B1 (en) * | 2008-02-14 | 2019-01-16 | Toyota Jidosha Kabushiki Kaisha | Driving method for reverse conducting semiconductor element, semiconductor device, and feeding device |
-
2015
- 2015-10-14 CN CN201510663114.9A patent/CN105374814A/zh active Pending
-
2016
- 2016-01-29 WO PCT/CN2016/072795 patent/WO2017063320A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1851923A (zh) * | 2006-05-24 | 2006-10-25 | 杭州电子科技大学 | 集成抗esd二极管的soi ligbt器件单元 |
| CN102130184A (zh) * | 2010-12-22 | 2011-07-20 | 东南大学 | 一种应用于高压静电保护的高鲁棒性反偏二极管 |
| US20150041883A1 (en) * | 2013-08-06 | 2015-02-12 | Hitachi, Ltd. | Semiconductor device |
| CN103715233A (zh) * | 2014-01-10 | 2014-04-09 | 江南大学 | 一种具有高维持电压的ldmos结构的esd保护器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106024762A (zh) * | 2016-07-18 | 2016-10-12 | 中国科学院微电子研究所 | 一种静电保护结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017063320A1 (zh) | 2017-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102856318B (zh) | 单向瞬态电压抑制器 | |
| CN102456685B (zh) | 高压静电保护器件 | |
| CN103441125B (zh) | 一种基于双向晶闸管的浪涌保护电路及其制造方法 | |
| CN103730462B (zh) | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 | |
| CN101211968B (zh) | 一种用于静电放电的晶闸管的制作方法 | |
| CN102738144B (zh) | 静电放电防护装置及其静电放电防护电路 | |
| CN102623449A (zh) | Esd保护装置 | |
| CN110335866A (zh) | 一种基于纳米级集成电路工艺的双向低触发esd保护器件 | |
| CN103151351A (zh) | 运用动态衬底电阻技术的自衬底触发esd保护器件及应用 | |
| CN110649016A (zh) | 无回滞效应硅控整流器型esd保护结构及其实现方法 | |
| CN106098792A (zh) | 双向电压完全对称带有超深沟槽超低漏电的tvs器件及制法 | |
| CN102522404A (zh) | 低触发电压的双向scr esd保护电路 | |
| CN108807374B (zh) | 一种高压双向瞬态电压抑制器 | |
| CN105702674B (zh) | 一种静电放电防护装置 | |
| CN105374814A (zh) | 一种高鲁棒性的高压静电放电保护器件 | |
| CN103730458B (zh) | 硅控整流器 | |
| CN103915433A (zh) | 一种嵌有环形栅mosfet的抗辐射scr静电防护器件 | |
| CN109599442A (zh) | 散热式齐纳二极管 | |
| CN105428353A (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN105374817A (zh) | 一种基于锗硅异质结工艺的scr器件 | |
| CN102130184B (zh) | 一种应用于高压静电保护的高鲁棒性反偏二极管 | |
| CN107579065A (zh) | 一种高维持电压可控硅静电防护器件 | |
| CN205248270U (zh) | 一种具有类鳍式ldmos结构的高压esd保护器件 | |
| CN107331704A (zh) | 一种栅压控制晶闸管器件 | |
| CN106206750A (zh) | 三端自带防护功能的垂直型恒流器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160302 |
|
| WD01 | Invention patent application deemed withdrawn after publication |