CN112786697A - 半导体装置的控制方法 - Google Patents

半导体装置的控制方法 Download PDF

Info

Publication number
CN112786697A
CN112786697A CN202010951160.XA CN202010951160A CN112786697A CN 112786697 A CN112786697 A CN 112786697A CN 202010951160 A CN202010951160 A CN 202010951160A CN 112786697 A CN112786697 A CN 112786697A
Authority
CN
China
Prior art keywords
electrode
control
semiconductor layer
semiconductor
control voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010951160.XA
Other languages
English (en)
Other versions
CN112786697B (zh
Inventor
下条亮平
坂野竜则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN112786697A publication Critical patent/CN112786697A/zh
Application granted granted Critical
Publication of CN112786697B publication Critical patent/CN112786697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0045—Full bridges, determining the direction of the current through the load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

提供半导体装置的控制方法，能够降低导通损耗与开关损耗。半导体装置具备半导体部的第1面上的第1电极、第2面上的第2电极和设置于半导体部与第1电极之间的控制电极。半导体部包括第1层、第2层、第3层、第4层以及第5层。第2层位于第1层与第1电极之间，第3层选择性地设置于第2层与第1电极之间。第4以及第5层选择性地设置于第1层与第2电极之间。在半导体装置的控制方法中，在第1层与第2层之间的pn结正偏置而接下来逆偏置之前的第1期间，对控制电极施加第1电压，在第1期间后的第2期间，施加比第1电压高的第2电压，在第2期间后至pn结逆偏置的第3期间施加比第1电压高、比第2电压低的第3电压。

Description

半导体装置的控制方法
本申请以日本专利申请2019-199660(申请日2019年11月1日)为基础，并享有该申请的优先权。本申请通过参照该申请，从而包含该申请的全部内容。
技术领域
实施方式涉及半导体装置的控制方法。
背景技术
存在被作为电力控制用半导体装置而被广泛使用的将IGBT(Insulated GateBipolar Transistor：绝缘栅双极型晶体管)与二极管一体化而成的反向导通型IGBT。在这样的半导体装置中，如果想要降低二极管的开关损耗，则导通损耗增加。
发明内容
实施方式提供一种能够降低导通损耗以及开关损耗的半导体装置的控制方法。
实施方式的半导体装置具备：半导体部，具有第1面和与所述第1面相反一侧的第2面；第1电极，设置于所述半导体部的所述第1面上；第2电极，设置于所述半导体部的所述第2面上；以及控制电极，设置于所述半导体部与所述第1电极之间。所述控制电极被配置于在所述半导体部的所述第1面侧设置的沟槽的内部，利用第1绝缘膜而与所述半导体部电绝缘，利用第2绝缘膜而与所述第1电极电绝缘。所述半导体部包括第1导电类型的第1半导体层、第2导电类型的第2半导体层、第1导电类型的第3半导体层、第2导电类型的第4半导体层以及第1导电类型的第5半导体层。所述第2半导体层位于所述第1半导体层与所述第1电极之间，具有隔着所述第1绝缘膜而与所述控制电极相向的部分。所述第3半导体层选择性地设置于所述第2半导体层与所述第1电极之间，并且配置于与所述第1绝缘膜相接的位置。所述第4半导体层选择性地设置于所述第1半导体层与所述第2电极之间。所述第5半导体层选择性地设置于所述第1半导体层与所述第2电极之间，沿着所述第2电极而与所述第4半导体层并排地配置。所述第1电极电连接于所述第2半导体层以及所述第3半导体层，所述第2电极电连接于所述第4半导体层以及所述第5半导体层。在所述半导体装置的控制方法中，在所述第1半导体层与所述第2半导体层之间的pn结向正向偏置、接下来所述pn结向反向偏置之前的第1期间，对所述控制电极施加第1控制电压，在所述第1期间之后所述pn结向反向偏置之前的第2期间，对所述控制电极施加比所述第1控制电压高的第2控制电压，在所述第2期间之后直至所述pn结向反向偏置为止的第3期间，对所述控制电极施加比所述第1控制电压高且比所述第2控制电压低的第3控制电压。
根据上述结构的半导体装置的控制方法，能够提供能够降低导通损耗以及开关损耗的半导体装置的控制方法。
附图说明
图1是示出实施方式的半导体装置的示意剖视图。
图2是示出使用了实施方式的半导体装置的电力变换电路的电路图。
图3是示出实施方式的半导体装置的控制方法的时序图。
图4是示出实施方式的半导体装置的动作的示意剖视图。
图5是示出实施方式的变形例的半导体装置的示意剖视图。
图6是示出实施方式的变形例的半导体装置的控制方法的时序图。
图7是示出实施方式的其它变形例的半导体装置的示意剖视图。
符号说明
1、2、3：半导体装置；10：半导体部；10A：第1面；10B：第2面；11：第1半导体层；13：第2半导体层；15：第3半导体层；17：第6半导体层；20：第1电极；21：第4半导体层；23：第5半导体层；25：第7半导体层；30：第2电极；40：第1控制电极；43：第1绝缘膜；45：第2绝缘膜；50：第2控制电极；53：第3绝缘膜；55：第4绝缘膜；60：第3控制电极；63：第5绝缘膜；65：第6绝缘膜；100：电力变换电路；GT1：第1沟槽；GT2：第2沟槽；GT3：第3沟槽；MT：第1控制端子；ST：第2控制端子。
具体实施方式
以下，参照附图，说明实施方式。对附图中的相同部分附加相同编号，适当地省略详细的说明而说明不同的部分。此外，附图是示意性的或者概念性的，各部分的厚度与宽度的关系、部分之间的大小的比率等未必限于与现实的情况相同。另外，即使在表示相同的部分的情况下，有时也因附图不同而相互的尺寸、比率被不同地表示。
进而，使用各图中所示的X轴、Y轴以及Z轴来说明各部分的配置以及结构。X轴、Y轴、Z轴相互正交，分别表示X方向、Y方向、Z方向。另外，有时将Z方向设为上方，将与其相反的方向设为下方而进行说明。
图1是示出实施方式的半导体装置1的示意剖视图。半导体装置1例如为反向导通型IGBT(RC-IGBT)。
半导体装置1具备半导体部10、第1电极20以及第2电极30。半导体部10例如为硅。第1电极20设置于半导体部10的第1面10A上。第1电极20例如为发射极电极。第1电极20例如为包含铝(Al)的金属层。第2电极30设置于半导体部10的第2面10B上。第2面10B例如为半导体部10的背面，位于第1面10A的相反侧。第2电极30例如为集电极电极。第2电极30例如为包含钛(Ti)或铝(Al)的金属层。
半导体装置1还具备第1控制电极40和第2控制电极50。第1控制电极40以及第2控制电极50设置于半导体部10与第1电极20之间。第1控制电极40以及第2控制电极50例如为导电性的多晶硅。
第1控制电极40配置于沟槽GT1的内部，该沟槽GT1设置于半导体部10的第1面10A侧。第1控制电极40利用第1绝缘膜43而与半导体部10电绝缘。另外，第1控制电极40利用第2绝缘膜45而与第1电极20电绝缘。第1绝缘膜43以及第2绝缘膜45例如为氧化硅膜。第1控制电极40例如电连接于第1控制端子MT。
第2控制电极50配置于沟槽GT2的内部，该沟槽GT2设置于半导体部10的第1面10A侧。第2控制电极50利用第3绝缘膜53而与半导体部10电绝缘。另外，第2控制电极50利用第4绝缘膜55而与第1电极20电绝缘。第3绝缘膜53以及第4绝缘膜55例如为氧化硅膜。第2控制电极50例如与第1控制电极40一起电连接于第1控制端子MT。对第2控制电极50施加与第1控制电极40相同的控制电压。
半导体部10包括第1导电类型(以下，n型)的第1半导体层11、第2导电类型(以下，p型)的第2半导体层13、n型的第3半导体层15、p型的第4半导体层21以及n型的第5半导体层23。
第1半导体层11例如为n型基底层。第1半导体层11例如包含低浓度(1×1013～1×1015cm-3)的n型杂质。
第2半导体层13例如为p型基底层。第2半导体层13设置于第1半导体层11与第1电极20之间。第2半导体层13包括隔着第1绝缘膜43而与第1控制电极40相向的部分、以及隔着第3绝缘膜53而与第2控制电极50相向的部分。
第3半导体层15例如为n型发射极层。第3半导体层15选择性地设置于第2半导体层13与第1电极20之间。第3半导体层15例如设置有多个，分别配置于与第1绝缘膜43以及第3绝缘膜53相接的位置。第3半导体层15包含浓度比第1半导体层11的n型杂质高的n型杂质。第1电极20例如与第3半导体层15相接、且电连接。
第4半导体层21例如为p型集电极层。第4半导体层21选择性地设置于第1半导体层11与第2电极30之间。第4半导体层21例如包含浓度水平与第2半导体层13的p型杂质相同的p型杂质。
第5半导体层23例如为n型阴极层。第5半导体层23选择性地设置于第1半导体层11与第2电极30之间。第5半导体层23包含浓度比第1半导体层11的n型杂质高的n型杂质。
第4半导体层21以及第5半导体层23沿着第2电极30交替地配置。第2电极30电连接于第4半导体层21以及第5半导体层23。另外，第2电极30经由第5半导体层23电连接于第1半导体层11。
半导体部10还包括第6半导体层17和第7半导体层25。第6半导体层17例如为p型发射极层。第7半导体层25例如为n型缓冲层。
第6半导体层17选择性地设置于第2半导体层13与第1电极20之间。第6半导体层17包含浓度比第2半导体层13的p型杂质高的p型杂质。第1电极20例如与第6半导体层17相接、且电连接。第1电极20经由第6半导体层17电连接于第2半导体层13。
第7半导体层25设置于第1半导体层11与第4半导体层21之间。第7半导体层25包含浓度比第1半导体层11的n型杂质高的n型杂质。通过配置第7半导体层25，例如能够防止在IGBT模式下的关断时，耗尽层扩展至第4半导体层21。
图2(a)以及(b)是示出使用了实施方式的半导体装置1的电力变换电路100的电路图。图2(a)以及(b)是表示包括4个半导体装置1(以下，半导体装置RC1～RC4)的单相逆变器电路的电路图。
如图2(a)以及(b)所示，半导体装置RC1以及RC3与高电位侧的支路并联配置，半导体装置RC2以及RC4与低电位侧的支路并联配置。以在负载ZL中使预定的频率的AC电流流过的方式，对半导体装置RC1～RC4进行开关控制。负载ZL例如为电感器。
图2(a)以及(b)示出了在负载ZL中流过的电流IL的波形控制的过程。例如，以使在负载ZL中流过的电流IL的波形接近正弦波的方式，交替地实施图2(a)以及(b)所示的控制。
在图2(a)所示的过程中，半导体装置RC1～RC4在IGBT模式下进行动作，半导体装置RC1以及RC4处于接通状态，半导体装置RC2以及RC3处于断开状态。电流IL从电源V供给到负载ZL。此时，电流IL流经经由半导体装置RC1以及RC4的路径。
在图2(b)所示的过程中，半导体装置RC4被关断，半导体装置RC1维持接通状态。半导体装置RC2维持断开状态。由此，来自电源V的电流IL的供给停止，但利用被保持于负载ZL的电能，电流IL一边逐渐减少，一边持续流过。此时，电流IL流经经由半导体装置RC3以及RC1的路径。在半导体装置RC3中，第1半导体层11与第2半导体层13之间的pn结(参照图1)利用在负载ZL中产生的电动势向正向偏置。即，半导体装置RC3在二极管模式下进行动作，构成电流IL的路径。
接着，半导体装置RC4再次开启。由此，返回到图2(a)所示的过程，电流IL利用经由半导体装置RC1以及RC4的路径从电源V供给到负载ZL。半导体装置RC2维持为断开状态。半导体装置RC3从二极管模式转移到IGBT模式，成为断开状态。
之后，半导体装置RC4再次关断，返回到图2(b)所示的过程。这样，通过半导体装置RC4的接通断开，交替地重复图2(a)以及(b)所示的过程，控制电流IL的波形。
此外，在控制在负载ZL中向与图2(a)以及(b)所示的电流IL相反的方向流过的电流的情况下，在半导体装置RC1成为断开状态并使半导体装置RC2开启的状态下，重复半导体装置RC3的接通断开。与其对应地，半导体装置RC4交替地重复IGBT模式以及二极管模式的动作。
图3(a)以及(b)是示出实施方式的半导体装置1的控制方法的时序图。
图3(a)表示在从图2(a)所示的过程经过图2(b)所示的过程而返回到图2(a)所示的过程的期间被施加到半导体装置RC3的第1控制端子MT与第1电极20之间的控制电压VG1。
图3(b)表示在从图2(a)所示的过程经过图2(b)所示的过程而返回到图2(a)所示的过程的期间被施加到半导体装置RC4的第1控制端子MT与第1电极20之间的控制电压VG2。
此外，图3(a)以及(b)中所示的“Ve”为第1电极20的电位。
如图3(a)所示，第1控制电压V1、例如负15V被施加到半导体装置RC3的第1控制端子MT。接着，在时间t2，使控制电压VG1上升到第2控制电压V2、例如正15V。进而，在时间t3，使控制电压VG1下降到第3控制电压V3、例如1～2V。接着，在时间t5，使控制电压VG1进一步下降到第4控制电压V4、例如负15V。
另一方面，如图3(b)所示，例如正15V的控制电压VG2被施加到半导体装置RC4的第1控制端子，在比时间t2靠前的时间t1，下降到负15V。半导体装置RC4中的第1控制电极40以及第2控制电极50的阈值电压为正15V以下且负15V以上。接着，在时间t3与时间t5之间的时间t4，控制电压VG2恢复为正15V。
在图3(a)以及(b)所示的控制方法中，在比时间t1靠前的期间，半导体装置RC4处于接通状态，在时间t1被关断。在时间t1～时间t4的期间，半导体装置RC4处于断开状态，在时间t4被开启。即，在时间t1～时间t4的期间，停止从电源V供给电流IL(参照图2(b))。
半导体装置RC3在比时间t1靠前的期间，在IGBT模式下进行动作，在时间t1～时间t4的期间在二极管模式下进行动作。接着，在时间t4，返回到IGBT模式的动作。
如图3(a)所示，在时间t1～时间t4的期间，第1控制电压V1、第2控制电压V2以及第3控制电压V3依次被施加到半导体装置RC3的第1控制端子MT。
第1控制电压V1例如为负电压，在第1半导体层11与第1绝缘膜43的界面、以及第1半导体层11与第3绝缘膜53的界面处感应形成p型反转层。
第2控制电压V2例如比第1控制电极40以及第2控制电极50的阈值电压高，在第2半导体层13与第1绝缘膜43的界面、以及第2半导体层13与第3绝缘膜53的界面处感应形成n型反转层。
第3控制电压V3比第1控制电压V1高、且比第2控制电压V2低。第3控制电压V3为在第1半导体层11与第1绝缘膜43以及第3绝缘膜53的界面处不感应形成p型反转层、在第2半导体层13与第1绝缘膜43以及第3绝缘膜53的界面处不感应形成n型反转层的水平的电压。
使第2控制电压V2下降到第3控制电压V3的定时(时间t3)被设定成比半导体装置RC3从二极管模式转移到IGBT模式的定时(时间t4)靠前。例如，在第2控制电压V2被施加到半导体装置RC3的第1控制端子MT的状态下，半导体装置RC4被开启，在半导体装置RC3从二极管模式转移到IGBT模式的情况下，半导体装置RC3以及RC4同时开启，电源V有可能会短路。为了避免这种情况，时间t3被设定成比时间t4靠前。
图4(a)～(c)是示出实施方式的半导体装置1的二极管模式下的动作的示意剖视图。
图4(a)对应于时间t1～t2中的半导体装置RC3的动作。
图4(b)对应于时间t2～t3中的半导体装置RC3的动作。
图4(c)对应于时间t3～t4中的半导体装置RC3的动作。
在半导体装置1的二极管模式下，第2半导体层13与第1半导体层11之间的pn结向正向偏置，空穴从第2半导体层13注入到第1半导体层11。与其对应地，电子从第5半导体层23经由第7半导体层25注入到第1半导体层11。
如图4(a)所示，当第1控制电压V1、例如负15V被施加到第1控制电极40以及第2控制电极50时，在第1半导体层11与第1绝缘膜43的界面、以及第1半导体层11与第3绝缘膜53的界面处感应形成p型反转层。由此，促进从第2半导体层13经由p型反转层的空穴的注入，第1半导体层11中的空穴以及电子的密度变高。其结果，第1电极20与第2电极30之间的正向电阻变小，能够降低导通损耗。
如图4(b)所示，当第2控制电压V2、例如正15V被施加到第1控制电极40以及第2控制电极50时，在第2半导体层13与第1绝缘膜43的界面、以及第2半导体层13与第3绝缘膜53的界面处感应形成n型反转层(未图示)。由此，形成经由第3半导体层15以及n型反转层从第1半导体层11到达第1电极20的电子的排出路径。其结果，促进电子从第1半导体层11向第1电极20的排出，第1半导体层11中的空穴以及电子的密度下降。
在实施方式的控制方法中，在刚要使半导体装置RC3从二极管模式转移到IGBT模式之前，使第1半导体层11的空穴以及电子的密度下降。由此，能够缩短使第1半导体层11耗尽的时间，降低二极管模式下的开关损耗。
即，半导体装置RC3在转移到IGBT模式的时间点，成为断开状态。因而，第1半导体层11的空穴以及电子分别被排出到第1电极20以及第2电极30，第1半导体层11被耗尽。在该过程中，当空穴以及电子的排出时间变长时，开关损耗增加。
在实施方式的控制方法中，预先降低第1半导体层11的空穴以及电子的密度，从而能够降低开关损耗。即，使第1半导体层11的空穴以及电子的密度上升，从而能够降低二极管模式下的导通损耗，并且还降低开关损耗。
另一方面，为了避免经由半导体装置RC3以及RC4的电源V的短路，进行使让半导体装置RC4开启的定时(时间t4)比使被施加到第1控制电极40以及第2控制电极50的第2控制电压V2下降到阈值电压以下的定时(时间t3)延迟的控制。因此，在时间t3与时间t4之间，第1半导体层11的空穴以及电子的密度上升，有可能会增大开关损耗。
在实施方式的控制方法中，在时间t3与时间t4之间，对半导体装置RC3施加第1控制电压V1与第2控制电压V2之间的水平的第3控制电压V3(参照图3(a))。由此，能够抑制空穴以及电子向第1半导体层11的注入，抑制空穴以及电子的密度的上升。
第3控制电压V3例如被设定为在第1半导体层11与第1绝缘膜43的界面、以及第1半导体层11与第3绝缘膜53的界面处不感应形成p型反转层的水平。进而，第3控制电压V3被设定为在第2半导体层13与第1绝缘膜43的界面、以及第2半导体层13与第3绝缘膜53的界面处不感应形成n型反转层的水平。由此，能够在时间t3与时间t4之间，抑制空穴以及电子向第1半导体层11的注入(参照图4(c))。
图5是示出实施方式的变形例的半导体装置2的示意剖视图。在半导体装置2中，第1控制电极40电连接于第1控制端子MT，第2控制电极50电连接于第2控制端子ST。在该例子中，第2控制电极50与第1控制电极40电分离，能够独立地进行偏置。
图6(a)～(c)是示出实施方式的变形例的半导体装置2的控制方法的时序图。在以下的说明中，图2所示的电力变换电路100是使用半导体装置2而构成的。
图6(a)相当于供给到半导体装置RC3的第1控制端子MT的控制电压，表示被施加到第1控制端子MT与第1电极20之间的控制电压VG1M。
图6(b)相当于供给到半导体装置RC3的第2控制端子ST的控制电压，表示被施加到第2控制端子ST与第1电极20之间的控制电压VG1S。
图6(c)相当于供给到半导体装置RC4的第1控制端子MT以及第2控制端子ST的控制电压，表示被施加到第1控制端子MT以及第2控制端子ST与第1电极20之间的控制电压VG2。
如图6(a)所示，控制电压VG1M在时间t2之前，保持为第1控制电压V1、例如负15V。在时间t2，使控制电压VG1M上升到第2控制电压V2、例如正15V，保持至时间t3为止。进而，在时间t3，使控制电压VG1M下降到第3控制电压V3、例如1V～2V。之后，在时间t5，使控制电压VG1M下降到第4控制电压V4、例如负15V。
如图6(b)所示，控制电压VG1S在时间t2之前，保持为第1控制电压V1、例如负15V。在时间t2，使控制电压VG1S上升到第2控制电压V2、例如正15V，保持至时间t3为止。之后，在时间t3，使控制电压VG1S下降到第4控制电压V4、例如负15V。
如图6(c)所示，控制电压VG2在时间t2之前的时间t1之前，例如保持为正15V，在时间t1，例如下降到负15V。之后，控制电压VG2在时间t3与时间t5之间的时间t4之前，例如保持为负15V，在时间t4，上升到正15V。即，半导体装置RC4被控制成在时间t1关断，在时间t4开启。
如图6(a)以及(b)所示，在时间t2之前，第1控制电压V1被施加到半导体装置RC3的第1控制电极40以及第2控制电极50。在该期间，在时间t1，半导体装置RC4被关断，半导体装置RC3转移到二极管模式。即，在半导体装置RC3中，在时间t1至时间t2的期间，促进空穴从第2半导体层13向第1半导体层11的注入(参照图4(a))。由此，第1半导体层11的空穴以及电子的密度变高，半导体装置RC3的导通损耗被降低。
接着，在时间t2至t3的期间，第2控制电压V2被施加到半导体装置RC3的第1控制电极40以及第2控制电极50，促进电子从第1半导体层11向第1电极20的排出(参照图4(b))。由此，能够使第1半导体层11的空穴以及电子的密度下降。
之后，第3控制电压V3被施加到第1控制电极40，空穴向第1半导体层11的注入被抑制，并且电子从第1半导体层11向第1电极20的排出也被抑制。另一方面，第4控制电压V4被施加到第2控制电极50，电子从第1半导体层11向第1电极20的排出被抑制。另一方面，利用第2控制电极50的电位，在第1半导体层11与第3绝缘膜53的界面处感应形成p型反转层，促进空穴向第1半导体层11的注入。
在该例子中，通过被施加到第1控制电极40的第3控制电压V3抑制时间t3至t4的期间的第1半导体层11的空穴以及电子的密度的上升。进而，当在时间t2至t3的期间，空穴以及电子的密度过度地下降的情况下，在时间t3至时间t4的期间，对第2控制电极50施加第4控制电压V4，促进空穴注入。由此，能够补偿空穴以及电子的密度下降。
此外，在图6(a)～(c)所示的控制方法中，被施加到第1控制端子MT与第1电极20之间的控制电压无需与被施加到第2控制端子ST与第1电极20之间的控制电压相同，例如，也可以是第1控制端子MT与第1电极20之间的第1控制电压V1、和第2控制端子ST与第1电极20之间的第1控制电压V1不同。另外，也可以是第1控制端子MT与第1电极20之间的第2控制电压V2、和第2控制端子ST与第1电极20之间的第2控制电压V2不同。
图7是示出实施方式的其它变形例的半导体装置3的示意剖视图。在半导体装置3中，在第1控制电极40与第2控制电极50之间，设置至少一个第3控制电极60。
第3控制电极60配置于第3沟槽GT3的内部，该第3沟槽GT3设置在半导体部10的第1面10A侧，利用第5绝缘膜63而与半导体部10电绝缘。第5绝缘膜63例如为氧化硅膜。
另外，第3控制电极60例如电连接于第1电极20。在第1电极20与第3控制电极60之间，例如设置第6绝缘膜65。第6绝缘膜65例如为氧化硅膜。第1电极20经由贯通第6绝缘膜65而到达第3控制电极60的接触孔，电连接于第3控制电极60。第3控制电极60与第1控制电极40以及第2控制电极50电分离(绝缘)，能够独立地进行偏置。
在半导体装置3中，配置第3控制电极60，从而例如能够抑制图2(b)所示的二极管模式的动作下的、电子从第1半导体层11向第1电极20的过度排出。
如上述那样，在半导体装置1或者2的二极管模式下，对第1控制电极40以及第2控制电极50施加阈值电压以上的控制电压，在第2半导体层13与第1绝缘膜43的界面、以及第2半导体层13与第3绝缘膜53的界面处感应形成n型反转层。由此，促进电子从第1半导体层11向第1电极20的排出，使空穴以及电子的密度下降。此时，当电子从第1半导体层11过度地排出时，导通损耗增大。另外，还有可能正向电压上升，导致元件损坏。
在半导体装置3中，配置第3控制电极60，从而能够抑制电子从第1半导体层11向第1电极20的过度排出，避免空穴以及电子的密度的过度下降。由此，能够适当地控制第1控制电极40以及第2控制电极50，降低导通损耗，并且还降低开关损耗。
实施方式也可以包括以下的技术方案。
(技术方案1)
一种半导体装置的控制方法，所述半导体装置具备：
半导体部，具有第1面和与所述第1面相反一侧的第2面；
第1电极，设置于所述半导体部的所述第1面上；
第2电极，设置于所述半导体部的所述第2面上；以及
控制电极，为设置于所述半导体部与所述第1电极之间的控制电极，被配置于在所述半导体部的所述第1面侧设置的沟槽的内部，利用第1绝缘膜而与所述半导体部电绝缘，利用第2绝缘膜而与所述第1电极电绝缘，
所述半导体部包括第1导电类型的第1半导体层、第2导电类型的第2半导体层、第1导电类型的第3半导体层、第2导电类型的第4半导体层以及第1导电类型的第5半导体层，
所述第2半导体层位于所述第1半导体层与所述第1电极之间，具有隔着所述第1绝缘膜而与所述控制电极相向的部分，
所述第3半导体层选择性地设置于所述第2半导体层与所述第1电极之间，并且配置于与所述第1绝缘膜相接的位置，
所述第4半导体层选择性地设置于所述第1半导体层与所述第2电极之间，
所述第5半导体层选择性地设置于所述第1半导体层与所述第2电极之间，并且沿着所述第2电极而与所述第4半导体层并排地配置，
所述第1电极电连接于所述第2半导体层以及所述第3半导体层，
所述第2电极电连接于所述第4半导体层以及所述第5半导体层，
在所述半导体装置的控制方法中，
在所述第1半导体层与所述第2半导体层之间的pn结向正向偏置、接下来所述pn结向反向偏置之前的第1期间，对所述控制电极施加第1控制电压，
在所述第1期间之后所述pn结向反向偏置之前的第2期间，对所述控制电极施加比所述第1控制电压高的第2控制电压，
在所述第2期间之后直至所述pn结向反向偏置为止的第3期间，对所述控制电极施加比所述第1控制电压高且比所述第2控制电压低的第3控制电压。
(技术方案2)
根据技术方案1所记载的控制方法，其中，
所述第1控制电压相对于所述第1电极的电位为负电压，
所述第2控制电压相对于所述第1电极的电位为正电压。
(技术方案3)
根据技术方案1或者2所记载的控制方法，其中，
所述第2控制电压以使所述控制电极与所述第1电极之间的电位差比所述控制电极的阈值电压高的方式被施加。
(技术方案4)
根据技术方案1～3中的任意一项所记载的控制方法，其中，
所述第3控制电压以使所述控制电极与所述第1电极之间的电位差比所述控制电极的阈值电压低的方式被施加。
(技术方案5)
根据技术方案1～4中的任意一项所记载的控制方法，其中，
所述第3控制电压在所述pn结向反向偏置之后也继续被施加。
(技术方案6)
根据技术方案1～5中的任意一项所记载的控制方法，其中，
所述控制电极设置有多个，
在所述第1期间～所述第3期间对所述多个控制电极中的第1控制电极分别施加所述第1控制电压～所述第3控制电压，
在所述第1期间以及所述第2期间对所述多个控制电极中的第2控制电极分别施加所述第1控制电压以及所述第2控制电压，在所述第3期间施加比所述第3控制电压低的第4控制电压。
说明了本发明的几个实施方式，但这些实施方式是作为例子而提示的，未意图限定发明的范围。这些新的实施方式能够以其它各种方式被实施，能够在不脱离发明的要旨的范围进行各种省略、置换、变更。这些实施方式及其变形包含于发明的范围、要旨，并且包含于权利要求书所记载的发明及与其等同的范围。

Claims (10)

1.一种半导体装置的控制方法，所述半导体装置具备：
半导体部，具有第1面和与所述第1面相反一侧的第2面；
第1电极，设置于所述半导体部的所述第1面上；
第2电极，设置于所述半导体部的所述第2面上；以及
控制电极，为设置于所述半导体部与所述第1电极之间的控制电极，被配置于在所述半导体部的所述第1面侧设置的沟槽的内部，利用第1绝缘膜而与所述半导体部电绝缘，利用第2绝缘膜而与所述第1电极电绝缘，
所述半导体部包括第1导电类型的第1半导体层、第2导电类型的第2半导体层、第1导电类型的第3半导体层、第2导电类型的第4半导体层以及第1导电类型的第5半导体层，
所述第2半导体层位于所述第1半导体层与所述第1电极之间，具有隔着所述第1绝缘膜而与所述控制电极相向的部分，
所述第3半导体层选择性地设置于所述第2半导体层与所述第1电极之间，并且配置于与所述第1绝缘膜相接的位置，
所述第4半导体层选择性地设置于所述第1半导体层与所述第2电极之间，
所述第5半导体层选择性地设置于所述第1半导体层与所述第2电极之间，并且沿着所述第2电极而与所述第4半导体层并排地配置，
所述第1电极电连接于所述第2半导体层以及所述第3半导体层，
所述第2电极电连接于所述第4半导体层以及所述第5半导体层，
在所述半导体装置的控制方法中，
在所述第1半导体层与所述第2半导体层之间的pn结向正向偏置、接下来所述pn结向反向偏置之前的第1期间，对所述控制电极施加第1控制电压，
在所述第1期间之后所述pn结向反向偏置之前的第2期间，对所述控制电极施加比所述第1控制电压高的第2控制电压，
在所述第2期间之后直至所述pn结向反向偏置为止的第3期间，对所述控制电极施加比所述第1控制电压高且比所述第2控制电压低的第3控制电压。
2.根据权利要求1所述的控制方法，其中，
所述第1控制电压相对于所述第1电极的电位为负电压，
所述第2控制电压相对于所述第1电极的电位为正电压。
3.根据权利要求2所述的控制方法，其中，
所述第1控制电压的绝对值与所述第2控制电压的绝对值相等。
4.根据权利要求1所述的控制方法，其中，
所述第2控制电压以使所述控制电极与所述第1电极之间的电位差比所述控制电极的阈值电压高的方式被施加。
5.根据权利要求1所述的控制方法，其中，
所述第3控制电压以使所述控制电极与所述第1电极之间的电位差比所述控制电极的阈值电压低的方式被施加。
6.根据权利要求5所述的控制方法，其中，
所述第3控制电压为正电压。
7.根据权利要求1所述的控制方法，其中，
所述第3控制电压在所述pn结向反向偏置之后也继续被施加。
8.根据权利要求7所述的控制方法，其中，
在当所述第3期间结束时所述pn结向反向偏置之后的第4期间，对所述第1电极与所述控制电极之间继续施加所述第3控制电压，
在所述第4期间结束时，对所述第1电极与所述控制电极之间施加所述第1控制电压。
9.根据权利要求1所述的控制方法，其中，
所述控制电极设置有多个，
在所述第1期间～所述第3期间对所述多个控制电极中的第1控制电极分别施加所述第1控制电压～所述第3控制电压，
在所述第1期间以及所述第2期间对所述多个控制电极中的第2控制电极分别施加所述第1控制电压以及所述第2控制电压，在所述第3期间施加比所述第3控制电压低的第4控制电压。
10.根据权利要求9所述的控制方法，其中，
所述第4控制电压与所述第1控制电压相等。
CN202010951160.XA 2019-11-01 2020-09-11 半导体装置的控制方法 Active CN112786697B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-199660 2019-11-01
JP2019199660A JP7352443B2 (ja) 2019-11-01 2019-11-01 半導体装置の制御方法

Publications (2)

Publication Number Publication Date
CN112786697A true CN112786697A (zh) 2021-05-11
CN112786697B CN112786697B (zh) 2023-07-18

Family

ID=75688815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010951160.XA Active CN112786697B (zh) 2019-11-01 2020-09-11 半导体装置的控制方法

Country Status (3)

Country Link
US (2) US11563112B2 (zh)
JP (1) JP7352443B2 (zh)
CN (1) CN112786697B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000245137A (ja) * 1999-02-18 2000-09-08 Fuji Electric Co Ltd 半導体素子の保護装置
JP2006049455A (ja) * 2004-08-03 2006-02-16 Fuji Electric Device Technology Co Ltd トレンチ型絶縁ゲート半導体装置
JP2009021557A (ja) * 2007-06-14 2009-01-29 Denso Corp 半導体装置
US20110001553A1 (en) * 2008-02-14 2011-01-06 Toyota Jidosha Kabushiki Kaisha Method of driving reverse conducting semiconductor device, semiconductor device and power supply device
JP2011009797A (ja) * 2010-10-15 2011-01-13 Sumitomo Electric Ind Ltd ショットキーダイオードを有する半導体装置
JP2011096852A (ja) * 2009-10-29 2011-05-12 Toyota Motor Corp 給電装置
US20140285273A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor device
JP2016162855A (ja) * 2015-02-27 2016-09-05 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
US20180308757A1 (en) * 2016-01-27 2018-10-25 Denso Corporation Semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010011609A (ja) 2008-06-26 2010-01-14 Toyota Motor Corp インバータの駆動装置
JP5532062B2 (ja) 2012-02-13 2014-06-25 株式会社デンソー 逆導通スイッチング素子の駆動装置
CN107888056B (zh) 2013-07-10 2020-04-17 株式会社电装 驱动控制装置
JP5935768B2 (ja) 2013-07-10 2016-06-15 株式会社デンソー 駆動制御装置
JP5939281B2 (ja) 2013-07-10 2016-06-22 株式会社デンソー 駆動制御装置
JP6337615B2 (ja) 2014-05-27 2018-06-06 株式会社デンソー Ｒｃ−ｉｇｂｔ駆動回路
JP2016092163A (ja) 2014-11-03 2016-05-23 株式会社デンソー 半導体装置
DE102014119543B4 (de) 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
JP6350298B2 (ja) 2015-01-21 2018-07-04 株式会社デンソー 半導体装置
JP6658021B2 (ja) 2016-02-03 2020-03-04 株式会社デンソー 半導体装置
JP2018107693A (ja) * 2016-12-27 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置および電力変換装置
JP7068981B2 (ja) * 2018-09-25 2022-05-17 三菱電機株式会社 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000245137A (ja) * 1999-02-18 2000-09-08 Fuji Electric Co Ltd 半導体素子の保護装置
JP2006049455A (ja) * 2004-08-03 2006-02-16 Fuji Electric Device Technology Co Ltd トレンチ型絶縁ゲート半導体装置
JP2009021557A (ja) * 2007-06-14 2009-01-29 Denso Corp 半導体装置
US20110001553A1 (en) * 2008-02-14 2011-01-06 Toyota Jidosha Kabushiki Kaisha Method of driving reverse conducting semiconductor device, semiconductor device and power supply device
CN101946324A (zh) * 2008-02-14 2011-01-12 丰田自动车株式会社 反向导通半导体元件的驱动方法和半导体装置以及供电装置
JP2011096852A (ja) * 2009-10-29 2011-05-12 Toyota Motor Corp 給電装置
JP2011009797A (ja) * 2010-10-15 2011-01-13 Sumitomo Electric Ind Ltd ショットキーダイオードを有する半導体装置
US20140285273A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Semiconductor device
JP2016162855A (ja) * 2015-02-27 2016-09-05 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
US20180308757A1 (en) * 2016-01-27 2018-10-25 Denso Corporation Semiconductor device

Also Published As

Publication number Publication date
CN112786697B (zh) 2023-07-18
US20230123438A1 (en) 2023-04-20
US11563112B2 (en) 2023-01-24
JP7352443B2 (ja) 2023-09-28
US20210134991A1 (en) 2021-05-06
US11837654B2 (en) 2023-12-05
JP2021072408A (ja) 2021-05-06

Similar Documents

Publication Publication Date Title
JP5454146B2 (ja) 逆導通半導体素子の駆動方法と半導体装置及び給電装置
CN109155334B (zh) 半导体装置
JP4952638B2 (ja) 半導体素子と半導体装置とその駆動方法
WO2016072074A1 (ja) 半導体装置
JP5458595B2 (ja) 半導体装置、スイッチング装置、及び、半導体装置の制御方法。
JP3183055B2 (ja) 半導体双方向性スイッチおよびその駆動方法
JP5454073B2 (ja) 半導体モジュールとその制御方法
US6664591B2 (en) Insulated gate semiconductor device
US20160013299A1 (en) Semiconductor device, drive device for semiconductor circuit, and power conversion device
CN112786696B (zh) 半导体装置
JP5476929B2 (ja) 給電装置
CN112786697A (zh) 半导体装置的控制方法
JP7352437B2 (ja) 半導体装置
CN110767651A (zh) 功率半导体器件
US20160013300A1 (en) Semiconductor device, drive device for semiconductor circuit, and power conversion device
JP2007124743A (ja) 電力変換装置
WO2023188577A1 (ja) 半導体装置および電力変換装置
CN106920841B (zh) 多区域的功率半导体器件
CN113224152A (zh) 半导体装置
KR20230117856A (ko) 반도체 소자 및 이를 포함하는 3상 인버터
CN110767751A (zh) 功率半导体器件
US20030122149A1 (en) Complex semiconductor device and electric power conversion appratus using it

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant