JP6350298B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6350298B2
JP6350298B2 JP2015009652A JP2015009652A JP6350298B2 JP 6350298 B2 JP6350298 B2 JP 6350298B2 JP 2015009652 A JP2015009652 A JP 2015009652A JP 2015009652 A JP2015009652 A JP 2015009652A JP 6350298 B2 JP6350298 B2 JP 6350298B2
Authority
JP
Japan
Prior art keywords
gate
layer
voltage
electrode
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015009652A
Other languages
English (en)
Other versions
JP2016134568A (ja
Inventor
剛志 井上
剛志 井上
岩村　剛宏
剛宏 岩村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015009652A priority Critical patent/JP6350298B2/ja
Priority to PCT/JP2016/000269 priority patent/WO2016117338A1/ja
Publication of JP2016134568A publication Critical patent/JP2016134568A/ja
Application granted granted Critical
Publication of JP6350298B2 publication Critical patent/JP6350298B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)

Description

本発明は、絶縁ゲート構造を有する半導体スイッチング素子とフリーホイールダイオード素子（以下、ＦＷＤ素子という）とが共通の半導体基板に形成された半導体装置に関するものである。
従来より、絶縁ゲート構造を有する半導体スイッチング素子とＦＷＤ素子とが共通の半導体基板に形成された半導体装置が提案されている（例えば、特許文献１参照）。
具体的には、この半導体装置では、Ｎ−型のドリフト層を構成する半導体基板の表面側にＰ型のベース層が形成され、半導体基板の裏面側にＰ＋型のコレクタ層およびＮ＋型のカソード層が形成されている。そして、ベース層を貫通してドリフト層に達する複数のトレンチが形成され、トレンチ内には、ゲート絶縁膜を介してゲート電極が埋め込まれている。また、ベース層の表層部には、トレンチと接するようにＮ＋型のエミッタ領域が形成されている。さらに、半導体基板の表面側にはベース層およびエミッタ領域と電気的に接続される第１電極が形成され、半導体基板の裏面側にはコレクタ層およびカソード層と電気的に接続される第２電極が形成されている。以上のようにして、半導体基板に半導体スイッチング素子が形成されている。
また、このような構成とされていることにより、半導体基板には、Ｎ型のドリフト層およびカソード層とＰ型のベース層とによってＰＮ接合を有するＦＷＤ素子が形成されている。
特開２０１１−１４６５５５号公報
ところで、上記半導体装置を複数用いてインバータ装置やコンバータ装置等の電力変換装置を構成することがある。この場合、通常、各半導体装置のゲート電極には、マイコン等で生成されたＰＷＭ信号に基づいたゲート駆動電圧が印加されるが、ＰＷＭ信号の波形をそのまま用いたゲート駆動電圧では導通損失が大きくなる場合がある。
本発明は上記点に鑑みて、導通損失を低減できる半導体装置を提供することを目的とする。
上記目的を達成するため、請求項１および２に記載の発明では、第１導電型のドリフト層（１１）を構成する半導体基板（１０）と、ドリフト層上に形成された第２導電型のベース層（１２）と、ベース層の表層部であって、ベース層を挟んでドリフト層から離間して形成され、ドリフト層よりも高不純物濃度とされた第１導電型のエミッタ領域（１６）と、エミッタ領域とドリフト層の間に挟まれたベース層の表面に配置された複数のゲート絶縁膜（１４）と、ゲート絶縁膜上に配置された複数のゲート電極（１５ａ、１５ｂ）と、ドリフト層と接触すると共にベース層から離間して形成され、ドリフト層よりも高不純物濃度とされた第２導電型のコレクタ層（２０）と、ドリフト層と接触すると共にベース層から離間して形成され、ドリフト層よりも高不純物濃度とされた第１導電型のカソード層（２１）と、ベース層およびエミッタ領域と電気的に接続される第１電極（１９）と、コレクタ層およびカソード層と電気的に接続される第２電極（２２）と、を有し、ベース層のうち、ゲート絶縁膜を挟んでゲート電極と反対側に位置する部分にエミッタ領域とドリフト層との間を繋ぐ反転層を形成し、当該反転層を介して第１電極と第２電極との間に電流を流す半導体スイッチング素子（２）を備えていると共に、ベース層とドリフト層とによるＰＮ接合を有し、第１電極と第２電極との間に電流を流すＦＷＤ素子（３）を備えている半導体装置において、以下の点を特徴としている。
すなわち、請求項１に記載の発明では、複数のゲート電極は、一部のゲート電極（１５ａ）と残部のゲート電極（１５ｂ）とが異なるゲート端子（Ｇ１、Ｇ２）に接続されることによって独立したゲート駆動電圧が印加されるようになっており、一部のゲート電極および残部のゲート電極にゲート駆動電圧が印加された際、ベース層のうちの一部のゲート電極および残部のゲート電極が配置されるゲート絶縁膜と接する部分にエミッタ領域とドリフト層とを繋ぐ反転層が形成されるゲート駆動電圧を第１電圧、ベース層のうちの一部のゲート電極および残部のゲート電極が配置されるゲート絶縁膜と接する部分にエミッタ領域とドリフト層とを繋ぐ反転層が形成されないゲート駆動電圧を第２電圧としたとき、半導体基板に流れる電流に基づいて半導体スイッチング素子の作動かＦＷＤ素子の作動かを判定できない際、一部のゲート電極には第１電圧が印加され、残部のゲート電極には第２電圧が印加されることを特徴としている。
これによれば、半導体装置の作動が不明である場合、一部のゲート電極に第１電圧が印加されることによって当該一部のゲート電極が配置されるゲート絶縁膜と接する部分に反転層が形成される。また、残部のゲート電極に第２電圧が印加されることによって当該残部のゲート電極が配置されるゲート絶縁膜と接する部分に、エミッタ領域とドリフト層とを繋ぐ反転層が形成されない。このため、半導体装置が半導体スイッチング素子として作動している場合には、一部のゲート電極が配置されるゲート絶縁膜に沿って形成される反転層によって半導体スイッチング素子の導通損失を低減でき、ＦＷＤ素子として作動している場合には残部のゲート電極が配置されるゲート絶縁膜の近傍に反転層が形成されないため、ＦＷＤ素子における導通損失を低減できる。
また、請求項２に記載の発明では、複数のゲート電極は、一部のゲート電極（１５ａ）と残部のゲート電極（１５ｂ）とが異なるゲート端子（Ｇ１、Ｇ２）に接続されることによって独立したゲート駆動電圧が印加されるようになっており、一部のゲート電極を有する絶縁ゲート構造の閾値電圧と残部のゲート電極を有する絶縁ゲート構造の閾値電圧とが異なっており、一部のゲート電極および残部のゲート電極にゲート駆動電圧が印加された際、ベース層のうちの一部のゲート電極が配置されるゲート絶縁膜と接する部分にエミッタ領域とドリフト層とを繋ぐ反転層が形成されると共に、ベース層のうちの残部のゲート電極が配置されるゲート絶縁膜と接する部分にドリフト層側からエミッタ領域に向かう途中位置まで反転層が形成されるゲート駆動電圧を第１電圧、ベース層のうちの一部のゲート電極および残部のゲート電極が配置されるゲート絶縁膜と接する部分にエミッタ領域とドリフト層とを繋ぐ反転層が形成されないゲート駆動電圧を第２電圧としたとき、半導体基板に流れる電流に基づいて半導体スイッチング素子の作動かＦＷＤ素子の作動かを判定できない際、一部のゲート電極には第１電圧が印加され、残部のゲート電極には、第１電圧または第２電圧のいずれか一方が印加されることを特徴としている。
これによれば、請求項１に記載の発明と同様に、一部のゲート電極に第１電圧が印加されることによって当該一部のゲート電極が配置されるゲート絶縁膜と接する部分に反転層が形成されると共に、残部のゲート電極に第２電圧が印加されることによって当該残部のゲート電極が配置されるゲート絶縁膜と接する部分に反転層が形成されない。このため、半導体装置が半導体スイッチング素子として作動している場合には、一部のゲート電極が配置されるゲート絶縁膜に沿って形成される反転層によって半導体スイッチング素子の導通損失を低減でき、ＦＷＤ素子として作動している場合には残部のゲート電極が配置されるゲート絶縁膜の近傍に反転層が形成されないため、ＦＷＤ素子の導通損失を低減できる。また、残部のゲート電極に第１電圧が印加された場合、当該残部のゲート電極が配置されるゲート絶縁膜近傍には、ドリフト層側からエミッタ領域に向かう途中位置まで反転層が形成される。このため、半導体装置が半導体スイッチング素子として作動している場合には、残部のゲート電極に第２電圧が印加される場合より半導体スイッチング素子の導通損失を低減できる。また、半導体装置がＦＷＤ素子として作動している場合には、残部のゲート電極に当該残部のゲート電極が配置されるゲート絶縁膜に沿ってエミッタ領域とドリフト層とを繋ぐ反転層が形成される電圧が印加される場合と比較して、ＦＷＤ素子の導通損失を低減できる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態における半導体装置の断面図である。 図１に示す半導体装置を用いて電力変換装置を構成した際の回路図である。 半導体装置がＩＧＢＴ素子として作動している際の第１、第２ゲート電極に印加されるゲート駆動電圧を示すタイミングチャートである。 半導体装置がＦＷＤ素子として作動している際の第１、第２ゲート電極に印加されるゲート駆動電圧を示すタイミングチャートである。 半導体装置の作動が不明である際の第１、第２ゲート電極に印加されるゲート駆動電圧を示すタイミングチャートである。 本発明の第２実施形態における半導体装置の断面図である。 半導体装置がＦＷＤ素子として作動している際の第１、第２ゲート電極に印加されるゲート駆動電圧を示すタイミングチャートである。 半導体装置の作動が不明である際の第１、第２ゲート電極に印加されるゲート駆動電圧を示すタイミングチャートである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。まず、図１を参照しつつ本実施形態の半導体装置１の構成について説明する。
本実施形態の半導体装置１は、図１に示されるように、半導体スイッチング素子としてのＩＧＢＴ素子２およびＦＷＤ素子３を有するいわゆる逆導通型ＩＧＢＴ（ＲＣ−ＩＧＢＴ）を備えるものであり、ＩＧＢＴ素子２およびＦＷＤ素子３は、ドリフト層１１として機能するＮ−型の共通の半導体基板１０に形成されている。
具体的には、ドリフト層１１上（半導体基板１０の一面１０ａ側）にＰ型のベース層１２が形成されている。そして、ベース層１２を貫通してドリフト層１１に達するように複数のトレンチ１３ａ、１３ｂが形成され、このトレンチ１３ａ、１３ｂによってベース層１２が複数個に分離されている。
なお、各トレンチ１３ａ、１３ｂは、半導体基板１０の一面１０ａの面方向のうちの一方向（図２中紙面奥行き方向）に沿って等間隔に形成されている。また、半導体基板１０の一面１０ａは、ベース層１２のうちのドリフト層１１と反対側の一面にて構成されている。
そして、各トレンチ１３ａ、１３ｂ内は、各トレンチ１３ａ、１３ｂの壁面を覆うように形成されたゲート絶縁膜１４と、このゲート絶縁膜１４上に形成されたポリシリコン等により構成されるゲート電極１５ａ、１５ｂとにより埋め込まれている。これにより、トレンチゲート構造が構成されている。
ここで、本実施形態では、各トレンチ１３ａ、１３ｂ内に形成されたゲート電極１５ａ、１５ｂは、一部のゲート電極１５ａと残部のゲート電極１５ｂとが異なるゲート端子Ｇ１、Ｇ２に接続されている。つまり、一部のゲート電極１５ａと残部のゲート電極１５ｂとは、互いに異なるゲート駆動電圧が印加されるようになっている。以下では、一部のゲート電極を第１ゲート電極１５ａとすると共に、残部のゲート電極を第２ゲート電極１５ｂとし、第１ゲート電極１５ａが配置されるトレンチを第１トレンチ１３ａとすると共に第２ゲート電極１５ｂが配置されるトレンチを第２トレンチ１３ｂとして説明する。なお、本実施形態では、第１トレンチ１３ａおよび第２トレンチ１３ｂ（第１ゲート電極１５ａおよび第２ゲート電極１５ｂ）は、第１、第２トレンチ１３ａ、１３ｂの延設方向と垂直方向（図１中紙面左右方向）において、第１トレンチ１３ａの間に２つの第２トレンチ１３ｂが配置されるように形成されている。
ベース層１２の表層部には、Ｎ＋型のエミッタ領域１６と、エミッタ領域１６に挟まれるＰ＋型のコンタクト領域１７とが形成されている。
エミッタ領域１６は、ドリフト層１１よりも高不純物濃度で構成され、ベース層１２内において終端し、かつ、第１、第２トレンチ１３ａ、１３ｂの側面に接するように形成されている。一方、コンタクト領域１７は、ベース層１２よりも高不純物濃度で構成され、エミッタ領域１６と同様に、ベース層１２内において終端するように形成されている。
より詳しくは、エミッタ領域１６は、第１、第２トレンチ１３ａ、１３ｂ間の領域において、第１、第２トレンチ１３ａ、１３ｂの長手方向に沿って第１、第２トレンチ１３ａ、１３ｂの側面に接するように棒状に延設され、第１、第２トレンチ１３ａ、１３ｂの先端よりも内側で終端する構造とされている。また、コンタクト領域１７は、２つのエミッタ領域１６に挟まれて第１、第２トレンチ１３ａ、１３ｂの長手方向（つまりエミッタ領域１６）に沿って棒状に延設されている。なお、本実施形態のコンタクト領域１７は、半導体基板１０の一面１０ａを基準としてエミッタ領域１６よりも深く形成されている。
また、図１に示されるように、ベース層１２（半導体基板１０の一面１０ａ）上にはＢＰＳＧ等で構成される層間絶縁膜１８が形成されている。そして、層間絶縁膜１８には、エミッタ領域１６の一部およびコンタクト領域１７を露出させるコンタクトホール１８ａが形成されている。
層間絶縁膜１８上には第１電極１９が形成されている。そして、この第１電極１９は、コンタクトホール１８ａを介してエミッタ領域１６およびコンタクト領域１７と電気的に接続されている。つまり、第１電極１９は、ＩＧＢＴ素子２におけるエミッタ電極として機能すると共にＦＷＤ素子３におけるアノード素子として機能する。
ドリフト層１１のうちのベース層１２側と反対側（半導体基板１０の他面１０ｂ側）には、Ｐ型のコレクタ層２０およびＮ型のカソード層２１が形成されている。つまり、ＩＧＢＴ素子２とＦＷＤ素子３とは、半導体基板１０の他面１０ｂ側に形成される層がコレクタ層２０であるかカソード層２１であるかによって基本的に区画されている。
コレクタ層２０およびカソード層２１上（半導体基板１０の他面１０ｂ）には第２電極２２が形成されている。この第２電極２２は、ＩＧＢＴ素子２においてはコレクタ電極として機能し、ＦＷＤ素子３においてはカソード電極として機能する。
そして、上記のように構成されていることにより、ベース層１２およびコンタクト領域１７をアノードとし、ドリフト層１１、カソード層２１をカソードとしてＰＮ接合を有するＦＷＤ素子３が構成されている。
以上が本実施形成における半導体装置１の基本的な構成である。なお、本実施形態では、Ｎ型、Ｎ＋型、Ｎ−型が本発明の第１導電型に相当し、Ｐ型、Ｐ＋型が本発明の第２導電型に相当している。
次に、上記半導体装置１をモータ等の誘導性負荷を駆動するインバータ装置や、インダクタ等を備えて直流電圧を昇圧および降圧するコンバータ装置等の電力変換装置に適用した例について説明する。まず、電力変換装置の構成について説明する。
図２に示されるように、電力変換装置は、高電位側の直流電源線３１と低電位側の直流電源線（グランド）３２とを有している。そして、ハーフブリッジ回路を構成するように、高電位側の直流電源線３１と低電位側の直流電源線３２との間に負荷と接続された出力端子Ｎｔを挟んで半導体装置１Ａ、１Ｂが直列に配置されている。なお、半導体装置１Ａ、１Ｂは、共に上記で説明した図１に示す半導体装置１である。
ここで、半導体装置１Ａは、基本的には上記構成であるが、半導体装置１Ａ内には、上記ＩＧＢＴ素子２ａＭおよびＦＷＤ素子３ａＭを有するメイン素子Ｍａと、上記ＩＧＢＴ素子２ａＳおよびＦＷＤ素子３ａＳを有し、メイン素子Ｍａに流れる電流に比例した微小な電流を流すセンス素子Ｓａとが形成されている。同様に、半導体装置１Ｂは、基本的には上記構成であるが、半導体装置１Ｂ内には、上記ＩＧＢＴ素子２ｂＭおよびＦＷＤ素子３ｂＭを有するメイン素子Ｍｂと、上記ＩＧＢＴ素子２ｂＳおよびＦＷＤ素子３ｂＳを有し、メイン素子Ｍｂに流れる電流に比例した微小な電流を流すセンス素子Ｓｂとが形成されている。そして、半導体装置１Ａ、１Ｂにおける第１、第２ゲート電極１５ａ、１５ｂには、それぞれゲート駆動電圧ＶＧＨ１、ＶＧＨ２、ＶＧＬ１、ＶＧＬ２が印加されるようになっている。
そして、半導体装置１Ａ、１Ｂにおけるメイン素子Ｍａ、Ｍｂおよびセンス素子Ｓａ、Ｓｂと接続される端子Ｓ１、Ｓ２の間には、それぞれセンス抵抗４ａ、４ｂが接続されている。このセンス抵抗４ａ、４ｂは、後述する電流検出部４５ａ、４５ｂと共に電流検出手段を構成するものである。
また、電力変換装置は、マイクロコンピュータ４１を備えている。このマイクロコンピュータ４１は、ハーフブリッジ回路のハイサイド側およびローサイード側のＰＷＭ信号ＦＨ、ＦＬを生成するＰＷＭ信号生成部４２や、図示しない記憶手段、周辺機器等によって構成されている。そして、ＰＷＭ信号ＦＨ、ＦＬは、それぞれフォトカプラ４３ａ、４３ｂを介して駆動ＩＣ４４ａ、４４ｂに入力される。
駆動ＩＣ４４ａは、電流検出部４５ａ、ゲート電圧制御部４６ａ、第１ドライブ回路４７ａ、第２ドライブ回路４８ａを備えており、電源電圧ＶＤＤＡ（例えば、１５Ｖ）が供給されることで作動する構成となっている。同様に、駆動ＩＣ４４ｂは、電流検出部４５ｂ、ゲート電圧制御部４６ｂ、第１ドライブ回路４７ｂ、第２ドライブ回路４８ｂを備えており、電源電圧ＶＤＤＢ（例えば、１５Ｖ）が供給されることで作動する構成となっている。なお、本実施形態では、駆動ＩＣ４４ａ、４４ｂは、それぞれハイサイド側の半導体装置１Ａおよびローサイド側の半導体装置１Ｂに対して別々に備えられている。このため、駆動ＩＣ４４ａ、４４ｂは、各電源電圧ＶＤＤＡ、ＶＤＤＢに応じた耐圧（すなわちゲート駆動電圧に応じた耐圧）とされていればよい。
次に、本実施形態の駆動ＩＣ４４ａ、４４ｂの具体的な構成について説明する。なお、以下では駆動ＩＣ４４ｂについて説明するが、駆動ＩＣ４４ａと駆動ＩＣ４４ｂは同様の構成とされているため、駆動ＩＣ４４ａも同様である。
電流検出部４５ｂは、センス抵抗４ｂに生じるセンス電圧ＶＳＬに基づいて、半導体装置１Ｂに流れる電流の大きさおよび極性を検出し、検出結果をゲート電圧制御部４６ｂに出力する。
ゲート電圧制御部４６ｂは、電流検出部４５ｂから入力される検出結果および後述する閾値電流Ｉｓに基づき、半導体装置１Ｂの状態を判定する。具体的には、ゲート電圧制御部４６ｂは、半導体装置１Ｂが、（ａ）ＩＧＢＴ素子２として作動している、（ｂ）ＦＷＤ素子３として作動している、（ｃ）ＩＧＢＴ素子２およびＦＷＤ素子３のいずれの作動か不明であるのどの状態であるかを判定する。
そして、当該判定結果およびＰＷＭ信号ＦＬに基づき、第１ドライブ回路４７ｂを介して第１ゲート電極１５ａに印加する第１ゲート駆動信号ＶＧＬ１を生成すると共に、第２ドライブ回路４８ｂを介して第２ゲート電極１５ｂに印加する第２ゲート駆動信号ＶＧＬ２を生成する。
なお、具体的には後述するが、ゲート電圧制御部４６ｂは、半導体装置１Ｂの状態に応じて複数のゲート駆動電圧ＶＧＬ１、ＶＧＬ２を生成できるように構成されている。例えば、半導体装置１Ｂの作動が不明であると判定した場合、本実施形態では、４種類の第２ゲート駆動電圧ＶＧＬ２を生成できるように構成されている。また、半導体装置１Ｂの作動が不明であるとは、半導体装置１Ｂに流れる電流が微小であって電流検出部４５ｂで検出された検出結果が電流閾値Ｉｓより小さくなる場合であり、例えば、半導体装置１Ａと半導体装置１Ｂとのスイッチングが切り替えられるときに発生する。
また、駆動ＩＣ４４ｂには、閾値設定回路４９ｂが外付けされている。この閾値設定回路４９ｂは、半導体装置１Ｂのエミッタ電位に等しいフローティング電位（半導体装置１Ｂは低電位側なのでグランド電位）を基準電位として構成されており、電圧ＶＤＤＢを抵抗Ｒ１、Ｒ２で分圧して規定電圧Ｖｍｌを生成する。そして、ゲート電圧制御部４６ｂは、この規定電圧Ｖｍ１を用いて半導体装置１Ｂに流れる電流と比較する際の閾値電流Ｉｓを決定する。
さらに、駆動ＩＣ４４ｂ（ゲート電圧制御部４６ｂ）には、切替信号Ｓｋが入力されるようになっている。本実施形態では、ゲート電圧制御部４６ｂは、上記のように半導体装置１Ｂの状態に応じて複数のゲート駆動電圧ＶＧＬ１、ＶＧＬ２を生成することができるよう構成されており、切替信号Ｓｋによっていずれのゲート駆動電圧を生成するのか（印加するのか）を決定できるようになっている。
以上が本実施形態の基本的な電力変換装置の構成である。なお、上記のように、駆動ＩＣ４４ａの構成は、駆動ＩＣ４４ｂと同様である。
次に、電力変換装置におけるローサイド側の半導体装置１Ｂにおいて、当該半導体装置１Ｂの第１、第２ゲート電極１５ａ、１５ｂに印加される第１、第２ゲート駆動電圧ＶＧＬ１、ＶＧＬ２について図３Ａ〜図３Ｃを参照しつつ説明する。なお、以下では、ゲート電圧制御部４６ｂが、（ａ）半導体装置１ＢがＩＧＢＴ素子２として作動していると判定した場合、（ｂ）半導体装置１ＢがＦＷＤ素子３として作動していると判定した場合、（ｃ）半導体装置１Ｂの作動が不明であると判定した場合について、それぞれ説明する。また、ハイサイド側の半導体装置１Ａに印加される第１、第２ゲート駆動電圧ＶＧＨ１、ＶＧＨ２は、ローサイド側の半導体装置１Ｂに印加される第１、第２ゲート駆動電圧ＶＧＬ１、ＶＧＬ２と基本的には同様である。
（ａ）半導体装置１ＢがＩＧＢＴ素子２として作動していると判定した場合
半導体素装置１ＢがＩＧＢＴ素子２として作動していると判定した場合、図３Ａに示されるように、第１ゲート電極１５ａには時点Ｔ２までハイレベルであり、時点Ｔ２からローレベルとなるゲート駆動電圧ＶＧＬ１が印加される。
なお、ゲート駆動電圧ＶＧＬ１の波形は、ＰＷＭ信号ＦＬと同じ波形である。また、本実施形態において、ハイレベルのゲート駆動電圧とは、ベース層１２のうちの第１、第２トレンチ１３ａ、１３ｂと接する部分にエミッタ領域１６とドリフト層１１とを繋ぐ反転層が形成される電圧のことである。反対に、ローレベルのゲート駆動電圧とは、ベース層１２のうちの第１、第２トレンチ１３ａ、１３ｂと接する部分にエミッタ領域１６とドリフト層１１とを繋ぐ反転層が形成されない電圧のことであり、本実施形態では０Ｖとされている。そして、本実施形態では、ハイレベルのゲート駆動電圧が本発明の第１電圧に相当し、ローレベルのゲート駆動電圧が本発明の第２電圧に相当している。
なお、本実施形態では、ローレベルの電圧を０Ｖとして説明するが、ローレベルの電圧はベース層１２のうちの第１、第２トレンチ１３ａ、１３ｂと接する部分にエミッタ領域１６とドリフト層１１とを繋ぐ反転層が形成されない電圧であればよい。つまり、第１、第２ゲート電極１５ａ、１５ｂを有する絶縁ゲート構造の閾値電圧Ｖｔｈ未満の電圧であればよい。
また、第２ゲート電極１５ｂには、切替信号Ｓｋに応じて、第２ゲート駆動電圧ＶＧＬ２ａ、ＶＧＬ２ｂのいずれか一方が印加される。具体的には、第２ゲート駆動電圧ＶＧＬ２ａは、第１ゲート駆動電圧ＶＧＬ１ａと同じ波形の信号である。第２ゲート駆動電圧ＶＧＬ２ｂは、時点Ｔ２以前の時点Ｔ１までハイレベルであり、時点Ｔ１から時点Ｔ３まで負電圧となる信号である。
このため、第２ゲート電極１５ｂに第２ゲート駆動電圧ＶＧＬ２ｂが印加されるようにした場合には、時点Ｔ１までベース層１２のうちの第２トレンチ１３ｂと接する部分に形成されていた反転層が消滅すると共に反転層が形成されていた領域にＰ＋型の蓄積層が形成される。したがって、時点Ｔ１から時点Ｔ２においてドリフト層１１に蓄積されている正孔の一部を予め蓄積層を介して引き抜くことができ、スイッチング速度を速くすることができる。つまり、第２ゲート電極１５ｂに第２ゲート駆動電圧ＶＧＬ２ｂが印加されるようにした場合には、スイッチング損失を低減できる。
（ｂ）半導体装置１ＢがＦＷＤ素子３として作動していると判定した場合
半導体装置１ＢがＦＷＤ素子３として作動していると判定した場合、図３Ｂに示されるように、第１、第２ゲート電極１５ａ、１５ｂには、切替信号Ｓｋに応じて、第１、第２ゲート駆動電圧ＶＧＬ１ａ、ＶＧＬ１ｂ、ＶＧＬ２ａ、ＶＧＬ２ｂのいずれか一方が印加される。具体的には、第１、第２ゲート駆動電圧ＶＧＬ１ａ、ＶＧＬ２ａは、ローレベルの信号である。また、第１、第２ゲート駆動電圧ＶＧＬ１ｂ、ＶＧＬ２ｂは、時点Ｔ４までがローレベルであり、時点Ｔ４から時点Ｔ５までハイレベルとなる信号である。なお、時点Ｔ４は、半導体装置１Ｂにリカバリ電流が流れ始める前の時点である。
このため、第１、第２ゲート電極１５ａ、１５ｂに第１、第２ゲート駆動電圧ＶＧＬ１ａ、ＶＧＬ１ｂ、ＶＧＬ２ａ、ＶＧＬ２ｂのいずれかが印加されることにより、ベース層１２に反転層が形成されないため、ＦＷＤ素子３の順方向電圧が高くなることを抑制でき、ＦＷＤ素子３における導通損失を低減できる。
また、第１、第２ゲート電極１５ａ、１５ｂに第１、第２ゲート駆動電圧ＶＧＬ１ｂ、ＶＧＬ２ｂが印加されることにより、ベース層１２に反転層が形成されることによって時点Ｔ４から時点Ｔ５においてＦＷＤ素子３に蓄積されるホールを減少できる。このため、リカバリ電流の低減を図ることができ、リカバリ損失を低減できる。
なお、上記では、第１、第２ゲート電極１５ａ、１５ｂに同じゲート駆動電圧が印加される例を説明したが、例えば、第１ゲート電極１５ａに第１ゲート駆動電圧ＶＧＬ１ａが印加され、第２ゲート電極１５ｂに第２ゲート駆動電圧ＶＧＬ２ｂが印加されるようにしてもよい。
（ｃ）半導体装置１Ｂの作動が判定できない場合
半導体装置１Ｂに流れる電流が微小であって電流閾値Ｉｓ未満の場合、半導体装置１ＢがＩＧＢＴ素子２として作動しているかＦＷＤ素子３として作動しているかが判定できない。このため、図３Ｃに示されるように、第１ゲート電極１５ａには、時点Ｔ７までハイレベルであり、時点Ｔ７からローレベルとなるゲート駆動電圧ＶＧＬ１が印加される。これにより、半導体装置１ＢがＩＧＢＴ素子２として作動している場合には、第１トレンチ１３ａと接する部分に反転層が形成されるため、ＩＧＢＴ素子２における導通損失（オン電圧）を低減できる。なお、このゲート駆動電圧ＶＧＬ１の波形は、ＰＷＭ信号ＦＬと同じ波形である。
一方、第２ゲート電極１５ｂには、切替信号Ｓｋに応じて、第２ゲート駆動電圧ＶＧＬ２ａ〜ＶＧＬ２ｄのいずれかが入力される。
具体的には、ゲート駆動電圧ＶＧＬ２ａは、ローレベルの信号である。ゲート駆動電圧ＶＧＬ２ｂは、時点Ｔ６までローレベルであり、ゲート駆動信号ＶＧＬ１が時点Ｔ７でローレベルに立ち下がる前の時点Ｔ６から時点Ｔ８までが負電圧となる信号である。ゲート駆動電圧ＶＧＬ２ｃは、時点Ｔ９までローレベルであり、時点Ｔ９から時点Ｔ１０までハイレベルとなる信号である。なお、時点Ｔ９は、半導体装置１ＢがＦＷＤ素子３として作動していた場合にリカバリ電流が流れ始める前の時点である。ゲート駆動電圧ＶＧＬ２ｄは、ゲート駆動電圧ＶＧＬ２ｂおよびゲート駆動電圧ＶＧＬ２ｃを組み合わせたものである。
このため、第２ゲート電極１５ａにゲート駆動電圧ＶＧＬ２ａ〜２ｄが印加されると、半導体装置１ＢがＦＷＤ素子３として作動している場合には、ベース層１２のうちの第２トレンチ１３ｂと接する部分に反転層が形成されないため、ＦＷＤ素子３における導通損失を低減できる。
また、第２ゲート電極１５ｂにゲート駆動電圧ＶＧＬ２ｂが印加されると、半導体装置１ＢがＩＧＢＴ素子２として作動している場合には、時点Ｔ６から時点Ｔ８においてドリフト層１１に蓄積されている正孔の一部を予め蓄積層を介して引き抜くことができるため、スイッチング損失を低減できる。
そして、第２ゲート電極１５ｂにゲート駆動電圧ＶＧＬ２ｃが印加されると、半導体装置１ＢがＦＷＤ素子３として作動している場合には、時点Ｔ９から時点Ｔ１０においてＦＷＤ素子３に蓄積されるホールを減少できる。したがって、リカバリ損失を低減できる。
また、第２ゲート電極１５ｂにゲート駆動電圧ＶＧＬ２ｄが印加されると、半導体装置１ＢがＦＷＤ素子３として作動している場合には、リカバリ損失を低減でき、半導体装置１ＢがＩＧＢＴ素子２として作動している場合にはスイッチング損失を低減できる。
以上説明したように、本実施形態では、第１ゲート電極１５ａと第２ゲート電極１５ｂとを備え、第１、第２ゲート電極１５ａ、１５ｂに独立したゲート駆動電圧ＶＧＬ１、ＶＧＬ２が印加されるようにしている。
そして、半導体装置１の作動が不明である場合、第１ゲート電極１５ａにハイレベルのゲート駆動電圧ＶＧＬ１を印加し、第２ゲート電極１５ｂにローベルのゲート駆動電圧ＶＧＬ２を印加するようにしている。このため、半導体装置１がＩＧＢＴ素子２として作動している場合には、ハイレベルの信号である第１ゲート駆動電圧ＶＧＬ１が第１ゲート電極１５ａに印加されるによってベース層１２のうちの第１ゲート電極１５ａ近傍に反転層が形成されるため、ＩＧＢＴ素子２における導通損失を低減できる。また、半導体装置１がＦＷＤ素子３として作動している場合には、ローレベルである第２ゲート駆動電圧ＶＧＬ２が第２ゲート電極１５ｂ印加されることによってベース層１２のうちの第２ゲート電極１５ｂ近傍に反転層が形成されないため、ＦＷＤ素子３における導通損失を低減できる。
そして、本実施形態では、半導体装置１の作動が不明な場合、第２ゲート電極１５ｂには、第１ゲート駆動電圧ＶＧＬ１がハイレベルからローレベルに立ち下がる前後において負電圧となるゲート駆動電圧ＶＧＬ２ｂ、ＶＧＬ２ｄも印加できるようになっている（図３Ｃ参照）。このため、当該ゲート駆動電圧ＶＧＬ２ｂ、ＶＧＬ２ｄを印加した場合には、ドリフト層１１に蓄積されている正孔の一部を予め蓄積層を介して引き抜くことができ、スイッチング損失を低減できる。
また、半導体装置１の作動が不明な場合、第２ゲート電極１５ｂには、半導体装置１がＦＷＤ素子３として作動していた場合にリカバリ電流が流れ始める前の時点からハイレベルとなるゲート駆動信号ＶＧＬ２ｃ、ＶＧＬ２ｄも印加できるようになっている（図３Ｃ参照）。このため、当該ゲート駆動信号ＶＧＬ２ｃ、ＶＧＬ２ｄを印加した場合には、ＦＷＤ素子３に蓄積されるホールを減少でき、リカバリ損失を低減できる。
さらに、半導体装置１がＩＧＢＴ素子２として作動している場合、第２ゲート電極１５ｂには、第１ゲート駆動電圧ＶＧＬ１がハイレベルからローレベルに立ち下がる前後において負電圧となるゲート駆動電圧ＶＧＬ２ｂが印加できるようになっている（図３Ａ参照）。このため、当該ゲート駆動電圧ＶＧＬ２ｂを印加した場合には、スイッチング損失を低減できる。
同様に、半導体装置１がＦＷＤ素子３として作動している場合、第２ゲート電極１５ｂには、リカバリ電流が流れ始める前の時点からハイレベルとなるゲート駆動信号ＶＧＬ２ｂが印加できるようになっている（図３Ｂ参照）。このため、当該ゲート駆動信号ＶＧＬ２ｂを印加した場合には、ＦＷＤ素子３に蓄積されるホールを減少でき、リカバリ損失を低減できる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してゲート絶縁構造の閾値電圧Ｖｔｈを変更するためにエミッタ領域１６の深さを変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図４に示されるように、第１トレンチ１３ａと接するエミッタ領域１６の深さは、第２トレンチ１３ｂと接するエミッタ領域１６の深さより深くされている。言い換えると、本実施形態の半導体装置１では、半導体基板１０の厚さ方向に電流が流れるため、ベース層１２のうちの電流の流れ方向に沿ったエミッタ領域１６とドリフト層１１との間の長さは、ゲート絶縁膜１４を挟んで第１ゲート電極１５ａと反対側に位置する部分の方がゲート絶縁膜１４を挟んで第２ゲート電極１５ｂと反対側に位置する部分より短くされている。つまり、第１トレンチ１３ａと接するエミッタ領域１６と、第２トレンチ１３ｂと接するエミッタ領域１６とのピーク濃度の位置が異なるように、各エミッタ領域１６が形成されている。
すなわち、第１ゲート電極１５ａを有するゲート絶縁構造の閾値電圧Ｖｔｈと第２ゲート電極１５ｂを有するゲート絶縁構造の閾値電圧Ｖｔｈとが異なるようにしている。具体的には、第２トレンチ１３ｂと接するエミッタ領域１６は、第１トレンチ１３ａと接するエミッタ領域１６より浅く形成されているため、第２ゲート電極１５ｂを有する絶縁ゲート構造の閾値電圧Ｖｔｈは、第１ゲート電極１５ａを有する絶縁ゲート構造の閾値電圧Ｖｔｈより高くされている。なお、本実施形態における絶縁ゲート構造の閾値電圧Ｖｔｈとは、第１、第２ゲート電極１５ａ、１５ｂにゲート駆動電圧が印加された際、エミッタ領域１６とドリフト層１１とを繋ぐ反転層を形成するために必要な最小電圧のことである。
以上が本実施形態における半導体装置１の構成である。次に、このような半導体装置１を上記図２の電力変換装置に適用した場合におけるローサイド側の半導体装置１Ｂのゲート電極１５ａ、１５ｂに印加される第１、第２ゲート駆動電圧ＶＧＬ１、ＶＧＬ２について図３Ａ、図５Ａ、図５Ｂを参照しつつ説明する。なお、以下では、ゲート電圧制御部４６ｂが、（ａ）半導体装置１ＢがＩＧＢＴ素子２として作動していると判定した場合、（ｂ）半導体装置１ＢがＦＷＤ素子３として作動していると判定した場合、（ｃ）半導体装置１Ｂの作動が不明であると判定した場合について、それぞれ説明する。また、ハイサイド側の半導体装置１Ａに印加される第１、第２ゲート駆動電圧ＶＧＨ１、ＶＧＨ２は、ローサイド側の半導体装置１Ｂに印加される第１、第２ゲート駆動電圧ＶＧＬ１、ＶＧＬ２と基本的には同様である。
（ａ）半導体装置１ＢがＩＧＢＴ素子２として作動していると判定した場合
半導体素装置１ＢがＩＧＢＴ素子２として作動していると判定した場合には、第１、第２ゲート電極１５ａ、１５ｂには、上記図３Ａを用いて説明した第１、第２ゲート駆動電圧ＶＧＬ１、ＶＧＬ２ａ、ＶＧＬ２ｂがそれぞれ印加される。このため、第２ゲート電極１５ｂに第２ゲート駆動電圧ＶＧＬ２ｂが印加されるようにした場合には、上記と同様に、スイッチング損失を低減できる。
ここで、本実施形態では、上記のように、第２ゲート電極１５ｂを有する絶縁ゲート構造の閾値電圧Ｖｔｈは、第１ゲート電極１５ａを有する絶縁ゲート構造の閾値電圧Ｖｔｈより高くされている。そして、本実施形態において、ハイレベルのゲート駆動電圧とは、第１、第２ゲート電極１５ａ、１５ｂに印加された際、ベース層１２のうちの第１トレンチ１３ａと接する部分にのみエミッタ領域１６とドリフト層１１とを繋ぐ反転層が形成され、第２トレンチ１３ｂと接する部分にエミッタ領域１６とドリフト層１１とを繋ぐ反転層が形成されない電圧のことである。なお、第２ゲート電極１５ｂにハイレベルのゲート駆動電圧が印加された場合には、ベース層１２のうちの第２トレンチ１３ｂと接する部分に、エミッタ領域１６とドリフト層１１とを繋がない反転層が形成される。詳述すると、ベース層１２における第２トレンチ１３ｂと接する部分のうちのドリフト層１１側の部分からエミッタ領域１６に向かう途中位置までの反転層が形成される。このため、第２ゲート電極１５ｂに第２ゲート駆動電圧ＶＧＬ２ａ、ＶＧＬ２ｂが印加されることにより、第２トレンチ１３ｂと接する部分のうちのドリフト層１１側の部分に反転層が形成されるため、第２ゲート電極１５ｂにローレベルのゲート駆動電圧が印加される場合と比較して、当該反転層によってドリフト層１１に蓄積されているホールが抜け出ることを抑制できる。したがって、第２ゲート電極１５ｂにもハイレベルの信号を印加することにより、ＩＧＢＴ素子２における導通損失を低減できる。
（ｂ）半導体装置１ＢがＦＷＤ素子３として作動していると判定した場合
半導体装置１ＢがＦＷＤ素子３として作動していると判定した場合、図５Ａに示されるように、第１、第２ゲート電極１５ａ、１５ｂには、切替信号Ｓｋに応じて、第１、第２ゲート駆動電圧ＶＧＬ１ａ、ＶＧＬ２ａ〜ＶＧＬ１ｄ、ＶＧＬ２ｄのいずれかが印加される。
具体的には、第１、第２ゲート駆動電圧ＶＧＬ１ａ、ＶＧＬ２ａは、時点Ｔ１１までハイレベルであって、時点Ｔ１１からローレベルとなる信号であり、半導体装置１ＢがＩＧＢＴ素子２として作動している際に第１ゲート電極１５ａに印加される第１ゲート駆動電圧ＶＧＬ１と同様の信号である。つまり、図５Ａ中の第１、第２ゲート駆動電圧ＶＧＬ１ａ、ＶＧＬ２ａの波形は、ＰＷＭ信号ＦＬと同じ波形である。
このため、第１、第２ゲート電極１５ａ、１５ｂに第１、第２ゲート駆動電圧ＶＧＬ１ａ、ＶＧＬ２が印加される場合には、ベース層１２のうちの第１トレンチ１３ａと接する部分にエミッタ領域１６とドリフト層１１とを繋ぐ反転層が形成されるが、第２トレンチ１３ｂと接する部分にはエミッタ領域１６とドリフト層１１とを繋ぐ反転層は形成されない。したがって、第１、第２ゲート電極１５ａ、１５ｂにベース層１２のうちの第１トレンチ１３ａと接する部分にエミッタ領域１６とドリフト層１１とを繋ぐ反転層が形成されるゲート駆動電圧が印加された場合と比較して、ＦＷＤ素子３における導通損失を低減できる。また、この第１、第２ゲート駆動電圧ＶＧＬ１ａ、ＶＧＬ２ａの波形は、ＰＷＭ信号ＦＬと同じ波形であるため、ゲート電圧制御部４６ｂの制御を簡略化できる。
第１、第２ゲート駆動電圧ＶＧＬ１ｂ、ＶＧＬ２ｂは、ローレベルの信号である。
第１、第２ゲート駆動電圧ＶＧＬ１ｃ、ＶＧＬ２ｃは、時点Ｔ１２までがローレベルの信号である。そして、第１ゲート駆動電圧ＶＧＬ１ｃは、時点Ｔ１２から時点Ｔ１３までハイレベルとなる信号であり、第２ゲート駆動電圧ＶＧＬ２ｃは、時点Ｔ１２から時点Ｔ１４までハイレベルとなる信号である。なお、時点Ｔ１２は、半導体装置１Ｂにリカバリ電流が流れ始める前の時点である。また、第１ゲート駆動電圧ＶＧＬ１ｃが時点Ｔ１２からハイレベルとなった後、時点Ｔ１４以前の時点Ｔ１３でローレベルとなるのは、短絡を抑制するためである。
このため、第１、第２ゲート電極１５ａ、１５ｂに第１、第２ゲート駆動電圧ＶＧＬ１ｂ、ＶＧＬ２ｂ、ＶＧＬ１ｃ、ＶＧＬ２ｃが印加されることにより、ベース層１２に反転層が形成されないため、ＦＷＤ素子３の順方向電圧が高くなることを抑制でき、ＦＷＤ素子３の導通損失を低減できる。
また、第１、第２ゲート電極１５ａ、１５ｂに第１、第２ゲート駆動電圧ＶＧＬ１ｃ、ＶＧＬ２ｃが印加されることにより、時点Ｔ１２から時点Ｔ１３においてＦＷＤ素子３に蓄積されるホールを減少できる。さらに、第２ゲート電極１５ｂに第２ゲート駆動電圧ＶＧＬ２ｃが印加されることにより、時点Ｔ１４までＦＷＤ素子３に蓄積されるホールを減少できる。このため、リカバリ電流の低減を図ることができ、リカバリ損失を低減できる。
なお、図５Ａ中の時点Ｔ１２から時点Ｔ１４の期間は上記図３Ｂの時点Ｔ４から時点Ｔ５の期間より長くされている。これは、第２ゲート電極１５ｂにハイレベルの第２ゲート駆動電圧ＶＧＬ２ｃが印加されても、ベース層１２のうちの第２トレンチ１３ｂと接する部分にエミッタ領域１６とドリフト層１１とを繋ぐ反転層が形成されないためである。つまり、本実施形態の半導体装置１Ｂでは、リカバリ電流が流れ始める前から長期間ハイレベルの信号を印加することができ、リカバリ損失をさらに低減できる。
第１、第２ゲート駆動電圧ＶＧＬ１ｄ、ＶＧＬ２ｄは、第１、第２ゲート駆動電圧ＶＧＬ１ａ、ＶＧＬ２ａと第１、第２ゲート駆動電圧ＶＧＬ１ｃ、２ｃとを組み合わせたものである。このため、ＦＷＤ素子３における導通損失を低減しつつ、リカバリ損失も低減できる。
なお、図５Ａでは、第１、第２ゲート駆動電圧ＶＧＬ１ｄ、ＶＧＬ２ｄは、時点Ｔ１１から時点Ｔ１２の期間においてローレベルであるものを示しているが、時点Ｔ１１から時点Ｔ１２の期間においてハイレベルとされていてもよい。また、上記では、第１、第２ゲート電極１５ａ、１５ｂに同じゲート駆動電圧が印加される例を説明したが、例えば、第１ゲート電極１５ａに第１ゲート駆動電圧ＶＧＬ１ａが印加され、第２ゲート電極１５ｂに第２ゲート駆動電圧ＶＧＬ２ｂが印加されるようにしてもよい。
（ｃ）半導体装置１Ｂの作動が不明であると判定した場合
半導体装置１Ｂに流れる電流が微小であるために半導体装置１Ｂの作動が不明であると判定した場合、図５Ｂに示されるように、第１ゲート電極１５ａには、時点Ｔ１５までハイレベルであり、時点Ｔ１５からローレベルとなるゲート駆動電圧ＶＧＬ１が印加される。これにより、半導体装置１ＢがＩＧＢＴ素子２として作動している場合には、第１トレンチ１３ａと接する部分に反転層が形成されるため、ＩＧＢＴ素子２における導通損失を低減できる。このゲート駆動電圧ＶＧＬ１の波形は、ＰＷＭ信号ＦＬと同じ波形である。
一方、第２ゲート電極１５ｂには、切替信号Ｓｋに応じて、第２ゲート駆動電圧ＶＧＬ２ａ〜ＶＧＬ２ｈのいずれかが入力される。
第２ゲート駆動電圧ＶＧＬ２ａは、第１ゲート駆動電圧ＶＧＬ１ａと同様の信号である。 第２ゲート駆動電圧ＶＧＬ２ｂは、時点Ｔ１４までハイレベルであり、ゲート駆動信号ＶＧＬ１が時点Ｔ１５でローレベルに立ち下がる前の時点Ｔ１４から時点Ｔ１６まで負電圧となる信号である。ゲート駆動電圧ＶＧＬ２ｃは、時点Ｔ１５までハイレベルであり、時点Ｔ１５でローレベルに立ち下がった後、時点Ｔ１７から時点Ｔ１８までハイレベルとなる信号である。なお、時点Ｔ１７は、半導体装置１ＢがＦＷＤ素子３として作動していた場合にリカバリ電流が流れ始める前の時点である。
このため、第２ゲート電極１５ｂに第２ゲート駆動電圧ＶＧＬ２ａ〜ＶＧＬ２ｃが印加されるようにした場合には、半導体装置１ＢがＩＧＢＴ素子２として作動していると、ベース層１２のうちの第２トレンチ１３ｂと接する部分にも反転層が形成されるため、ＩＧＢＴ素子２における導通損失を低減できる。また、半導体装置１ＢがＦＷＤ素子３として作動していると、ベース層１２のうちの第２トレンチ１３ｂと接する部分にはエミッタ領域１６とドリフト層１１とを繋がない反転層が形成されるため、第２ゲート電極１５ｂにエミッタ領域１６とドリフト層１１とを繋ぐ反転層が形成されるゲート駆動電圧を印加した場合と比較して、ＦＷＤ素子３における導通損失を低減できる。
また、第２ゲート電極１５ｂに第２ゲート駆動電圧ＶＧＬ２ｃが印加されるようにした場合には、半導体装置１ＢがＩＧＢＴ素子２として作動していると時点Ｔ１４から時点Ｔ１６においてドリフト層１１に蓄積されている正孔の一部を予め蓄積層を介して引き抜くことができるため、スイッチング損失を低減できる。
そして、第２ゲート電極１５ｂに第２ゲート駆動電圧ＶＧＬ２ｃが印加されるようにした場合には、半導体装置１ＢがＦＷＤ素子３として作動していると時点Ｔ１７から時点Ｔ１８においてＦＷＤ素子３に蓄積されるホールを減少できる。このため、リカバリ電流の低減を図ることができ、リカバリ損失を低減できる。
ゲート駆動電圧ＶＧＬ２ｄは、ゲート駆動電圧ＶＧＬ２ｃおよびゲート駆動電圧ＶＧＬ２ｄを組み合わせたものである。このため、第２ゲート電極１５ｂにゲート駆動電圧ＶＧＬ２ｄが印加されると、半導体装置１ＢがＦＷＤ素子３として作動している場合には、ＦＷＤ素子３の導通損失およびリカバリ損失を低減でき、半導体装置１ＢがＩＧＢＴ素子２として作動している場合にはスイッチング損失を低減できる。
ゲート駆動電圧ＶＧＬ２ｅは、ローレベルの信号である。ゲート駆動電圧ＶＧＬ２ｆは、時点Ｔ１４までローレベルのゲート駆動信号であり、ゲート駆動信号ＶＧＬ１が時点Ｔ１５でローレベルに立ち下がる前の時点Ｔ１４から時点Ｔ１６まで負電圧となる信号である。ゲート駆動電圧ＶＧＬ２ｇは、時点Ｔ１７までローレベルであり、時点Ｔ１７から時点Ｔ１８までハイレベルとなる信号である。
このため、第２ゲート電極１５ｂにゲート駆動電圧ＶＧＬ２ｅ〜ＶＧＬ２ｇが印加されるようにした場合には、半導体装置１ＢがＦＷＤ素子３として作動していると、ベース層１２のうちの第２トレンチ１３ｂと接する部分に反転層が形成されないため、ＦＷＤ素子３における導通損失を低減できる。
また、第２ゲート電極１５ｂに第２ゲート駆動電圧ＶＧＬ２ｆが印加されるようにした場合には、半導体装置１ＢがＩＧＢＴ素子２として作動していると時点Ｔ１４から時点Ｔ１６においてドリフト層１１に蓄積されている正孔の一部を予め蓄積層を介して引き抜くことができるため、スイッチング損失を低減できる。
そして、第２ゲート電極１５ｂに第２ゲート駆動電圧ＶＧＬ２ｇが印加されるようにした場合には、半導体装置１ＢがＦＷＤ素子３として作動していると時点Ｔ１７から時点Ｔ１８においてＦＷＤ素子３に蓄積されるホールを減少できる。このため、リカバリ電流の低減を図ることができ、リカバリ損失を低減できる。
ゲート駆動電圧ＶＧＬ２ｈは、ゲート駆動電圧ＶＧＬ２ｆおよびゲート駆動電圧ＶＧＬ２ｇを組み合わせたものである。このため、第２ゲート電極１５ｂにゲート駆動電圧ＶＧＬ２ｈが印加されると、半導体装置１ＢがＦＷＤ素子３として作動している場合には、ＦＷＤ素子３の導通損失およびリカバリ損失を低減でき、半導体装置１ＢがＩＧＢＴ素子２として作動している場合にはスイッチング損失を低減できる。
以上説明したように、本実施形態では、第２ゲート電極１５ｂを有する絶縁ゲート構造の閾値電圧Ｖｔが第１ゲート電極１５ａを有する絶縁ゲート構造の閾値電圧Ｖｔより高くなるようにしている。そして、第１、第２ゲート電極１５ａ、１５ｂにハイレベルの電圧が印加された際、ベース層１２のうちの第１トレンチ１３ａと接する部分にエミッタ領域１６とドリフト層１１とを繋ぐ反転層が形成され、ベース層１２のうちの第２トレンチ１３ｂと接する部分にドリフト層１１側からエミッタ領域１６に向かう途中位置まで反転層が形成されるようにしている。
このため、半導体装置１の作動が不明な場合、第１、第２ゲート電極１５ａ、１５ｂにハイレベルのゲート駆動電圧ＶＧＬ２ａ〜２ｄを印加すると（図５Ｂ参照）、半導体装置１がＩＧＢＴ素子２として作動している場合には、ＩＧＢＴ素子２における導通損失を低減できる。また、半導体装置１がＦＷＤ素子３として作動している場合には、第２ゲート電極１５ｂにエミッタ領域１６とドリフト層１１とを繋ぐ反転層が形成されるゲート駆動電圧を印加した場合と比較して、ＦＷＤ素子３の導通損失を低減できる。
また、半導体装置１の作動が不明な場合、第２ゲート電極１５ｂにローレベルのゲート駆動電圧ＶＧＬ２ｅ〜２ｈを印加すると（図５Ｂ参照）、半導体装置１がＦＷＤ素子３として作動している場合には、さらにＦＷＤ素子３における導通損失を低減できる。
さらに、本実施形態においても、半導体装置１の作動が不明な場合、第２ゲート電極１５ｂには、第１ゲート駆動電圧ＶＧＬ１がハイレベルからローレベルに立ち下がる前後において負電圧となるゲート駆動電圧ＶＧＬ２ｂ、ＶＧＬ２ｄ、ＶＧＬ２ｆ、ＶＧＬ２ｈが印加できるようになっている（図５Ｂ参照）。このため、第２ゲート電極１５ｂに当該ゲート駆動電圧ＶＧＬ２ｂ、ＶＧＬ２ｄ、ＶＧＬ２ｆ、ＶＧＬ２ｈが印加されるようにした場合には、ドリフト層１１に蓄積されている正孔の一部を予め蓄積層を介して引き抜くことができ、スイッチング損失を低減できる。
また、半導体装置１の作動が不明な場合、第２ゲート電極１５ｂには、半導体装置１がＦＷＤ素子３として作動していた場合にリカバリ電流が流れ始める前の時点からハイレベルとなるゲート駆動信号ＶＧＬ２ｃ、ＶＧＬ２ｄ、ＶＧＬ２ｇ、ＶＧＬ２ｈが印加できるようになっている（図５Ｂ参照）。このため、第２ゲート電極１５ｂに当該ゲート駆動信号ＶＧＬ２ｃ、ＶＧＬ２ｄ、ＶＧＬ２ｇ、ＶＧＬ２ｈが印加されるようにした場合には、ＦＷＤ素子３に蓄積されるホールを減少でき、リカバリ損失を低減できる。
そして、本実施形態では、第２ゲート電極１５ｂにハイレベルの信号を印加してもエミッタ領域１６とドリフト層１１とを繋ぐ反転層が形成されないため、ハイレベルの期間を長くすることができる。このため、リカバリ損失をさらに低減できる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記各実施形態では、第１導電型をＮ型とし、第２導電型をＰ型とした例について説明したが、第１導電型をＰ型とし、第２導電型をＮ型とすることもできる。
また、上記各実施形態では、第１トレンチ１３ａおよび第２トレンチ１３ｂ（第１ゲート電極１５ａおよび第２ゲート電極１５ｂ）は、第１、第２トレンチ１３ａ、１３ｂの延設方向と垂直方向（図１中紙面左右方向）において、第１トレンチ１３ａの間に２つの第２トレンチ１３ｂが配置されるように形成されているものを説明したが、第１、第２ゲート電極１５ａ、１５ｂの配置の仕方は適宜変更可能である。
そして、上記各実施形態では、半導体基板１０の厚さ方向に電流を流す半導体装置１を例に挙げて説明したが、半導体基板１０の平面方向に電流を流す半導体装置１に本発明を適用することもできる。そして、第１、第２ゲート電極１５ａ、１５ｂは、第１、第２トレンチ１３ａ、１３ｂに配置されておらず、半導体基板１０の一面１０ａ上に配置されるいわゆるプレーナ型の半導体装置１Ｂに本発明を適用することもできる。
また、上記第２実施形態において、第１ゲート電極１５ａを有するゲート絶縁構造の閾値電圧と第２ゲート電極１５ｂを有するゲート絶縁構造の閾値電圧とを異ならせるための構造は、適宜変更可能である。特に図示しないが、例えば、ベース層１２内において不純物濃度の勾配ができるようにし、ベース層１２のうちの第２トレンチ１３ｂに接する部分の不純物濃度が第１トレンチ１３ａに接する部分の不純物濃度より高くなるようにしてもよい。
１ 半導体装置
１０ 半導体基板
１１ ドリフト層
１２ ベース層
１４ ゲート絶縁膜
１５ａ、１５ｂ 第１、第２ゲート電極
１６ エミッタ領域
１９ 第１電極
２０ コレクタ層
２１ カソード層
２２ 第２電極

Claims (6)

  1. 第１導電型のドリフト層（１１）を構成する半導体基板（１０）と、
    前記ドリフト層上に形成された第２導電型のベース層（１２）と、
    前記ベース層の表層部であって、前記ベース層を挟んで前記ドリフト層から離間して形成され、前記ドリフト層よりも高不純物濃度とされた第１導電型のエミッタ領域（１６）と、
    前記エミッタ領域と前記ドリフト層の間に挟まれた前記ベース層の表面に配置された複数のゲート絶縁膜（１４）と、
    前記ゲート絶縁膜上に配置された複数のゲート電極（１５ａ、１５ｂ）と、
    前記ドリフト層と接触すると共に前記ベース層から離間して形成され、前記ドリフト層よりも高不純物濃度とされた第２導電型のコレクタ層（２０）と、
    前記ドリフト層と接触すると共に前記ベース層から離間して形成され、前記ドリフト層よりも高不純物濃度とされた第１導電型のカソード層（２１）と、
    前記ベース層および前記エミッタ領域と電気的に接続される第１電極（１９）と、
    前記コレクタ層および前記カソード層と電気的に接続される第２電極（２２）と、を有し、
    前記ベース層のうち、前記ゲート絶縁膜を挟んで前記ゲート電極と反対側に位置する部分に前記エミッタ領域と前記ドリフト層との間を繋ぐ反転層を形成し、当該反転層を介して前記第１電極と前記第２電極との間に電流を流す半導体スイッチング素子（２）を備えていると共に、
    前記ベース層と前記ドリフト層とによるＰＮ接合を有し、前記第１電極と前記第２電極との間に電流を流すフリーホイールダイオード素子（３）を備えている半導体装置において、
    前記複数のゲート電極は、一部のゲート電極（１５ａ）と残部のゲート電極（１５ｂ）とが異なるゲート端子（Ｇ１、Ｇ２）に接続されることによって独立したゲート駆動電圧が印加されるようになっており、
    前記一部のゲート電極および前記残部のゲート電極にゲート駆動電圧が印加された際、前記ベース層のうちの前記一部のゲート電極および前記残部のゲート電極が配置される前記ゲート絶縁膜と接する部分に前記エミッタ領域と前記ドリフト層とを繋ぐ反転層が形成される前記ゲート駆動電圧を第１電圧、前記ベース層のうちの前記一部のゲート電極および前記残部のゲート電極が配置される前記ゲート絶縁膜と接する部分に前記エミッタ領域と前記ドリフト層とを繋ぐ反転層が形成されない前記ゲート駆動電圧を第２電圧としたとき、
    前記半導体基板に流れる電流に基づいて前記半導体スイッチング素子の作動か前記フリーホイールダイオード素子の作動かを判定できない際、
    前記一部のゲート電極には前記第１電圧が印加され、前記残部のゲート電極には前記第２電圧が印加されることを特徴とする半導体装置。
  2. 第１導電型のドリフト層（１１）を構成する半導体基板（１０）と、
    前記ドリフト層上に形成された第２導電型のベース層（１２）と、
    前記ベース層の表層部であって、前記ベース層を挟んで前記ドリフト層から離間して形成され、前記ドリフト層よりも高不純物濃度とされた第１導電型のエミッタ領域（１６）と、
    前記エミッタ領域と前記ドリフト層の間に挟まれた前記ベース層の表面に配置された複数のゲート絶縁膜（１４）と、
    前記ゲート絶縁膜上に配置された複数のゲート電極（１５ａ、１５ｂ）と、
    前記ドリフト層と接触すると共に前記ベース層から離間して形成され、前記ドリフト層よりも高不純物濃度とされた第２導電型のコレクタ層（２０）と、
    前記ドリフト層と接触すると共に前記ベース層から離間して形成され、前記ドリフト層よりも高不純物濃度とされた第１導電型のカソード層（２１）と、
    前記ベース層および前記エミッタ領域と電気的に接続される第１電極（１９）と、
    前記コレクタ層および前記カソード層と電気的に接続される第２電極（２２）と、を有し、
    前記ベース層のうち、前記ゲート絶縁膜を挟んで前記ゲート電極と反対側に位置する部分に前記エミッタ領域と前記ドリフト層との間を繋ぐ反転層を形成し、当該反転層を介して前記第１電極と前記第２電極との間に電流を流す半導体スイッチング素子（２）を備えていると共に、
    前記ベース層と前記ドリフト層とによるＰＮ接合を有し、前記第１電極と前記第２電極との間に電流を流すフリーホイールダイオード素子（３）を備えている半導体装置において、
    前記複数のゲート電極は、一部のゲート電極（１５ａ）と残部のゲート電極（１５ｂ）とが異なるゲート端子（Ｇ１、Ｇ２）に接続されることによって独立したゲート駆動電圧が印加されるようになっており、
    前記一部のゲート電極を有する絶縁ゲート構造の閾値電圧と前記残部のゲート電極を有する絶縁ゲート構造の閾値電圧とが異なっており、
    前記一部のゲート電極および前記残部のゲート電極にゲート駆動電圧が印加された際、前記ベース層のうちの前記一部のゲート電極が配置される前記ゲート絶縁膜と接する部分に前記エミッタ領域と前記ドリフト層とを繋ぐ反転層が形成されると共に、前記ベース層のうちの前記残部のゲート電極が配置される前記ゲート絶縁膜と接する部分に前記ドリフト層側から前記エミッタ領域に向かう途中位置まで反転層が形成される前記ゲート駆動電圧を第１電圧、前記ベース層のうちの前記一部のゲート電極および前記残部のゲート電極が配置される前記ゲート絶縁膜と接する部分に前記エミッタ領域と前記ドリフト層とを繋ぐ反転層が形成されない前記ゲート駆動電圧を第２電圧としたとき、
    前記半導体基板に流れる電流に基づいて前記半導体スイッチング素子の作動か前記フリーホイールダイオード素子の作動かを判定できない際、
    前記一部のゲート電極には前記第１電圧が印加され、前記残部のゲート電極には、前記第１電圧または前記第２電圧のいずれか一方が印加されることを特徴とする半導体装置。
  3. 前記半導体基板に流れる電流に基づいて前記半導体スイッチング素子の作動か前記フリーホイールダイオード素子の作動かを判定できない際、
    前記残部のゲート電極には、前記一部のゲート電極に印加されるゲート駆動電圧が前記第１電圧から第２電圧に切り替わる所定期間前から、前記ベース層に前記反転層が形成される電圧の極性と反対の極性となる電圧が印加されることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記半導体基板に流れる電流に基づいて前記半導体スイッチング素子の作動か前記フリーホイールダイオード素子の作動かを判定できない際、
    前記残部のゲート電極には、前記一部のゲート電極に印加されるゲート駆動電圧が前記第１電圧から第２電圧に切り替わった後、前記フリーホイールダイオード素子として作動していた際にリカバリ電流が流れ始める前に前記第１電圧が印加されることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 前記半導体基板に流れる電流に基づいて前記半導体スイッチング素子の作動であると判定した際、
    前記残部のゲート電極には、前記一部のゲート電極に印加されるゲート駆動電圧が前記第１電圧から第２電圧に切り替わる所定期間前から、前記ベース層に前記反転層が形成される電圧の極性と反対の極性となる電圧が印加されることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 前記半導体基板に流れる電流に基づいて前記フリーホイールダイオード素子の作動であると判定した際、
    前記一部のゲート電極および残部のゲート電極の少なくともいずれか一方には、リカバリ電流が流れ始める前に前記第１電圧が印加されることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。

JP2015009652A 2015-01-21 2015-01-21 半導体装置 Active JP6350298B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015009652A JP6350298B2 (ja) 2015-01-21 2015-01-21 半導体装置
PCT/JP2016/000269 WO2016117338A1 (ja) 2015-01-21 2016-01-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015009652A JP6350298B2 (ja) 2015-01-21 2015-01-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2016134568A JP2016134568A (ja) 2016-07-25
JP6350298B2 true JP6350298B2 (ja) 2018-07-04

Family

ID=56416890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015009652A Active JP6350298B2 (ja) 2015-01-21 2015-01-21 半導体装置

Country Status (2)

Country Link
JP (1) JP6350298B2 (ja)
WO (1) WO2016117338A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296076B2 (en) 2019-11-01 2022-04-05 Kabushiki Kaisha Toshiba Semiconductor device
US11563112B2 (en) 2019-11-01 2023-01-24 Kabushiki Kaisha Toshiba Method for controlling semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6414090B2 (ja) 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
JP6952483B2 (ja) * 2017-04-06 2021-10-20 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置
JP6981777B2 (ja) * 2017-05-29 2021-12-17 株式会社 日立パワーデバイス 半導体装置
JP6753951B2 (ja) * 2017-06-06 2020-09-09 三菱電機株式会社 半導体装置および電力変換装置
JP2020109901A (ja) * 2019-01-04 2020-07-16 株式会社東芝 制御回路、半導体装置及び電気回路装置
JP7353891B2 (ja) * 2019-09-20 2023-10-02 株式会社東芝 半導体装置及び半導体回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072848A (ja) * 2006-09-14 2008-03-27 Mitsubishi Electric Corp 半導体装置
JP5012737B2 (ja) * 2007-09-05 2012-08-29 株式会社デンソー 半導体装置
JP4840482B2 (ja) * 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
JP5229288B2 (ja) * 2010-09-20 2013-07-03 株式会社デンソー 半導体装置およびその制御方法
JP5942737B2 (ja) * 2012-09-24 2016-06-29 株式会社デンソー 半導体装置
JP5696713B2 (ja) * 2012-11-06 2015-04-08 株式会社デンソー 半導体装置及びその検査方法
JP5812027B2 (ja) * 2013-03-05 2015-11-11 株式会社デンソー 駆動制御装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296076B2 (en) 2019-11-01 2022-04-05 Kabushiki Kaisha Toshiba Semiconductor device
US11563112B2 (en) 2019-11-01 2023-01-24 Kabushiki Kaisha Toshiba Method for controlling semiconductor device
US11837654B2 (en) 2019-11-01 2023-12-05 Kabushiki Kaisha Toshiba Method for controlling semiconductor device

Also Published As

Publication number Publication date
JP2016134568A (ja) 2016-07-25
WO2016117338A1 (ja) 2016-07-28

Similar Documents

Publication Publication Date Title
JP6350298B2 (ja) 半導体装置
JP6414090B2 (ja) 半導体装置
JP5742672B2 (ja) 半導体装置
WO2016009616A1 (ja) 半導体装置
JP6656414B2 (ja) 半導体装置の駆動方法および駆動回路
CN106796938B (zh) 半导体元件
JP4506808B2 (ja) 半導体装置
JP6652173B2 (ja) 半導体装置
JP6658021B2 (ja) 半導体装置
CN109983565B (zh) 半导体装置
JP2008072848A (ja) 半導体装置
JP2012249509A (ja) 電力用半導体装置
JP4952638B2 (ja) 半導体素子と半導体装置とその駆動方法
WO2016072074A1 (ja) 半導体装置
JP5939281B2 (ja) 駆動制御装置
JP2014063960A (ja) 半導体装置
JP6009815B2 (ja) ゲート駆動回路
CN111969050B (zh) 半导体装置及其驱动方法
JP2015220876A (ja) 駆動回路システム
CN112786696A (zh) 半导体装置
JP4226444B2 (ja) 駆動装置及び電力変換装置
JP7352443B2 (ja) 半導体装置の制御方法
JP2015126084A (ja) 半導体装置
JP2014049552A (ja) Ｉｇｂｔとダイオードが同一半導体基板に形成されている半導体装置
JP2007134657A (ja) スイッチング電源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180521

R151 Written notification of patent or utility model registration

Ref document number: 6350298

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250