JP5012737B2 - 半導体装置 - Google Patents

Description

本発明は、ダイオード内蔵ＩＧＢＴ素子を備えた半導体装置に関し、特にダイオード素子とＩＧＢＴ素子とが干渉しないようにしたものに関する。

従来より、ダイオード素子とＩＧＢＴ素子とが同一の半導体基板に設けられたダイオード内蔵ＩＧＢＴ素子が提案されている（例えば特許文献１参照）。このダイオード内蔵ＩＧＢＴ素子は、ダイオード素子のアノード電極とＩＧＢＴ素子のエミッタ電極とが共通電極とされ、ダイオード素子のカソード電極とＩＧＢＴ素子のコレクタ電極とが共通電極とされる構造になっている。このダイオード内蔵ＩＧＢＴ素子は例えばインバータ回路に組み入れられ、負荷をＰＷＭ制御するものとして用いられる。
特開平６−３５１２２６号公報

しかしながら、上記従来のダイオード内蔵ＩＧＢＴ素子をインバータ回路に組み入れた場合、ＩＧＢＴ素子のゲート信号は原則、上下アームに位相反転した信号となるため、例えば、ダイオード素子がフリーホイール動作するタイミングでもＩＧＢＴ素子にゲート信号が入力される。つまり、ダイオード素子の動作とＩＧＢＴ素子の動作とが同時に起こる。なお、ＩＧＢＴ素子の動作とは、より詳しくはＩＧＢＴ素子にゲート信号が入力されることを指す。

このように、ダイオード素子の動作とＩＧＢＴ素子の動作とが同時に起こると、上記のように各電極が共通とされているため、ＩＧＢＴ素子のチャネルがオンするとダイオード素子のアノードとカソードとが同電位になろうとする。これにより、ＩＧＢＴ素子のゲート電位によってボディーダイオードが順方向動作しにくくなる。その結果、ダイオード素子の順方向電圧Ｖｆが増加し、ダイオード素子の順方向損失が増加してしまうという問題があった。

このような問題をデバイス構造で回避する方法として、例えばProceedings of 2004 International Symposium on Power Semiconductor Devices & ICs, pp261-264に示されるように、ＩＧＢＴセルのボディーダイオードとは別にダイオード専用域、すなわちゲートが存在しない領域を設けることも考えられる。しかし、ＩＧＢＴ素子として動作しない領域、つまりダイオード動作のみを行う領域が増えてしまう。このため、チップサイズを維持してダイオード専用域を設けると、ＩＧＢＴ素子のオン電圧が増加してしまう。なお、ダイオード素子のオン電圧を固定すると、チップサイズが増加してしまう。

一方、ＤＣ−ＤＣコンバータなどでは、ダイオード素子を内蔵するＤＭＯＳ素子をスイッチング素子として制御回路に組み入れ、同期整流制御を行う方法が良く知られている。このダイオード内蔵ＤＭＯＳ素子においてダイオード素子に電流が流れると、ダイオード素子に順方向電圧が発生し、この順方向電圧分のＤＣ損失が生じてしまう。そこで、こうした同期整流制御を行う場合、還流用ＤＭＯＳ素子のゲート信号をオンさせるために、電流トランスを使ってＤＭＯＳ素子の電流を検知する方法が一般的である（例えば、特開２００４−１８０３８６号公報）。

しかし、電流センス素子として電流トランスが必要であり、回路規模が大きくなるという問題があった。そこで、これを改善する方法として、スイッチング素子の両端電圧をモニタする方式の採用が考えられる（例えば、特開２００４−２０８４０７号公報）。しかし、この方式では、電源電圧が高い場合、その電圧に耐えられる入力端子を持つ制御ＩＣが必要であり、高電圧スイチング時に発生するノイズ耐量も厳しくなるため、保護素子を追加するなどの高耐量設計が必要になる。このため制御ＩＣのコストが増えるという問題があった。

本発明は、上記点に鑑み、ダイオード内蔵ＩＧＢＴ素子を備えた半導体装置において、ダイオード素子の動作とＩＧＢＴ素子の動作との干渉を回避してダイオードの順方向損失増加を防止することを第１の目的とし、ダイオード内蔵ＤＭＯＳ素子を備えた半導体装置において、ダイオード素子の動作とＤＭＯＳ素子の動作とを同期させてダイオード素子の順方向電圧分の損失増加を防止することを第２の目的とする。

上記目的を達成するため、請求項１に記載の発明では、ダイオード素子（２２ａ）とゲートに入力される駆動信号によって駆動されるＩＧＢＴ素子（２１ａ）とが同一の半導体基板に設けられてなるダイオード内蔵ＩＧＢＴ素子（２０）と、ダイオード素子（２２ａ）と同一の構造であると共にダイオード素子（２２ａ）に流れる電流に比例した電流が流れるダイオードセンス素子（２２ｂ）と、ＩＧＢＴ素子（２１ａ）と同一の構造であると共にＩＧＢＴ素子（２１ａ）に流れる電流に比例した電流が流れるＩＧＢＴセンス素子（２１ｂ）と、からなる電流センス素子（６１）と、外部から入力した駆動信号を通過させてＩＧＢＴ素子（２１ａ）のゲートに入力するものであって、ダイオード素子（２２ａ）に流れる電流を検出し、ダイオード素子（２２ａ）に電流が流れていない場合、外部から入力される駆動信号の通過を許可する一方、ダイオード素子（２２ａ）に電流が流れている場合、駆動信号の通過を停止するフィードバック手段（１０、３０、４０）を備えていることを特徴とする。

これにより、ダイオード素子（２２ａ）に電流が流れている場合、ＩＧＢＴ素子（２１ａ）の駆動を停止させることができる。すなわち、ダイオード素子（２２ａ）に電流が流れている場合、ＩＧＢＴ素子（２１ａ）に当該ＩＧＢＴ素子（２１ａ）を駆動させるためのゲート信号が入力されないようにしているため、ダイオード素子（２２ａ）の動作とＩＧＢＴ素子（２１ａ）の動作との干渉を回避することができる。

したがって、ダイオード素子（２２ａ）とＩＧＢＴ素子（２１ａ）とが同時にオンするために、ＩＧＢＴ素子（２１ａ）と同一の半導体基板に形成されたダイオード素子（２２ａ）が順方向動作しにくくなることで起こるダイオード素子（２２ａ）の順方向電圧の増加を回避することができる。こうして、ダイオード素子（２２ａ）の順方向電圧の損失増加を防止することができる。
また、フィードバック手段（１０、３０、４０）は、前記ダイオード素子（２２ａ）に流れる電流を検出するためのセンス抵抗（３０）を備えている。そして、ダイオードセンス素子（２２ｂ）に流れる電流がセンス抵抗（３０）に流れ、ＩＧＢＴセンス素子（２１ｂ）に流れる電流がセンス抵抗（３０）に流れるようにすることができる。
さらに、請求項１に記載の発明では、フィードバック手段（１０、３０、４０）は、ＩＧＢＴ素子（２１ａ）に流れる電流を検出し、ＩＧＢＴ素子（２１ａ）に過剰電流が流れていない場合、外部から入力される駆動信号の通過を許可する一方、ＩＧＢＴ素子（２１ａ）に過剰電流が流れている場合、駆動信号の通過を停止するようになっていることを特徴とする。
このように、ＩＧＢＴ素子（２１ａ）に過剰電流が流れている場合にも、ＩＧＢＴ素子（２１ａ）の駆動を停止することができ、ＩＧＢＴ素子（２１ａ）の素子破壊を防止することができる。

また、請求項２に記載の発明では、フィードバック手段（１０、３０、４０）は、ダイオード素子（２２ａ）に電流が流れていることを判定するために用いる第１ダイオード電流検知閾値（Ｖｔｈ１）を有しており、センス抵抗（３０）の両端の電位差（Ｖｓ）と第１ダイオード電流検知閾値（Ｖｔｈ１）とを比較し、電位差（Ｖｓ）が第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きい場合、外部から入力される駆動信号の通過を許可する一方、電位差（Ｖｓ）が第１ダイオード電流検知閾値（Ｖｔｈ１）よりも小さい場合、駆動信号の通過を停止するようになっていることを特徴とする。

このように、ダイオード素子（２２ａ）に電流が流れていることを検出するため、センス抵抗（３０）を用いた回路構成とすることができる。これにより、センス抵抗（３０）の両端の電位差を利用してダイオード素子（２２ａ）に流れる電流を検出することが可能となる。

そして、請求項３に記載の発明では、ダイオード内蔵ＩＧＢＴ素子（２０）が作動することにより発生する熱の温度に応じた順方向電圧を出力する感温ダイオード素子（５０）を備えており、フィードバック手段（１０、３０、４０）は、第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きい第２ダイオード電流検知閾値（Ｖｔｈ１’）を有しており、感温ダイオード素子（５０）から入力した感温ダイオード素子（５０）の順方向電圧がダイオード内蔵ＩＧＢＴ素子（２０）の高温状態を示す温度閾値を超える場合、センス抵抗（３０）の両端の電位差（Ｖｓ）と第２ダイオード電流検知閾値（Ｖｔｈ１’）とを比較するようになっていることを特徴とする。

これによると、ダイオード内蔵ＩＧＢＴ素子（２０）が高温状態になった場合、ダイオード素子（２２ａ）に流れる電流が微少であっても、ダイオード素子（２２ａ）に電流が流れていることを判定することができる。これにより、ダイオード内蔵ＩＧＢＴ素子（２０）が高温状態であってダイオード素子（２２ａ）に小電流が流れたとき、ＩＧＢＴ素子（２１ａ）の駆動を停止することができるため、ダイオード内蔵ＩＧＢＴ素子（２０）が高温によって破壊されてしまうことを防止することができる。

請求項４に記載の発明では、フィードバック手段（１０、３０、４０）は、ＩＧＢＴ素子（２１ａ）に過剰電流が流れていることを判定するために用いる過電流検知閾値（Ｖｔｈ２）を有しており、センス抵抗（３０）の両端の電位差（Ｖｓ）と過電流検知閾値（Ｖｔｈ２）とを比較し、電位差（Ｖｓ）が過電流検知閾値（Ｖｔｈ２）よりも小さい場合、外部から入力される駆動信号の通過を許可する一方、電位差（Ｖｓ）が過電流検知閾値（Ｖｔｈ２）よりも大きい場合、駆動信号の通過を停止するようになっていることを特徴とする。

このように、ダイオード素子（２２ａ）と同様に、ＩＧＢＴ素子（２１ａ）に流れる電流をセンス抵抗（３０）の両端の電位差を利用して検出することができる。

請求項５に記載の発明では、ダイオード素子（１２１）とゲートに入力される駆動信号によって駆動されるＤＭＯＳ素子（１１１）とが同一の半導体基板に設けられてなるダイオード内蔵ＤＭＯＳ素子（１００）と、ダイオード素子（１２１）に流れる電流を検出し、ダイオード素子（１２１）に電流が流れていない場合、ＤＭＯＳ素子（１１１）の駆動を停止する一方、ダイオード素子（１２１）に順方向に電流が流れている場合、ＤＭＯＳ素子（１１１）を駆動してダイオード素子（１２１）に順方向の電流が流れる向きと同じ向きの電流をＤＭＯＳ素子（１１１）に流すフィードバック手段（２００）を備えていることを特徴とする。

これにより、ダイオード素子（１２１）に順方向電流が流れるときにはＤＭＯＳ素子（１１１）を介して流すようにすることができる。したがって、ダイオード素子（１２１）に順方向電流を流す際に生じる順方向電圧Ｖｆ分のＤＣ損失の増加を防止することができる。

請求項６に記載の発明では、フィードバック手段（２００）は、ダイオード素子（１２１）に流れる電流を検出するためのセンス抵抗（３０）を備え、ダイオード素子（１２１）に電流が流れていることを判定するために用いる第１ダイオード電流検知閾値（Ｖｔｈ１）を有しており、センス抵抗（３０）の両端の電位差（Ｖｓ）と第１ダイオード電流検知閾値（Ｖｔｈ１）とを比較し、電位差（Ｖｓ）が第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きい場合、ＤＭＯＳ素子（１１１）の駆動を停止し、電位差（Ｖｓ）が第１ダイオード電流検知閾値（Ｖｔｈ１）よりも小さい場合、ＤＭＯＳ素子（１１１）を駆動するようになっていることを特徴とする。

このように、センス抵抗（３０）の両端に生じる電位差（Ｖｓ）を用いてダイオード素子（１２１）に電流が流れていることを検知することができる。

請求項７に記載の発明のように、ダイオード内蔵ＤＭＯＳ素子（１００）に、当該ダイオード内蔵ＤＭＯＳ素子（１００）の一部として、ダイオード素子（１２１）と同一の構造であると共にダイオード素子（１２１）に流れる電流に比例した電流が流れるダイオードセンス素子（１２２）を備え、このダイオードセンス素子（１２２）に流れる電流をセンス抵抗（３０）に流すことで、センス抵抗（３０）に電位差（Ｖｓ）を生じさせることができる。

請求項８に記載の発明では、ダイオード内蔵ＤＭＯＳ素子（１００）が作動することにより発生する熱の温度に応じた順方向電圧を出力する感温ダイオード素子（５０）を備えており、フィードバック手段（２００）は、第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きい第２ダイオード電流検知閾値（Ｖｔｈ１’）を有しており、感温ダイオード素子（５０）から入力した感温ダイオード素子（５０）の順方向電圧がダイオード内蔵ＤＭＯＳ素子（１００）の高温状態を示す温度閾値を超える場合、センス抵抗（３０）の両端の電位差（Ｖｓ）と第２ダイオード電流検知閾値（Ｖｔｈ１’）とを比較するようになっていることを特徴とする。

これにより、ダイオード素子（１２１）のＤＣ損失が問題となる高温動作時には、ダイオード素子（１２１）に流れる電流を検知しやすくすることができる。したがって、小電流がダイオード素子（１２１）に流れた場合でもＤＭＯＳ素子（１１１）をオンさせてＤＭＯＳ素子（１１１）に電流を流すことができるので、ダイオード素子（１２１）のＤＣ損失増加を防止しつつ、ダイオード素子（１２１）の発熱をより抑えることができる。

請求項９に記載の発明では、フィードバック手段（２００）は、第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きい第３ダイオード電流検知閾値（Ｖｔｈ１’’）を有しており、電位差（Ｖｓ）の値が負側に変化する場合、第１ダイオード電流検知閾値（Ｖｔｈ１）と電位差（Ｖｓ）とを比較してＤＭＯＳ素子（１１１）を駆動させるか否かを判定する一方、電位差（Ｖｓ）の値が正側に変化する場合、第３ダイオード電流検知閾値（Ｖｔｈ１’’）と電位差（Ｖｓ）とを比較してＤＭＯＳ素子（１１１）を駆動させるか否かを判定するようになっていることを特徴とする。

これにより、第１ダイオード電流検知閾値（Ｖｔｈ１）や第３ダイオード電流検知閾値（Ｖｔｈ１’’）の近傍で電位差（Ｖｓ）がノイズによって振動したとしても、ノイズによってＤＭＯＳ素子（１１１）のオン／オフが切り替わらないようにすることができる。したがって、半導体装置のノイズ耐量を向上させることができる。

請求項１０に記載の発明では、フィードバック手段（２００）は、ダイオード素子（１２１）に流れる電流を検出するためのセンス抵抗（３０）を備え、ダイオード素子（１２１）に電流が流れていることを判定するために用いられ、ＤＭＯＳ素子（１１１）に流れるドレイン電流が第１ドレイン電流値（Ｉｄ１）であるときのセンス抵抗（３０）の両端の電位差（Ｖｓ）に相当する第１ダイオード電流検知閾値（Ｖｔｈ１）と、ドレイン電流が第１ドレイン電流値（Ｉｄ１）よりも大きい第２ドレイン電流値（Ｉｄ２）であるときの電位差（Ｖｓ）に相当すると共に第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きい第２ダイオード電流検知閾値（Ｖｔｈ１’’）とを有し、電位差（Ｖｓ）の値が負側に変化する場合、第１ダイオード電流検知閾値（Ｖｔｈ１）と電位差（Ｖｓ）とを比較し、電位差（Ｖｓ）が第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きいときにはＤＭＯＳ素子（１１１）のゲート駆動を停止したままにする一方、電位差（Ｖｓ）が第１ダイオード電流検知閾値（Ｖｔｈ１）よりも小さいときにはＤＭＯＳ素子（１１１）をゲート駆動し、電位差（Ｖｓ）の値が正側に変化する場合、第２ダイオード電流検知閾値（Ｖｔｈ１’’）と電位差（Ｖｓ）とを比較し、電位差（Ｖｓ）が第２ダイオード電流検知閾値（Ｖｔｈ１’’）よりも大きいときにはＤＭＯＳ素子（１１１）のゲート駆動を停止する一方、電位差（Ｖｓ）が第２ダイオード電流検知閾値（Ｖｔｈ１’’）よりも小さいときにはＤＭＯＳ素子（１１１）をゲート駆動したままとすることを特徴とする。

これによると、ＤＭＯＳ素子（１１１）のゲートをオン／オフさせる判定閾値については、第２ドレイン電流値（Ｉｄ２）が第１ドレイン電流値（Ｉｄ１）よりも大きく、かつ、第２ダイオード電流検知閾値（Ｖｔｈ１’’）が第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きくなっている。すなわち、ＤＭＯＳ素子（１１１）のゲートをオンした後の電位差（Ｖｓ）の値が大きくなっても、該電位差（Ｖｓ）が第２ダイオード電流検知閾値（Ｖｔｈ１’’）を上回るほど大きくならないので、再度ゲートがオフすることはない。したがって、ＤＭＯＳ素子（１１１）のゲートがオン／オフを繰り返す発振を防止することができる。

請求項１１に記載の発明では、ダイオード内蔵ＤＭＯＳ素子（１００）は、当該ダイオード内蔵ＤＭＯＳ素子（１００）の一部として、ダイオード素子（１２１）と同一の構造であると共にダイオード素子（１２１）に流れる電流に比例した電流が流れるダイオードセンス素子（１２２）を有し、このダイオードセンス素子（１２２）に流れる電流がセンス抵抗（３０）に流れることで、センス抵抗（３０）に電位差（Ｖｓ）が生じるようになっていることを特徴とする。

このように、ダイオードセンス素子（１２２）を用いることで、センス抵抗（３０）に電位差（Ｖｓ）が生じるようにすることができる。

請求項１２に記載の発明では、ダイオード内蔵ＤＭＯＳ素子（１００）が作動することにより発生する熱の温度に応じた順方向電圧を出力する感温ダイオード素子（５０）を備えており、フィードバック手段（２００）は、感温ダイオード素子（５０）の順方向電圧から換算した素子の温度に対して、この素子の温度変化に伴って第１、第２ダイオード電流検知閾値（Ｖｔｈ１、Ｖｔｈ１’’）の値が変化する温度補正マップを有し、第１、第２ダイオード電流検知閾値（Ｖｔｈ１、Ｖｔｈ１’’）と電位差（Ｖｓ）との比較を行うときには、温度補正マップを用いて第１、第２ダイオード電流検知閾値（Ｖｔｈ１、Ｖｔｈ１’’）を素子の温度変化に応じた値に補正して比較を行うことを特徴とする。

このように、第１、第２ダイオード電流検知閾値（Ｖｔｈ１、Ｖｔｈ１’’）の温度補正を行うことで、常に一定の電流で同期整流を行うことができる。

請求項１３に記載の発明では、フィードバック手段（２００）からＤＭＯＳ素子（１１１）を駆動させる駆動信号が入力されるようになっており、外部からＤＭＯＳ素子（１１１）を駆動させるスイッチング信号が入力されるようになっており、駆動信号が入力されずにスイッチング信号が入力されたとき、スイッチング信号に従ってＤＭＯＳ素子（１１１）を駆動することによりＤＭＯＳ素子（１１１）をスイッチング素子として機能させる駆動手段（４００）を備えていることを特徴とする。

これにより、ダイオード素子（１２１）による整流機能と、ＤＭＯＳ素子（１１１）によるスイッチング機能との両方を兼ね備えた半導体装置を提供することができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示される半導体装置は、例えば、ＥＨＶ用インバータモジュールに使われるパワースイッチング素子（以下、ダイオード内蔵ＩＧＢＴ素子という）として用いられる。

図１は、本実施形態に係る半導体装置の回路図である。この図に示されるように、半導体装置は、ＡＮＤ回路１０と、ダイオード内蔵ＩＧＢＴ素子２０と、センス抵抗３０と、フィードバック回路４０とを備えて構成されている。

ＡＮＤ回路１０は、入力されるすべての信号がＨｉレベルのとき、Ｈｉレベルの信号を出力するロジック回路であり、いわゆるＡＮＤ回路である。このＡＮＤ回路１０には、ダイオード内蔵ＩＧＢＴ素子２０を駆動するための外部からのＰＷＭゲート信号とフィードバック回路４０の出力とが入力されるようになっている。なお、ＰＷＭゲート信号は外部のＰＷＭ信号発生回路等で生成され、ＡＮＤ回路１０の入力端子に入力されるようになっている。また、ＰＷＭゲート信号は本発明の駆動信号に相当する。

ダイオード内蔵ＩＧＢＴ素子２０は、ＩＧＢＴ部２１とダイオード部２２とにより構成されたものである。このようなダイオード内蔵ＩＧＢＴ素子２０は、ＩＧＢＴ部２１とダイオード部２２とが同一の半導体基板に形成されたものである。

ＩＧＢＴ部２１は、負荷等に接続されるメイン用のＩＧＢＴ素子２１ａと、メイン用のＩＧＢＴ素子２１ａに流れる電流を検出するために用いられる電流検出用のＩＧＢＴセンス素子２１ｂとを備えている。これらＩＧＢＴ素子２１ａおよびＩＧＢＴセンス素子２１ｂはそれぞれ同一の構造に形成される。ＩＧＢＴセンス素子２１ｂには、ＩＧＢＴ素子２１ａに流れる電流に比例した電流が流れるようになっている。これらＩＧＢＴ素子２１ａおよびＩＧＢＴセンス素子２１ｂは、例えばトレンチゲート構造により構成されるものであり、ゲートはそれぞれ共通化されている。

なお、ＩＧＢＴ素子２１ａおよびＩＧＢＴセンス素子２１ｂとして、例えば、Ｎ−型ドリフト層の表層部に、チャネル領域を設定するＰ型ベース領域が形成され、Ｐ型ベース領域の表層部にＮ＋型ソース領域が形成されており、Ｎ＋型ソース領域およびＰ型ベース領域を貫通してＮ−型ドリフト層に達するようにトレンチが形成され、さらにトレンチの内壁にＳｉＯ_２で構成されたゲート絶縁膜とＰｏｌｙＳｉで構成されたゲート電極とが順に形成され、これらトレンチ、ゲート絶縁膜、ゲート電極からなるトレンチゲート構造が構成されているものを採用することができる。

これらメイン用のＩＧＢＴ素子２１ａおよび電流検出用のＩＧＢＴセンス素子２１ｂにおけるゲート電圧の制御は、ＡＮＤ回路１０を通過したＰＷＭゲート信号によって行われるようになっている。すなわち、例えば、ＡＮＤ回路１０の通過を許可されたＰＷＭゲート信号がＨｉレベルの信号であればＩＧＢＴ素子２１ａをオンして駆動することができ、ＰＷＭゲート信号がＬｏｗレベルの信号であればＩＧＢＴ素子２１ａをオフして駆動を停止させることができる。他方、ＰＷＭゲート信号がＡＮＤ回路１０の通過を停止された場合、ＩＧＢＴ素子２１ａおよびＩＧＢＴセンス素子２１ｂは駆動されない。

また、ＩＧＢＴ素子２１ａのコレクタに図示しない負荷や電源等が接続され、ＩＧＢＴ素子２１ａのコレクタ−エミッタ間にメイン電流が流れる。電流検出セル側のＩＧＢＴセンス素子２１ｂのコレクタは、メインセル側のＩＧＢＴ素子２１ａのコレクタと共通化されており、電流検出セル側のＩＧＢＴセンス素子２１ｂのエミッタはセンス抵抗３０の一端に接続されている。センス抵抗３０の他端はＩＧＢＴ素子２１ａのエミッタに接続されている。これにより、電流検出セル側のＩＧＢＴセンス素子２１ｂのエミッタから流れる電流検出用のセンス電流、すなわちメイン用のＩＧＢＴ素子２１ａに流れる電流に比例する電流がセンス抵抗３０を流れ、センス抵抗３０の両端の電位差Ｖｓがフィードバック回路４０にフィードバックされるようになっている。

ダイオード部２２はＩＧＢＴ素子２１ａに流れる負荷電流を転流させるためのものであり、ＩＧＢＴ素子２１ａに接続されるメイン用のダイオード素子２２ａと、メイン用のダイオード素子２２ａに流れる電流を検出するために用いられる電流検出用のダイオードセンス素子２２ｂとを備えている。これらメイン用のダイオード素子２２ａと電流検出用のダイオードセンス素子２２ｂとの各カソードは共通化されている。

ダイオード部２２のうちダイオード素子２２ａのアノードはＩＧＢＴ素子２１ａのエミッタに接続され、ダイオードセンス素子２２ｂのアノードはセンス抵抗３０の一端に接続されている。また、ダイオード素子２２ａおよびダイオードセンス素子２２ｂのカソードはＩＧＢＴ素子２１ａのコレクタに接続されている。

なお、ダイオード素子２２ａおよびダイオードセンス素子２２ｂとして、例えば、半導体基板の表層部にＩＧＢＴ部２１と同様のトレンチゲート構造が多数形成されていると共に、Ｎ型シリコン基板の裏面上にＮ＋型領域が設けられた構造を採用することができる。このような構成において、ＩＧＢＴ部２１を構成するＰ型ベース領域とＮ−型ドリフト層とをＰＮダイオードとして機能させることができる。

フィードバック回路４０は、ダイオード素子２２ａに電流が流れているか否か、ＩＧＢＴ素子２１ａに過剰電流が流れているか否かを判定し、判定結果に従ってＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過を許可または停止させるものである。このため、フィードバック回路４０は、ダイオード素子２２ａに電流が流れていることを判定するために用いるダイオード電流検知閾値Ｖｔｈ１と、ＩＧＢＴ素子２１ａに過剰電流が流れていることを判定するために用いる過電流検知閾値Ｖｔｈ２とを有している。なお、本実施形態では、これらダイオード電流検知閾値Ｖｔｈ１や過電流検知閾値Ｖｔｈ２は電圧値になっている。

ＩＧＢＴ素子２１ａが正常に駆動される場合、すなわちダイオード素子２２ａに電流が流れない場合、ＩＧＢＴセンス素子２１ｂからセンス抵抗３０に電流が流れる。このため、ＩＧＢＴ素子２１ａのエミッタの電位を基準とするとセンス抵抗３０の両端の電位差Ｖｓは正の値となる。逆に、ダイオード素子２２ａに電流が流れる場合、センス抵抗３０からダイオードセンス素子２２ｂに電流が流れる。このため、ＩＧＢＴ素子２１ａのエミッタを基準とするとセンス抵抗３０の両端の電位差Ｖｓは負となる。したがって、ダイオード素子２２ａに電流が流れていることを検出するため、ダイオード電流検知閾値Ｖｔｈ１を負の値とする。

他方、ＩＧＢＴ素子２１ａが正常に駆動される場合、上記のように、センス抵抗３０の両端の電位差Ｖｓは正の値となる。しかし、ＩＧＢＴ素子２１ａに過剰電流が流れる場合、ＩＧＢＴセンス素子２１ｂからセンス抵抗３０に流れるセンス電流の値は大きくなるため、過電流検知閾値Ｖｔｈ２を正の値とする。

このようなフィードバック回路４０は、ＩＧＢＴ素子２１ａを駆動する場合、ＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過を許可する出力をする一方、センス抵抗３０の両端の電位差Ｖｓを入力し、当該電位差Ｖｓがダイオード電流検知閾値Ｖｔｈ１よりも小さい場合もしくは過電流検知閾値Ｖｔｈ２よりも大きい場合、ＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過を停止させる出力をする。また、フィードバック回路４０は、例えばオペアンプ等の回路が組み合わされて構成されるものである。以上が、本実施形態に係る半導体装置の全体構成である。

なお、上記のＡＮＤ回路１０、センス抵抗３０、およびフィードバック回路４０は、本発明のフィードバック手段に相当する。

次に、上記半導体装置の作動について、図２を参照して説明する。図２は、センス抵抗３０の両端の電位差Ｖｓ、ダイオード電流検知閾値Ｖｔｈ１、過電流検知閾値Ｖｔｈ２、およびフィードバック回路４０の出力の関係を示した図である。まず、半導体装置の通常の作動について説明する。

ＰＷＭ信号発生回路等の外部回路にて半導体装置のＩＧＢＴ素子２１ａを駆動するための駆動信号としてＰＷＭゲート信号が生成され、ＡＮＤ回路１０に入力される。他方、ダイオード素子２２ａはオフになっており、ダイオードセンス素子２２ｂにも電流は流れない。このため、センス抵抗３０のうちＩＧＢＴセンス素子２１ｂに接続される一端側の電位がＩＧＢＴ素子２１ａのエミッタに接続される他端側よりも高くなり、ＩＧＢＴ素子２１ａのエミッタを基準とするセンス抵抗３０の両端の電位差Ｖｓは正の値となる。

したがって、図２に示されるように、電位差Ｖｓは負のダイオード電流検知閾値Ｖｔｈ１よりも大きいため、フィードバック回路４０にてダイオード素子２２ａに電流が流れていないと判定される。これにより、フィードバック回路４０の出力は、図２に示されるようなＨｉレベルとされ、ＡＮＤ回路１０に入力される。そして、ＡＮＤ回路１０にＨｉレベルのＰＷＭゲート信号およびフィードバック回路４０の出力が入力されると、ＰＷＭゲート信号はＡＮＤ回路１０の通過が許可されてＩＧＢＴ部２１に入力され、ＩＧＢＴ部２１がオンする。こうして、ＩＧＢＴ素子２１ａが駆動され、ＩＧＢＴ素子２１ａのコレクタもしくはエミッタに接続された図示しない負荷に電流が流れる。

ダイオード素子２２ａに電流が流れる場合、センス抵抗３０のうちＩＧＢＴ素子２１ａのエミッタに接続された他端がＩＧＢＴセンス素子２１ｂのエミッタに接続された一端よりも電位が高くなるため、ＩＧＢＴ素子２１ａのエミッタを基準とするセンス抵抗３０の両端の電位差Ｖｓは負となる。

このため、電位差Ｖｓがダイオード電流検知閾値Ｖｔｈ１よりも小さくなった場合、フィードバック回路４０にてダイオード素子２２ａに電流が流れていると判定される。これにより、フィードバック回路４０の出力はＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過を停止する出力とされ、ＡＮＤ回路１０に入力される。

したがって、ＡＮＤ回路１０からＩＧＢＴ部２１を駆動する信号が入力されないため、ＩＧＢＴ素子２１ａの駆動が停止される。つまり、ダイオード素子２２ａの順方向動作時にＩＧＢＴ素子２１ａは動作しない。

これによると、ＩＧＢＴ素子２１ａとダイオード素子２２ａとが同一の半導体基板に形成されることにより、ダイオード素子２２ａが順方向動作する際にＩＧＢＴ素子２１ａのチャネルがオンすることで、ダイオード素子２２ａのアノードとカソードとが同電位になろうとすることはなく、ＩＧＢＴ素子２１ａのゲート電位によってダイオード素子２２ａが順方向動作しにくくなることはない。すなわち、ダイオード素子２２ａの動作とＩＧＢＴ素子２１ａの動作、より詳しくはダイオード素子２２ａとＩＧＢＴ素子２１ａのゲート信号との干渉を回避することができる。これにより、ダイオード素子２２ａの順方向電圧の増加を回避することができるので、ダイオード素子２２ａの順方向電圧の損失増加を防止することができる。

他方、ＩＧＢＴ素子２１ａに過剰電流が流れる場合、ＩＧＢＴセンス素子２１ｂからセンス抵抗３０に流れるセンス電流も過剰電流に比例して大きくなる。当該電位差ＶｓはＩＧＢＴ素子２１ａが正常に動作する際にＩＧＢＴ素子２１ａに電流が流れる場合の電位差Ｖｓよりも高くなる。

したがって、電位差Ｖｓが過電流検知閾値Ｖｔｈ２よりも大きくなった場合、フィードバック回路４０にてＩＧＢＴ素子２１ａに過剰電流が流れていると判定される。これにより、上記と同様に、フィードバック回路４０の出力によってＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過が停止され、ＩＧＢＴ素子２１ａの駆動が停止される。こうして、ＩＧＢＴ素子２１ａに流れる過剰電流によってＩＧＢＴ素子２１ａが破壊されてしまうことを防止することができる。

上記のように、本実施形態では、ダイオード電流検知閾値Ｖｔｈ１および過電流検知閾値Ｖｔｈ２を設けている。これにより、ＩＧＢＴ素子２１ａのエミッタを基準としたときのセンス抵抗３０の両端の電位差Ｖｓがダイオード電流検知閾値Ｖｔｈ１以上、かつ、過電流検知閾値Ｖｔｈ２以下の場合、フィードバック回路４０の出力はＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過を許可する出力となる。

以上説明したように、本実施形態では、ダイオード素子２２ａに流れる電流を、ダイオードセンス素子２２ｂおよびセンス抵抗３０にてセンシングすることが特徴となっている。すなわち、ＩＧＢＴセンス素子２１ｂに接続されたセンス抵抗３０の両端の電位差Ｖｓをモニタすることにより、ダイオード素子２２ａに電流が流れているかを判定し、当該判定結果に従って、フィードバック回路４０の出力によって、ＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過を許可または停止することを特徴としている。

これによると、ダイオード素子２２ａに電流が流れる場合、ＩＧＢＴ素子２１ａの駆動が停止される、すなわちＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過が停止され、ＩＧＢＴ素子２１ａの動作が停止される。このため、ＩＧＢＴ素子２１ａの動作とダイオード素子２２ａの動作とが干渉しないようにすることができる。これにより、ダイオード素子２２ａが動作する際にＩＧＢＴ素子２１ａが動作することで生じるダイオード素子２２ａの順方向電圧Ｖｆの増加を防止でき、ひいてはダイオード素子２２ａの順方向電圧Ｖｆの増加に伴う順方向損失の増加を防止することができる。

また、フィードバック回路４０は、センス抵抗３０に流れる電流をセンシングすることで、ＩＧＢＴ素子２１ａに過剰電流が流れているかを判定している。そして、フィードバック回路４０にてＩＧＢＴ素子２１ａに過剰電流が流れていると判定されると、ＩＧＢＴ素子２１ａの駆動を停止することができる。これにより、ＩＧＢＴ素子２１ａの破壊を防止することができる。

さらに、ＡＮＤ回路１０、センス抵抗３０、フィードバック回路４０を採用した半導体装置を構成することで、ダイオード内蔵ＩＧＢＴ素子２０の素子構造を変更する必要もなく、チップサイズを増加させる必要もない。

（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。本実施形態では、半導体装置の温度検出を行い、当該温度検出に従ってダイオード電流検知閾値Ｖｔｈ１を変更することが特徴となっている。

図３は、本実施形態に係る半導体装置の回路図である。この図に示されるように、本実施形態に係る半導体装置は、図１に示される構成に感温ダイオード素子５０が備えられた構成となっている。

感温ダイオード素子５０は、半導体装置の温度、より詳しくはダイオード内蔵ＩＧＢＴ素子２０の温度を測定するために用いられるものである。この感温ダイオード素子５０は、温度に応じた電圧を出力するもの、すなわち順方向電圧の値が変化するものであり、ダイオード内蔵ＩＧＢＴ素子２０が作動することにより発生する熱に応じた順方向電圧を出力するものである。

このような感温ダイオード素子５０は、例えば、半導体基板上に形成された絶縁膜上に多結晶ＳｉがＮ型層、Ｐ型層としてそれぞれ形成されることで構成される。図３に示されるように、本実施形態では４つの感温ダイオード素子５０が直列に接続され、グランドに対する感温ダイオード素子５０のトータルの順方向電圧Ｖｍがフィードバック回路４０に入力される回路形態になっている。

感温ダイオード素子５０にはフィードバック回路４０から一定電流が流されるようになっている。そして、上述のように、温度に応じて変化した感温ダイオード素子５０の順方向電圧Ｖｍがフィードバック回路４０に入力される。

また、本実施形態では、フィードバック回路４０は２つのダイオード電流検知閾値Ｖｔｈ１、Ｖｔｈ１’を有している。以下では、Ｖｔｈ１を第１ダイオード電流検知閾値とし、Ｖｔｈ１’を第２ダイオード電流検知閾値とする。第２ダイオード電流検知閾値Ｖｔｈ１’は、第１ダイオード電流検知閾値Ｖｔｈ１よりも大きい値になっている。

さらに、フィードバック回路４０は、感温ダイオード素子５０から入力される順方向電圧Ｖｍがダイオード内蔵ＩＧＢＴ素子２０の高温状態を示す温度閾値を超えると判定した場合、第１ダイオード電流検知閾値Ｖｔｈ１ではなく第２ダイオード電流検知閾値Ｖｔｈ１’とセンス抵抗３０の両端の電位差Ｖｓとを比較する。

すなわち、フィードバック回路４０は、ダイオード内蔵ＩＧＢＴ素子２０が高温状態になっている場合、ダイオード素子２２ａに流れる電流が微少であっても、ダイオード素子２２ａに電流が流れていることを判定しやすくする。これにより、フィードバック回路４０は、ダイオード素子２２ａに微少電流が流れた場合でもＩＧＢＴ素子２１ａの駆動を停止し、ダイオード内蔵ＩＧＢＴ素子２０の発熱を抑制する。

次に、ダイオード内蔵ＩＧＢＴ素子２０が高温状態の場合における半導体装置の作動について、図４を参照して説明する。図４は、センス抵抗３０の両端の電位差Ｖｓ、第１ダイオード電流検知閾値Ｖｔｈ１、第２ダイオード電流検知閾値Ｖｔｈ１’、過電流検知閾値Ｖｔｈ２、およびフィードバック回路４０の出力の関係を示した図である。

第１実施形態と同様に、ＡＮＤ回路１０にＰＷＭゲート信号とフィードバック回路４０の出力とが入力されることで、ＡＮＤ回路１０に入力されるＰＷＭゲート信号の通過が許可され、ＩＧＢＴ素子２１ａが駆動される。この場合、感温ダイオード素子５０にてダイオード内蔵ＩＧＢＴ素子２０の温度に応じた順方向電圧Ｖｍが検出され、当該順方向電圧Ｖｍがフィードバック回路４０に入力される。

また、フィードバック回路４０では、感温ダイオード素子５０から入力される順方向電圧Ｖｍが温度閾値を超えると判定された場合、図４に示されるように第１ダイオード電流検知閾値Ｖｔｈ１が第２ダイオード電流検知閾値Ｖｔｈ１’に変更される。

これにより、電位差Ｖｓが第１ダイオード電流検知閾値Ｖｔｈ１と比較される場合よりも、センス抵抗３０に流れるセンス電流が小さくても、ダイオード素子２２ａに電流が流れていることを判定できるようになる。

そして、センス抵抗３０の両端の電位差Ｖｓが第２ダイオード電流検知閾値Ｖｔｈ１’よりも小さくなった場合、フィードバック回路４０にてダイオード素子２２ａに電流が流れていると判定され、第１実施形態と同様に、ＩＧＢＴ素子２１ａの駆動が停止される。

以上のように、ダイオード内蔵ＩＧＢＴ素子２０が高温になった場合、ダイオード素子２２ａに流れる電流の有無の判定基準を変更することで、ダイオード素子２２ａに電流が流れているか否かを判定しやすくすることができる。これにより、ダイオード素子２２ａに流れる電流が小電流域の値であっても、ＩＧＢＴ素子２１ａのゲート信号とダイオード素子２２ａとの電位干渉を防止することができ、さらにＩＧＢＴ素子２１ａの駆動を停止することでダイオード内蔵ＩＧＢＴ素子２０の発熱を抑制することができる。

（第３実施形態）
本実施形態では、第２実施形態と異なる部分についてのみ説明する。第２実施形態では、各構成要素を別々の部品として構成していたが、本実施形態では、第２実施形態で示された各構成要素を１つのチップに作り込んだことを特徴としている。

図５（ａ）は、本実施形態に係る半導体チップ６０の全体模式図である。また、図５（ｂ）は半導体チップ６０に備えられる回路の回路図であり、図３に示される回路図と同じものである。図５（ａ）に示されるように、半導体チップ６０は、ダイオード内蔵ＩＧＢＴ素子２０と、感温ダイオード素子５０と、処理回路部７０と、電流センス素子６１と、ゲートパッド６２と、ガードリング６３とを備えている。

図５（ａ）に示される処理回路部７０は、図５（ｂ）に示されるフィードバック回路４０、ＡＮＤ回路１０、センス抵抗３０によって構成されるものである。フィードバック回路４０は、例えば薄膜トランジスタ回路によって構成される。

また、電流センス素子６１は、ＩＧＢＴ素子２１ａおよびダイオード素子２２ａに流れる電流をセンシングするものであり、ダイオードセンス素子２２ｂおよびＩＧＢＴセンス素子２１ｂが備えられたものである。本実施形態では、ダイオード内蔵ＩＧＢＴ素子２０にダイオードセンス素子２２ｂは備えられておらず、電流センス素子６１にてダイオード素子２１ａに流れる電流が検出される。なお、本実施形態では、電流センス素子６１はＩＧＢＴ素子２１ａおよびダイオード素子２２ａ両方をセンシングする兼用のものとして構成されている。「兼用」とは、ダイオード素子２２ａに流れる電流およびＩＧＢＴ素子２１ａに流れる電流の両方を検出できることを意味している。

感温ダイオード素子５０は、例えば半導体チップ６０の中心部に配置されている。半導体チップ６０が作動することによって発生する熱が半導体チップ６０の中心部に集中することでもっとも高くなることが知られていることから、感温ダイオード素子５０は半導体チップ６０の中心部に配置される。

ゲートパッド６２は、ＡＮＤ回路１０の入力端子に接続されるものであり、外部からＰＷＭゲート信号が入力される電極である。

そして、ダイオード内蔵ＩＧＢＴ素子２０、感温ダイオード素子５０、処理回路部７０、電流センス素子６１、ゲートパッド６２を囲むガードリング６３が半導体チップ６０の外縁部に設けられている。このガードリング６３は半導体チップ６０の耐圧を確保する役割を果たすものである。

以上のように、半導体装置を半導体チップ６０に内蔵することで、ＩＧＢＴ部２１を駆動するためのＰＷＭ制御回路として汎用回路を用いることができるようにすることができる。

（第４実施形態）
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。図６（ａ）は、本実施形態に係る半導体チップ６０の全体模式図である。また、図６（ｂ）は図６（ａ）に示される半導体チップ６０の裏面構造を示した図である。なお、図６（ａ）に示される半導体チップ６０には、第３実施形態と同様に、図５（ｂ）の回路図に示される半導体装置が備えられている。

図６（ａ）に示されるように、本実施形態では、第３実施形態と異なり、半導体チップ６０にダイオードセンス素子２２ｂとＩＧＢＴセンス素子２１ｂとがそれぞれ別個に設けられている。

また、図６（ｂ）に示されるように、半導体チップ６０はＮ型基板８０に形成されたものであり、半導体チップ６０の裏面にはＩＧＢＴ部２１を構成するＰ＋型領域８１とダイオード部２２を構成するＮ＋型領域８２とが交互に繰り返し配置された構成になっている。

通常、ＩＧＢＴセンス素子２１ｂについてはチップ裏面がＰ＋型領域８１のみであるため、ＩＧＢＴセンス素子２１ｂの電流は流れるが、ダイオードセンス素子２２ｂの電流は流れにくい。しかしながら、本実施形態では、チップ裏面にＰ＋型領域８１と共にＮ＋型領域８２を配置（両面アライメント）するので、ダイオードセンス素子２２ｂの出力を大きくすることができ、ひいては電流検出感度を大きくすることができる。

（第５実施形態）
本実施形態では、第１〜第４実施形態と異なる部分についてのみ説明する。上記第１〜第４実施形態では、スイッチング素子としてダイオード内蔵ＩＧＢＴ素子２０が採用されていたが、本実施形態ではＤＭＯＳ素子を採用することが特徴となっている。

すなわち、ダイオード動作をＤＭＯＳ素子動作で行うよう、ＤＭＯＳ素子に内蔵したセンス素子を使ってダイオード素子に流れる電流極性をセンシングし、ダイオード素子が順方向に動作する時間は、ＤＭＯＳ素子のゲート信号をＯＮにすることでＤＭＯＳ素子にダイオード素子に流れる電流の向きと同じ向きの電流を流し、順方向電圧が生じるダイオード素子に電流が流れないようにしてダイオード素子のＤＣ損失増加を防止するようにしたことが特徴となっている。

図７は、本実施形態に係る半導体装置の回路図である。この図に示されるように、半導体装置は、ダイオード内蔵ＤＭＯＳ素子１００と、センス抵抗３０と、フィードバック回路２００とを備えて構成されている。ダイオード内蔵ＤＭＯＳ素子１００およびセンス抵抗３０の接続形態は図１に示されるものと同じである。

ダイオード内蔵ＤＭＯＳ素子１００は、ＤＭＯＳ部１１０とダイオード部１２０とにより構成されている。このようなダイオード内蔵ＤＭＯＳ素子１００は、ＤＭＯＳ部１１０とダイオード部１２０とが同一の半導体基板に形成されたものである。

ＤＭＯＳ部１１０は、負荷等に接続されるメイン用のＤＭＯＳ素子１１１と、メイン用のＤＭＯＳ素子１１１に流れる電流を検出するために用いられる電流検出用のＤＭＯＳセンス素子１１２とを備えている。これらＤＭＯＳ素子１１１およびＤＭＯＳセンス素子１１２はそれぞれ同一の構造に形成される。ＤＭＯＳセンス素子１１２には、ＤＭＯＳ素子１１１に流れる電流に比例した電流が流れるようになっている。メイン用のＤＭＯＳ素子１１１および電流検出用のＤＭＯＳセンス素子１１２におけるゲート電圧の制御は、フィードバック回路２００によって行われる。

ダイオード部１２０は、ＤＭＯＳ素子１１１に接続されるメイン用のダイオード素子１２１と、メイン用のダイオード素子１２１に流れる電流を検出するために用いられる電流検出用のダイオードセンス素子１２２とを備えている。

フィードバック回路２００は、メイン用のＤＭＯＳ素子１１１に電流が流れることでセンス抵抗３０の両端に生じる電位差Ｖｓを入力し、該電位差Ｖｓに基づいてダイオード素子１２１に電流が流れているか否かを判定し、判定結果に従ってＤＭＯＳ素子１１１の駆動を制御するものである。このため、フィードバック回路２００は、ダイオード素子１２１に電流が流れていることを判定するために用いるダイオード電流検知閾値Ｖｔｈ１を有している。ダイオード電流検知閾値Ｖｔｈ１は例えば電圧値である。ここで、第１実施形態と同様に、ダイオード素子１２１に電流が流れていることを検出するため、ダイオード電流検知閾値Ｖｔｈ１を負の値とする。なお、フィードバック回路２００は電源３００から電圧が印加されることにより作動する。また、フィードバック回路２００とセンス抵抗３０とが特許請求の範囲のフィードバック手段に対応する。

次に、上記半導体装置の作動について、図８を参照して説明する。図８は、センス抵抗３０の両端の電位差Ｖｓ、ダイオード電流検知閾値Ｖｔｈ１、およびフィードバック回路２００の出力の関係を示した図である。

まず、同期整流でダイオード素子１２１が動作するタイミングでは、ダイオード素子１２１に順方向、つまりダイオード素子１２１のアノードからカソードに電流が流れる。これに伴い、ダイオードセンス素子１２２にも電流が流れ、ダイオードセンス素子１２２に接続されたセンス抵抗３０に電位が発生する。

すなわち、ダイオード素子１２１に順方向電流が流れる場合、センス抵抗３０のうちＤＭＯＳ素子１１１のソースに接続された他端がＤＭＯＳセンス素子１１２のソースに接続された一端よりも電位が高くなるため、ＤＭＯＳ素子１１１のソースを基準とするセンス抵抗３０の両端の電位差Ｖｓは負の値となる。この負の電位差Ｖｓはフィードバック回路２００に入力され、負の電位差Ｖｓと負のダイオード電流検知閾値Ｖｔｈ１とが比較される。そして、電位差Ｖｓがダイオード電流検知閾値Ｖｔｈ１よりも負の値として大きい値であると、図８に示されるように、フィードバック回路２００ではＤＭＯＳ素子１１１をオンするゲート信号（Ｈｉ）が生成され、ＤＭＯＳ素子１１１がオンされる。

これによると、ダイオード素子１２１に電流を流す場合には順方向電圧Ｖｆが必要となりこれが半導体装置が組み込まれた回路においてＤＣ損失となるが、ＤＭＯＳ素子１１１がオンすれば該ＤＭＯＳ素子１１１は配線（抵抗体）として機能するため、電流はダイオード素子１２１にではなく、ＤＭＯＳ素子１１１のソースからドレインに流れる。すなわち、フィードバック回路２００は、ＤＭＯＳ素子１１１をオンすることで、ダイオード素子１２１に順方向の電流が流れる向きと同じ向きの電流をＤＭＯＳ素子１１１に流す。このようにして、ダイオード素子１２１に順方向に流れていた電流がＤＭＯＳ素子１１１に流れ、ダイオード素子１２１に順方向電流を流すために必要となっていた順方向電圧Ｖｆの損失増加を防止している。

一方、ダイオード素子１２１に整流作用が働き、ダイオード素子１２１に逆向きの電流が流れるタイミングでは、センス抵抗３０のうちＤＭＯＳセンス素子１１２に接続される一端側の電位がＤＭＯＳ素子１１１のソースに接続される他端側よりも高くなり、ＤＭＯＳ素子１１１のソースを基準とするセンス抵抗３０の両端の電位差Ｖｓは正の値となる。そして、フィードバック回路２００にて正の電位差Ｖｓが負のダイオード電流検知閾値Ｖｔｈ１よりも大きい値であると判定されると、図８に示されるように、ＤＭＯＳ素子１１１をオフするゲート信号（Ｌｏｗ）が生成され、フィードバック回路２００によってＤＭＯＳ素子１１１はオフされる。このように、ダイオード素子１２１に整流作用が働く際にはＤＭＯＳ素子１１１はオフされる。

以上説明したように、本実施形態では、ダイオード内蔵ＤＭＯＳ素子１００を用いた半導体装置において、ダイオード素子１２１に順方向の電流が流れるときにはＤＭＯＳ素子１１１をオンさせてＤＭＯＳ素子１１１に電流を流すようにすることが特徴となっている。これにより、ダイオード素子１２１に順方向電流が流れる際にダイオード素子１２１に生じる順方向電圧Ｖｆの損失を発生させないようにすることができ、低損失なＳＷ動作を行うことができる。

（第６実施形態）
本実施形態では、第５実施形態で示された図７の回路において、半導体装置の温度検出を行い、第２実施形態と同様に、当該温度検出に従ってダイオード電流検知閾値Ｖｔｈ１を変更することが特徴となっている。

図９は、本実施形態に係る半導体チップ６０の平面図である。図９に示されるように、半導体チップ６０は、ダイオード内蔵ＤＭＯＳ素子１００と、感温ダイオード素子５０と、処理回路部７１と、電流センス素子６１と、ゲートパッド６２と、ガードリング６３、ソースパッド６４と、電源パッド６５とを備えている。

ソースパッド６４は、負荷に接続される電極である。また、電源パッド６５は電源からフィードバック回路２００に電圧を印加するための電極である。なお、半導体チップ６０のうち図９に示される面を表面とすると、ドレインパッドは半導体チップ６０の裏面に配置されている。このような構成の等価回路を図１０に示す。

図１０において、処理回路部７１は、フィードバック回路２００とセンス抵抗３０とが含まれたものである。また、フィードバック回路２００には、図３で示された感温ダイオード素子５０が接続されている。これによると、感温ダイオード素子５０にはフィードバック回路２００から一定電流が流され、上述のように、温度に応じて変化した感温ダイオード素子５０の順方向電圧Ｖｍがフィードバック回路２００に入力される。

フィードバック回路２００は、第２実施形態と同様に、第１ダイオード電流検知閾値Ｖｔｈ１と、この第１ダイオード電流検知閾値Ｖｔｈ１よりも大きい第２ダイオード電流検知閾値Ｖｔｈ１’を有している。そして、フィードバック回路２００は、感温ダイオード素子５０から入力される順方向電圧Ｖｍがダイオード内蔵ＤＭＯＳ素子１００の高温状態を示す温度閾値を超えると判定した場合、第１ダイオード電流検知閾値Ｖｔｈ１ではなく第２ダイオード電流検知閾値Ｖｔｈ１’とセンス抵抗３０の両端の電位差Ｖｓとを比較する。

すなわち、図１１に示されるように、フィードバック回路２００は、ダイオード内蔵ＤＭＯＳ素子１００が高温状態になっている場合、ダイオード素子１２１に流れる電流が微少であっても、ダイオード素子１２１に電流が流れていることを判定しやすくする。これにより、フィードバック回路２００は、ダイオード素子１２１に微少電流が流れた場合でもＤＭＯＳ素子２１ａを駆動して、ダイオード素子１２１に順方向の電流を流さないようにする。

以上により、ダイオード素子１２１の損失が問題となる高温動作時には、フィードバック回路２００においてダイオード電流検知の閾値を下げ、小電流域でもダイオード素子１２１のＤＣ損失増加を防止することで、ダイオード素子１２１の発熱をより抑えることができる。

（第７実施形態）
本実施形態では、第５実施形態と異なる部分についてのみ説明する。本実施形態では、電位差Ｖｓがノイズによって振動する場合に対し、ノイズ耐量を向上させたことが特徴となっている。

このため、フィードバック回路２００は、ダイオード電流検知閾値Ｖｔｈ１よりも大きいダイオード電流検知閾値Ｖｔｈ１’’を有している。ここで、ダイオード電流検知閾値Ｖｔｈ１を第１ダイオード電流検知閾値とし、Ｖｔｈ１’’を第３ダイオード電流検知閾値とする。

そして、図１２に示されるように、電位差Ｖｓの値が負側に変化する場合では、フィードバック回路２００は第１ダイオード電流検知閾値Ｖｔｈ１によってＤＭＯＳ素子１１１を駆動させるか否かを判定する。一方、電位差Ｖｓの値が正側に変化する場合では、フィードバック回路２００は第３ダイオード電流検知閾値Ｖｔｈ１’’によってＤＭＯＳ素子１１１を駆動させるか否かを判定する。このように、フィードバック回路２００がシュミット回路のように作動する。

なお、「電位差Ｖｓの値が負側に変化する」とは、電位差Ｖｓの値が小さくなるように変化する場合を指す。同様に、「電位差Ｖｓの値が正側に変化する」とは、電位差Ｖｓの値が大きくなるように変化する場合を指す。

これにより、電位差Ｖｓがノイズによって振動する場合があっても、第１ダイオード電流検知閾値Ｖｔｈ１と第３ダイオード電流検知閾値Ｖｔｈ１’’との間のノイズマージンが設けられているため、ノイズによってＤＭＯＳ素子１１１のオン／オフが切り替わってしまうことはなく、ノイズに強い半導体装置を実現することができる。

（第８実施形態）
本実施形態では、第５〜第７実施形態と異なる部分についてのみ説明する。第５〜第７実施形態では、半導体装置はダイオード素子１２１に流れる電流を自己診断してＤＭＯＳ素子１１１をオン／オフさせてダイオード素子１２１のＤＣ損失の低減を図ることができるものであり、外部の回路ではダイオードとして機能するものであったが、本実施形態ではＤＭＯＳ素子１１１をスイッチング素子として機能させることが特徴となっている。

図１３は、本実施形態に係る半導体装置の回路図である。この図に示されるように、フィードバック回路２００の出力はＯＲ回路４００に入力されるようになっている。また、ＯＲ回路４００には外部の制御回路からＤＭＯＳ素子１１１をスイッチングさせるためのスイッチング信号が入力されるようになっている。

したがって、ダイオード素子１２１に電流が流れる場合には、フィードバック回路２００がＤＭＯＳ素子１１１をオンさせる駆動信号をＯＲ回路４００に入力することでＤＭＯＳ素子１１１がオンするため、第５実施形態で説明したように、図１３に示される矢印５００のようにＤＭＯＳ素子１１１のソースからドレインに電流が流れてダイオード素子１２１の順方向電圧Ｖｆの損失が低減される。

一方、フィードバック回路２００がダイオード素子１２１に電流が流れていることを検知しないときにＤＭＯＳ素子１１１をスイッチング素子として機能させる場合、外部の制御回路がＤＭＯＳ素子１１１をオンさせるスイッチング信号をＯＲ回路４００に入力するとＯＲ回路４００はＤＭＯＳ素子１１１をオンさせる。これにより、図１３に示される矢印６００のようにＤＭＯＳ素子１１１のドレインからソースに電流が流れてＤＭＯＳ素子１１１がスイッチング素子として機能する。

以上のように、半導体装置に備えられたＤＭＯＳ素子１１１をダイオード素子１２１のＤＣ損失低減用として用いるだけでなく、スイッチング素子として用いることもできる。なお、ＯＲ回路４００は本発明の駆動手段に相当する。

（第９実施形態）
本実施形態では、第５実施形態と異なる部分についてのみ説明する。本実施形態では、フィードバック回路２００にヒステリシス特性を持たせたことが特徴となっている。

図１４（ａ）は、ＤＭＯＳ素子１１１のドレインに流れるドレイン電流Ｉｄとセンス抵抗３０の両端に生じる電位差Ｖｓとの関係を示したものである。この図に示されるように、ドレイン電流Ｉｄが正の場合、ＤＭＯＳ素子１１１がオンしていれば（Ｖｇ＝ＯＮ）、ドレイン電流Ｉｄと電位差Ｖｓとは比例の関係になる。一方、ドレイン電流Ｉｄが負の場合では、ＤＭＯＳ素子１１１がオンの場合（Ｖｇ＝ＯＮ）とオフの場合（Ｖｇ＝ＯＦＦ）とでドレイン電流Ｉｄに対する電位差Ｖｓが異なる値となる。

そして、フィードバック回路２００は、図１４（ａ）に示される関係から、ＤＭＯＳ素子１１１に流れるドレイン電流が第１ドレイン電流値Ｉｄ１であるときの電位差Ｖｓに相当する第１ダイオード電流検知閾値Ｖｔｈ１を有している。さらに、フィードバック回路２００は、ドレイン電流が第１ドレイン電流値Ｉｄ１よりも大きい第２ドレイン電流値Ｉｄ２であるときの電位差Ｖｓに相当すると共に第１ダイオード電流検知閾値Ｖｔｈ１よりも大きい第３ダイオード電流検知閾値Ｖｔｈ１’’を有している。これら第１ダイオード電流検知閾値Ｖｔｈ１および第３ダイオード電流検知閾値Ｖｔｈ１’’は、ダイオード素子１２１に電流が流れていることを判定するために用いられる。

第１ダイオード電流検知閾値Ｖｔｈ１および第３ダイオード電流検知閾値Ｖｔｈ１’’は以下のように設定される。まず、図１４（ａ）に示される関係が測定により取得される。続いて、図１４（ａ）に示された関係において、第１ドレイン電流値Ｉｄ１が決められ、この第１ドレイン電流値Ｉｄ１よりも大きい第２ドレイン電流値Ｉｄ２が決められる。そして、第１ドレイン電流値Ｉｄ１のときの電位差Ｖｓが第１ダイオード電流検知閾値Ｖｔｈ１に設定され、第２ドレイン電流値Ｉｄ２のときの電位差Ｖｓが第３ダイオード電流検知閾値Ｖｔｈ１’’に設定される。このようにして設定された第１ダイオード電流検知閾値Ｖｔｈ１および第３ダイオード電流検知閾値Ｖｔｈ１’’がフィードバック回路２００に備えられている。

ここで、第１ドレイン電流値Ｉｄ１および第２ドレイン電流値Ｉｄ２の各値は共に負の生の値であるので、大小関係はＩｄ１＜Ｉｄ２となっている。これを絶対値として表現すると、｜Ｉｄ１｜＞｜Ｉｄ２｜となる。また、第１ダイオード電流検知閾値Ｖｔｈ１および第３ダイオード電流検知閾値Ｖｔｈ１’’も共に負の生の値であるので、大小関係はＶｔｈ１＜Ｖｔｈ１’’となっている。これを絶対値として表現すると、｜Ｖｔｈ１｜＞｜Ｖｔｈ１’’｜となる。

そして、フィードバック回路２００は、第１ダイオード電流検知閾値Ｖｔｈ１および第３ダイオード電流検知閾値Ｖｔｈ１’’を用いた判定を行うこととなる。上述のように、各閾値Ｖｔｈ１、Ｖｔｈ１’’は第１ドレイン電流値Ｉｄ１および第２ドレイン電流値Ｉｄ２からそれぞれ導かれたものである。したがって、フィードバック回路２００は、Ｖｔｈ１＜Ｖｔｈ１’’（｜Ｖｔｈ１｜＞｜Ｖｔｈ１’’｜）、かつ、Ｉｄ１＜Ｉｄ２（｜Ｉｄ１｜＞｜Ｉｄ２｜）の条件に基づいて、ＤＭＯＳ素子１１１に対するフィードバック制御を行うこととなる。

次に、上記の各判定閾値を有するフィードバック回路２００の制御について、図１５を参照して説明する。図１４（ｂ）は、センス抵抗３０の両端の電位差Ｖｓ、第１ダイオード電流検知閾値Ｖｔｈ１、第３ダイオード電流検知閾値Ｖｔｈ１’’、およびフィードバック回路２００の出力の関係を示した図である。

図１４（ｂ）に示されるように、電位差Ｖｓの値が負側に変化する場合、フィードバック回路２００は第１ダイオード電流検知閾値Ｖｔｈ１とセンス抵抗３０の両端に生じた電位差Ｖｓとを比較してＤＭＯＳ素子１１１を駆動させるか否かを判定する。そして、該電位差Ｖｓが第１ダイオード電流検知閾値Ｖｔｈ１よりも大きいときには、フィードバック回路２００はＤＭＯＳ素子１１１のゲート駆動を停止したままにする。また、該電位差Ｖｓが第１ダイオード電流検知閾値Ｖｔｈ１よりも小さいときには、フィードバック回路２００はＤＭＯＳ素子１１１をゲート駆動する。

一方、電位差Ｖｓの値が正側に変化する場合、フィードバック回路２００は第３ダイオード電流検知閾値Ｖｔｈ１’’とセンス抵抗３０の両端に生じた電位差Ｖｓとを比較してＤＭＯＳ素子１１１を駆動させるか否かを判定する。そして、該電位差Ｖｓが第３ダイオード電流検知閾値Ｖｔｈ１’’よりも大きいときには、フィードバック回路２００はＤＭＯＳ素子１１１のゲート駆動を停止する。また、該電位差Ｖｓが第３ダイオード電流検知閾値Ｖｔｈ１’’よりも小さいときには、フィードバック回路２００はＤＭＯＳ素子１１１をゲート駆動したままとする。

なお、「電位差Ｖｓの値が負側に変化する」とは、電位差Ｖｓの値が小さくなるように変化する場合であってマイナス側に値が大きくなっていくことを指す。同様に、「電位差Ｖｓの値が正側に変化する」とは、電位差Ｖｓの値が大きくなるように変化する場合であってプラス側に値が大きくなっていくことを指す。

このように、フィードバック回路２００はヒステリシス特性を有し、第１ダイオード電流検知閾値Ｖｔｈ１と第３ダイオード電流検知閾値Ｖｔｈ１’’との間でＤＭＯＳ素子１１１のオン／オフを制御することとなる。

上記のようなフィードバック回路２００の制御において、図１４（ｂ）に示されるように、電位差Ｖｓが負側に変化し、第１ダイオード電流検知閾値Ｖｔｈ１を超えてＤＭＯＳ素子１１１がオンすると、図１４（ａ）に示されるように電位差ＶｓはＶｇ＝ＯＮの特性となる。したがって、ＤＭＯＳ素子１１１のオンに伴って電位差Ｖｓの値が大きくなる。なお、電位差Ｖｓは負の値であるため、「電位差Ｖｓの値が大きくなる」とは「電位差Ｖｓの絶対値は小さくなる」ことと同意である。

このように、ＤＭＯＳ素子１１１がオンして電位差Ｖｓの値が大きくなっても、電位差Ｖｓは第１ダイオード電流検知閾値Ｖｔｈ１に対応した第１ドレイン電流値Ｉｄ１と図１４（ａ）に示されるＶｇ＝ＯＮの波形とが交わった値となる。この値は、第３ダイオード電流検知閾値Ｖｔｈ１’’と第１ダイオード電流検知閾値Ｖｔｈ１との間の値であり、第３ダイオード電流検知閾値Ｖｔｈ１’’を上回る値とはならない。上回ってしまうと、図１４（ｂ）の点線矢印で示されるように、フィードバック回路２００の出力はＬｏｗとなり、ＤＭＯＳ素子１１１がオン（Ｖｇ＝ＯＮ）だった状態がオフされてしまう。しかし、上述のように、電位差Ｖｓは第３ダイオード電流検知閾値Ｖｔｈ１’’を上回ることはないため、ＤＭＯＳ素子１１１がオフされることはなく、オンの状態が維持される。つまり、再度ゲートがオフすることはない。

上記では、ＤＭＯＳ素子１１１がオフからオンに切り替わったときに、再びオフしないことについて説明したが、ＤＭＯＳ素子１１１がオンからオフに切り替わる際についても同様である。この場合、図１４（ａ）に示されるように、ＤＭＯＳ素子１１１がオンからオフに切り替わると電位差Ｖｓの値が小さくなる。しかし、電位差Ｖｓは第１ダイオード電流検知閾値Ｖｔｈ１よりも小さくなることはない。つまり、図１４（ｂ）に示されるように、電位差Ｖｓが第１ダイオード電流検知閾値Ｖｔｈ１よりも小さくなってフィードバック回路２００の出力がＨｉになるということはなく、ＤＭＯＳ素子１１１のオフの状態が維持される。

以上のように、本実施形態では、第１ドレイン電流値Ｉｄ１に対する第１ダイオード電流検知閾値Ｖｔｈ１の値を設定し、第１ドレイン電流値Ｉｄ１よりも大きい第２ドレイン電流値Ｉｄ２に対する第３ダイオード電流検知閾値Ｖｔｈ１’’を設定している。これにより、ＤＭＯＳ素子１１１のオン／オフの切り替え時に、オンしたときにオフになることはなく、オフしたときにオンすることもない。すなわち、ＤＭＯＳ素子１１１のゲートがオン／オフを繰り返す発振を防止することができる。

例えば、特開２００４−２０８４０７号公報では、ＤＭＯＳ素子を使った同期整流回路にて、ダイオードの電流を検知して、ゲートをオンさせる同期整流方式が示されている。しかし、本実施形態では、フィードバック回路２００において各ドレイン電流値および各閾値にＶｔｈ１＜Ｖｔｈ１’’（｜Ｖｔｈ１｜＞｜Ｖｔｈ１’’｜）、かつ、Ｉｄ１＜Ｉｄ２（｜Ｉｄ１｜＞｜Ｉｄ２｜）の条件を設定している。このため、上述のように、ＤＭＯＳ素子１１１の発振を確実に防止できるものになっている。このように、フィードバック回路２００のＤＭＯＳ素子１１１の制御にヒステリシス特性を持たせることで、ＤＭＯＳ素子１１１の発振の不具合を解消できるものになっている。

なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、第３ダイオード電流検知閾値Ｖｔｈ１’’が特許請求の範囲の第２ダイオード電流検知閾値に対応する。また、フィードバック回路２００とセンス抵抗３０とが特許請求の範囲のフィードバック手段に対応する。

（第１０実施形態）
本実施形態では、第９実施形態と異なる部分についてのみ説明する。本実施形態では、第９実施形態で示された半導体装置に図９および図１０に示された感温ダイオード素子５０が備えられている。これにより、ダイオード内蔵ＤＭＯＳ素子１００が作動することにより発生する熱の温度に応じた順方向電圧がフィードバック回路２００に入力されるようになっている。

また、フィードバック回路２００は、感温ダイオード素子５０から入力した感温ダイオード素子５０の素子温度Ｔに対する温度補正マップを有している。図１５（ａ）は、この温度補正マップを示したものである。ここで、素子温度Ｔは、感温ダイオード素子５０の順方向電圧から換算した素子の温度であり、実際には温度補正マップは順方向電圧に対して各閾値が設定されたマップである。

図１５（ａ）に示されるように、第１ダイオード電流検知閾値Ｖｔｈ１および第３ダイオード電流検知閾値Ｖｔｈ１’’は、感温ダイオード素子５０の温度変化に伴って第１、第３ダイオード電流検知閾値Ｖｔｈ１、Ｖｔｈ１’’の値が変化している。

したがって、フィードバック回路２００は、第１、第３ダイオード電流検知閾値Ｖｔｈ１、Ｖｔｈ１’’と電位差Ｖｓとの比較を行うときには、上記の温度補正マップを用いて第１、第３ダイオード電流検知閾値Ｖｔｈ１、Ｖｔｈ１’’を順方向電圧に応じた値に補正して比較を行う。

図１５（ｂ）は、電位差Ｖｓに対するフィードバック回路２００の出力を示した図である。この図に示されるように、温度補正マップによって第１、第３ダイオード電流検知閾値Ｖｔｈ１、Ｖｔｈ１’’の値が補正されると、第１、第３ダイオード電流検知閾値Ｖｔｈ１、Ｖｔｈ１’’に幅が設けられることとなる。

以上のように、フィードバック回路２００において第１、第３ダイオード電流検知閾値Ｖｔｈ１、Ｖｔｈ１’’の値を補正した上で制御することにより、常に一定の電流で同期整流を行うことができる。

なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、第３ダイオード電流検知閾値Ｖｔｈ１’’が特許請求の範囲の第２ダイオード電流検知閾値に対応する。

（他の実施形態）
上記各実施形態では、ＩＧＢＴ部２１をＰＷＭ制御する場合について説明したが、これは制御の一例を示したものであり、例えばＩＧＢＴ素子２１ａをフルオン駆動しても良い。これは、第８実施形態に係るＤＭＯＳ素子１１１の駆動についても同様である。

上記第１〜第４実施形態では、フィードバック回路４０はダイオード素子２２ａに流れる電流およびＩＧＢＴ素子２１ａに流れる過剰電流の両方の判定を行うものであるが、半導体装置はフィードバック回路４０がダイオード部２２に流れる電流の判定のみを行うように構成されたものであっても良い。この場合、ＩＧＢＴ部２１にＩＧＢＴセンス素子２１ｂを備える必要はなく、半導体装置においてダイオード内蔵ＩＧＢＴ素子２０としてＩＧＢＴ素子２１ａとダイオード部２２とを備えた構成とすることができる。なお、ダイオード素子２１ａに流れる電流成分を検出するものとしてホール素子を用いても良い。ホール素子を用いることについては、第５〜第８実施形態も同様である。

また、ダイオードセンス素子２２ｂを用いずに、ダイオード素子２２ａに流れる電流を直接検出する回路構成をとっても良い。この場合、半導体装置として、ダイオード内蔵ＩＧＢＴ素子２０と、ダイオード素子２２ａに流れる電流を検出し、ダイオード素子２２ａに電流が流れていない場合、外部から入力されるＰＷＭゲート信号の通過を許可する一方、ダイオード素子２２ａに電流が流れている場合、ＰＷＭゲート信号の通過を停止する手段（例えばＡＮＤ回路１０、センス抵抗３０、フィードバック回路４０）を備えた構成とすれば良い。この場合、ＰＷＭゲート信号の通過を許可・停止する手段にセンス抵抗３０を設けた回路構成とすることもできる。さらに、ダイオードセンス素子２２ｂに流れる電流がセンス抵抗３０に流れる回路構成としても良い。もちろん、このような回路構成に感温ダイオード素子５０を設けた回路構成も可能である。なお、このようなダイオードセンス素子１２２を用いずに、ダイオード素子１２１に流れる電流を直接検出する回路構成は、第５〜第８実施形態についても採用することができる。

上記各実施形態では、ダイオード電流検知閾値Ｖｔｈ１、Ｖｔｈ１’、Ｖｔｈ１’’が負の値とされ、過電流検知閾値Ｖｔｈ２が正の値とされているが、これは一例を示すものであって、これらに限定されるわけではない。また、ダイオード電流検知閾値Ｖｔｈ１、Ｖｔｈ１’ 、Ｖｔｈ１’’や過電流検知閾値Ｖｔｈ２は電圧値になっているが、ＡＮＤ回路１０、センス抵抗３０、フィードバック回路４０とで構成されるフィードバック手段がダイオード素子２２ａに電流が流れていることを検出する場合では、上記各閾値が電流値とされる。

第２、第６実施形態では、図３、図１０に示されるように、４つの感温ダイオード素子５０が直接に接続された回路形態が示されているが、感温ダイオード素子５０の数は一例であって、複数であっても一つでも良い。

第７実施形態におけるシュミット回路のように機能するフィードバック回路２００を、第６実施形態における温度検知を行うフィードバック回路２００に採用しても良い。

第９、第１０実施形態に係るヒステリシス特性を備えたフィードバック回路２００を第８実施形態に係る半導体装置に適用しても良い。

第１０実施形態で示された温度補正マップを、例えば第６実施形態に適用しても良い。これにより、細かい温度制御を行うことができる。

図１６は、ＤＭＯＳ素子１１１の断面図の一例である。この図に示されるように、Ｎ型基板７００の表層部にＰ型ウェル７１０が形成され、このＰ型ウェル７１０の表層部にＮ＋型ソース層７２０が形成されている。そして、Ｎ＋型ソース層７２０およびＰ型ウェル７１０を貫通してＮ型基板７００に達するトレンチゲート構造７３０が離間して多数形成されている。

トレンチゲート構造７３０は、Ｎ＋型ソース層７２０およびＰ型ウェル７１０を貫通してＮ型基板７００に達するトレンチと、該トレンチの壁面に形成されたゲート絶縁膜と、該ゲート絶縁膜の上に形成されたゲート電極とによって構成された構造である。

また、各トレンチゲート構造７３０の間には、Ｎ＋型ソース層７２０を貫通してＰ型ウェル７１０に達するＰ＋型ボディ領域７４０が形成されている。さらに、Ｎ型基板７００においてＰ型ウェル７１０が形成された面とは反対側にＮ＋型層７５０が形成されている。このＮ＋型層７５０はカソードとなる層である。以上のように、図１６に示されたＤＭＯＳ素子１１１を採用することができる。

本発明の第１実施形態に係る半導体装置の回路図である。 第１実施形態において、センス抵抗の両端の電位差Ｖｓ、ダイオード電流検知閾値Ｖｔｈ１、過電流検知閾値Ｖｔｈ２、およびフィードバック回路の出力の関係を示した図である。 本発明の第２実施形態に係る半導体装置の回路図である。 第２実施形態において、センス抵抗の両端の電位差Ｖｓ、第１ダイオード電流検知閾値Ｖｔｈ１、第２ダイオード電流検知閾値Ｖｔｈ１’、過電流検知閾値Ｖｔｈ２、およびフィードバック回路の出力の関係を示した図である。 （ａ）は第３実施形態に係る半導体チップの全体模式図、（ｂ）は（ａ）に収納される半導体装置の回路図である。 （ａ）は、第４実施形態に係る半導体チップの全体模式図、（ｂ）は（ａ）に示される半導体チップの裏面構造を示した図である。 本発明の第５実施形態に係る半導体装置の回路図である。 第５実施形態において、センス抵抗の両端の電位差Ｖｓ、ダイオード電流検知閾値Ｖｔｈ１、およびフィードバック回路の出力の関係を示した図である。 本発明の第６実施形態に係る半導体チップの平面図である。 本発明の第６実施形態に係る半導体装置の回路図である。 第６実施形態において、センス抵抗の両端の電位差Ｖｓ、第１ダイオード電流検知閾値Ｖｔｈ１、第２ダイオード電流検知閾値Ｖｔｈ１’、およびフィードバック回路の出力の関係を示した図である。 第７実施形態において、センス抵抗の両端の電位差Ｖｓ、第１ダイオード電流検知閾値Ｖｔｈ１、第３ダイオード電流検知閾値Ｖｔｈ１’’、およびフィードバック回路の出力の関係を示した図である。 本発明の第８実施形態に係る半導体装置の回路図である。 （ａ）は電位差ＶｓとＤＭＯＳ素子のドレイン電流Ｉｄとの関係を示した図であり、（ｂ）は電位差Ｖｓとフィードバック回路の出力との関係を示した図である。 （ａ）は温度補正マップを示した図であり、（ｂ）は電位差Ｖｓとフィードバック回路の出力との関係を示した図である。 他の実施形態において、ＤＭＯＳ素子の断面の一例を示した図である。

符号の説明

１０ ＡＮＤ回路
２０ ダイオード内蔵ＩＧＢＴ素子
２１ ＩＧＢＴ部
２１ａ ＩＧＢＴ素子
２１ｂ ＩＧＢＴセンス素子
２２ ダイオード部
２２ａ ダイオード素子
２２ｂ ダイオードセンス素子
３０ センス抵抗
４０ フィードバック回路部
５０ 感温ダイオード素子
６２ ゲートパッド
６３ ガードリング

Claims (13)

1. ダイオード素子（２２ａ）とゲートに入力される駆動信号によって駆動されるＩＧＢＴ素子（２１ａ）とが同一の半導体基板に設けられてなるダイオード内蔵ＩＧＢＴ素子（２０）と、
   前記ダイオード素子（２２ａ）と同一の構造であると共に前記ダイオード素子（２２ａ）に流れる電流に比例した電流が流れるダイオードセンス素子（２２ｂ）と、前記ＩＧＢＴ素子（２１ａ）と同一の構造であると共に前記ＩＧＢＴ素子（２１ａ）に流れる電流に比例した電流が流れるＩＧＢＴセンス素子（２１ｂ）と、からなる電流センス素子（６１）と、
   外部から入力した前記駆動信号を通過させて前記ＩＧＢＴ素子（２１ａ）のゲートに入力するものであって、前記ダイオード素子（２２ａ）に流れる電流を検出し、前記ダイオード素子（２２ａ）に電流が流れていない場合、外部から入力される前記駆動信号の通過を許可する一方、前記ダイオード素子（２２ａ）に電流が流れている場合、前記駆動信号の通過を停止するフィードバック手段（１０、３０、４０）を備え、
   前記フィードバック手段（１０、３０、４０）は、前記ダイオード素子（２２ａ）に流れる電流を検出するためのセンス抵抗（３０）を備え、
   前記ダイオードセンス素子（２２ｂ）に流れる電流が前記センス抵抗（３０）に流れ、前記ＩＧＢＴセンス素子（２１ｂ）に流れる電流が前記センス抵抗（３０）に流れるようになっており、
   さらに、前記フィードバック手段（１０、３０、４０）は、前記ＩＧＢＴ素子（２１ａ）に流れる電流を検出し、前記ＩＧＢＴ素子（２１ａ）に過剰電流が流れていない場合、外部から入力される前記駆動信号の通過を許可する一方、前記ＩＧＢＴ素子（２１ａ）に過剰電流が流れている場合、前記駆動信号の通過を停止するようになっていることを特徴とする半導体装置。
2. 前記フィードバック手段（１０、３０、４０）は、前記ダイオード素子（２２ａ）に電流が流れていることを判定するために用いる第１ダイオード電流検知閾値（Ｖｔｈ１）を有しており、前記センス抵抗（３０）の両端の電位差（Ｖｓ）と前記第１ダイオード電流検知閾値（Ｖｔｈ１）とを比較し、前記電位差（Ｖｓ）が前記第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きい場合、外部から入力される前記駆動信号の通過を許可する一方、前記電位差（Ｖｓ）が前記第１ダイオード電流検知閾値（Ｖｔｈ１）よりも小さい場合、前記駆動信号の通過を停止するようになっていることを特徴とする請求項１に記載の半導体装置。
3. 前記ダイオード内蔵ＩＧＢＴ素子（２０）が作動することにより発生する熱の温度に応じた順方向電圧を出力する感温ダイオード素子（５０）を備えており、
   前記フィードバック手段（１０、３０、４０）は、前記第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きい第２ダイオード電流検知閾値（Ｖｔｈ１’）を有しており、前記感温ダイオード素子（５０）から入力した前記感温ダイオード素子（５０）の順方向電圧が前記ダイオード内蔵ＩＧＢＴ素子（２０）の高温状態を示す温度閾値を超える場合、前記センス抵抗（３０）の両端の電位差（Ｖｓ）と前記第２ダイオード電流検知閾値（Ｖｔｈ１’）とを比較するようになっていることを特徴とする請求項１または２に記載の半導体装置。
4. 前記フィードバック手段（１０、３０、４０）は、前記ＩＧＢＴ素子（２１ａ）に過剰電流が流れていることを判定するために用いる過電流検知閾値（Ｖｔｈ２）を有しており、前記センス抵抗（３０）の両端の電位差（Ｖｓ）と前記過電流検知閾値（Ｖｔｈ２）とを比較し、前記電位差（Ｖｓ）が前記過電流検知閾値（Ｖｔｈ２）よりも小さい場合、外部から入力される前記駆動信号の通過を許可する一方、前記電位差（Ｖｓ）が前記過電流検知閾値（Ｖｔｈ２）よりも大きい場合、前記駆動信号の通過を停止するようになっていることを特徴とする請求項１に記載の半導体装置。
5. ダイオード素子（１２１）とゲートに入力される駆動信号によって駆動されるＤＭＯＳ素子（１１１）とが同一の半導体基板に設けられてなるダイオード内蔵ＤＭＯＳ素子（１００）と、
   前記ダイオード素子（１２１）に流れる電流を検出し、前記ダイオード素子（１２１）に電流が流れていない場合、前記ＤＭＯＳ素子（１１１）の駆動を停止する一方、前記ダイオード素子（１２１）に順方向に電流が流れている場合、前記ＤＭＯＳ素子（１１１）を駆動して前記ダイオード素子（１２１）に順方向の電流が流れる向きと同じ向きの電流を前記ＤＭＯＳ素子（１１１）に流すフィードバック手段（２００）を備えていることを特徴とする半導体装置。
6. 前記フィードバック手段（２００）は、前記ダイオード素子（１２１）に流れる電流を検出するためのセンス抵抗（３０）を備え、前記ダイオード素子（１２１）に電流が流れていることを判定するために用いる第１ダイオード電流検知閾値（Ｖｔｈ１）を有しており、前記センス抵抗（３０）の両端の電位差（Ｖｓ）と前記第１ダイオード電流検知閾値（Ｖｔｈ１）とを比較し、前記電位差（Ｖｓ）が前記第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きい場合、前記ＤＭＯＳ素子（１１１）の駆動を停止し、前記電位差（Ｖｓ）が前記第１ダイオード電流検知閾値（Ｖｔｈ１）よりも小さい場合、前記ＤＭＯＳ素子（１１１）を駆動するようになっていることを特徴とする請求項５に記載の半導体装置。
7. 前記ダイオード内蔵ＤＭＯＳ素子（１００）は、当該ダイオード内蔵ＤＭＯＳ素子（１００）の一部として、前記ダイオード素子（１２１）と同一の構造であると共に前記ダイオード素子（１２１）に流れる電流に比例した電流が流れるダイオードセンス素子（１２２）を有し、このダイオードセンス素子（１２２）に流れる電流が前記センス抵抗（３０）に流れることで、前記センス抵抗（３０）に電位差（Ｖｓ）が生じるようになっていることを特徴とする請求項６に記載の半導体装置。
8. 前記ダイオード内蔵ＤＭＯＳ素子（１００）が作動することにより発生する熱の温度に応じた順方向電圧を出力する感温ダイオード素子（５０）を備えており、
   前記フィードバック手段（２００）は、前記第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きい第２ダイオード電流検知閾値（Ｖｔｈ１’）を有しており、前記感温ダイオード素子（５０）から入力した前記感温ダイオード素子（５０）の順方向電圧が前記ダイオード内蔵ＤＭＯＳ素子（１００）の高温状態を示す温度閾値を超える場合、前記センス抵抗（３０）の両端の電位差（Ｖｓ）と前記第２ダイオード電流検知閾値（Ｖｔｈ１’）とを比較するようになっていることを特徴とする請求項６または７に記載の半導体装置。
9. 前記フィードバック手段（２００）は、前記第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きい第３ダイオード電流検知閾値（Ｖｔｈ１’’）を有しており、
   前記電位差（Ｖｓ）の値が負側に変化する場合、前記第１ダイオード電流検知閾値（Ｖｔｈ１）と前記電位差（Ｖｓ）とを比較して前記ＤＭＯＳ素子（１１１）を駆動させるか否かを判定する一方、前記電位差（Ｖｓ）の値が正側に変化する場合、前記第３ダイオード電流検知閾値（Ｖｔｈ１’’）と前記電位差（Ｖｓ）とを比較して前記ＤＭＯＳ素子（１１１）を駆動させるか否かを判定するようになっていることを特徴とする請求項６ないし８のいずれか１つに記載の半導体装置。
10. 前記フィードバック手段（２００）は、
    前記ダイオード素子（１２１）に流れる電流を検出するためのセンス抵抗（３０）を備え、
    前記ダイオード素子（１２１）に電流が流れていることを判定するために用いられ、前記ＤＭＯＳ素子（１１１）に流れるドレイン電流が第１ドレイン電流値（Ｉｄ１）であるときの前記センス抵抗（３０）の両端の電位差（Ｖｓ）に相当する第１ダイオード電流検知閾値（Ｖｔｈ１）と、前記ドレイン電流が前記第１ドレイン電流値（Ｉｄ１）よりも大きい第２ドレイン電流値（Ｉｄ２）であるときの前記電位差（Ｖｓ）に相当すると共に前記第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きい第２ダイオード電流検知閾値（Ｖｔｈ１’’）とを有し、
    前記電位差（Ｖｓ）の値が負側に変化する場合、前記第１ダイオード電流検知閾値（Ｖｔｈ１）と前記電位差（Ｖｓ）とを比較し、前記電位差（Ｖｓ）が前記第１ダイオード電流検知閾値（Ｖｔｈ１）よりも大きいときには前記ＤＭＯＳ素子（１１１）のゲート駆動を停止したままにする一方、前記電位差（Ｖｓ）が前記第１ダイオード電流検知閾値（Ｖｔｈ１）よりも小さいときには前記ＤＭＯＳ素子（１１１）をゲート駆動し、
    前記電位差（Ｖｓ）の値が正側に変化する場合、前記第２ダイオード電流検知閾値（Ｖｔｈ１’’）と前記電位差（Ｖｓ）とを比較し、前記電位差（Ｖｓ）が前記第２ダイオード電流検知閾値（Ｖｔｈ１’’）よりも大きいときには前記ＤＭＯＳ素子（１１１）のゲート駆動を停止する一方、前記電位差（Ｖｓ）が前記第２ダイオード電流検知閾値（Ｖｔｈ１’’）よりも小さいときには前記ＤＭＯＳ素子（１１１）をゲート駆動したままとすることを特徴とする請求項５に記載の半導体装置。
11. 前記ダイオード内蔵ＤＭＯＳ素子（１００）は、当該ダイオード内蔵ＤＭＯＳ素子（１００）の一部として、前記ダイオード素子（１２１）と同一の構造であると共に前記ダイオード素子（１２１）に流れる電流に比例した電流が流れるダイオードセンス素子（１２２）を有し、このダイオードセンス素子（１２２）に流れる電流が前記センス抵抗（３０）に流れることで、前記センス抵抗（３０）に電位差（Ｖｓ）が生じるようになっていることを特徴とする請求項１０に記載の半導体装置。
    
12. 前記ダイオード内蔵ＤＭＯＳ素子（１００）が作動することにより発生する熱の温度に応じた順方向電圧を出力する感温ダイオード素子（５０）を備えており、
    前記フィードバック手段（２００）は、前記感温ダイオード素子（５０）の順方向電圧から換算した素子の温度に対して、この素子の温度変化に伴って前記第１、第２ダイオード電流検知閾値（Ｖｔｈ１、Ｖｔｈ１’’）の値が変化する温度補正マップを有し、前記第１、第２ダイオード電流検知閾値（Ｖｔｈ１、Ｖｔｈ１’’）と前記電位差（Ｖｓ）との比較を行うときには、前記温度補正マップを用いて前記第１、第２ダイオード電流検知閾値（Ｖｔｈ１、Ｖｔｈ１’’）を前記素子の温度変化に応じた値に補正して比較を行うことを特徴とする請求項１０または１１に記載の半導体装置。
13. 前記フィードバック手段（２００）から前記ＤＭＯＳ素子（１１１）を駆動させる駆動信号が入力されるようになっており、外部から前記ＤＭＯＳ素子（１１１）を駆動させるスイッチング信号が入力されるようになっており、前記駆動信号が入力されずに前記スイッチング信号が入力されたとき、前記スイッチング信号に従って前記ＤＭＯＳ素子（１１１）を駆動することにより前記ＤＭＯＳ素子（１１１）をスイッチング素子として機能させる駆動手段（４００）を備えていることを特徴とする請求項５ないし１２のいずれか１つに記載の半導体装置。

Images