JP7088453B2 - 半導体スイッチ制御回路、インテリジェントパワーモジュール及びスイッチング電源装置 - Google Patents

Description

本発明は、半導体スイッチ制御回路、インテリジェントパワーモジュール（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ、ＩＰＭ）及びスイッチング電源装置に関する。

半導体スイッチをオン／オフ制御することにより所定の電源を供給するスイッチング電源装置がある。スイッチング電源装置は、出力電流が過剰に流れ（過剰電流、過大電流、過電流）、半導体スイッチやスイッチング電源装置が破壊される（過電流破壊）、出力電圧が過大となってスイッチング電源装置が破壊される（過電圧破壊）、等の問題があり、これを防止するため様々な方法が試みられてきた。

特許文献１には、半導体スイッチを流れる電流が過剰になったことを検出して過電流破壊等を防止しようとする発明が記載されている。
図２１を用いて、このような従来例について説明する。
図２１には半導体スイッチ制御回路１Ｐを使用した電力変換回路（スイッチング電源装置）２０００が記載されている。
電力変換回路２０００の入力側には整流回路３Ｐが設けられている。整流回路３Ｐは、商用交流電源２Ｐの交流電圧を整流して直流電圧に変換し、電力変換回路２０００の入力電圧ＶＩＰとしている。電力変換回路２０００は、入力電圧がＶＩＰで、入力電流がＩＩＰである。入力側には入力部コンデンサ４Ｐが設けられている。
入力電圧ＶＩＰは絶縁トランス４００で電圧変換される。出力電圧はＶＯＰで、出力電流はＩＯＰである。出力側には整流用ダイオード５００や出力部コンデンサ６００が設けられ、負荷７００が接続されている。

スイッチ用の半導体スイッチ２００Ｐ（トランジスタ）は、ドレイン電極Ｄ１、ソース電極Ｓ１、ゲート電極Ｇ１を有する。ゲート電極Ｇ１にゲート電圧ＶＧ１を印加することによりドレイン電極Ｄ１・ソース電極Ｓ１間のオン／オフを行い、絶縁トランス４００に誘起電圧を発生させ電圧変換を行う。
ゲート電極Ｇ１の制御は電源制御ＩＣ１００Ｐで行われる。半導体スイッチ制御回路１Ｐはドレイン電極Ｄ１・ソース電極Ｓ１間を流れる電流（スイッチング電流）ＩＺが過電流となったことを過大スイッチング電流検出回路８００で検出する。

より詳しく説明すると、スイッチング電流ＩＺが異常過電流となったことの検出は、スイッチング電流ＩＺの電流経路に抵抗ＲＺを入れ、抵抗ＲＺによる降下電圧（抵抗ＲＺの両端の電位差）ＶＺを測定することにより行う。スイッチング電流ＩＺの大きさに応じて降下電圧ＶＺが変化するため、降下電圧ＶＺが、予め決めた過電流値に対応する電圧値より大きければスイッチング電流ＩＺが過電流と検出する。
その検出結果を受け、電源制御ＩＣ１００Ｐが半導体スイッチ２００Ｐのゲート電極Ｇ１に印加するゲート電圧ＶＧ１をオンにするパルスの幅を変化させたり、パルスの周波数を変化させる。

なお、特許文献１ではスイッチング電流ＩＺが流れる抵抗ＲＺの抵抗値の温度変化を補償するようにしている。
また、出力電圧ＶＯＰが過大になった場合に電源制御ＩＣ１００Ｐにフィードバックするフィードバック回路Ｆ／Ｂを設けている。

特開２０１６－２２６１１２号公報

一般に、半導体スイッチのオン／オフを制御して入出力電圧の変換をするリンギングチョークコンバータ等のスイッチング電源装置においては、起動時、過負荷時、瞬時停電等の入力電圧低下時や、入力電圧異常上昇時等の入力電圧異常時に、スイッチング電流が過大となり、過電流破壊やリンギング電圧増加による過電圧破壊等が生じる課題がある。

また、次世代デバイスの開発に伴いスイッチングの高速化が進んでいるが、スイッチング電源装置のスイッチング（オン／オフ）の高速化をした場合には、スイッチングのオン／オフタイミングで、半導体スイッチに対して大きなサージ電圧が印加される場合があり、更には、寄生のキャパシタンスやインダクタンス等で異常発振して制御不能となる場合もある。例えば、ＭＯＳＦＥＴのドレイン・ソース間に寄生発振ループが形成されて寄生発振を生じるような場合である。

しかし、図２１で説明した特許文献１等の従来技術では、これらの課題を解消するのは困難であった。
図２１の従来技術はスイッチング電流が過大となる場合にスイッチング電源装置等の破壊を防止しようとするが、必ずしも十分ではなく、またスイッチングの高速化等に対する対応も難しく、上記課題を解決することは困難であった。

そこで、本発明は、上記課題の少なくとも１つを解決する半導体スイッチ制御回路、当該半導体スイッチ制御回路を有するインテリジェントパワーモジュール（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ、ＩＰＭ）、スイッチング電源装置及び半導体スイッチの制御方法を提供することを目的とする。

［１］本発明の半導体スイッチ制御回路は、第１電極と、第２電極と、ゲート電極と、第１電極・第２電極間の内蔵又は外付けのダイオードと、を有する半導体スイッチの、ゲート電極の電気的制御により第１電極・前記第２電極間のオン／オフ制御を行う半導体スイッチ制御回路であって、ダイオードを流れる負電流を検出する負電流検出部と、少なくとも負電流検出部によって検出された負電流の検出値に関する情報に基づいてオン／オフ制御の補正をする補正制御部と、を備えたことを特徴とする。

［２］上記の半導体スイッチ制御回路においては、負電流検出部は、第１電極・前記第２電極間を流れる電流を検出することにより、ダイオードを流れる負電流を検出するようにしてもよい。

［３］上記の半導体スイッチ制御回路においては、半導体スイッチのダイオードが主として第１電極・第２電極間のボディダイオードである場合の制御回路とすることができる。

［４］上記の半導体スイッチ制御回路においては、半導体スイッチのダイオードが、第１電極・第２電極間のボディダイオードと、第１電極・第２電極間の前記ボディダイオード以外のダイオードとで構成されている場合の制御回路とすることができる。

［５］上記の半導体スイッチ制御回路においては、補正制御部は、負電流検出部で検出された負電流が所定である場合にオン／オフ制御の補正をする補正制御部とすることができる。

［６］上記の半導体スイッチ制御回路においては、補正制御部は、負電流の検出値に関する情報に基づいて、ゲート電圧のオン信号時間幅の補正をするゲートオン信号時間幅補正制御部を有するようにしてもよい。

［７］上記の半導体スイッチ制御回路においては、補正制御部は、負電流の検出値に関する情報に基づいて、ゲート電極を流れるゲート電流の電流値を補正するゲート電流補正制御部を有するようにしてもよい。

［８］上記の半導体スイッチ制御回路においては、ゲート電流補正制御部は、ゲート電流として、ゲート電極の容量（入力容量）を充電するゲートソース電流と、ゲート電極の容量（入力容量）に蓄積された電荷を放電するゲートシンク電流、の少なくとも１つを補正制御するようにしてもよい。

［９］上記の半導体スイッチ制御回路においては、補正制御部は、負電流の検出値に関する情報に基づいて、ゲート電圧の電圧値を補正するゲート電圧補正制御部を有するようにするようにしてもよい。

［１０］上記補正制御部は半導体スイッチ制御回路に接続された入力電源起動時及び半導体スイッチ制御回路の入力電圧異常時、のいずれかの場合に、補正制御するようにしてもよい。

［１１］上記の半導体スイッチ制御回路においては、半導体スイッチ制御回路は、更に、ダイオードを流れる負電流の基準値関連情報を記憶する記憶部を備え、補正制御部は、負電流検出部によって検出された負電流の検出値に関する情報と、記憶部に記憶された基準値関連情報と、に基づいてオン／オフ制御の補正を行うようにしてもよい。

［１２］本発明のインテリジェントパワーモジュールは、半導体スイッチと、上記の半導体スイッチ制御回路と、を備えるようにして構成することができる。

［１３］上記のインテリジェントパワーモジュールにおいては、半導体スイッチとして、窒化ガリウム半導体スイッチ、シリコンカーバイド半導体スイッチ、酸化ガリウム半導体スイッチ及びダイヤモンド半導体スイッチのうち少なくとも１つの半導体スイッチを用いることができる。

［１４］本発明のスイッチング電源装置は、上記のインテリジェントパワーモジュールを備えることができる。

［１５］本発明の半導体スイッチの制御方法は、第１電極と、第２電極と、ゲート電極と、第１電極・第２電極間のダイオードと、を有する半導体スイッチの、ゲート電極の電気的制御により第１電極・第２電極間のオン／オフ制御を行う半導体スイッチの制御方法であって、ダイオードを流れる負電流を検出する検出ステップ（検出工程）と、検出ステップによって検出された負電流の検出値に関する情報に基づいてオン／オフ制御の補正をする補正制御ステップ（補正制御工程）と、を備えたことを特徴とする。

本発明の半導体スイッチ制御回路は、第１電極と、第２電極と、ゲート電極と、第１電極・第２電極間のダイオード（内蔵又は外付けダイオード）と、を有する半導体スイッチの、ゲート電極の電気的制御により第１電極・第２電極間のオン／オフ制御を行う半導体スイッチ制御回路であって、ダイオードを流れる負電流を検出する負電流検出部と、負電流検出部によって検出された負電流の検出値に関する情報に基づいてオン／オフ制御の補正をする補正制御部と、を備える。
このように、半導体スイッチの第１電極・第２電極間のダイオードを流れる負電流に着目し、負電流を検出する負電流検出部を有するため、半導体スイッチのオン／オフを制御して入出力電圧の変換をするスイッチング電源装置等で起動時の入力電圧異常、過負荷時の入力電圧異常、瞬間停電時の入力電圧異常の少なくとも１つを精度よく検出できる。
そして、負電流検出部によって検出された負電流の検出値に関する情報に基づいてオン／オフ制御の補正をする補正制御部を備えるため、起動時等において異常振動が生じ半導体スイッチのオン／オフ制御ができなくなる等の異常が生じるのを抑制できる。
これにより、入力電圧異常時の過電流の抑制、入力電圧異常時の過電圧破壊の抑制、高速スイッチングをする場合のリンギング発生の抑制の少なくとも１つの場合において半導体スイッチに対する大きなサージ電圧が印加されることの抑制、異常発振して制御不能となることの抑制の少なくとも１つが可能となる。

実施形態１に係る半導体スイッチ制御回路１、インテリジェントパワーモジュール１００及びスイッチング電源装置１０００を示す回路図である。 図２（ａ）（ｂ）（ｃ）は実施形態１に係る半導体スイッチ制御回路１で負電流を検出する方法の説明図である。 実施形態1に係る半導体スイッチ制御回路１で使用する電流検出素子の説明図である。 正常な状態における半導体スイッチ２００の動作を示す説明図で、（ａ）はゲート電圧ＶＧＳのタイミングチャート、（ｂ）はゲート電流ＩＧのタイミングチャート、（ｃ）はドレイン電圧ＶＤＳのタイミングチャート、（ｄ）はスイッチング電流ＩＳＷのタイミングチャートである。 異常な状態における半導体スイッチ２００の動作を示す説明図で、（ａ）はゲート電圧ＶＧＳのタイミングチャート、（ｂ）はゲート電流ＩＧのタイミングチャート、（ｃ）はドレイン電圧ＶＤＳのタイミングチャート、（ｄ）はスイッチング電流ＩＳＷのタイミングチャートである。 実施形態１に係る半導体スイッチ制御回路１でゲート電圧ＶＧＳのオン時間幅の補正制御をする場合のタイミングチャート説明図で、（ａ）はゲート電圧ＶＧＳのタイミングチャート、（ｂ）はゲート電流ＩＧのタイミングチャート、（ｃ）はドレイン電圧ＶＤＳのタイミングチャート、（ｄ）はスイッチング電流ＩＳＷのタイミングチャート、（ｅ）は過負電流検出信号ＤＴのタイミングチャート、（ｆ）はパルス幅制限指令信号ＰＷのタイミングチャートである。 実施形態１に係る半導体スイッチ制御回路１でオン時間幅補正制御をする制御部の回路図である。 実施形態１に係る半導体スイッチ制御回路１でゲート電流ＩＧの電流値補正制御をする場合のタイミングチャート説明図で、（ａ）はゲート電圧ＶＧＳのタイミングチャート、（ｂ）はゲート電流ＩＧのタイミングチャート、（ｃ）はドレイン電圧ＶＤＳのタイミングチャート、（ｄ）はスイッチング電流ＩＳＷのタイミングチャート、（ｅ）は過負電流検出信号ＤＴのタイミングチャート、（ｆ）はゲート電流制限指令信号ＧＩのタイミングチャートである。 実施形態１に係る半導体スイッチ制御回路１でゲート電流の電流値補正制御をする制御部の回路図である。 実施形態１に係る半導体スイッチ制御回路１でゲート電圧補正制御をする場合のタイミングチャート説明図で、（ａ）はゲート電圧ＶＧＳのタイミングチャート、（ｂ）はゲート電流のＩＧタイミングチャート、（ｃ）はドレイン電圧ＶＤＳのタイミングチャート、（ｄ）はスイッチング電流ＩＳＷのタイミングチャート、（ｅ）は過負電流検出信号ＤＴのタイミングチャート、（ｆ）はゲート電圧制限指令信号ＧＶのタイミングチャートである。 実施形態１に係る半導体スイッチ制御回路でゲート電圧補正制御をする制御部の回路図である。 半導体スイッチ制御回路でゲート電圧補正制御をする制御部の変形形態の回路図である。 ダイオードがボディダイオード以外のダイオード（外付けダイオード）である実施形態２に係る半導体スイッチ制御回路１、インテリジェントパワーモジュール１００及びスイッチング電源装置１０００を示す回路図である。 半導体スイッチ２００を変形して２００Ｚとした場合の実施形態の説明図である。 図１５（ａ）（ｂ）は、実施形態２で用いる半導体スイッチ２００のダイオードの例を示す図である。 異常時の場合の半導体スイッチ制御回路１の制御説明図で、（ａ）は電源起動異常時の説明図、（ｂ）は入力電圧異常時の説明図である。 本発明の半導体スイッチ制御回路１の制御対象である半導体スイッチ２００におけるゲートソース電流とゲートシンク電流を説明する図である。 本発明の半導体スイッチ制御回路１で、ダイオード（ボディダイオードＢＤ及び／又は外付けダイオードＢＤＯ）を流れる負電流の基準値を記憶する記憶部（基準値メモリー）を備え補正制御する回路説明図である。 半導体スイッチ２００として窒化ガリウム半導体スイッチを使用する場合の説明図である。 半導体スイッチ２００の第１電極（ドレイン電極）Ｄ・第２電極（ソース電極Ｓ）間に容量がある場合の説明図である。 従来例の説明図である。

以下、本発明の半導体スイッチ制御回路、当該半導体スイッチ制御回路を有するＩＰＭ、スイッチング電源装置及び半導体スイッチの制御方法について、図に示す実施形態に基づいて説明する。なお、各図面は模式図であり、必ずしも実際の構造、回路及びタイミングチャート等を厳密に反映したものではない。また、以下の実施形態の回路、タイミングチャート等は一例の回路等を示すものであり、本発明はこれらの回路等に限定されるものではない。

１．実施形態１の説明
［実施形態１］
（１）全体構成
図１は、実施形態１に係る半導体スイッチ制御回路１、インテリジェントパワーモジュール（ＩＰＭ）１００及びスイッチング電源装置１０００を示す回路図である。
ＩＰＭ１００や、スイッチング電源装置１０００は半導体スイッチ２００を備えている。半導体スイッチ２００（ｎチャネルＭＯＳＦＥＴ、ｎチャネル Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｏｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒで説明する）のオン／オフ等の制御は半導体スイッチ制御回路１で行われる。

スイッチング電源装置１０００について説明すると、スイッチング電源装置１０００の入力側には入力電源２が接続される。入力電源２は例えば商用交流電源で、整流回路３で整流して直流電圧に変換し、スイッチング電源装置１０００やＩＰＭ１００の入力電圧ＶＩ、入力電流ＩＩとしている。入力電源２は直流電源であってもよい。入力側には電圧の平滑化等のため、必要に応じて入力部コンデンサ４が設けられる。
入力電圧ＶＩを絶縁トランス４００で電圧変換し、出力電圧ＶＯとする。出力電流はＩＯである。出力側には必要に応じて整流用のダイオード５００や平滑用等の出力部コンデンサ６００が設けられる。

スイッチング電源装置１０００はＩＰＭ１００を有する。電源装置の主要部をモジュール化したＩＰＭ１００があることにより、スイッチング電源装置１０００を容易に構成することができる。
ＩＰＭ１００は、半導体スイッチ２００、半導体スイッチ制御回路１、絶縁トランス４００等を有するようにモジュール構成した。ＩＰＭの端子としてＴ１～Ｔ４及びＴＶＤＤを設けた。Ｔ１～Ｔ４は、入力電圧ＶＩ用の入力端子Ｔ１、Ｔ２（図１ではアース端子（ＧＮＤ端子））、出力電圧ＶＯ端子Ｔ３及び他方の出力電圧端子Ｔ４（図１ではアース端子（ＧＮＤ端子））である。内部回路の駆動用電源端子としてＴＶＤＤがある。
図１では、スイッチング電源装置１０００は、ＩＰＭ１００を中核とし、更に入力側に入力用用コンデンサ（平滑用コンデンサ）４を有するようにしている。

端子ＴＶＤＤについて説明すると、半導体スイッチ制御回路１の電源ＶＤＤを供給する端子として図１のように入力端子ＴＶＤＤを設けると便利である。なお、入力端子ＴＶＤＤを設けず、半導体スイッチ制御回路１、あるいはＩＰＭ１００の内部に、端子Ｔ１に入力される入力電圧を使いオペアンプ（演算増幅器、オペレーショナル・アンプリファイアの略称、０ｐｅｒａｔｉｏｎａｌ Ａｍｐｌｉｆｉｅｒ）等で低消費電力の電圧発生回路を設け、電源ＶＤＤとしてもよい。あるいは入力電圧ＶＩを抵抗分割して電圧ＶＤＤを作るやり方もあるが抵抗分割により電力が消費される。

半導体スイッチ２００は、第１電極であるドレイン電極Ｄ、第２電極であるソース電極Ｓ及びゲート電極Ｇを有する。半導体スイッチ２００の第１電極Ｄ・第２電極Ｓ間にはダイオード（ＢＤ）を有する。ここではダイオードとしてボディダイオードＢＤが形成された例を示す。

ボディダイオードＢＤとは、ドレイン電極（第１電極）Ｄ・ソース電極（第２電極）Ｓ間に形成されるダイオードで、ドレイン電極Ｄ・ソース電極Ｓ間のＰＮ接合により形成される。寄生ダイオードあるいは内部ダイオードともいう。ボディダイオードＢＤは、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、金属酸化膜半導体電界効果トランジスタ）の構造上、必然的に形成されることが多い。

以下の説明はダイオードの例としてボディダイオードＢＤが形成された場合で説明するが、ボディダイオード以外のダイオード（外部ダイオード等）が形成された場合や、ボディダイオードとボディダイオード以外のダイオードの両者が設けられている場合も同様である。図１５（ａ）（ｂ）を用いて後述する。

このように、半導体スイッチ２００は、第１電極（ドレイン電極）Ｄと、第２電極（ソース電極）Ｓと、ゲート電極Ｇと、第１電極Ｄ・第２電極Ｓ間のダイオード（ボディダイオードＢＤ）と、を有する。半導体スイッチ制御回路１は、ゲート電極駆動制御部１０で半導体スイッチ２００のゲート電極Ｇを電気的制御することにより第１電極Ｄ・第２電極Ｓ間のオン／オフ制御を行うようにした。

本発明では、半導体スイッチ制御回路１は、ダイオード（ボディダイオードＢＤ）を流れる負電流を検出する負電流検出部２０と、負電流検出部２０によって検出された負電流の検出値に関する情報に基づいて半導体スイッチ２００のオン／オフ制御の補正をする補正制御部４０と、を有する。
図１で、スイッチング電流はＩＳＷ、ダイオードＢＤを流れる電流（負電流）はＩＤ、第１電極Ｄ・第２電極Ｓ間電圧はＶＤＳで示している。

補正制御部４０は、負電流検出部２０で検出された負電流ＩＤが所定である場合に半導体スイッチ２００のオン／オフ制御の補正をする。
補正制御部４０は、負電流の検出値に関する情報に基づいて、ゲート電圧（ゲート電極Ｇ・第２電極Ｓ間電圧）ＶＧＳのオン信号時間幅の補正をする（ゲートオン信号時間幅補正制御部を有する）、あるいはゲート電極Ｇを流れるゲート電流ＩＧの電流値を補正する（ゲート電流補正制御部を有する）、あるいはゲート電圧ＶＧＳの電圧値を補正する（ゲート電圧補正制御部を有する）、ようにすることができる。

なお、ダイオード（ボディダイオードＢＤ）を流れる負電流の基準値関連情報を記憶する記憶部３０を更に備えてもよい。

（２）負電流検出
半導体スイッチ制御回路１は、ゲート電極駆動制御部１０と負電流検出部２０とオン／オフ制御の補正をする補正制御部４０と、を有し、場合によっては更に記憶部３０を有する。

ゲート電極駆動制御部１０は、ゲートを制御する（ゲート電極Ｇを電気的制御する）ことで、半導体スイッチ２００のオン／オフ制御を行う。

負電流検出部２０は、第１電極Ｄ・第２電極Ｓ間のダイオード（ボディダイオードＢＤ）を流れる負電流ＩＤを検出する。負電流ＩＤが異常等の基準値に関連する基準値関連情報は、記憶部３０に記憶させるようにしてもよい。

補正制御部４０は、ゲート電極駆動制御部１０によるゲート（ゲート電極Ｇ）の制御（半導体スイッチ２００のオン／オフ制御）を補正する。負電流検出部で負電流が検出されると、負電流の検出値に関する情報に基づき、オン／オフ制御の補正をする。負電流検出部２０で負電流が検出され、補正制御部４０で補正指令が出ると、ゲート電極駆動制御部１０は制御を補正してゲート電極Ｇを制御する。例えば、ゲート電圧ＶＧＳのオン信号時間幅を補正する、あるいはゲート電極Ｇを流れるゲート電流ＩＧの電流値を補正する、あるいはゲート電圧ＶＧＳの電圧値を補正する。このような補正をする場合、記憶部３０に記憶されている負電流の基準値関連情報を参照してもよい。

第１電極Ｄ・第２電極Ｓ間のダイオード（ボディダイオードＢＤ）を流れる負電流ＩＤを検出する負電流検出部２０は大変重要であるが、種々の方法（回路）で構成できる。
図２（ａ）（ｂ）（ｃ）は実施形態１に係る半導体スイッチ制御回路１で負電流を検出する種々の方法（負電流の検出例）の説明図である。

図２（ａ）の回路では、第１電極Ｄ・第２電極Ｓ間に形成されたボディダイオードＢＤのアノード側（ボディダイオードＢＤのアノード・第２電極Ｓ間）に抵抗ＲＢＤを入れた（ボディダイオードＢＤのカソード側（ボディダイオードＢＤのカソード・第１電極Ｄ間）に抵抗ＲＢＤを入れてもよい）。抵抗ＲＢＤによる降下電圧ＶＲＢＤ（抵抗ＲＢＤの両端間の電圧）を電圧検出器ＤＶで検出し検出された電圧をＶ／Ｉ（電圧／電流）変換回路ＶＩＴで電流値に変換することでボディダイオードＢＤを流れる負電流ＩＤを検出する。

なお、抵抗ＲＢＤを流れる電流値は、電圧値ＶＲＢＤを抵抗値ＲＢＤで割った値であるから、電圧値ＶＲＢＤを抵抗値ＲＢＤで割れば、Ｖ／Ｉ（電圧／電流）変換回路ＶＩＴを設けなくても電流値を検出できる。また、電圧／電流対応表を記憶させておき、測定電圧値に対応する電流値に変換してもよい。
図２（ａ）中にはスイッチング電流ＩＳＷも図示している。

ここで、「負電流」（ＩＤ）とはボディダイオードＢＤを順方向に流れる電流をいう。半導体スイッチ２００を全体としてみると、オン状態でスイッチング電流ＩＳＷは第１電極Ｄ側から第２電極Ｓ側に流れる。オフ状態ではスイッチング電流ＩＳＷは流れない。

しかし、異常状態ではボディダイオードＢＤを介して第２電極Ｓ側から第１電極Ｄ側に電流が流れることがあり、これを負電流という。図１、図２（ａ）～（ｃ）で見ると、ボディダイオードＢＤの下側から上側に流れる電流である。（なお、入力電圧ＶＩやトランス４００等の条件によっては、例外的に、ＭＯＳＦＥＴであるスイッチ２００のドレイン・ソース間の容量とトランス４００のインダクタンスによる共振が生じて負電流が流れる場合もある。）

また、「スイッチング電流」（ＩＳＷ）とは、半導体スイッチ２００でスイッチングされる電流をいう。半導体スイッチ２００がオンで第１電極Ｄ・第２電極Ｓ間を流れる電流だけでなく、半導体スイッチ２００がオフの状態でダイオード（ＢＤ）を経由して電路を流れる電流も含まれる。

図２（ｂ）は、半導体スイッチ２００のスイッチング電流ＩＳＷを検出することによりボディダイオードＢＤの負電流を検出する方法の説明図である。スイッチング電流ＩＳＷが流れる電路中に抵抗ＲＳを入れる。抵抗ＲＳの両端間の電圧を電圧検出器ＤＶで検出する。Ｖ／Ｉ（電圧／電流）変換回路ＶＩＴで、測定電圧（抵抗ＲＳによる降下電圧）を電流値に変換する。

ここで、抵抗ＲＳを流れる電流は半導体スイッチ２００を流れるスイッチング電流ＩＳＷであり、ドレイン電極Ｄ・ソース電極Ｓ間を流れる電流と、ダイオード（ボディダイオードＢＤ）を流れる電流とを合わせた電流である。

スイッチング電流ＩＳＷがボディダイオードＢＤを流れる負電流ＩＤであるか否かはスイッチング電流ＩＳＷの電流の向き、半導体スイッチ２００のオン／オフ状態等で判断（検出）できる。

半導体スイッチ２００がオンの場合、第１電極Ｄ・第２電極Ｓ間をスイッチング電流ＩＳＷが流れるが、ボディダイオードＢＤにはスイッチング電流ＩＳＷは流れない。
一方、半導体スイッチ２００がオフの場合、第１電極Ｄ・第２電極間をスイッチング電流ＩＳＷが流れないのが原則であるが、入力電圧状態等により流れる場合があり、これがボディダイオードＢＤの負電流である。この場合、スイッチング電流ＩＳＷはほぼ負電流ＩＤといえ、これによりスイッチング電流ＩＳＷを検出することができる。

このように、スイッチング電流ＩＳＷがボディダイオードＢＤを流れる負電流ＩＤであるか否かは、スイッチング電流ＩＳＷの電流の向き、半導体スイッチ２００のオン／オフ状態等（ゲート電極Ｇへの印加電圧状態）、第１電極Ｄの電位と第２電極Ｓの電位との電圧の関係（第１電極Ｄの電位が第２電極Ｓの電位より高いか低いか）等で、直接的又は間接的に判断（検出）できる。
なお、オン状態、オフ状態のそれぞれで、この明細書で説明するスイッチング電流ＩＳＷや負電流ＩＤに対して比較にならないような微小電流は無視して説明する。無視しても本発明に関しては殆ど影響ない。

図２（ｃ）は、図２（ｂ）と同様、スイッチング電流ＩＳＷを測定することでボディダイオードＢＤを流れる負電流ＩＤを検出する場合の説明図である。図２（ｂ）の方法ではスイッチング電流の電路に抵抗ＲＳを入れてスイッチング電流ＩＳＷを測定したが、図２（ｃ）の方法では電路に抵抗ＲＳを入れずにスイッチング電流ＩＳＷを測定する。例えばロゴスキーコイルＣＯＩを使用し積分回路ＩＮＴを用いる等してスイッチング電流経路に非接触の状態でスイッチング電流ＩＳＷを測定する。

図３を用いてロゴスキーコイルＣＯＩを使用して負電流ＩＤを測定する方法を説明する。
ロゴスキーコイルＣＯＩはスイッチング電流ＩＳＷが通る電路ＷＩの周りをループで囲んで構成されている。ロゴスキーコイルＣＯＩは回状の細いプラスチックチューブに巻かれ絶縁体で取り囲まれている。ロゴスキーコイル（コイルの両端）ＣＯＩは積分回路ＩＮＴに接続されている。積分回路ＩＮＴはオペアンプＯＰＥＣ（オペアンプを積分器として使用、オペアンプ：オペレーショナル・アンプリファイアー、演算増幅器）、抵抗ＲＯＰ、コンデンサＣＯＰで構成されている。コイルの一端はオペアンプＯＰＥＣのプラス側入力部に、他端は抵抗ＲＯＰを介してマイナス側入力部に接続されている。オペアンプＯＰＥＣのマイナス側入力部と出力部は、コンデンサＣＯＰを介して接続されている。スイッチング電流ＩＳＷの電路に図のような電流（横軸が時間、縦軸が電流の強さ）ＩＳＷが流れると、コイルに誘起電力が発生する。これが積分回路ＩＮＴで積分されスイッチング電流ＩＳＷに比例した電圧ＶＯＰを発生させる。

これにより、スイッチング電流ＩＳＷを測定できる。スイッチング電流ＩＳＷが負の場合（第２電極Ｓ側から第１電極Ｄ側に流れる電流である場合）、その状態では半導体スイッチ２００はオフであるからボディダイオードＢＤを負電流ＩＤが流れていることとなる。このようにして、ボディダイオードＢＤの負電流が測定できる。

実施形態１の半導体スイッチ制御回路１は、負電流検出部２０によって検出された負電流が所定である場合に、半導体スイッチ２００のオン／オフ制御の補正をする補正制御部４０を有する。補正制御部４０は、負電流の検出値に関する情報に基づいて、ゲート電圧ＶＧＳのオン信号時間幅の補正をする、あるいはゲート電極Ｇを流れるゲート電流ＩＧの電流値を補正する、あるいはゲート電圧ＶＧＳの電圧値を補正する。この点について説明する。

（３）負電流と諸現象との関係
（３）－１ 正常な状態
図４（ａ）～（ｄ）は、ボディダイオードＢＤの負電流と諸現象との関係について説明する図である。
図４（ａ）にゲート電圧ＶＧＳのタイミングチャート（横軸が時間、縦軸がゲート電圧ＶＧＳ）、（ｂ）にゲート電流ＩＧのタイミングチャート（横軸が時間、縦軸がゲート電流ＩＧ（電流値））、（ｃ）にドレイン電圧ＶＤＳのタイミングチャート（横軸が時間、縦軸がドレイン電圧ＶＤＳ）、（ｄ）にスイッチング電流ＩＳＷのタイミングチャート（横軸が時間、縦軸がスイッチング電流ＩＳＷ（電流値））を示す。

図４（ａ）～（ｄ）を使って、スイッチング電源装置１０００が正常な状態について説明する。
図４（ａ）に示すように、半導体スイッチ２００のゲート電極ＧにはＴ０のタイミングでオンのゲート電圧ＶＧＳ（オン信号パルス、オン信号電圧）が印加される。
（ゲート電圧ＶＧＳがゲート閾値電圧以上で半導体スイッチ２００がオン、ゲート閾値電圧より小さければオフ）
ここで、ゲート電圧ＶＧＳは矩形波（図４（ａ）の点線の波形）が理想的である。しかし、実際は、半導体スイッチのスレッショールド電圧や浮遊容量等の影響で、ゲート電圧ＶＧＳは、理想的な矩形波とはならない。

半導体スイッチ２００をオンさせる場合、Ｔ０のタイミングでオンのゲート電圧ＶＧＳが印加されると、ゲート電圧ＶＧＳは上昇するが、飽和電圧まで一気に上昇せず、ある程度上昇した後、Ｔ０のタイミングから少し遅れたＴ０１のタイミングで上昇カーブを変えてＴ０２まで上昇しほぼ飽和電圧となる。
半導体スイッチ２００をオフさせる場合、Ｔ０３のタイミングでゲート電圧ＶＧＳは低下する。Ｔ０３から少し遅れたＴ１のタイミングでほぼゼロとなる。

Ｔ１からＴ２の期間はオフ期間でゲート電極Ｇにはオンとなるゲート電圧ＶＧＳは印加されない（ゲート閾値電圧以下のオフ電圧が印加される）。図４（ａ）ではＴ１～Ｔ２の期間はゲート電圧ＶＧＳがゲート閾値電圧以下である。
ゲート電圧ＶＧＳのオフ制御用電圧（オフ制御用信号）は必ずしも０ボルトでなくともよい。オン／オフさせるゲート閾値電圧以下（未満）であればよい。オン制御用電圧（オン制御用信号）も同様で、オン／オフさせるゲート閾値電圧以上（あるいは超過）であればよい。

Ｔ２からスタートするオン期間であるが、Ｔ０のタイミングと同様にＴ２でゲート電圧ＶＧＳは上昇するが、一気に飽和電圧まで上昇せず、Ｔ２から少し遅れたタイミングでほぼ飽和する。
オフにする場合、Ｔ１のタイミングと同様に、Ｔ３より少し前のタイミングでゲート電圧ＶＧＳは下降し始めＴ３でほぼゼロとなる。

Ｔ３からＴ４の期間はオフ期間でゲート電極Ｇにはオンとなるゲート電圧ＶＧＳ（ゲート閾値電圧）は印加されない。
Ｔ４からスタートするオンであるが、Ｔ０、Ｔ２のタイミングと同様にＴ４でゲート電圧ＶＧＳは上昇するが、一気に飽和電圧まで上昇せず、Ｔ４から上昇し始め少し遅れたタイミングでほぼ飽和する。
オフにする場合、Ｔ１、Ｔ３のタイミングと同様に、Ｔ５より少し前のタイミングでゲート電圧ＶＧＳは下降し始めＴ５でほぼゼロとなる。

図４（ｂ）はゲート電流ＩＧのタイミングチャートである。
半導体スイッチ２００をオンさせる場合、Ｔ０のタイミングで、ゲート電極Ｇにゲート電圧ＶＧＳオン信号が印加されると（ゲート電圧ＶＧＳの立ち上がりで）ゲート電流ＩＧは正電流として流れる。ゲート電流ＩＧは、Ｔ０のタイミングから少し遅れたＴ０１のタイミングで上昇カーブを変えて上昇した後、急速に減少してゼロとなる。
半導体スイッチ２００をオフさせる場合、Ｔ０３のタイミング（ゲート電圧ＶＧＳの立下りのタイミング）でゲート電圧ＶＧＳは飽和電圧から下降すると、ゲート電流ＩＧは負方向に流れその後ほぼゼロとなる（ゲート電圧ＶＧＳが飽和電圧になるとゲート電流ＩＧはほぼゼロになる）。

半導体スイッチ２００がオンする際のゲート電流ＩＧ（正電流）の電流カーブと時間とで囲まれた面積（ゲート電流ＩＧの正方向の面積）と、半導体スイッチ２００がオフする際のゲート電流ＩＧ（負電流）の電流カーブと時間とで囲まれた面積（ゲート電流ＩＧの負方向の面積）とはほぼ等しい。これらは、ゲート電極Ｇの入力容量（ゲート電極Ｇに形成される浮遊容量等）の充電電流及び放電電流ととらえることができる。
タイミングＴ２、Ｔ４の場合はタイミングＴ０の場合と同様で、Ｔ３、Ｔ５の場合はＴ１の場合と同様である。

図４（ｃ）はドレイン電圧ＶＤＳのタイミングチャートである。
半導体スイッチ２００をオンさせる場合、Ｔ０のタイミングでオンのゲート電圧ＶＧＳが印加されると、ドレイン電圧ＶＤＳはＴ０から少し遅れて飽和状態（第１電極Ｄ・第２電極Ｓ間飽和電圧の状態）から急速に低下する。
半導体スイッチ２００をオフさせる場合、Ｔ１より少し前のＴ０３のタイミングでゲート電圧ＶＧＳが低下すると、ドレイン電圧ＶＤＳは急速に上昇する（オフ状態に向かう）。この時、少し振動した波形となる。
タイミングＴ２、Ｔ４の場合はタイミングＴ０の場合と同様で、Ｔ３、Ｔ５の場合はＴ１の場合と同様である。

図４（ｄ）はスイッチング電流ＩＳＷのタイミングチャートである。
半導体スイッチ２００をオンさせる場合、スイッチング電流ＩＳＷはＴ０のタイミングでゼロレベル（オフ状態）から上昇を続けやがてほぼ飽和する。詳しく述べると、Ｔ０～Ｔ０１とＴ０１～の上昇カーブは異なる。Ｔ０から上昇した後、一旦上昇が穏やかになり（停滞し、場合によっては減少し）、Ｔ０１から再度上昇を続ける。
半導体スイッチ２００をオフさせる場合、Ｔ１より少し前のＴ０３のタイミングでゲート電圧ＶＧＳが低下すると、スイッチング電流ＩＳＷは急速に減少しやがてゼロとなる。
タイミングＴ２、Ｔ４の場合はタイミングＴ０の場合と同様で、Ｔ３、Ｔ５の場合はＴ１の場合と同様である。

図４（ａ）～（ｄ）で、Ｔ２～Ｔ３、Ｔ４～Ｔ５の間はＴ０～Ｔ１の間と同様な波形で、Ｔ３～Ｔ４の間はＴ１～Ｔ２の間と同様な波形である。
図４（ａ）～（ｄ）では時間軸（横軸）を揃えて記載しているが、ゲート電圧ＶＧＳ（図４（ａ））と、ドレイン電圧ＶＤＳ（図４（ｃ））の電圧（縦軸）は必ずしも同じ尺度ではない。ゲート電流ＩＧ（図４（ａ））とスイッチング電流ＩＳＷ(図４（ｃ）)の電流（縦軸）も必ずしも同じ尺度ではない。

正常な場合、一部の例外（例えば入力電圧ＶＩが低い場合等）はあるが、一般的には、正常時の波形例である図４（ｄ）のスイッチング電流ＩＳＷの波形（図４（ｄ）は正常時の波形例）を見ると、電流値は正で負となっていない。負電流は流れていないことがわかる。
なお、場合によっては電流値は若干負となることもあるが、その値は小さい。

（３）－２ 異常な状態
図５（ａ）～（ｄ）を用い、ドレイン電圧ＶＤＳがリンギングを生ずる等スイッチング電源装置１０００が異常な（異常な動作状態となった）場合について説明する。なお、図５で説明するのは入力電圧ＶＩが定格入力電圧範囲より低下した場合であり、この場合にスイッチング電流ＩＳＷが異常に増加した場合の例である。図５（ａ）はゲート電圧ＶＧＳのタイミングチャート、（ｂ）はゲート電流ＩＧのタイミングチャート、（ｃ）はドレイン電圧ＶＤＳのタイミングチャート、（ｄ）はスイッチング電流ＩＳＷのタイミングチャートである。

図５（ａ）のゲート電圧ＶＧＳと図５（ｂ）のゲート電流ＩＧについては、それぞれ、図４（ａ）、（ｂ）のタイミングチャートとほぼ同様である（図５（ａ）のゲート電圧ＶＧＳについてはＴ１、Ｔ３、Ｔ５で波形に振動がある）。Ｔ０１、Ｔ０２のタイミング時については図４と同様なので説明を省略する。
図５（ｃ）はドレイン電圧ＶＤＳのタイミングチャートである。
半導体スイッチ２００をオンさせる場合、Ｔ０のタイミングでオンのゲート電圧ＶＧＳが印加されると、ドレイン電圧ＶＤＳはＴ０から少し遅れて飽和状態から急速に低下する（オフ状態から急速にオン状態に向かう）。ゼロレベルを更に下降した後（ＶＤＳＤ）、上昇し、ゼロとなる。
半導体スイッチ２００をオフする場合、Ｔ１より少し前のＴ０３のタイミングでゲート電圧ＶＧＳが低下すると、ドレイン電圧ＶＤＳは急速に上昇する（オフ状態に向かう）。この時、大きく波打った波形（リンギング、ＶＤＳＲ）となりやがて収束する。

スイッチング電流ＩＳＷについて説明する（図５（ｄ））。
半導体スイッチ２００をオンさせる場合、スイッチング電流ＩＳＷはＴ０のタイミングで、ゼロから下降した後、上昇する。
半導体スイッチ２００をオフさせる場合、Ｔ１より少し前のＴ０３のタイミングでゲート電圧ＶＧＳが低下すると、スイッチング電流ＩＳＷは急速に減少しゼロより下回り、その後ゼロを超える。このように、上昇、ゼロを下回る下降を繰り返す大きな振動波形（ＩＳＷＲ）となり、やがて収束してゼロとなる（図５（ｄ））。
なお、図５（ａ）～（ｄ）で、Ｔ２～Ｔ３間、Ｔ４～Ｔ５間はＴ０～Ｔ１間と同様な波形で、Ｔ３～Ｔ４間はＴ１～Ｔ２間と同様な波形である。

ドレイン電圧ＶＤＳに図５（ｃ）に示すような大きなリンギングが生ずると、大きなリンギング電圧（過電圧）により半導体スイッチ２００、ＩＰＭ及びスイッチング電源装置が破壊される、スイッチング電流ＩＳＷが大きく振動して過大（過電流）となり（図５（ｄ））半導体スイッチ２００等が破壊される、異常発振が生じて制御困難となる、等の問題が生ずる。

（４）補正制御部
補正制御部４０は負電流検出部２０で検出された負電流の検出値に関する情報に基づいて半導体スイッチ２００のオン／オフ制御の補正をする。
「負電流の検出値に関する情報」とは、負電流の検出値に関連した情報の意味である。例えば、負電流の検出値自体、負電流の検出値を増減した値、等である。
例えば、「負電流の検出値に関する情報」が「負電流の検出値」である場合、補正制御部４０は負電流検出部２０で検出された負電流が所定（値）の場合にオン／オフ制御の補正をする。「負電流が所定（値）」とは、「負電流が出た・検出された（負電流が０を超えた）」、「負電流が所定（値）以上（又は超過）」、「負電流が所定（値）以下(又は未満)」、「負電流が一定の範囲」、のいずれかを意味する。

補正制御部４０としては、負電流の検出値に関する情報に基づいて、ゲート電圧のオン信号時間幅の補正をするゲートオン信号時間幅補正制御部を有するようにする場合がある。
また、補正制御部４０は、負電流の検出値に関する情報に基づいて、ゲート電極を流れるゲート電流の電流値を補正するゲート電流補正制御部を有するようにする場合がある。
補正制御部４０は、負電流の検出値に関する情報に基づいて、ゲート電圧の電圧値を補正するゲート電圧補正制御部を有するようにする場合がある。
ゲートオン信号時間幅補正制御（部）、ゲート電流補正制御（部）及びゲート電圧補正制御（部）を組み合わせてもよい。
また、ゲート電流を補正制御する場合、ゲート電流補正制御部は、ゲート電流として、ゲート電極の容量（入力容量）を充電するゲートソース電流と、ゲート電極の前記容量（入力容量）に蓄積された電荷を放電するゲートシンク電流、の少なくとも１つを補正制御するようにしてもよい。

なお、補正制御部４０はゲート電極駆動制御部１０の中に組み込まれていたり、補正制御部４０がゲート電極制御部１０を兼ねていてもよい（あるいはゲート電極駆動制御部１０が補正制御部４０を兼ねていてもよい）。場合によっては、ゲート電極制御部１０と補正制御部４０とを明確に分けることは難しい。補正制御部４０は、負電流の検出値に基づいてオン／オフ制御を補正する制御部（制御回路）と広義にとらえることができる。

（５）ゲート電極Ｇに印加するゲート電圧ＶＧＳのゲートオン信号時間幅制御（ゲートオン信号時間幅補正制御）
図６（ａ）～（ｆ）を用い、実施形態１に係る半導体スイッチ制御回路１でゲート（ゲート電極Ｇ）のオン信号時間幅制御をする場合（ゲートオン信号時間幅制御）についてタイミングチャートで説明する。この例は、負電流の検出値に関する情報に基づいて、ゲート電圧ＶＧＳのオン信号時間幅の補正をするゲートオン信号時間幅補正制御をする例である。
図６（ａ）はゲート電圧ＶＧＳのタイミングチャート、（ｂ）はゲート電流ＩＧのタイミングチャート、（ｃ）はドレイン電圧ＶＤＳのタイミングチャート、（ｄ）はスイッチング電流ＩＳＷのタイミングチャート、（ｅ）は過負電流検出信号ＤＴのタイミングチャート、（ｆ）はパルス幅制限指令信号ＰＷのタイミングチャートである。
図７は実施形態１に係る半導体スイッチ制御回路１でゲート電圧ＶＧＳのオン信号時間幅制御補正をする駆動制御部（補正制御部）の回路図であり、図６と併せて説明する。

異常時の補正制御について説明する。
図６（ａ）～（ｄ）で、点線で示す波形が補正前の状態（ドレイン電圧ＶＤＳに大きなリンギングを生ずる等した異常時）を示す。実線は補正制御後の波形である。
図６（ａ）～（ｄ）で点線で示す補正前の波形は、異常状態の図５（ａ）～（ｄ）の波形と同じである。説明も同じである。
図６、図７について概略説明するが、詳細は図５あるいは図４の説明等を適用することとし、ここでの説明は省略する。

ゲート電極ＧにＴ０のタイミングでオンのゲート電圧ＶＧＳ（オンパルス）が印加されると（図６（ａ））、異常状態ではドレイン電圧ＶＤＳが一時負（ＶＤＳＤとなる（図６（ｃ））。そして、スイッチング電流ＩＳＷが負（ＩＳＷＤとなる（図６（ｄ））。これがダイオードＢＤに流れる負電流である。
スイッチング電流はスイッチング電流検出器ＤＩＳＷで検出されるが、電流／電圧変換回路ＩＶＴで電圧値に変換されコンパレーター（比較器）ＯＰＥＲ（オペアンプをコンパレーター（比較器）とし使用した。「コンパレーター」を「オペアンプ」と言い換えてもよい）から過負電流検出信号ＤＴが出る（図７、図６（ｅ））。（点線２０は負電流検出部である。）

過負電流検出信号ＤＴが出るとワンショット回路ＯＮＥＳ１からワンショットパルスＰＯＮＥＳ１が出てゲート電極印加パルス幅制限指令回路ＩＮＳＧ１からゲート電圧ＶＧＳのパルス幅制限指令信号ＰＷが出る（図６（ｆ））。
パルス幅制限指令信号ＰＷがゲート電極駆動制御部１０に入力され、ゲート電極駆動制御部１０はゲート電極Ｇの駆動パルス（オン信号）のパルス幅を制御する（補正前ゲート電圧ＶＧＳのパルス幅を狭くする）（図６（ａ））。
ゲート電圧ＶＧＳ（ゲート電圧パルス）のパルス幅（オン信号パルス幅）が狭くなると、ドレイン電圧ＶＤＳ（ドレイン電圧波形）の立ち上がりタイミングが早まり、立ち上がり時のリンギング（ＶＤＳＲが小さくなるか殆どなくなる（図６（ｃ）））。
また、スイッチング電流ＩＳＷの立ち下がりのタイミングも早まり、立ち下がり時の振動（ＩＳＷＲ）も小さくなるか殆どなくなる（図６（ｄ））。
なお、ゲート電流ＩＧは図６（ｂ）に示すようになる。

このように、異常状態では、ドレイン電圧ＶＤＳにリンギングが生じたり（波形ＶＤＳＲ）、スイッチング電流ＩＳＷに大きな振動が生ずる（波形ＩＳＷＲ）が、本発明ではその前兆として、スイッチング電流ＩＳＷにも負の波形ＩＳＷＤが出ていることに着目し、スイッチング電流ＩＳＷの負の波形ＩＳＷＤ、即ち、ダイオードの負電流を検出してゲート電圧ＶＧＳ（ゲート印加パルス）のオン信号のパルス幅を補正制御することで大きなリンギング等を抑制する。

より詳しく説明する。
図７に示すように、スイッチング電流が流れる電路には、電路に非接触のロゴスキーコイルＣＯＩ、電路に入れる抵抗ＲＢＤ、ＲＳ等で、スイッチング電流ＩＳＷの電流検出器ＤＩＳＷを設置する。スイッチング電流検出器ＤＩＳＷで検出されたスイッチング電流ＩＳＷ(図６（ｄ）)を電流／電圧変換回路ＩＶＴで電圧に変換し、電流の大きさに対応する電圧に変換する。電流／電圧変換回路ＩＶＴの出力ＩＶＴＯをコンパレーターＯＰＥＲの一方の入力側（＋側）に入力する。

なお、電流検出器ＤＩＳＷを用いスイッチング電流ＩＳＷが正電流であるか負電流であるかに関わらず電流を検出する場合や、負電流だけ検出する場合がある。どちらの方法でもよい。しかし、負電流だけ検出するようにすると後の処理が容易になる場合もある。
また、スイッチング電流検出器ＤＩＳＷでスイッチング電流ＩＳＷに対応する電圧が発生する場合には電流／電圧変換回路ＩＶＴは不要である。

図６（ｄ）に図示されるスイッチング電流ＩＳＷの所定の負の値に対応する比較電圧（ＶＲＥＦ）をコンパレーターＯＰＥＲの比較値としてコンパレーターＯＰＥＲの他方の入力側（－側）に入力する。比較値はリンギングがそれ以上大きくなると異常発振を起こす閾値あるいはそれ以下とする。コンパレーターＯＰＥＲは、スイッチング電流ＩＳＷが負方向の一定の値に下がった時点で過負電流検出信号ＤＴを立ち上げ、スイッチング電流ＩＳＷが極小値から上昇し再び負の一定値になった時点で過負電流検出信号ＤＴを立ち下げる（図６（ｅ））。過負電流検出信号ＤＴは、ドレイン電圧ＶＤＳに大きなリンギングが生じて異常発振を起こすのに対応する大きさの過負電流を検出した信号ということもできる。

コンパレーターＯＰＥＲの出力（過負電流検出信号ＤＴ）をワンショット回路ＯＮＥＳ１に入力する。コンパレーターＯＰＥＲの出力（過負電流検出信号ＤＴ）の立ち上がりでワンショット回路ＯＮＥＳ１がワンショットパルスＰＯＮＥＳ１を立ち上げ（ＴＰＷ１）、予め決められた一定期間後立ち下げる（ＴＰＷ２）。ワンショット回路ＯＮＥＳ１の出力ＰＯＮＥＳ１をゲート電極印加パルス幅制限指令回路ＩＮＳＧ１に入力し、図６（ｆ）のパルス幅制御信号ＰＷを出力させる。

パルス幅制限指令信号ＰＷはゲート電極駆動制御部１０に入力される。ゲート電極駆動制御部１０はゲート電極Ｇの駆動制御信号を生成する回路である。電源ＶＤＤからゲート電極駆動用電圧を生成する（ゲート電極Ｇの駆動パルスを生成する）が、ゲート電極駆動パルスのパルス幅がパルス幅制限指令信号ＰＷにより補正される（ゲート電極Ｇに印加されるゲート電圧ＶＧＳの飽和電圧の期間が短くなる）（図６（ａ））。
なお、ゲート電極印加パルス幅制限指令回路ＩＮＳＧ１に、電流／電圧変換回路ＩＶＴの出力であるＩＶＴＯを入力させ、ゲート電極印加パルス幅制限指令回路ＩＮＳＧ１がスイッチング電流ＩＳＷの大きさに応じた指令信号ＰＷを発生させるようにしてもよい。
このようにすると、ゲート電極駆動制御部１０は、スイッチング電流ＩＳＷが大きい場合（負電流が大きい場合）、負電流が小さい場合と比較してゲート電極印加パルス幅がよくなるようにしてゲート電極Ｇを駆動する。
また、ゲート電極印加パルス幅指令回路ＩＮＳＧ１を省略し、ワンショット回路ＯＮＥＳ１からパルス幅制御信号ＰＷを出力させるようにしてもよい（ワンショット回路ＯＮＥＳ１の出力ＰＯＮＥＳ１を、ゲート電極駆動制御部１０に入力するパルス幅制御信号ＰＷとしてもよい）。
ワンショット回路ＯＮＥＳ１や、ゲート電極印加パルス幅制限指令回路ＩＮＳＧ１は、負電流の大きさ、気温等でパルス幅制限指令信号のパルス幅が変化するようにしてもよい。

このようにすると、ゲート電圧ＶＧＳ（ゲート電極印加パルス）は飽和電圧の時間幅（オンパルス幅、オン信号の時間幅）が補正前の広い幅（点線）は補正後に狭い幅（実線）となる。
その結果、ゲート電流ＩＧが図６（ｂ）のように変化する。

そしてドレイン電圧ＶＤＳは大きなリンギング（ＶＤＳＲ）が小さくなるかあるいはなくなる。大きなリンギングによる過電圧破壊のリスクが抑制される。異常発振のリスクも抑制される。
なお、ゲート電極印加パルス幅制限指令回路ＩＮＳＧ１に電流／電圧変換回路ＩＶＴの出力ＩＮＶＯも入力させ、負電流の大きさに対応してオン信号パルス幅を変化させるようにしてもよい（例えば、負電流が大きいとき、オン信号パルス幅をより小さくするＳに例を出すようにする）。
また、スイッチング電流ＩＳＷの大きな振動（ＩＳＷＲ）も減少する。スイッチング電流ＩＳＷが過大にあることによる過電流破壊も抑制される。
上記の図６、図７の例では、スイッチング電流検出器ＤＩＳＷ、又は更に電流／電圧変換回路ＩＶＴやコンパレーターＯＰＥＲを含む回路が負電流検出部２０に対応する。ゲート電極印加パルス幅指令回路ＩＮＳＧ１、又は更にワンショット回路ＯＮＥＳ１等を含む回路が補正制御部４０に対応する。

（６）ゲート電極を流れるゲート電流の電流値制御（ゲート電流補正制御）
図８（ａ）～（ｆ）を用いて、実施形態１に係る半導体スイッチ制御回路１でゲート電流ＩＧの補正制御をする場合（ゲート電流補正制御）についてタイミングチャートを使って説明する。
これは、負電流の検出値に関する情報に基づいて、ゲート電極を流れるゲート電流の電流値を補正制御する例である。
図８（ａ）はゲート電圧ＶＧＳのタイミングチャート、（ｂ）はゲート電流ＩＧのタイミングチャート、（ｃ）はドレイン電圧ＶＤＳのタイミングチャート、（ｄ）はスイッチング電流ＩＳＷのタイミングチャート、（ｅ）は過負電流検出信号ＤＴのタイミングチャート、（ｆ）はゲート電流制限指令信号ＧＩのタイミングチャートである。
図９は実施形態１に係る半導体スイッチ制御回路１でゲート電流補正制御をする駆動制御部の回路図であり、図８と図９とを併せて説明する。

ゲート電圧ＶＧＳに大きなリンギングが生ずる異常時の補正制御について説明する。図６（ａ）～（ｆ）、図７と共通する点が多いので共通点については極力説明を省略する。
点線で示す波形が補正前の状態（ドレイン電圧ＶＤＳにリンギング（ＶＤＳＲ）を生ずる等した異常時）を示す。実線は補正制御後の波形である。
点線で示す補正前の状態（図８（ａ）～（ｄ））は、異常時の説明図（図５（ａ）～（ｄ））と同じである。
図８、図９について概略説明するが、詳細は図５あるいは図４の説明等を適用することとし、ここでの説明は省略する。

ゲート電極ＧにＴ０のタイミングでオンのゲート電圧ＶＧＳ（オンパルス）が印加されると（図８（ａ））、異常状態ではドレイン電圧ＶＤＳが一時負（ＶＤＳＤ）となる（図８（ｃ））。そして、スイッチング電流ＩＳＷが負（ＩＳＷＤ）となる（図８（ｄ））。これがダイオードＢＤに流れる負電流である。
スイッチング電流はスイッチング電流検出器ＤＩＳＷで検出されるが、電流／電圧変換回路ＩＶＴで電圧値に変換され、その信号ＩＶＴＯがコンパレーターＯＰＥＲに入力され、コンパレーターＯＰＥＲから過負電流検出信号ＤＴが出る（図９、図８（ｅ））。
過負電流検出信号ＤＴが出てワンショット回路ＯＮＥＳ２に入力されると、ワンショット回路ＯＮＥＳ２からワンショットパルスＰＯＮＥＳ２が出てゲート電流制限指令信号発生回路ＩＮＳＧ２に入力されゲート電流制限指令信号ＧＩが出力される（図８（ｆ））。

図９に図示されるように、ゲートＧには抵抗ＲＶＧ（ＲＶＧ１、ＲＶＧ２、・・ＲＶＧｎ－１）と、スイッチＳＷＶ（ＳＷＶ１、ＳＷＶ２、・・ＳＷＶｎ）が直接又は間接的に接続されている。ゲート電流制限指令信号発生回路ＩＮＳＧ２はワンショット回路ＯＮＥＳ２の出力ＰＯＮＥＳ２と、電流／電圧変換回路ＩＶＴの出力が入力され、ワンショット回路ＯＮＥＳ２の出力ＰＯＮＥＳ２が立ち上がっている間（図８（ｆ）参照）、ゲート電流ＩＧを制限する。

ゲート電流制限指令信号発生回路ＩＮＳＧ２に、電流／電圧変換回路ＩＶＴの出力であるＩＶＴＯを入力させ、ゲート電流制限指令信号発生回路ＩＮＳＧ２がスイッチング電流ＩＳＷの大きさに応じた指令信号（例えば、負電流が大きいときにはゲート電流をより小さくする指令信号）を発生させるようにしてもよい。

スイッチング電流ＩＳＷが負電流でない場合（正確にはダイオードに流れる電流、スイッチング電流ＩＳＷを検出することによりダイオードに流れる電流を検出する）は、スイッチＳＷＶ１をオンする（他のスイッチＳＷＶ２、・・はオフ）。この場合、ゲート電流ＩＧの制限は行わない。

スイッチング電流ＩＳＷが負電流であっても、ごく小さな負電流である場合は、スイッチＳＷＶ１をオンし（他のスイッチＳＷＶ２・・はオフ）、ゲート電流ＩＧの制限を行わないようにしてもよい。

スイッチング電流ＩＳＷの負電流が小さいながらもゲート電流ＩＧの制限をすることが必要な場合、スイッチＳＷＶ２をオンする（他のスイッチＳＷＶ１、・・はオフ）。すると、ゲート電流ＩＧは抵抗ＲＶＧ１を通して流れる電流となり、その分、電流値が制限される。

スイッチング電流ＩＳＷの負電流が更に大きい場合、スイッチＳＷＶ３をオンする（他のスイッチＳＷＶ１、ＳＷＶ２、・・はオフ）。すると、ゲート電流ＩＧは抵抗ＲＶＧ１と抵抗ＲＶＧ２を通して流れる電流となり、その分、更に電流値が制限される。
スイッチＳＷＶをｎ個使用した場合、スイッチＳＷＶｎをオンさせた場合（他のスイッチＳＷＶ１、ＳＷＶ２、・・はオフ）、ゲート電流ＩＧは抵抗ＲＶＧ１～抵抗ＲＶＧｎ－１の全てを通して流れる電流となり、更に電流値が制限される。

図８（ｂ）に示すように補正前のゲート電流ＩＧ（点線）は、補正後には電流量が減っている（実線）。
ゲート電流ＩＧが補正されると、ドレイン電圧ＶＤＳの立ち上がり時の大きなリンギング（ＶＤＳＲ）が小さくなるか殆どなくなる（図８（ｃ））。
また、スイッチング電流ＩＳＷの立ち下がり時の大きな振動（ＩＳＷＲ）も小さくなるか殆どなくなる（図８（ｄ））。

このように、異常状態では、ドレイン電圧ＶＤＳに大きなリンギングが生じたり（波形ＶＤＳＲ）、スイッチング電流ＩＳＷに大きな振動が生ずる（波形ＩＳＷＲ）が、本発明ではその前兆として、スイッチング電流ＩＳＷにも負の波形ＩＳＷＤが出ていることに着目し、スイッチング電流ＩＳＷの負の波形ＩＳＷＤ、即ち、ダイオードの負電流を検出してゲート電流ＩＧを補正制御することで大きなリンギング等を抑制する。

より詳しく説明する。
図９のスイッチング電流検出器ＤＩＳＷ、電流／電圧変換回路ＩＶＴ、コンパレーターＯＰＥＲ、過負電流検出信号ＤＴ、比較電圧ＶＲＥＦ等については図７と同様であり、説明を省略する。

図９に示す回路では、コンパレーターＯＰＥＲの出力（過負電流検出信号ＤＴ）をワンショット回路ＯＮＥＳ２に入力する。コンパレーターＯＰＥＲの出力（過負電流検出信号ＤＴ）の立ち上がりでワンショット回路ＯＮＥＳ２がワンショットパルスＰＯＮＥＳ２ＰＷを立ち上げ、予め決められた一定期間後立ち下げる。ワンショット回路ＯＮＥＳ２の出力ＰＯＮＥＳ２をゲート電流制限指令信号発生回路ＩＮＳＧ２に入力し、図８（ｆ）に示すゲート電流制限指令信号ＧＩを出力させる。

ゲート電流制限指令信号ＧＩのパルス幅は、例えばゲート電圧ＶＧＳが飽和状態（スイッチオン状態）である時間幅以上とする。スイッチング電流ＩＳＷがＴ０で立ち上がりゲート電圧ＶＧＳが低下する（スイッチオフ状態に移行する）タイミングＴ１近傍で大きく波打つのが終わると同程度のタイミングあるいはそれ以上に長いタイミングとするとよい。ゲート電流制限指令信号ＧＩが出ている間（飽和状態の間）、ゲート電流ＩＧの電流値を抑制する。
なお、ゲート電流制限指令信号発生回路ＩＮＳＧ２を省略し、ワンショット回路ＯＮＥＳ２からゲート電流制限指令信号ＧＩを出力させるようにしてもよい（ワンショット回路ＯＮＥＳ２の出力ＰＯＮＥＳ２をゲート電流制限指令信号ＧＩとしてもよい）。
また、電流／電圧変換回路ＩＶＴの出力ＩＶＴＯをゲート電流制限指令信号発生回路ＩＮＳＧ２に入力させ、負電流の大きさに応じてゲート電流制限指令信号を変化させてもよい（例えば、負電流が大きい場合、ゲート電流をより小さくする指令信号を出すようにする）。

図９の回路ではスイッチＳＷＶ（ＳＷＶ１～ＳＷＶｎ）や抵抗ＲＶＧ（ＲＶＧ１～ＲＶＧｎ－１）を使用してゲート電流ＩＧを制限したが、その代わりに定電流源と使用してもよい。
例えば、ゲート電流制限指令信号発生回路ＩＮＳＧ２から制限指令信号ＧＩが出たら、ゲート電極Ｇを定電流源と接続し、ゲート電極Ｇとゲート電極Ｇを流れる電流が定電流源を流れる電流とする。定電流源から供給される定電流は一定の値の電流である。
定電流の大きさが異なる定電流源を複数設け、電流／電圧変換回路ＩＮＶで検出された電流の大きさ（負電流の大きさ）に対応して、複数の定電流源の中の１つがゲート電極Ｇと接続され、負電流の大きさに対応したゲート電流ＩＧが供給されるようにしてもよい。

定電流源はゲート電極方向に流れる電流の定電流源、その逆方向の定電流源の一方だけでも良いが、双方を使うと更によい。負電流が検出されたら、検出時からゲート電圧の立ち下がり（Ｔ１）まで、あるいはＴ１を少し延長した期間、あるいは１周期（Ｔ０の少し後の負電流検出時からＴ２まで）、双方の定電流源をゲート電極に接続させる。
あるいは、ゲート電流が正の場合は、正方向の定電流源をゲート電極に接続し、ゲート電流が負の場合は負方向の定電流源をゲート電極に接続する。例えば、所定値の負電流が検出されたら正方向の定電流源をゲート電極に接続する。ゲート電圧ＶＧＳが立ち下がったら負方向の定電流源をゲート電極に接続する。

ゲート電流ＩＧの値量が減少すると、ドレイン電圧ＶＤＳは立ち上がり時（スイッチオフ時）の大きなリンギングが小さくなるか殆ど無くなる（図８（ｃ））。図８（ｃ）の点線はゲート電流ＩＧを抑制しない場合（補正前）の点線に比べ、ゲート電流ＩＧを抑制した場合（補正後）には実線のように大きなリンギングが問題ないレベルまで小さくなることを図示している。
その結果、異常発振が抑制される。過電流破壊等も抑制される。

ゲート電流ＩＧが抑制された結果（図８（ｂ））、スイッチング電流ＩＳＷの大きな振動も抑制される。図８（ｄ）に示すように、スイッチがオンからオフに移行するタイミング（Ｔ１近傍）において、ゲート電流ＩＧが制御されていない状態（補正前）ではスイッチング電流ＩＳＷは大きく振動していた（点線）が、ゲート電流ＩＧを制限した状態（補正後）には振動は問題ないレベルまで小さくなる（実線）か、あるいは殆どなくなる。
その結果、過電流破壊等も抑制される。

なお、上記のようにすると、ゲート電圧ＶＧＤの立ち上がりで発生する負電流を検出してゲート電流ＩＧを制御する。スイッチング電流ＩＳＷが本格的に流れる最初に制御するため過電流破壊等を一層抑制できる場合がある。
上記の図８、図９の例では、スイッチング電流検出器ＤＩＳＷ、又は更に電流／電圧変換回路ＩＶＴやコンパレーターＯＰＥＲを含む回路が負電流検出部２０に対応する。ゲート電流制限指令信号発生回路ＩＮＳＧ２、又は更にワンショット回路ＯＮＥＳ２やＳＷＫを含む回路が補正制御部４０に対応する。

（７）ゲート電圧の電圧値の制御（ゲート電圧補正制御）
図１０（ａ）～（ｆ）を用いて、実施形態１に係る半導体スイッチ制御回路１でゲート電圧制御をする場合（ゲート電圧補正制御をする場合）についてタイミングチャートを使って説明する。
これは、負電流の検出値に関する情報に基づいて、ゲート電圧の電圧値を補正するゲート電圧補正制御をする例である。
図１０（ａ）はゲート電圧ＶＧＳのタイミングチャート、（ｂ）はゲート電流ＩＧのタイミングチャート、（ｃ）はドレイン電圧ＶＤＳのタイミングチャート、（ｄ）はスイッチング電流ＩＳＷのタイミングチャート、（ｅ）は過負電流検出信号ＤＴのタイミングチャート、（ｆ）はゲート電圧制限指令信号ＧＶのタイミングチャートである。
図１１は実施形態１に係る半導体スイッチ制御回路でゲート電圧制御（補正）をする駆動制御部の回路図で、図１０と併せて説明する。

ゲート電圧ＶＧＳに大きなリンギングが生ずる異常時の補正制御について説明する。図６（ａ）～（ｆ）、図７等と共通する点が多いので共通点については極力説明を省略する。
点線で示す波形が補正前の状態（ドレイン電圧ＶＤＳに大きなリンギング（ＶＤＳＲ）を生ずる等した異常時）を示す。実線は補正制御後の波形である。
点線で示す補正前の状態（図１０（ａ）～（ｄ））は、異常時の説明図（図５（ａ）～（ｄ））と同じである。

図１０（ａ）～（ｄ）で点線で示すのは補正前の波形であり、異常状態の図５（ａ）～（ｄ）の波形と同じである。説明も同じである。
図１０、図１１について概略説明するが、詳細は図５あるいは図４の説明等を適用することとし、ここでの説明は省略する。

ゲート電極ＧにＴ０のタイミングでオンのゲート電圧ＶＧＳ（オンパルス）が印加されると（図１０（ａ））、異常状態ではドレイン電圧ＶＤＳが一時負（ＶＤＳＤ）となる（図１０（ｃ））。そして、スイッチング電流ＩＳＷが負（ＩＳＷＤ）となる（図１０（ｄ））。これがダイオードＢＤに流れる負電流である。

スイッチング電流はスイッチング電流検出器ＤＩＳＷで検出されるが、電流／電圧変換回路ＩＶＴで電圧値に変換されコンパレーターＯＰＥＲから過負電流検出信号ＤＴが出る（図１１、図１０（ｅ））。
過負電流検出信号ＤＴが出るとワンショット回路ＯＮＥＳ３からワンショットパルスＰＯＮＥＳ３が出て、ワンショットパルスＰＯＮＥＳ３がゲート電圧制限指令信号発生回路ＩＮＳＧ３に入力されゲート電圧制限指令信号ＧＶが出力される（図１０（ｆ））。

ゲート電圧制限指令信号ＧＶによりゲート電極Ｇに印加するゲート電圧ＶＧＳを補正する。
図１１の回路については後述するが、ゲート電圧制限指令信号ＧＶが出ると、ゲート電極Ｇに印加されるゲート電圧ＶＧＳ（パルス）の電圧値は補正前（点線）が補正後（実線）には下がる（図１０（ａ））。

ゲート電圧ＶＧＳの電圧値が補正されると、ドレイン電圧ＶＤＳの立ち上がり時の大きなリンギング（ＶＤＳＲ）が小さくなるか殆どなくなる（図１０（ｃ））。
また、スイッチング電流ＩＳＷの立ち下がり時の大きな振動（ＩＳＷＲ）も小さくなるか殆どなくなる（図１０（ｄ））。

このように、異常状態では、ドレイン電圧ＶＤＳに大きなリンギングが生じたり（波形ＶＤＳＲ）、スイッチング電流ＩＳＷに大きな振動が生ずる（波形ＩＳＷＲ）が、本発明ではその前兆として、スイッチング電流ＩＳＷにも負の波形ＩＳＷＤが出ていることに着目し、スイッチング電流ＩＳＷの負の波形ＩＳＷＤ、即ち、ダイオードの負電流を検出してゲート電圧ＶＧＳを補正制御することで大きなリンギング等を抑制する。

より詳しく説明する。
図１１のスイッチング電流検出器ＤＩＳＷ、電流／電圧変換回路ＩＶＴ、コンパレーターＯＰＥＲ、過負電流検出信号ＤＴについては図７と同様であり、説明を省略する。
図１１に示すように、コンパレーターＯＰＥＲの出力（過負電流検出信号ＤＴ）をワンショット回路ＯＮＥＳ３に入力する。コンパレーターＯＰＥＲの出力（過負電流検出信号ＤＴ）の立ち上がりでワンショット回路ＯＮＥＳ３がワンショットパルスＰＯＮＥＳ３ＰＷを立ち上げ、予め決められた一定期間後立ち下がる。ワンショット回路ＯＮＥＳ３の出力ＰＯＮＥＳ３をゲート電圧制限指令信号発生回路ＩＮＳＧ３に入力し、図１０（ｆ）のゲート電圧制限指令信号ＧＶを出力させる。

ゲート電圧制限指令信号ＧＶの出力パルス幅はゲート電圧ＶＧＳが飽和状態（スイッチオン状態）の時間以上に長くする。スイッチング電流ＩＳＷがＴ０で立ち上がりゲート電圧ＶＧＳが低下する（スイッチオフ状態に移行する）タイミングＴ１近傍で大きく波打つのが終わると同程度のタイミングあるいはそれ以上に長いタイミングとするとよい。ゲート電圧制限指令信号ＧＶが出ている間（飽和状態の間）、ゲート電圧ＶＧＳの電圧値を抑制する。

なお、ゲート電圧制限指令信号発生回路ＩＮＳＧ３を省略し、ワンショット回路ＯＮＥＳ３からゲート電圧制限指令信号ＧＶを出力させるようにしてもよい（ワンショット回路ＯＮＥＳ３の出力ＰＯＮＥＳ３をゲート電圧制限指令信号ＧＶとしてもよい）。

ゲート電圧制限指令信号ＧＶが出ると、ゲート電圧ＶＧＳの大きさ(振幅)が制限される。図１０（ａ）はゲート電圧ＶＧＳのピークが制限される様子を示す。
簡単に説明すると、図１１に示すように、ゲート電圧制限指令信号ＧＶが出ると、ゲート電圧制限指令信号ＧＶはゲート駆動電圧調整部ＣＧＶに入力される。ゲート駆動電圧調整部ＣＧＶは電源電圧ＶＤＤからゲート駆動用電圧（最大値）を作り出す回路である。ゲート電圧制限指令信号ＧＶが入力されると、ゲート駆動用電圧（最大値）を低くする。ゲート電極駆動制御部１０は、ゲート駆動電圧調整部ＣＧＶにより調整されたゲート駆動用電圧を使用してゲート電極Ｇを駆動する。

例えば、負電流が大きい場合により低い電圧（ＶＧＳ）をゲート電極Ｇに印加する。あるいは負電流の流れる時間が長い場合に、最初にゲート電極Ｇに印加する電圧（正常時の電圧より低い電圧）を一定時間後にはより低い電圧に切り替える方法もある。
なお、ゲート電圧制限指令信号発生回路ＩＮＳＧ３に、電流／電圧変換回路ＩＶＴの出力であるＩＶＴＯを入力させ、ゲート電圧制限指令信号発生回路ＩＮＳＧ３がスイッチング電流ＩＳＷ（負電流）の大きさに応じた指令信号ＧＶを発生させるようにしてもよい。

このようにすると、ゲート駆動電圧調整部ＣＧＶは、スイッチング電流ＩＳＷが大きい場合（負電流が大きい場合）、負電流が小さい場合と比較してゲート駆動電圧（最大値）がより小さなゲート駆動電圧をゲート電極駆動制御部１０に供給する。そしてゲート電極駆動制御部１０はより制限されたゲート電圧（より小さなゲート電圧）でゲート電極Ｇを駆動する。

図１０（ａ）に示されるように、ゲート電圧ＶＧＳのピーク（点線で示す異常時のゲート電圧ＶＧＳ）が実線のように下降すると、図１０（ｂ）のゲート電流ＩＧのピーク（点線）が低くなる（実線）。あるいはゲート電流ＩＧの正方向の電流値と時間で囲まれた面積、またはゲート電流ＩＧの負方向の電流値と時間で囲まれた面積が小さくなる。すると、ゲート電圧ＶＤＳの異常時におけるスイッチオフタイミングＴ１（Ｔ３、Ｔ５）での大きなリンギング（点線）も小さくなる（実線）かあるいは殆ど無くなり異常発振が抑制される。スイッチング電流ＩＳＷもスイッチ織るタイミングＴ１（Ｔ３、Ｔ５）の大きな振動（点線）が小さくなる（実線）か、あるいは殆ど無くなる。

上記の図１０、図１１の例では、スイッチング電流検出器ＤＩＳＷ、又は更に電流／電圧変換回路ＩＶＴやコンパレーターＯＰＥＲを含む回路が負電流検出部２０に対応する。ゲート電圧制限指令信号発生回路ＩＮＳＧ３、又は更にワンショット回路ＯＮＥＳ３やＳＷＶを含む回路が補正制御部４０に対応する。

ゲート電圧の電圧制御の変形形態
ゲート電圧の電圧制御を図１１と異なる回路でおこなう半導体スイッチ制御回路を図１２を使用して説明する。図１２の回路は、図１１同様、ゲート電圧補正制御をする制御部の回路である。
図１２で、図１１等と同じ符号は図１１等と同じ意味を有する。図１２の回路を使用する実施形態１－２は、図１１と共通する内容が多い。共通する内容については図１１等の説明を援用する。図１１と合わせて使用した図１０の説明も援用する。ここでの説明は極力省略する。

図１２の回路ではゲート電圧ＶＧＳが印加されるゲート電極Ｇに、抵抗ＲＶＷ（ＲＶＷ１、ＲＶＷ２、・・）とスイッチＳＷＷ（ＳＷＷ１、ＳＷＷ２、・・）が接続され、異常な負電流が検出されると、正常状態でゲート電極Ｇに印加されるゲート電圧ＶＧＳがゲート電極にそのまま印加されず、抵抗ＲＶＷで電圧が降下し、その降下電圧がゲート電極Ｇに印加される。

異常な負電流の検出から簡単に説明する。
スイッチング電流はスイッチング電流検出器ＤＩＳＷで検出されるが、電流／電圧変換回路ＩＶＴで電圧値に変換されコンパレーターＯＰＥＲから過負電流検出信号ＤＴが出る（図１２、図１０（ｅ））。
過負電流検出信号ＤＴが出ると（図１０（ｅ））、ワンショット回路ＯＮＥＳ３からワンショットパルスＰＯＮＥＳ３が出て、ワンショットパルスＰＯＮＥＳ３がゲート電圧制限指令信号発生回路ＩＮＳＧ３に入力されゲート電圧制限指令信号ＧＶが出力される（図１０（ｆ））。

負電流が検出されない正常な状態では、図１２の回路で、ゲート電圧制限指令信号発生回路ＩＮＳＧ３の出力信号ＧＶは、負電流が検出されず正常である旨の出力信号ＧＶであり、ＳＷＷ１をオンさせ、その他のスイッチＳＷＷ２、ＳＷＷ３、・・をオフさせる。そして、ゲート電圧制限指令信号発生回路ＩＮＳＧ３の出力信号ＧＶは、ゲート電極Ｇに印加されるゲート電圧ＶＧＳ（正常状態で印加されるゲート電圧ＶＧＳ）を制限しない（ゲート電圧の波高値を制限しない）。ゲート電圧ＶＧＳ（正常状態で印加されるゲート電圧ＶＧＳ）は低くされることなくゲート電極Ｇに印加される。負電流が検出されてもその大きさが小さくリンギングによる異常発振等の問題が生じない場合も同様にしてもよい。

検出された負電流の値が、リンギング等の異常状態を発生させる、あるいは発生させる可能性のある値である場合、ゲート電圧制限指令信号発生回路ＩＮＳＧ３はスイッチＳＷＷ1をオフさせ、スイッチＳＷＷ２、ＳＷＷ３、・・のいずれかをオンさせる出力信号ＧＶを出す。例えばスイッチＳＷＷ１がオフ、スイッチＳＷＷ２がオン、その他のスイッチＳＷＷ３、ＳＷＷ４、・・がオフされると、ゲート電圧ＶＧＳは抵抗ＲＶＷ１、ＲＶＷ２、・・で分圧される。そして、抵抗ＲＶＷ１で電圧降下した電圧がスイッチＳＷＷ２を介してゲート電極Ｇに印加される（図１０（ａ））。そして、ドレイン・ソース間電圧ＶＤＳのリンギングが抑制される（図１０（ｃ））。スイッチング電流ＩＳＷの振動が抑制される（図１０（ｄ））。ゲート電流ＩＧも抑制される（図１０（ｂ））。
負電流の大きさに対応してゲート電圧ＶＧＳの大きさ（降下電圧幅）を変えてもよい。

なお、図１２で説明する実施形態１－２は、図１１の実施形態１で説明したと同様に、ゲート電圧制限指令信号発生回路ＩＮＳＧ３に、電流／電圧変換回路ＩＶＴの出力であるＩＶＴＯを入力させ、ゲート電圧制限指令信号発生回路ＩＮＳＧ３がスイッチング電流ＩＳＷ（負電流）の大きさに応じた指令信号ＧＶを発生させるようにしてもよい。スイッチング電流ＩＳＷ（負電流）の大きさに応じてオンオフさせるスイッチＳＷＷ１、ＳＷＷ２、・・が変わる信号とする指令信号ＧＶを発生させるようにする。

例えば、ゲート電圧制限指令信号発生回路ＩＮＳＧ３は、負電流が検出されない場合（あるいはリップリング等の異常が発生しない程度のごく小さな負電流の場合）、スイッチＳＷＷ１をオフ、スイッチＳＷＷ２をオン、その他のスイッチＳＷＷ３、ＳＷＷ４、・・をオフさせる出力信号ＧＶを出す。ゲート電極Ｇには何らの制限もされない（電圧を低くされない）ゲート電圧ＶＧＳが印加される。

大きな負電流が検出された場合（リップリング等の異常を発生させる可能性のある大きさの負電流検出が検出された場合）、ゲート電圧制限指令信号発生回路ＩＮＳＧ３は、スイッチＳＷＷ１をオフ、スイッチＳＷＷ２をオン、その他のスイッチＳＷＷ３、ＳＷＷ４、・・をオフさせる出力信号ＧＶを出す。そして、抵抗ＲＶＷ１で電圧降下された電圧がスイッチＳＷＷ２を介してゲート電極Ｇに印加される。

より大きな負電流が検出された場合、ゲート電圧制限指令信号発生回路ＩＮＳＧ３は、スイッチＳＷＷ１、ＳＷＷ２をオフ、スイッチＳＷＷ３をオン、その他のスイッチＳＷＷ４、・・をオフさせる出力信号ＧＶを出す。すると、抵抗ＲＶＷ１と抵抗ＲＶＷ２とで電圧降下された電圧がスイッチＳＷＷ３を介してゲート電極Ｇに印加される。スイッチＳＷＷ２がオンし他のスイッチＳＷＷ１、ＳＷＷ３、・・がオフの場合より制限された電圧（低い電圧）がゲート電極Ｇに印加される。

更に大きな負電流が検出された場合、ゲート電圧制限指令信号発生回路ＩＮＳＧ３は、スイッチＳＷＷ４をオンさせ、その他のスイッチＳＷＷ１・・をオフさせる出力信号ＧＶを出す。すると、抵抗ＲＶＷ１と抵抗ＲＶＷ２と抵抗ＲＶＷ３とで電圧降下された電圧がスイッチＳＷＷ３を介してゲート電極Ｇに印加される。更に大きく制限された電圧（更に低い電圧）がゲート電極Ｇに印加される。

以上の説明では、ゲート電圧のオン信号時間幅、ゲート電極を流れるゲート電流の電流値及びゲート電圧の電圧値のそれぞれを個別に制御する場合について説明したが、ゲート電圧のオン信号時間幅の制御とゲート電極を流れるゲート電流の電流値の制御、ゲート電圧のオン信号時間幅の制御とゲート電圧の電圧値の制御、ゲート電極を流れるゲート電流の電流値の制御とゲート電圧の電圧値の制御とを組み合わせて行ってもよい。
あるいは、ゲート電圧のオン信号時間幅の制御と、ゲート電極を流れるゲート電流の電流値の制御と、ゲート電圧の電圧値の制御とを組み合わせて行ってもよい。
このようにすると、より的確な制御が可能となる。

（８）負電流の検出値に関する情報
「負電流」とは、上記したように、ボディダイオードＢＤの順方向電流である。図１でボディダイオードＢＤの横に点線で示す電流である。図５（ｄ）でスイッチング電流ＩＳＷが負の値の箇所の電流である（図６（ｃ）、図８（ｃ）、図１０（ｃ）でも同様）。

「負電流の検出値に関する情報」とは、上述したように、負電流の検出値に関連した情報の意味である。例えば、負電流の検出値自体、負電流の検出値を増減した値の他、負電流の検出値を記号等に変換した値、負電流の検出値に一定の値を掛けたり、割ったりする等、何等かの加工をした値、等がある。
負電流検出部には、ロゴスキーコイル等の負電流検出器を含めなくてもあるいは含めてもてもよい。

（９）異常時について
上記説明では過負荷時の半導体スイッチ制御について説明した。
起動時においても同様な異常が生ずる場合がある。上記例と同様、負電流の検出値を含む情報に基づいて、補正制御する。具体的には、ゲート電圧ＶＧＳのオン信号時間幅、ゲート電極Ｇを流れるゲート電流ＩＧの電流値あるいはゲート電圧ＶＧＳの電圧値を制御することにより、過電流破壊、大きなリンギングによる過電圧破壊あるいは異常発振の少なくとも１つを抑制できる。
瞬間停電等の入力電圧ＶＩ低下時も同様である。
入力電圧異常上昇時等も同様である。
入力電圧をスイッチング電源装置の定格入力値の下限値より小さくしたり、上限値より大きくすると、これにより垂下特性が変動するが、このような場合でも異常を抑制できる。
高速スイッチングをする場合であっても異常を抑制できる。

２．実施形態２の説明
［実施形態２］
図１３は、実施形態２に係る半導体スイッチ制御回路１、インテリジェントパワーモジュール１００及びスイッチング電源装置１０００を示す回路図である。
図１の実施形態１に係る半導体スイッチ制御回路１等とほぼ同様である。
図１と異なるのは半導体スイッチ２００にはボディダイオードＢＤの代わりに外付けダイオードＢＤＯが設けられている点である。
なお、半導体スイッチ制御回路の電源電圧ＶＤＤは、外部電源（ＶＤＤ供給用）から供給される。

ボディダイオードＢＤが形成されていない場合として、例えば、ＩＧＢＴ(Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポーラトランジスタ)を半導体スイッチ２００に使用する場合がある。
図１３は半導体スイッチ２００を、ＩＧＢＴと、ＩＧＢＴのコレクタ電極Ｃ・エミッタ電極Ｅ間に設けた外付けダイオードＢＤＯと、を含むようにして構成した半導体スイッチ制御回路１、インテリジェントパワーモジュール１００及びスイッチング電源装置１０００を示す回路図である。図面中の符号でこれまで説明したのと同じ符号はこれまでの説明と同じ意味を有する。ここでの説明は省略する。

ＩＧＢＴはＭＯＳＦＥＴをベース部に組み込んだバイポーラトランジスタである。ＩＧＢＴはサイリスタと同様にＰ－Ｎ－Ｐ－Ｎ（あるいはＮ－Ｐ－Ｎ－Ｐ）の４層からなる半導体素子でありながら、サイリスタ動作をさせずにＭＯＳゲートで電流を制御できる。ＩＧＢＴは原理的にコレクタ電極Ｃ・エミッタ電極Ｅ間にボディダイオード（寄生ダイオード、内蔵ダイオード）ＢＤはないが、図１３に示す回路では、ＩＧＢＴのコレクタ電極Ｃ・エミッタ電極Ｅ間に外付けダイオードＢＤＯを設けた。

また、本発明の実施形態としては、高耐圧のノーマリーオントランジスタ（スイッチ）と、低耐圧のノーマリーオフトランジスタ（スイッチ）と、カスコード接続して、ノーマリーオフ型の半導体スイッチ２００Ｚとする形態がある。このような半導体スイッチ２００Ｚの例を図１４に示す。図面中の符号でこれまで説明したのと同じ符号はこれまでの説明と同じ意味を有する。ここでの説明は省略する。

図１４の示す半導体スイッチ２００Ｚは、高耐圧のノーマリーオントランジスタ（スイッチ）ＳＥＭ１と、低耐圧のノーマリーオフトランジスタ（スイッチ）ＳＥＭ２と、カスコード接続している。高耐圧のノーマリーオントランジスタ（スイッチ）ＳＥＭ１は、ＧａＮベースＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ、高電子移動度トランジスタ） ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、電界効果トランジスタ）であり、低耐圧のノーマリーオフトランジスタ（スイッチ）ＳＥＭ２は、低電圧Ｓｉ－ＭＯＳＦＥＴ（シリコンベースのＭＯＳＦＥＴ）であり、トランジスタＳＥＭ１とＳＥＭＩ２を図１４に示すようにカスコード接続している。トランジスタＳＥＭ１はドレイン電極ＤＭ１、ソース電極ＳＭ１、ゲート電極ＧＭ１を有し、トランジスタＳＥＭ２はドレイン電極ＤＭ２、ソース電極ＳＭ２、ゲート電極ＧＭ２を有する、トランジスタＳＥＭ１のソース電極ＳＭ１とトランジスタＳＥＭ２のドレイン電極Ｄ２とが接続され、トランジスタＳＥＭ１のゲート電極ＧＭ１とトランジスタＳＥＭ２のソース電極Ｓ２とが接続されている。
トランジスタＳＥＭ２にはドレイン電極ＤＭ２・ソース電極ＳＭ２間にはボディダイオード（寄生ダイオード、内蔵ダイオード）ＢＤが形成されている。
このようにすると、半導体スイッチ２００Ｚをオンオフさせる場合、トランジスタＳＥＭ２のゲートＧＭ２を低電圧で駆動すればよい。

図１５（ａ）は半導体スイッチ２００の箇所の回路図である。点線で示すボディダイオードＢＤは形成されていない、又は無視できる。半導体スイッチ２００には外付けダイオードＢＤ０が形成されている。スイッチング電流ＩＳＷを検出する電流検出素子ＤＩＳＷはスイッチング電流の経路に設けられている。電路中に抵抗を形成しその電圧から電流を検出する。あるいは電路脇にロゴスキーコイルを置いて電流を検出する。このようにして電流検出素子ＤＩＳＷでスイッチング電流を検出し、それにより外付けダイオードＢＤＯの負電流を検出する。この場合、実施形態１の説明は「ボディダイオード」を「外付けダイオード」と置き換える。

なお、半導体スイッチ２００にボディダイオードＢＤが形成されている場合、図１５（ｂ）に示すように、ボディダイオードＢＤと並列に外付けダイオードＢＤＯを形成してもよい。スイッチング電流の電路に（電路中に抵抗を入れ、あるいは電路脇にロゴスキーコイルを配置する等して）スイッチング電流検出素子ＤＩＳＷを設ける。このようにすると、ボディダイオードＢＤと外付けダイオードＢＤＯの合計負電流が検出できる。外付けダイオードの電路又は電路脇に電流検出素子ＤＩを設けてもよい。

ボディダイオードが無視できる場合、あるいはボディダイオードを流れる負電流と外付けダイオードを流れる負電流との合計負電流の電流値と、ボディダイオードを流れる電流値との関係が分かっている場合、外付けダイオードを流れる負電流を検出すればその検出値に基づき適切な制御が可能となる。図１５（ｂ）の場合、実施形態１は「ボディダイオード」を「外付けダイオード」と置き換える。

３．特定の場合の異常について
補正制御部は半導体スイッチ制御回路に接続された入力電源起動時あるいは半導体スイッチ制御回路の入力電圧異常時のいずれかの場合に、補正制御するようにしてもよい。
また、入力電源起動時及び半導体スイッチ制御回路の入力電圧異常時の場合の、一方の場合にのみ、あるいは双方の場合にのみ補正制御してもよい。
このようにすると、補正制御対象を絞ることにより、より的確な補正制御を行うことができる。
図１６は、異常時の場合の半導体スイッチ制御回路の補正制御説明図で、（ａ）は電源起動異常時、（ｂ）は入力電圧異常時の説明図である。

（１）電源起動時の異常（図１６（ａ））
電源起動異常時の制御について説明する。電源起動時に入力電圧が定格範囲と外れていたり、サージ電圧が印加される等する場合、過大なリンギングが生じて異常発振が生じ、制御困難になる場合がある。

図１６（ａ）に示すように、Ｔ０で半導体スイッチ２００にオン信号が入ると、ゲート電圧ＶＧＳが一時的に負電圧となり、スイッチング電流ＩＳＷも負となる（負電流となる）。その後、半導体スイッチ２００はオフでドレイン電圧ＶＤＳはゼロ、スイッチング電流ＩＳＷは上昇を続ける。Ｔ１で半導体スイッチ２００はオフとなり、スイッチング電流ＩＳＷは流れなくなる。

しかるに、電源起動時に異常があると、Ｔ１のタイミングでドレイン電圧ＶＤＳはオフ状態で大きなリンギングが生じ（点線）、スイッチング電流ＩＳＷも大きな振動現象を生ずる（点線）。これが過大であると、半導体スイッチ２００が破壊されたり、異常発振を生じて制御が困難になるが、本発明の半導体スイッチ制御回路は、実施形態１あるいは２で説明したように、ボディダイオードあるいは外付けダイオード（あるいは両者）を流れる負電流を直接的にあるいはスイッチング電流ＩＳＷの検出から間接的に検出する。

そして、ゲート電圧ＶＧＳのオン信号時間幅の制御、ゲート電極Ｇを流れるゲート電流ＩＧの電流値の制御あるいはゲート電圧ＶＧＳの電圧値を制御（あるいはこれらの任意の２つ又は３つの制御）を行う。そうすると、ドレイン電圧ＶＤＳのＴ１での大きなリンギング現象は制御をしない場合の点線から制御した場合の実線のように小さくあるいは殆ど生じなくなる。スイッチング電流ＩＳＷのＴ１時における大きな振動も点線（補正制御しない場合）から実線（補正制御した場合）のように小さくあるいは殆どなくなる。

負電流異常検出後に制御を開始する。Ｔ１～Ｔ２間に「制御」と記載したのは、Ｔ１時のドレイン電圧ＶＤＳの大きなリンギング（点線）が実線のように補正制御されたことを示すためである（スイッチング電流ＩＳＷも同様）。
入力電圧がその後正常化された場合、ドレイン電圧ＶＤＳやスイッチング電流ＩＳＷは振動現象が生じないか小さくなる（実線）。

（２）入力電圧の異常（図１６（ｂ））
図１６（ｂ）は、起動時には正常であるが、その後に入力電圧が異常となった場合の制御についての説明図である。
起動時には正常であるため、半導体スイッチがオン（Ｔ０～Ｔ１）、オフ（Ｔ１～Ｔ２）、オン（Ｔ２～Ｔ３）、オフ（Ｔ３～）と繰り返す場合、ドレイン電圧ＶＤＳ、スイッチング電流ＩＳＷはオン／オフ切り替え時に大きな振動が発生せず正常である。

ところが、その後に入力電圧に異常が生ずると、オン（ＴＸ０～ＴＸ１）、オフ（ＴＸ１～ＴＸ２）、オン（ＴＸ２～ＴＸ３）、オフ（ＴＸ３～ＴＸ４）、オン（ＴＸ４～ＴＸ５）、オフ（ＴＸ５～）・・のオン／オフ切り替え時のタイミングＴＸ１、ＴＸ３、ＴＸ５・・でドレイン電圧ＶＤＳに大きなリンギングが生じたりスイッチング電流ＩＳＷに大きな振動現象が生ずる（点線）。しかし、ゲート電圧のオン信号時間幅の制御、ゲート電極を流れるゲート電流の電流値の制御あるいはゲート電圧の電圧値を制御（あるいはこれらの任意の２つ又は３つの制御）を行う。そうすると、ドレイン電圧ＶＤＳのＴ１での大きなリンギングは補正制御をしない場合の点線から補正制御した場合の実線のように小さくあるいは殆ど生じなくなる。スイッチング電流ＩＳＷのＴ１時における大きな振動も振動が大きい点線（制御しない場合）から実線（制御した場合）のように小さくあるいは殆どなくなる。

大きなリンギングが生ずるのは、半導体スイッチ制御回路１に接続された入力回路の電源起動時、及び半導体スイッチ制御回路１の入力電圧異常時が多い。これらの少なくとも１つの場合に、ゲート電圧ＶＧＳのオン信号時間幅、ゲート電極Ｇを流れるゲート電流ＩＧの電流値及びゲート電圧ＶＧＳの電圧値の少なくとも１つを制御することにより大きなリンギングによる異常発振等の問題の多くは解消できる。
半導体スイッチ制御回路１に接続された入力回路の電源起動時、及び半導体スイッチ制御回路１の入力電圧異常時のみ制御するようにしてもよい。

４．ゲート電流（ゲートソース電流、ゲートシンク電流）
ゲート電極駆動制御部１０がゲート電流ＩＧを制御する場合、ゲート電流ＩＧとして、ゲートソース電流を制御する、ゲートシンク電流を制御する、ゲートソース電流とゲートシンク電流を制御する、のいずれかでよい。
換言すると、ゲート電流補正制御部（図９のゲート電流制限指令信号発生回路ＩＮＳＧ２を含む回路）は、ゲート電流ＩＧとして、ゲート電極Ｇの入力容量（浮遊容量等）を充電するゲートソース電流と、ゲート電極Ｇの容量（入力容量）に蓄積された電荷を放電するゲートシンク電流、の少なくとも１つを補正制御するようにすることができる。

図１７は半導体スイッチ２００のゲート電流ＩＧの説明図である。
半導体スイッチ２００のゲート電極Ｇ・ドレイン電極Ｄ間に容量ＣＧＤがあり、ゲート電極Ｇ・ソース電極Ｓ間に容量ＣＧＳがあると、図１７に示すように描ける。これらの容量は積極的に作製してもよいが、浮遊容量としても存在する。あるいは浮遊容量と浮遊容量以外の容量との合計容量であってもよい。

ここで、ゲート電極Ｇ・ドレイン電極Ｄ間の容量ＣＧＤと、ゲート電極Ｇ・ソース電極Ｓ間の容量ＣＧＳとを合わせてゲート電極Ｇの入力容量ということにする。
ゲートソース電流は、ゲート電極Ｇの入力容量を充電する電流である。ゲートソース電流が所定量流れると入力容量が充電され、半導体スイッチ２００をオンさせる。
ゲートシンク電流は、ゲート電極Ｇの入力容量の電荷の放電電流である。ゲートシンク電流が所定量流れゲート電極の入力容量の電荷が放電され、半導体スイッチ２００をオフさせる。

ゲート電流ＩＧの制御をゲートソース電流の電流値を制御することにより行うことができる。
また、ゲートシンク電流の電流値を制御することにより行うことができる。
ゲートソース電流とゲートシンク電流の双方を制御することにより行うこともできる。ゲートソース電流とゲートシンク電流の双方を電流量がほぼ同じになるように制御すると、充電と放電とのバランスのとれた制御が可能となる。
ゲートソース電流とゲートシンク電流のいずれかであるかを考慮せず、ゲート電流の電流値を制御することにより行うこともできる。

このように、ゲート電流ＩＧの制御を、ゲートソース電流の制御、ゲートシンク電流の制御、あるいはその両者を制御することで、より的確な制御が可能となる。過電流破壊、過電圧破壊、異常発振の少なくとも１つをより的確に抑制できる。

５．記憶部
半導体スイッチ制御回路１は、更に、ダイオードを流れる負電流の基準値関連情報を記憶する記憶部を備え、補正制御部４０は、負電流検出部２０によって検出された負電流の検出値に関する情報と、記憶部に記憶された基準値関連情報と、に基づいて、オン／オフ制御の補正を行うようにすることができる。

ダイオードを流れる「負電流の基準値関連情報」とは、ダイオードを流れる負電流が異常であるか、正常であるか、等の基準値に関連する情報の意味であり、検出された負電流がある一定の値（基準値）以下（又は一定の値未満）である、あるいは、それ以上（又は一定の値を超過）であるかに関連する情報である。例えば、正常／異常の境界の負電流の電流値、正常／異常の境界の電流値に対応する電流／電圧変換回路ＩＶＴの電圧値、正常／異常の境界の負電流の電流値に対応する記号、正常／異常の境界の負電流の電流値を一定数増減したり一定数で掛け算、割り算した値、正常／異常の境界の負電流の電流値に対応する電流／電圧変換回路ＩＶＴの電圧値を一定数増減したり一定数で掛け算、割り算した値、等である。

図１８は、本発明の半導体スイッチ制御回路１で、ボディダイオードＢＤ、あるは外付けダイオードＢＤＯ、あるいは両者を流れる負電流の基準値を記憶する記憶部を備えた場合の回路説明図を示す。図７、図９あるいは図１１の半導体スイッチ制御回路１で、更に、記憶部３０を備えた制御回路である。図７、図９あるいは図１１の制御回路の一部を変更あるいは追加している。図１８にない部分は、図７、図９、図１１あるいは他の図と同じであるため、説明を省略する。
図１８の制御回路は、電流／電圧変換回路ＩＶＴで検出された負電流との比較対象を予め記憶部（基準値メモリー）３０に入れておき、基準値メモリーに記憶されている比較値と負電流検出値に基づき過負電流検出信号ＤＴを出す。

基準値メモリーには、負電流電流値（図１８の基準値メモリー中の「０」、「－Ａ１」、「－Ａ２」、・・）、それに対応する電圧値（図１８の基準値メモリー中の「０」、「－Ｂ１」、「－Ｂ２」、・・、電流／電圧変換回路ＩＶＴの出力電圧ＩＶＴＯ）、異常性の有無（図１８の基準値メモリー中の「ＯＫ」、「ＮＧ」）、コンパレーターＯＰＥＲ（比較器、実施形態ではコンパレーターとしてオペアンプを使用した）に入力する基準となる比較基準値（電圧、図１８の基準値メモリー中の「基準値１」、「基準値２」・・）の比較表が記憶されている。

例えば、負電流が検出されない場合、負電流電圧値（電流／電圧変換回路ＩＶＴで負電流の電流値が電圧に変換された電圧値、電流／電圧変換回路ＩＶＴの出力電圧ＩＶＴＯ）はゼロ「０」、異常性はなし（「ＯＫ」）、比較基準値はなしと記憶する。
負電流の電流値が「－Ａ１」である場合、負電流電圧値（電流／電圧変換回路ＩＶＴの出力電圧）は「－Ｂ１」、負電流が検出されたが電流値が小であるため異常性はなし（「ＯＫ」）、比較基準値はなしと記憶する。
負電流の電流値が「－Ａ２」である場合、負電流電圧値（電流／電圧変換回路ＩＶＴの出力電圧）は「－Ｂ２」、負電流が検出されたが電流値が小であるため異常性はなし（「ＯＫ」）、比較基準値はなしと記憶する。

負電流の電流値が「－Ａ２」より大きな「－Ａ３」である場合、負電流電圧値（電流／電圧変換回路ＩＶＴの出力電圧）は「－Ｂ２」より大きな「－Ｂ３」、検出された負電流が大きいため異常性あり（「ＮＧ」）、比較基準値は「基準値１」と記憶する。
負電流の電流値が「－Ａ３」より大きな「－Ａ４」である場合、負電流電圧値（電流／電圧変換回路ＩＶＴの出力電圧）は「－Ｂ３」より大きな「－Ｂ４」、検出された負電流が大きいため異常性あり（「ＮＧ」）、比較基準値は「基準値１」より大きな「基準値２」と記憶する。

負電流が検出され、電流／電圧変換回路ＩＶＴで電圧に変換されると、その出力電圧ＩＶＴＯはオペアンプＯＰＥＲの一方の端子（＋端子）に入力される。
電流／電圧変換回路ＩＶＴの出力は基準値メモリー及び基準値設定指令部ＩＮＳＳＴにも入力される。基準値メモリーは検出された負電流に対応する信号を基準値設定指令部ＩＮＳＳＴに出力する。

例えば、負電流が検出されなかった場合、電流／電圧変換回路ＩＶＴからの負電圧出力はないから、電流／電圧変換回路ＩＶＴの出力（負電圧出力なし）を受け回路基準値設定指令部ＩＮＳＳＴは基準となるコンパレーターＯＰＥＲの比較電圧（－端子）を正常時の電圧とする。この場合、メモリーから指令部には比較「基準値」の信号は出ない。

ここで、負電流の電流値が「－Ａ３」以上の場合（負電流の絶対値の大きさが「－Ａ３」以上の場合、即ち、「－Ａ３」「－Ａ４」・・の場合）に負電流の電流値が異常性あり「ＮＧ」として検出したい場合には、基準値メモリーで、負電流の電流値「－Ａ３」に対応する「基準値」として「基準値１」を記憶させておく。これは、コンパレーターＯＰＥＲの比較電圧端子（－端子）に、負電流の電流値（絶対値）が「－Ａ２」以下であれば異常性なし（ＯＫ）。「－Ａ３」以上であれば（「－Ａ３」［－Ａ４］・・であれば）異常性あり（ＮＧ）としてコンパレーターＯＰＥＲから過負電流検出信号ＤＴを出力するように、コンパレータ－ＯＰＥＲの－端子に比較電圧を設定する指令信号を出すことができる（指令部ＩＮＳＳＴから出す）旨を記憶している意味である。

この場合、指令部ＩＮＳＳＴは、負電流の電流値が「－Ａ２」以下の場合（「－Ａ２」「－Ａ１」「０」の場合）にはコンパレーターＯＰＥＲから過負電流検出信号ＤＴが出ず、「－Ａ３」以上の場合（「－Ａ３」「－Ａ４」・・の場合）には過負電流検出信号ＤＴが出るように、コンパレーターＯＰＥＲの－端子に電圧（比較電圧）を印加する。電源電圧ＶＤＤとアース間に設けられた複数の抵抗ＲＳＴによる降下電圧中、比較電圧として印加したい電圧に相当する電圧を、指令部ＩＮＳＳＴからの指令（信号）により、スイッチＳＷＳで選択してコンパレーターＯＰＥＲの比較電圧入力端子（－端子）に印加しておく。

これにより、図１８では、負電流の電流値「－Ａ２」（負電流電圧値「－Ｂ２」）より（絶対値が）大きな負電流の電流値「－Ａ３」（負電流電圧値「－Ｂ３」）が、電流／電圧変換回路ＩＮＴの出力ＩＮＶＯとして、コンパレーターＯＰＥＲの＋端子に入力されると、過負電流検出信号ＤＴが出力される。

また、負電流の電流値が「－Ａ４」以上の場合（負電流の絶対値の大きさが「－Ａ４」以上の場合、即ち、「－Ａ４」・・の場合）に負電流の電流値が異常性あり「ＮＧ」として検出したい場合には、基準値メモリーで、負電流の電流値「－Ａ４」に対応する「基準値」として「基準値２」を記憶させておく。これは、コンパレーターＯＰＥＲの比較電圧端子（－端子）に、負電流の電流値が「－Ａ３」以下（「－Ａ３」「－Ａ２」「－Ａ１」・・）であれば異常性なし（ＯＫ）。「－Ａ４」以上であれば（「－Ａ４」「－Ａ５」・・であれば）異常性あり（ＮＧ）としてコンパレーターＯＰＥＲから過負電流検出信号ＤＴを出力するように、コンパレータ－ＯＰＥＲの－端子に比較電圧を設定する指令信号を出すことができる（指令部ＩＮＳＳＴから出す）旨を記憶している意味である。

この場合、指令部ＩＮＳＳＴは、負電流の電流値が「－Ａ３」以下の場合（「－Ａ３」「－Ａ２」「－Ａ１」「０」の場合）にはコンパレーターＯＰＥＲから過負電流検出信号ＤＴが出ず、「－Ａ４」以上の場合（「－Ａ４」・・の場合）には過負電流検出信号ＤＴが出るように、コンパレーターＯＰＥＲの－端子に電圧（比較電圧）を印加する。電源電圧ＶＤＤとアース間に設けられた複数の抵抗ＲＳＴによる降下電圧中、比較電圧として印加したい電圧に相当する電圧を、基準値設定指令部ＩＮＳＳＴからの指令（信号）により、スイッチＳＷＳで選択してコンパレーターＯＰＥＲの比較電圧入力端子（－端子）に印加しておく。これにより、図１８では、負電流の電流値「－Ａ３」（負電流電圧値「－Ｂ３」）より（絶対値が）大きな負電流の電流値「－Ａ４」（負電流電圧値「－Ｂ４」）が、電流／電圧変換回路ＩＮＴの出力ＩＮＶＯとして、コンパレーターＯＰＥＲの＋端子に入力されると、過負電流検出信号ＤＴが出力されるようにする。

上述したようにコンパレーターＯＰＥＲの－端子には比較電圧が入力される。基準値設定指令部ＩＮＳＳＴからの指定信号により、比較電圧は電源電圧ＶＤＤとアースとの間を抵抗ＲＳＴによる抵抗分割により分圧された電圧のいずれかがスイッチＳＷＳで選択されて入力される。

このようにすることにより、入力電圧異常等の場合に、その許容範囲をきめ細かく決めたり、異常の程度に応じた制御方法を種々柔軟に決めること等が可能となる。制御の目的や制御の用途に応じた柔軟な制御が可能となる。

なお、図１８のような基準値メモリーを使用せず、簡易に構成することもできる。例えば、図１８の回路でコンパレーターＯＰＥＲの一方の入力部（＋側）に負電流の電流／電圧変換回路ＩＶＴの出力を入力させる。他方の入力部（－側）・アース間にコンデンサを接続する。コンデンサには異常とする負電流の下限に対応する電圧となるように電荷を与える。すると、記憶部はコンデンサに対応し、基準値関連情報はコンデンサの電圧値（あるいは電荷量）に対応する。
このように、「記憶部」はデジタル的記憶を行う記憶部の他、上記コンデンサのようなアナログ的な記憶をするもの、あるいはデジタル的な記憶とアナログ的記憶の併用の記憶を行うものであってもよい。

６．各種の半導体スイッチ
半導体スイッチ２００としては種々の半導体スイッチがある。
最も一般的は半導体スイッチは半導体の素材としＴシリコンを用いたものである。シリコンと主体とする半導体基体上に、ドレイン電極Ｄ、ソース電極Ｓ、ゲート電極Ｇを形成してシリコンの絶縁層ＩＮＳで隔離することで、ＭＯＳ型ＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、金属酸化物半導体電界効果トランジスタ）の半導体スイッチを構成する。

また、半導体スイッチ２００としては、内蔵又は外付けダイオードを有する窒化ガリウム半導体スイッチ、シリコンカーバイド半導体スイッチ、酸化ガリウム半導体スイッチ及びダイヤモンド半導体スイッチを用いることができる。
半導体の材料として、窒化ガリウム半導体スイッチは窒化ガリウムを用い、シリコンカーバイド半導体スイッチはシリコンカーバイドを用い、酸化ガリウム半導体スイッチは酸化ガリウムを用い、ダイヤモンド半導体スイッチはダイヤモンドを用いた半導体スイッチである。

本発明によれば上記半導体スイッチを高速にスイッチングする場合であっても、過電流破壊、過電圧破壊、異常発振等の少なくとも１つを抑制できる。

（１）窒化ガリウム半導体スイッチ
窒化ガリウム半導体スイッチの例を図１９に図示する。
シリコン基体（基板）Ｓｉの上に（図面での上側に）バッファ層Ｂｕｆｆｅｒ層が設けられ、その上に窒化ガリウム層ＧａＮが形成されている。その上に窒化アルミニウムガリウム層ＡｌＧａＮ（Ａｌｍｉｎｉｕｍ Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）層が形成されている。その上にソース電極Ｓ、ドレイン電極Ｄ、ゲート電極Ｇが形成されている。これらの電極間には絶縁層ＩＮＳが形成されている。なお、ＧａＮ層の上部には二次元電子ガス２ＤＥＧ（Ｔｗｏ Ｄｉｍｅｎｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）が分布している。半導体基体１Ａは全体として窒化ガリウム（ＧａＮ）系半導体基体となっている。
ドレイン電極Ｄ、ソース電極Ｓ、ゲート電極Ｇで半導体スイッチを構成する。

半導体基体１Ａとして窒化ガリウム系半導体基体を用いると、半導体基体１Ａ上に半導体スイッチ等を半導体プロセスで作成する際に、高絶縁耐圧や低導通抵抗特性、高速スイッチング性等を容易に付与することができる。大電流や高電圧のスイッチングを行う半導体制御用、パワー用としても適する。

（２）シリコンカーバイド半導体スイッチ
シリコンカーバイド半導体スイッチは、半導体の材料としてシリコンカーバード（ＳｉＣ）を使用した半導体スイッチである。シリコンカーバイドはシリコン（Ｓｉ）と炭素（Ｃ）を用いて構成される。

絶縁破壊電界強度がシリコン（Ｓｉ）の約１０倍、バンドギャップがシリコンの約３倍と優れている。また、ｐ型、ｎ型の制御が広い範囲で可能である。また、シリコンの限界とされる２００℃を超える高温での動作も可能である。

（３）酸化ガリウム半導体スイッチ
酸化ガリウム半導体スイッチは、半導体材料として酸化ガリウム（Ｇａ_２Ｏ_３）を用いた半導体スイッチである。

ウエハーの製造方法がほぼシリコンと同様であり製造しやすい。バンドギャップが高くパワーデバイス材料として優れる。また、パワー半導体材料として向いていることを示す指数であるバリガー性能指数も高い。

（４）ダイヤモンド半導体スイッチ
主として人工ダイヤモンドを使用した半導体である。

特に禁制帯幅（バンドギャップ）、絶縁破壊電界、移動度、熱伝導率で優れる。バンドギャップや絶縁破壊電界が高く、出力電圧を高くできる。移動度が高いため電流を流した際の抵抗値が低くなり、消費電力を低減できる。さらに熱伝導率が高いので放熱性に優れ、高電圧をかけた際の熱リスクを抑制可能である。現在主流のシリコン半導体に比べ、数十倍から数百倍とも言われる大幅な高速化が可能である。

７．その他（第１電極・第２電極間の容量）
半導体スイッチ２００の第１電極Ｄ・第２電極Ｓ間に、図２０に示す容量ＣＤＳがあってもよい。容量ＣＤＳは寄生容量、外付け容量、あるいはこれらの両者であってもよい。

８．半導体スイッチの制御方法
半導体スイッチ２００は次のような制御方法で制御する。
まず、制御する対象は、第１電極Ｄと、第２電極Ｓと、ゲート電極Ｇと、第１電極Ｄ・第２電極Ｓ間に設けられたダイオード（ボディダイオードＢＤ又はボディダイオード以外のダイオードＢＤＯ又は両者のダイオード）と、を有する半導体スイッチ２００である。この半導体スイッチ２００は、ゲート電極Ｇにゲート電圧ＶＧＳを印加することにより第１電極Ｄ・第２電極Ｓ間のオン／オフ制御を行う。

ダイオード（ボディダイオードＢＤ又はボディダイオード以外のダイオードＢＤＯ又は両者のダイオード）を流れる負電流を検出する。
検出された負電流の検出値に関する情報に基づいて半導体スイッチ２００のオン／オフ制御の補正をする。
動作の詳細について実施形態１等で説明した通りである。
このような方法で半導体スイッチ２００を制御することにより、過電流破壊抑制等、実施形態１等で説明した効果を得ることができる。
なお、補正制御としては、ゲート電圧のオン信号時間幅の補正制御、ゲート電極を流れるゲート電流の電流値補正制御、及び、ゲート電圧の電圧値の補正制御がある。

９．インテリジェントパワーモジュール。
図１に示すように、半導体スイッチ２００、半導体スイッチ制御回路１、出力側に設けられた絶縁トランス４００、整流用のダイオード５００、出力部コンデンサ６００でインテリジェントパワーモジュール１００を構成した。

端子Ｔ１、Ｔ２間に入力電圧ＶＩが印加され、端子Ｔ２から入力伝習が流入する。端子Ｔ３、Ｔ４から出力電圧が出力される。端子Ｔ４から出力電流が流出する。端子Ｔ２は入力側のアース端子、Ｔ４は出力側のアース端子としている。半導体スイッチ制御回路１の駆動用電源は端子ＴＶＤＤから供給される。

このようなインテリジェントパワーモジュールは、半導体スイッチ２００やそれを的確に制御する半導体スイッチ制御回路１等が一体化されているため、過電流破壊等が生じ難いスイッチング電源等を容易に構成することができる。

１０．スイッチング電源装置
上記の半導体スイッチ制御回路又はインテリジェントパワーモジュールを備えたスイッチング電源装置を構成することができる。
スイッチング電源装置は、例えば、上記のインテリジェントパワーモジュールと入力部コンデンサ４等から構成することができる。
このようなスイッチング電源装置は過電流破壊等を抑制した安定的電源装置である。

１…半導体スイッチ制御回路、２、２Ｐ…入力電源、３、３Ｐ…整流回路、４，４Ｐ…コンデンサ、１０…ゲート電極駆動制御部、２０…負電流検出部、３０…記憶部、４０…補正制御部、１００…ＩＰＭ、１００Ｐ…電源制御ＩＣ、２００、２００Ｐ…半導体スイッチ、４００…絶縁トランス、５００…ダイオード、７００…負荷、８００…過大スイッチング電流検出回路、１０００…スイッチング電源装置、２０００…電力変換回路、ＢＤ…ボディダイオード、ＢＤＯ…外付けダイオード、ＣＧＤ…ゲート電極・第１電極（ドレイン電極）間容量、ＣＧＳ…ゲート電極・第２電極（ソース電極）間容量、ＣＧＤ…第１電極・第２電極（ドレイン電極・ソース電極）間容量、Ｄ、Ｄ１…第１電極（ドレイン電極）、Ｓ、Ｓ１…第２電極（ソース電極）、Ｇ、Ｇ１…ゲート電極、ＶＧＳ…ゲート電圧（ゲート電極・ソース電極間電圧、ゲート電極・第２電極間電圧）、ＶＧＳＲ、ＶＧＳＪ…ゲート電極に印加するゲート電圧、ＶＤＳ…第１電極・第２電極間電圧（ドレイン電極・ソース電極間電圧、ドレイン電圧）、ＶＤＳＤ…負の第１電極・第２電極間電圧（ドレイン電極・ソース電極間電圧、ドレイン電圧）、ＶＤＳＲ…リンギングが生じた第１電極・第２電極間電圧（ドレイン電極・ソース電極間電圧、ドレイン電圧）、ＶＧ１…ゲート電極印加電圧、ＶＺ……抵抗ＲＺによる降下電圧、ＶＩＴ…Ｖ／Ｉ（電圧／電流）変換回路、ＤＶ…電圧検出器、ＩＮＴ…積分回路、ＣＤＯ…垂下特性制御部、ＤＩＮＶ…入力電圧検出部、ＩＤ…負電流、ＩＳＷ、ＩＺ……スイッチング電流、ＩＳＷＤ…負のスイッチング電流、ＩＳＥＷ…振動現象が生じたスイッチング電流、ＩＧ…ゲート電流、ＩＶＴ…電流／電圧変換回路、ＶＲＥＦ…コンパレーター（オペアンプ）に入力される比較電圧、ＤＩＳＷ…スイッチング電流検出器、ＯＮＥＳ１、ＯＮＥＳ２、ＯＮＥＳ３…ワンショット回路、ＩＮＳＧ１…ゲート電極印加パルス幅指令回路、ＩＮＳＧ２…ゲート電流制限指令信号発生回路、ＩＮＳＧ３…ゲート電圧制限指令信号発生回路、ＩＮＳＳＴ…基準値設定指令部、ＳＷＫ、ＳＷＶ、ＳＷＳ…スイッチ、ＩＩ、ＩＩＰ…入力電流、ＶＩ、ＶＩＰ…入力電圧、ＩＯ、ＩＯＰ…出力電流、ＶＯ、ＶＯＰ…出力電圧、Ｔ１、Ｔ２、Ｔ３、Ｔ４、ＴＶＤＤ……端子、ＶＤＤ…制御回路用電源、Ｆ／Ｂ…フィードバック回路、ＲＫ、ＲＢＤ、ＲＳ、ＲＶＧ、ＲＳＴ、ＲＯＰ…抵抗、ＶＲＢＤ…抵抗ＲＢＤの両端間の電圧、ＯＰＥＣ…オペアンプ、ＯＰＥＲ…コンパレーター（オペアンプ）、ＶＯＰ…オペアンプの出力電圧、ＣＯＰ…コンデンサ、ＷＩ…電路、ＣＯＩ…ロゴスキーコイル、１Ａ…半導体基体

Claims (14)

1. 第１電極と、第２電極と、ゲート電極と、前記第１電極・前記第２電極間の内蔵又は外付けのダイオードと、を有する半導体スイッチの、前記ゲート電極の電気的制御により前記第１電極・前記第２電極間のオン／オフ制御を行う半導体スイッチ制御回路であって、
   前記ダイオードを流れる負電流を検出する負電流検出部と、
   少なくとも前記負電流検出部によって検出された前記負電流の検出値に関する情報に基づいて前記オン／オフ制御の補正をする補正制御部と、を備え、
   前記補正制御部は、入力電源起動時及び入力電圧異常時のいずれかの場合に、補正制御することを特徴とする半導体スイッチ制御回路。
2. 前記負電流検出部は、前記第１電極・前記第２電極間に流れる電流を検出することにより、前記ダイオードを流れる負電流を検出するものであることを特徴とする請求項１に記載の半導体スイッチ制御回路。
3. 前記ダイオードが主として前記第１電極・前記第２電極間のボディダイオードであることを特徴とする請求項１または２に記載の半導体スイッチ制御回路。
4. 前記ダイオードが前記第１電極・前記第２電極間のボディダイオードと、前記第１電極・前記第２電極間の前記ボディダイオード以外のダイオードであることを特徴とする請求項１または２に記載の半導体スイッチ制御回路。
5. 前記補正制御部は、前記負電流検出部で検出された負電流が所定である場合に前記オン／オフ制御の補正をするものであることを特徴とする請求項１乃至４のいずれかに記載の半導体スイッチ制御回路。
6. 前記補正制御部は、前記負電流の検出値に関する情報に基づいて、前記ゲート電極・前記第２電極間の電圧であるゲート電圧のオン信号時間幅の補正をするゲートオン信号時間幅補正制御部を有することを特徴とする請求項１乃至５のいずれかに記載の半導体スイッチ制御回路。
7. 前記補正制御部は、前記負電流の検出値に関する情報に基づいて、前記ゲート電極を流れるゲート電流の電流値を補正するゲート電流補正制御部を有することを特徴とする請求項１乃至５のいずれかに記載の半導体スイッチ制御回路。
8. 前記ゲート電流補正制御部は、前記ゲート電流として、前記ゲート電極の容量を充電するゲートソース電流と、前記ゲート電極の前記容量に蓄積された電荷を放電するゲートシンク電流、の少なくとも１つを補正制御するものであることを特徴とする請求項７に記載の半導体スイッチ制御回路。
9. 前記補正制御部は、前記負電流の検出値に関する情報に基づいて、前記ゲート電極・前記第２電極間の電圧であるゲート電圧の電圧値を補正するゲート電圧補正制御部を有することを特徴とする請求項１乃至５のいずれかに記載の半導体スイッチ制御回路。
10. 第１電極と、第２電極と、ゲート電極と、前記第１電極・前記第２電極間の内蔵又は外付けのダイオードと、を有する半導体スイッチの、前記ゲート電極の電気的制御により前記第１電極・前記第２電極間のオン／オフ制御を行う半導体スイッチ制御回路であって、
    前記ダイオードを流れる負電流を検出する負電流検出部と、
    少なくとも前記負電流検出部によって検出された前記負電流の検出値に関する情報に基づいて前記オン／オフ制御の補正をする補正制御部と、を備え、
    前記補正制御部は、前記負電流の検出値に関する情報に基づいて、前記ゲート電極・前記第２電極間の電圧であるゲート電圧の電圧値を補正するゲート電圧補正制御部を有することを特徴とする半導体スイッチ制御回路。
11. 前記半導体スイッチ制御回路は、更に、前記ダイオードを流れる前記負電流の基準値関連情報を記憶する記憶部を備え、
    前記補正制御部は、前記負電流検出部によって検出された前記負電流の前記検出値に関する情報と、前記記憶部に記憶された前記基準値関連情報と、に基づいて、前記オン／オフ制御の補正を行うものであることを特徴とする請求項１乃至１０のいずれかに記載の半導体スイッチ制御回路。
12. 半導体スイッチと、請求項１乃至１１のいずれかに記載の半導体スイッチ制御回路と、を備えたことを特徴とするインテリジェントパワーモジュール。
13. 前記半導体スイッチは、窒化ガリウム半導体スイッチ、シリコンカーバイド半導体スイッチ、酸化ガリウム半導体スイッチ及びダイヤモンド半導体スイッチのうち少なくとも１の半導体スイッチであることを特徴とする請求項１２に記載のインテリジェントパワーモジュール。
14. 請求項１２または１３に記載のインテリジェントパワーモジュールを備えたことを特徴とするスイッチング電源装置。

Images