WO2018235423A1 - 整流回路および電源装置 - Google Patents

整流回路および電源装置 Download PDF

Info

Publication number
WO2018235423A1
WO2018235423A1 PCT/JP2018/016394 JP2018016394W WO2018235423A1 WO 2018235423 A1 WO2018235423 A1 WO 2018235423A1 JP 2018016394 W JP2018016394 W JP 2018016394W WO 2018235423 A1 WO2018235423 A1 WO 2018235423A1
Authority
WO
WIPO (PCT)
Prior art keywords
hemt
voltage
diode
rectifier circuit
current
Prior art date
Application number
PCT/JP2018/016394
Other languages
English (en)
French (fr)
Inventor
竹史 塩見
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US16/613,960 priority Critical patent/US10848076B2/en
Priority to CN201880032746.7A priority patent/CN110741546B/zh
Publication of WO2018235423A1 publication Critical patent/WO2018235423A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4233—Arrangements for improving power factor of AC input using a bridge converter comprising active switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/2176—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only comprising a passive stage to generate a rectified sinusoidal voltage and a controlled switching element in series between such stage and the output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present disclosure relates to a switching power supply device, and more particularly, to a rectifier circuit including a HEMT (High Electron Mobility Transistor) as a switching element, and a power supply device using the same.
  • HEMT High Electron Mobility Transistor
  • Switching power supply devices are widely used as power supply devices for electronic devices.
  • a MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • a diode having a PN junction is parasitic between the drain and source of the MOSFET. As current flows through the parasitic diode, charge is accumulated in the PN junction and reverse recovery current flows. Therefore, in the switching power supply using the MOSFET, there is a problem that the switching loss increases due to the reverse recovery current flowing.
  • Patent Document 1 as a power supply circuit with reduced switching loss, a second diode is provided in parallel with a first diode connected in reverse parallel to a semiconductor switching element, and magnetic energy stored in the current path via the second diode Describes a power switching circuit that reduces the reverse recovery current. A similar circuit is described in Non-Patent Document 1.
  • a transistor using a compound semiconductor is known as a transistor not including a parasitic diode.
  • HEMT which is a kind of transistor using a compound semiconductor.
  • the HEMT is an N-channel transistor having a two-dimensional electron gas as a channel and does not include a parasitic diode having a PN junction. For this reason, in the HEMT, no charge is accumulated in the PN junction and no reverse recovery current flows. Therefore, according to the power supply device using the HEMT, the switching loss can be significantly reduced.
  • the above-mentioned problems include, for example, a HEMT and a diode connected in reverse parallel to the HEMT, and the forward voltage drop when the conduction of the diode starts is the amount of rectified current when the HEMT performs reverse conduction in the ON state Is smaller than the voltage drop when the HEMT corresponding to the reverse conduction in the OFF state, and the inductance of the path through the diode is smaller than the inductance of the path through the HEMT among the paths connecting the source terminal and the drain terminal of the HEMT.
  • the amount of charge stored in the parasitic capacitance of the diode can be resolved by a rectifier circuit that is less than the amount of charge stored in the output capacitance of the HEMT.
  • the above problems can also be solved by a power supply circuit provided with such a rectifier circuit.
  • the rectifier circuit when the HEMT is reversely conducted in the on state and the rectified current is flowing, when the HEMT is turned off, a part of the rectified current flows via the diode and on the path via the diode
  • the magnetic energy is stored in the inductor (difference in inductance between the two paths).
  • the rectified current ceases, the stored magnetic energy generates a low voltage and the HEMT output capacitance is charged by the low voltage. Therefore, the switching loss due to the charge accumulated in the output capacitance of the HEMT can be reduced.
  • the power supply circuit including the above-described rectifier circuit, the power supply circuit with reduced switching loss can be configured using the rectifier circuit with reduced switching loss.
  • boost chopper circuit boost converter circuit
  • FIG. 1 is a circuit diagram of the rectifier circuit according to the first embodiment.
  • the rectifier circuit 10 shown in FIG. 1 includes the HEMT 11 and the diode 12.
  • the anode terminal of the diode 12 is connected to the source terminal of the HEMT 11, and the cathode terminal of the diode 12 is connected to the drain terminal of the HEMT 11.
  • the diode 12 is connected in anti-parallel to the HEMT 11.
  • An element that does not interfere with the operation of the rectifier circuit 10 may be provided on the path connecting the diode 12 to the HEMT 11 in reverse parallel.
  • the flow of current from the source terminal to the drain terminal of the HEMT 11 is called reverse conduction, and the current flowing at the time of reverse conduction is called reverse current.
  • two points A and B are set.
  • the GaN-HEMT is suitable for the rectifier circuit 10 because it has higher breakdown strength and lower resistance than silicon transistors.
  • the SiC-SBD is suitable for the rectifier circuit 10 because it does not generate reverse recovery current and has a high breakdown voltage.
  • the HEMT 11 may be a GaAs (gallium arsenide) based, InP (indium phosphorus) based, or SiGe (silicon germanium) based HEMT.
  • an FRD (Fast Recovery Diode) or a Schottky barrier diode made of silicon may be used.
  • GaN-HEMTs have the advantage of smaller output capacitance than silicon transistors and silicon carbide transistors. When the diode is connected in anti-parallel to the GaN-HEMT having a small output capacity, the above merit is lost because the capacity is increased.
  • the rectifier circuit 10 has the following features. First, the forward voltage drop when the conduction of the diode 12 starts is higher than the voltage drop when the HEMT 11 corresponding to the amount of the rectified current when the HEMT 11 is reversely conductive when the HEMT 11 is reversely conductive. small. Second, among the paths connecting the source terminal and the drain terminal of the HEMT 11, the inductance of the path via the diode 12 is larger than the inductance of the path via the HEMT 11. Third, the amount of charge stored in the parasitic capacitance of the diode 12 is smaller than the amount of charge stored in the output capacitance of the HEMT 11.
  • the HEMT 11 is reversely conducted, and the rectified current flows upward through the rectifier circuit 10 in the drawing.
  • point A functions as a branch point of the rectified current
  • point B functions as a junction of the rectified current.
  • the inductance of the path via the diode 12 is larger than the inductance of the path via the HEMT 11 (second feature).
  • the inductor 13 is described on the path through the diode 12 in the drawing.
  • the inductor 13 is for representing the magnitude relationship between the inductances of the two paths, and is not necessarily an inductor element.
  • the HEMT 11 has an output capacitance 14 and the diode 12 has a parasitic capacitance 15.
  • the output capacitance 14 of the HEMT 11 includes a drain-source capacitance and a drain-gate capacitance. The latter is smaller than the former, so the latter is omitted in the drawing.
  • the parasitic capacitance 15 of the diode 12 is a capacitance between the anode and the cathode.
  • the rectified current flowing through the rectifier circuit 10 is, for example, a square wave induced using an inductor.
  • a high voltage is applied to point B with reference to point A.
  • the rectified current is a rectangular wave changing between 0 A and 20 A, and a voltage of 400 V is applied to point B with reference to point A when the rectified current does not flow.
  • the silicon transistor has a predetermined withstand voltage performance when a voltage in a predetermined direction is applied, but easily conducts when a voltage in the reverse direction is applied.
  • a silicon transistor has a predetermined withstand voltage performance when a positive voltage is applied to the drain terminal with respect to the source terminal, but easily conducts when a positive voltage is applied to the source terminal with respect to the drain terminal. The reason is that when a reverse voltage is applied, a parasitic diode antiparallel connected to the silicon transistor conducts.
  • SJMOS Super Junction Metal Oxide Semiconductor
  • FIG. 2 is a characteristic diagram of the SJMOS parasitic diode.
  • the horizontal axis represents source-drain voltage (forward voltage drop), and the vertical axis represents forward current.
  • the forward voltage drop at a current of 2 A is about 0.7 V
  • the forward voltage drop at a current of 20 A is about 0.8 V.
  • the forward voltage drop of the parasitic diode of the silicon transistor is small for use in the rectifier circuit 10.
  • the forward voltage drop of the diode 12 is required to be smaller than 0.8 V in order to allow current to flow through the diode 12. Ru.
  • a diode having such characteristics does not exist.
  • the HEMT 11 Since the HEMT 11 does not have a parasitic diode, the HEMT 11 does not generate a voltage drop due to the parasitic diode. On the other hand, since the HEMT 11 has a lateral structure (a structure in which the source electrode, the gate electrode, and the drain electrode are formed on the same surface), a voltage drop occurs when the HEMT 11 is reversely conducted. The voltage drop during reverse conduction of the HEMT 11 can be larger than the voltage drop due to the parasitic diode of the silicon transistor.
  • FIG. 3 is a diagram showing a method of controlling the gate voltage of the HEMT 11.
  • a transistor 21 is provided between the gate terminal and the source terminal of the HEMT 11.
  • the drain terminal of the transistor 21 is connected to the gate terminal of the HEMT 11, and the source terminal of the transistor 21 is connected to the source terminal of the HEMT 11.
  • a resistor or a diode may be provided on the path connecting the HEMT 11 and the transistor 21.
  • the gate voltage of the HEMT 11 is controlled to the same level as the source voltage.
  • a positive voltage voltage in the reverse direction
  • the gate voltage rises with the source voltage and becomes higher than the drain voltage.
  • the HEMT 11 conducts reversely.
  • the HEMT 11 has a positive threshold voltage
  • the gate terminal and the source terminal of the HEMT 11 are short-circuited, and the HEMT 11 is reversely conductive to increase the voltage drop during reverse conduction of the HEMT 11 and facilitate current flow to the diode 12 Can.
  • FIG. 4 is a characteristic diagram of GaN-HEMT and SiC-SBD.
  • the vertical axis represents the current flowing through the GaN-HEMT or SiC-SBD
  • the horizontal axis represents the voltage drop during reverse conduction of the GaN-HEMT or the forward voltage drop of the SiC-SBD.
  • the solid line graph shows the characteristics of the SiC-SBD according to the present embodiment.
  • the broken line graph shows the characteristics of the GaN-HEMT according to the present embodiment having a threshold voltage of 2V.
  • the dashed-dotted graph shows the characteristics of a GaN-HEMT having a threshold voltage of 0V. The latter two characteristics are the characteristics when the gate-source voltage is 0 V (characteristics when the GaN-HEMT is in the off state).
  • the graph of the dashed-two dotted line will be described in the third embodiment.
  • the slope of each graph indicates the resistance component of the element.
  • the four graphs shown in FIG. 4 are linear approximations of measured data.
  • a HEMT having a threshold voltage of 0V conducts reversely at a lower voltage than a HEMT having a threshold voltage of 2V.
  • a normally on type HEMT (not shown) conducts reversely at a lower voltage than a HEMT having a threshold voltage of 0V. The lower the voltage at which the reverse conduction starts, the smaller the voltage drop at reverse conduction.
  • the HEMT 11 having a positive threshold voltage is used in order to increase the voltage drop during reverse conduction.
  • the threshold voltage of the HEMT 11 is preferably 0.5 V or more and 5 V or less, and more preferably 1 V or more and 3 V or less.
  • the voltage drop during reverse conduction of the GaN-HEMT having a threshold voltage of 2 V is about 2.1 V when the current is 2 A and about 3.0 V when the current is 20 A.
  • the voltage drop at the time of reverse conduction of the HEMT 11 is larger than the voltage drop caused by the parasitic diode of the silicon transistor, so that current tends to flow to the diode 12 at the time of reverse conduction of the HEMT 11.
  • the forward voltage drop when the conduction of the SiC-SBD starts is 1V.
  • the forward voltage drop of the SiC-SBD is about 1.4 V when the current is 2 A and about 5.0 V when the current is 20 A.
  • the forward voltage drop of the SiC-SBD is small when the current is small, but is larger than the voltage drop during reverse conduction of the GaN-HEMT when the current is higher than a predetermined level.
  • the SiC-SBD conducts at a low voltage, but when the current increases, the forward voltage drop of the SiC-SBD increases due to the influence of the resistance component.
  • the forward voltage drop of the diode 12 is smaller than the voltage drop at reverse conduction of the HEMT 11 within the range of the current used. In the example shown in FIG. 4, it is most preferable that this condition is satisfied within the range of 0 A or more and 20 A or less. In simple terms, it seems that the resistance of the diode 12 should be reduced. However, when the resistance of the diode 12 is reduced, the parasitic capacitance 15 of the diode 12 is increased, and the charge stored in the parasitic capacitance 15 is increased.
  • the amount of charge accumulated in the parasitic capacitance 15 of the diode 12 is required to be smaller than the amount of charge accumulated in the output capacitance 14 of the HEMT 11 (third feature ). Therefore, the parasitic capacitance 15 that affects this condition (forward voltage drop) can not be unconditionally reduced. In other words, the resistance component affecting the parasitic capacitance 15 can not be unconditionally reduced.
  • the solid line graph shown in FIG. 4 is set so that the resistance of the diode 12 does not become too high while minimizing the amount of charge accumulated in the parasitic capacitance 15 of the diode 12.
  • the HEMT 11 corresponding to the amount of rectified current when the HEMT 11 is reversely conducting when the HEMT 11 is on is in the OFF state when the conduction of the diode 12 starts. It is required to be smaller than the voltage drop at the time of reverse conduction (first feature).
  • the forward voltage drop when the conduction of the diode 12 starts is 1.0 V
  • the amount of rectified current when the HEMT 11 is reversely conducting in the ON state is 20 A
  • the HEMT 11 corresponding to 20 A is in the OFF state.
  • the voltage drop when conducting is about 3.0V. Therefore, the rectifier circuit 10 has the first feature.
  • the forward voltage drop of the diode 12 corresponding to 10% of the amount of rectified current when the HEMT 11 is reversely conducted in the ON state is the HEMT 11 in the ON state. It is preferable to have a feature (fourth feature) that is 0.2 V or more smaller than the voltage drop when the HEMT 11 corresponding to the amount of reverse current conducts reverse conduction in the off state.
  • the difference in voltage drop is preferably 0.2 V or more and 10 V or less, and more preferably 0.5 V or more and 10 V or less.
  • the forward voltage drop of SiC-SBD corresponding to 2A is about 1.4V
  • the voltage drop of GaN-HEMT corresponding to 20A is about 3.0V. Therefore, the rectifier circuit 10 has the fourth feature. In this case, the forward voltage drop of the SiC-SBD corresponding to 2A may be 2.8 V or less.
  • the inductor 13 will be described.
  • an inductor 13 is provided on a path via the diode 12. Since the rectifier circuit 10 has the first feature, part of the current flowing through the HEMT 11 when the HEMT 11 is reversely conducted in the on state flows through the diode 12 after the HEMT 11 is turned off. When this current flows through the inductor 13, magnetic energy is accumulated in the inductor 13. When the output capacitance 14 of the HEMT 11 is charged using the inductor 13, the inductance of the path via the HEMT 11 interferes with charging. Therefore, it is preferable that the inductance of the path passing through the HEMT 11 be as small as possible.
  • the inductance of the path via the diode 12 is preferably twice or more, and more preferably 10 times or more the inductance of the path via the HEMT 11. It is preferable that the difference in inductance is large, but if the difference is too large, it takes time when the current increases. For this reason, it is preferable that the inductance of the path passing through the diode 12 be equal to or less than 100,000 times the inductance of the path passing through the HEMT 11.
  • the inductance means an inductance around 0 A of current.
  • inductor 13 is provided between the point A and the anode terminal of the diode 12 in FIG. 1, an inductor may be provided between the point B and the cathode terminal of the diode 12. Inductors may be provided both to the anode terminal and between the point B and the cathode terminal of the diode 12. The same effect can be obtained if the inductance is the same regardless of where the inductor is provided.
  • the former is the amount of charge that flows when the output capacitance 14 is charged to a predetermined voltage
  • the latter is the amount of charge that flows when the parasitic capacitance 15 is charged to a predetermined voltage.
  • the amount of charge accumulated in the parasitic capacitance 15 be as small as possible.
  • the amount of charge stored in the parasitic capacitance 15 is 70% or more of the amount of charge stored in the output capacitance 14, it is a problem that the loss due to the charge stored in the parasitic capacitance 15 is large.
  • the amount of charge stored in the parasitic capacitance 15 is 0.5% or less of the amount of charge stored in the output capacitance 14, it is a problem that the resistance of the diode 12 is large. Therefore, the amount of charge accumulated in parasitic capacitance 15 is preferably 0.5% or more and 70% or less of the amount of charge accumulated in output capacitance 14, and the amount of charge accumulated in output capacitance 14 More preferably, it is 5% or more and 30% or less.
  • the amount of charge stored in the output capacitance of the GaN-HEMT is 110 nC
  • the amount of charge stored in the parasitic capacitance of the SiC-SBD is 8 nC.
  • the amount of charge stored in the parasitic capacitance 15 is about 7% of the amount of charge stored in the output capacitance 14 and is within the preferred range.
  • FIG. 5 is a cross-sectional view of a GaN-HEMT.
  • the GaN-HEMT has a structure in which a GaN layer 32 and an AlGaN layer 33 are formed on a silicon substrate 31, and a source electrode 34, a gate electrode 35, and a drain electrode 36 are arranged side by side.
  • a two-dimensional electron gas layer 37 is formed between the GaN layer 32 and the AlGaN layer 33.
  • the silicon substrate 31 is N-doped and functions as a conductive layer.
  • the two-dimensional electron gas layer 37 under the gate electrode 35 is depleted when the gate-source voltage is 0V.
  • the silicon substrate 31 and the source electrode 34 are electrically connected by means not shown.
  • a buffer layer may be provided between the silicon substrate 31 and the GaN layer 32.
  • a conductive layer (silicon substrate 31) exists below the two-dimensional electron gas layer 37, and the conductive layer and the source electrode 34 are electrically connected. Therefore, a capacitance is formed between the drain electrode 36 and the conductive layer having the same voltage as the source electrode 34. A capacitance is also formed between the two-dimensional electron gas layer 37 connected to the drain electrode 36 and the conductive layer. Thus, since two capacitances are newly formed, the output capacity of the GaN-HEMT is increased.
  • FIG. 6 is a diagram showing the details of the output capacitance 14 of the HEMT 11.
  • the output capacitance 14 includes a general output capacitance 14 a and an output capacitance 14 b resulting from the conductive layer.
  • two output capacitors 14 a and 14 b are described as one output capacitor 14.
  • the conductive layer of the HEMT is not limited to the N-doped silicon substrate, and the same result can be obtained for the P-doped silicon substrate and other members having conductivity.
  • FIG. 7 is a characteristic diagram of a GaN-HEMT.
  • the horizontal axis represents drain voltage
  • the vertical axis represents output capacitance.
  • the rated voltage of the GaN-HEMT is 650V.
  • the output capacitance of the GaN-HEMT changes according to the drain voltage. The output capacitance increases as the drain voltage decreases, and particularly increases when the drain voltage is equal to or less than a predetermined value (here, 50 V).
  • FIG. 8 is a diagram showing modeled characteristics of the GaN-HEMT.
  • the characteristics shown in FIG. 8 are obtained by linear approximation of the characteristics shown in FIG.
  • a rectifier circuit including the HEMT 11 and not including the diode 12 and the inductor 13 is referred to as a rectifier circuit according to a comparative example.
  • a loss occurs when the output capacitance 14 of the HEMT 11 is charged.
  • loss is likely to occur when the output capacitor 14 is charged at a high voltage (a voltage of 400 V applied to the drain terminal of the HEMT 11).
  • Most of the losses occur when the voltage on the output capacitance 14 is low at the early stages of charging. Since the output capacitance 14 of the HEMT 11 is large when the voltage is low (see FIG. 8), the voltage rise of the output capacitance 14 is delayed at the initial stage of charging, and the long period of low voltage leads to a larger loss.
  • Become The charge that flows when the voltage of the output capacitor 14 is low causes a larger loss than the charge that flows when the voltage of the output capacitor 14 is high.
  • the diode 12 and the inductor 13 charge the output capacitance 14 of the HEMT 11 when the voltage of the output capacitance 14 is low.
  • the inductor 13 generates a low voltage when the voltage of the output capacitor 14 is low, and charges the output capacitor 14 of the HEMT 11 using this. Therefore, the loss can be effectively reduced for a GaN-HEMT in which the output capacity is larger as the voltage is lower.
  • the average of the output capacitance 14 of the HEMT 11 when the drain voltage of the HEMT 11 is within the range of 0% to 10% of the rated voltage is the HEMT 11 when the drain voltage of the HEMT 11 is the rated voltage. Is preferably twice or more, more preferably four times or more.
  • the output capacitance is 1050 pF when the drain voltage is 0 V or more and 50 V or less, and the output capacitance is 150 pF when the drain voltage is 50 V or more and 650 V.
  • the average of the output capacitance is 840 pF.
  • the average of the output capacitances can be said to be a more preferable value since the drain voltage is 5.6 times the output capacitance at the rated voltage.
  • the operation of the rectifier circuit 10 will be described below.
  • a positive voltage is applied to point A with reference to point B.
  • the rectifier circuit 10 is reversely conducted to flow a predetermined amount of rectified current.
  • the HEMT 11 turns on after the rectified current starts to flow.
  • the rectified current flows through the HEMT 11 while the HEMT 11 is in the on state.
  • the HEMT 11 is turned off before the rectification current stops. Since the rectifier circuit 10 has the first feature, part of the rectified current flows through the diode 12 after the HEMT 11 is turned off.
  • the rectified current eventually flows divided into two paths according to the resistance and the rising voltage characteristic of the element.
  • the rectified current of 20 A is divided into a current of 12 A flowing through the HEMT 11 and a current of 8 A flowing through the diode 12 and the inductor 13. Magnetic energy is accumulated in the inductor 13 by the latter current.
  • a current of 20 A flows, the voltage at point A is about 2.6 V with respect to point B.
  • a positive voltage of 400 V is applied to point B with reference to point A. This reduces the rectified current.
  • a voltage is generated in the inductor 13, and a current due to the magnetic energy stored in the inductor 13 flows, and the output capacitance 14 of the HEMT 11 is charged.
  • the output capacitance 14 of the HEMT 11 is charged by the voltage of 400 V applied between the two points A and B. As a result, the charge rapidly flows and the loss due to charging increases. When the output capacitor 14 is charged to 400 V, the charge rapidly flows to the initial stage of charging (when the voltage of the output capacitor 14 is low).
  • the output capacitance 14 of the HEMT 11 is charged by the low voltage generated by the inductor 13. Unlike the rectifier circuit according to the comparative example, the charge does not flow rapidly, so the loss due to charging can be reduced. Since the voltage generated by the inductor 13 automatically matches the voltage of the output capacitor 14, the inductor 13 does not generate a voltage higher than necessary. Therefore, according to the rectifier circuit 10, it is possible to reduce the loss at the start of charging of the output capacitance 14 of the HEMT 11.
  • the output capacitance 14 of the HEMT 11 is charged by the voltage generated by the inductor 13 and the voltage applied between the two points A and B.
  • the rectifier circuit according to the comparative example most of the loss due to charging occurs when the voltage of the output capacitor 14 is low.
  • the rectifier circuit 10 it is possible to reduce the loss when the voltage of the output capacitor 14 is low. Therefore, according to the rectifier circuit 10, even if the output capacitor 14 is charged with the voltage applied between the two points A and B after the voltage of the output capacitor 14 is slightly increased, the rectifier circuit according to the comparative example and The loss can be reduced as compared.
  • the loss due to charging may be reduced. it can.
  • the output capacitance 14 can be charged to at least 4 V (1% of 400 V) using the voltage generated by the inductor 13.
  • capacitance 14 is 400V (100% of 400V) prescribed
  • the applied voltage may be 100 V or more.
  • the applied voltage is preferably 100 V or more, and more preferably 350 V or more.
  • the limit of the applied voltage is 1200 V in consideration of the structure of the HEMT 11.
  • the output capacitance 14 of the HEMT 11 is charged using the inductor 13 to prevent the charge from flowing suddenly, and charging the output capacitance 14 of the HEMT 11 Loss can be reduced.
  • FIG. 9 is a circuit diagram of a power supply circuit (boost chopper circuit) according to the present embodiment.
  • the boost chopper circuit 40 shown in FIG. 9 includes a rectifier circuit 10, a coil 41, an HEMT 42, and a smoothing capacitor 43, and is connected to a DC power supply 48 and a DC load 49.
  • One end (the left end in FIG. 9) of the coil 41 is connected to the positive electrode of the DC power supply 48.
  • the other end of the coil is connected to the second terminal (lower terminal in FIG. 9) of the rectifier circuit 10 and the drain terminal of the HEMT 42.
  • the first terminal of the rectifier circuit 10 is connected to one end (upper end in FIG. 9) of the DC load 49.
  • the source terminal of the HEMT 42 is connected to the negative electrode of the DC power supply 48 and the other end of the DC load 49.
  • the smoothing capacitor 43 is provided across the DC load 49.
  • the output voltage of the DC power supply 48 is 200 V
  • the inductance of the coil 41 is 10 mH
  • the average current flowing through the coil 41 is 20 A
  • the resistance of the DC load 49 is 40 ⁇
  • the capacitance of the smoothing capacitor 43 is 10 mF
  • the DC load 49 It is assumed that the voltage between both terminals is 400 V
  • the HEMT 42 is a GaN-HEMT having the same characteristics as the HEMT 11.
  • the HEMT 42 functions as a switching element.
  • point D, point E, point F, and point G are set.
  • the current flowing through point D is the current flowing through the rectifier circuit 10.
  • the current flowing through the point E is the current flowing through the HEMT 11.
  • the current flowing through the point F is the current flowing through the diode 12.
  • the current flowing through point G is the current flowing through the HEMT 42.
  • the current flowing through point D is the sum of the current flowing through point E and the current flowing through point F.
  • the sign of the current flowing through the points D, E, F is positive when the current flows upward in the drawing.
  • the sign of the current flowing through point G is positive when the current flows downward in the drawing.
  • FIG. 10 is a waveform diagram of the current flowing through the point D.
  • FIG. 11 is a waveform diagram of current flowing through point D, point E, and point F.
  • the solid line graph indicates the change in current flowing through point D
  • the long broken line graph indicates the change in current flowing through point E
  • the broken line graph indicates the change in current flowing through point F.
  • FIG. 11 corresponds to the broken line in FIG.
  • FIG. 12 is an enlarged view of FIG. In FIG. 12, the portion from 5.00 ⁇ 10 ⁇ 7 seconds to 5.30 ⁇ 10 ⁇ 7 seconds in FIG. 11 is enlarged and described.
  • the HEMT 42 switches at a predetermined cycle.
  • the HEMT 42 When the HEMT 42 is on, current flows through the coil 41 and the HEMT 42, and magnetic energy is stored in the coil 41.
  • the HEMT 42 When the HEMT 42 is in the off state, current flows through the coil 41 and the rectifier circuit 10, and the magnetic energy stored in the coil 41 is released.
  • the rectified current flowing through the point D is a rectangular wave shown in FIG. 10, and a voltage obtained by boosting the output voltage of the DC power supply 48 is applied to the DC load 49.
  • the HEMT 11 switches in synchronization with the HEMT 42. More specifically, the HEMT 11 turns on after the rectification current starts to flow, and turns off before the rectification current stops. In addition, when the HEMT 11 is in the on state, part of the current flowing through the HEMT 11 flows through the diode 12 after the HEMT 11 is turned off.
  • FIG. 13 is a diagram showing a current path in the rectifier circuit 10.
  • a state in which the rectification current does not flow in the rectification circuit 10 will be considered.
  • the voltage of the output capacitance 14 and the parasitic capacitance 15 is high, and charge is accumulated in the output capacitance 14 and the parasitic capacitance 15.
  • the HEMT 11 is turned on in this state, a loss occurs due to the energy stored in the output capacitance 14 and the parasitic capacitance 15. Therefore, the HEMT 11 is turned on after the rectification current starts flowing in the rectification circuit 10.
  • the voltage drop of the output capacitance 14 and the parasitic capacitance 15 means that the voltage of 400 V is lower than the voltage of 20% (voltage of 80 V). It is more preferable that the voltage of the output capacitance 14 and the parasitic capacitance 15 be lower than the voltage of 5% (voltage of 20 V) of 400 V.
  • FIG. 13A shows a current path when the rectified current is flowing.
  • a current of 20 A flows through the coil 41, and the current passing through the coil 41 flows into the rectifier circuit 10 by the electromotive force of the coil 41.
  • the rectifier circuit 10 a voltage drop corresponding to a current of 20 A occurs.
  • the rectifier circuit 10 applies a voltage of 6 V to the gate terminal of the HEMT 11 with reference to the source terminal of the HEMT 11. Therefore, the HEMT 11 is turned on.
  • the on-resistance of the HEMT 11 at the time of reverse conduction is about 50 m ⁇ .
  • the voltage drop in the HEMT 11 is 1.0 V, and a voltage of 1.0 V is applied to the point A with the point B as a reference.
  • Most of the current flowing through the rectifier circuit 10 flows through the HEMT 11 because the forward voltage drop when the conduction of the diode 12 starts is greater than 1.0V.
  • the rectifier circuit 10 applies a voltage of 0 V to the gate terminal of the HEMT 11 with reference to the source terminal of the HEMT 11.
  • the HEMT 11 is turned off.
  • FIG. 13B shows the current path immediately after the HEMT 11 is turned off.
  • a current of 20 A flows through the rectifier circuit 10, so the voltage drop in the rectifier circuit 10 is 2.6 V (this value is derived from FIG. 4.
  • the voltage drop is 2.6 V
  • the current flowing through the HEMT 11 is 12A
  • the current flowing through the diode 12 is 8A
  • the sum of the two is 20A.
  • magnetic energy is accumulated in the inductor 13.
  • the step-up chopper circuit 40 applies a voltage of 6 V to the gate terminal of the HEMT 42 with reference to the source terminal of the HEMT 42.
  • the HEMT 42 is turned on.
  • FIG. 13C shows the current path after the HEMT 42 is turned on.
  • the HEMT 11 is in the on state before 0 seconds. Before 0 seconds, all the rectified current flowing through the rectifier circuit 10 flows through the HEMT 11. At this time, the current flowing through the point D and the current flowing through the point E are 20 A, and the current flowing through the point F is 0 A. The HEMT 11 turns off at 0 seconds. After 5.00 ⁇ 10 ⁇ 7 seconds, the current flowing through the HEMT 11 is 12 A, and the current flowing through the diode 12 is 8 A. The HEMT 42 turns on in 5.02 ⁇ 10 -7 seconds.
  • the current flowing through point D is 0 A
  • the current flowing through point E is ⁇ 8 A
  • the current flowing through point F is 8 A.
  • the output capacitance 14 of the HEMT 11 is charged by the magnetic energy stored in the inductor 13.
  • FIG. 14 is a waveform diagram of the current flowing through the point G.
  • FIG. 15 is a diagram showing the integral value of the switching loss in the output capacitance 14.
  • the solid line shows the characteristic of the step-up chopper circuit 40
  • the broken line shows the characteristic of the step-up chopper circuit (hereinafter referred to as a step-up chopper circuit according to the comparative example) including the rectifier circuit according to the comparative example.
  • the current flowing through the point G has a maximum value of about 45 A around 5.07 ⁇ 10 ⁇ 7 seconds.
  • the current flowing through the point G has a maximum value of about 39 A around 5.07 ⁇ 10 ⁇ 7 seconds.
  • the latter is smaller than the former. Therefore, according to the step-up chopper circuit 40, the loss can be reduced by an amount corresponding to a small amount of current as compared with the step-up chopper circuit according to the comparative example.
  • the gate voltage can be kept stable.
  • the loss at maximum current occurs mainly when the HEMT 42 changes from the off state to the on state. The reason is that the on-resistance is not sufficiently lowered during the change to the on state.
  • the loss in the switching period is 8.9 ⁇ 10 ⁇ 5 J.
  • the loss in the switching period is 7.5 ⁇ 10 ⁇ 5 J. As described above, according to the step-up chopper circuit 40, the loss can be reduced.
  • the HEMT has a problem that the gate voltage becomes unstable because the input capacitance is small.
  • a voltage of 400 V is applied to the output capacitance, a charge of 110 nC flows.
  • This charge flows not only in the HEMT but also in all the conduction paths from the 400 V voltage supply point, and thus affects the surrounding magnetic field and electric field.
  • the input capacitance of the GaN-HEMT is small.
  • the gate voltage of the GaN-HEMT is susceptible to the influence of the surrounding magnetic field or electric field.
  • the step-up chopper circuit 40 can suppress the amount of charge flowing per unit time. Therefore, when charging the output capacitance 14 of the HEMT 11, the gate voltage of the HEMT 11 can be prevented from becoming unstable due to the influence of the surrounding magnetic field or electric field. Further, the charge for charging the output capacitance 14 of the HEMT 11 passes not only the HEMT 11 but also the HEMT 42. Therefore, when charging the output capacitance 14 of the HEMT 11, the gate voltage of the HEMT 42 can be prevented from becoming unstable due to the influence of the surrounding magnetic field or electric field.
  • the step-up chopper circuit 40 turns on the HEMT (specifically, the HEMTs 11 and 42), a voltage of 6 V is applied to the gate terminal with respect to the source terminal, and when the HEMT is turned off, 0 V is referred to the source terminal Apply a voltage of The reason is that the input capacitance of the HEMT is small and the gate voltage of the HEMT tends to fluctuate, so it is difficult to control the gate voltage of the HEMT with three or more steps of voltage.
  • a capacitor having a capacitance five times or more (more preferably ten times the capacitance) of the input capacitance of the HEMT It may be connected in parallel to the input capacitance of.
  • the capacity of the capacitors connected in parallel is preferably large. However, it is difficult to arrange a capacitor having a capacity of one million or more times the input capacity of the HEMT because the size is large.
  • the rectifier circuit 10 includes the HEMT 11 and the diode 12 connected in reverse parallel to the HEMT 11.
  • the forward voltage drop when the conduction of the diode 12 starts is the voltage drop when the HEMT 11 corresponding to the amount of the rectified current when the HEMT 11 is reversely conductive is reversely conductive in the off state Too small.
  • the inductance of the path via the diode 12 is larger than the inductance of the path via the HEMT 11.
  • the amount of charge stored in the parasitic capacitance 15 of the diode 12 is smaller than the amount of charge stored in the output capacitance 14 of the HEMT 11.
  • the rectifier circuit 10 when the HEMT 11 is reversely conducting in the ON state and the rectified current is flowing, when the HEMT 11 is turned off, a part of the rectified current flows via the diode 12 and a path via the diode 12 Magnetic energy is stored in the upper inductor 13 (difference in inductance between the two paths). When the rectified current stops, the stored magnetic energy generates a low voltage and the output capacitance 14 of the HEMT 11 is charged by the low voltage. Therefore, the switching loss due to the charge stored in the output capacitance 14 of the HEMT 11 can be reduced.
  • the switching loss due to the charge stored in the parasitic capacitance 15 of the diode 12 can be It can be reduced.
  • the gate voltage of the HEMT can be prevented from becoming unstable due to the influence of the surrounding magnetic field or electric field.
  • the forward voltage drop of the diode 12 corresponding to 10% of the amount of rectified current when the HEMT 11 is reversely conductive in the on state is the HEMT 11 corresponding to the amount of rectified current when the HEMT 11 reversely conducts in the on state 0.2 V or more smaller than the voltage drop when reverse conduction in the off state.
  • the threshold voltage of the HEMT 11 is 0.5 V or more and 5 V or less. Therefore, the forward voltage drop when the conduction of the diode 12 starts is made smaller than the voltage drop when the HEMT 11 reverses conduction, and it becomes easy to flow the current through the diode 12 when the HEMT 11 is turned off. it can.
  • the HEMT 11 is turned on after the rectification current starts to flow, and is turned off before the rectification current stops.
  • the HEMT 11 reversely conducts in the on state, a part of the current flowing through the HEMT 11 flows through the diode 12 after the HEMT 11 is turned off.
  • the rectified current flows, the voltage of the output capacitance 14 of the HEMT 11 and the parasitic capacitance 15 of the diode 12 decrease. The loss can be reduced by turning on the HEMT 11 thereafter.
  • the current flows through the diode 12 and the inductor 13 after the HEMT 11 is turned off, whereby magnetic energy is accumulated in the inductor 13.
  • the output capacitance 14 of the HEMT 11 is charged by the low voltage generated by the inductor 13. Therefore, the switching loss due to the charge stored in the output capacitance 14 of the HEMT 11 can be reduced.
  • the average of the output capacitance of the HEMT 11 is at least twice the output capacitance of the HEMT 11 when the drain voltage of the HEMT 11 is the rated voltage. is there. Therefore, when the voltage of the output capacitor 14 of the HEMT 11 is low, the output capacitor 14 can be charged with a low voltage generated by the inductor 13 to effectively reduce the switching loss.
  • the HEMT 11 also has a conductive layer under the two-dimensional electron gas layer 37. Therefore, switching loss can be reduced in the rectifier circuit 10 using the HEMT 11 having the conductive layer under the two-dimensional electron gas layer 37. Further, when the HEMT 11 is turned off, the rectifier circuit 10 controls the gate voltage of the HEMT 11 to the same level as the source voltage. Therefore, the HEMT 11 can be turned off with a simple circuit.
  • the power supply circuit (step-up chopper circuit 40) according to the present embodiment includes the rectifier circuit 10. According to the power supply circuit of the present embodiment, the switching loss of the power supply circuit can be reduced by using the rectifier circuit 10 in which the switching loss is reduced.
  • the inductor 13 can be formed, for example, using a wiring pattern or a lead of a component. According to this method, the inductor 13 can be formed without adding new parts.
  • the inductor 13 when the inductor 13 is formed by the above method, the wiring pattern becomes long, and the loss due to the wiring increases. In the above method, resonance may occur for the following reasons.
  • the output capacitance 14 of the HEMT 11 is charged not only by the current flowing from the inductor 13 but also by the current supplied from the drain terminal side of the HEMT 11.
  • the source-drain voltage of the HEMT 11 changes rapidly, and the anode-cathode voltage of the diode 12 also changes rapidly.
  • the inductor 13 since the inductor 13 is present, the anode-cathode voltage of the diode 12 rises later than the source-drain voltage of the HEMT 11. Since the parasitic capacitance 15 of the diode 12 is charged by this voltage rise, resonance occurs. When resonance occurs, radiation noise may occur or the diode 12 may be destroyed.
  • a component formed of a magnetic material is provided as the inductor 13 on the path passing through the diode 12.
  • the magnetic material has a characteristic that the inductance component decreases at a frequency of 100 kHz or more, the resistance component increases, and the resistance component also decreases at a frequency of 1 GHz or more.
  • the rectifier circuit according to this embodiment typically resonates at a frequency of 1 MHz or more and 500 MHz or less. Therefore, the resistance component of the magnetic material can be used.
  • a ferrite material a suitable material can be selected from an MnZn (manganese zinc) based material, a NiZn (nickel zinc) based material, and the like.
  • FIG. 16 is a view showing a method of providing the inductor 13.
  • the diode 12 is incorporated in a package 25 having two leads 26.
  • the lead wires 26 By passing one of the lead wires 26 through the ferrite bead 27 formed of a ferrite material, the inductor 13 can be provided on the path through the diode 12.
  • the rectifier circuit according to the present embodiment has a component formed of a magnetic material on the path passing through the diode 12 among the paths connecting the source terminal and the drain terminal of the HEMT 11. Therefore, according to the rectifier circuit of the present embodiment, the inductance of the path passing through the diode 12 can be made larger than the inductance of the path passing through the HEMT 11. Moreover, since a large inductance can be formed even when the wiring is short, the wiring pattern can be shortened and the loss due to the wiring can be reduced.
  • FIG. 17 is a diagram showing a method of controlling the gate voltage of the HEMT 11 in the rectifier circuit according to the present embodiment.
  • the transistor 21 and the capacitor 22 are provided between the gate terminal and the source terminal of the HEMT 11.
  • the drain terminal of the transistor 21 is connected to the gate terminal of the HEMT 11.
  • the source terminal of the transistor 21 is connected to the first electrode of the capacitor 22 (the electrode on the left side in FIG. 17).
  • the second electrode of the capacitor 22 is connected to the source terminal of the HEMT 11.
  • the capacitor 22 stores a predetermined amount of charge, and the voltage of the first electrode of the capacitor 22 is lower than the voltage of the second electrode by a predetermined amount.
  • a resistor or a diode may be provided on the path connecting the HEMT 11 and the transistor 21.
  • the HEMT 11 is a GaN-HEMT having a threshold voltage of 2 V, and the inter-electrode voltage of the capacitor 22 is 3 V.
  • the gate voltage of the HEMT 11 is 3 V lower than the source voltage.
  • the rectifier circuit according to the present embodiment controls the gate voltage of the HEMT 11 lower than the source voltage.
  • the graph of the dashed-two dotted line shown in FIG. 4 is a figure which shows the characteristic in case the gate-source voltage is -3V of GaN-HEMT which has a threshold voltage of 2V. This characteristic is the same as that of the GaN-HEMT having a threshold voltage of 5 V when the gate-source voltage is 0 V.
  • the voltage drop at the time of reverse conduction of the GaN-HEMT is 3 V higher than that in the first embodiment.
  • the current flowing through the HEMT 11 decreases, and the current flowing through the diode 12 and the inductor 13 increases. Therefore, the current flowing through the inductor 13 can be used more to charge the output capacitance 14 of the HEMT 11 to reduce the switching loss.
  • the rectifier circuit according to the present embodiment controls the gate voltage of the HEMT 11 lower than the source voltage. Thereby, the voltage drop at the time of reverse conduction of HEMT11 can be enlarged. Therefore, according to the rectifier circuit of the present embodiment, it is possible to pass more current through the path passing through the diode 12 and the inductor 13 to further reduce the switching loss.
  • a HEMT having a threshold voltage of 0 V or less can be used to form a rectifier circuit with reduced switching loss.
  • the threshold voltage of the HEMT Due to manufacturing and structural constraints, it is difficult to set the threshold voltage of the HEMT to an arbitrary value. With current technology, the upper limit of the threshold voltage is about 2V. Therefore, as in this embodiment, by applying a negative voltage to the gate terminal of the HEMT, it can be used in the same manner as the HEMT having a high threshold voltage (see FIG. 4). As a result, it is possible to widen the control range of the current flowing through the diode.
  • the rectifier circuit 10 is provided at a position where a diode or a silicon transistor is provided in a general power supply circuit.
  • FIG. 18 is a circuit diagram of a power supply circuit (step-down chopper circuit) according to a first example.
  • a step-down chopper circuit 50 shown in FIG. 18 includes a rectifier circuit 10, a switching element 51, a coil 52, and a smoothing capacitor 53, and is connected to a DC power supply 58 and a DC load 59.
  • the drain terminal of the switching element 51 is connected to the positive electrode of the DC power supply 58.
  • the source terminal of the switching element 51 is connected to the first terminal (upper terminal in FIG. 18) of the rectifier circuit 10 and one end (left end in FIG. 18) of the coil 52.
  • the other end of the coil 52 is connected to one end (upper end in FIG. 18) of the DC load 59.
  • the second terminal of the rectifier circuit 10 is connected to the negative electrode of the DC power supply 58 and the other end of the DC load 59.
  • the smoothing capacitor 43 is provided across the DC load 59.
  • the switching element 51 a silicon transistor, an IGBT (Insulated Gate Bipolar Transistor), a HEMT or the like is used.
  • the rectifier circuit 10 has a function of flowing a rectified current upward in the drawing. By providing the rectifier circuit 10 at the position where the diode is provided, the step-down chopper circuit 50 with reduced switching loss can be configured.
  • FIG. 19 is a circuit diagram of a power supply circuit (a center tap rectifier circuit of an isolated DC / DC converter) according to a second example.
  • a switching circuit (not shown) such as a full bridge circuit or a push-pull circuit is connected.
  • the secondary winding of the isolation transformer 67 has a center tap 68.
  • the center tap rectifier circuit 60 includes two rectifier circuits 10a and 10b, a smoothing coil 61, and a smoothing capacitor 62, both ends of the secondary winding of the isolation transformer 67, the center tap 68, and the DC load 69. Connected
  • the first terminal (the terminal on the left side in FIG.
  • the rectifier circuit 10a is connected to one end (the lower end in FIG. 19) of the secondary winding of the isolation transformer 67.
  • the first terminal of the rectifier circuit 10 b is connected to the other end of the secondary winding of the isolation transformer 67.
  • One end (the left end in FIG. 19) of the smoothing coil 61 is connected to the center tap 68.
  • the other end of the smoothing coil 61 is connected to one end (the left end in FIG. 19) of the DC load 69.
  • the second terminals of the rectifier circuits 10 a and 10 b are connected to the other end of the DC load 69.
  • the smoothing capacitor 62 is provided across the DC load 69.
  • the rectifier circuits 10a and 10b have a function of flowing the rectified current leftward in the drawing. By providing the rectifier circuits 10a and 10b at the positions where the diodes are provided, the center tap rectifier circuit 60 with reduced switching loss can be configured.
  • FIG. 20 is a circuit diagram of a power supply circuit (inverter circuit) according to a third example.
  • the inverter circuit 70 shown in FIG. 20 includes four rectifier circuits 10a to 10d, and is connected to a DC power supply 78 and an AC load 79.
  • AC load 79 includes a coil (not shown).
  • the first terminals (upper terminals in FIG. 20) of the rectifier circuits 10 b and 10 d are connected to the positive electrode of the DC power supply 78.
  • the second terminals of the rectifier circuits 10b and 10d are connected to the first terminals of the rectifier circuits 10a and 10c, respectively.
  • the second terminals of the rectifier circuits 10 a and 10 c are connected to the negative electrode of the DC power supply 78.
  • the connection point of the rectifier circuits 10a and 10b is connected to one end (upper end in FIG. 20) of the AC load 79, and the connection point of the rectifier circuits 10c and 10d is connected to the other end
  • the rectifier circuits 10a to 10d selectively perform an operation as a switch and an operation as a rectifier circuit.
  • a state where a positive voltage is applied to the first terminal side when the HEMT 11 is in the on state, from the drain terminal of the HEMT 11 to the source terminal (from the first terminal to the second terminal of the rectifier circuits 10a to 10d) ) Forward current flows.
  • the rectifier circuits 10a to 10d operate as switches.
  • the rectifier circuits 10a to 10d flow a rectified current.
  • the rectifier circuits 10a to 10d operate as a rectifier circuit.
  • a three-phase inverter circuit may be configured by adding a circuit in which two rectifier circuits 10 are connected in series to the inverter circuit 70. Thereby, a three-phase inverter circuit with reduced switching loss can be configured.
  • FIG. 21 is a circuit diagram of a power supply circuit (a totem pole power factor improvement circuit) according to a fourth example.
  • the totem pole power factor correction circuit 80 shown in FIG. 21 includes two silicon transistors 81 and 82, two rectifier circuits 10a and 10b, a smoothing coil 83, and a smoothing capacitor 84, and an AC power supply 88 and a DC load 89. Connected to One end (the upper end in FIG. 21) of the AC power supply 88 is connected to the drain terminal of the silicon transistor 81 and the source terminal of the silicon transistor 82. The other end of the AC power supply 88 is connected to one end (the left end in FIG. 21) of the smoothing coil 83.
  • the other end of the smoothing coil 83 is connected to the first terminal (upper terminal in FIG. 21) of the rectifier circuit 10a and the second terminal of the rectifier circuit 10b.
  • the drain terminal of the silicon transistor 82 is connected to the first terminal of the rectifier circuit 10 b and one end (upper end in FIG. 21) of the DC load 89.
  • the source terminal of the silicon transistor 81 is connected to the second terminal of the rectifier circuit 10 a and the other end of the DC load 89.
  • the smoothing capacitor 84 is provided across the DC load 89.
  • the silicon transistors 81 and 82 switch at a commercial frequency (for example, a frequency of 50 Hz to 60 Hz).
  • the rectifier circuits 10a and 10b switch at a relatively high frequency (for example, a frequency of 10 kHz or more and 200 kHz or less).
  • the smoothing coil 83 smoothes the input current
  • the smoothing capacitor 84 smoothes the output voltage.
  • the rectifier circuits 10a and 10b selectively perform an operation as a switch and an operation as a rectifier circuit. By providing the rectifier circuits 10a and 10b at the positions where the silicon transistors are provided, it is possible to configure the totem pole power factor improvement circuit 80 with reduced switching loss.
  • the power supply circuits according to the first to fourth examples may include the rectifier circuit according to the second or third embodiment instead of the rectifier circuit 10 according to the first embodiment.
  • the power supply circuit according to the present embodiment includes any of the rectifier circuits according to the first to third embodiments. According to the power supply circuit according to the present embodiment, the switching loss of the power supply circuit can be reduced by using the rectifier circuit with reduced switching loss.
  • Rectification circuit 11 HEMT 12 ... diode 13 ... inductor 14 ... output capacity 15 ... parasitic capacity 27 ... ferrite bead 31 ... silicon substrate (conductive layer) 37: Two-dimensional electron gas layer 40: Boost chopper circuit 50: Buck chopper circuit 60: Center tap rectifier circuit 70: Inverter circuit 80: Totem pole power factor improvement circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

ＨＥＭＴと、ＨＥＭＴに逆並列接続されたダイオードとを備えた整流回路において、ダイオードの導通が開始するときの順方向電圧降下を、ＨＥＭＴがオン状態で逆導通するときの整流電流の量に対応したＨＥＭＴがオフ状態で逆導通するときの電圧降下よりも小さくし、ＨＥＭＴのソース端子とドレイン端子とを結ぶ経路のうちダイオードを経由する経路のインダクタンスを、ＨＥＭＴを経由する経路のインダクタンスよりも大きくし、ダイオードの寄生容量に蓄積される電荷の量をＨＥＭＴの出力容量に蓄積される電荷の量よりも少なくする。これにより、ＨＥＭＴの出力容量に蓄積される電荷によるスイッチング損失を低減した整流回路を提供する。

Description

整流回路および電源装置
　本開示は、スイッチング電源装置に関し、特に、スイッチング素子としてＨＥＭＴ（High Electron Mobility Transistor ：高電子移動度トランジスタ）を含む整流回路、および、これを用いた電源装置に関する。
　スイッチング電源装置は、電子機器の電源装置として広く利用されている。スイッチング電源装置に含まれるスイッチング素子には、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ：金属酸化物半導体電界効果トランジスタ）が使用される。ＭＯＳＦＥＴのドレイン－ソース間には、ＰＮ接合を有するダイオードが寄生する。電流が寄生ダイオードを流れると、ＰＮ接合に電荷が蓄積され、逆回復電流が流れる。このため、ＭＯＳＦＥＴを用いたスイッチング電源装置には、逆回復電流が流れることによりスイッチング損失が増大するという問題がある。
　スイッチング損失を低減した電源回路として、特許文献１には、半導体スイッチング素子に逆並列接続された第１ダイオードに並列に第２ダイオードを設け、第２ダイオードを経由する電流経路に蓄積された磁気エネルギーによって逆回復電流を低減するパワースイッチング回路が記載されている。非特許文献１にも、同様の回路が記載されている。
　また、寄生ダイオードを含まないトランジスタとして、化合物半導体を用いたトランジスタが知られている。以下、化合物半導体を用いたトランジスタの一種であるＨＥＭＴに着目する。ＨＥＭＴは、２次元電子ガスをチャネルとするＮチャネル型のトランジスタであり、ＰＮ接合を有する寄生ダイオードを含まない。このため、ＨＥＭＴでは、ＰＮ接合に電荷は蓄積されず、逆回復電流は流れない。したがって、ＨＥＭＴを用いた電源装置によれば、スイッチング損失を大幅に低減することができる。
日本国特許第４５５７０１５号公報
D. Polenov、他、"Influence of parasitic inductances on transient current sharing in parallel connected synchronous rectifiers and Schottky-barrier diodes"、IET Circuits, Devices & Systems 、第１巻、第５号、２００７年１０月
　ＨＥＭＴを用いたスイッチング電源装置においてスイッチング損失をさらに低減するためには、ＨＥＭＴの出力容量に蓄積される電荷によるスイッチング損失を低減する必要がある。
　それ故に、ＨＥＭＴの出力容量に蓄積される電荷によるスイッチング損失を低減した整流回路、および、これを用いた電源回路を提供することが課題として挙げられる。
　上記の課題は、例えば、ＨＥＭＴと、ＨＥＭＴに逆並列接続されたダイオードとを備え、ダイオードの導通が開始するときの順方向電圧降下は、ＨＥＭＴがオン状態で逆導通するときの整流電流の量に対応したＨＥＭＴがオフ状態で逆導通するときの電圧降下よりも小さく、ＨＥＭＴのソース端子とドレイン端子とを結ぶ経路のうち、ダイオードを経由する経路のインダクタンスは、ＨＥＭＴを経由する経路のインダクタンスよりも大きく、ダイオードの寄生容量に蓄積される電荷の量は、ＨＥＭＴの出力容量に蓄積される電荷の量よりも少ない整流回路によって解決することができる。上記の課題は、このような整流回路を備えた電源回路によっても解決することができる。
　上記の整流回路によれば、ＨＥＭＴがオン状態で逆導通し、整流電流が流れているときに、ＨＥＭＴがオフすると、整流電流の一部がダイオードを経由して流れ、ダイオードを経由する経路上のインダクタ（２本の経路のインダクタンスの差）に磁気エネルギーが蓄積される。整流電流が停止したときに、蓄積された磁気エネルギーによって低い電圧が発生し、ＨＥＭＴの出力容量は低い電圧によって充電される。したがって、ＨＥＭＴの出力容量に蓄積される電荷によるスイッチング損失を低減することができる。また、ダイオードの寄生容量に蓄積される電荷の量をＨＥＭＴの出力容量に蓄積される電荷の量よりも少なくすることにより、ダイオードの寄生容量に蓄積される電荷によるスイッチング損失を低減することができる。また、上記の整流回路を備えた電源回路によれば、スイッチング損失を低減した整流回路を用いて、スイッチング損失を低減した電源回路を構成することができる。
第１の実施形態に係る整流回路の回路図である。 ＳＪＭＯＳの寄生ダイオードの特性図である。 図１に示す整流回路におけるＨＥＭＴのゲート電圧の制御方法を示す図である。 ＧａＮ－ＨＥＭＴとＳｉＣ－ＳＢＤの特性図である。 ＧａＮ－ＨＥＭＴの断面図である。 図１に示すＨＥＭＴの出力容量の詳細を示す図である。 ＧａＮ－ＨＥＭＴの特性図である。 ＧａＮ－ＨＥＭＴのモデル化した特性を示す図である。 第１の実施形態に係る電源回路（昇圧チョッパ回路）の回路図である。 図９に示す点Ｄを流れる電流の波形図である。 図９に示す各点を流れる電流の波形図である。 図１１の拡大図である。 図９に示す電源回路における電流経路を示す図である。 図９に示す点Ｇを流れる電流の波形図である。 図９に示す電源装置におけるスイッチング損失の積分値を示す図である。 第２の実施形態に係る整流回路にインダクタを設ける方法を示す図である。 第３の実施形態に係る整流回路におけるＨＥＭＴのゲート電圧の制御方法を示す図である。 第４の実施形態の第１例に係る電源回路（降圧チョッパ回路）の回路図である。 第４の実施形態の第２例に係る電源回路（センタータップ整流回路）の回路図である。 第４の実施形態の第３例に係る電源回路（インバータ回路）の回路図である。 第４の実施形態の第４例に係る電源回路（トーテムポール力率改善回路）の回路図である。
　（第１の実施形態）
　図１は、第１の実施形態に係る整流回路の回路図である。図１に示す整流回路１０は、ＨＥＭＴ１１とダイオード１２を備えている。ダイオード１２のアノード端子はＨＥＭＴ１１のソース端子に接続され、ダイオード１２のカソード端子はＨＥＭＴ１１のドレイン端子に接続される。このようにダイオード１２は、ＨＥＭＴ１１に逆並列接続される。なお、ダイオード１２をＨＥＭＴ１１に逆並列接続する経路上に整流回路１０の動作を妨げない素子を設けてもよい。以下、ＨＥＭＴ１１がソース端子からドレイン端子へ電流を流すことを逆導通といい、逆導通時に流れる電流を逆方向電流という。図１に示すように、２点Ａ、Ｂを設定する。
　以下の説明では、ＨＥＭＴ１１は窒化ガリウム製のＨＥＭＴ（以下、ＧａＮ－ＨＥＭＴという）であり、ダイオード１２はシリコンカーバイド製のショットキーバリアダイオード（以下、ＳｉＣ－ＳＢＤという）であるとする。より詳細には、ＨＥＭＴ１１はドレイン－ソース間の定格電圧が６５０Ｖ６０Ａ級、オン抵抗が２５ｍΩ（接合部温度Ｔｊ＝２５℃）、閾値電圧が２ＶのＧａＮ－ＨＥＭＴであり、ダイオード１２は定格電圧が６５０Ｖ、ＤＣ６Ａ級（ケース温度Ｔｃ＝２５℃）品のＳｉＣ－ＳＢＤであるとする。
　ＧａＮ－ＨＥＭＴは、シリコントランジスタよりも高い絶縁破壊強度を有し、低抵抗であるので、整流回路１０に適している。ＳｉＣ－ＳＢＤは、逆回復電流を発生させず、高耐圧であるので、整流回路１０に適している。なお、ＨＥＭＴ１１として、ＧａＡｓ（ガリウムヒ素）系、ＩｎＰ（インジウムリン）系、または、ＳｉＧｅ（シリコンゲルマニウム）系のＨＥＭＴを用いてもよい。ダイオード１２として、ＦＲＤ（Fast Recovery Diode ）や、シリコン製のショットキーバリアダイオードを用いてもよい。ＧａＮ－ＨＥＭＴは、シリコントランジスタやシリコンカーバイドトランジスタよりも出力容量が小さいというメリットを有する。出力容量が小さいＧａＮ－ＨＥＭＴに対してダイオードを逆並列接続すると、容量が増えるので、上記メリットは損なわれる。
　整流回路１０は、以下の特徴を有する。第１に、ダイオード１２の導通が開始するときの順方向電圧降下は、ＨＥＭＴ１１がオン状態で逆導通するときの整流電流の量に対応したＨＥＭＴ１１がオフ状態で逆導通するときの電圧降下よりも小さい。第２に、ＨＥＭＴ１１のソース端子とドレイン端子とを結ぶ経路のうち、ダイオード１２を経由する経路のインダクタンスは、ＨＥＭＴ１１を経由する経路のインダクタンスよりも大きい。第３に、ダイオード１２の寄生容量に蓄積される電荷の量は、ＨＥＭＴ１１の出力容量に蓄積される電荷の量よりも少ない。
　ＨＥＭＴ１１は逆導通し、整流電流は整流回路１０を図面内で上向きに流れる。このとき、点Ａは整流電流の分岐点、点Ｂは整流電流の合流点として機能する。ＨＥＭＴ１１のソース端子とドレイン端子との間には、ＨＥＭＴ１１を経由する経路と、ダイオード１２を経由する経路とが存在する。整流回路１０では、ダイオード１２を経由する経路のインダクタンスは、ＨＥＭＴ１１を経由する経路のインダクタンスよりも大きい（第２の特徴）。例えば、ＨＥＭＴ１１を経由する経路のインダクタンスが５ｎＨのときに、ダイオード１２を経由する経路のインダクタンスは５０ｎＨである。この特徴を表すために、図面ではダイオード１２を経由する経路上にインダクタ１３が記載されている。インダクタ１３は、２本の経路のインダクタンスの大小関係を表すためのものであり、必ずしもインダクタ素子である必要はない。
　ＨＥＭＴ１１は出力容量１４を有し、ダイオード１２は寄生容量１５を有する。ＨＥＭＴ１１の出力容量１４には、ドレイン－ソース間の容量と、ドレイン－ゲート間の容量とが含まれる。後者は前者に比べて小さいので、図面では後者を省略する。ダイオード１２の寄生容量１５は、アノード－カソード間の容量である。
　整流回路１０を流れる整流電流は、例えば、インダクタを用いて誘導された矩形波である。整流電流が流れないときには、点Ａを基準として点Ｂに高電圧が印加される。以下の説明では、整流電流は０Ａと２０Ａの間で変化する矩形波であり、整流電流が流れないときには点Ａを基準として点Ｂに４００Ｖの電圧が印加されるとする。
　シリコントランジスタは、所定方向の電圧を印加したときには所定の耐圧性能を有るが、逆方向の電圧を印加したときには容易に導通する。例えば、シリコントランジスタは、ソース端子を基準としてドレイン端子に正の電圧を印加したときには所定の耐圧性能を有するが、ドレイン端子を基準としてソース端子に正の電圧を印加したときには容易に導通する。その理由は、逆方向の電圧を印加したときには、シリコントランジスタに逆並列接続された寄生ダイオードが導通するからである。シリコントランジスタを用いて上記ＧａＮ－ＨＥＭＴの性能（６５０Ｖ６０Ａ級、オン抵抗２５ｍΩ）を実現するためには、ＳＪＭＯＳ（Super Junction Metal Oxide Semiconductor）と呼ばれる低抵抗のシリコントランジスタを用いる必要がある。
　図２は、ＳＪＭＯＳの寄生ダイオードの特性図である。図２において、横軸はソース－ドレイン間電圧（順方向電圧降下）を示し、縦軸は順方向電流を示す。図２に示す例では、電流が２Ａのときの順方向電圧降下は約０．７Ｖ、電流が２０Ａのときの順方向電圧降下は約０．８Ｖである。このようにシリコントランジスタの寄生ダイオードの順方向電圧降下は、整流回路１０で用いるためには小さい。整流回路１０においてＨＥＭＴ１１に代えて図２に示す特性を有するシリコントランジスタを用いる場合、ダイオード１２に電流を流すためには、ダイオード１２の順方向電圧降下が０．８Ｖよりも小さいことが必要とされる。しかしながら、このような特性を有するダイオードは実在しない。
　ＨＥＭＴ１１は寄生ダイオードを有しないので、ＨＥＭＴ１１では寄生ダイオードに起因する電圧降下は発生しない。一方、ＨＥＭＴ１１は横型構造（ソース電極、ゲート電極、および、ドレイン電極を同一面上に形成した構造）を有するので、ＨＥＭＴ１１の逆導通時に電圧降下が発生する。ＨＥＭＴ１１の逆導通時の電圧降下は、シリコントランジスタの寄生ダイオードに起因する電圧降下よりも大きくすることができる。
　図３は、ＨＥＭＴ１１のゲート電圧を制御する方法を示す図である。図３に示すように、ＨＥＭＴ１１のゲート端子とソース端子の間には、トランジスタ２１が設けられる。トランジスタ２１のドレイン端子はＨＥＭＴ１１のゲート端子に接続され、トランジスタ２１のソース端子はＨＥＭＴ１１のソース端子に接続される。なお、ＨＥＭＴ１１とトランジスタ２１を接続する経路上に抵抗やダイオードを設けてもよい。
　トランジスタ２１がオンしたときに、ＨＥＭＴ１１のゲート電圧はソース電圧と同じレベルに制御される。この状態でＨＥＭＴ１１のソース端子にドレイン端子を基準として正の電圧（逆方向の電圧）を印加すると、ゲート電圧はソース電圧と共に上昇し、ドレイン電圧よりも高くなる。ゲート－ドレイン間電圧がＨＥＭＴ１１の閾値電圧付近まで上昇すると、ＨＥＭＴ１１は逆導通する。ＨＥＭＴ１１が正の閾値電圧を有する場合、ＨＥＭＴ１１のゲート端子とソース端子を短絡し、ＨＥＭＴ１１を逆導通させることにより、ＨＥＭＴ１１の逆導通時の電圧降下を大きくし、ダイオード１２に電流を流れやすくすることができる。
　図４は、ＧａＮ－ＨＥＭＴとＳｉＣ－ＳＢＤの特性図である。図４において、縦軸はＧａＮ－ＨＥＭＴまたはＳｉＣ－ＳＢＤを流れる電流を示し、横軸はＧａＮ－ＨＥＭＴの逆導通時の電圧降下、または、ＳｉＣ－ＳＢＤの順方向電圧降下を示す。実線のグラフは、本実施形態に係るＳｉＣ－ＳＢＤの特性を示す。破線のグラフは、２Ｖの閾値電圧を有する本実施形態に係るＧａＮ－ＨＥＭＴの特性を示す。一点鎖線のグラフは、０Ｖの閾値電圧を有するＧａＮ－ＨＥＭＴの特性を示す。後二者の特性は、ゲート－ソース間電圧が０Ｖのときの特性（ＧａＮ－ＨＥＭＴがオフ状態のときの特性）である。二点鎖線のグラフについては、第３の実施形態で説明する。各グラフの傾きは、素子の抵抗成分を示す。なお、図４に示す４個のグラフは、実測データを直線近似したものである。
　０Ｖの閾値電圧を有するＨＥＭＴは、２Ｖの閾値電圧を有するＨＥＭＴよりも低い電圧で逆導通する。ノーマリーオン型のＨＥＭＴ（図示せず）は、０Ｖの閾値電圧を有するＨＥＭＴよりも低い電圧で逆導通する。逆導通し始める電圧が低いＨＥＭＴほど、逆導通時の電圧降下は小さい。
　本実施形態では、逆導通時の電圧降下を大きくするために、ＨＥＭＴ１１として、正の閾値電圧を有するものを使用する。ただし、ＨＥＭＴ１１の閾値電圧が高すぎると、電圧降下による損失が増大する。したがって、ＨＥＭＴ１１の閾値電圧は、０．５Ｖ以上５Ｖ以下であることが好ましく、１Ｖ以上３Ｖ以下であることがより好ましい。
　図４に破線で示すように、２Ｖの閾値電圧を有するＧａＮ－ＨＥＭＴの逆導通時の電圧降下は、電流が２Ａのときには約２．１Ｖ、電流が２０Ａのときには約３．０Ｖである。ＨＥＭＴ１１の逆導通時の電圧降下は、シリコントランジスタの寄生ダイオードに起因する電圧降下よりも大きいので、ＨＥＭＴ１１の逆導通時にダイオード１２に電流が流れやすい。上記のようにトランジスタ２１を用いてＨＥＭＴ１１のゲート電圧をソース電圧と同じレベルに制御することにより、ＨＥＭＴ１１の逆導通時の電圧降下を大きくすることができる。
　図４に実線で示すように、ＳｉＣ－ＳＢＤの導通が開始するときの順方向電圧降下は１Ｖである。また、ＳｉＣ－ＳＢＤの順方向電圧降下は、電流が２Ａのときには約１．４Ｖ、電流が２０Ａのときには約５．０Ｖである。ＳｉＣ－ＳＢＤの順方向電圧降下は、電流が少ないときには小さいが、電流が所定以上のときにはＧａＮ－ＨＥＭＴの逆導通時の電圧降下よりも大きくなる。ＳｉＣ－ＳＢＤは低い電圧で導通するが、電流が増加すると、ＳｉＣ－ＳＢＤの順方向電圧降下は抵抗成分の影響によって大きくなる。
　整流回路１０では、使用する電流の範囲内で、ダイオード１２の順方向電圧降下がＨＥＭＴ１１の逆導通時の電圧降下よりも小さいことが最も好ましい。図４に示す例では、０Ａ以上２０Ａ以下の範囲内でこの条件が成立することが最も好ましい。単純に考えると、ダイオード１２の抵抗を小さくすればよいように思われる。しかし、ダイオード１２の抵抗を小さくすると、ダイオード１２の寄生容量１５が増加し、寄生容量１５に蓄積される電荷が増加する。このため、整流回路１０では、ダイオード１２の寄生容量１５に蓄積される電荷の量が、ＨＥＭＴ１１の出力容量１４に蓄積される電荷の量よりもが少ないことが必要とされる（第３の特徴）。したがって、この条件（順方向電圧降下）に影響を及ぼす寄生容量１５を無条件で小さくできる訳ではない。言い換えると、寄生容量１５に影響を及ぼす抵抗成分を無条件に小さくできる訳ではない。図４に示す実線のグラフは、ダイオード１２の寄生容量１５に蓄積される電荷の量をできるだけ少なくしながら、ダイオード１２の抵抗が高くなりすぎないように設定されている。
　整流回路１０においてスイッチング損失を低減するためには、ダイオード１２の導通が開始するときの順方向電圧降下が、ＨＥＭＴ１１がオン状態で逆導通するときの整流電流の量に対応したＨＥＭＴ１１がオフ状態で逆導通するときの電圧降下よりも小さいことが必要とされる（第１の特徴）。上記の例では、ダイオード１２の導通が開始するときの順方向電圧降下は１．０Ｖ、ＨＥＭＴ１１がオン状態で逆導通するときの整流電流の量は２０Ａ、２０Ａに対応したＨＥＭＴ１１がオフ状態で逆導通するときの電圧降下は約３．０Ｖである。したがって、整流回路１０は第１の特徴を有する。
　整流回路１０は、第１～第３の特徴に加えて、ＨＥＭＴ１１がオン状態で逆導通するときの整流電流の量の１０％に対応したダイオード１２の順方向電圧降下は、ＨＥＭＴ１１がオン状態で逆導通するときの整流電流の量に対応したＨＥＭＴ１１がオフ状態で逆導通するときの電圧降下よりも０．２Ｖ以上小さいという特徴（第４の特徴）を有することが好ましい。
　電圧降下の差が０．５Ｖ以上のときには、スイッチング損失をより効果的に低減することができる。一方、電圧降下の差が１０Ｖ以上のときには、前者の電圧降下が１０Ｖ以上になるので、ＨＥＭＴ１１を流れる電流による損失が増大する。したがって、電圧降下の差は０．２Ｖ以上１０Ｖ以下であることが好ましく、０．５Ｖ以上１０Ｖ以下であることがより好ましい。上記の例では、２Ａに対応したＳｉＣ－ＳＢＤの順方向電圧降下は約１．４Ｖ、２０Ａに対応したＧａＮ－ＨＥＭＴの電圧降下は約３．０Ｖである。したがって、整流回路１０は第４の特徴を有する。この場合、２Ａに対応したＳｉＣ－ＳＢＤの順方向電圧降下は２．８Ｖ以下であればよい。
　ここで、インダクタ１３について説明する。整流回路１０では、ダイオード１２を経由する経路上にインダクタ１３が設けられる。整流回路１０は第１の特徴を有するので、ＨＥＭＴ１１がオン状態で逆導通するときにＨＥＭＴ１１を経由して流れる電流の一部が、ＨＥＭＴ１１がオフした後にダイオード１２を経由して流れる。この電流がインダクタ１３を流れると、インダクタ１３に磁気エネルギーが蓄積される。インダクタ１３を用いてＨＥＭＴ１１の出力容量１４を充電するときに、ＨＥＭＴ１１を経由する経路のインダクタンスは充電の妨げになる。このため、ＨＥＭＴ１１を経由する経路のインダクタンスは、できるだけ小さいことが好ましい。
　スイッチング損失を低減するためには、ダイオード１２を経由する経路のインダクタンスは、ＨＥＭＴ１１を経由する経路のインダクタンスの２倍以上であることが好ましく、１０倍以上であることがより好ましい。インダクタンスの差が大きいほうが好ましいが、差が大きすぎると、電流が増加するときに時間がかかる。このため、ダイオード１２を経由する経路のインダクタンスは、ＨＥＭＴ１１を経由する経路のインダクタンスの１０万倍以下であること好ましい。ここでインダクタンスとは、電流が０Ａ付近のインダクタンスをいう。
　なお、図１では点Ａとダイオード１２のアノード端子との間にインダクタ１３を設けているが、点Ｂとダイオード１２のカソード端子との間にインダクタを設けてもよく、点Ａとダイオード１２のアノード端子との間、および、点Ｂとダイオード１２のカソード端子と間の両方にインダクタを設けてもよい。いずれの位置にインダクタを設けても、インダクタンスが同じであれば、同じ効果が得られる。
　以下、ＨＥＭＴ１１の出力容量１４に蓄積される電荷の量と、ダイオード１２の寄生容量１５に蓄積される電荷の量との関係について説明する。前者は出力容量１４を所定の電圧まで充電するときに流れる電荷の量であり、後者は寄生容量１５を所定の電圧まで充電するときに流れる電荷の量である。寄生容量１５に蓄積される電荷による損失を抑制するためには、寄生容量１５に蓄積される電荷の量はできるだけ少ないことが好ましい。
　寄生容量１５に蓄積される電荷の量が出力容量１４に蓄積される電荷の量の７０％以上のときには、寄生容量１５に蓄積される電荷による損失が大きいことが問題となる。寄生容量１５に蓄積される電荷の量が出力容量１４に蓄積される電荷の量の０．５％以下のときには、ダイオード１２の抵抗が大きいことが問題となる。したがって、寄生容量１５に蓄積される電荷の量は、出力容量１４に蓄積される電荷の量の０．５％以上７０％以下であることが好ましく、出力容量１４に蓄積される電荷の量の５％以上３０％以下であることがより好ましい。上記の例では、電圧が４００Ｖのときに、ＧａＮ－ＨＥＭＴの出力容量に蓄積される電荷の量は１１０ｎＣ、ＳｉＣ－ＳＢＤの寄生容量に蓄積される電荷の量は８ｎＣである。この場合、寄生容量１５に蓄積される電荷の量は、出力容量１４に蓄積される電荷の量の約７％であり、好ましい範囲内にある。
　図５は、ＧａＮ－ＨＥＭＴの断面図である。図５に示すように、ＧａＮ－ＨＥＭＴは、シリコン基板３１上にＧａＮ層３２とＡｌＧａＮ層３３を形成し、その上にソース電極３４、ゲート電極３５、および、ドレイン電極３６を並べて配置した構造を有する。ＧａＮ層３２とＡｌＧａＮ層３３の間には、２次元電子ガス層３７が形成される。シリコン基板３１は、Ｎ型にドープされ、導電性層として機能する。ゲート電極３５の下の２次元電子ガス層３７は、ゲート－ソース間電圧が０Ｖのときに空乏化する。シリコン基板３１とソース電極３４は、図示しない手段で電気的に接続される。なお、シリコン基板３１とＧａＮ層３２の間にバッファ層を設けてもよい。
　ＧａＮ－ＨＥＭＴでは、２次元電子ガス層３７の下層に導電性層（シリコン基板３１）が存在し、導電性層とソース電極３４は電気的に接続される。このため、ソース電極３４と同じ電圧を有する導電性層とドレイン電極３６との間に静電容量が形成される。ドレイン電極３６に接続された２次元電子ガス層３７と導電性層との間にも静電容量が形成される。このように２個の静電容量が新たに形成されるので、ＧａＮ－ＨＥＭＴの出力容量は大きくなる。
　導電性層とソース電極３４を電気的に接続しない場合でも、導電性層とソース電極３４の間、および、導電性層とドレイン電極３６の間に静電容量が形成される。このため、導電性層を設けたことによる影響を完全に除去することは困難である。この点は、導電性層と２次元電子ガス層３７との間の距離が２００μｍ以上のときにはあまり問題にならないが、距離が５０μｍ以下のときには問題になり、距離が１０μｍ以下のときには大きな問題になる。
　図６は、ＨＥＭＴ１１の出力容量１４の詳細を示す図である。図６に示すように、出力容量１４には、一般的な出力容量１４ａと、導電性層に起因する出力容量１４ｂとが含まれる。図６以外の図面では、２個の出力容量１４ａ、１４ｂを１個の出力容量１４として記載している。なお、ＨＥＭＴの導電性層は、Ｎ型にドープされたシリコン基板に限らず、Ｐ型にドープされたシリコン基板でも、導電性を有する他の部材でも同じ結果になる。
　図７は、ＧａＮ－ＨＥＭＴの特性図である。図７において、横軸はドレイン電圧を示し、縦軸は出力容量を示す。この例では、ＧａＮ－ＨＥＭＴの定格電圧は６５０Ｖである。図７に示すように、ＧａＮ－ＨＥＭＴの出力容量は、ドレイン電圧に応じて変化する。出力容量はドレイン電圧が低いほど大きくなり、ドレイン電圧が所定値（ここでは５０Ｖ）以下のときに特に大きくなる。
　図８は、ＧａＮ－ＨＥＭＴのモデル化した特性を示す図である。図８に示す特性は、図７に示す特性を直線近似したものである。以下、説明を容易にするために、ＧａＮ－ＨＥＭＴは、図８に示す特性を有するものとする。また、ＨＥＭＴ１１を含み、ダイオード１２とインダクタ１３を含まない整流回路を比較例に係る整流回路という。
　比較例に係る整流回路では、ＨＥＭＴ１１の出力容量１４を充電するときに損失が発生する。特に、出力容量１４を高電圧（ＨＥＭＴ１１のドレイン端子に印加された４００Ｖの電圧）で充電するときに損失が発生しやすい。損失の大部分は、充電の初期段階で出力容量１４の電圧が低いときに発生する。ＨＥＭＴ１１の出力容量１４は電圧が低いときに大きいので（図８を参照）、充電の初期段階では出力容量１４の電圧の上昇が遅くなり、電圧が低い期間が長く続くために、損失がより大きくなる。出力容量１４の電圧が低いときに流れる電荷は、出力容量１４の電圧が高いときに流れる電荷と比べてより大きな損失を発生させる。
　本実施形態に係る整流回路１０では、ダイオード１２とインダクタ１３は、出力容量１４の電圧が低いときにＨＥＭＴ１１の出力容量１４を充電する。インダクタ１３は、出力容量１４の電圧が低いときには低い電圧を発生させ、これを用いてＨＥＭＴ１１の出力容量１４を充電する。したがって、電圧が低いほど出力容量が大きい特性を示すＧａＮ－ＨＥＭＴについて、損失を効果的に低減することができる。
　上記の効果を奏するためには、ＨＥＭＴ１１のドレイン電圧が定格電圧の０％以上１０％以下の範囲内にあるときのＨＥＭＴ１１の出力容量１４の平均が、ＨＥＭＴ１１のドレイン電圧が定格電圧のときのＨＥＭＴ１１の出力容量１４の２倍以上であることが好ましく、４倍以上であることがより好ましい。
　図８に示す例では、ドレイン電圧が０Ｖ以上５０Ｖ以下のときの出力容量は１０５０ｐＦ、ドレイン電圧が５０Ｖ以上６５０Ｖのときの出力容量は１５０ｐＦである。ドレイン電圧が定格電圧の０％以上１０％以下の範囲（０Ｖ以上６５Ｖ以下の範囲）内にあるときの出力容量の平均は、８４０ｐＦである。出力容量の平均は、ドレイン電圧が定格電圧のときの出力容量の５．６倍であるので、より好ましい値であると言える。
　以下、整流回路１０の動作を説明する。まず、点Ｂを基準として点Ａに正の電圧を印加する。このとき、整流回路１０は、逆導通し、所定量の整流電流を流す。ＨＥＭＴ１１は、整流電流が流れ始めた後にオンする。ＨＥＭＴ１１がオン状態である間、整流電流はＨＥＭＴ１１を流れる。ＨＥＭＴ１１は、整流電流が停止する前にオフする。整流回路１０は第１の特徴を有するので、ＨＥＭＴ１１がオフした後、整流電流の一部はダイオード１２を経由して流れる。整流電流は、やがて素子の抵抗や立ち上がり電圧特性に従い、２個の経路に分かれて流れる。例えば、２０Ａの整流電流は、ＨＥＭＴ１１を流れる１２Ａの電流と、ダイオード１２およびインダクタ１３を流れる８Ａの電流とに分かれる。後者の電流によって、インダクタ１３に磁気エネルギーが蓄積される。２０Ａの電流が流れるとき、点Ｂを基準として点Ａの電圧は約２．６Ｖになる。
　次に、整流電流を止めるために、点Ａを基準として点Ｂに４００Ｖの正の電圧を印加する。これにより、整流電流は減少する。整流電流の減少に伴い、インダクタ１３に電圧が発生し、インダクタ１３に蓄積された磁気エネルギーによる電流が流れ、ＨＥＭＴ１１の出力容量１４が充電される。
　比較例に係る整流回路では、ＨＥＭＴ１１の出力容量１４は、２点Ａ、Ｂ間に印加された４００Ｖの電圧によって充電される。このため、電荷が急激に流れ、充電による損失が増大する。出力容量１４を４００Ｖまで充電する場合、電荷は充電の初期段階で（出力容量１４の電圧が低いとき）に急激に流れる。
　これに対して整流回路１０では、ＨＥＭＴ１１の出力容量１４は、インダクタ１３で発生する低い電圧によって充電される。比較例に係る整流回路とは異なり、電荷は急激には流れないので、充電による損失を低減することができる。インダクタ１３で発生する電圧は、出力容量１４の電圧と自動的に一致するので、インダクタ１３は必要以上に高い電圧を発生しない。したがって、整流回路１０によれば、ＨＥＭＴ１１の出力容量１４の充電開始時における損失を低減することができる。
　整流回路１０では、ＨＥＭＴ１１の出力容量１４は、インダクタ１３で発生する電圧と、２点Ａ、Ｂ間に印加された電圧とによって充電される。比較例に係る整流回路では、充電による損失の多くは、出力容量１４の電圧が低いときに発生する。一方、整流回路１０では、出力容量１４の電圧が低いときの損失を低減することができる。したがって、整流回路１０によれば、出力容量１４の電圧が少し高くなった後に２点Ａ、Ｂ間に印加された電圧を用いて出力容量１４を充電しても、比較例に係る整流回路と比べて損失を低減することができる。
　例えば、２点Ａ、Ｂ間に４００Ｖの電圧を印加する場合、インダクタ１３で発生する電圧を用いて出力容量１４を２０Ｖ（４００Ｖの５％）まで充電した場合、充電による損失を低減することができる。損失低減の効果を奏するためには、インダクタ１３で発生する電圧を用いて出力容量１４を少なくとも４Ｖ（４００Ｖの１％）まで充電できればよい。好ましくは、出力容量１４を２００Ｖ（４００Ｖの５０％）以上に充電した場合に、損失低減の効果が大きくなる。また、出力容量１４を充電できる限界は、回路の仕様に規定された４００Ｖ（４００Ｖの１００％）である。
　ここまで２点Ａ、Ｂ間に４００Ｖの電圧を印加する場合について説明したが、印加電圧が高いほど損失低減の効果は高くなる。損失低減の効果を奏するためには、印加電圧が１００Ｖ以上であればよい。損失低減の効果を十分に奏するためには、印加電圧は１００Ｖ以上であることが好ましく、３５０Ｖ以上であることがより好ましい。なお、ＨＥＭＴ１１の構造を考慮すると、印加電圧の限界は１２００Ｖである。
　このように本実施形態に係る整流回路１０によれば、インダクタ１３を用いてＨＥＭＴ１１の出力容量１４を充電することにより、電荷が急激に流れることを防止して、ＨＥＭＴ１１の出力容量１４の充電による損失を低減することができる。
　以下、整流回路１０を含む電源回路について説明する。図９は、本実施形態に係る電源回路（昇圧チョッパ回路）の回路図である。図９に示す昇圧チョッパ回路４０は、整流回路１０、コイル４１、ＨＥＭＴ４２、および、平滑コンデンサ４３を備え、直流電源４８と直流負荷４９に接続される。コイル４１の一端（図９では左端）は、直流電源４８の正極に接続される。コイルの他端は、整流回路１０の第２端子（図９では下側の端子）と、ＨＥＭＴ４２のドレイン端子に接続される。整流回路１０の第１端子は、直流負荷４９の一端（図９では上端）に接続される。ＨＥＭＴ４２のソース端子は、直流電源４８の負極と、直流負荷４９の他端とに接続される。平滑コンデンサ４３は、直流負荷４９の両端の間に設けられる。
　以下、直流電源４８の出力電圧は２００Ｖ、コイル４１のインダクタンスは１０ｍＨ、コイル４１を流れる電流の平均は２０Ａ、直流負荷４９の抵抗値は４０Ω、平滑コンデンサ４３の静電容量は１０ｍＦ、直流負荷４９の両端電圧は４００Ｖ、ＨＥＭＴ４２はＨＥＭＴ１１と同じ特性を有するＧａＮ－ＨＥＭＴであるとする。ＨＥＭＴ４２は、スイッチング素子として機能する。
　図９に示すように、点Ｄ、点Ｅ、点Ｆ、および、点Ｇを設定する。点Ｄを流れる電流は、整流回路１０を流れる電流である。点Ｅを流れる電流は、ＨＥＭＴ１１を流れる電流である。点Ｆを流れる電流は、ダイオード１２を流れる電流である。点Ｇを流れる電流は、ＨＥＭＴ４２を流れる電流である。点Ｄを流れる電流は、点Ｅを流れる電流と点Ｆを流れる電流の和である。点Ｄ、Ｅ、Ｆを流れる電流の符号は、電流が図面内を上方向に流れるときに正であるとする。点Ｇを流れる電流の符号は、電流が図面内を下方向に流れるときに正であるとする。
　図１０は、点Ｄを流れる電流の波形図である。図１１は、点Ｄ、点Ｅ、および、点Ｆを流れる電流の波形図である。図１１おいて、実線のグラフは点Ｄを流れる電流の変化を示し、長破線のグラフは点Ｅを流れる電流の変化を示し、破線のグラフは点Ｆを流れる電流の変化を示す。図１１は、図１０の破線部に対応する。図１２は、図１１の拡大図である。図１２には、図１１のうち５．００×１０-7秒から５．３０×１０-7秒までの部分が拡大して記載されている。
　ＨＥＭＴ４２は、所定の周期でスイッチングする。ＨＥＭＴ４２がオン状態のときには、電流はコイル４１とＨＥＭＴ４２を流れ、コイル４１に磁気エネルギーが蓄積される。ＨＥＭＴ４２がオフ状態のときには、電流はコイル４１と整流回路１０を流れ、コイル４１に蓄積された磁気エネルギーは放出される。点Ｄを流れる整流電流は図１０に示す矩形波になり、直流負荷４９には直流電源４８の出力電圧を昇圧した電圧が印加される。
　ＨＥＭＴ１１は、ＨＥＭＴ４２と同期してスイッチングする。より詳細には、ＨＥＭＴ１１は、整流電流が流れ始めた後にオンし、整流電流が停止する前にオフする。また、ＨＥＭＴ１１がオン状態のときにＨＥＭＴ１１を経由して流れる電流の一部が、ＨＥＭＴ１１がオフした後にダイオード１２を経由して流れる。
　図１３は、整流回路１０における電流経路を示す図である。まず、整流電流が整流回路１０を流れていない状態を考える。整流電流が流れていないときには、出力容量１４と寄生容量１５の電圧が高く、出力容量１４と寄生容量１５に電荷が蓄積されている。この状態でＨＥＭＴ１１がオンすると、出力容量１４と寄生容量１５に蓄積されたエネルギーよって損失が発生する。そこで、ＨＥＭＴ１１は、整流回路１０に整流電流が流れ始めた後にオンする。整流電流が流れると、出力容量１４と寄生容量１５に蓄積された電荷は放電され、出力容量１４と寄生容量１５の電圧が低下する。その後にＨＥＭＴ１１がオンすることにより、損失を低減することができる。上記の例では、出力容量１４と寄生容量１５の電圧の低下とは、４００Ｖの電圧がその２０％の電圧（８０Ｖの電圧）よりも低くなることをいう。出力容量１４と寄生容量１５の電圧が４００Ｖの５％の電圧（２０Ｖの電圧）よりも低くなることがより好ましい。
　図１３（ａ）は、整流電流が流れているときの電流経路を示す図である。このとき、コイル４１には２０Ａの電流が流れ、コイル４１を通過した電流はコイル４１の起電力によって整流回路１０に流れる。整流回路１０では、２０Ａの電流に対応した電圧降下が発生する。この電流による損失を低減するために、整流回路１０は、ＨＥＭＴ１１のゲート端子にＨＥＭＴ１１のソース端子を基準として６Ｖの電圧を印加する。このため、ＨＥＭＴ１１はオンする。逆導通時のＨＥＭＴ１１のオン抵抗は、約５０ｍΩである。したがって、ＨＥＭＴ１１における電圧降下は１．０Ｖとなり、点Ｂを基準として点Ａに１．０Ｖの電圧が印加される。ダイオード１２の導通が開始するときの順方向電圧降下は１．０Ｖよりも大きいので、整流回路１０を流れる電流の大部分はＨＥＭＴ１１を流れる。このように同期整流を行うことにより、整流回路１０の導通損失を低減することができる。
　次に、整流回路１０は、ＨＥＭＴ１１のゲート端子にＨＥＭＴ１１のソース端子を基準として０Ｖの電圧を印加する。このとき、ＨＥＭＴ１１はオフする。図１３（ｂ）には、ＨＥＭＴ１１がオフした直後の電流経路が記載されている。ＨＥＭＴ１１がオフした後も、２０Ａの電流が整流回路１０を流れるので、整流回路１０における電圧降下は２．６Ｖになる（この値は、図４から導かれる。電圧降下が２．６Ｖのときに、ＨＥＭＴ１１を流れる電流は１２Ａ、ダイオード１２を流れる電流は８Ａ、両者の和は２０Ａになる）。整流電流の一部がダイオード１２を流れることにより、インダクタ１３に磁気エネルギーが蓄積される。
　次に、昇圧チョッパ回路４０は、ＨＥＭＴ４２のゲート端子にＨＥＭＴ４２のソース端子を基準として６Ｖの電圧を印加する。このとき、ＨＥＭＴ４２はオンする。図１３（ｃ）には、ＨＥＭＴ４２がオンした後の電流経路が記載されている。ＨＥＭＴ４２がオンすると、コイル４１を通過した電流はＨＥＭＴ４２を流れるので、点Ｄを流れる整流電流は急激に低下する。整流電流のうち、ＨＥＭＴ１１を流れる電流（点Ｅを流れる電流）は急激に低下するが、ダイオード１２を流れる電流（点Ｆを流れる電流）はインダクタ１３の作用によってＨＥＭＴ１１を流れる電流よりも遅い速度で低下する。
　図１１および図１２に示す例では、ＨＥＭＴ１１は、０秒より前ではオン状態である。０秒より前では、整流回路１０を流れる整流電流は、すべてＨＥＭＴ１１を流れる。このとき、点Ｄを流れる電流と点Ｅを流れる電流とは２０Ａ、点Ｆを流れる電流は０Ａである。ＨＥＭＴ１１は、０秒においてオフする。５．００×１０-7秒後に、ＨＥＭＴ１１を流れる電流は１２Ａ、ダイオード１２を流れる電流は８Ａになる。ＨＥＭＴ４２は、５．０２×１０-7秒においてオンする。５．０３×１０-7秒において、点Ｄを流れる電流は０Ａ、点Ｅを流れる電流は－８Ａ、点Ｆを流れる電流は８Ａである。このときＨＥＭＴ１１の出力容量１４は、インダクタ１３に蓄積された磁気エネルギーによって充電される。
　図１４は、点Ｇを流れる電流の波形図である。図１５は、出力容量１４におけるスイッチング損失の積分値を示す図である。図１４および図１５において、実線は昇圧チョッパ回路４０の特性を示し、破線は比較例に係る整流回路を備えた昇圧チョッパ回路（以下、比較例に係る昇圧チョッパ回路という）の特性を示す。
　図１４に破線で示すように、比較例に係る昇圧チョッパ回路では、点Ｇを流れる電流は、５．０７×１０-7秒付近で最大値、約４５Ａになる。これに対して、図１４に実線で示すように、昇圧チョッパ回路４０では、点Ｇを流れる電流は、５．０７×１０-7秒付近で最大値、約３９Ａになる。後者は前者よりも小さい。したがって、昇圧チョッパ回路４０によれば、比較例に係る昇圧チョッパ回路と比べて、電流が少ない分だけ損失を低減することができる。また、電流が少ないので、ゲート電圧を安定に保つことができる。
　電流が最大のときの損失は、主に、ＨＥＭＴ４２がオフ状態からオン状態に変化するときに発生する。その理由は、オン状態に変化する途中では、オン抵抗が十分に低下していないからである。図１５に破線で示すように、比較例に係る昇圧チョッパ回路では、スイッチング期間における損失は８．９×１０-5Ｊである。これに対して、図１５に実線で示すように、昇圧チョッパ回路４０では、スイッチング期間における損失は７．５×１０-5Ｊである。このように昇圧チョッパ回路４０によれば、損失を低減することができる。
　ＨＥＭＴには、入力容量が小さいのでゲート電圧が不安定になるという問題がある。ＧａＮ－ＨＥＭＴでは、出力容量に４００Ｖの電圧を印加した場合、１１０ｎＣの電荷が流れる。この電荷は、ＨＥＭＴだけでなく、４００Ｖの電圧の供給点からのすべての通電経路を流れるので、周囲の磁界や電界に影響を及ぼす。特に、ＧａＮ－ＨＥＭＴの入力容量は小さい。例えば、ＧａＮ－ＨＥＭＴの出力容量に蓄積される電荷が１１０ｎＣのときに、ＧａＮ－ＨＥＭＴの入力容量は４００ｐＦである場合がある。このような場合に、ＧａＮ－ＨＥＭＴのゲート電圧は周囲の磁界や電界の影響を受けやすい。
　昇圧チョッパ回路４０では、単位時間あたりに流れる電荷の量を抑制することができる。したがって、ＨＥＭＴ１１の出力容量１４を充電するときに、ＨＥＭＴ１１のゲート電圧が周囲の磁界や電界の影響を受けて不安定になることを防止することができる。また、ＨＥＭＴ１１の出力容量１４を充電する電荷は、ＨＥＭＴ１１だけでなく、ＨＥＭＴ４２も通過する。したがって、ＨＥＭＴ１１の出力容量１４を充電するときに、ＨＥＭＴ４２のゲート電圧が周囲の磁界や電界の影響を受けて不安定になることも防止することができる。
　昇圧チョッパ回路４０は、ＨＥＭＴ（具体的には、ＨＥＭＴ１１、４２）をオンするときにはゲート端子にソース端子を基準として６Ｖの電圧を印加し、ＨＥＭＴをオフするときにはゲート端子にソース端子を基準として０Ｖの電圧を印加する。その理由は、ＨＥＭＴの入力容量は小さく、ＨＥＭＴのゲート電圧は変動しやすいので、３段階以上の電圧でＨＥＭＴのゲート電圧を制御することは困難であるからである。
　なお、ＨＥＭＴのゲート電圧を６Ｖに安定的に保つ方法として、ＨＥＭＴがオンしている間、ＨＥＭＴの入力容量の５倍以上の容量（より好ましくは、１０倍以上の容量）を有するコンデンサをＨＥＭＴの入力容量に並列に接続してもよい。並列に接続するコンデンサの容量は大きいことが好ましい。ただし、ＨＥＭＴの入力容量の１００万倍以上の容量を有するコンデンサは、サイズが大きいので配置することが困難である。
　以上に示すように、本実施形態に係る整流回路１０は、ＨＥＭＴ１１と、ＨＥＭＴ１１に逆並列接続されたダイオード１２とを備えている。整流回路１０では、ダイオード１２の導通が開始するときの順方向電圧降下は、ＨＥＭＴ１１がオン状態で逆導通するときの整流電流の量に対応したＨＥＭＴ１１がオフ状態で逆導通するときの電圧降下よりも小さい。ＨＥＭＴ１１のソース端子とドレイン端子とを結ぶ経路のうち、ダイオード１２を経由する経路のインダクタンスは、ＨＥＭＴ１１を経由する経路のインダクタンスよりも大きい。ダイオード１２の寄生容量１５に蓄積される電荷の量は、ＨＥＭＴ１１の出力容量１４に蓄積される電荷の量よりも少ない。
　したがって、整流回路１０では、ＨＥＭＴ１１がオン状態で逆導通し、整流電流が流れているときに、ＨＥＭＴ１１がオフすると、整流電流の一部がダイオード１２を経由して流れ、ダイオード１２を経由する経路上のインダクタ１３（２本の経路のインダクタンスの差）に磁気エネルギーが蓄積される。整流電流が停止したときに、蓄積された磁気エネルギーによって低い電圧が発生し、ＨＥＭＴ１１の出力容量１４は低い電圧によって充電される。したがって、ＨＥＭＴ１１の出力容量１４に蓄積される電荷によるスイッチング損失を低減することができる。また、ダイオード１２の寄生容量１５に蓄積される電荷の量をＨＥＭＴ１１の出力容量１４に蓄積される電荷の量よりも少なくすることにより、ダイオード１２の寄生容量１５に蓄積される電荷によるスイッチング損失を低減することができる。また、ＨＥＭＴのゲート電圧が周囲の磁界や電界の影響を受けて不安定になることも防止することができる。
　また、ＨＥＭＴ１１がオン状態で逆導通するときの整流電流の量の１０％に対応したダイオード１２の順方向電圧降下は、ＨＥＭＴ１１がオン状態で逆導通するときの整流電流の量に対応したＨＥＭＴ１１がオフ状態で逆導通するときの電圧降下よりも０．２Ｖ以上小さい。電圧降下の差を０．２Ｖ以上にすることにより、ＨＥＭＴ１１がオフしたときにダイオード１２を経由する経路に電流を確実に流すことができる。
　また、ＨＥＭＴ１１の閾値電圧は、０．５Ｖ以上５Ｖ以下である。これにより、ダイオード１２の導通が開始するときの順方向電圧降下をＨＥＭＴ１１の逆導通時の電圧降下よりも小さくし、ＨＥＭＴ１１がオフしたときにダイオード１２を経由する経路に電流を流しやすくすることができる。
　また、ＨＥＭＴ１１は、整流電流が流れ始めた後にオンし、整流電流が停止する前にオフする。ＨＥＭＴ１１がオン状態で逆導通するときにＨＥＭＴ１１を経由して流れる電流の一部が、ＨＥＭＴ１１がオフした後にダイオード１２を経由して流れる。整流電流が流れると、ＨＥＭＴ１１の出力容量１４とダイオード１２の寄生容量１５の電圧が低下する。その後にＨＥＭＴ１１がオンすることにより、損失を低減することができる。また、ＨＥＭＴ１１がオフした後に電流がダイオード１２とインダクタ１３を経由して流れることにより、インダクタ１３に磁気エネルギーが蓄積される。整流電流が停止したときに、ＨＥＭＴ１１の出力容量１４は、インダクタ１３で発生した低い電圧によって充電される。したがって、ＨＥＭＴ１１の出力容量１４に蓄積される電荷によるスイッチング損失を低減することができる。
　また、ＨＥＭＴ１１のドレイン電圧が定格電圧の０％以上１０％以下の範囲内にあるときのＨＥＭＴ１１の出力容量の平均は、ＨＥＭＴ１１のドレイン電圧が定格電圧のときのＨＥＭＴ１１の出力容量の２倍以上である。したがって、ＨＥＭＴ１１の出力容量１４の電圧が低いときに出力容量１４をインダクタ１３で発生する低い電圧で充電し、スイッチング損失を効果的に低減することができる。
　また、ＨＥＭＴ１１は、２次元電子ガス層３７の下に導電性層を有する。したがって、２次元電子ガス層３７の下に導電性層を有するＨＥＭＴ１１を用いた整流回路１０においてスイッチング損失を低減することができる。また、整流回路１０は、ＨＥＭＴ１１をオフするときに、ＨＥＭＴ１１のゲート電圧をソース電圧と同じレベルに制御する。したがって、簡単な回路でＨＥＭＴ１１をオフすることができる。
　また、本実施形態に係る電源回路（昇圧チョッパ回路４０）は、整流回路１０を備えている。本実施形態に係る電源回路によれば、スイッチング損失を低減した整流回路１０を用いて、電源回路のスイッチング損失を低減することができる。
　（第２の実施形態）
　第２の実施形態では、ＨＥＭＴ１１のソース端子とドレイン端子とを結ぶ経路のうち、ダイオード１２を経由する経路上にインダクタ１３を設ける方法について説明する。インダクタ１３は、例えば、配線パターンや部品のリード線を用いて形成することができる。この方法によれば、新たな部品を追加することなく、インダクタ１３を形成することができる。
　しかし、上記の方法でインダクタ１３を形成した場合、配線パターンが長くなり、配線による損失が増加する。また、上記の方法では、以下の理由により共振が発生することがある。ＨＥＭＴ１１の出力容量１４は、インダクタ１３から流れる電流だけでなく、ＨＥＭＴ１１のドレイン端子側から供給される電流によっても充電される。ＨＥＭＴ１１のソース－ドレイン間電圧は高速に変化し、これに伴いダイオード１２のアノード－カソード間電圧も高速に変化する。しかし、インダクタ１３が存在するので、ダイオード１２のアノード－カソード間電圧は、ＨＥＭＴ１１のソース－ドレイン間電圧よりも遅れて上昇する。この電圧上昇によってダイオード１２の寄生容量１５が充電されるので、共振が発生する。共振が発生すると、放射ノイズが発生したり、ダイオード１２が破壊されたりすることがある。
　そこで本実施形態では、ダイオード１２を経由する経路上にインダクタ１３として、磁性材料で形成された部品を設ける。磁性材料は、１００ｋＨｚ以上の周波数ではインダクタンス成分が減少して、抵抗成分が増加し、１ＧＨｚ以上の周波数では抵抗成分も減少するという特性を有する。本実施形態に係る整流回路は、典型的には１ＭＨｚ以上５００ＭＨｚ以下の周波数で共振する。このため、磁性材料の抵抗成分を用いることができる。特に磁性材料としてフェライト材料を用いることにより、共振をより効果的に低減することができる。フェライト材料は、ＭｎＺｎ（マンガン亜鉛）系材料やＮｉＺｎ（ニッケル亜鉛）系材料などの中から好適な材料を選択することができる。
　図１６は、インダクタ１３を設ける方法を示す図である。図１６において、ダイオード１２は、２本のリード線２６を有するパッケージ２５に内蔵されている。一方のリード線２６を、フェライト材料で形成されたフェライトビーズ２７に通すことにより、ダイオード１２を経由する経路上にインダクタ１３を設けることができる。なお、他の配線に同様の方法で磁性材料で形成された部品を設けてもよい。
　以上に示すように、本実施形態に係る整流回路は、ＨＥＭＴ１１のソース端子とドレイン端子とを結ぶ経路のうち、ダイオード１２を経由する経路上に磁性材料で形成された部品を有する。したがって、本実施形態に係る整流回路によれば、ダイオード１２を経由する経路のインダクタンスをＨＥＭＴ１１を経由する経路のインダクタンスよりも大きくすることができる。また、配線が短いときでも大きなインダクタンスを形成できるので、配線パターンを短くし、配線による損失を低減することができる。
　（第３の実施形態）
　第３の実施形態では、スイッチング損失をさらに低減した整流回路について説明する。図１７は、本実施形態に係る整流回路におけるＨＥＭＴ１１のゲート電圧の制御方法を示す図である。図１７に示すように、本実施形態に係る整流回路では、ＨＥＭＴ１１のゲート端子とソース端子の間には、トランジスタ２１とコンデンサ２２が設けられる。トランジスタ２１のドレイン端子は、ＨＥＭＴ１１のゲート端子に接続される。トランジスタ２１のソース端子は、コンデンサ２２の第１電極（図１７では左側の電極）に接続される。コンデンサ２２の第２電極は、ＨＥＭＴ１１のソース端子に接続される。コンデンサ２２は所定量の電荷を蓄積し、コンデンサ２２の第１電極の電圧は第２電極の電圧よりも所定量だけ低い。なお、ＨＥＭＴ１１とトランジスタ２１を接続する経路上に抵抗やダイオードを設けてもよい。
　以下、ＨＥＭＴ１１は２Ｖの閾値電圧を有するＧａＮ－ＨＥＭＴであり、コンデンサ２２の電極間電圧は３Ｖであるとする。この場合、トランジスタ２１がオンしたときに、ＨＥＭＴ１１のゲート電圧はソース電圧よりも３Ｖ低くなる。このように本実施形態に係る整流回路は、ＨＥＭＴ１１をオフするときに、ＨＥＭＴ１１のゲート電圧をソース電圧よりも低く制御する。
　図４に示す二点鎖線のグラフは、２Ｖの閾値電圧を有するＧａＮ－ＨＥＭＴの、ゲート－ソース間電圧が－３Ｖのときの特性を示す図である。この特性は、５Ｖの閾値電圧を有するＧａＮ－ＨＥＭＴの、ゲート－ソース間電圧が０Ｖのときの特性と同じである。本実施形態に係る整流回路では、ＧａＮ－ＨＥＭＴの逆導通時の電圧降下は、第１の実施形態よりも３Ｖ高い。
　ＨＥＭＴ１１の逆導通時の電圧降下が大きいほど、ＨＥＭＴ１１を流れる電流は減少し、ダイオード１２とインダクタ１３を流れる電流は増加する。したがって、インダクタ１３を流れる電流をより多く用いてＨＥＭＴ１１の出力容量１４を充電し、スイッチング損失を低減することができる。
　以上に示すように、本実施形態に係る整流回路は、ＨＥＭＴ１１をオフするときに、ＨＥＭＴ１１のゲート電圧をソース電圧よりも低く制御する。これにより、ＨＥＭＴ１１の逆導通時の電圧降下を大きくすることができる。したがって、本実施形態に係る整流回路によれば、ダイオード１２とインダクタ１３を経由する経路により多くの電流を流し、スイッチング損失をさらに低減することができる。また、０Ｖ以下の閾値電圧を有するＨＥＭＴを用いて、スイッチング損失を低減した整流回路を構成することもできる。
　製造上および構造上の制約から、ＨＥＭＴの閾値電圧を任意の値に設定することは困難である。現在の技術では、閾値電圧の高い側の限界は約２Ｖである。そこで、本実施形態のように、ＨＥＭＴのゲート端子に負の電圧を印加することにより、高い閾値電圧を有するＨＥＭＴと同様に使用することができる（図４を参照）。その結果、ダイオードを流れる電流を制御できる範囲を広くすることができる。
　（第４の実施形態）
　第４の実施形態では、第１の実施形態に係る整流回路１０を含む他の電源回路について説明する。以下に示す電源回路では、一般的な電源回路ではダイオードまたはシリコントランジスタが設けられる位置に整流回路１０が設けられている。
　図１８は、第１例に係る電源回路（降圧チョッパ回路）の回路図である。図１８に示す降圧チョッパ回路５０は、整流回路１０、スイッチング素子５１、コイル５２、および、平滑コンデンサ５３を含み、直流電源５８と直流負荷５９に接続される。スイッチング素子５１のドレイン端子は、直流電源５８の正極に接続される。スイッチング素子５１のソース端子は、整流回路１０の第１端子（図１８では上側の端子）と、コイル５２の一端（図１８では左端）とに接続される。コイル５２の他端は、直流負荷５９の一端（図１８では上端）に接続される。整流回路１０の第２端子は、直流電源５８の負極と直流負荷５９の他端とに接続される。平滑コンデンサ４３は、直流負荷５９の両端の間に設けられる。
　スイッチング素子５１には、シリコントランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）、ＨＥＭＴなどが使用される。整流回路１０は、整流電流を図面内で上向きに流す機能を有する。ダイオードを設ける位置に整流回路１０を設けることにより、スイッチング損失を低減した降圧チョッパ回路５０を構成することができる。
　図１９は、第２例に係る電源回路（絶縁型ＤＣ／ＤＣコンバータのセンタータップ整流回路）の回路図である。図１９において、絶縁トランス６７の１次側には、フルブリッジ回路やプッシュプル回路などのスイッチング回路（図示せず）が接続される。絶縁トランス６７の２次側巻線は、センタータップ６８を有する。センタータップ整流回路６０は、２個の整流回路１０ａ、１０ｂ、平滑コイル６１、および、平滑コンデンサ６２を含み、絶縁トランス６７の２次側巻線の両端およびセンタータップ６８と、直流負荷６９とに接続される。整流回路１０ａの第１端子（図１９では左側の端子）は、絶縁トランス６７の２次側巻線の一端（図１９では下端）に接続される。整流回路１０ｂの第１端子は、絶縁トランス６７の２次側巻線の他端に接続される。平滑コイル６１の一端（図１９では左端）は、センタータップ６８に接続される。平滑コイル６１の他端は、直流負荷６９の一端（図１９では左端）に接続される。整流回路１０ａ、１０ｂの第２端子は、直流負荷６９の他端に接続される。平滑コンデンサ６２は、直流負荷６９の両端の間に設けられる。
　整流回路１０ａ、１０ｂは、整流電流を図面内で左向きに流す機能を有する。ダイオードを設ける位置に整流回路１０ａ、１０ｂを設けることにより、スイッチング損失を低減したセンタータップ整流回路６０を構成することができる。
　図２０は、第３例に係る電源回路（インバータ回路）の回路図である。図２０に示すインバータ回路７０は、４個の整流回路１０ａ～１０ｄを含み、直流電源７８と交流負荷７９に接続される。交流負荷７９は、図示しないコイルを含んでいる。整流回路１０ｂ、１０ｄの第１端子（図２０では上側の端子）は、直流電源７８の正極に接続される。整流回路１０ｂ、１０ｄの第２端子は、それぞれ、整流回路１０ａ、１０ｃの第１端子に接続される。整流回路１０ａ、１０ｃの第２端子は、直流電源７８の負極に接続される。整流回路１０ａ、１０ｂの接続点は交流負荷７９の一端（図２０では上端）に接続され、整流回路１０ｃ、１０ｄの接続点は交流負荷７９の他端に接続される。
　整流回路１０ａ～１０ｄは、スイッチとしての動作と整流回路としての動作とを選択的に実行する。第１端子側に正の電圧が印加された状態において、ＨＥＭＴ１１がオン状態のときに、ＨＥＭＴ１１のドレイン端子からソース端子に向けて（整流回路１０ａ～１０ｄの第１端子から第２端子に向けて）順方向電流が流れる。このとき整流回路１０ａ～１０ｄは、スイッチとして動作する。第２端子側に正の電圧が印加された状態において、整流回路１０ａ～１０ｄは整流電流を流す。このとき整流回路１０ａ～１０ｄは、整流回路として動作する。シリコントランジスタを設ける位置に整流回路１０ａ～１０ｄを設けることにより、スイッチング損失を低減したインバータ回路７０を構成することができる。
　なお、インバータ回路７０に対して２個の整流回路１０を直列に接続した回路を追加することにより、３相インバータ回路を構成してもよい。これにより、スイッチング損失を低減した３相インバータ回路を構成することができる。
　図２１は、第４例に係る電源回路（トーテムポール力率改善回路）の回路図である。図２１に示すトーテムポール力率改善回路８０は、２個のシリコントランジスタ８１、８２、２個の整流回路１０ａ、１０ｂ、平滑コイル８３、および、平滑コンデンサ８４を備え、交流電源８８と直流負荷８９に接続される。交流電源８８の一端（図２１では上端）は、シリコントランジスタ８１のドレイン端子と、シリコントランジスタ８２のソース端子とに接続される。交流電源８８の他端は、平滑コイル８３の一端（図２１では左端）に接続される。平滑コイル８３の他端は、整流回路１０ａの第１端子（図２１では上側の端子）と、整流回路１０ｂの第２端子とに接続される。シリコントランジスタ８２のドレイン端子は、整流回路１０ｂの第１端子と、直流負荷８９の一端（図２１では上端）とに接続される。シリコントランジスタ８１のソース端子は、整流回路１０ａの第２端子と、直流負荷８９の他端とに接続される。平滑コンデンサ８４は、直流負荷８９の両端の間に設けられる。
　シリコントランジスタ８１、８２は、商用周波数（例えば、５０Ｈｚ以上６０Ｈｚ以下の周波数）でスイッチングする。整流回路１０ａ、１０ｂは、比較的高い周波数（例えば、１０ｋＨｚ以上２００ｋＨｚ以下の周波数）でスイッチングする。平滑コイル８３は入力電流を平滑化し、平滑コンデンサ８４は出力電圧を平滑化する。整流回路１０ａ、１０ｂは、スイッチとしての動作と整流回路としての動作とを選択的に実行する。シリコントランジスタを設ける位置に整流回路１０ａ、１０ｂを設けることにより、スイッチング損失を低減したトーテムポール力率改善回路８０を構成することができる。
　なお、第１～第４例に係る電源回路は、第１の実施形態に係る整流回路１０に代えて、第２または第３の実施形態に係る整流回路を備えていてもよい。以上に示すように、本実施形態に係る電源回路は、第１～第３の実施形態に係る整流回路のいずれかを備えている。本実施形態に係る電源回路によれば、スイッチング損失を低減した整流回路を用いて、電源回路のスイッチング損失を低減することができる。
　本願は、２０１７年６月２０日に出願された「整流回路および電源装置」という名称の日本国特願２０１７－１２０５２７号に基づく優先権を主張する出願であり、この出願の内容は引用することによって本願の中に含まれる。
　１０…整流回路
　１１…ＨＥＭＴ
　１２…ダイオード
　１３…インダクタ
　１４…出力容量
　１５…寄生容量
　２７…フェライトビーズ
　３１…シリコン基板（導電性層）
　３７…２次元電子ガス層
　４０…昇圧チョッパ回路
　５０…降圧チョッパ回路
　６０…センタータップ整流回路
　７０…インバータ回路
　８０…トーテムポール力率改善回路

Claims (10)

  1. 　ＨＥＭＴと、
    　前記ＨＥＭＴに逆並列接続されたダイオードとを備え、
    　前記ダイオードの導通が開始するときの順方向電圧降下は、前記ＨＥＭＴがオン状態で逆導通するときの整流電流の量に対応した前記ＨＥＭＴがオフ状態で逆導通するときの電圧降下よりも小さく、
    　前記ＨＥＭＴのソース端子とドレイン端子とを結ぶ経路のうち、前記ダイオードを経由する経路のインダクタンスは、前記ＨＥＭＴを経由する経路のインダクタンスよりも大きく、
    　前記ダイオードの寄生容量に蓄積される電荷の量は、前記ＨＥＭＴの出力容量に蓄積される電荷の量よりも少ないことを特徴とする、整流回路。
  2. 　前記ＨＥＭＴがオン状態で逆導通するときの整流電流の量の１０％に対応した前記ダイオードの順方向電圧降下は、前記ＨＥＭＴがオン状態で逆導通するときの整流電流の量に対応した前記ＨＥＭＴがオフ状態で逆導通するときの電圧降下よりも０．２Ｖ以上小さいことを特徴とする、請求項１に記載の整流回路。
  3. 　前記ＨＥＭＴの閾値電圧は、０．５Ｖ以上５Ｖ以下であることを特徴とする、請求項１に記載の整流回路。
  4. 　前記ＨＥＭＴは、前記整流電流が流れ始めた後にオンし、前記整流電流が停止する前にオフし、
    　前記ＨＥＭＴがオン状態で逆導通するときに前記ＨＥＭＴを経由して流れる電流の一部が、前記ＨＥＭＴがオフした後に前記ダイオードを経由して流れることを特徴とする、請求項１に記載の整流回路。
  5. 　前記ＨＥＭＴのドレイン電圧が定格電圧の０％以上１０％以下の範囲内にあるときの前記ＨＥＭＴの出力容量の平均は、前記ＨＥＭＴのドレイン電圧が前記定格電圧のときの前記ＨＥＭＴの出力容量の２倍以上であることを特徴とする、請求項１に記載の整流回路。
  6. 　前記ＨＥＭＴは、２次元電子ガス層の下に導電性層を有することを特徴とする、請求項１に記載の整流回路。
  7. 　前記ダイオードを経由する経路上に磁性材料で形成された部品を有することを特徴とする、請求項１に記載の整流回路。
  8. 　前記ＨＥＭＴをオフするときに、前記ＨＥＭＴのゲート電圧をソース電圧と同じレベルに制御することを特徴とする、請求項１に記載の整流回路。
  9. 　前記ＨＥＭＴをオフするときに、前記ＨＥＭＴのゲート電圧をソース電圧よりも低く制御することを特徴とする、請求項１に記載の整流回路。
  10. 　請求項１～９のいずれかに記載の整流回路を備えた、電源装置。
PCT/JP2018/016394 2017-06-20 2018-04-23 整流回路および電源装置 WO2018235423A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/613,960 US10848076B2 (en) 2017-06-20 2018-04-23 Rectifying circuit and power supply device
CN201880032746.7A CN110741546B (zh) 2017-06-20 2018-04-23 整流电路以及电源装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-120527 2017-06-20
JP2017120527 2017-06-20

Publications (1)

Publication Number Publication Date
WO2018235423A1 true WO2018235423A1 (ja) 2018-12-27

Family

ID=64737070

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/016394 WO2018235423A1 (ja) 2017-06-20 2018-04-23 整流回路および電源装置

Country Status (3)

Country Link
US (1) US10848076B2 (ja)
CN (1) CN110741546B (ja)
WO (1) WO2018235423A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220302818A1 (en) * 2021-03-17 2022-09-22 Sharp Kabushiki Kaisha Semiconductor power device and switching power supply apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187885A (ja) * 2006-11-28 2008-08-14 Internatl Rectifier Corp 同期ｄｃ／ｄｃ変換器
JP2009081962A (ja) * 2007-09-26 2009-04-16 Sharp Corp スイッチング回路、回路、並びにスイッチング回路及び駆動パルス生成回路を含む回路
JP2013085290A (ja) * 2006-08-09 2013-05-09 Hitachi Metals Ltd 高周波部品
JP2014158356A (ja) * 2013-02-15 2014-08-28 Toshiba Lighting & Technology Corp 整流回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173136A (ja) * 1996-12-16 1998-06-26 Toshiba Corp 保護回路
CN101447736A (zh) * 2007-11-27 2009-06-03 国际整流器公司 同步dc/dc转换器
JP4557015B2 (ja) 2008-02-15 2010-10-06 株式会社デンソー パワースイッチング回路
JP5439725B2 (ja) * 2008-02-20 2014-03-12 サンケン電気株式会社 半導体スイッチング装置
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
JP2014027253A (ja) * 2012-06-22 2014-02-06 Toshiba Corp 整流回路
US9917080B2 (en) * 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
JP6425380B2 (ja) * 2013-12-26 2018-11-21 ローム株式会社 パワー回路およびパワーモジュール
US10756722B2 (en) * 2017-03-02 2020-08-25 HELLA GmbH & Co. KGaA Hybrid switch control
TWI726085B (zh) * 2017-04-05 2021-05-01 晶元光電股份有限公司 發光二極體之驅動器
DE102017119600B4 (de) * 2017-08-25 2019-06-27 Infineon Technologies Austria Ag Verfahren zum Ansteuern eines Transistorbauelements mit nicht-isoliertem Gate, Ansteuerschaltung und elektronische Schaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013085290A (ja) * 2006-08-09 2013-05-09 Hitachi Metals Ltd 高周波部品
JP2008187885A (ja) * 2006-11-28 2008-08-14 Internatl Rectifier Corp 同期ｄｃ／ｄｃ変換器
JP2009081962A (ja) * 2007-09-26 2009-04-16 Sharp Corp スイッチング回路、回路、並びにスイッチング回路及び駆動パルス生成回路を含む回路
JP2014158356A (ja) * 2013-02-15 2014-08-28 Toshiba Lighting & Technology Corp 整流回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220302818A1 (en) * 2021-03-17 2022-09-22 Sharp Kabushiki Kaisha Semiconductor power device and switching power supply apparatus
JP2022143222A (ja) * 2021-03-17 2022-10-03 シャープ株式会社 半導体パワーデバイスおよびスイッチング電源装置

Also Published As

Publication number Publication date
CN110741546A (zh) 2020-01-31
US20200153355A1 (en) 2020-05-14
CN110741546B (zh) 2021-04-13
US10848076B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
US9935625B2 (en) Gate drive circuit and power supply capable of reducing surge voltage
US8957642B2 (en) Enhancement mode III-nitride switch with increased efficiency and operating frequency
US10680069B2 (en) System and method for a GaN-based start-up circuit
Umegami et al. A novel high-efficiency gate drive circuit for normally off-type GaN FET
US11955478B2 (en) Power semiconductor device with an auxiliary gate structure
US20160285386A1 (en) Rectifier
JPWO2016067835A1 (ja) パワーモジュールおよびパワー回路
JPWO2016002249A1 (ja) スイッチング回路およびこれを備えた電源回路
Wu et al. Performance and robustness of first generation 600-V GaN-on-Si power transistors
Wu et al. Total GaN solution to electrical power conversion
US7915879B2 (en) Switching converter including a rectifier element with nonlinear capacitance
JP2023123518A (ja) 半導体装置
Nune et al. Comparative analysis of power density in Si MOSFET and GaN HEMT based flyback converters
US11011971B2 (en) Rectifying circuit and power supply device
US10432081B2 (en) Waveform shaping circuit, semiconductor device, and switching power supply device
US9991776B2 (en) Switched mode power supply converter
US20160072386A1 (en) Switching power supply
US10848076B2 (en) Rectifying circuit and power supply device
US20230131602A1 (en) Power semiconductor device with an auxiliary gate structure
US10498213B2 (en) Drive circuit and semiconductor module utilizing a capacitance ratio between different switches
CN108141142B (zh) 供电装置
US11404964B2 (en) Rectifier circuit and power supply unit
US11223281B2 (en) Rectifier circuit and power supply unit
US10771057B1 (en) Semiconductor device
WO2014061114A1 (ja) 電力変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18820548

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18820548

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP