JP5682587B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5682587B2 JP5682587B2 JP2012074438A JP2012074438A JP5682587B2 JP 5682587 B2 JP5682587 B2 JP 5682587B2 JP 2012074438 A JP2012074438 A JP 2012074438A JP 2012074438 A JP2012074438 A JP 2012074438A JP 5682587 B2 JP5682587 B2 JP 5682587B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- rectifier
- setting circuit
- potential side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
所定の信号入力部からの信号を受ける制御端子と、高電位側の通電路に接続される高電位側端子と、低電位側の通電路に接続される低電位側端子とを備え、前記制御端子に対して所定閾値を超える電圧が印加された場合にオン動作する半導体スイッチ素子と、
前記高電位側端子と前記低電位側端子との間に直列に接続される第1の電圧設定回路及び第2の電圧設定回路とを備え、前記第1の電圧設定回路は前記高電位側端子に一方を接続され、前記第2の電圧設定回路は前記低電位側端子に一方を接続された電圧設定回路と、
前記第1の電圧設定回路と前記第2の電圧設定回路との間の接続部側に入力端子が接続され、前記制御端子側に出力端子が接続され、前記入力端子側から前記出力端子側にのみ電流を通す第1の整流器と
を備え、
前記第1の電圧設定回路は第2の整流器からなり、前記高電位側端子と前記低電位側端子との間の電位差が第1の所定値を超えるときに導通状態となるように構成され、
前記第2の電圧設定回路は第3の整流器からなり、前記半導体スイッチ素子の制御端子と低電位側端子との間の電位差が第2の所定値を超えるときに導通状態となるように構成され、
前記高電位側端子と前記低電位側端子との間の電位差が前記第1の所定値を超える異常時には、前記第1の整流器を介して前記制御端子に印加される電圧が前記閾値を超えるように上昇することで前記半導体スイッチ素子がオン動作し、前記高電位側端子と前記低電位側端子との間に電流が流れることを特徴とする。
そして、第1の電圧設定回路は第2の整流器からなり、前記高電位側端子と前記低電位側端子との間の電位差が第1の所定値を超えるときに導通状態となるように構成されている。また第2の電圧設定回路は第3の整流器からなり、前記半導体スイッチ素子の制御端子と前記低電位側端子との間の電位差が第2の所定値を超えるときに導通状態となるように構成されている。そして、高電位側端子と低電位側端子との間の電位差が第1の所定値以下となる通常時には、信号入力部から制御端子に対してオフ信号が与えられているときに第1の整流器を介して制御端子に印加される電圧が閾値未満となるように構成されている。従って、通常時には、オフ信号が与えられているときに半導体スイッチ素子がオン動作することなく維持される。
一方、高電位側端子と低電位側端子との間の電位差が第1の所定値を超える異常時には、第1の電圧設定回路は導通状態となる。更に、第2の電圧設定回路も、半導体スイッチ素子の制御端子と低電位側端子との間の電位差が第2の所定値を超えた場合に、半導体スイッチ素子を破壊しないよう導通状態となる。このように第1の電圧設定回路及び第2の電圧設定回路が動作し、第1の整流器を介して制御端子に印加される電圧が閾値を超えるように上昇することで半導体スイッチ素子がオン動作し、高電位側端子と低電位側端子との間に電流が流れるようになっている。従って、通電路にサージ電圧が発生したときには、半導体スイッチ素子をオン動作してサージ電圧を逃がすことができ、半導体スイッチ素子を効果的に保護することができる。
また、この構成では、半導体スイッチ素子の制御端子から見た入力容量は、半導体スイッチ素子内部の素子容量に対して第1の整流器の容量と電圧設定回路の合成容量(即ち、第1の電圧設定回路と第2の電圧設定回路の合成容量)の直列合成容量とが追加された形となるため、低く抑えられることになる。従って、半導体スイッチ素子をサージ電圧から効果的に保護し得る構成を、スイッチング速度の低下を抑えつつ実現することができる。
MOSFETでは、ゲートソース間を接続することで寄生ダイオードを利用できる。また、バイポーラトランジスタでは、ベースコレクタ間を接続することでベースエミッタ間のPN接合を、ベースエミッタ間を接続することでベースコレクタ間のPN接合をダイオードとして利用ができる。
一般的な整流ダイオード、FRD、SBDでは、ダイオードの順方向特性をツェナーダイオードの定電圧特性(ツェナー電圧)に代用することで同等の効果を得られる。またMOSFETでは、ゲートソース間を接続して寄生ダイオードの順方向特性をツェナーダイオードの定電圧特性(ツェナー電圧)に代用できる。更にまた、バイポーラトランジスタでは、ベースコレクタ間を接続してベースエミッタ間のPN接合の順方向特性をツェナーダイオードの定電圧特性(ツェナー電圧)に代用でき、またベースエミッタ間を接続してベースコレクタ間のPN接合の順方向特性をツェナーダイオードの定電圧特性(ツェナー電圧)に代用できる。なお一般的な整流ダイオード、FRD、SBD、MOSFET、バイポーラトランジスタのツェナーダイオードの定電圧特性の代用については、単体だけでなく2つ以上の多段化、組み合わせなどによって任意の電圧特性に変更できる。
一般的な整流ダイオード、FRD、SBDでは、ダイオードの順方向特性をツェナーダイオードの定電圧特性(ツェナー電圧)に代用することで同等の効果を得られる。またMOSFETでは、ゲートソース間を接続して寄生ダイオードの順方向特性をツェナーダイオードの定電圧特性(ツェナー電圧)に代用できる。更にまた、バイポーラトランジスタでは、ベースコレクタ間を接続してベースエミッタ間のPN接合の順方向特性をツェナーダイオードの定電圧特性(ツェナー電圧)に代用でき、またベースエミッタ間を接続してベースコレクタ間のPN接合の順方向特性をツェナーダイオードの定電圧特性(ツェナー電圧)に代用できる。なお一般的な整流ダイオード、FRD、SBD、MOSFET、バイポーラトランジスタのツェナーダイオードの定電圧特性の代用については、単体だけでなく2つ以上の多段化、組み合わせなどによって任意の電圧特性に変更できる。
このようにすると、第1の制限抵抗及び第2の制限抵抗を、第1の電圧設定回路側での電流状態と第2の電圧設定回路側での電流状態とを調整するように機能させることができる。
このようにすると、第1の電圧設定回路側を流れる電流の変化が第2の電圧設定回路側を流れる電流の変化よりも大きくなる場合に、第1の電圧設定回路側の電流状態と第2の電圧設定回路側の電流状態を近づけることができ、第1の電圧設定回路と第2の電圧設定回路とを接続する接続部の電圧をより安定させることができる。
窒化ガリウムを主体として構成される半導体スイッチ素子は、オン抵抗及び損失が比較的小さく、低い入力電圧でも増幅能力が高いという利点を有しており、素子容量が小さいという特徴を有している。このような半導体スイッチ素子を用いる半導体装置において、上記半導体スイッチ素子をサージ電流から保護するために保護回路を設けようとした場合、従来のような方式では入力側の容量が全体として増加してしまい、素子容量が小さいという上記特性を生かしきれない懸念がある。しかしながら、本発明のような方式を用いることで、サージ電圧から効果的に保護しうる構成を実現しつつ入力側の容量増大を抑えることができ、窒化ガリウムを主体とする上記半導体スイッチ素子の特性を十分に生かすことができる。
以下、本発明を具現化した第1実施形態について、図面を参照して説明する。
図1は、本発明の第1実施形態に係る半導体装置の要部を概略的に例示する回路図である。図2は、第1実施形態に係る半導体装置についての詳細構成を例示する回路図である。図3は、半導体スイッチ素子付近の寄生容量について説明する説明図である。
なお、図1では、第2の電圧設定回路ZD2として、1段のツェナーダイオードZD2a及び1段のツェナーダイオードZD2bの構成を例示したが、段数はこれに限らず、2段以上の複数であってもよい。
図1に示す半導体装置1では、ドレインソース間の電位差が所定値以下となる通常時(即ち、ドレインソース間の電位差が、第1の電圧設定回路ZD1をブレークダウンさせる電位差に達しない時)には、接続部6の電位(即ち、電圧設定回路5の中点P1の電位)は所定の低電位に保たれ、ゲート閾値以上にならないように構成されている。従って、例えばドレインソース間電圧が通常動作電圧(例えば、電源電圧)付近に保たれているときには、スイッチ素子SW1に対して中点電位による強制的なオン動作が行われず、スイッチ素子SW1は正常動作する。つまり、通常時には、ゲートドライバ3からオフ信号が出力されている間はスイッチ素子SW1がオフ状態となり、オン信号が出力されている間はスイッチ素子SW1がオフ状態となる。
図2の構成は、図1の構成を更に具体化した例を示すものであり、この構成では、例えばスイッチ素子SW1が設けられた回路部の外側に、第1の電圧設定回路ZD1、第2の電圧設定回路ZD2、第1の整流器D1が外付け回路として取り付けられている。そして、この図2では、第1の電圧設定回路ZD1の両側に直列に存在する寄生インダクタンスL1、L1’、第2の電圧設定回路ZD2の両側に直列に存在する寄生インダクタンスL2、L2’、第1の整流器D1の両側に直列に存在する寄生インダクタンスL3、L3’及び寄生抵抗R3を含めて示している。更に、図2の構成では、第1の電圧設定回路ZD1と直列に第1の制限抵抗R1が設けられており、第2の電圧設定回路ZD2と直列に第2の制限抵抗R2が設けられている。
次に、第2実施形態について説明する。
図9は、本発明の第2実施形態に係る半導体装置の要部を概略的に例示する回路図である。図10は、第2実施形態に係る半導体装置についての詳細構成を例示する回路図である。図9に示す半導体装置1は、図1等に示す第2のダイオードZD2bが省略された点以外は第1実施形態と同一構成である。また、図10に示す詳細構成も、図2に示す詳細構成から第2のダイオードZD2bが省略された点以外は第1実施形態と同一構成である。本実施形態の構成において、第1実施形態と同一構成の部分は、第1実施形態と同様の作用を生じ、同様の効果を奏することとなる。なお、以下では、第1実施形態と同一構成の部分については、第1実施形態の半導体装置1と同一の符号を付し、詳細な説明は省略する。
次に、第3実施形態について説明する。図11は、本発明の第3実施形態に係る半導体装置の要部を概略的に例示する回路図である。
図11に示す半導体装置1は、図1等に示すツェナーダイオードZD2aが省略された点以外は第1実施形態と同一構成である。なお、詳細構成も、図2に示す詳細構成からツェナーダイオードZD2aが省略された点以外は第1実施形態と同一構成である。本実施形態の構成において、第1実施形態と同一構成の部分は、第1実施形態と同様の作用を生じ、同様の効果を奏することとなる。
次に、第4実施形態について説明する。図12は、本発明の第4実施形態の代表例に係る半導体装置の要部を概略的に例示する回路図である。
図12に示す半導体装置1は、図1等に示す第1実施形態の構成に対し、第1の電圧設定回路ZD1にダイオードD1bを設けた点が第1実施形態と異なり、それ以外は第1実施形態と同一構成である。なお、詳細構成も、図2に示す詳細構成に加え、第1の電圧設定回路ZD1のツェナーダイオードZD1aと接続部6との間にダイオードD1bを設けた点以外は第1実施形態と同一構成である。本実施形態の構成において、第1実施形態と同一構成の部分は、第1実施形態と同様の作用を生じ、同様の効果を奏することとなる。なお、ここでは、第1実施形態と同一構成の部分については、第1実施形態の半導体装置1と同一の符号を付し、詳細な説明は省略する。
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
また、窒化ガリウム(GaN)を主体とした、2次元電子ガス(2DEG)をチャネルとする高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)は、アバランシェ耐量が無い(または極めて小さい)ため、素子耐圧より高い電圧がドレインソース間に印加されると、その瞬間に素子破壊する。このため本発明を用いることで、サージ電圧から効果的に保護しうる構成を実現しつつ入力側の容量増大を抑えることができ、窒化ガリウム(GaN)の特性を十分に生かすことができる。
3…ゲートドライバ(信号入力部)
5…電圧設定回路
6…接続部
7…高電位側の通電路
8…低電位側の通電路
D1…第1の整流器
SW1…半導体スイッチ素子
R1…第1の制限抵抗
R2…第2の制限抵抗
ZD1…第1の電圧設定回路
ZD1a…ツェナーダイオード(第2の整流器)
ZD2…第2の電圧設定回路
ZD2a…ツェナーダイオード(第3の整流器)
ZD2b…ツェナーダイオード(第3の整流器)
Claims (7)
- 所定の信号入力部からの信号を受ける制御端子と、高電位側の通電路に接続される高電位側端子と、低電位側の通電路に接続される低電位側端子とを備え、前記制御端子に対して所定閾値を超える電圧が印加された場合にオン動作する半導体スイッチ素子と、
前記高電位側端子と前記低電位側端子との間に直列に接続される第1の電圧設定回路及び第2の電圧設定回路を備え、前記第1の電圧設定回路は前記高電位側端子に一方を接続され、前記第2の電圧設定回路は前記低電位側端子に一方を接続された電圧設定回路と、
前記第1の電圧設定回路と前記第2の電圧設定回路との間の接続部側に入力端子が接続され、前記制御端子側に出力端子が接続され、前記入力端子側から前記出力端子側のみに電流を通す第1の整流器と
を備え、
前記第1の電圧設定回路は第2の整流器からなり、前記高電位側端子と前記低電位側端子との間の電位差が第1の所定値を超えるときに導通状態となるように構成され、
前記第2の電圧設定回路は第3の整流器からなり、前記半導体スイッチ素子の制御端子と前記低電位側端子との間の電位差が第2の所定値を超えるときに導通状態となるように構成され、
前記高電位側端子と前記低電位側端子との間の電位差が前記第1の所定値以下となる通常時には、前記信号入力部から前記制御端子に対してオフ信号が与えられているときに前記第1の整流器を介して前記制御端子に印加される電圧が前記閾値未満となるように構成され、
前記高電位側端子と前記低電位側端子との間の電位差が前記第1の所定値を超える異常時には、前記第1の整流器を介して前記制御端子に印加される電圧が前記閾値を超えるように上昇することで前記半導体スイッチ素子がオン動作し、前記高電位側端子と前記低電位側端子との間に電流が流れることを特徴とする半導体装置。 - 前記第1の整流器は、一般的な整流ダイオード、ツェナーダイオード、FRD、SBD、MOSFET、バイポーラトランジスタなどの半導体素子によって少なくとも1つまたは2つ以上の複数で構成されていることを特徴とする請求項1に記載の半導体装置。
- 前記第2の整流器は、一般的な整流ダイオード、ツェナーダイオード、FRD、SBD、MOSFET、バイポーラトランジスタなどの半導体素子によって少なくとも1つまたは2つ以上の複数で構成され、ツェナー電圧または順方向特性の閾値電圧によって定まる電圧値を前記第1の所定値として導通することを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記第3の整流器は、一般的な整流ダイオード、ツェナーダイオード、FRD、SBD、MOSFET、バイポーラトランジスタなどの半導体素子によって少なくとも1つまたは2つ以上の複数で構成され、ツェナー電圧または順方向特性の閾値電圧によって定まる電圧値を前記第2の所定値として導通することを特徴とする請求項1から請求項3のいずれか一項に記載の半導体装置。
- 前記高電位側端子と前記接続部の間には、第1の制限抵抗が前記第2の整流器と直列に接続されており、
前記低電位側端子と前記接続部の間には、第2の制限抵抗が前記第3の整流器と直列に接続されていることを特徴とする請求項1から請求項4のいずれか一項に記載の半導体装置。 - 前記第2の制限抵抗の抵抗値Rbよりも前記第1の制限抵抗の抵抗値Raのほうが大きくなっていることを特徴とする請求項5に記載の半導体装置。
- 前記半導体スイッチ素子は、半導体として窒化ガリウムを主体とするものであることを特徴とする請求項1から請求項6のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012074438A JP5682587B2 (ja) | 2012-03-28 | 2012-03-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012074438A JP5682587B2 (ja) | 2012-03-28 | 2012-03-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013207553A JP2013207553A (ja) | 2013-10-07 |
JP5682587B2 true JP5682587B2 (ja) | 2015-03-11 |
Family
ID=49526238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012074438A Expired - Fee Related JP5682587B2 (ja) | 2012-03-28 | 2012-03-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5682587B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6156073B2 (ja) * | 2013-11-08 | 2017-07-05 | 株式会社明電舎 | 半導体スイッチング素子の保護回路および電力変換装置 |
JP2017208988A (ja) * | 2016-05-20 | 2017-11-24 | 新電元工業株式会社 | スイッチング電源装置及びクランプ型半導体装置 |
JP6950380B2 (ja) | 2017-09-05 | 2021-10-13 | 富士電機株式会社 | 半導体集積回路 |
US11937352B2 (en) * | 2019-08-12 | 2024-03-19 | Signify Holding B.V. | MOSFET circuit, for example for use in a tapped linear driver, and surge protection method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0689972A (ja) * | 1991-03-15 | 1994-03-29 | Hitachi Ltd | サージ吸収回路 |
JP3255147B2 (ja) * | 1998-06-19 | 2002-02-12 | 株式会社デンソー | 絶縁ゲート型トランジスタのサージ保護回路 |
JP4122689B2 (ja) * | 2000-07-19 | 2008-07-23 | 株式会社日立製作所 | バッファ回路及びそれを用いた半導体電力変換装置 |
JP2003023769A (ja) * | 2001-07-06 | 2003-01-24 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
JP2004056980A (ja) * | 2002-07-24 | 2004-02-19 | Fuji Electric Holdings Co Ltd | 半導体スイッチング素子の電圧検出回路 |
-
2012
- 2012-03-28 JP JP2012074438A patent/JP5682587B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013207553A (ja) | 2013-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5996465B2 (ja) | 半導体装置 | |
US9041456B2 (en) | Power semiconductor device | |
KR101217357B1 (ko) | 전력용 반도체 소자의 구동 회로 | |
US9362903B2 (en) | Gate drivers for circuits based on semiconductor devices | |
US9679880B2 (en) | Cascode power transistors | |
US20120235710A1 (en) | Circuit Arrangement with a MOSFET and an IGBT | |
WO2017009990A1 (ja) | 半導体装置 | |
JP6203097B2 (ja) | 半導体装置 | |
US10620650B2 (en) | Semiconductor device | |
US9503073B2 (en) | Power semiconductor device | |
JP2012253202A (ja) | パワーモジュール | |
JP5682587B2 (ja) | 半導体装置 | |
JP6052068B2 (ja) | 半導体装置の保護回路 | |
US9698772B2 (en) | Drive circuit for reverse-conducting IGBTs | |
JP5704105B2 (ja) | 半導体装置 | |
JP6408146B2 (ja) | 複合型半導体装置 | |
JP2013069859A (ja) | 半導体装置 | |
JP7002431B2 (ja) | 半導体装置 | |
JP2013165381A (ja) | ゲート駆動回路 | |
JP2018088728A (ja) | ゲート駆動回路 | |
JP5772308B2 (ja) | スイッチング素子の保護回路 | |
US20120256493A1 (en) | Switching device and switching module | |
US10659039B2 (en) | Semiconductor device | |
WO2023162032A1 (ja) | ゲート駆動回路およびこれを用いた電力変換装置 | |
US11373997B2 (en) | High voltage integrated circuit device employing element separation method using high voltage junction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141216 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141229 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5682587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |