CN109347464A - 具有零静态功耗的上电复位/掉电检测电路及其实现方法 - Google Patents

具有零静态功耗的上电复位/掉电检测电路及其实现方法 Download PDF

Info

Publication number
CN109347464A
CN109347464A CN201811455080.4A CN201811455080A CN109347464A CN 109347464 A CN109347464 A CN 109347464A CN 201811455080 A CN201811455080 A CN 201811455080A CN 109347464 A CN109347464 A CN 109347464A
Authority
CN
China
Prior art keywords
power
nmos tube
electrification reset
module
step signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811455080.4A
Other languages
English (en)
Other versions
CN109347464B (zh
Inventor
郭家树
陈后鹏
宋志棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201811455080.4A priority Critical patent/CN109347464B/zh
Publication of CN109347464A publication Critical patent/CN109347464A/zh
Application granted granted Critical
Publication of CN109347464B publication Critical patent/CN109347464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Abstract

本发明提供一具有零静态功耗的上电复位/掉电检测电路及其实现方法，所述电路包括：上电复位模块，用于在上电时检测电源电压，并在电源电压大于第一阈值电压时产生上电阶跃信号；掉电检测模块，连接于上电复位模块，用于在掉电时检测电源电压，并在电源电压小于第二阈值电压时产生掉电阶跃信号；波形整合模块，连接于上电复位模块和掉电检测模块，用于将上电阶跃信号和掉电阶跃信号进行波形整合，产生上电复位阶跃信号和掉电检测阶跃信号；脉冲产生模块，连接于波形整合模块，用于对上电复位阶跃信号和掉电检测阶跃信号进行处理，产生上电复位脉冲信号和掉电检测脉冲信号。通过本发明解决了现有上电复位电路存在的诸多问题。

Description

具有零静态功耗的上电复位/掉电检测电路及其实现方法
技术领域
本发明属于电路设计领域，特别是涉及一种具有零静态功耗的上电复位/掉电检测电路及其实现方法。
背景技术
上电复位(Power-on reset)电路广泛应用于各种数字电路和数模混合电路中，用于对触发器、寄存器以及锁存器等单元电路进行复位操作，以保证单元电路在上电过程中能正常启动。
现有上电复位电路如图1所示，初始状态时，电路中所有节点为零电位；当电源电压从零开始上升到M2的阈值电压时，M2管开启，将M5栅极电压拉低，M5打开，OUT端电位随电源电压变化。当电源电压达到M2管和M1管阈值电压之和时，M1、M6管开启，M6选择合适的宽长比使其电流泄放能力大于M5，OUT端电位下降，再经过反相器整形可获得上电复位信号。此电路虽然能够实现上电复位功能，但其存在以下问题：1)不能够实现掉电检测功能，2)当电源电压稳定时，存在较大的静态功耗，3)电路设计中存在高阻值电阻，电路面积较大。
鉴于此，有必要设计一种新的具有零静态功耗的上电复位/掉电检测电路及其实现方法用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有零静态功耗的上电复位/掉电检测电路及其实现方法，用于解决现有上电复位电路存在的诸多问题。
为实现上述目的及其他相关目的，本发明提供一种具有零静态功耗的上电复位/掉电检测电路，所述上电复位/掉电检测电路包括：
上电复位模块，用于在电源上电时，检测电源电压，并在电源电压大于第一阈值电压时，产生一上电阶跃信号以输出；
掉电检测模块，连接于所述上电复位模块，用于在电源掉电时，检测电源电压，并在电源电压小于第二阈值电压时，产生一掉电阶跃信号以输出；
波形整合模块，连接于所述上电复位模块和所述掉电检测模块，用于在电源上电时，将所述上电阶跃信号进行波形整合，产生一上电复位阶跃信号以输出；在电源掉电时，将所述掉电阶跃信号进行波形整合，产生一掉电检测阶跃信号以输出；
脉冲产生模块，连接于所述波形整合模块，用于在电源上电时，对所述上电复位阶跃信号进行处理，产生一上电复位脉冲信号以输出；在电源掉电时，对所述掉电检测阶跃信号进行处理，产生一掉电检测脉冲信号以输出；
其中，在所述脉冲产生模块产生所述上电复位脉冲信号后，所述上电复位/掉电检测电路进入电压稳定状态，实现零静态功耗。
可选地，所述上电复位模块包括：
上电检测电路，用于在电源上电时，检测所述电源电压；
上电阶跃信号产生电路，连接于所述上电检测电路，用于比较所述电源电压和所述第一阈值电压，并在所述电源电压大于所述第一阈值电压时，产生所述上电阶跃信号以输出。
可选地，所述上电检测电路包括：至少一个第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管及第三NMOS管，其中所述第一PMOS管的源极端接入电源电压，所述第一PMOS管的栅极端连接于所述第一PMOS管的漏极端，所述第一PMOS管的漏极端连接于所述第一NMOS管的漏极端，所述第一NMOS管的栅极端连接于所述上电阶跃信号产生电路，所述第一NMOS管的源极端连接于所述第二NMOS管的漏极端，所述第二NMOS管的栅极端连接于所述第二NMOS管的漏极端，同时连接于所述第三NMOS管的栅极端，所述第二NMOS管的源极端接地，所述第三NMOS管的源极端接地，所述第三NMOS管的漏极端连接于所述第二PMOS管的栅极端，所述第二PMOS管的栅极端作为所述上电检测电路的输出端，所述第二PMOS管的源极端连接于所述第二PMOS管的漏极端，同时连接于所述电源电压；其中，在所述第一PMOS管的数量大于1时，多个所述第一PMOS管串联。
可选地，所述上电阶跃信号产生电路包括：第一反相器、第二反相器、第三反相器及第四NMOS管，其中所述第一反相器的输入端连接于所述上电检测电路的输出端，同时连接于所述第四NMOS管的漏极端，所述第一反相器的输出端连接于所述第二反相器的输入端，所述第二反相器的输出端连接于所述第三反相器的输入端，同时连接于所述上电检测电路和所述掉电检测模块，所述第三反相器的输出端作为所述上电阶跃信号产生电路的输出端，同时连接于所述第四NMOS管的栅极端，所述第四NMOS管的源极端接地。
可选地，所述掉电检测模块包括：
掉电检测电路，用于在电源掉电时，检测所述电源电压；
掉电阶跃信号产生电路，连接于所述掉电检测电路和所述上电复位模块，用于比较所述电源电压和所述第二阈值电压，并在所述电源电压小于所述第二阈值电压时，产生所述掉电阶跃信号以输出。
可选地，所述掉电检测电路包括：至少一个第三PMOS管及第五NMOS管，其中所述第三PMOS管的源极端接入电源电压，所述第三PMOS管的栅极端连接于所述第三PMOS管的漏极端，所述第三PMOS管的漏极端连接于所述第五NMOS管的栅极端，并且作为所述掉电检测电路的输出端，所述第五NMOS管的源极端连接于所述第五NMOS管的漏极端，同时接地；其中，在所述第三PMOS管的数量大于1时，多个所述第三PMOS管串联。
可选地，所述掉电阶跃信号产生电路包括：第四PMOS管、第四反相器、第五反相器、第六NMOS管、第七NMOS管及第八NMOS管，其中所述第四PMOS管的源极端连接于所述掉电检测电路的输出端，所述第四PMOS管的栅极端接入电源电压，所述第四PMOS管的漏极端连接于所述第四反相器的输入端，所述第四反相器的输出端连接于所述第五反相器的输入端，所述第五反相器的输出端连接于所述第六NMOS管的栅极端，同时作为所述掉电阶跃信号产生电路的输出端，所述第六NMOS管的源极端连接于所述第六NMOS管的漏极端，同时接地，所述第七NMOS管的栅极端连接于所述上电复位模块，所述第七NMOS管的源极端接地，所述第七NMOS管的漏极端连接于所述第八NMOS管的栅极端，同时连接于所述第四反相器的输入端，所述第八NMOS管的源极端连接于所述第八NMOS管的漏极端，同时接地。
可选地，所述波形整合模块包括：第五PMOS管、第九NMOS管及第十NMOS管，其中所述第五PMOS管的源极端连接于所述上电复位模块的输出端，所述第五PMOS管的栅极端连接于所述掉电检测模块的输出端，所述第五PMOS管的漏极端连接于所述第九NMOS管的漏极端，同时连接于所述第十NMOS管的栅极端，并且作为所述波形整合模块的输出端，所述第九NMOS管的源极端接地，所述第九NMOS管的栅极端连接于所述掉电检测模块的输出端，所述第十NMOS管的源极端接地，所述第十NMOS管的漏极端连接于所述掉电检测模块的输出端。
可选地，所述脉冲产生模块包括：缓冲器及异或门，其中所述缓冲器的输入端连接于所述波形整合模块的输出端，同时连接于所述异或门的第一输入端，所述缓冲器的输出端连接于所述异或门的第二输入端，所述异或门的输出端作为所述脉冲产生模块的输出端。
本发明还提供了一种利用上述上电复位/掉电检测电路实现上电复位/掉电检测的方法，所述实现方法包括：
在电源上电时，所述上电复位模块检测所述电源电压，并在所述电源电压大于所述第一阈值电压时，产生所述上电阶跃信号；所述波形整合模块对所述上电阶跃信号进行波形整合，产生所述上电复位阶跃信号；所述脉冲产生模块对所述上电复位阶跃信号进行处理，产生所述上电复位脉冲信号，以实现上电复位操作；
在电源掉电时，所述掉电检测模块检测所述电源电压，并在所述电源电压小于所述第二阈值电压时，产生所述掉电阶跃信号；所述波形整合模块对所述掉电阶跃信号进行波形整合，产生所述掉电检测阶跃信号；所述脉冲产生模块对所述掉电检测阶跃信号进行处理，产生所述掉电检测脉冲信号，以实现掉电检测操作；
其中，在所述脉冲产生模块产生所述上电复位脉冲信号后，所述上电复位/掉电检测电路进入电压稳定状态，实现零静态功耗。
可选地，所述第一阈值电压VPOR＝nVdsP1+VdsN1+VdsN2；其中VdsP1表示第一PMOS管源漏两端的电压，n表示所述第一PMOS管的数量，VdsN1表示第一NMOS管源漏两端的电压，VdsN2表示第二NMOS管源漏两端的电压。
可选地，所述第二阈值电压VBOD＝VDD-mVdsP3-VthP4；其中VDD表示电源电压，VdsP3表示第三PMOS管源漏两端的电压，m表示所述第三PMOS管的数量，VthP4表示第四PMOS管的导通阈值电压。
如上所述，通过本发明的一种具有零静态功耗的上电复位/掉电检测电路及其实现方法，实现在电源电压从零电压上升到正常工作电压时，所述上电复位/掉电检测电路将产生一上电复位脉冲信号以将电路复位，避免上电过程中因电压过低引起芯片内部模块产生错误的逻辑动作；在电源电压从正常工作电压下降到零电压时，所述上电复位/掉电检测电路将产生一掉电检测脉冲信号以关断电路，避免电源掉电过程中因电压过低进入错误的工作状态。由此可见，本发明所述上电复位/掉电检测电路具有以下有益效果：1)本发明所述上电复位/掉电检测电路逻辑、结构简单，驱动能力强；2)本发明所述上电复位/掉电检测电路能够同时实现上电复位功能和掉电检测功能；3)本发明所述上电复位/掉电检测电路在进入电压稳定状态时，各反相器稳定并且异或门不存在电平跳变，此时电源和地之间不存在通路，故可以实现零静态功耗；4)本发明所述上电复位/掉电检测电路通过使用MOS管作为电容，有效减小了电路面积。
附图说明
图1显示为现有上电复位电路的电路图。
图2显示为本发明所述上电复位/掉电检测电路的电路图。
图3显示为本发明所述上电复位/掉电检测电路输出的上电复位阶跃信号及掉电检测阶跃信号示意图。
图4显示为本发明所述上电复位/掉电检测电路输出的上电复位脉冲信号及掉电检测脉冲信号示意图。
图5显示为本发明所述上电复位/掉电检测电路的电流消耗示意图。
元件标号说明
10 上电复位/掉电检测电路
100 上电复位模块
101 上电检测电路
102 上电阶跃信号产生电路
200 掉电检测模块
201 掉电检测电路
202 掉电阶跃信号产生电路
300 波形整合模块
400 脉冲产生模块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2所示，本实施例提供一种具有零静态功耗的上电复位/掉电检测电路，所述上电复位/掉电检测电路10包括：
上电复位模块100，用于在电源上电时，检测电源电压，并在电源电压大于第一阈值电压VPOR时，产生一上电阶跃信号以输出；
掉电检测模块200，连接于所述上电复位模块100，用于在电源掉电时，检测电源电压，并在电源电压小于第二阈值电压VBOD时，产生一掉电阶跃信号以输出；
波形整合模块300，连接于所述上电复位模块100和所述掉电检测模块200，用于在电源上电时，将所述上电阶跃信号进行波形整合，产生一上电复位阶跃信号以输出；在电源掉电时，将所述掉电阶跃信号进行波形整合，产生一掉电检测阶跃信号以输出；
脉冲产生模块400，连接于所述波形整合模块300，用于在电源上电时，对所述上电复位阶跃信号进行处理，产生一上电复位脉冲信号以输出；在电源掉电时，对所述掉电检测阶跃信号进行处理，产生一掉电检测脉冲信号以输出；
其中，在所述脉冲产生模块400产生所述上电复位脉冲信号后，所述上电复位/掉电检测电路进入电压稳定状态，实现零静态功耗。
作为示例，如图2所示，所述上电复位模块100包括：
上电检测电路101，用于在电源上电时，检测所述电源电压；
上电阶跃信号产生电路102，连接于所述上电检测电路101，用于比较所述电源电压和所述第一阈值电压VPOR，并在所述电源电压大于所述第一阈值电压VPOR时，产生所述上电阶跃信号以输出。
具体的，如图2所示，所述上电检测电路101包括：至少一个第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2及第三NMOS管N3，其中所述第一PMOS管P1的源极端接入电源电压，所述第一PMOS管P1的栅极端连接于所述第一PMOS管P1的漏极端，所述第一PMOS管P1的漏极端连接于所述第一NMOS管N1的漏极端，所述第一NMOS管N1的栅极端连接于所述上电阶跃信号产生电路102，所述第一NMOS管N1的源极端连接于所述第二NMOS管N2的漏极端，所述第二NMOS管N2的栅极端连接于所述第二NMOS管N2的漏极端，同时连接于所述第三NMOS管N3的栅极端，所述第二NMOS管N2的源极端接地，所述第三NMOS管N3的源极端接地，所述第三NMOS管N3的漏极端连接于所述第二PMOS管P2的栅极端，所述第二PMOS管P2的栅极端作为所述上电检测电路101的输出端，所述第二PMOS管P2的源极端连接于所述第二PMOS管P2的漏极端，同时连接于所述电源电压；其中，在所述第一PMOS管P1的数量大于1时，多个所述第一PMOS管P1串联。
其中，所述第一阈值电压VPOR＝nVdsP1+VdsN1+VdsN2；其中VdsP1表示第一PMOS管源漏两端的电压，n表示所述第一PMOS管的数量，VdsN1表示第一NMOS管源漏两端的电压，VdsN2表示第二NMOS管源漏两端的电压。需要注意的是，所述第一阈值电压VPOR由所述上电检测电路101决定，并且所述第一阈值电压VPOR的大小可根据实际需要进行调节，即通过改变所述第一PMOS管P1的数量、所述第一PMOS管P1的尺寸、第一NMOS管N1的尺寸及/或第二NMOS管N2的尺寸来调节所述第一阈值电压VPOR的大小。可选地，在本实施例中，所述第一PMOS管P1的数量为3个，故所述第一阈值电压VPOR＝3VdsP1+VdsN1+VdsN2。
具体的，如图2所示，所述上电阶跃信号产生电路102包括：第一反相器INV1、第二反相器INV2、第三反相器INV3及第四NMOS管N4，其中所述第一反相器INV1的输入端连接于所述上电检测电路101的输出端，同时连接于所述第四NMOS管N4的漏极端，所述第一反相器INV1的输出端连接于所述第二反相器INV2的输入端，所述第二反相器INV2的输出端连接于所述第三反相器INV3的输入端，同时连接于所述上电检测电路101和所述掉电检测模块200，所述第三反相器INV3的输出端作为所述上电阶跃信号产生电路102的输出端，同时连接于所述第四NMOS管N4的栅极端，所述第四NMOS管N4的源极端接地。
作为示例，如图2所示，所述掉电检测模块200包括：
掉电检测电路201，用于在电源掉电时，检测所述电源电压；
掉电阶跃信号产生电路202，连接于所述掉电检测电路201和所述上电复位模块100，用于比较所述电源电压和所述第二阈值电压VBOD，并在所述电源电压小于所述第二阈值电压VBOD时，产生所述掉电阶跃信号以输出。
具体的，如图2所示，所述掉电检测电路201包括：至少一个第三PMOS管P3及第五NMOS管N5，其中所述第三PMOS管P3的源极端接入电源电压，所述第三PMOS管P3的栅极端连接于所述第三PMOS管P3的漏极端，所述第三PMOS管P3的漏极端连接于所述第五NMOS管N5的栅极端，并且作为所述掉电检测电路201的输出端，所述第五NMOS管N5的源极端连接于所述第五NMOS管N5的漏极端，同时接地；其中，在所述第三PMOS管P3的数量大于1时，多个所述第三PMOS管P3串联。
具体的，如图2所示，所述掉电阶跃信号产生电路202包括：第四PMOS管P4、第四反相器INV4、第五反相器INV5、第六NMOS管N6、第七NMOS管N7及第八NMOS管N8，其中所述第四PMOS管P4的源极端连接于所述掉电检测电路201的输出端，所述第四PMOS管P4的栅极端接入电源电压，所述第四PMOS管P4的漏极端连接于所述第四反相器INV4的输入端，所述第四反相器INV4的输出端连接于所述第五反相器INV5的输入端，所述第五反相器INV5的输出端连接于所述第六NMOS管N6的栅极端，同时作为所述掉电阶跃信号产生电路202的输出端，所述第六NMOS管N6的源极端连接于所述第六NMOS管N6的漏极端，同时接地，所述第七NMOS管N7的栅极端连接于所述上电复位模块100，所述第七NMOS管N7的源极端接地，所述第七NMOS管N7的漏极端连接于所述第八NMOS管N8的栅极端，同时连接于所述第四反相器INV4的输入端，所述第八NMOS管N8的源极端连接于所述第八NMOS管N8的漏极端，同时接地。
其中，所述第二阈值电压VBOD＝VDD-mVdsP3-VthP4；其中VDD表示电源电压，VdsP3表示第三PMOS管源漏两端的电压，m表示所述第三PMOS管的数量，VthP4表示第四PMOS管的导通阈值电压。需要注意的是，所述第二阈值电压VBOD由所述掉电检测电路201和所述掉电阶跃信号产生电路202决定，并且所述第二阈值电压VBOD的大小可根据实际需要进行调节，即通过改变所述第三PMOS管P3的数量、所述第三PMOS管P3的尺寸及/或第四PMOS管P4的尺寸来调节所述第二阈值电压VBOD的大小。可选地，在本实施例中，所述第三PMOS管P3的数量为2个，故所述第二阈值电压VBOD＝VDD-2VdsP3-VthP4。
作为示例，如图2所示，所述波形整合模块300包括：第五PMOS管P5、第九NMOS管N9及第十NMOS管N10，其中所述第五PMOS管P5的源极端连接于所述上电复位模块100的输出端，所述第五PMOS管P5的栅极端连接于所述掉电检测模块200的输出端，所述第五PMOS管P5的漏极端连接于所述第九NMOS管N9的漏极端，同时连接于所述第十NMOS管N10的栅极端，并且作为所述波形整合模块300的输出端，所述第九NMOS管N9的源极端接地，所述第九NMOS管N9的栅极端连接于所述掉电检测模块200的输出端，所述第十NMOS管N10的源极端接地，所述第十NMOS管N10的漏极端连接于所述掉电检测模块200的输出端。
作为示例，如图2所示，所述脉冲产生模块400包括：缓冲器Buffer及异或门XOR，其中所述缓冲器Buffer的输入端连接于所述波形整合模块300的输出端，同时连接于所述异或门XOR的第一输入端，所述缓冲器Buffer的输出端连接于所述异或门XOR的第二输入端，所述异或门XOR的输出端作为所述脉冲产生模块400的输出端。
通过上述所述上电复位/掉电检测电路10实现上电复位/掉电检测的方法，包括：
在电源上电时，所述上电复位模块100检测所述电源电压，并在所述电源电压大于所述第一阈值电压VPOR时，产生所述上电阶跃信号；所述波形整合模块300对所述上电阶跃信号进行波形整合，产生所述上电复位阶跃信号；所述脉冲产生模块400对所述上电复位阶跃信号进行处理，产生所述上电复位脉冲信号，以实现上电复位操作；
在电源掉电时，所述掉电检测模块200检测所述电源电压，并在所述电源电压小于所述第二阈值电压VBOD时，产生所述掉电阶跃信号；所述波形整合模块300对所述掉电阶跃信号进行波形整合，产生所述掉电检测阶跃信号；所述脉冲产生模块400对所述掉电检测阶跃信号进行处理，产生所述掉电检测脉冲信号，以实现掉电检测操作；
其中，在所述脉冲产生模块400产生所述上电复位脉冲信号后，所述上电复位/掉电检测电路进入电压稳定状态，实现零静态功耗。
作为示例，所述第一阈值电压VPOR＝nVdsP1+VdsN1+VdsN2；其中VdsP1表示第一PMOS管源漏两端的电压，n表示所述第一PMOS管的数量，VdsN1表示第一NMOS管源漏两端的电压，VdsN2表示第二NMOS管源漏两端的电压。
作为示例，所述第二阈值电压VBOD＝VDD-mVdsP3-VthP4；其中VDD表示电源电压，VdsP3表示第三PMOS管源漏两端的电压，m表示所述第三PMOS管的数量，VthP4表示第四PMOS管的导通阈值电压。
下面请参阅图2至图5，结合本实施例所述上电复位/掉电检测电路10对其实现上电复位/掉电检测的方法进行详细说明。
在电源上电时，所述上电复位/掉电检测电路10中各节点均为零电平，故所述第一NMOS管N1关断，所述第二NMOS管N2及所述第三NMOS管N3构成的电流镜也处于关断状态；所述第二PMOS管P2用作电容检测所述电源电压(即通过电源电压对电容进行充电)，所述第二PMOS管P2的栅端电压随电源电压的上升而升高，故所述第二PMOS管P2的栅端电压经所述第一反相器INV1反相后输出低电平，所述第二反相器INV2输出高电平，所述第三反相器INV3输出低电平；此时所述第一NMOS管N1在所述第二反相器INV2输出端的高电平的控制下导通，同时该高电平控制所述第七NMOS管N7导通，以将用作电容的所述第八NMOS管N8的栅极端拉至低电平，所述第八NMOS管N8栅极端的低电平经第四反相器INV4和第五反相器INV5后仍为低电平(即所述第五反相器INV5输出低电平)，从而控制所述第五PMOS管P5导通。
在所述电源电压低于所述第一阈值电压VPOR时，所述第二PMOS管P2继续检测所述电源电压(即通过电源电压继续对电容充电)，所述第二PMOS管P2的栅端电压继续上升，此时所述第一反相器INV1仍输出低电平。
随着所述第二PMOS管P2的栅端电压不断升高，所述第二反相器INV2的输出电压也随着升高，在所述电源电压大于所述第一阈值电压VPOR时，所述第二反相器INV2输出端的输出电压也大于第一NMOS管N1的栅源两端的电压VgsN1与第二NMOS管N2源漏两端的电压VdsN2之和(即大于VgsN1+VdsN2)，此时所述第二NMOS管N2和所述第三NMOS管N3构成的电流镜导通，以将所述第二PMOS管P2栅端电压拉低；
随着所述第二PMOS管P2的栅端电压的不断降低，在所述第二PMOS管P2栅端电压低于所述第一反相器INV1的翻转阈值时，所述第一反相器INV1发生翻转，即所述第一反相器INV1输出高电平，所述第二反相器输出低电平，所述第三反相器输出高电平；此时所述第四NMOS管N4导通，进一步拉低所述第二PMOS管P2的栅端电压，以形成正反馈。由于所述第二反相器INV2输出低电平，故所述第一NMOS管N1关断；
由于上述过程中所述第五PMOS管P5一直处于导通状态，故所述波形整合模块300的输出信号跟随所述第三反相器INV3的输出电压变化(即从低电平跳变为高电平)，从而产生上电复位阶跃信号；具体如图3所示，在电源上电时，随着电源电压从零电位增至VDD的过程中，所述波形整合模块300输出的所述上电复位阶跃信号从低电平跳变为高电平；
所述脉冲产生模块400通过在异或门XOR的两个输入端分别接入上电复位阶跃信号及其延迟信号，以在上电复位阶跃信号为低电平时，使其延迟信号也为低电平，在所述上电复位阶跃信号由低电平跳变为高电平时，使其延迟信号仍为低电平，即上电复位阶跃信号及其延迟信号经异或门XOR后产生脉冲信号，由此将所述上电复位阶跃信号转换为固定宽度的类矩形脉冲信号(即将所述上电复位阶跃信号转换为上电复位脉冲信号)，至此完成上电复位操作；具体如图4所示，在电源上电时，随着电源电压从零电位增至VDD的过程中，所述脉冲产生模块400输出一类矩形的脉冲信号。
在所述脉冲产生模块400产生所述上电复位脉冲信号后，所述上电复位/掉电检测电路进入电压稳定状态，此时各个反相器稳定并且异或门XOR不存在电平跳变，故电源和地之间不存在通路，由此实现零静态功耗；具体如图5所示，本实施例所述上电复位/掉电检测电路只有在上电复位期间和掉电检测期间存在电流，其余时间电流几乎为零。
在电源掉电时，所述第五NMOS管N5用作电容检测所述电源电压(即电源电压对电容充电)，所述第五NMOS管N5的栅端电压随电源电压的下降而降低；因所述第三PMOS管P3的存在，使得所述第五NMOS管N5的栅端电压在掉电开始时刻低于所述电源电压；
在所述电源电压大于所述第二阈值电压VBOD(即所述第五NMOS管N5的栅端电压与电源电压的差值小于所述第四PMOS管P4的导通阈值电压)时，所述第四PMOS管P4关断，用作电容的所述第八NMOS管N8栅极端为低电平，此时所述上电复位/掉电检测电路未处于工作状态；
随着电源电压的降低，所述第五NMOS管N5的栅端电压也不断降低，但由于被用作电容的所述第五NMOS管N5的存在，所述第五NMOS管N5的栅端电压的下降速度小于所述电源电压的下降速度；在所述电源电压小于所述第二阈值电压VBOD(即所述第五NMOS管N5的栅端电压与电源电压的差值大于所述第四PMOS管P4的导通阈值电压)时，所述第四PMOS管P4导通，用作电容的所述第八NMOS管N8将从零开始充电，此时所述第八NMOS管N8的栅端电压不断升高，在所述第八NMOS管N8的栅端电压高于所述第四反相器INV4的翻转阈值时，所述第四反相器INV4发生翻转，即所述第四反相器INV4输出低电平，所述第五反相器INV5输出高电平；此时所述第五反相器INV5输出的高电平控制所述第五PMOS管P5关断，所述第九NMOS管N9导通，所述第十NMOS管N10关断，以将所述波形整合模块300的输出信号从高电平拉至零电位，从而产生掉电检测阶跃信号；具体如图3所示，在电源掉电时，随着电源电压从VDD降至零电位的过程中，所述波形整合模块300输出的所述掉电检测阶跃信号从高电平跳变为低电平；
所述脉冲产生模块400通过在异或门XOR的两个输入端分别接入掉电检测阶跃信号及其延迟信号，在所述掉电检测阶跃信号为高电平时，使其延迟信号也为高电平，在所述掉电检测阶跃信号由高电平跳变为低电平时，使其延迟信号仍为高电平，即掉电检测阶跃信号及其延迟信号经异或门XOR后产生脉冲信号，由此将所述掉电检测阶跃信号转换为固定宽度的类矩形脉冲信号(即将所述掉电检测阶跃信号转换为掉电检测脉冲信号)，至此完成掉电检测操作；具体如图4所示，在电源掉电时，随着电源电压从VDD降至零电位的过程中，所述脉冲产生模块400输出一类矩形的脉冲信号。综上所述，通过本发明的一种具有零静态功耗的上电复位/掉电检测电路及其实现方法，实现在电源电压从零电压上升到正常工作电压时，所述上电复位/掉电检测电路将产生一上电复位脉冲信号以将电路复位，避免上电过程中因电压过低引起芯片内部模块产生错误的逻辑动作；在电源电压从正常工作电压下降到零电压时，所述上电复位/掉电检测电路将产生一掉电检测脉冲信号以关断电路，避免电源掉电过程中因电压过低进入错误的工作状态。由此可见，本发明所述上电复位/掉电检测电路具有以下有益效果：1)本发明所述上电复位/掉电检测电路逻辑、结构简单，驱动能力强；2)本发明所述上电复位/掉电检测电路能够同时实现上电复位功能和掉电检测功能；3)本发明所述上电复位/掉电检测电路在进入电压稳定状态时，各反相器稳定并且异或门不存在电平跳变，此时电源和地之间不存在通路，故可以实现零静态功耗；4)本发明所述上电复位/掉电检测电路通过使用MOS管作为电容，有效减小了电路面积。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种具有零静态功耗的上电复位/掉电检测电路，其特征在于，所述上电复位/掉电检测电路包括：
上电复位模块，用于在电源上电时，检测电源电压，并在电源电压大于第一阈值电压时，产生一上电阶跃信号以输出；
掉电检测模块，连接于所述上电复位模块，用于在电源掉电时，检测电源电压，并在电源电压小于第二阈值电压时，产生一掉电阶跃信号以输出；
波形整合模块，连接于所述上电复位模块和所述掉电检测模块，用于在电源上电时，将所述上电阶跃信号进行波形整合，产生一上电复位阶跃信号以输出；在电源掉电时，将所述掉电阶跃信号进行波形整合，产生一掉电检测阶跃信号以输出；
脉冲产生模块，连接于所述波形整合模块，用于在电源上电时，对所述上电复位阶跃信号进行处理，产生一上电复位脉冲信号以输出；在电源掉电时，对所述掉电检测阶跃信号进行处理，产生一掉电检测脉冲信号以输出；
其中，在所述脉冲产生模块产生所述上电复位脉冲信号后，所述上电复位/掉电检测电路进入电压稳定状态，实现零静态功耗。
2.根据权利要求1所述的具有零静态功耗的上电复位/掉电检测电路，其特征在于，所述上电复位模块包括：
上电检测电路，用于在电源上电时，检测所述电源电压；
上电阶跃信号产生电路，连接于所述上电检测电路，用于比较所述电源电压和所述第一阈值电压，并在所述电源电压大于所述第一阈值电压时，产生所述上电阶跃信号以输出。
3.根据权利要求2所述的具有零静态功耗的上电复位/掉电检测电路，其特征在于，所述上电检测电路包括：至少一个第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管及第三NMOS管，其中所述第一PMOS管的源极端接入电源电压，所述第一PMOS管的栅极端连接于所述第一PMOS管的漏极端，所述第一PMOS管的漏极端连接于所述第一NMOS管的漏极端，所述第一NMOS管的栅极端连接于所述上电阶跃信号产生电路，所述第一NMOS管的源极端连接于所述第二NMOS管的漏极端，所述第二NMOS管的栅极端连接于所述第二NMOS管的漏极端，同时连接于所述第三NMOS管的栅极端，所述第二NMOS管的源极端接地，所述第三NMOS管的源极端接地，所述第三NMOS管的漏极端连接于所述第二PMOS管的栅极端，所述第二PMOS管的栅极端作为所述上电检测电路的输出端，所述第二PMOS管的源极端连接于所述第二PMOS管的漏极端，同时连接于所述电源电压；其中，在所述第一PMOS管的数量大于1时，多个所述第一PMOS管串联。
4.根据权利要求2所述的具有零静态功耗的上电复位/掉电检测电路，其特征在于，所述上电阶跃信号产生电路包括：第一反相器、第二反相器、第三反相器及第四NMOS管，其中所述第一反相器的输入端连接于所述上电检测电路的输出端，同时连接于所述第四NMOS管的漏极端，所述第一反相器的输出端连接于所述第二反相器的输入端，所述第二反相器的输出端连接于所述第三反相器的输入端，同时连接于所述上电检测电路和所述掉电检测模块，所述第三反相器的输出端作为所述上电阶跃信号产生电路的输出端，同时连接于所述第四NMOS管的栅极端，所述第四NMOS管的源极端接地。
5.根据权利要求1所述的具有零静态功耗的上电复位/掉电检测电路，其特征在于，所述掉电检测模块包括：
掉电检测电路，用于在电源掉电时，检测所述电源电压；
掉电阶跃信号产生电路，连接于所述掉电检测电路和所述上电复位模块，用于比较所述电源电压和所述第二阈值电压，并在所述电源电压小于所述第二阈值电压时，产生所述掉电阶跃信号以输出。
6.根据权利要求5所述的具有零静态功耗的上电复位/掉电检测电路，其特征在于，所述掉电检测电路包括：至少一个第三PMOS管及第五NMOS管，其中所述第三PMOS管的源极端接入电源电压，所述第三PMOS管的栅极端连接于所述第三PMOS管的漏极端，所述第三PMOS管的漏极端连接于所述第五NMOS管的栅极端，并且作为所述掉电检测电路的输出端，所述第五NMOS管的源极端连接于所述第五NMOS管的漏极端，同时接地；其中，在所述第三PMOS管的数量大于1时，多个所述第三PMOS管串联。
7.根据权利要求5所述的具有零静态功耗的上电复位/掉电检测电路，其特征在于，所述掉电阶跃信号产生电路包括：第四PMOS管、第四反相器、第五反相器、第六NMOS管、第七NMOS管及第八NMOS管，其中所述第四PMOS管的源极端连接于所述掉电检测电路的输出端，所述第四PMOS管的栅极端接入电源电压，所述第四PMOS管的漏极端连接于所述第四反相器的输入端，所述第四反相器的输出端连接于所述第五反相器的输入端，所述第五反相器的输出端连接于所述第六NMOS管的栅极端，同时作为所述掉电阶跃信号产生电路的输出端，所述第六NMOS管的源极端连接于所述第六NMOS管的漏极端，同时接地，所述第七NMOS管的栅极端连接于所述上电复位模块，所述第七NMOS管的源极端接地，所述第七NMOS管的漏极端连接于所述第八NMOS管的栅极端，同时连接于所述第四反相器的输入端，所述第八NMOS管的源极端连接于所述第八NMOS管的漏极端，同时接地。
8.根据权利要求1所述的具有零静态功耗的上电复位/掉电检测电路，其特征在于，所述波形整合模块包括：第五PMOS管、第九NMOS管及第十NMOS管，其中所述第五PMOS管的源极端连接于所述上电复位模块的输出端，所述第五PMOS管的栅极端连接于所述掉电检测模块的输出端，所述第五PMOS管的漏极端连接于所述第九NMOS管的漏极端，同时连接于所述第十NMOS管的栅极端，并且作为所述波形整合模块的输出端，所述第九NMOS管的源极端接地，所述第九NMOS管的栅极端连接于所述掉电检测模块的输出端，所述第十NMOS管的源极端接地，所述第十NMOS管的漏极端连接于所述掉电检测模块的输出端。
9.根据权利要求1所述的具有零静态功耗的上电复位/掉电检测电路，其特征在于，所述脉冲产生模块包括：缓冲器及异或门，其中所述缓冲器的输入端连接于所述波形整合模块的输出端，同时连接于所述异或门的第一输入端，所述缓冲器的输出端连接于所述异或门的第二输入端，所述异或门的输出端作为所述脉冲产生模块的输出端。
10.一种利用如权利要求1至9任一项所述上电复位/掉电检测电路实现上电复位/掉电检测的方法，其特征在于，所述实现方法包括：
在电源上电时，所述上电复位模块检测所述电源电压，并在所述电源电压大于所述第一阈值电压时，产生所述上电阶跃信号；所述波形整合模块对所述上电阶跃信号进行波形整合，产生所述上电复位阶跃信号；所述脉冲产生模块对所述上电复位阶跃信号进行处理，产生所述上电复位脉冲信号，以实现上电复位操作；
在电源掉电时，所述掉电检测模块检测所述电源电压，并在所述电源电压小于所述第二阈值电压时，产生所述掉电阶跃信号；所述波形整合模块对所述掉电阶跃信号进行波形整合，产生所述掉电检测阶跃信号；所述脉冲产生模块对所述掉电检测阶跃信号进行处理，产生所述掉电检测脉冲信号，以实现掉电检测操作；
其中，在所述脉冲产生模块产生所述上电复位脉冲信号后，所述上电复位/掉电检测电路进入电压稳定状态，实现零静态功耗。
11.根据权利要求10所述的利用所述上电复位/掉电检测电路实现上电复位/掉电检测的方法，其特征在于，所述第一阈值电压VPOR＝nVdsP1+VdsN1+VdsN2；其中VdsP1表示第一PMOS管源漏两端的电压，n表示所述第一PMOS管的数量，VdsN1表示第一NMOS管源漏两端的电压，VdsN2表示第二NMOS管源漏两端的电压。
12.根据权利要求10所述的利用所述上电复位/掉电检测电路实现上电复位/掉电检测的方法，其特征在于，所述第二阈值电压VBOD＝VDD-mVdsP3-VthP4；其中VDD表示电源电压，VdsP3表示第三PMOS管源漏两端的电压，m表示所述第三PMOS管的数量，VthP4表示第四PMOS管的导通阈值电压。
CN201811455080.4A 2018-11-30 2018-11-30 具有零静态功耗的上电复位/掉电检测电路及其实现方法 Active CN109347464B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811455080.4A CN109347464B (zh) 2018-11-30 2018-11-30 具有零静态功耗的上电复位/掉电检测电路及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811455080.4A CN109347464B (zh) 2018-11-30 2018-11-30 具有零静态功耗的上电复位/掉电检测电路及其实现方法

Publications (2)

Publication Number Publication Date
CN109347464A true CN109347464A (zh) 2019-02-15
CN109347464B CN109347464B (zh) 2020-08-28

Family

ID=65318914

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811455080.4A Active CN109347464B (zh) 2018-11-30 2018-11-30 具有零静态功耗的上电复位/掉电检测电路及其实现方法

Country Status (1)

Country Link
CN (1) CN109347464B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108574480A (zh) * 2018-07-04 2018-09-25 中国电子技术标准化研究院 频率检测启动复位电路及方法
CN111610433A (zh) * 2020-06-17 2020-09-01 江西联智集成电路有限公司 一种芯片上电和下电复位测试方法及装置
CN111722020A (zh) * 2019-03-18 2020-09-29 深圳市汇顶科技股份有限公司 毛刺检测电路
CN112187232A (zh) * 2020-09-07 2021-01-05 上海威固信息技术股份有限公司 一种上电检测电路及上电检测方法
WO2021135661A1 (zh) * 2019-12-30 2021-07-08 芯天下技术股份有限公司 一种掉电检测电路
WO2021258615A1 (zh) * 2020-06-23 2021-12-30 芯天下技术股份有限公司 一种新型的上电下电复位电路
CN113890519A (zh) * 2020-07-03 2022-01-04 圣邦微电子（北京）股份有限公司 上电掉电复位电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI237943B (en) * 2004-10-01 2005-08-11 Macronix Int Co Ltd Circuit and method for generating a power-on reset signal
US7671643B2 (en) * 2008-01-03 2010-03-02 Memsic, Inc. Power-on-reset circuit having zero static power consumption
CN102882497A (zh) * 2012-09-27 2013-01-16 电子科技大学 一种低功耗高可靠性上电复位电路
CN105406848A (zh) * 2015-12-31 2016-03-16 上海芯泽电子科技有限公司 零静态功耗上下电复位信号产生电路和上下电复位芯片
CN106982052A (zh) * 2016-01-15 2017-07-25 中芯国际集成电路制造(上海)有限公司 一种上电重置电路及电子装置
CN108649939A (zh) * 2018-04-16 2018-10-12 芯原微电子(上海)有限公司 电源检测电路及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI237943B (en) * 2004-10-01 2005-08-11 Macronix Int Co Ltd Circuit and method for generating a power-on reset signal
US7671643B2 (en) * 2008-01-03 2010-03-02 Memsic, Inc. Power-on-reset circuit having zero static power consumption
CN102882497A (zh) * 2012-09-27 2013-01-16 电子科技大学 一种低功耗高可靠性上电复位电路
CN105406848A (zh) * 2015-12-31 2016-03-16 上海芯泽电子科技有限公司 零静态功耗上下电复位信号产生电路和上下电复位芯片
CN106982052A (zh) * 2016-01-15 2017-07-25 中芯国际集成电路制造(上海)有限公司 一种上电重置电路及电子装置
CN108649939A (zh) * 2018-04-16 2018-10-12 芯原微电子(上海)有限公司 电源检测电路及方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108574480A (zh) * 2018-07-04 2018-09-25 中国电子技术标准化研究院 频率检测启动复位电路及方法
CN108574480B (zh) * 2018-07-04 2024-05-03 中国电子技术标准化研究院 频率检测启动复位电路及方法
CN111722020A (zh) * 2019-03-18 2020-09-29 深圳市汇顶科技股份有限公司 毛刺检测电路
CN111722020B (zh) * 2019-03-18 2023-03-14 深圳市汇顶科技股份有限公司 毛刺检测电路
WO2021135661A1 (zh) * 2019-12-30 2021-07-08 芯天下技术股份有限公司 一种掉电检测电路
CN111610433A (zh) * 2020-06-17 2020-09-01 江西联智集成电路有限公司 一种芯片上电和下电复位测试方法及装置
WO2021258615A1 (zh) * 2020-06-23 2021-12-30 芯天下技术股份有限公司 一种新型的上电下电复位电路
CN113890519A (zh) * 2020-07-03 2022-01-04 圣邦微电子（北京）股份有限公司 上电掉电复位电路
CN112187232A (zh) * 2020-09-07 2021-01-05 上海威固信息技术股份有限公司 一种上电检测电路及上电检测方法
CN112187232B (zh) * 2020-09-07 2024-01-26 上海威固信息技术股份有限公司 一种上电检测电路及上电检测方法

Also Published As

Publication number Publication date
CN109347464B (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
CN109347464A (zh) 具有零静态功耗的上电复位/掉电检测电路及其实现方法
CN100492111C (zh) 放电电路及采用该放电电路的液晶显示装置
CN105529909B (zh) 功率管栅驱动电路及分段驱动方法
CN107947784A (zh) 一种高性能输出驱动电路
CN104378084B (zh) 突波滤波器与滤波方法
CN103001475B (zh) 应用于同步升压型dc-dc转换器的短路保护电路
CN103023369A (zh) 一种电容放电电路和功率转换器
CN105988495A (zh) 一种ldo过冲保护电路
CN105932983B (zh) 一种单路比较的振荡器和电源管理芯片
CN109921781A (zh) 一种兼容推挽输出和开漏输出的输入输出电路及方法
CN105720956A (zh) 一种基于FinFET器件的双时钟控制触发器
CN208797824U (zh) 输出驱动电路及芯片
CN207638640U (zh) 一种兼容推挽输出和开漏输出的输入输出电路
CN105720948A (zh) 一种基于FinFET器件的时钟控制触发器
CN103095308A (zh) I/o接口电路及包含该电路的按键扫描装置及扫描方法
CN102169140B (zh) 一种时钟频率检测电路
CN203071915U (zh) I/o接口电路及包含该电路的按键扫描装置
CN108829174A (zh) 线性稳压器电路
CN201957000U (zh) 一种用于侦测时钟频率的电路
CN108023464A (zh) 一种用于电机驱动芯片的超低待机功耗电路
CN210225367U (zh) 一种带锁存功能的反相器
CN210604769U (zh) 一种零静态功耗的欠压检测电路
CN204993275U (zh) 一种低功耗低速时钟电路和可穿戴式设备
CN207603436U (zh) 一种用于电机驱动芯片的超低待机功耗电路
CN203674737U (zh) 一种放电保护装置及其电池管理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant