CN106982052A - 一种上电重置电路及电子装置 - Google Patents

一种上电重置电路及电子装置 Download PDF

Info

Publication number
CN106982052A
CN106982052A CN201610025506.7A CN201610025506A CN106982052A CN 106982052 A CN106982052 A CN 106982052A CN 201610025506 A CN201610025506 A CN 201610025506A CN 106982052 A CN106982052 A CN 106982052A
Authority
CN
China
Prior art keywords
circuit
pull
electric capacity
power
electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610025506.7A
Other languages
English (en)
Other versions
CN106982052B (zh
Inventor
陈永耀
于春天
刘晓艳
倪昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610025506.7A priority Critical patent/CN106982052B/zh
Publication of CN106982052A publication Critical patent/CN106982052A/zh
Application granted granted Critical
Publication of CN106982052B publication Critical patent/CN106982052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明提供了一种上电重置电路及电子装置，该上电重置电路包括：掉电检测电路；电源检测电路；以及初始静态构建电路，其中，所述掉电检测电路通过第一下拉电路与所述初始静态构建电路相连接，并且所述初始静态构建电路通过第二下拉电路与所述电源检测电路相连接。该上电重置电路在电源达到正常操作电压之后，没有静态功率损耗；在电源上升时间长的情形中，可以在电源达到其最终值之前，生成重置脉冲。

Description

一种上电重置电路及电子装置
技术领域
本发明涉及电子电路领域，具体而言涉及一种上电重置电路及电子装置。
背景技术
集成电路(IC)已经变得越来越复杂，其使用触发器、寄存器、静态或动态存储器来存储状态和设置信息。包括诸如稳压器之类的纯模拟电路和带隙基准源的混合信号IC还具有不能通过IC管脚容易地访问的内部节点。当布置有这些电路的IC被上电时，某些内部节点可能升至高状态或低状态，或者甚至进入中间亚稳定状态。通常，在上电重置(POR)-脉冲生成器(PG)中使用延迟元件来响应于电源提升而生成延迟的脉冲。
在当前的POR-PG电路中泛滥存在以下问题：有限的操作范围，在几百微瓦范围内的静态功率损耗，以及有限的电源电压操作。利用响应于初始对IC应用电源而产生延迟的输出信号的POR-PG来克服上述VLSI IC启动方面的问题。最重要的体系架构之一是RC模型的POR。但是，纯粹的RC延迟结构具有一些缺陷。如果电源的速度慢于lleak*C，重置RESET仍将失败。同时，该模式不能检测到电源的瞬时中断。
比较器结构POR具有稳定的重置电压，当电源低于该电压时，POR的输出是有效的。但是，该体系架构具有静态功率损耗的缺陷。
因此，需要提供一种上电重置电路，以至少部分地解决上面提到的问题。
发明内容
针对现有技术的不足，本发明提出一种上电重置电路及电子装置，在本发明中，该上电重置电路在电源达到正常操作电压之后，没有静态功率损耗；在电源上升时间长的情形中，可以在电源达到其最终值之前，生成重置脉冲。
本发明的实施例提供一种上电重置电路，其特征在于，所述上电重置电路包括：掉电检测电路；电源检测电路；以及初始静态构建电路，其中，所述掉电检测电路通过第一下拉电路与所述初始静态构建电路相连接，并且所述初始静态构建电路通过第二下拉电路与所述电源检测电路相连接。
示例性地，所述掉电检测电路包括串联连接的第三下拉电路和第四下拉电路。
示例性地，所述掉电检测电路包括第一电容，所述第一电容的一端与所述第三下拉电路相连接，并且所述第一电容的另一端与第一开关的源极相连接，所述第一开关的栅极与所述第三下拉电路相连接。
示例性地，所述电源检测电路包括串联连接的第四下拉电路、第五下拉电路和第六下拉电路。
示例性地，所述电源检测电路包括第二电容和第三电容，其中所述第二电容的一端与所述第四下拉电路相连接，所述第二电容的另一端与第二开关相连接，所述第二开关的源极与所述第四下拉电路相连接，并且所述第三电容的一端与所述第二开关相连接，所述第三电容的另一端与所述第六开关相连接。
示例性地，所述初始静态构建电路包括串联连接的第七下拉电路、第八下拉电路和第九下拉电路。
示例性地，所述初始静态构建电路包括第四电容和第五电容，所述第四电容的一端与所述第七下拉电路相连接，所述第四电容的另一端与VSS相连接，并且所述第五电容的一端与所述第七下拉电路相连接，所述第五电容的另一端与所述第八下拉电路相连接。
示例性地，所述初始静态构建电路包括经第一电感串联连接的第三开关和第四开关，所述第三开关的漏极与所述第四电容相连接，并且所述第四开关的源极与VSS相连接。
本发明的另一实施例提供一种电子装置，其包括上述上电重置电路。
本发明提出一种上电重置电路及电子装置，这种新型的上电重置电路在电源达到正常操作电压之后，没有静态功率损耗。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为根据本发明的实施例的POR电路中电压情况的示意图；
图2为根据本发明的实施例的POR电路的体系架构的示意图；
图3为根据本发明的实施例的POR电路的示意图；
图4为根据本发明的实施例的掉电检测电路中电压情况的示意图；
图5为根据本发明的实施例的掉电检测电路的示意图；
图6为根据本发明的实施例的电源检测电路中电压情况的示意图；
图7为根据本发明的实施例的电源检测电路的示意图；
图8为根据本发明的实施例的初始静态构建电路中电压情况的示意图；
图9为根据本发明的实施例的初始静态构建电路的示意图；以及
图10为根据本发明的实施例的POR电路的仿真的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明的一个实施例提供一种上电重置电路。
下面，参照图1至图2来具体描述本发明的实施例的POR电路。图1为根据本发明的实施例的POR电路中电压情况的示意图。如图1所示，根据本发明的实施例，POR电路能够再生其在电源升高期间所产生的重置脉冲。在很少但不可预测的提升时段，电源电压通常斜升至所意欲的操作电压范围。在电源斜升时段有很低的功率损耗，并且在电源稳定后，具有零功率损耗。当电源下落至被称为重置电压(Vreset)的关键电压水平之下时，落至比跳脱电压更低的电压可导致IC操作失败。
图2为根据本发明的实施例的POR电路的体系架构的示意图。图3为根据本发明的实施例的POR电路的示意图。
如图2至图3所示，一种上电重置电路包括：掉电检测电路；电源检测电路；以及初始静态构建电路，其中，所述掉电检测电路通过第一下拉电路与所述初始静态构建电路相连接，并且所述初始静态构建电路通过第二下拉电路与所述电源检测电路相连接
示例性地，初始声明的建立电路确保当电源被构建时，电路的另一部分是打开的。当重置结束，电路没有静态功率损耗。电源的恒定电压水平是由电源检测部分所完成的。当POR被设置为“0”，电源检测部分被初始静态构建部分关闭。当掉电至“0”，掉电检测部分输出“1”，并且打开电源检测。当电源低于电压的重置水平时，POR被设置为“1”；在其他情况下，POR被设置为“0”。
下面，参照图4至图5来具体描述本发明的实施例的掉电检测电路。图4为根据本发明的实施例的掉电检测电路中电压情况的示意图。图5为根据本发明的实施例的掉电检测电路的示意图。
如图4的波形图所示，当功率下降时，VDD达到正常电压并且XA到达负电压，此时网络XA被设置为“zore”。当M2打开时，初始电压水平是电源并且降至“0”，这是因为VGS>Vth，因此PD输出脉冲。
如图5所示，示例性地，所述掉电检测电路包括串联连接的第三下拉电路和第四下拉电路。其中，所述掉电检测电路还包括第一电容，所述第一电容的一端与所述第三下拉电路相连接，并且所述第一电容的另一端与第一开关的源极相连接，所述第一开关的栅极与所述第三下拉电路相连接。
下面，参照图6至图7来具体描述本发明的实施例的电源检测电路。图6为根据本发明的实施例的电源检测电路中电压情况的示意图。图7为根据本发明的实施例的电源检测电路的示意图。
如图6所示，当首先将电源电压应用于IC时，启动电路检测并跟踪上升的电源电压。由于C1/C2，当电源电压上升时，SA保持VDD，而SB保持“zore”。来自电路锁存数据的数据保持POR的正常工作。当电源电压达到其最终值之后，POR被释放，此时SB被设置为“1”，LPDEN被设置为“0”。此时POR关闭。
如图7所示，示例性地，所述电源检测电路包括串联连接的第四下拉电路、第五下拉电路和第六下拉电路。其中，所述电源检测电路还包括第二电容和第三电容，其中所述第二电容的一端与所述第四下拉电路相连接，所述第二电容的另一端与第二开关相连接，所述第二开关的源极与所述第四下拉电路相连接，并且所述第三电容的一端与所述第二开关相连接，所述第三电容的另一端与所述第六开关相连接。
下面，参照图8至图10来具体描述本发明的实施例的初始静态构建电路。图8为根据本发明的实施例的初始静态构建电路中电压情况的示意图。图9为根据本发明的实施例的初始静态构建电路的示意图。图10为根据本发明的实施例的POR电路的仿真的示意图。
如图8所示，将本发明的实施例的POR电路的工作原理与反相器翻转水平(Vdiv)和VG的电压相比较。如果VG的电压小于Vdiv，则POR输出至“1”。随着Vdd的升高，等同阻抗的M2下降并且VG上升。当VG高于Vdiv时，POR输出至“0”。
如图9所示，示例性地，所述初始静态构建电路包括串联连接的第七下拉电路、第八下拉电路和第九下拉电路。其中，所述初始静态构建电路还包括第四电容和第五电容，所述第四电容的一端与所述第七下拉电路相连接，所述第四电容的另一端与VSS相连接，并且所述第五电容的一端与所述第七下拉电路相连接，所述第五电容的另一端与所述第八下拉电路相连接。另外，所述初始静态构建电路还包括经第一电感串联连接的第三开关和第四开关，所述第三开关的漏极与所述第四电容相连接，并且所述第四开关的源极与VSS相连接。
如图10所示，该上电重置电路在电源达到正常操作电压之后，没有静态功率损耗；在电源上升时间长的情形中，可以在电源达到其最终值之前，生成重置脉冲。原始的静态功率损耗是由不均衡的SRAM体系架构造成的。在POR的最后阶段，关闭电源检测部分并且重置原始的静态电路。掉电端口重置原始的静态电路，并且唤醒电源检测部分。希望使用带有固定延迟时段的电容，并且通过电容来检测与VDD耦合的掉电。
实施例二
本发明的再一个实施例提供一种电子装置，所述电子装置包括实施例一所述的上电重置电路。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
本发明实施例的电子装置，由于使用了上述的上电重置电路，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种上电重置电路，其特征在于，所述上电重置电路包括：
掉电检测电路；
电源检测电路；以及
初始静态构建电路，其中，所述掉电检测电路通过第一下拉电路与所述初始静态构建电路相连接，并且所述初始静态构建电路通过第二下拉电路与所述电源检测电路相连接。
2.如权利要求1所述的上电重置电路，其特征在于，所述掉电检测电路包括串联连接的第三下拉电路和第四下拉电路。
3.如权利要求2所述的上电重置电路，其特征在于，所述掉电检测电路包括第一电容，所述第一电容的一端与所述第三下拉电路相连接，并且所述第一电容的另一端与第一开关的源极相连接，所述第一开关的栅极与所述第三下拉电路相连接。
4.如权利要求1所述的上电重置电路，其特征在于，所述电源检测电路包括串联连接的第四下拉电路、第五下拉电路和第六下拉电路。
5.如权利要求4所述的上电重置电路，其特征在于，所述电源检测电路包括第二电容和第三电容，其中所述第二电容的一端与所述第四下拉电路相连接，所述第二电容的另一端与第二开关相连接，所述第二开关的源极与所述第四下拉电路相连接，并且所述第三电容的一端与所述第二开关相连接，所述第三电容的另一端与所述第六开关相连接。
6.如权利要求1所述的上电重置电路，其特征在于，所述初始静态构建电路包括串联连接的第七下拉电路、第八下拉电路和第九下拉电路。
7.如权利要求6所述的上电重置电路，其特征在于，所述初始静态构建电路包括第四电容和第五电容，所述第四电容的一端与所述第七下拉电路相连接，所述第四电容的另一端与VSS相连接，并且所述第五电容的一端与所述第七下拉电路相连接，所述第五电容的另一端与所述第八下拉电路相连接。
8.如权利要求7所述的上电重置电路，其特征在于，所述初始静态构建电路包括经第一电感串联连接的第三开关和第四开关，所述第三开关的漏极与所述第四电容相连接，并且所述第四开关的源极与VSS相连接。
9.一种电子装置，包括权利要求1-8之一所述的上电重置电路。
CN201610025506.7A 2016-01-15 2016-01-15 一种上电重置电路及电子装置 Active CN106982052B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610025506.7A CN106982052B (zh) 2016-01-15 2016-01-15 一种上电重置电路及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610025506.7A CN106982052B (zh) 2016-01-15 2016-01-15 一种上电重置电路及电子装置

Publications (2)

Publication Number Publication Date
CN106982052A true CN106982052A (zh) 2017-07-25
CN106982052B CN106982052B (zh) 2021-07-09

Family

ID=59340026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610025506.7A Active CN106982052B (zh) 2016-01-15 2016-01-15 一种上电重置电路及电子装置

Country Status (1)

Country Link
CN (1) CN106982052B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109347464A (zh) * 2018-11-30 2019-02-15 中国科学院上海微系统与信息技术研究所 具有零静态功耗的上电复位/掉电检测电路及其实现方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291110A (zh) * 2011-06-21 2011-12-21 东南大学 一种具有零静态电流消耗和稳定起拉电压的上电复位电路
CN103716023A (zh) * 2013-12-03 2014-04-09 北京中电华大电子设计有限责任公司 一种超低功耗的上电复位电路
US20140111258A1 (en) * 2012-10-24 2014-04-24 Stmicroelectronics International N.V. Power-on-Reset and Supply Brown Out Detection Circuit with Programmability
CN204190734U (zh) * 2014-11-05 2015-03-04 百利通科技（扬州）有限公司 一种上电复位电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102291110A (zh) * 2011-06-21 2011-12-21 东南大学 一种具有零静态电流消耗和稳定起拉电压的上电复位电路
US20140111258A1 (en) * 2012-10-24 2014-04-24 Stmicroelectronics International N.V. Power-on-Reset and Supply Brown Out Detection Circuit with Programmability
US9018989B2 (en) * 2012-10-24 2015-04-28 Stmicroelectronics International N.V. Power-on-reset and supply brown out detection circuit with programmability
CN103716023A (zh) * 2013-12-03 2014-04-09 北京中电华大电子设计有限责任公司 一种超低功耗的上电复位电路
CN204190734U (zh) * 2014-11-05 2015-03-04 百利通科技（扬州）有限公司 一种上电复位电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109347464A (zh) * 2018-11-30 2019-02-15 中国科学院上海微系统与信息技术研究所 具有零静态功耗的上电复位/掉电检测电路及其实现方法
CN109347464B (zh) * 2018-11-30 2020-08-28 中国科学院上海微系统与信息技术研究所 具有零静态功耗的上电复位/掉电检测电路及其实现方法

Also Published As

Publication number Publication date
CN106982052B (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
CN105988495B (zh) 一种ldo过冲保护电路
CN102291110B (zh) 一种具有零静态电流消耗和稳定起拉电压的上电复位电路
US8400743B2 (en) Electrostatic discharge circuit
CN105745715B (zh) 一种用于保持数据的设备及包括该设备的系统
CN107272856A (zh) 低功率复位电路
CN108649939A (zh) 电源检测电路及方法
US9344079B2 (en) From a voltage level-shifting device determining a status of a voltage supply based on a test input
CN105281726B (zh) 一种上电复位电路
CN103684374B (zh) 零或超低dc电流消耗的电源开启和欠压检测器
CN102185305B (zh) 高可靠性电源钳位esd保护电路
CN202550987U (zh) 一种上电复位电路
Iizuka et al. All-digital on-chip monitor for PMOS and NMOS process variability measurement utilizing buffer ring with pulse counter
CN106982052A (zh) 一种上电重置电路及电子装置
CN102624370B (zh) 一种实现电压检测的装置和方法
CN109285572A (zh) 一种负升压电路、半导体器件及电子装置
CN103856189A (zh) 脉冲式正反器
Sawada et al. Measurements of SRAM sensitivity against AC power noise with effects of device variation
KR20210127207A (ko) 정전 검출 회로
CN206259915U (zh) 一种低功耗小尺寸的上电复位电路
Salman et al. Identification of dominant noise source and parameter sensitivity for substrate coupling
CN207652410U (zh) 一种上电复位电路
CN206740863U (zh) 一种用于测试cmos集成电路的功耗电容的装置
Xin et al. Built‐in self test design of power switch with clock‐gated charge/discharge transistor
Ker et al. ESD protection design for high-speed I/O interface of stub series terminated logic (SSTL) in a 0.25-/spl mu/m salicided CMOS process
Guardiani et al. An I-IP based approach for the monitoring of NBTI effects in SoCs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant