CN105763184A - 用于驱动低电压差分信号驱动电路的预驱动器 - Google Patents

Abstract

一种用于驱动低电压差分信号驱动电路的预驱动器，预驱动器包括一第一反相器、一高通滤波器以及一第二反相器。该第一反相器的一输入端耦接至该预驱动器的一输入节点，该而第一反相器的一输出端耦接至一第一节点。高通滤波器耦接于该第一节点和一第二节点之间。该第二反相器的一输入端耦接至该第二节点，而该第二反相器的一输出端耦接至该预驱动器的一输出节点。该高通滤波器用于改善该预驱动器的高频频率响应。本发明可使得低电压差分信号驱动电路于其差分输出节点处产生更陡峭的输出切换边缘，且不易受到电源供应噪声的干扰。

Description

用于驱动低电压差分信号驱动电路的预驱动器

技术领域

本发明关于一种预驱动器(Pre-driver)，特别关于一种用于驱动一低电压差分信号(LowVoltageDifferentialSignaling，LVDS)驱动电路的预驱动器。

背景技术

近年来，差分信号电路(DifferentialSignalingCircuit)普遍地使用于数据传输领域，其包括：低电压差分信号(LowVoltageDifferentialSignaling，LVDS)、高清晰度多媒体接口(HighDefinitionMultimediaInterface，HDMI)以及通用串行总线(UniversalSerialBus，USB)等等。差分信号电路具有节省功率消耗以及阻绝噪声的优点。

然而，差分信号电路仍然有一些缺点。例如，低电压差分信号驱动电路可能于其输入端处具有较大的寄生电容(ParasiticCapacitance)，此寄生电容可能会降低其输出端处的逻辑电平切换的速度，因而低电压差分信号驱动电路很容易受到电源供应噪声(PowerSupplyNoise)的干扰。鉴于此情况，有必要提出一种解决方案，以克服传统低电压差分信号驱动电路所面临的问题。

发明内容

在较佳实施例中，本发明提供一种预驱动器，根据一数据信号来驱动一低电压差分信号驱动电路，该预驱动器包括：一第一反相器，具有一输入端和一输出端，其中该第一反相器的该输入端耦接至该预驱动器的一输入节点，该第一反相器的该输出端耦接至一第一节点，而该数据信号耦合至该预驱动器的该输入节点；一高通滤波器，耦接于该第一节点和一第二节点之间，并用于改善该预驱动器的一高频频率响应；以及一第二反相器，具有一输入端和一输出端，其中该第二反相器的该输入端耦接至该第二节点，该第二反相器的该输出端耦接至该预驱动器的一输出节点，而该预驱动器的该输出节点耦接至该低电压差分信号驱动电路。

在一些实施例中，该第二反相器的尺寸大于该第一反相器的尺寸。

在一些实施例中，该高通滤波器包括：一电容器，耦接于该第一节点和该第二节点之间。

在一些实施例中，该高通滤波器包括：一第一电感器；以及一第一电阻器，其中该第一电感器和该第一电阻器串联耦接于一供应电位和该第二节点之间。

在一些实施例中，该高通滤波器包括：一第二电感器；以及一第二电阻器，其中该第二电感器和该第二电阻器串联耦接于该第二节点和一接地电位之间。

在一些实施例中，该低电压差分信号驱动电路包括：一第一晶体管，具有一控制端、一第一端以及一第二端，其中该第一晶体管的该第一端耦接至一供应电位，而该第一晶体管的该第二端耦接至一正输出节点；一第二晶体管，具有一控制端、一第一端以及一第二端，其中该第二晶体管的该第一端耦接至该供应电位，而该第二晶体管的该第二端耦接至一负输出节点；一第三晶体管，具有一控制端、一第一端以及一第二端，其中该第三晶体管的该第一端耦接至一接地电位，而该第三晶体管的该第二端耦接至该正输出节点；以及一第四晶体管，具有一控制端、一第一端以及一第二端，其中该第四晶体管的该第一端耦接至该接地电位，而该第四晶体管的该第二端耦接至该负输出节点。

在一些实施例中，该预驱动器的该输出节点耦接至该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管中的至少一个的控制端。

在较佳实施例中，本发明提供一种预驱动器，根据一数据信号来驱动一低电压差分信号驱动电路，该预驱动器包括：一第一反相器，具有一输入端和一输出端，其中该第一反相器的该输入端耦接至该预驱动器的一输入节点，该第一反相器的该输出端耦接至一第一节点，而该数据信号耦合至该预驱动器的该输入节点；以及一第二反相器，包括一高通滤波器，其中该高通滤波器用于改善该预驱动器的一高频频率响应，该第二反相器具有一输入端和一输出端，其中该第二反相器的该输入端耦接至该第一节点，该第二反相器的该输出端耦接至该预驱动器的一输出节点，而该预驱动器的该输出节点耦接至该低电压差分信号驱动电路。

在一些实施例中，该第二反相器的尺寸大于该第一反相器的尺寸。

在一些实施例中，该第二反相器包括：一下拉晶体管，具有一控制端、一第一端以及一第二端，其中该下拉晶体管的该控制端耦接至一第二节点，该下拉晶体管的该第一端耦接至一接地电位，而该下拉晶体管的该第二端耦接至该预驱动器的该输出节点；以及一上拉晶体管，具有一控制端、一第一端以及一第二端，其中该上拉晶体管的该控制端耦接至一第三节点，该上拉晶体管的该第一端耦接至一供应电位，而该上拉晶体管的该第二端耦接至该预驱动器的该输出节点。

在一些实施例中，该高通滤波器包括：一第一电容器，耦接于该第一节点和该第二节点之间；以及一第二电容器，耦接于该第一节点和该第三节点之间。

在一些实施例中，该高通滤波器包括：一第一电感器；以及一第一电阻器，其中该第一电感器和该第一电阻器串联耦接于该供应电位和该第二节点之间。

在一些实施例中，该高通滤波器包括：一第二电感器；以及一第二电阻器，其中该第二电感器和该第二电阻器串联耦接于该第三节点和该接地电位之间。

在一些实施例中，该低电压差分信号驱动电路包括：一第一晶体管，具有一控制端、一第一端以及一第二端，其中该第一晶体管的该第一端耦接至一供应电位，而该第一晶体管的该第二端耦接至一正输出节点；一第二晶体管，具有一控制端、一第一端以及一第二端，其中该第二晶体管的该第一端耦接至该供应电位，而该第二晶体管的该第二端耦接至一负输出节点；一第三晶体管，具有一控制端、一第一端以及一第二端，其中该第三晶体管的该第一端耦接至一接地电位，而该第三晶体管的该第二端耦接至该正输出节点；以及一第四晶体管，具有一控制端、一第一端以及一第二端，其中该第四晶体管的该第一端耦接至该接地电位，而该第四晶体管的该第二端耦接至该负输出节点。

在一些实施例中，该预驱动器的该输出节点耦接至该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管中的至少一个的控制端。

本发明可使得低电压差分信号驱动电路于其差分输出节点处产生更陡峭的输出切换边缘，且不易受到电源供应噪声的干扰。

附图说明

图1是显示根据本发明一实施例所述的用于驱动一低电压差分信号驱动电路的一预驱动器的示意图；

图2是显示根据本发明一实施例所述的预驱动器的示意图；

图3是显示根据本发明一实施例所述的低电压差分信号驱动电路的示意图；

图4A是显示当高通滤波器被移除时预驱动器的输出节点的输出电位的波形图；

图4B是显示根据本发明一实施例所述的当预驱动器包含高通滤波器时预驱动器的输出节点的输出电位的波形图；

图5A是显示当高通滤波器被移除时低电压差分信号驱动电路的正输出节点的正输出电位的波形图；

图5B是显示根据本发明一实施例所述的当预驱动器包含高通滤波器时低电压差分信号驱动电路的正输出节点的正输出电位的波形图；

图6A是显示当高通滤波器被移除时预驱动器的输出增益图；

图6B是显示根据本发明一实施例所述的当预驱动器包含高通滤波器时预驱动器的输出增益图；以及

图7是显示根据本发明另一实施例所述的预驱动器的示意图。

其中，附图中符号的简单说明如下：

100、200、700～预驱动器；110～第一反相器；120、720～第二反相器；130、230、730～高通滤波器；150、350～低电压差分信号驱动电路；361～电流源；362～电流吸收器；M1～第一电阻器；M2～第二电阻器；M3～第三电阻器；M4～第四电阻器；MD～下拉晶体管；MU～上拉晶体管；N1～第一节点；N2～第二节点；N3～第三节点；NC～共同节点；NH～高电位节点；NL～低电位节点；NIN～输入节点；NOUT～输出节点；NON～负输出节点；NOP～正输出节点；C～电容器；C1～第一电容器；C2～第二电容器；L1～第一电感器；L2～第二电感器；R1～第一电阻器；R2～第二电阻器；R3～第三电阻器；R4～第四电阻器；VDD～供应电位；VSS～接地电位；VIN～输入电位；VOUT～输出电位；VP～正输出电位。

具体实施方式

为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合所附图式，作详细说明如下。

图1是显示根据本发明一实施例所述的用于驱动一低电压差分信号(LowVoltageDifferentialSignaling，LVDS)驱动电路150的一预驱动器(Pre-driver)100的示意图。预驱动器100耦合并接收一或多个数据信号之一(例如：一数据信号和一对应反相数据信号的其中一个)，且预驱动器100可根据此一或多个数据信号之一来驱动低电压差分信号驱动电路150。预驱动器100和低电压差分信号驱动电路150可应用于一移动装置，例如：一智能手机(SmartPhone)、一平板计算机(TabletComputer)，或一笔记型计算机(NotebookComputer)。在图1的实施例中，预驱动器100具有一输入节点NIN和一输出节点NOUT，并包括一第一反相器(Inverter)110、一第二反相器120以及一高通滤波器(High-passFilter)130。预驱动器100的输入节点NIN耦合至前述一或多个数据信号之一。在一实施例中，第一反相器110和第二反相器120可为互补式金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)的反相器。第二反相器120的尺寸(亦即，第二反相器120的CMOS晶体管的宽高比(AspectRatio，W/L))大于第一反相器110的尺寸(亦即，第一反相器110的CMOS晶体管的宽高比)，使得第二反相器120相较于第一反相器110具有更强的电流驱动能力。第一反相器110具有一输入端和一输出端，其中第一反相器110的输入端耦接至预驱动器100的输入节点NIN，而第一反相器110的输出端耦接至一第一节点N1。第二反相器120具有一输入端和一输出端，其中第二反相器120的输入端耦接至一第二节点N2，而第二反相器120的输出端耦接至预驱动器100的输出节点NOUT。高通滤波器130耦接于第一节点N1和第二节点N2之间。高通滤波器130用于改善预驱动器100的高频频率响应(High-frequencyResponse)。

预驱动器100和低电压差分信号驱动电路150的详细结构将于下列实施例中作说明。必须理解的是，这些实施例仅为举例，并非用于限制本发明。

图2是显示根据本发明一实施例所述的预驱动器200的示意图。在图2的实施例中，预驱动器200包括一第一反相器110、一第二反相器120以及一高通滤波器230。第一反相器110具有一输入端和一输出端，其中第一反相器110的输入端耦接至预驱动器200的一输入节点NIN，而第一反相器110的输出端耦接至一第一节点N1。第二反相器120具有一输入端和一输出端，其中第二反相器120的输入端耦接至一第二节点N2，而第二反相器120的输出端耦接至预驱动器200的一输出节点NOUT。高通滤波器230耦接于第一节点N1和第二节点N2之间。高通滤波器230包括一电容器C、一第一电感器L1、一第二电感器L2、一第一电阻器R1以及一第二电阻器R2。电容器C耦接于第一节点N1和第二节点N2之间。第一电感器L1和第一电阻器R1串联耦接于一供应电位VDD和第二节点N2之间。第二电感器L2和第二电阻器R2串联耦接于第二节点N2和一接地电位VSS之间。必须理解的是，本领域技术人员皆可知晓，第一电感器L1和第一电阻器R1的位置(或第二电感器L2和第二电阻器R2的位置)可以互相交换，而不影响整体发明效果。

在一些实施例中，预驱动器200的参数可如下列所述。电容器C的电容值约为0.3pF。第一电感器L1的电感值约为1nH。第二电感器L2的电感值约为1nH。第一电阻器R1的电阻值约为100Ω。第二电阻器R2的电阻值约为100Ω。高通滤波器230的共振频率约为13GHz，其对应于低电压差分信号驱动电路的高频操作频带中高于10GHz的部分。在预驱动器200的其他实施例中，高通滤波器230可设置于第一反相器110之前(亦即，耦接于预驱动器200的输入节点NIN和第一反相器110的输入端之间)，或可设置于第二反相器120之后(亦即，耦接于第二反相器120的输出端和预驱动器200的输出节点NOUT之间)；然而，因为第一反相器110之前的负载(Loading)可能太小，且第二反相器120之后的负载可能太大，故将高通滤波器230耦接于第一节点N1和第二节点N2之间可以更妥善地设计电容器C、第一电感器L1以及第二电感器L2的共振频率。

图3是显示根据本发明一实施例所述的低电压差分信号驱动电路350的示意图。在图3的实施例中，低电压差分信号驱动电路350包括一电流源(CurrentSource)361、一电流沉(CurrentSink)362、一第一晶体管M1、一第二晶体管M2、一第三晶体管M3、一第四晶体管M4、一第三电阻器R3以及一第四电阻器R4。电流源361耦接于一供应电位VDD和一高电位节点VH之间，并用于供应一第一电流至高电位节点VH。电流沉362耦接于一低电位节点VL和一接地电位VSS之间，并用于从低电位节点VL汲取一第二电流。第一晶体管M1和第二晶体管M2可以是P型金属氧化物半导体场效晶体管(P-channelMetal-Oxide-SemiconductorField-EffectTransistor)。第三晶体管M3和第四晶体管M4可以是N型金属氧化物半导体场效晶体管(N-channelMetal-Oxide-SemiconductorField-EffectTransistor)。在其他实施例中，第一晶体管M1、第二晶体管M2、第三晶体管M3以及第四晶体管M4可以都是P型金属氧化物半导体场效晶体管，或都是N型金属氧化物半导体场效晶体管。第一晶体管M1具有一控制端、一第一端以及一第二端，其中第一晶体管M1的第一端耦接至高电位节点NH，而第一晶体管M1的第二端耦接至一正输出节点NOP。第二晶体管M2具有一控制端、一第一端以及一第二端，其中第二晶体管M2的第一端耦接至高电位节点NH，而第二晶体管M2的第二端耦接至一负输出节点NON。第三晶体管M3具有一控制端、一第一端以及一第二端，其中第三晶体管M3的第一端耦接至低电位节点NL，而第三晶体管M3的第二端耦接至正输出节点NOP。第四晶体管M4具有一控制端、一第一端以及一第二端，其中第四晶体管M4的第一端耦接至低电位节点NL，而第四晶体管M4的第二端耦接至负输出节点NON。第三电阻器R3耦接于正输出节点NOP和一共同节点NC之间。第四电阻器R4耦接于负输出节点NON和共同节点NC之间。正输出节点NOP和负输出节点NON根据前述一或多个数据信号来共同输出一差分输出信号。在另一些实施例中，电流源361可以省略不用，使得高电位节点NH直接连接至供应电位VDD；而在另一些实施例中，电流沉362可以省略不用，使得低电位节点NL直接连接至接地电位VSS。

低电压差分信号驱动电路350可能于第一晶体管M1、第二晶体管M2、第三晶体管M3以及第四晶体管M4的控制端处具有较大的寄生电容(ParasiticCapacitance)。此寄生电容会导致晶体管控制端处、以及正输出节点NOP和负输出节点NON处的逻辑电平切换速度皆变慢，从而引起严重的输出抖动(OutputJitter)。为解决此一问题，预驱动器200的输出节点NOUT耦接至低电压差分信号驱动电路350的第一晶体管M1、第二晶体管M2、第三晶体管M3以及第四晶体管M4中至少一个的控制端。在一些实施例中，低电压差分信号驱动电路350由一第一预驱动器和一第二预驱动器所驱动。第一预驱动器和第二预驱动器的电路结构可各自与图2的实施例的预驱动器200的电路结构相同。详细而言，第一预驱动器可具有一输入节点和一输出节点，其中第一预驱动器的输入节点可用于接收一输入电位(例如：一数据信号)，而第一预驱动器的输出节点可同时耦接至第一晶体管M1的控制端和第三晶体管M3的控制端；第二预驱动器可具有一输入节点和一输出节点，其中第二预驱动器的输入节点用于接收一反相输入电位(例如：一反相数据信号)，而第二预驱动器的输出节点同时耦接至第二晶体管M2的控制端和第四晶体管M4的控制端。预驱动器200具有足够的操作频宽，故其可改善低电压差分信号驱动电路350的高频频率响应。在另一些实施例中，第一晶体管M1、第二晶体管M2、第三晶体管M3以及第四晶体管M4可以都是P型金属氧化物半导体场效晶体管，或都是N型金属氧化物半导体场效晶体管，此时，本领域技术人员应可根据其极性，将第一预驱动器和第二预驱动器的输出节点耦接至不同晶体管的控制端处。例如，当第一晶体管M1、第二晶体管M2、第三晶体管M3以及第四晶体管M4都是N型金属氧化物半导体场效晶体管时，第一预驱动器的输出节点可同时耦接至第一晶体管M1的控制端和第四晶体管M4的控制端，而第二预驱动器的输出节点可同时耦接至第二晶体管M2的控制端和第三晶体管M3的控制端。

图4A是显示当高通滤波器230被移除时(亦即，第一反相器110的输出端直接耦接至第二反相器120的输入端)预驱动器200的输出节点NOUT的输出电位VOUT的波形图，其中横轴代表时间(ns)，而纵轴代表输出电位VOUT的电位电平(V)。如图4A所示，若预驱动器200内未设计任何高通滤波器230，则输出电位VOUT的每一上升边缘(RisingEdge)和每一下降边缘(FallingEdge)的持续期间将相对较长。理想情况下，于时间轴上的输出电位VOUT的波形为一方波(SquareWave)；然而，未使用高通滤波器230时，预驱动器200的真实输出电位VOUT的波形可能几乎变成一三角波(TriangularWave)。

图4B是显示根据本发明一实施例所述的当预驱动器200包含高通滤波器230时预驱动器200的输出节点NOUT的输出电位VOUT的波形图，其中横轴代表时间(ns)，而纵轴代表输出电位VOUT的电位电平(V)。如图4B所示，若将高通滤波器230应用于预驱动器200，则于时间轴上输出电位VOUT的每一上升边缘和每一下降边缘将会变得更陡峭，且输出电位VOUT的每一上升边缘和每一下降边缘的持续期间将变得更短。图4B的波形较图4A的波形更接近一方波。

图5A是显示当高通滤波器230被移除时(亦即，第一反相器110的输出端直接耦接至第二反相器120的输入端)低电压差分信号驱动电路350的正输出节点NOP的正输出电位VP的波形图，其中横轴代表时间(ns)，而纵轴代表正输出电位VP的电位电平(V)。如图5A所示，若预驱动器200内未设计任何高通滤波器230，则正输出电位VP的每一上升边缘和每一下降边缘的持续期间将相对较长。理想情况下，于时间轴上的正输出电位VP的波形为一方波，然而，未使用高通滤波器230时，低电压差分信号驱动电路350的真实正输出电位VP的波形可能几乎变成一三角波。

图5B是显示根据本发明一实施例所述的当预驱动器200包含高通滤波器230时低电压差分信号驱动电路350的正输出节点NOP的正输出电位VP的波形图，其中横轴代表时间(ns)，而纵轴代表正输出电位VP的电位电平(V)。如图5B所示，若将高通滤波器230应用于预驱动器200，则于时间轴上正输出电位VP的每一上升边缘和每一下降边缘将会变得更陡峭，且正输出电位VP的每一上升边缘和每一下降边缘的持续期间将变得更短。图5B的波形较图5A的波形更接近一方波。

图6A是显示当高通滤波器230被移除时(亦即，第一反相器110的输出端直接耦接至第二反相器120的输入端)预驱动器200的输出增益图，其中横轴代表操作频率(GHz)，而纵轴代表输出增益(dB)。详细而言，预驱动器200的输出增益可用下列方程式(1)来进行计算：

$G=20\×log\left(\frac{VOUT}{VIN}\right)\mathrm{...}\left(1\right)$

其中“G”代表预驱动器200的输出增益，“VOUT”代表预驱动器200的输出节点NOUT的输出电位VOUT的电位电平，而“VIN”代表预驱动器200的输入节点NIN的输入电位VIN的电位电平。

如图6A所示，若预驱动器200内未设计任何高通滤波器230，则当预驱动器200的操作频率上升时，预驱动器200的输出增益将会随之下降，且下降得非常快。亦即，未使用高通滤波器230的预驱动器200，其于高频频带的操作性能是相当不佳的。

图6B是显示根据本发明一实施例所述的当预驱动器200包含高通滤波器230时预驱动器200的输出增益图，其中横轴代表操作频率(GHz)，而纵轴代表输出增益(dB)。输出增益可用方程式(1)来进行计算。如图6B所示，若将高通滤波器230应用于预驱动器200，则预驱动器200的输出增益于高频频带中将变化相对平缓(近似于定值)，特别是从10GHz至20GHz的频率区间。由于高通滤波器230可增强预驱动器200的高频频率响应，预驱动器200于高频频带内可具有足够频宽，且提供几乎为定值的输出增益。因此，由预驱动器200所驱动的对应的低电压差分信号驱动电路350，可于其差分输出节点处产生更陡峭的输出切换边缘。以上设计不易受到电源供应噪声(PowerSupplyNoise)的干扰，故本发明可大幅改善整个系统的操作效能。

图7是显示根据本发明另一实施例所述的预驱动器700的示意图。在图7的实施例中，预驱动器700包括一第一反相器110和一第二反相器720，其中第二反相器720包括一高通滤波器730。第一反相器110具有一输入端和一输出端，其中第一反相器110的输入端耦接至预驱动器700的一输入节点NIN，而第一反相器110的输出端耦接至一第一节点N1。第二反相器720具有一输入端和一输出端，其中第二反相器720的输入端耦接至第一节点N1，而第二反相器720的输出端耦接至预驱动器700的一输出节点NOUT。高通滤波器730用于改善预驱动器700的高频频率响应。

在图7的实施例中，第二反相器720包括一下拉(Pulling-down)晶体管MD和一上拉(Pulling-up)晶体管MU。下拉晶体管MD可以是一N型金属氧化物半导体场效晶体管，而上拉晶体管MU可以是一P型金属氧化物半导体场效晶体管。下拉晶体管MD具有一控制端、一第一端以及一第二端，其中下拉晶体管MD的控制端耦接至一第二节点N2，下拉晶体管MD的第一端耦接至一接地电位VSS，而下拉晶体管MD的第二端耦接至预驱动器700的输出节点NOUT。上拉晶体管MU具有一控制端、一第一端以及一第二端，其中上拉晶体管MU的控制端耦接至一第三节点N3，上拉晶体管MU的第一端耦接至一供应电位VDD，而上拉晶体管MU的第二端耦接至预驱动器700的输出节点NOUT。第二反相器720的尺寸大于第一反相器110的尺寸；亦即，第二反相器720的下拉晶体管MD和上拉晶体管MU的宽高比(AspectRatio，W/L)大于第一反相器110的CMOS晶体管的宽高比。

在图7的实施例中，高通滤波器730包括一第一电容器C1、一第二电容器C2、一第一电感器L1、一第二电感器L2、一第一电阻器R1以及一第二电阻器R2。第一电容器C1耦接于第一节点N1和第二节点N2之间。第二电容器C2耦接于第一节点N1和第三节点N3之间。第一电感器L1和第一电阻器R1串联耦接于供应电位VDD和第二节点N2之间。第二电感器L2和第二电阻器R2串联耦接于第三节点N3和接地电位VSS之间。必须理解的是，本领域技术人员皆可知晓，第一电感器L1和第一电阻器R1的位置(或第二电感器L2和第二电阻器R2的位置)可以互相交换，而不致影响整体发明效果。图7的实施例的配置方式结合预驱动器200的第二反相器120和高通滤波器230两者的功能，以构成预驱动器700的第二反相器720；此外，图7的实施例的配置方式还可去除由供应电位VDD至接地电位VSS的电流路径(亦即，图2中通过第一电感器L1、第一电阻器R1、第一电阻器R2以及第二电感器L2的电流路径)，故其可降低预驱动器700的整体功率消耗量。

预驱动器700可用于驱动一低电压差分信号驱动电路350，如图3的实施例所述。预驱动器700的输出节点NOUT耦接至低电压差分信号驱动电路350的第一晶体管M1、第二晶体管M2、第三晶体管M3以及第四晶体管M4中至少一个的控制端。在一些实施例中，低电压差分信号驱动电路350由一第一预驱动器和一第二预驱动器所驱动。第一预驱动器和第二预驱动器的电路结构可各自与图7的实施例的预驱动器700的电路结构相同。第一预驱动器可具有一输入节点和一输出节点，其中第一预驱动器的输入节点可用于接收一输入电位，而第一预驱动器的输出节点可同时耦接至第一晶体管M1的控制端和第三晶体管M3的控制端；第二预驱动器可具有一输入节点和一输出节点，其中第二预驱动器的输入节点用于接收一反相输入电位，而第二预驱动器的输出节点同时耦接至第二晶体管M2的控制端和第四晶体管M4的控制端。如之前所述，在其他实施例中，本领域技术人员亦可根据其极性，将第一预驱动器和第二预驱动器的输出节点耦接至不同晶体管的控制端处。预驱动器700具有足够的操作频宽，故其可改善低电压差分信号驱动电路350的高频频率响应。图7的预驱动器700的其余特征皆与图2的预驱动器200相似，故此二实施例均可达成相似的操作效果。

在一些实施例中，预驱动器700的参数可如下列所述。第一电容器C1的电容值约为0.3pF。第二电容器C2的电容值约为0.3pF。第一电感器L1的电感值约为0.5nH。第二电感器L2的电感值约为0.5nH。第一电阻器R1的电阻值约为100Ω。第二电阻器R2的电阻值约为100Ω。高通滤波器730的共振频率约为13GHz，其对应于低电压差分信号驱动电路的高频操作频带中高于10GHz的部分。

本发明提供一种新颖的预驱动器，用于驱动一低电压差分信号驱动电路，总结而言，所提的设计至少具有下列优点，较传统设计更为先进：(1)补偿预驱动器的高频频率响应；(2)增加预驱动器的操作频宽；(3)提供预驱动器几乎为定值的高频输出增益；以及(4)消除低电压差分信号驱动电路的输出抖动现象。

值得注意的是，以上所述的电位、电流、电阻值、电感值、电容值以及其余元件参数均非为本发明的限制条件。设计者可以根据不同需要调整这些设定值。另外，本发明的预驱动器和低电压差分信号驱动电路并不仅限于图1-7所示的状态。本发明可以仅包括图1-7的任何一或多个实施例的任何一或多项特征。换言之，并非所有图示的特征均须同时实施于本发明的预驱动器和低电压差分信号驱动电路当中。除此之外，如低电压差分信号驱动电路的第一晶体管、第二晶体管、第三晶体管以及第四晶体管，还有预驱动器的上拉晶体管、下拉晶体管，皆尚可用其他组态实施，例如：各种N型晶体管及各种P型晶体管皆可取代，其信号和装置的极性可对应地作调整，只要不脱离本发明的设计原则即可。

在本说明书以及申请专利范围中的序数，例如“第一”、“第二”、“第三”等等，彼此之间并没有顺序上的先后关系，其仅用于标示区分两个具有相同名字的不同元件。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (15)

1.一种预驱动器，其特征在于，根据数据信号来驱动低电压差分信号驱动电路，该预驱动器包括：

第一反相器，具有输入端和输出端，其中该第一反相器的该输入端耦接至该预驱动器的输入节点，该第一反相器的该输出端耦接至第一节点，而该数据信号耦合至该预驱动器的该输入节点；

高通滤波器，耦接于该第一节点和第二节点之间，并用于改善该预驱动器的高频频率响应；以及

第二反相器，具有输入端和输出端，其中该第二反相器的该输入端耦接至该第二节点，该第二反相器的该输出端耦接至该预驱动器的输出节点，而该预驱动器的该输出节点耦接至该低电压差分信号驱动电路。

2.根据权利要求1所述的预驱动器，其特征在于，该第二反相器的尺寸大于该第一反相器的尺寸。

3.根据权利要求1所述的预驱动器，其特征在于，该高通滤波器包括：

电容器，耦接于该第一节点和该第二节点之间。

4.根据权利要求1所述的预驱动器，其特征在于，该高通滤波器包括：

第一电感器；以及

第一电阻器，其中该第一电感器和该第一电阻器串联耦接于供应电位和该第二节点之间。

5.根据权利要求1所述的预驱动器，其特征在于，该高通滤波器包括：

第二电感器；以及

第二电阻器，其中该第二电感器和该第二电阻器串联耦接于该第二节点和接地电位之间。

6.根据权利要求1所述的预驱动器，其特征在于，该低电压差分信号驱动电路包括：

第一晶体管，具有控制端、第一端以及第二端，其中该第一晶体管的该第一端耦接至供应电位，而该第一晶体管的该第二端耦接至正输出节点；

第二晶体管，具有控制端、第一端以及第二端，其中该第二晶体管的该第一端耦接至该供应电位，而该第二晶体管的该第二端耦接至负输出节点；

第三晶体管，具有控制端、第一端以及第二端，其中该第三晶体管的该第一端耦接至接地电位，而该第三晶体管的该第二端耦接至该正输出节点；以及

第四晶体管，具有控制端、第一端以及第二端，其中该第四晶体管的该第一端耦接至该接地电位，而该第四晶体管的该第二端耦接至该负输出节点。

7.根据权利要求6所述的预驱动器，其特征在于，该预驱动器的该输出节点耦接至该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管中的至少一个的控制端。

8.一种预驱动器，其特征在于，根据数据信号来驱动低电压差分信号驱动电路，该预驱动器包括：

第一反相器，具有输入端和输出端，其中该第一反相器的该输入端耦接至该预驱动器的输入节点，该第一反相器的该输出端耦接至第一节点，而该数据信号耦合至该预驱动器的该输入节点；以及

第二反相器，包括高通滤波器，其中该高通滤波器用于改善该预驱动器的高频频率响应，该第二反相器具有输入端和输出端，其中该第二反相器的该输入端耦接至该第一节点，该第二反相器的该输出端耦接至该预驱动器的输出节点，而该预驱动器的该输出节点耦接至该低电压差分信号驱动电路。

9.根据权利要求8所述的预驱动器，其特征在于，该第二反相器的尺寸大于该第一反相器的尺寸。

10.根据权利要求8所述的预驱动器，其特征在于，该第二反相器包括：

下拉晶体管，具有控制端、第一端以及第二端，其中该下拉晶体管的该控制端耦接至第二节点，该下拉晶体管的该第一端耦接至接地电位，而该下拉晶体管的该第二端耦接至该预驱动器的该输出节点；以及

上拉晶体管，具有控制端、第一端以及第二端，其中该上拉晶体管的该控制端耦接至第三节点，该上拉晶体管的该第一端耦接至供应电位，而该上拉晶体管的该第二端耦接至该预驱动器的该输出节点。

11.根据权利要求10所述的预驱动器，其特征在于，该高通滤波器包括：

第一电容器，耦接于该第一节点和该第二节点之间；以及

第二电容器，耦接于该第一节点和该第三节点之间。

12.根据权利要求10所述的预驱动器，其特征在于，该高通滤波器包括：

第一电感器；以及

第一电阻器，其中该第一电感器和该第一电阻器串联耦接于该供应电位和该第二节点之间。

13.根据权利要求10所述的预驱动器，其特征在于，该高通滤波器包括：

第二电感器；以及

第二电阻器，其中该第二电感器和该第二电阻器串联耦接于该第三节点和该接地电位之间。

14.根据权利要求8所述的预驱动器，其特征在于，该低电压差分信号驱动电路包括：

第一晶体管，具有控制端、第一端以及第二端，其中该第一晶体管的该第一端耦接至供应电位，而该第一晶体管的该第二端耦接至正输出节点；

第二晶体管，具有控制端、第一端以及第二端，其中该第二晶体管的该第一端耦接至该供应电位，而该第二晶体管的该第二端耦接至负输出节点；

第三晶体管，具有控制端、第一端以及第二端，其中该第三晶体管的该第一端耦接至接地电位，而该第三晶体管的该第二端耦接至该正输出节点；以及

第四晶体管，具有控制端、第一端以及第二端，其中该第四晶体管的该第一端耦接至该接地电位，而该第四晶体管的该第二端耦接至该负输出节点。

15.根据权利要求14所述的预驱动器，其特征在于，该预驱动器的该输出节点耦接至该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管中的至少一个的控制端。