CN109981093B - 功率器件驱动装置与驱动方法 - Google Patents

Abstract

本申请公开了一种功率器件驱动装置，包括分级控制单元，配置为接收至少系统开关信号和功率器件的反馈信号，并根据其所接收到的信号产生上拉强度控制信号或下拉强度控制信号；以及上拉阵列和/或下拉阵列，耦合在所述分级控制单元和所述功率器件之间，配置为根据所述上拉或下拉强度控制信号为所述功率器件提供相应的上拉或下拉阻抗。本申请还公开了相应的用电器和功率器件驱动方法。

Description

功率器件驱动装置与驱动方法

技术领域

本申请属于电气控制领域，尤其涉及一种功率器件的驱动装置和驱动方法。

背景技术

功率器件例如IGBT或者SiC在不同的实际应用中，或者在相同应用的不同阶段，可能需要使功率器件工作在不同的状态。图1所示为现有功率器件驱动装置的架构示意图。功率器件的驱动装置一般包括上拉和下拉控制单元、上拉器件(如图示中的Q1)，以及下拉器件(如图示中的Q2)。驱动装置还可以包括一端与上拉和下拉控制单元分别耦合、另一端耦合到功率器件的电阻RG。当用户需要提高功率器件开关速度时，可以选择减小RG的阻值；反之，当用户需要降低功率器件开关速度时，可以增大RG的阻值。但这种功率器件的驱动装置不能实时地动态调节对功率器件的驱动能力。

发明内容

本申请针对上述问题，本申请提供了一种功率器件驱动装置，包括分级控制单元，配置为接收至少系统开关信号和功率器件的反馈信号，并根据其所接收到的信号产生多个上拉强度控制信号或多个下拉强度控制信号；以及上拉阵列和/或下拉阵列，耦合在所述分级控制单元和所述功率器件之间，配置为根据所述上拉或下拉强度控制信号为所述功率器件提供相应的上拉或下拉阻抗。

特别的，所述驱动装置还包括解码单元，耦合在所述分级控制单元和所述上拉和/或下拉阵列之间，配置为根据所述上拉或下拉强度控制信号和预设对应规则产生相应的上拉或下拉控制信号；其中，所述上拉或下拉控制信号包括指示所述上拉或下拉阵列中一个或多个阵列元素工作或不工作的一组或多组数据。

特别的，所述分级控制单元包括上拉控制单元和下拉控制单元，其中所述上拉和下拉控制单元都包括比较单元，配置为将所述功率器件的反馈信号与一个或多个上拉或下拉阈值进行比较，并根据比较结果输出相应级别的上拉或下拉强度控制信号；其中所述上拉或下拉阈值个数为N，相应的上拉或下拉驱动强度控制信号的级别种类数为N+1，N为大于等于1的整数。

特别的，所述上拉控制单元还包括延时单元，配置为在所述功率器件反馈信号达到所述阈值中的第一上拉阈值时开始计时，并且在计时结束后使所述上拉控制单元切换上拉强度控制信号；其中在计时过程中或结束时所述功率器件反馈信号达到所述阈值中的第二上拉阈值，其中所述第二上拉阈值大于所述第一上拉阈值；和/或所述下拉控制单元还包括延时单元，配置为在所述功率器件反馈信号达到所述阈值中的第一下拉阈值时开始计时，并且在计时结束后使所述下拉控制单元切换下拉强度控制信号；其中在计时过程中或结束时所述功率器件反馈信号达到所述阈值中的第二下拉阈值，其中所述第一下拉阈值大于所述第二下拉阈值。

特别的，所述分级控制单元还配置为接收关于所述功率器件的报错信号，并且当所述报错信号跳转到有效电平时，且当所述功率器件正处在上拉或上拉结束后的输出状态时，分级控制单元配置为输出下拉强度控制信号。

特别的，所述报错信号包括功率器件过流信号或者温度报错信号或者电源错误信号。

特别的，所述功率器件为IGBT晶体管，所述反馈信号为所述IGBT晶体管的栅极与发射极之间的电压。

特别的，所述上拉或下拉阵列包括多个并联的阵列元素，所述一个或多个元素的阻抗构成等差、等比或幂次方关系。

特别的，所述阵列元素为晶体管，其耦合在参考电位和驱动装置的输出端之间，其控制极配置为接收上拉或下拉控制信号，并且在所述晶体管的控制极还耦合有相应的阵列元素驱动模块。

特别的，当所述比较单元利用多个阈值进行比较操作时，所述多个阈值之间呈等差、等比或者幂次方关系。

本申请还提供了一种用电设备，其包括一个或多个功率器件，耦合到所述功率器件的相应的如前任一所述的驱动装置，主控单元，以及耦合在所述主控单元与所述驱动装置之间的隔离单元。

本申请还提供了一种功率器件驱动方法，包括基于系统开关信号以及功率器件的反馈信号对所述功率器件进行分级驱动。

特别的，基于系统开关信号以及功率器件的反馈信号对所述功率器件进行分级驱动包括：接收系统开关信号和功率器件反馈信号；确定所述系统开关信号是否有效；以及当所述开关信号有效时，比较所述反馈信号与所述第一上拉阈值；当所述反馈信号小于所述第一上拉阈值时，输出第一上拉强度控制信号；当所述反馈信号大于等于所述第一上拉阈值时，输出第二上拉强度控制信号。

特别的，所述方法还包括，当所述开关信号有效时，当所述反馈信号大于等于所述第二上拉阈值时，输出第三上拉强度控制信号，其中所述第二上拉阈值大于所述第一上拉阈值；或当所述反馈信号大于等于所述第一上拉阈值时，开始计时，并且在计时结束时，输出第三上拉强度控制信号，其中在所述计时过程中或结束时所述反馈信号达到所述第二上拉阈值。

特别的，基于系统开关信号以及功率器件的反馈信号对所述功率器件进行分级驱动包括接收系统开关信号和功率器件反馈信号；确定所述系统开关信号是否有效；以及当所述开关信号失效时，比较所述反馈信号与所述第一下拉阈值；当所述反馈信号大于所述第一下拉阈值时，输出第一下拉强度控制信号；当所述反馈信号小于等于所述第一下拉阈值时，输出第二下拉控制信号。

特别的，所述方法还包括当所述开关信号失效时，当所述反馈信号小于等于所述第二下拉阈值时，输出第三下拉控制信号，其中所述第一下拉阈值大于所述第二下拉阈值；或当所述反馈信号小于等于所述第一下拉阈值时，开始计时，并且在计时结束时，输出第三下拉强度控制信号，其中在所述计时过程中或结束时所述反馈信号达到所述第二下拉阈值。

特别的，所述方法还包括根据所述第一、第二或第三上拉或下拉强度控制信号提供不同的上拉或下拉驱动阻抗以驱动所述功率器件。

特别的，根据所述第一、第二或第三上拉或下拉强度控制信号提供不同的上拉或下拉驱动阻抗包括据所述第一、第二或第三上拉或下拉强度控制信号和预设的对应规则确定驱动控制信号；根据所述驱动控制信号，控制上拉或下拉阵列中各阵列元素的工作情况，提供不同的上拉或下拉驱动阻抗。

特别的，所述方法还包括接收关于功率器件的报错信号；当所述报错信号有效时，且当所述功率器件正处在上拉或上拉结束后的输出状态时，开始对所述功率器件执行下拉操作。

采用本申请所提供的技术方案，将功率器件的上拉和下拉分为多个阶段，根据所驱动的功率器件的不同工作状态，实时动态地调节驱动阻抗即驱动能力，可以实现提高效率，减小EMI，简化器件保护设置的效果。

附图说明

参考附图示出并阐明实施例。这些附图用于阐明基本原理，从而仅仅示出了对于理解基本原理必要的方面。这些附图不是按比例的。在附图中，相同的附图标记表示相似的特征。

图1所示为现有的功率器件驱动装置架构示意图；

图2所示为依据本申请一个实施例的驱动装置架构示意图；

图3a-3b为图2所示架构中上拉阵列和下拉阵列的结构示意图；

图4为图2所示架构中的分段驱动单元的结构示意图；

图5a-5b为上拉和下拉强度控制信号与驱动阻抗之间的对应关系示意图；

图6为根据本申请一个实施例的驱动装置示意性电路图；

图7a-7b为适用于图6中电路的示意性时序图；

图8为根据本申请另一个实施例的驱动装置示意性电路图；

图9为适用于图8中电路的示意性时序图；

图10a为根据本申请一个实施例的功率器件上拉分段驱动方法的示意性流程图；以及

图10b为根据本申请一个实施例的功率器件下拉分段驱动方法的示意性流程图。

具体实施方式

在以下优选的实施例的具体描述中，将参考构成本申请一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本申请的特定的实施例。示例的实施例并不旨在穷尽根据本申请的所有实施例。可以理解，在不偏离本申请的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本申请的范围由所附的权利要求所限定。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。对于附图中的各单元之间的连线，仅仅是为了便于说明，其表示至少连线两端的单元是相互通信的，并非旨在限制未连线的单元之间无法通信。

在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。

本申请提出了一种可以实现分段式驱动的驱动装置。图2为依据本申请实施例的驱动装置架构示意图。图3a-3b所示为该驱动装置中的驱动阵列的结构示意图。图4为该驱动装置中分级控制单元的结构示意图。

如图2所示，该驱动装置可以包括分级控制单元202，配置为接收系统开关信号PWM，同时还可以接收功率器件的输出作为反馈输入，也可以将来自于驱动装置以内或者以外的一个或多个检测模块(未示出)的报错信号或者说除功率器件自身反馈信号以外的监测信号作为另一个输入。这些检测信号包括但不限于功率器件的过流信号、代表功率器件温度的检测信号等等。根据一个实施例，分级控制单元202可以基于这些输入配置为产生对功率器件的分级控制信号，也就是说根据不同的情况为功率器件提供不同的驱动能力。

具体来说，分级控制单元202可以分别耦合到上拉阵列204和下拉阵列206，以向这两个阵列中的一个提供上拉或下拉控制信号或者选择信号，从而选定不同的阵列组合方式或者说不同的阻抗。这样，就可以根据不同的情况利用不同的阻抗将系统开关信号PWM提供给功率器件。根据一个实施例，如图4所示，分级控制单元202中可以包括上拉控制单元2022和下拉控制单元2024。

图3a-b所示为图2中驱动装置架构中的上拉阵列204和下拉阵列206的示意图。

如图所示，分级控制单元202可以向上拉阵列204提供上拉控制信号UCTL[M:1]，其中M为上拉阵列中阵列元素的个数，其可以是大于等于1的整数。根据UCTL[M:1]信号中的指定，上拉阵列204中那些被指定的阵列元素例如晶体管导通以集合的构成上拉阻抗。当然，阵列元素也可以是电阻或者其他可以用作阻抗的器件。

类似的，分级控制单元202可以向下拉阵列206提供下拉控制信号DCTL[N:1]，其中N为下拉阵列中阵列元素的个数，其可以是大于等于1的整数，M和N可以相同也可以不同。根据信号DCTL[N:1]的指定，下拉阵列206中被指定的阵列元素例如晶体管被导通以集合的构成下拉阻抗。

根据一个实施例，上拉阵列204可以包括M个上拉晶体管QU₁-QU_M，每个上拉晶体管均耦合在供电端+VS和输出端OUT之间，并且每个晶体管的控制极可以配置为接收上拉控制信号UCTRL。具体而言，上拉控制信号UCTRL可以用来从该M个上拉晶体管中选择一个或多个晶体管，并使得被选中的上拉晶体管导通，进而在输出端OUT输出与流经被选中的上拉晶体管的电流或电流之和。

类似的，下拉阵列206可以包括N个下拉晶体管QD₁-QD_N，每个下拉晶体管均耦合在供电端-VS和输出端OUT之间，并且每个下拉晶体管的控制极用于接收下拉控制信号DCTRL。具体而言，下拉控制信号DCTRL可以用来从该N个下拉晶体管中选择一个或多个，并使得被选中的下拉晶体管导通，进而在输出端OUT输出与流经被选中的下拉晶体管的电流或电流之和。

因此，当需要调节驱动装置的上拉或下拉的驱动能力时，可以分别调整上拉阵列204或下拉阵列206中所导通的晶体管的数目。可以理解的，上拉阵列204或下拉阵列206中的晶体管的数目以及每个晶体管的驱动能力(阻抗)均可以根据具体应用需要来进行调节，即每个晶体管可以是单位阻抗的倍数。譬如，上拉阵列/下拉阵列可以包括阻抗比为1:2:4:8的4个晶体管，或者上拉阵列/下拉阵列也可以包括阻抗相同的例如15个晶体管。该两种配置的最大驱动能力相同以及调节精度也相同。根据不同的实施例，一个阵列中的元素之间的阻抗比可以是等差、等比或幂次方关系。

根据一个实施例，下拉阵列206中可以包括一个或多个用于实现功率器件软关断的阵列元素例如晶体管，这些晶体管的阻抗可以是下拉阵列中各像素中最大或相对大的一个和多个。因为阻抗大下拉强度小，所以软关断要选阻抗大的。

在另一种实施方式中，下拉阵列206还可以包括一个或多个用于实现下拉钳制的阵列像素例如晶体管，这些钳制晶体管的阻抗可以是下拉阵列中个像素中最小或相对小的一个或多个。因为阻抗小下拉强度大，所以钳位要选下拉强度大而阻抗小的。

根据一个实施例，在每个阵列元素例如晶体管的控制极可以耦合有一个相应的驱动模块，例如DRVU1-DRVUM，或DRVD1-DRVN，如图3a-3b所示。这些驱动模块可以配置为控制相应的晶体管的导通。由于阵列中的各晶体管的阻抗不同，因此其相应的驱动模块的驱动能力也相应的不同，例如驱动阻抗大的晶体管的驱动单元的驱动能力会更强。如上所述，不同的晶体管的阻抗可以具有等差、等比或幂次方关系，那么相应的其驱动模块的驱动能力也可以具有等差、等比或幂次方关系。

图4具体的介绍了分段驱动单元202中的内部结构。根据一个实施例，上拉控制单元2022可以包括比较模块20222，其可以根据功率器件例如IGBT的VGE与预定的上拉阈值电压之间的关系，来输出相应的上拉强度控制信号。根据另一个实施例，上拉控制单元2022还可以包括延时模块20224，其可以在VGE达到一个预定上拉阈值的时候开始计时，并可以在计时结束时使上拉控制单元2022切换上拉强度控制信号。之所以上拉控制单元2022中可以通过设定延时模块20224来决定上拉强度控制信号的切换是因为VGE上升的相对来说比较快，如果通过设定多个上拉阈值的方法来进行分段控制，有可能不容易精确的判断VGE与阈值的关系，或者说多个阈值之间的差异不大，因此可能会导致不能及时切换分段控制的阻抗。有鉴于此，用户可以基于经验值来确定一个设定的时间，一般来说在这段时间后VGE相应的也会满足多上拉阈值之间的相对关系。而这样免去了反复的判断和等待判断的时间，可以及时有效的进行切换。

当然，采用多个上拉阈值进行分段肯定也是本申请希望保护的范围中的一种方式。例如，在利用N个阈值进行分级的情况下，就会相应的有N+1级上拉或下拉强度控制信号，其中N为大于等于1的整数。

根据一个实施例，下拉控制单元2024可以包括比较模块，其可以根据功率器件例如IGBT的VGE与预定的阈值电压之间的关系，来输出相应的下拉强度控制信号。比如，根据第一下拉阈值电压用来确定开始减弱下拉强度的时刻，根据第二下拉阈值电压来确定开始下拉钳位的时刻，其中第一下拉阈值电压大于第二下拉阈值电压。这样一来，下拉的分段驱动中的阈值之间的差距可以定的比较大，这样VGE是否达到这些阈值的检测会更加容易判断。因此，就不一定非要采用延时模块来协助分段驱动的切换。当然，下拉控制单元2024也可以包括延时模块20244，这样下拉控制单元2024也可以利用与上述类似于上拉控制单元2022的方式利用一个下拉阈值配合预设的延时来讲下拉过程分为多个例如三个阶段。

根据一个实施例，上拉和下拉强度控制信号可以有多个，可以由阵列基于这些信号来决定哪些阵列单元用于构成相应的驱动阻抗，当然也可以在分段驱动单元202中设置一个解码单元2026，配置为接收这些上拉或下拉强度信号，并且根据预设的规则来产生相应的上拉或下拉控制信号。当然，在一个时刻只有一个有效的上拉或下拉强度控制信号提供给解码单元2026。

图5a-b所示根据本申请一个实施例的上拉下拉强度控制信号与相应的阻抗之间的关系示意图。如图5a所示，其中Cpu1,Cpu2,Cpu3为三个阶段的上拉强度控制信号，解码逻辑接收这些驱动强度控制信号，并生成可以控制上拉阵列的上拉驱动信号UCTRL。Cpu1,Cpu2,Cpu3分别对应着驱动阵列的阻抗为彼此不同的三个阻抗Rpu1,Rpu2和Rpu3。

类似的，图5b示出了利用Cpd1,Cpd2,Cpd3下拉驱动强度控制信号经过解码逻辑解码获得下拉驱动信号DCTRL。当然根据需要也可以有更多的上拉或下拉驱动强度控制信号供选择。

图6所示为根据本申请一个实施例的功率器件分段式驱动装置的示意性电路图。图7a-b为依据图6中的驱动装置的时序图。

如图6所示，驱动装置600可以包括上拉控制单元602和下拉控制单元604。

根据一个实施例，上拉控制单元602可以包括比较器6021，其正输入端可以配置为接收功率器件的状态信号例如VGE，其负输入端可以配置为接收上拉阈值电压Vputh；上拉控制单元602还可以包括RS触发器6022，其S输入端可以配置为接收系统开关信号PWM，其R输入端可以耦合到比较器60211的输出端，其Q输出端耦合到RS触发器6024的S端，且配置为输出上拉强度控制信号Cpu1。

根据一个实施例，上拉控制单元602还可以包括计时器6023，其控制端耦合到RS触发器的输出端，其输出端耦合到RS触发器6024的R端。

根据一个实施例，RS触发器6024的输出端耦合到RS触发器6025的S端，其Q输出端配置为输出上拉强度控制信号Cpu2。

根据一个实施例，RS触发器6025的R端配置为接收系统开关信号PWM的反信号，其Q输出端配置为输出上拉强度控制信号Cpu3。

根据一个实施例，下拉控制单元604可以包括比较器6041，其正输入端可以配置为接收下拉阈值电压Vpdth1，负输入端可以配置为接收功率器件状态信号VGE；下拉控制单元604还可以包括比较器6042，其正输入端可以配置为接收下拉阈值电压Vpdth2，负输入端可以配置为接收功率器件状态信号VGE；其中Vpdth1可以大于Vpdth2。

根据一个实施例，下拉控制单元604还可以包括RS触发器6043，其S端配置为接收系统开关信号PWM的反信号，其R端耦合到比较器6041的输出端，其Q输出端配置为输出下拉强度控制信号Cpd1。

根据一个实施例，下拉控制单元604还可以包括RS触发器6044，其S端耦合到RS触发器6043的输出端，其R端耦合到比较器6042的输出端，其Q输出端配置为输出下拉强度控制信号Cpd2。

根据一个实施例，下拉控制单元604还可以包括RS触发器6045，其S端耦合到RS触发器6044的输出端，其Q输出端配置为输出下拉强度控制信号Cpd3。

根据一个实施例，用于下拉的电路结构也可以用于功率器件的上拉，也就是说上拉控制单元同样可以利用多个阈值来实现分级驱动。

如图7a-7b所示，在本实施方式中，功率器件的导通过程可以被分为三个阶段，每一个阶段使用不同的上拉强度，分别用上拉阻抗Rpu1、Rpu2、Rpu3来表示。

第一上拉阶段：t1-t2时刻

在该阶段，PWM信号跳转到高电平，开始驱动功率器件，此时VCE处于高电位，功率器件的电流IC基本上为零，VG开始上升但是在该阶段内VG始终小于Vputh。如图7b所示，上拉强度控制信号Cpu1在这个阶段处在高电平，相应的采用上拉阻抗Rpu1来上拉功率器件的控制极电位VG。在这个阶段，PWM为高电平，VG始终小于Vputh，因此触发器6022的S端输入为高电平，R端输入为低电平，触发器6022的Q端输出的信号即Cpu1为高电平。相应的，而其他上拉强度信号处在低电平。

第二上拉阶段：t2-t3

在该阶段，VG上升到大于等于阈值电压Vputh，触发器6022的R端输入为高电平，因此其Q端输出信号即Cpu1跳转到低电平，其端输出信号跳转到高电平。因此在这个阶段的触发器6024的S输入端接收的信号为高电平，因此上拉强度控制信号Cpu2跳转到高电平，相应的选择阻抗Rpu2来驱动功率器件。在该阶段，VCE由高电位开始下降，功率器件的电流IC则开始上升。

根据一个实施例，在触发器6022的Q端输出信号跳转到低电平时，计时器6023开始计时。

第三上拉阶段：t3-t4

在该阶段，计时器6023计时结束，其输出从低电平跳转到高电平，因此触发器6024的R端输入为高电平，触发器6024的Q端的输出信号即上拉强度控制信号Cpu2跳转到低电平，其端输出信号跳转到高电平。这时，触发器6025的S端接收到的信号为高电平，R端接收到的信号(PWM的反信号)为低电平，因此触发器6025的Q端输出信号即Cpu3跳转到高电平，选择阻抗Rpu3来驱动功率器件。

根据一个实施例，驱动装置可以保持利用阻抗Rpu3来上拉功率元件的控制极电位至高电位，并且延续到接收到功率器件的关断信号，即PWM信号的下降沿。在此阶段，VCE处于低电位，功率器件的电流IC则以额定的电流值持续输出。

根据一个实施例，也可以采用利用两个例如电压阈值作为将分阶段驱动功率器件上拉过程的两个节点，也就是利用两个比较器来将例如VGE与第一和第二阈值进行比较，并根据比较的结果选择不同的驱动阻抗。

但是，在功率器件的打开过程中，两个阈值电压相差的数量并不是很大。利用多个阈值来进行分段的方法，如果对VGE的值检测不够准确的话，可能导致不能及时切换驱动阻抗。因此利用计时器来决定切换驱动阻抗的实际，是根据经验判断在计时器计时的这段时间内或者结束时，VGE应该已经到达了大于等于第二阈值的水平。因此，这样一来就省掉了反复的检测，而可以更加高效的实现分阶段驱动的目标。

如图7a-7b所示，在本实施方式中，功率器件的关断过程也可以被分为三个阶段，每一个阶段使用不同的下拉强度，分别用上拉阻抗Rpd1、Rpd2、Rpd3来表示。

第一下拉阶段：t4-t5

在该阶段，驱动装置接收到关断信号(即，PWM信号的下降沿)，则停止使用上拉阻抗Rpu3作为驱动阻抗，并开始使用下拉阻抗Rpd1来对功率元件的控制极电位进行下拉，使得VG开始下降。

在这个阶段，虽然VG开始下降，但是其始终高于预设的阈值Vpdth1，因此比较器6041的输出信号是低电平，因此触发器6043的R端输入为低电平。另外，由于PWM信号处于低电位，触发器6043的S端输入的信号(PWM的反信号)为高电平，因此其Q端输出的信号Cpd1为高电平，其它触发器的输出均为低电平。

第二下拉阶段：t5-t6

在该阶段，当VG下降到小于等于预设的阈值Vpdth1时，比较器6041的输出信号跳转到高电平，触发器6043的R端输入为高电平，因此其Q端输出的信号Cpd1跳转到低电平，其端输出信号跳转到高电平，也就是说这时触发器6044的S端接收到的信号为高电平。

在这个阶段VG始终大于Vpdth2，因此比较器6042的输出为低电平，也就是触发器6044的R端接收到的信号为低电平。因此，触发器6044的Q端输出信号即Cpd2为高电平。相应的选择下拉阻抗Rpd2来对功率器件的控制极电位进行下拉。

第三下拉阶段：t6以后

在该阶段，当VG继续下降到小于等于与预设阈值Vpdth2时,比较器6042的输出跳转到高电平，因此触发器6044的R端接收到的信号为高电平，因此触发器6044的Q端输出信号也就是Cpd2跳转到低电平，其端输出信号跳转到高电平，也就是说这时触发器6045的S端接收到的信号为高电平。触发器6045的R端配置为接收PWM信号，因此在这个阶段其接收到的也是低电平。因此，触发器6045的Q端输出信号Cpd3为高电平，选择阻抗Rpd3作为驱动阻抗。

由上可知，上拉驱动强度和下拉驱动强度控制信号的切换点可以根据用户的需求来定制各阈值电压的数值，和/或计时器的计时时间。根据一个实施例，各阈值之间的关系可以是等差、等比或幂次方关系。

图8所示为根据本申请另一实施例的驱动装置电路示意图。其中的大部组成部分与连接关系与图6类似，但是增加了关于功率器件的报错信号Fault对驱动的影响。

图8中与图6中附图标记类似的组件均与图6中相应的结构相同，在此就不再赘述。

图8中增加的部分为输入信号选通单元806，其配置为接收系统开关信号PWM，以及报错信号Fault，以及给上拉或下拉控制单元提供输入信号。当报错信号为低电平的时候，图8中的电路工作方式与图6中的电路工作方式完全相同。但是，当报错信号Fault为高电平的时候，无论系统开关信号PWM是否为高电平，也不管功率器件处在上拉状态还是稳定导通工作状态，都立刻开始对功率器件进行下拉。如果功率器件已经处在下拉或关闭状态，则报错信号Fault的高电平不会影响现有的下拉或关闭状态。

根据一个实施例，输入选通单元806可以包括非门8061，配置为接收报错信号Fault，其输出耦合到与门8062的一个输入端。与门8062的另一输入端配置为接收系统开关信号PWM，其输出端耦合到非门8063的输入端，以及RS触发器8022的S端和RS触发器8046的R端。非门8063的输出端耦合到RS触发器8025的R端和RS触发器8042的S端

图9所示为图8中电路的工作时序图。该图中上拉部分与图7a相同，就不再赘述。根据一个实施例，在功率器件被打开后，在时刻t4’报错信号Fault跳转到高电平。尽管此时PWM仍然为高电平，功率晶体管处在正常工作稳定导通的状态，驱动装置仍然会开始对功率器件执行下拉驱动。下拉过程中的具体操作与图7a-b中所示的情况相同。

图10a所示为根据本申请一个实施例的功率器件上拉驱动方法的流程示意图。

在步骤802，可以接收系统开关信号和功率器件的反馈信号，例如当功率器件为IGBT的情况下，反馈信号可以是VGE。

在步骤804，可以判断系统开关信号是否有效，如果无效例如仍为低电平，则保持功率器件处在关闭状态。

如果系统开关信号有效例如处在高电平，在步骤806，判断功率器件反馈信号是否小于第一上拉阈值Vputh。

如果功率器件反馈信号小于第一上拉阈值Vputh，则在步骤808，输出第一上拉强度控制信号Cpu1，并根据预设的对应关系选择Rpu1作为驱动阻抗。

如果功率器件反馈信号大于等于第一上拉阈值Vputh，则在步骤810，输出第二上拉强度控制信号Cpu2，并根据预设的对应关系选择Rpu2作为驱动阻抗。可选择的，在步骤810还可以开始计时。

在步骤814，计时结束，输出第三上拉强度控制信号Cpu3，并根据预设的对应关系选择Rpu3作为驱动阻抗。

图10b所示为根据本申请一个实施例的功率器件的下拉驱动方法流程示意图。

在步骤902，可以接收系统开关信号和功率器件的反馈信号，例如当功率器件为IGBT的情况下，反馈信号可以是VGE。

在步骤904，可以判断系统开关信号是否有效，如果有效例如仍为高电平，则保持功率器件处在导通状态。

如果系统开关信号失效例如处在低电平，在步骤906，判断功率器件反馈信号是否大于第一下拉阈值Vpdth1。

如果功率器件反馈信号大于第一下拉阈值Vpdth1，则在步骤908，输出第一下拉强度控制信号Cpd1，并根据预设的对应关系选择Rpd1作为驱动阻抗。

如果功率器件反馈信号小于等于第一下拉阈值Vpdth1，则在步骤910，判断功率器件反馈信号是否大于第二下拉阈值Vpdth2，其中Vpdth2小于Vpdth1。

如果功率器件反馈信号大于第二下拉阈值Vpdth2，则在步骤912输出第二下拉强度控制信号Cpd2，并根据预设的对应关系选择Rpd2作为驱动阻抗。

如果功率器件反馈信号小于等于第二下拉阈值Vpdth2，则在步骤914，计时结束，输出第三下拉强度控制信号Cpd3，并根据预设的对应关系选择Rpd3作为驱动阻抗。

根据一个实施例，当接收到有效的报错信号时，不管功率器件处在上拉或打开的阶段，都开始进行下拉操作，具体步骤与图10b及其相关内容介绍的类似。

本申请还提供了一种包括上述功率器件驱动装置的用电器，其中包括一个或多个功率器件，如上所介绍的驱动装置，耦合到相应的功率器件，主控单元，以及耦合在主控单元和驱动装置之间的隔离单元。在本申请中将较大的阻抗或者说分级驱动的阵列移入驱动芯片当中并设置相应的散热结构，由于隔离单元从驱动芯片中剥离，因此不会产生散热需求与隔离功能的冲突，从而可以对功率器件的驱动装置的散热进行单独优化。

虽然参照特定的示例来描述了本申请，其中这些特定的示例仅仅旨在是示例性的，而不是对本申请进行限制，但对于本领域普通技术人员来说显而易见的是，在不脱离本申请的精神和保护范围的基础上，可以对所公开的实施例进行改变、增加或者删除。

Claims (13)

1.一种功率器件驱动装置，包括

分级控制单元，配置为接收至少系统开关信号和功率器件的反馈信号，并根据其所接收到的信号产生多个上拉强度控制信号或多个下拉强度控制信号；以及

上拉阵列和/或下拉阵列，耦合在所述分级控制单元和所述功率器件之间，配置为根据所述上拉或下拉强度控制信号为所述功率器件提供相应的上拉或下拉阻抗；

所述分级控制单元包括上拉控制单元和下拉控制单元，其中所述上拉和下拉控制单元都包括比较单元，配置为将所述功率器件的反馈信号与一个或多个上拉或下拉阈值进行比较，并根据比较结果输出相应级别的上拉或下拉强度控制信号；

其中，所述上拉控制单元还包括延时单元，配置为在所述功率器件反馈信号达到所述阈值中的第一上拉阈值时开始计时，并且在计时结束后使所述上拉控制单元切换所述上拉强度控制信号；其中在计时过程中或结束时所述功率器件反馈信号达到所述阈值中的第二上拉阈值，其中所述第二上拉阈值大于所述第一上拉阈值；和/或

所述下拉控制单元还包括延时单元，配置为在所述功率器件反馈信号达到所述阈值中的第一下拉阈值时开始计时，并且在计时结束后使所述下拉控制单元切换下拉强度控制信号；其中在计时过程中或结束时所述功率器件反馈信号达到所述阈值中的第二下拉阈值，其中所述第一下拉阈值大于所述第二下拉阈值。

2.如权利要求1所述的驱动装置，还包括

解码单元，耦合在所述分级控制单元和所述上拉和/或下拉阵列之间，配置为根据所述上拉或下拉强度控制信号和预设对应规则产生相应的上拉或下拉控制信号；

其中，所述上拉或下拉控制信号包括指示所述上拉或下拉阵列中一个或多个阵列元素工作或不工作的一组或多组数据。

3.如权利要求1所述的驱动装置，其中所述分级控制单元还配置为接收关于所述功率器件的报错信号，并且当所述报错信号跳转到有效电平时，且当所述功率器件正处在上拉或上拉结束后的输出状态时，所述分级控制单元配置为输出下拉强度控制信号。

4.如权利要求3所述的驱动装置，其中所述报错信号包括所述功率器件过流信号或者温度报错信号或者电源错误信号。

5.如权利要求1所述的驱动装置，其中所述功率器件为IGBT晶体管，所述反馈信号为所述IGBT晶体管的栅极与发射极之间的电压。

6.如权利要求1所述的驱动装置，其中所述上拉或下拉阵列包括多个并联的阵列元素，所述多个阵列元素的阻抗构成等差、等比或幂次方关系。

7.如权利要求6所述的驱动装置，其中所述阵列元素为晶体管，其耦合在参考电位和驱动装置的输出端之间，其控制极配置为接收所述上拉或下拉控制信号，并且在所述晶体管的控制极还耦合有相应的阵列元素驱动模块。

8.如权利要求1所述的驱动装置，其中当所述比较单元利用所述多个阈值进行比较操作时，所述多个阈值之间呈等差、等比或者幂次方关系。

9.一种用电设备，其包括一个或多个功率器件，耦合到所述功率器件的相应的如权利要求1-8中任一所述的驱动装置，主控单元，以及耦合在所述主控单元与所述驱动装置之间的隔离单元。

10.一种功率器件驱动方法，包括

基于系统开关信号以及功率器件的反馈信号对所述功率器件进行分级驱动；

其中包括

接收所述系统开关信号和所述功率器件反馈信号；

确定所述系统开关信号是否有效；以及

当所述系统开关信号有效时，比较所述反馈信号与第一上拉阈值；

当所述反馈信号小于所述第一上拉阈值时，输出第一上拉强度控制信号；

当所述反馈信号大于等于所述第一上拉阈值时，输出第二上拉强度控制信号并开始计时，并且在计时结束时，输出第三上拉强度控制信号，其中在所述计时过程中或结束时所述反馈信号达到第二上拉阈值；和/或

当所述系统开关信号失效时，比较所述反馈信号与第一下拉阈值；

当所述反馈信号大于所述第一下拉阈值时，输出第一下拉强度控制信号；

当所述反馈信号小于等于所述第一下拉阈值时，输出第二下拉强度控制信号并开始计时，并且在计时结束时，输出第三下拉强度控制信号，其中在所述计时过程中或结束时所述反馈信号达到第二下拉阈值。

11.如权利要求10所述的方法，还包括根据所述第一、第二或第三上拉或下拉强度控制信号提供不同的上拉或下拉驱动阻抗以驱动所述功率器件。

12.如权利要求11所述的方法，其中根据所述第一、第二或第三上拉或下拉强度控制信号提供不同的上拉或下拉驱动阻抗包括

据所述第一、第二或第三上拉或下拉强度控制信号和预设的对应规则确定驱动控制信号；

根据所述驱动控制信号，控制上拉或下拉阵列中各阵列元素的工作情况，提供不同的上拉或下拉驱动阻抗。

13.如权利要求10所述的方法，还包括接收关于功率器件的报错信号；当所述报错信号有效时，且当所述功率器件正处在上拉或上拉结束后的输出状态时，开始对所述功率器件执行下拉操作。