JP2022160297A - スイッチング素子を制御する装置 - Google Patents

Abstract

【課題】スイッチング素子の制御において、類型の異なる異常をそれぞれ検出する。【解決手段】スイッチング素子１４を制御する装置２２に具現化される。この装置は、スイッチング素子のゲート電圧Ｖｇを制御して、スイッチング素子のスイッチング動作を制御するゲート駆動回路３０と、スイッチング素子のゲート電圧と通電電流Ｉｃ、Ｖｓとに基づいて、スイッチング素子に接続された回路４、１２の異常を検出する異常検出回路３２とを備える。異常検出回路３２は、第１異常検出回路４０と第２異常検出回路５０とを有する。第１異常検出回路は、通電電流が第１電流閾値Ｖｔｈｓを超えている状態で、ゲート電圧が第１電圧閾値Ｖｔｈｇを超えたときに、第１異常検出信号Ｆ１を出力する。第２異常検出回路は、ゲート電圧が第２電圧閾Ｖｔｈｇを超えている状態で、通電電流が第２電流閾値Ｖｔｈｓを超えたときに、第２異常検出信号Ｆ２を出力する。【選択図】図２

Description

本明細書に開示される技術は、スイッチング素子を制御する装置に関する。

特許文献１に、電源から負荷への供給電力を制御する電力変換回路において、絶縁ゲート型のスイッチング素子を制御する装置が記載されている。この装置では、スイッチング素子のゲート電圧と、スイッチング素子の通電電流とに基づいて、スイッチング素子に接続された回路の異常を検出する異常検出回路が設けられている。異常検出回路は、第１類型の異常を検出する第１異常検出回路と、第２類型の異常を検出する第２異常検出回路とを有する。ここでいう第１類型の異常とは、直列に接続された二つのスイッチング素子の一方が短絡故障している状態で、他方のスイッチング素子がターンオンされた状態であり、特許文献１では「短絡」と称されている。一方、第２類型の異常とは、モータといった負荷の内部で短絡故障している状態で、いくつかのスイッチング素子がターンオンされた状態であり、特許文献１では「過電流」と称されている。

第１異常検出回路は、通電電流が第１電流閾値を超えるとともに、ゲート電圧が第１電圧閾値を超えたときに、第１異常検出信号を出力するように構成されている。同様に、第２異常検出回路は、通電電流が第２電流閾値を超えるとともに、ゲート電圧が第２電圧閾値を超えたときに、第２異常検出信号を出力するように構成されている。ここで、「過電流」を検出するための第２電流閾値には、「短絡」を検出するための第１電流閾値よりも、小さな電流値が設定されている。そのため、第２異常検出回路では、ノイズに起因する第２異常検出信号の誤出力が生じやすい。従って、第２異常検出信号に対しては、高周波のノイズ成分を除去するノイズフィルタが設けられている。

特開２０１１－２９８１８号公報

通常、第１電流閾値及び第２電流閾値は、スイッチング素子の性能が無用に制限されないように、スイッチング素子の定格電流よりも大きな値に設定されることが好ましい。その一方で、第１電流閾値及び第２電流閾値は、スイッチング素子の故障を回避するために、スイッチング素子の飽和電流よりも小さな値に設定する必要がある。この点に関して、例えば、近年の小型化されたスイッチング素子では、定格電流から飽和電流までのマージンが比較的に小さくなっており、そのような狭いマージンのなかでは、第１電流閾値と第２電流閾値との間に十分な差を設けることが難しくなっている。この場合、第１電流閾値と第２電流閾値とが実質的に等しくなってしまい、第２異常検出回路だけでなく、第１異常検出回路においても、ノイズに起因する誤検出が同様に生じてしまう。これに対して、第１異常検出回路にもノイズフィルタを設けることが考えられる。しかしながら、第１異常検出回路と第２異常検出回路との二つの回路が、実質的に同じ構成となってしまい、「短絡」や「過電流」といった異なる類型の異常を、それぞれ適切に検出することができなくなる。

上記を鑑み、本明細書は、スイッチング素子の制御において、類型の異なる異常をそれぞれ検出するための新たな技術を提供する。

本明細書が開示する技術は、電源（２）から負荷（４）への供給電力を制御する絶縁ゲート型のスイッチング素子（１４）を制御する装置（２２）に具現化される。この装置は、前記スイッチング素子のゲート電圧（Ｖｇ）を制御して、前記スイッチング素子のスイッチング動作を制御するゲート駆動回路（３０）と、前記スイッチング素子の前記ゲート電圧と、前記スイッチング素子の通電電流（Ｉｃ、Ｖｓ）とに基づいて、前記スイッチング素子に接続された回路（４、１２）の異常を検出する異常検出回路（３２）とを備える。前記異常検出回路（３２）は、第１異常検出回路（４０；１４０）と第２異常検出回路（５０；２５０）とを有する。第１異常検出回路は、前記通電電流が第１電流閾値（Ｖｔｈｓ；Ｖｔｈｓ１）を超えている状態で、前記ゲート電圧が第１電圧閾値（Ｖｔｈｇ；Ｖｔｈｇ１）を超えたときに、第１異常検出信号（Ｆ１）を出力する。第２異常検出回路は、前記ゲート電圧が第２電圧閾値（Ｖｔｈｇ；Ｖｔｈｇ２）を超えている状態で、前記通電電流が第２電流閾値（Ｖｔｈｓ；Ｖｔｈｓ２）を超えたときに、第２異常検出信号（Ｆ２）を出力する。

上記した装置では、異常検出回路が、スイッチング素子のゲート電圧と、スイッチング素子の通電電流とに基づいて、スイッチング素子に接続された回路の異常を検出する。異常検出回路は、第１異常検出回路と第２異常検出回路とを有する。第１検出回路は、通電電流が第１電流閾値を超えている状態で、ゲート電圧が第１電圧閾値を超えたときに、第１異常検出信号を出力する。即ち、最初に通電電流が第１電流閾値を超過し、その後にゲート電圧が第１電圧閾値を超過したときに、第１異常検出信号が出力される。一方、第２異常検出回路は、ゲート電圧が第２電圧閾値を超えている状態で、通電電流が第２電流閾値を超えたときに、第２異常検出信号を出力する。即ち、最初にゲート電圧が第２電圧閾値を超過し、その後に通電電流が第２電流閾値を超過したときは、第２異常検出信号が出力される。

このように、本明細書が開示する技術では、通電電流やゲート電圧といった指標を、それぞれの閾値と単に比較するだけでなく、それらの指標が各自の閾値を超えたタイミングの先後をさらに考慮する。これは、通電電流が上昇するタイミングや速度と、ゲート電圧が上昇するタイミングや速度が、異常の類型によって異なるという知見に立脚している。これにより、第１電流閾値と第２電流閾値との間や、第１電圧閾値と第２電圧閾値との間に、大きな差を必ずしも設けることなく、類型の異なる異常をそれぞれ検出することができる。

実施例１の電力変換装置１０の構成を示す回路ブロック図。 実施例１におけるゲートドライバ２２の構成を示す回路ブロック図。 電圧エッジ検出回路４６の構成を示す回路ブロック図。電流エッジ検出回路５６についても、図３に示す電圧エッジ検出回路４６と同様の構成を有する。 電圧エッジ検出回路４６の動作を説明するタイムチャートであって、電圧エッジ検出回路４６に入力される電圧判定信号Ｃｖと、電圧エッジ検出回路４６から出力される電圧エッジ検出信号Ｅｖとの関係を示す。図中の「ＣＬＯＣＫ」は、クロック信号であり、「１ＣＬＫ」は、クロック信号の１周期を示す。電流エッジ検出回路５６についても、入力され電流判定信号Ｃｓに対して、図４に示す電圧エッジ検出回路４６と同様の挙動を示す。 第１類型の異常の一例である「短絡」の状態を模式的に示す。ここでいう「短絡」とは、直列に接続された二つのスイッチング素子１４のうち、一方のスイッチング素子１４が短絡故障している状態で、他方のスイッチング素子１４がターンオンされた状態を意味する。この場合、電源であるバッテリ２の両極が、負荷を通過することなく短絡されることで、二つのスイッチング素子１４には過大な短絡電流ＳＣが流れる。 第１類型の異常の一例である「短絡」が生じたときの、スイッチング素子１４の通電電流Ｉｃ、センス電圧Ｖｓ及びゲート電圧Ｖｇの経時的変化をそれぞれ示すグラフを示す。このグラフにおいて、横軸は時間の流れを示し、縦軸は各指標Ｉｃ、Ｖｓ、Ｖｇの大きさを示す。 第２類型の異常の一例である「過電流」の状態を模式的に示す。ここでいう「過電流」とは、負荷の一例であるモータ４が短絡故障している状態で、いくつかのスイッチング素子１４がターンオンされた状態を意味する。この場合、電源であるバッテリ２の両極が、短絡故障したモータ４を介して短絡されることで、スイッチング素子１４には過電流ＯＣが流れる。 第２類型の異常の一例である「過電流」が生じたときの、スイッチング素子１４の通電電流Ｉｃ、センス電圧Ｖｓ及びゲート電圧Ｖｇの経時的変化をそれぞれ示すグラフを示す。このグラフにおいて、横軸は時間の流れを示し、縦軸は各指標Ｉｃ、Ｖｓ、Ｖｇの大きさを示す。 第１類型の異常の一例である「短絡」が生じたときに、異常検出回路３２で実行される動作の流れを示すフローチャート。 第２類型の異常の一例である「過電流」が生じたときに、異常検出回路３２で実行される動作の流れを示すフローチャート。 実施例２の電力変換装置を説明する図であって、特に、実施例１との相違点であるゲートドライバ１２２の構成を示す回路ブロック図である。 実施例３の電力変換装置を説明する図であって、特に、実施例１との相違点である電圧エッジ検出回路２４６及び電流エッジ検出回路２５６の構成を示す回路ブロック図である。 電圧エッジ検出回路２４６の動作を説明するタイムチャートであって、電圧エッジ検出回路２４６に入力される電圧判定信号Ｃｖと、電圧エッジ検出回路２４６から出力される電圧エッジ検出信号Ｅｖとの関係を示す。電流エッジ検出回路２５６についても、入力され電流判定信号Ｃｓに対して、図１３に示す電圧エッジ検出回路２４６と同様の挙動を示す。

本技術の一実施形態において、前記異常検出回路は、前記第１異常検出回路による前記第１異常検出信号から、第１周期（ＴＤ１）未満の変動成分を除去する第１ノイズフィルタ（６２）と、前記第２異常検出回路による前記第２異常検出信号から、前記第１周期よりも長い、第２周期（ＴＤ２）未満の変動成分を除去する第２ノイズフィルタ（６４）とをさらに備えてもよい。このような構成によると、第１異常検出回路と第２異常検出回路とのそれぞれが検出すべき異常の類型に応じて、それぞれの異常検出回路に適切なノイズフィルタを個別に設けることができる。

本技術の一実施形態において、前記第２電流閾値は、前記第１電流閾値と等しい値であってもよい。加えて、又は代えて、前記第２電圧閾値は、前記第２電圧閾値と等しい値であってもよい。本技術によると、二つの異常検出回路の間で同じ閾値を採用しても、類型の異なる異常をそれぞれ検出することができる。そして、二つの異常検出回路の間で同じ閾値を採用すれば、例えば二つの異常検出回路の一部を共通化することによって、構成の簡素化を図ることができる。

本技術の一実施形態において、前記第１異常検出回路（４０）及び第２異常検出回路（５０）は、前記スイッチング素子の前記通電電流が、前記第１電流閾値（Ｖｔｈｓ）を超えているときに、電流判定信号（Ｃｓ）を出力する電流モニタ回路（４２）と、前記スイッチング素子の前記ゲート電圧が、前記第１電圧閾値（Ｖｔｈｇ）を超えているときに、電圧判定信号（Ｃｖ）を出力する電圧モニタ回路（４４）とを共有してもよい。このように、二つの異常検出回路の間で、電流モニタ回路及び電圧モニタ回路を共有させることによって、構成の簡素化を図ることができる。

本技術の一実施形態において、前記第１異常検出回路は、前記電圧モニタ回路による前記電圧判定信号の立ち上がりを検出して、電圧エッジ検出信号（Ｅｖ）を一時的に出力する電圧エッジ検出回路（４６）と、前記電流モニタ回路による前記電流判定信号と、前記電圧エッジ検出回路による前記電圧エッジ検出信号とに基づいて、前記第１異常検出信号を出力する第１判定回路（４８）とをさらに有してもよい。このような構成によると、第２異常検出回路によって検出されるべき類型の類型が、第１異常検出回路によって意図せず検出されることを回避又は抑制することができる。

上記の実施形態において、前記電圧エッジ検出回路は、前記電圧判定信号が入力される第１Ｄ型フリップフロップ回路（７０）と、前記第１Ｄ型フリップフロップ回路の出力信号が入力される第２Ｄ型フリップフロップ回路（７２）と、前記第２Ｄ型フリップフロップ回路の出力信号が入力される第１反転回路（７４）と、前記第１反転回路の出力信号と、前記第１Ｄ型フリップフロップ回路の前記出力信号とが入力されて、前記電圧エッジ検出信号を出力する第１論理和回路（７６）とを有してもよい。このような構成によると、電圧判定信号の立ち上がりに応じて、電圧エッジ検出信号を１クロック周期だけ出力する電圧エッジ検出回路を、簡素な論理回路で構成することができる。

上記の実施形態において、前記電圧エッジ検出回路は、前記第２Ｄ型フリップフロップ回路の出力信号が入力される第３Ｄ型フリップフロップ回路（２７３）をさらに有してもよい。この場合、前記第１反転回路（７４）には、前記第２Ｄ型フリップフロップ回路の出力信号に代えて、前記第３Ｄ型フリップフロップ回路の出力信号が入力されてもよい。このような構成によると、電圧判定信号の立ち上がりに応じて、電圧エッジ検出信号を２クロック周期だけ出力する電圧エッジ検出回路を、簡素な論理回路で構成することができる。

本技術の一実施形態において、前記第２異常検出回路は、前記電流モニタ回路による前記電流判定信号の立ち上がりを検出して、電流エッジ検出信号（Ｅｓ）を一時的に出力する電流エッジ検出回路（５６）、及び、前記電圧モニタ回路による前記電圧判定信号と、前記電流エッジ検出回路による前記エッジ検出信号とに基づいて、前記第２異常検出信号を出力する第２判定回路（５８）、をさらに有してもよい。このような構成によると、第１異常検出回路によって検出されるべき類型の類型が、第２異常検出回路によって意図せず検出されることを回避又は抑制することができる。

本技術の一実施形態において、前記電流エッジ検出回路は、前記電流判定信号が入力される第４Ｄ型フリップフロップ回路（８０）と、前記第４Ｄ型フリップフロップ回路の出力信号が入力される第５Ｄ型フリップフロップ回路（８２）と、前記第５Ｄ型フリップフロップ回路の出力信号が入力される第２反転回路（８４）と、前記第２反転回路の出力信号と、前記第５Ｄ型フリップフロップ回路の前記出力信号とが入力されて、前記電流エッジ検出信号を出力する第２論理和回路（８６）とを有してもよい。このような構成によると、電流判定信号の立ち上がりに応じて、電流エッジ検出信号を１クロック周期だけ出力する電流エッジ検出回路を、簡素な論理回路で構成することができる。

上記の実施形態において、前記電流エッジ検出回路は、前記第５Ｄ型フリップフロップ回路の出力信号が入力される第６Ｄ型フリップフロップ回路（２７３）をさらに有してもよい。この場合、前記第２反転回路（７４）には、前記第５Ｄ型フリップフロップ回路の出力信号に代えて、前記第６Ｄ型フリップフロップ回路の出力信号が入力されてもよい。このような構成によると、電流判定信号の立ち上がりに応じて、電流エッジ検出信号を２クロック周期だけ出力する電流エッジ検出回路を、簡素な論理回路で構成することができる。

本技術の一実施形態において、前記第３の閾値は、前記第１の閾値と異なる値であってもよい。加えて、又は代えて、前記第４の閾値は、前記第２の閾値と異なる値であってもよい。このように、本技術では、二つの異常検出回路に対して、異なる閾値を採用することもできる。

本技術の一実施形態において、前記第１異常検出回路（１４０）は、前記スイッチング素子の前記通電電流が、前記第１電流閾値（Ｖｔｈｓ１）を超えているときに、第１電流判定信号（Ｃｓ１）を出力する第１電流モニタ回路（１４２）と、前記スイッチング素子の前記ゲート電圧が、前記第１電圧閾値（Ｖｔｈｇ１）を超えているときに、第１電圧判定信号（Ｃｖ１）を出力する第１電圧モニタ回路（１４４）とを有してもよい。加えて、又は代えて、前記第２異常検出回路（１５０）は、前記スイッチング素子の前記通電電流が、前記第２電流閾値（Ｖｔｈｓ２）を超えているときに、第２電流判定信号（Ｃｓ２）を出力する第２電流モニタ回路（１５２）と、前記スイッチング素子の前記ゲート電圧が、前記第２電圧閾値（Ｖｔｈｇ２）を超えているときに、第２電圧判定信号（Ｃｖ２）を出力する第２電圧モニタ回路（１５４）とを有してもよい。このように、二つの異常検出回路に対して、異なる閾値を採用する場合は、二つの異常検出回路のそれぞれに、電流モニタ回路及び電圧モニタ回路を個別に設けてもよい。

本技術の一実施形態において、前記第１異常検出回路は、前記第１電圧モニタ回路による前記第１電圧判定信号の立ち上がりを検出して、電圧エッジ検出信号（Ｅｖ）を一時的に出力する電圧エッジ検出回路（１４６）と、前記第１電流モニタ回路による前記第１電流判定信号と、前記電圧エッジ検出回路による前記電圧エッジ検出信号とに基づいて、前記第１異常検出信号を出力する第１判定回路（１４８）とをさらに有してもよい。このような構成によると、第２異常検出回路によって検出されるべき類型の類型が、第１異常検出回路によって意図せず検出されることを回避又は抑制することができる。

本技術の一実施形態において、前記第２異常検出回路は、前記第２電流モニタ回路による前記第２電流判定信号の立ち上がりを検出して、電流エッジ検出信号（Ｅｓ）を一時的に出力する電流エッジ検出回路（１５６）と、前記第２電圧モニタ回路による前記第２電圧判定信号と、前記電流エッジ検出回路による前記電流エッジ検出信号とに基づいて、前記第２異常検出信号を出力する第２判定回路（１５８）とをさらに有してもよい。このような構成によると、第１異常検出回路によって検出されるべき類型の類型が、第２異常検出回路によって意図せず検出されることを回避又は抑制することができる。

（実施例１） 図面を参照して、実施例１の電力変換装置１０について説明する。図１に示すように、電力変換装置１０は、バッテリ２からモータ４への供給電力を調節する装置である。電力変換装置１０は、例えば、電力制御ユニットとも称される。特に限定されないが、本実施例の電力変換装置１０は、電動車両に採用され、再充電可能なバッテリ２から、車輪を駆動する走行用のモータ４への供給電力を調節する。但し、電力変換装置１０は、電動車両に限られず、様々な電気機器や設備に採用されることができる。この場合、電源についてはバッテリ２に限定されず、負荷についてもモータ４に限定されない。

電力変換装置１０は、電力変換回路１２と制御ユニット２０とを備える。電力変換回路１２は、バッテリ２とモータ４との間へ、電気的に介装されている。即ち、バッテリ２は、電力変換回路１２を介して、モータ４へ電気的に接続されている。電力変換回路１２は、複数のスイッチング素子１４を備える。各々のスイッチング素子１４は、絶縁ゲート型のスイッチング素子である。各々のスイッチング素子１４は、ゲート端子１４ｇを有しており、ゲート端子１４ｇに印加されるゲート電圧に応じてターンオン及びターンオフされる。また、スイッチング素子１４は、センス端子１４ｓをさらに有する。詳しくは後述するが、センス端子１４ｓは、スイッチング素子１４に流れる通電電流の大きさを示すセンス電圧を出力する。

一例ではあるが、本実施例におけるスイッチング素子１４は、絶縁ゲート型バイポーラトランジスタである。絶縁ゲート型バイポーラトランジスタは、一般にＩＧＢＴ（Insulated Gate Bipolar Transistor）とも称される。但し、スイッチング素子１４は、ＩＧＢＴに限られず、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）といった、絶縁ゲート型の電界効果トランジスタであってもよい。各々のスイッチング素子１４には、還流ダイオード１６が逆並列の向きで接続されている。なお、還流ダイオード１６は、スイッチング素子１４に内蔵されていてもよい。

電力変換回路１２の具体的な構成については、特に限定されない。一例として、本実施例における電力変換回路１２は、三相インバータ回路であって、六つのスイッチング素子１４を有する。各々のスイッチング素子１４は、バッテリ２の正極又は負極と、モータ４のＵ相端子４ｕ、Ｖ相端子４ｖ又はＷ相端子４ｗのいずれかとの間を、電気的に接続及び遮断する。この種の三相インバータ回路では、各々のスイッチング素子１４に対して、他の一つのスイッチング素子１４が、バッテリ２の両極間で直列に接続されている。なお、電力変換回路１２は、三相インバータ回路に限定されず、例えばＤＣ－ＤＣコンバータ回路であってもよい。

制御ユニット２０は、複数のゲートドライバ２２と、プロセッサ２４とを有する。複数のゲートドライバ２２の各々は、対応する一つのスイッチング素子１４に接続されており、当該スイッチング素子１４のスイッチング動作を制御する。制御ユニット２０は、各々のゲートドライバ２２と通信可能に接続されている。制御ユニット２０は、各々のゲートドライバ２２へ動作指令を与えたり、各々のゲートドライバ２２から動作状態を示す信号を受信する。制御ユニット２０が受信する信号には、後述する異常信号ＦＡＩＬが含まれる。

図２に示すように、ゲートドライバ２２は、ゲート駆動回路３０と、異常検出回路３２とを備える。ゲート駆動回路３０は、スイッチング素子１４のゲート端子１４ｇに接続されている。ゲート駆動回路３０は、制御ユニット２０から受信するゲート駆動信号Ｓｇに応じて、スイッチング素子１４のゲート電圧Ｖｇを制御する。これにより、ゲート駆動信号Ｓｇに応じて、スイッチング素子１４のスイッチング動作が制御される。異常検出回路３２は、スイッチング素子１４のゲート端子１４ｇ及びセンス端子１４ｓに接続されている。異常検出回路３２は、スイッチング素子１４のゲート電圧Ｖｇと、スイッチング素子１４の通電電流Ｉｃの大きさを示すセンス電圧ｖｓとに基づいて、電力変換回路１２やモータ４の異常を検出する。異常検出回路３２による検出結果は、前述した異常信号ＦＡＩＬとして、制御ユニット２０に送信される。

ここで、スイッチング素子１４のセンス端子１４ｓについて説明する。センス端子１４ｓは、スイッチング素子１４の通電電流Ｉｃに比例するセンス電流を出力する。センス端子１４ｓには、センス抵抗１４ｒが接続されており、これによって、通電電流Ｉｃに対応するセンス電圧Ｖｓが生成される。なお、スイッチング素子１４の通電電流Ｉｃを検出する態様は、これに限定されない。即ち、スイッチング素子１４は、センス端子１４ｓを必ずしも有さなくてもよい。

異常検出回路３２は、第１異常検出回路４０と、第２異常検出回路５０と、第１フィルタ回路６２と第２フィルタ回路６４と、異常信号出力回路６６とを有する。第１異常検出回路４０は、通電電流Ｉｃを示すセンス電圧Ｖｓが、電流閾値Ｖｔｈｓを超えている状態で、ゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを超えたときに、第１異常検出信号Ｆ１を出力する。第２異常検出回路５０は、ゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを超えている状態で、通電電流Ｉｃを示すセンス電圧Ｖｓが電流閾値Ｖｔｈｓを超えたときに、第２異常検出信号Ｆ２を出力する。上記の構成によると、第１異常検出回路４０は、第１類型の異常である「短絡」を検出することができ、第２異常検出回路５０は、第２類型の異常である「過電流」を検出することができる。この点について、後段において詳細に説明する。

第１フィルタ回路６２は、第１異常検出回路４０による第１異常検出信号Ｆ１から、第１周期未満の変動成分を除去するノイズフィルタである。第２フィルタ回路６４は、第２異常検出回路５０による第２異常検出信号Ｆ２から、第１周期よりも長い、第２周期未満の変動成分を除去するノイズフィルタである。前述したように、第１異常検出回路４０と第２異常検出回路５０は、互い異なる類型の異常を検出するように構成されている。そのことから、本実施例のゲートドライバ２２では、第１異常検出回路４０と第２異常検出回路５０とのそれぞれに、検出すべき異常の類型に合わせたノイズフィルタが個別に設けられている。

異常信号出力回路６６は、第１フィルタ回路６２及び第２フィルタ回路６４に接続されており、第１フィルタ回路６２を通過した第１異常検出信号Ｆ１と、第２フィルタ回路６４を通過した第２異常検出信号Ｆ２を受信する。そして、異常信号出力回路６６は、第１異常検出信号Ｆ１又は第２異常検出信号Ｆ２を受信したときに、異常信号ＦＡＩＬを生成して、プロセッサ２４へ送信する。このとき、異常信号出力回路６６は、第１異常検出信号Ｆ１と第２異常検出信号Ｆ２とのいずれかを受信したのかに応じて、異常の類型を示す識別情報を異常信号ＦＡＩＬに付与することができる。

次に、一例ではあるが、第１異常検出回路４０及び第２異常検出回路５０の構成について説明する。第１異常検出回路４０は、電流モニタ回路４２と、電圧モニタ回路４４と、電圧エッジ検出回路４６と、第１判定回路４８とを有する。電流モニタ回路４２は、スイッチング素子１４のセンス端子１４ｓに接続されており、センス電圧Ｖｓ（即ち、スイッチング素子１４の通電電流Ｉｃ）を監視する。そして、電流モニタ回路４２は、センス電圧Ｖｓが電流閾値Ｖｔｈｓを超えているときに、電流判定信号Ｃｓを出力する。電流モニタ回路４２は、例えば比較器を用いて構成することができる。電流判定信号Ｃｓは、例えば、二値信号のハイレベルであってよい。

電圧モニタ回路４４は、スイッチング素子１４のゲート端子１４ｇに接続されており、ゲート電圧Ｖｇを監視する。電圧モニタ回路４４は、スイッチング素子１４のゲート電圧Ｖｇが、電圧閾値Ｖｔｈｇを超えているときに、電圧判定信号Ｃｖを出力する。電圧判定信号Ｃｖは、例えば、二値信号のハイレベルであってよい。電圧エッジ検出回路４６は、電圧モニタ回路４４による電圧判定信号Ｃｖの立ち上がりを検出して、電圧エッジ検出信号Ｅｖを一時的に出力する。即ち、電圧エッジ検出信号Ｅｖは、ゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを超えたタイミングで一時的に出力され、その後にゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを超過し続けても、電圧エッジ検出信号Ｅｖは出力されない。電圧エッジ検出信号Ｅｖは、例えば、二値信号のハイレベルであってよい。

第１判定回路４８は、電流モニタ回路４２による電流判定信号Ｃｓと、電圧エッジ検出回路４６による電圧エッジ検出信号Ｅｖとに基づいて、第１異常検出信号Ｆ１を出力する。詳しくは、第１判定回路４８は、電流モニタ回路４２及び電圧エッジ検出回路４６に接続されており、電流モニタ回路４２による電流判定信号Ｃｓと、電圧エッジ検出回路４６による電圧エッジ検出信号Ｅｖとをそれぞれ受信する。そして、第１判定回路４８は、電流判定信号Ｃｓと電圧エッジ検出信号Ｅｖとを同時に受信したときに、第１異常検出信号Ｆ１を出力する。第１判定回路４８は、例えば、論理和回路（即ち、ＡＮＤ回路）を用いて構成することができる。

上記の構成によると、第１判定回路４８は、通電電流Ｉｃを示すセンス電圧Ｖｓが、電流閾値Ｖｔｈｓを超えている状態で、ゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを超えたときに限って、第１異常検出信号Ｆ１を出力することができる。前述したように、電圧エッジ検出信号Ｅｖは、ゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを超えたタイミングで、一時的に出力される。このとき、電流判定信号Ｃｓも出力されていれば、センス電圧Ｖｓが電流閾値Ｖｔｈｓを超えている状態で、ゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを超えたことを意味する。逆に、電流判定信号Ｃｓが出力されていなければ、第１異常検出信号Ｆ１は出力されず、そのまま電圧エッジ検出信号Ｅｖの出力も停止される。従って、その後にセンス電圧Ｖｓが電流閾値Ｖｔｈｓを超えたとしても、第１異常検出信号Ｆ１は出力されることがない。なお、この場合は、第２判定回路５８において、第２異常検出信号Ｆ２が出力される。

第２異常検出回路５０は、電流モニタ回路４２と、電圧モニタ回路４４と、電流エッジ検出回路５６と、第２判定回路５８とを有する。即ち、電流モニタ回路４２及び電圧モニタ回路４４は、第１異常検出回路４０と第２異常検出回路５０との間で共有されている。本実施例では、二つの異常検出回路４０、５０の間で、共通の閾値Ｖｔｈｓ、Ｖｔｈｇが採用されており、二つの異常検出回路４０、５０の一部を共通化することによって、構成の簡素化が図られている。

電流エッジ検出回路５６は、電流モニタ回路４２による電流判定信号Ｃｓの立ち上がりを検出して、電流エッジ検出信号Ｅｓを一時的に出力する。即ち、電流エッジ検出信号Ｅｓは、センス電圧Ｖｓが電流閾値Ｖｔｈｓを超えたタイミングで一時的に出力され、その後にセンス電圧Ｖｓが電流閾値Ｖｔｈｓを超過し続けても、電流エッジ検出信号Ｅｓは出力されない。電流エッジ検出信号Ｅｓについても、例えば、二値信号のハイレベルであってよい。

第２判定回路５８は、電圧モニタ回路４４による電圧判定信号Ｃｖと、電流エッジ検出回路５６による電流エッジ検出信号Ｅｓとに基づいて、第２異常検出信号Ｆ２を出力する。詳しくは、第２判定回路５８は、電圧モニタ回路４４及び電流エッジ検出回路５６に接続されており、電圧モニタ回路４４による電圧判定信号Ｃｖと、電流エッジ検出回路５６による電流エッジ検出信号Ｅｓとをそれぞれ受信する。そして、第２判定回路５８は、電圧判定信号Ｃｖと電流エッジ検出信号Ｅｓとを同時に受信したときに、第２異常検出信号Ｆ２を出力する。第２判定回路５８は、例えば、論理和回路を用いて構成することができる。

上記の構成によると、第２判定回路５８は、ゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを超えている状態で、通電電流Ｉｃを示すセンス電圧Ｖｓが、電流閾値Ｖｔｈｓを超えたときに限って、第２異常検出信号Ｆ２を出力することができる。前述したように、電流エッジ検出信号Ｅｓは、センス電圧Ｖｓが電流閾値Ｖｔｈｓを超えたタイミングで、一時的に出力される。このとき、電圧判定信号Ｃｖも出力されていれば、ゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを超えている状態で、センス電圧Ｖｓが電流閾値Ｖｔｈｓを超えたことを意味する。逆に、電圧判定信号Ｃｖが出力されていなければ、第２異常検出信号Ｆ２は出力されず、そのまま電流エッジ検出信号Ｅｓの出力も停止される。従って、その後にゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを超えたとしても、第２異常検出信号Ｆ２は出力されることがない。なお、この場合は、第１判定回路４８において、第１異常検出信号Ｆ１が出力される。

図３、図４を参照して、電圧エッジ検出回路４６及び電流エッジ検出回路５６の構成について説明する。電圧エッジ検出回路４６及び電流エッジ検出回路５６は、機能的に、エッジ検出回路とラッチ回路とを組み合わせたものに相当する。しかしながら、電圧エッジ検出回路４６及び電流エッジ検出回路５６の構成は、特に限定されない。一例ではあるが、本実施例における電圧エッジ検出回路４６は、電圧判定信号Ｃｖが入力される第１Ｄ型フリップフロップ回路７０、第１Ｄ型フリップフロップ回路７０の出力信号が入力される第２Ｄ型フリップフロップ回路７２、第２Ｄ型フリップフロップ回路７２の出力信号が入力される第１反転回路７４、及び、第１反転回路７４の出力信号と第１Ｄ型フリップフロップ回路７０の出力信号とが入力されて、電圧エッジ検出信号Ｅｖを出力する第１論理和回路７６とを有する。

上記の構成によると、図４に示すように、電圧エッジ検出回路４６は、電圧判定信号Ｃｖの立ち上がりに応じて、電圧エッジ検出信号Ｅｖを１クロック周期（１ＣＬＫ）だけ出力することができる。このように、電圧エッジ検出回路４６は、直列に接続された二つのＤ型フリップフロップ回路７０、７２に、第１反転回路７４を組み合わせることによって、簡素な論理回路で構成することができる。

電流エッジ検出回路５６についても、電圧エッジ検出回路４６と同様の構成を採用することができる。即ち、図３に示すように、電流エッジ検出回路５６は、電流判定信号Ｃｓが入力される第４Ｄ型フリップフロップ回路８０、第４Ｄ型フリップフロップ回路８０の出力信号が入力される第５Ｄ型フリップフロップ回路８２、第５Ｄ型フリップフロップ回路８２の出力信号が入力される第２反転回路８４、及び、第２反転回路８４の出力信号と第４Ｄ型フリップフロップ回路８０の出力信号とが入力されて、電流エッジ検出信号Ｅｓを出力する第２論理和回路８６とを有してもよい。図４に示すように、電流エッジ検出回路５６についても、電流判定信号Ｃｓの立ち上がりに応じて、電流エッジ検出信号Ｅｓを１クロック周期（１ＣＬＫ）だけ出力することができる。

前述したように、第１異常検出回路４０は、第１類型の異常である「短絡」を検出することができる。この点について、図５、図６を参照して説明を加える。図５に示すように、電力変換回路１２では、各々のスイッチング素子１４に対して、他の一つのスイッチング素子１４が直列に接続されている。従って、直列に接続された二つのスイッチング素子１４が同時にターンオンされると、バッテリ２の両極間が二つのスイッチング素子１４を介して短絡されてしまう。そのことから、通常は、二つのスイッチング素子１４が、同時にターンオンされることは禁止されている。しかしながら、一方のスイッチング素子１４に短絡故障が生じた状態で、他方のスイッチング素子１４がターンオンされると、バッテリ２の両極間が二つのスイッチング素子１４を介して短絡され、過大な短絡電流ＳＣが流れる。このような異常を、本明細書では、第１類型の異常又は「短絡」と称する。

図６に示すように、時刻ｔ１において「短絡」が生じたとする。即ち、一方のスイッチング素子１４に短絡故障が生じた状態で、時刻ｔ１において、他方のスイッチング素子１４がターンオンされたとする。この場合、ゲート電圧Ｖｇが、スイッチング素子１４のしきい値電圧へ近づくにつれて、スイッチング素子１４の通電電流Ｉｃが急速に増大していく。その結果、時刻ｔ２において、通電電流Ｉｃに対応するセンス電圧Ｖｓが、電流閾値Ｖｔｈｓを超過する。通電電流Ｉｃが過剰に増大することで、ゲート電圧Ｖｇも徐々に上昇していく。その結果、時刻ｔ３において、ゲート電圧Ｖｇが電圧閾値Ｖｔｇｈを超過する。このとき、第１異常検出回路４０では、第１判定回路４８が、電流モニタ回路４２による電流判定信号Ｃｓと、電圧エッジ検出回路４６による電圧エッジ検出信号Ｅｖとを同時に受信することで、第１異常検出信号Ｆ１を出力する。

第２異常検出回路５０においても、時刻ｔ３の時点で、ゲート電圧Ｖｇが電圧閾値Ｖｔｇｈを超過することで、第２判定回路５８に電圧判定信号Ｃｖが入力される。しかしながら、電流エッジ検出回路５６による電流エッジ検出信号Ｅｓは、その出力が既に中止されている。従って、第２判定回路５８から第２異常検出信号Ｆ２が出力されることはない。その結果、第１フィルタ回路６２に設定された第１周期ＴＤ１だけ遅れて、異常信号出力回路６６から異常信号ＦＡＩＬが出力される。異常信号ＦＡＩＬは、プロセッサ２４によって受信される。異常信号ＦＡＩＬを受信したプロセッサ２４は、保護動作として、スイッチング素子１４のターンオンが禁止されるようにゲート駆動信号Ｓｇを出力する。その結果、時刻ｔ４においてスイッチング素子１４がターンオフされ、通電電流Ｉｃは急速に低下する。

一方、第２異常検出回路５０は、第２類型の異常である「過電流」を検出することができる。この点について、図７、図８を参照して説明を加える。図７に示すように、電力変換回路１２が正常に動作していても、モータ４の内部で短絡故障が生じると、電力変換回路１２では、ターンオンされているスイッチング素子１４に過電流ＯＣが流れる。このような異常を、本明細書では、第２類型の異常又は「過電流」と称する。通常、「過電流」が生じたときの過電流ＯＣの大きさは、「短絡」が生じたときの短絡電流ＳＣの大きさよりも、小さくなることが多い。

図８に示すように、時刻ｔ５において「過電流」が生じたとする。いくつかのスイッチング素子１４がターンオンされた状態で、モータ４に短絡（例えば相間短絡）が生じたとする。この場合、ゲート電圧Ｖｇについては、スイッチング素子１４がターンオンされていたことから、既に電圧閾値Ｖｔｈｇを超えている。モータ４に短絡が生じたことで、スイッチング素子１４の通電電流Ｉｃは徐々に増大していく。その結果、時刻ｔ６において、通電電流Ｉｃに対応するセンス電圧Ｖｓが、電流閾値Ｖｔｈｓを超過する。このとき、第２異常検出回路５０では、第２判定回路５８が、電圧モニタ回路４４による電圧判定信号Ｃｖと、電流エッジ検出回路５６による電流エッジ検出信号Ｅｓとを同時に受信することで、第２異常検出信号Ｆ２を出力する。

第１異常検出回路４０においても、時刻ｔ６の時点で、センス電圧Ｖｓが電流閾値Ｖｔｇｓを超過することで、第１判定回路４８に電流判定信号Ｃｓが入力される。しかしながら、電圧エッジ検出回路４６による電圧エッジ検出信号Ｅｖは、その出力が既に中止されている。従って、第１判定回路４８から第１異常検出信号Ｆ１が出力されることはない。その結果、第２フィルタ回路６４に設定された第２周期ＴＤ２だけ遅れて、異常信号出力回路６６から異常信号ＦＡＩＬが出力される。異常信号ＦＡＩＬを受信したプロセッサ２４は、保護動作として、スイッチング素子１４のターンオンが禁止されるようにゲート駆動信号Ｓｇを出力する。その結果、時刻ｔ７においてスイッチング素子１４がターンオフされ、通電電流Ｉｃは急速に低下する。

図９は、第１類型の異常の一例である「短絡」が生じたときに、異常検出回路３２で実行される動作の流れを示すフローチャートである。「短絡」が生じることによって、スイッチング素子１４の通電電流Ｉｃは急速に増大する（ステップＳ１２）。その結果、先ずはセンス電圧Ｖｓが電流閾値Ｖｔｈｓを超過する（Ｓ１４でＹＥＳ）。次いで、ゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを超過する（Ｓ１６でＹＥＳ）。その結果、第１周期ＴＤ１だけ遅れて、ゲートドライバ２２からプロセッサ２４へ異常信号ＦＡＩＬが出力される（ステップＳ１８）。プロセッサ２４は、異常信号ＦＡＩＬを受けて、保護動作を開始する（ステップＳ２０）。

図１０は、第２類型の異常の一例である「過電流」が生じたときに、異常検出回路３２で実行される動作の流れを示すフローチャートである。「過電流」が生じることによって、スイッチング素子１４の通電電流Ｉｃは徐々に増大する（ステップＳ２２）。通常、複数のスイッチング素子１４のいずれかは、既にターンオンされているので、当該スイッチング素子１４に接続されたゲートドライバ２２では、ゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを既に超過している（Ｓ２４でＹＥＳ）。次いで、センス電圧Ｖｓが電流閾値Ｖｔｈｓを超過する（Ｓ２６でＹＥＳ）。その結果、第２周期ＴＤ２だけ遅れて、ゲートドライバ２２からプロセッサ２４へ異常信号ＦＡＩＬが出力される（ステップＳ２８）。プロセッサ２４は、異常信号ＦＡＩＬを受けて、保護動作を開始する（ステップＳ３０）。

以上のように、本実施例のゲートドライバ２２では、異常検出回路３２が、スイッチング素子１４のゲート電圧Ｖｇと、スイッチング素子１４の通電電流Ｉｃとに基づいて、電力変換回路１２やモータ４に生じた異常を検出する。異常検出回路３２は、第１異常検出回路４０と第２異常検出回路５０とを有する。第１異常検出回路４０は、通電電流Ｉｓに対応するセンス電圧Ｖｓが、電流閾値Ｖｔｈｓを超えている状態で、ゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを超えたときに、第１異常検出信号Ｆ１を出力する。即ち、最初にセンス電圧Ｖｓが電流閾値を超過し、その後にゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを超過したときに、第１異常検出信号Ｆ１が出力される。一方、第２異常検出回路５０は、ゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを超えている状態で、センス電圧Ｖｓが電流閾値Ｖｔｈｓを超えたときに、第２異常検出信号Ｆ２を出力する。即ち、最初にゲート電圧Ｖｇが電圧閾値Ｖｔｈｇを超過し、その後にセンス電圧Ｖｓが電流閾値Ｖｔｈｓを超過したときに、第２異常検出信号Ｆ２が出力される。

このように、本実施例に採用された技術では、通電電流Ｉｓ（ここではセンス電圧Ｖｓ）やゲート電圧Ｖｇといった指標を、それぞれの閾値と単に比較するだけでなく、それらの指標が各自の閾値を超えたタイミングの先後をさらに考慮する。これは、通電電流Ｉｃが上昇するタイミングや速度と、ゲート電圧Ｖｇが上昇するタイミングや速度が、異常の類型によって異なるという知見に立脚している。これにより、類型の異なる異常に対して共通の閾値を採用した場合でも、それらの異常をそれぞれ検出することができる。

（実施例２） 図１１を参照して、実施例２の電力変換装置について説明する。実施例２の電力変換装置は、実施例１の電力変換装置１０において、ゲートドライバ２２の構成を変更したものである。図１１は、実施例２におけるゲートドライバ１２２の構成を示す。以下の説明では、実施例１との相違点を主に説明し、共通する構成については、同じ符号を付すことによって説明を省略する。

図１１に示すように、実施例２におけるゲートドライバ１２２では、第１異常検出回路１４０と第２異常検出回路１５０との間において、異なる電流閾値Ｖｔｈｓ１、Ｖｙｈｓ２と、異なる電圧閾値Ｖｔｈｇ１、Ｖｙｈｇ２とが採用されている。そのために、第１異常検出回路１４０は、第１電流モニタ回路１４２と第１電圧モニタ回路１４４とを有する。第１電流モニタ回路１４２は、スイッチング素子１４の通電電流Ｉｃに対応するセンス電圧Ｖｓが、第１電流閾値Ｖｔｈｓ１を超えているときに、第１電流判定信号Ｃｓ１を出力する。第１電圧モニタ回路１４４は、スイッチング素子１４のゲート電圧Ｖｇが、第１電圧閾値Ｖｔｈｇ１を超えているときに、第１電圧判定信号Ｃｖ１を出力する。

第１異常検出回路１４０はさらに、電圧エッジ検出回路１４６と第１判定回路１４８とを有する。電圧エッジ検出回路１４６は、第１電圧モニタ回路１４４による第１電圧判定信号Ｃｖ１の立ち上がりを検出して、電圧エッジ検出信号Ｅｖを一時的に出力する。第１判定回路１４８は、第１電流モニタ回路１４２による第１電流判定信号Ｃｓ１と、電圧エッジ検出回路１４６による電圧エッジ検出信号Ｅｖとに基づいて、第１異常検出信号Ｆ１を出力する。なお、本実施例における電圧エッジ検出回路１４６及び第１判定回路１４８のそれ自体の構成については、実施例１における電圧エッジ検出回路４６及び第１判定回路４８と同じであってもよい。

同様に、第２異常検出回路１５０は、第２電流モニタ回路１５２と第２電圧モニタ回路１５４とを有する。第２電流モニタ回路１５２は、スイッチング素子１４の通電電流に対応するセンス電圧Ｖｓが、第２電流閾値Ｖｔｈｓ２を超えているときに、第２電流判定信号Ｃｓ２を出力する。第２電圧モニタ回路１５４は、スイッチング素子１４のゲート電圧Ｖｇが、第２電圧閾値Ｖｔｈｇ２を超えているときに、第２電圧判定信号Ｃｖ２を出力する。前述したように、第２電流閾値Ｖｔｈｓ２は、第１電流閾値Ｖｔｈｓ１とは異なる値であり、例えば、第１電流閾値Ｖｔｈｓ１よりも小さくてもよい。また、第２電圧閾値Ｖｔｈｇ２も、第１電圧閾値Ｖｔｈｇ１とは異なる値であり、例えば、第１電圧閾値Ｖｔｈｇ１よりも大きくてもよい。

第２異常検出回路１５０はさらに、電流エッジ検出回路１５６と第２判定回路１５８とを有する。電流エッジ検出回路１５６は、第２電流モニタ回路１５２による第２電流判定信号Ｃｓ２の立ち上がりを検出して、電流エッジ検出信号Ｅｓを一時的に出力する。第２判定回路１５８は、第２電圧モニタ回路１５４による第２電圧判定信号Ｃｖ２と、電流エッジ検出回路１５６による電流エッジ検出信号Ｅｓとに基づいて、第２異常検出信号Ｆ２を出力する。なお、本実施例における電流エッジ検出回路１５６及び第２判定回路１５８のそれ自体の構成については、実施例２における電流エッジ検出回路５６及び第２判定回路５８と同じであってもよい。

以上のように、本明細書が開示する技術では、二つの異常検出回路１４０、１５０に対して、異なる電流閾値Ｖｔｈｓ１、Ｖｔｈｓ２や、異なる電圧閾値Ｖｔｈｇ１、Ｖｔｈｇ２を採用することもできる。この場合、二つの電流閾値Ｖｔｈｓ１、Ｖｔｈｓ２の間や、二つの電圧閾値Ｖｔｈｇ１、Ｖｔｈｇ２の間に、大きさな差を与えることなく、例えば「短絡」や「過電流」といった類型の異なる異常をそれぞれ検出することができる。

（実施例３） 図１２、図１３を参照して、実施例３の電力変換装置について説明する。実施例３の電力変換装置は、実施例１の電力変換装置１０において、電圧エッジ検出回路４６及び電流エッジ検出回路５６の構成を変更したものである。図１２は、実施例３における電圧エッジ検出回路２４６及び電流エッジ検出回路２５６の構成を示す。以下の説明では、実施例１との相違点を主に説明し、共通する構成については、同じ符号を付すことによって説明を省略する。

図１２に示すように、本実施例における電圧エッジ検出回路２４６は、実施例１の電圧エッジ検出回路４６（図３参照）と比較して、第３Ｄ型フリップフロップ回路２７３をさらに有する。第３Ｄ型フリップフロップ回路２７３には、第２Ｄ型フリップフロップ回路７２の出力信号が入力される。そして、第１反転回路７４には、第２Ｄ型フリップフロップ回路７２の出力信号に代えて、第３Ｄ型フリップフロップ回路２７３の出力信号が入力される。このような構成によると、図１３に示すように、本実施例の電圧エッジ検出回路２４６は、電圧判定信号Ｃｖの立ち上がりに応じて、電圧エッジ検出信号Ｅｖを２クロック周期（２ＣＬＫ）だけ出力することができる。このように、本明細書に開示された電圧エッジ検出回路４６、２４６は、直列に接続されたＤ型フリップフロップ回路７０、７２、２７３の数を変更することで、電圧エッジ検出信号Ｅｖが出力される期間を変更することができる。

電流エッジ検出回路２５６についても、電圧エッジ検出回路２４６と同様の構成を有する。即ち、図１２に示すように、電流エッジ検出回路２５６は、実施例１の電流エッジ検出回路５６（図３参照）と比較して、第６Ｄ型フリップフロップ回路２８３をさらに有する。第６Ｄ型フリップフロップ回路２８３には、第５Ｄ型フリップフロップ回路８２の出力信号が入力される。そして、第２反転回路８４には、第５Ｄ型フリップフロップ回路８２の出力信号に代えて、第６Ｄ型フリップフロップ回路２８３の出力信号が入力される。このような構成によると、図１３に示すように、本実施例の電流エッジ検出回路２５６は、電流判定信号Ｃｓの立ち上がりに応じて、電流エッジ検出信号Ｅｓを２クロック周期（２ＣＬＫ）だけ出力することができる。

以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：バッテリ、４：モータ、１０：電力変換装置、１２：電力変換回路、１４：スイッチング素子、１４ｇ：ゲート端子、２０：制御ユニット、２２、１２２：ゲートドライバ、２４：プロセッサ、３０：ゲート駆動回路、３２：異常検出回路、４０、１４０：第１異常検出回路、４２、１４２、１５２：電流モニタ回路、４４、１４４、１５４：電圧モニタ回路、４６、１４６：電圧エッジ検出回路、４８：第１判定回路、５０、１５０：第２異常検出回路、５６、１５６：電流エッジ検出回路、５８：第２判定回路、６２：第１フィルタ回路、６４：第２フィルタ回路、６６：異常信号出力回路、７０、７２、７３、８０、８２、２８３：Ｄ型フリップフロップ回路、７４、８４：反転回路、７６、８６：論理和回路

Claims (14)

1. 電源（２）から負荷（４）への供給電力を制御する絶縁ゲート型のスイッチング素子（１４）を制御する装置２２であって、
   前記スイッチング素子のゲート電圧（Ｖｇ）を制御して、前記スイッチング素子のスイッチング動作を制御するゲート駆動回路（３０）と、
   前記スイッチング素子の前記ゲート電圧と、前記スイッチング素子の通電電流（Ｉｃ、Ｖｓ）とに基づいて、前記スイッチング素子に接続された回路（４、１２）の異常を検出する異常検出回路（３２）と、
   を備え、
   前記異常検出回路（３２）は、
   前記通電電流が第１電流閾値（Ｖｔｈｓ；Ｖｔｈｓ１）を超えている状態で、前記ゲート電圧が第１電圧閾値（Ｖｔｈｇ；Ｖｔｈｇ１）を超えたときに、第１異常検出信号（Ｆ１）を出力する第１異常検出回路（４０；１４０）と、
   前記ゲート電圧が第２電圧閾値（Ｖｔｈｇ；Ｖｔｈｇ２）を超えている状態で、前記通電電流が第２電流閾値（Ｖｔｈｓ；Ｖｔｈｓ２）を超えたときに、第２異常検出信号（Ｆ２）を出力する第２異常検出回路（５０；２５０）と、を有する、
   装置。
2. 前記異常検出回路は、
   前記第１異常検出回路による前記第１異常検出信号から、第１周期（ＴＤ１）未満の変動成分を除去する第１ノイズフィルタ（６２）と、
   前記第２異常検出回路による前記第２異常検出信号から、前記第１周期よりも長い、第２周期（ＴＤ２）未満の変動成分を除去する第２ノイズフィルタ（６４）とをさらに備える、請求項１に記載の装置。
3. 前記第２電流閾値は、前記第１電流閾値と等しい値であり、
   前記第２電圧閾値は、前記第２電圧閾値と等しい値である、請求項１又は２に記載の装置。
4. 前記第１異常検出回路（４０）及び前記第２異常検出回路（５０）は、
   前記スイッチング素子の前記通電電流が、前記第１電流閾値（Ｖｔｈｓ）を超えているときに、電流判定信号（Ｃｓ）を出力する電流モニタ回路（４２）と、
   前記スイッチング素子の前記ゲート電圧が、前記第１電圧閾値（Ｖｔｈｇ）を超えているときに、電圧判定信号（Ｃｖ）を出力する電圧モニタ回路（４４）と、を共有する、
   請求項３に記載の装置。
5. 前記第１異常検出回路は、
   前記電圧モニタ回路による前記電圧判定信号の立ち上がりを検出して、電圧エッジ検出信号（Ｅｖ）を一時的に出力する電圧エッジ検出回路（４６）と、
   前記電流モニタ回路による前記電流判定信号と、前記電圧エッジ検出回路による前記電圧エッジ検出信号とに基づいて、前記第１異常検出信号を出力する第１判定回路（４８）と、をさらに有する、
   請求項４に記載の装置。
6. 前記電圧エッジ検出回路は、
   前記電圧判定信号が入力される第１Ｄ型フリップフロップ回路（７０）と、
   前記第１Ｄ型フリップフロップ回路の出力信号が入力される第２Ｄ型フリップフロップ回路（７２）と、
   前記第２Ｄ型フリップフロップ回路の出力信号が入力される第１反転回路（７４）と、
   前記第１反転回路の出力信号と、前記第１Ｄ型フリップフロップ回路の前記出力信号とが入力されて、前記電圧エッジ検出信号を出力する論理和回路（７６）と、を有する、
   請求項５に記載の装置。
7. 前記電圧エッジ検出回路は、前記第２Ｄ型フリップフロップ回路の出力信号が入力される第３Ｄ型フリップフロップ回路（２７３）をさらに有し、
   前記第１反転回路（７４）には、前記第２Ｄ型フリップフロップ回路の出力信号に代えて、前記第３Ｄ型フリップフロップ回路の出力信号が入力される、請求項６に記載の装置。
8. 前記第２異常検出回路は、
   前記電流モニタ回路による前記電流判定信号の立ち上がりを検出して、電流エッジ検出信号（Ｅｓ）を一時的に出力する電流エッジ検出回路（５６）と、
   前記電圧モニタ回路による前記電圧判定信号と、前記電流エッジ検出回路による前記エッジ検出信号とに基づいて、前記第２異常検出信号を出力する第２判定回路（５８）と、をさらに有する、
   請求項４から７のいずれか一項に記載の装置。
9. 前記電流エッジ検出回路は、
   前記電流判定信号が入力される第４Ｄ型フリップフロップ回路（７０）と、
   前記第４Ｄ型フリップフロップ回路の出力信号が入力される第５Ｄ型フリップフロップ回路（７２）と、
   前記第５Ｄ型フリップフロップ回路の出力信号が入力される第２反転回路（７４）と、
   前記第２反転回路の出力信号と、前記第５Ｄ型フリップフロップ回路の前記出力信号とが入力されて、前記電流エッジ検出信号を出力する論理和回路（７６）と、を有する、
   請求項８に記載の装置。
10. 前記電流エッジ検出回路は、前記第５Ｄ型フリップフロップ回路の出力信号が入力される第６Ｄ型フリップフロップ回路（２７３）をさらに有し、
    前記第２反転回路（７４）には、前記第５Ｄ型フリップフロップ回路の出力信号に代えて、前記第６Ｄ型フリップフロップ回路の出力信号が入力される、請求項９に記載の装置。
11. 前記第３の閾値は、前記第１の閾値と異なる値であり、
    前記第４の閾値は、前記第２の閾値と異なる値である、請求項１又は２に記載の装置。
12. 前記第１異常検出回路（１４０）は、
    前記スイッチング素子の前記通電電流が、前記第１電流閾値（Ｖｔｈｓ１）を超えているときに、第１電流判定信号（Ｃｓ１）を出力する第１電流モニタ回路（１４２）と、
    前記スイッチング素子の前記ゲート電圧が、前記第１電圧閾値（Ｖｔｈｇ１）を超えているときに、第１電圧判定信号（Ｃｖ１）を出力する第１電圧モニタ回路（１４４）と、を有し、
    前記第２異常検出回路（１５０）は、
    前記スイッチング素子の前記通電電流が、前記第２電流閾値（Ｖｔｈｓ２）を超えているときに、第２電流判定信号（Ｃｓ２）を出力する第２電流モニタ回路（１５２）と、
    前記スイッチング素子の前記ゲート電圧が、前記第２電圧閾値（Ｖｔｈｇ２）を超えているときに、第２電圧判定信号（Ｃｖ２）を出力する第２電圧モニタ回路（１５４）と、を有する、
    請求項１１に記載の装置。
13. 前記第１異常検出回路は、
    前記第１電圧モニタ回路による前記第１電圧判定信号の立ち上がりを検出して、電圧エッジ検出信号（Ｅｖ）を一時的に出力する電圧エッジ検出回路（１４６）と、
    前記第１電流モニタ回路による前記第１電流判定信号と、前記電圧エッジ検出回路による前記電圧エッジ検出信号とに基づいて、前記第１異常検出信号を出力する第１判定回路（１４８）と、をさらに有する、
    請求項１２に記載の装置。
14. 前記第２異常検出回路は、
    前記第２電流モニタ回路による前記第２電流判定信号の立ち上がりを検出して、電流エッジ検出信号（Ｅｓ）を一時的に出力する電流エッジ検出回路（１５６）と、
    前記第２電圧モニタ回路による前記第２電圧判定信号と、前記電流エッジ検出回路による前記電流エッジ検出信号とに基づいて、前記第２異常検出信号を出力する第２判定回路（１５８）と、をさらに有する、
    請求項１２又は１３に記載の装置。
    

Images