CN112165308A - 边沿控制电路及其驱动方法和电子设备 - Google Patents

Abstract

本申请公开一种边沿控制电路，能够根据脉冲宽度调制信号输出负载电压，包括功率输出电路，与外部负载连接，用于输出所述负载电压到外部负载，外部负载能够通过所述功率输出电路放电；驱动电路，根据所述脉冲宽度调制信号控制所述功率输出电路，使得在外部负载通过所述功率输出电流放电时，所述负载电压能够逐渐减小或逐渐增大。本申请还公开了一种边沿控制电路的驱动方法和电子设备。本申请边沿控制电路及其驱动方法和电子设备具有较好的效率。

Description

边沿控制电路及其驱动方法和电子设备

技术领域

本申请涉及电学，具体涉及一种边沿控制电路及其驱动方法和电子设备。

背景技术

目前的消费类电子设备具有轻薄小巧的发展趋势，同时要求性能和功能更多更强，对电子设备中的电路集成度要求越来越高。但是，电子设备中电路集成度的提高的同时也使得芯片和印刷电路板上的其他元器件的密度增大、元器件之间的间距缩小，使得电子设备中的电磁干扰(EMI)较为明显。

对于D类音频功放，因为具有高效率、低功耗的特点，逐渐成为市场广泛使用的技术。D类音频功放使用脉宽调制(PWM)技术，用模拟音频信号的幅度来调制一系列举行脉冲的宽度。对于理想的D类音频功放来说，其功率管仅有导通和截止两种状态。因此相对于A类和B类音频功放可以具有更高的频率。但是，由于D类音频功放使用脉冲宽度调制信号的开关工作方式，容易导致电磁干扰和谐波失真(THD)性能下降，从而影响音质。通常地，为了抑制电子设备中的电磁干扰，可以在电子设备的输出端设置滤波器，然而，这会导致成本增加和PCB版面积增大。

发明内容

鉴于此，有必要提供一种改善电磁干扰的边沿控制电路及其驱动方法和电子设备。

本申请的一个方面提供一种边沿控制电路，能够根据脉冲宽度调制信号输出负载电压，包括：

功率输出电路，与外部负载连接，用于输出所述负载电压到外部负载，外部负载能够通过所述功率输出电路充电或放电；

驱动电路，根据所述脉冲宽度调制信号控制所述功率输出电路，使得在外部负载通过所述功率输出电流充电或放电时，所述负载电压能够逐渐减小或逐渐增大；所述驱动电路包括第一电压电路，所述功率输出电路包括第一功率管，所述第一电压电路用于控制所述第一功率管导通或关断，外部负载在所述第一功率管导通时经由所述第一功率管放电；所述第一电压电路控制所述第一功率管在导通时处于米勒平台，所述负载电压在所述第一功率管处于米勒平台期间逐渐减小或逐渐增大。

某些实施例中，所述第一电压电路输出第一驱动电压到所述第一功率管以控制所述第一功率管的导通或关断以及所述第一功率管处于米勒平台的时间长度，并且，所述第一驱动电压在所述第一功率管进入米勒平台之前的边沿斜率小于所述第一驱动电压在所述第一功率管离开米勒平台后的边沿斜率。

某些实施例中，所述第一功率管为NMOS晶体管，所述第一功率管的漏极连接到外部负载，所述第一功率管的源极接地，所述第一功率管在处于米勒平台期间，外部负载经由所述第一功率管的漏极、源极放电，所述第一功率管的漏极和源极间存在放电电流。

某些实施例中，所述第一功率管在米勒平台的停留期间，所述负载电压逐渐减小到第一阈值电压或逐渐增大到第二阈值电压，所述第一阈值电压小于第二阈值电压。

某些实施例中，所述边沿控制电路还包括输出检测模块，在所述负载电压小于或等于所述第一阈值电压时，所述输出检测模块输出具有第一电平的第一调整信号，所述第一电压电路接收所述第一电平的第一调整信号后控制所述第一功率管离开米勒平台；在所述负载电压大于或等于所述第二阈值电压时，所述输出检测模块输出具有第二电平的第一调制信号，所述第一电压电路接收所述第二电平的第一调制信号后控制所述第一功率管离开米勒平台。

某些实施例中，所述第一阈值电压大于或等于地电压，所述第二阈值电压小于或等于功率电源电压。

某些实施例中，所述第一电压电路包括开关控制模块和开关电路，所述开关控制模块连接所述输出检测模块，所述开关电路包括第一开关管、第二开关管、第三开关管和第四开关管，所述开关控制模块分别输出第一开关控制电压、第二开关控制电压、第三开关控制电压和第四开关控制电压到所述第一开关管、第二开关管、第三开关管和第四开关管的栅极，电源电压连接所述第一开关管的源极，所述第一开关管的漏极和所述第二开关管的漏极连接，所述第二开关管的源极接地，电源电压连接所述第三开关管的源极，所述第三开关管的漏极和所述第四开关管的漏极连接，所述第四开关管的源极接地，所述第一开关管、第二开关管、第三开关管和第四开关管的控制极分别和所述开关控制模块连接，所述第一开关管的漏极和第二开关管的漏极同时连接到所述第一功率管的栅极，且所述第三开关管的漏极和第四开关管的漏极同时连接到所述第一功率管的栅极。

某些实施例中，其特征在于，所述驱动电路包括第二电压电路，所述功率输出电路包括第二功率管，所述第二电压电路控制所述第二功率管在导通时处于米勒平台的时间，功率电源电压通过导通的第二功率管对外部负载充电，使得提供到外部负载的负载电压逐渐增大或逐渐减小。

某些实施例中，所述第二功率管为PMOS晶体管，所述第二功率管导通时，功率电源电压依次经由所述第二功率管的源极、漏极对外部负载充电。

某些实施例中，所述边沿控制电路还包括死区时间控制模块，所述驱动电路还包括第二电压电路，所述功率输出电路还包括第二功率管，所述死区时间控制模块通过控制所述第一电压电路和所述第二电压电路，使得所述第一功率管和所述第二功率管不会同时导通。

某些实施例中，所述死区时间控制模块检测到所述第二功率管关断后，经过预设时间的延迟后输出第一延迟信号到所述第一电压电路，所述第一电压电路接收所述第一延迟信号后控制所述第一功率管导通。

本申请的一个方面提供一种边沿控制电路的驱动方法，所述边沿控制电路用于输出负载电压到外部负载，所述边沿控制电路包括驱动电路和功率管，所述功率管的输出端和外部负载相连接，所述边沿控制电路的驱动方法包括：

控制所述功率管进入米勒平台；

外部负载通过所述功率管放电，输出到外部负载的所述负载电压逐渐减小或逐渐增大；

当所述负载电压减小到第一阈值电压或负载电压增大到第二阈值电压时，所述第一电压电路控制所述第一功率管离开米勒平台。

某些实施例中，所述电压电路控制所述功率管进入米勒平台包括：所述电压电路控制所述功率管以第一速率进入米勒平台；所述负载电压减小到第一阈值电压或负载电压增大到第二阈值电压时，所述第电压电路控制所述功率管离开米勒平台包括：所述第电压电路控制所述功率管以第二速率离开米勒平台；其中，所述第一速率小于所述第二速率。

某些实施例中，所述第一速率和所述第二速率为所述功率管的导通电阻的变化速率。

某些实施例中，所述电压电路输出驱动电压以控制所述功率管，所述驱动电压在所述功率管进入米勒平台之前具有第一边沿斜率，所述驱动电压在所述功率管离开米勒平台之后具有第二边沿斜率，所述第一边沿斜率小于所述第二边沿斜率。

本申请的一个方面提供一种电子设备，包括边沿控制电路和负载，所述边沿控制电路为上述的边沿控制电路，或者所述边沿控制电路采用上述的边沿控制电路的驱动方法。

本申请的有益效果在于，通过控制第一功率管处于米勒平台的时间，控制输出到外部负载的负载电压变化时的边沿斜率，使得负载电压的边沿斜率减小，从而减小系统的电磁干扰。另外，通过控制第一功率管以较大的边沿斜率离开米勒平台，可以减小功率损耗，提高效率，提高THD性能。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请的边沿控制电路的一个实施例的电路结构示意图；

图2是图1中边沿控制电路的部分信号对应的一个时序图；

图3是图1中边沿控制电路的部分信号对应的另一个时序图；

图4是本申请的边沿控制电路的驱动方法的一个实施例的流程示意图。

具体实施方式

下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。

请参阅图1，是本申请的边沿控制电路10的电路方框示意图。作为一个可选的应用，所述边沿控制电路10可以应用于D类音频功放电路。所述边沿控制电路10可以接收来自外部脉冲宽度调制电路(图未示)的脉冲宽度调制信号PWM，并输出负载电压VOUT。所述边沿控制电路10可以用于控制所述负载电压VOUT的边沿斜率，或者是所述负载电压VOUT在发生变化时，所述负载电压VOUT在上升沿和/或下降沿的转换速率(slew rate)。对外部负载充电或外部负载放电时，所述边沿控制电路10控制施加到外部负载的负载电压VOUT的边沿斜率，使得所述电压信号逐渐缓慢减小或逐渐缓慢增大，从而实现改善EMI的目的。

所述边沿控制电路10包括驱动电路100和功率输出电路130。所述功率输出电路130与外部负载(图未示)连接，用于输出所述负载电压VOUT至外部负载。外部负载能够通过所述功率输出电路130充电或放电。例如但不限于，外部负载可以为喇叭、扬声器等，所述功率输出电流130可以连接到外部负载的正相端或负相端。

所述驱动电路100包括第一电压电路110和第二电压电路120，所述功率输出电路130包括第一功率管NM和第二功率管PM。

所述第一电压电路110用于提供第一驱动电压VNM到所述功率输出电路130，所述第二电压电路120用于提供第二驱动电压VPM到所述功率驱动电路130。所述功率输出电路130在所述第一驱动电压VNM和所述第二驱动电压VPM的控制下，其输出的所述负载电压VOUT的边沿斜率变小，使得所述负载电压VOUT发生变化时可以缓慢上升或缓慢下降，从而可以有效减小EMI干扰，而不需额外设置滤波器。

所述功率输出电路130包括功率输出端131、第一功率管NM和第二功率管PM，功率电压PVDD依次通过所述第二功率管PM和第一功率管NM连接到地PGND。所述功率输出端131连接到外部负载。

所述驱动电路100包括第一电压电路110，所述功率输出电路130包括第一功率管NM，所述第一电压电路110用于控制所述第一功率管NM导通或关断，外部负载在所述第一功率管NM导通时经由所述第一功率管NM放电。其中，所述第一电压电路110控制所述第一功率管NM在导通时处于米勒平台，所述负载电压VOUT在所述第一功率管NM处于米勒平台期间逐渐减小或逐渐增大。所述第一功率管NM处于米勒平台时，所述第一功率管NM的栅极电压(即下述的第一驱动电压VNM)的大小基本保持不变，所述第一功率管NM的漏极和源极间可以存在来自外部负载的放电电流。

所述第一电压电路110输出第一驱动电压VNM到所述第一功率管NM以控制所述第一功率管NM的导通或关断以及所述第一功率管NM处于米勒平台的时间长度。并且，所述第一驱动电压VNM在所述第一功率管NM进入米勒平台之前的边沿斜率小于所述第一驱动电压VNM在所述第一功率管NM离开米勒平台后的边沿斜率。

所述第一功率管NM包括控制端(未标号)、第一导通端(未标号)和第二导通端(未标号)，所述第一电压电路110施加第一驱动电压VNM到所述第一功率管NM的控制端。所述第一电压电路110通过控制所述第一驱动电压VNM的大小来控制所述第一功率管NM的第一导通端和第二导通端之间的导通电阻大小，并控制所述第一功率管NM处于米勒平台的时间长度。

可选地，在一些实施例中，所述第一功率管NM为NMOS晶体管，所述第一功率管NM的控制端为栅极，第一功率管NM的第一导通端为漏极，第一功率管NM的第二导通端为源极，所述第一功率管NM的第一导通端连接到外部负载，所述第一功率管NM的第二导通端接地，所述第一功率管NM在处于米勒平台期间，外部负载经由所述第一功率管NM的第一导通端、第二导通端放电。

可选地，在一些实施例中，所述第一功率管NM在米勒平台的停留期间，所述负载电压VOUT逐渐减小到第一阈值电压或逐渐增大到第二阈值电压，所述第一阈值电压小于第二阈值电压。可选地，在一些实施例中，所述第一阈值电压大于或等于地电压，所述第二阈值电压小于或等于功率电源电压。

可选地，在一些实施例中，所述边沿控制电路10还包括输出检测模块150，所述输出检测模块150至少根据所述负载电压VOUT的大小输出第一调制信号VSL到所述第一电压电路，所述第一电压电路110根据所述第一调制信号VSL控制所述第一功率管NM离开米勒平台。例如但不限于，在所述负载电压VOUT小于或等于所述第一阈值电压时，所述输出检测模块150输出具有第一电平的第一调整信号VSL，所述第一电压电路110接收所述第一电平的第一调整信号VSL后控制所述第一功率管NM离开米勒平台；在所述负载电压VOUT大于或等于所述第二阈值电压时，所述输出检测模块150输出具有第二电平的第一调制信号VSL，所述第一电压电路110接收所述第二电平的第一调制信号VSL后控制所述第一功率管NM离开米勒平台。其中，所述第一电平为低电平，所述第二电平为高电平；或者，所述第一电平为高电平，所述第二电平为低电平。

所述第一电压电路110包括开关控制模块111和开关电路112，所述开关控制模块111连接所述输出检测模块150。可选地，在一些实施例中，在所述负载电压VOUT小于或等于第一阈值电压时，所述输出检测模块150输出具有第一电平的第一调整信号VSL，所述第一电压电路110接收所述第一电平的第一调整信号VSL后控制所述第一功率管NM离开米勒平台；在所述负载电压大于或等于第二阈值电压时，所述输出检测模块150输出具有第二电平的第一调制信号VSL，所述第一电压电路110接收所述第二电平的第一调制信号VSL后控制所述第一功率管NM离开米勒平台。其中，所述第一电平可以为低电平，所述第二电平可以为高电平。当然，可变更地，在另一些实施例中，所述第一电平可以为高电平，所述第二电平可以为低电平。

可选地，在一些实施例中，所述开关电路112可以包括第一开关管Q1、第二开关管Q2、第三开关管Q3和第四开关管Q4。所述开关控制模块111可以分别输出第一开关控制电压V1、第二开关控制电压V2、第三开关控制电压V3和第四开关控制电压V4到所述包括第一开关管Q1、第二开关管Q2、第三开关管Q3和第四开关管Q4的控制极。电源电压VDD连接所述第一开关管Q1的第二极(未标号)，所述第一开关管Q1的第一极(未标号)和所述第二开关管Q2的第一极(未标号)连接，所述第二开关管Q2的第二极(未标号)接地PGND。并且，电源电压VDD连接所述第三开关管Q3的第二极(未标号)，所述第三开关管Q3的第一极(未标号)和所述第四开关管Q4的第一极(未标号)连接，所述第四开关管Q4的第二极(未标号)接地PGND。所述第一开关管Q1、第二开关管Q2、第三开关管Q3和第四开关管Q4的控制极分别和所述开关控制模块111连接。所述第一开关管Q1的第一极和第二开关管Q2的第一极同时连接到所述第一功率管NM的控制端，且所述第三开关管Q3的第一极和第四开关管Q4的第一极同时连接到所述第一功率管NM的控制端。例如但不限于，所述第一开关管Q1、第三开关管Q3可以为PMOS场效应晶体管，所述第二开关管Q2、第四开关管Q4可以为NMOS场效应晶体管，所述第一开关管Q1的控制极为栅极、第二极为源极、第一极为漏极；所述第二开关管Q2的控制极为栅极、第二极为源极、第一极为漏极；所述第三开关管Q3的控制极为栅极、第二极为源极、第一极为漏极；所述第四开关管Q4的控制极为栅极、第二极为源极、第一极为漏极。

需要说明的是，在其他或变更实施例中，所述第一开关管Q1、第二开关管Q2、第三开关管Q3和第四开关管Q4可以为其他任意类型的合适的开关元器件,本申请实施例并不以此为限。

可选地，在一些实施例中，所述驱动电路100还包括第二电压电路120，所述功率输出电路130还包括第二功率管PM。所述第二电压电路120控制所述第二功率管PM在导通时处于米勒平台的时间，功率电源电压PVDD通过导通的第二功率管PM对外部负载充电，使得提供到外部负载的负载电压VOUT逐渐增大或逐渐减小。本领域技术人员可以理解，所述第二电压电路120的电路结构和所述第一电压电路110的电路结构可以大致相同，本申请实施例不再赘述。

可选地，在一些实施例中，所述第二功率管PM包括控制端(未标号)、第一导通端(未标号)和第二导通端(未标号)，所述第二电压电路120施加第二驱动电压VPM到所述第二功率管PM的控制端，所述第二电压电路120通过控制所述第二驱动电压VPM的大小来控制所述第二功率管PM的第一导通端和第二导通端之间的导通电阻大小，从而控制所述第二功率管PM处于在米勒平台的时间长度。

可选地，在一些实施例中，所述第二功率管PM为PMOS晶体管，所述第二功率管PM的控制端为栅极，所述第二功率管PM的第一导通端为漏极，所述第二功率管PM的第一导通端为漏极，所述第二功率管PM的第二导通端连接到功率电源电压PVDD，所述第二功率管PM的第一导通端连接到外部负载，所述第二功率管PM在处于米勒平台期间，功率电源电压PVDD经由所述第二功率管PM的第二导通端和第一导通端对外部负载充电。

可选地，在一些实施例中，所述第一功率管NM又称为下端管，所述第二功率管PM又称为上端管，所述第一功率管NM导通时，外部负载通过所述第一功率管NM放电；所述第二功率管PM导通时，功率电压PVDD通过所述第二功率管PM对外部负载充电。

可选地，在一些实施例中，所述第一电压电路110输出所述第一驱动电压VNM以控制所述第一功率管NM的导通或关断，所述第二电压电路120输出所述第二驱动电压VPM以控制所述第二功率管PM的导通或关断，从而所述功率输出电路130能够对外部负载实现充电或放电。

可选地，在一些实施例中，所述输出检测模块150用于检测所述负载电压VOUT的大小，并根据所述负载电压VOUT的大小，控制所述第一电压电路110输出的第一驱动信号VNM的大小和所述第二电压电路120输出的第二驱动信号VPM的大小。

所述输出检测模块150包括两个输入端(未标号)和两个输出端(未标号)，所述输出检测模块150的两个输入端分别连接到功率输出端131和脉冲宽度调制信号PWM、所述输出检测模块150的两个输出端分别连接到所述第一电压电路110和所述第二电压电路120。所述输出检测模块150能够输出第一调整信号VSL到所述第一电压电路110，用于控制所述第一电压电路110输出第一驱动信号VMN1的边沿速率。所述输出检测模块150能够输出第二调整信号VSH到所述第二电压电路120，用于控制所述第二电压电路120输出第二驱动信号VPM的边沿速率。

可选地，在一些实施例中，所述边沿控制电路10还包括死区时间控制模块140，所述死区时间控制模块140用于控制所述第一电压电路110输出的第一驱动电压VNM和所述第二电压电路120输出的驱动电压VPM，使得所述第一功率管NM和第二功率管PM不会同时导通。

所述死区时间控制模块140包括两个输入端(未标号)和两个输出端(未标号)。所述死区时间控制模块140的两个输入端分别连接所述第一功率管NM的栅极和第二功率管PM的栅极，用于接收所述第一驱动电压VNM和所述第二驱动电压VPM。所述死区时间控制模块140的两个输出端分别连接所述第一电压电路110和第二电压电路120，用于根据接收到的第一驱动电压VNM和第二驱动电压VNM2输出相应的第一延迟信号DTL到所述第一电压电路，以及输出第二延迟信号DTH到所述第二电压电路120。在所述第一延迟信号DTL和所述第二延迟信号DTH控制下，所述第一电压电路110和所述第二电压电路120不会控制所述第一功率管NM和所述第二功率管PM同时导通。

可选地，在一些实施例中，所述开关控制模块111同时连接到外部的脉冲宽度调制电路(图未示)、所述死区时间控制模块140以及所述输出检测模块150，用于分别接收所述脉冲宽度调整信号PWM、第一延迟信号DTL和第一调整信号VSL。所述开关控制模块111根据接收到的所述脉冲宽度调整信号PWM、第一延迟信号DTL和第一调整信号VSL控制所述开关电路112。所述开关电路112在所述开关控制模块111控制下输出所述第一驱动电压VNM到所述功率输出电路130的第一功率管NM的控制端。

请同时参阅图2，是所述边沿控制电路10的工作时的部分信号时序图。图2中的信号时序图对应外部负载通过第一功率管NM放电时，负载电压VOUT逐渐减小的边沿控制过程。具体地：

在t1时刻，所述脉冲宽度信号PWM从低电平变为高电平，第二电压电路120控制施加到所述第二功率管PM的栅极的第二驱动电压VPM上升沿的边沿斜率，第二驱动信号VPM缓慢充电上升到功率电压PVDD的大小，所述第二功率管PM关断。

在t2时刻，所述第二功率管PM已经关断，死区时间控制模块140施加到所述开关控制模块111的第一延迟信号DTL由低电平变为高电平。所述开关控制模块111输出的第一开关控制电压V1、第二开关控制电压V2、第四开关控制电压V4由高电平变为低电平，所述第三开关控制电压V3保持在高电平。从而，所述第一开关管Q1导通，所述第二开关管Q2、第三开关管Q3、第四开关管Q4均关断。电源电压VDD通过导通的所述第一开关管Q1的源极、漏极给所述第一功率管NM的栅极缓慢充电，使得施加到所述第一功率管NM上的第一驱动电压VNM缓慢增大。

在t3时刻，随着第一驱动电压VNM缓慢增大，所述第一功率管NM缓慢导通，外部负载流经所述第一功率管NM的漏极、源极的放电电流缓慢增大，所述负载电压VOUT缓慢减小。因此，通过控制施加到第一功率管NM的栅极上的第一驱动电压NM，使得所述负载电压VOUT缓慢减小，实现对所述负载电压VOUT的下降沿的边沿斜率控制。在第一电压电路110控制下，所述负载电压VOUT的下降沿的边沿斜率变小。

在t4时刻，所述负载电压VOUT逐渐减小到第一阈值电压，所述输出检测模块150检测到负载电压VOUT的大小达到第一阈值电压，所述输出检测模块150输出的第一调制信号VSL由高电平变为低电平，所述开关控制模块111根据所述低电平的第一调制信号VSL控制输出的第三开关控制电压V3由高电平变为低电平，所述第三开关管Q3导通。于是，电源电压VDD同时通过导通的所述第一开关管Q1和所述第三开关管Q3对所述第一功率管NM的栅极进行充电，使得施加到所述第一功率管NM的栅极的第一驱动电压VNM快速增大。

在t5时刻，所述第一驱动电压VNM可以快速增大到工作电压VDD的大小。如此，可以让第一功率管NM完全充分导通，减小导通电阻RDSON，减少功率损耗，实现提高效率的目的，以及减小传输延时，提高THD性能。

为方便描述，定义所述第一驱动电压VNM在t4时刻至t5时刻的上升沿斜率为第二斜率，所述第一驱动电压VNM在t2时刻至t3时刻的上升沿斜率为第一斜率。其中，所述第一斜率小于所述第二斜率。

可选地，在一些实施例中，在t3时刻至t4时刻为所述第一功率管NM停留在米勒平台的时间。通过控制所述第一功率管NM在米勒平台停留的时间，实现负载电压VOUT缓慢减小，从而减小系统EMI。

请参阅图3，是所述边沿控制电路10的工作时的部分信号时序图。图2中的信号时序图对应外部负载通过第一功率管NM放电时，负载电压VOUT逐渐增大的边沿控制过程。具体地：

在t6时刻，所述脉冲宽度调制信号PWM从高电平变为低电平后，所述开关控制模块111输出的第一开关控制电压V1、所述第二开关控制电压V2和所述第二开关控制电压V3由低电平变为高电平，所述第四开关控制电压V4维持在低电平。因此，所述第一开关管Q1和所述第三开关管Q3关断，所述第二开关管Q2导通，所述第四开关管Q4关断。所述第一功率管NM的栅极经由所述第二开关管Q2逐渐缓慢放电，施加到所述第一功率管NM的栅极上的第一驱动电压VNM逐渐缓慢减小。

在t7时刻，由于所述第一功率管NM的导通程度逐渐缓慢减小，负载电压VOUT的经由所述第一功率管NM的放电电流逐渐缓慢减小，所述负载电压VOUT2逐渐缓慢增大，从而控制所述负载电压VOUT的上升沿的具有较小的边沿斜率。

在t8时刻，所述负载电压VOUT逐渐缓慢增大到第二阈值电压，所述输出检测模块150检测负载电压VOUT到达第二阈值电压，所述输出检测模块150输出的第一调制信号VSL由低电平变为高电平。所述开关控制模块111根据所述高电平的第一调制信号VSL控制第四开关控制电压V4由低电平变为高电平，所述第四开关管Q4导通。于是，所述第一功率管NM的栅极可以同时通过导通的所述第二开关管Q2和所述第四开关管Q4进行放电，使得施加到所述第一功率管NM的栅极的第一驱动电压VNM迅速减小，例如但不限于，所述第一驱动电压NM可以迅速减小为地PGND。所述第一驱动电压NM迅速减小，使得第一功率管NM快速关断，从而减小第一功率管NM的导通损耗，提高效率。

在t9时刻，所述第一驱动电压VNM减小为地PGND，此时，所述第一功率管NM完全关断。

在t10时刻，所述死区时间控制模块140在所述第一功率管NM完全关断后，经过一段延迟时间(t9时刻至t10时刻)，所述死区时间控制模块140输出的第二延迟信号DTH变为高电平，所述第二电压电路120接收所述高电平的第二延迟信号DTH并控制所述第二驱动电压VPM逐渐缓慢减小。

可选地，在一些实施例中，在t7时刻至t8时刻为所述第一功率管NM停留在米勒平台的时间。通过控制所述第一功率管NM在米勒平台停留的时间，实现负载电压VOUT缓慢减小，从而减小系统EMI。

因此，所述边沿控制电路10可以控制所述负载电压VOUT边沿斜率较小，使得所述负载电压VOUT增大或减小的速率较慢，从而减小外部负载在充放电时产生的高频信号，改善EMI，而无需使用滤波器。另外，通过控制第一功率管NM或第二功率管PM以较大的边沿斜率离开米勒平台，可以减小功率损耗，提高效率，提高THD性能。

需要说明的是，所述边沿控制电路10对外部负载充电时，所述负载电压VOUT的上升沿的边沿斜率和下降沿的边沿斜率可以通过所述第二电压电路120控制实现，所述第二电压电路120的电路结构和所述第一电压电路110的电路结构大致相同，实现对负载电压VOUT的边沿斜率控制的工作方法大致类似，本申请对此不再赘述，本领域技术人员可以理解，通过上述实施例或变更实施例实现对所述负载电压VOUT的边沿斜率控制的电路结构或方法均属于本申请保护范围。

请参阅图4，是根据本申请一个实施例的边沿控制电路的驱动方法流程示意图。所述边沿控制电路可以包括上述实施例中的边沿控制电路10以及变更实施例的部分或全部。

所述边沿控制电路用于根据脉冲宽度调制信号输出负载电压到外部负载，所述边沿控制电路包括电压电路和功率管，功率管的输出端和外部负载相连接。所述电压电路用于控制所述功率管导通或关断，所述功率管在导通时具有米勒平台。所述边沿控制电路的驱动方法包括：

步骤S01，控制功率管进入米勒平台；

步骤S02，外部负载通过所述功率管放电，输出到外部负载的负载电压逐渐减小或逐渐增大；

步骤S03，当所述负载电压减小到第一阈值电压或负载电压增大到第二阈值电压时，控制所述功率管离开米勒平台。

可选地，在一些实施例中，步骤S01中控制所述功率管进入米勒平台包括：所述电压电路控制所述第一功率管以第一速率进入米勒平台；步骤S03中控制所述功率管离开米勒平台包括：所述电压电路控制所述功率管以第二速率离开米勒平台；其中，所述第一速率小于所述第二速率。

可选地，在一些实施例中，所述第一速率和所述第二速率表示所述功率管的导通电阻的变化速率。

可选地，在一些实施例中，所述电压电路输出驱动电压以控制所述功率管进入米勒平台或离开米勒平台；其中，所述驱动电压在所述功率管进入米勒平台之前具有第一边沿斜率，所述驱动电压在所述功率管离开米勒平台之后具有第二边沿斜率，所述第一边沿斜率小于所述第二边沿斜率。

可选地，在一些实施例中，所述功率管处于米勒平台时，外部负载可以通过所述功率管接地并放电，此时，所述电压电路可以为上述实施例中的第一电压电路110，所述功率管可以为上述实施例中的第一功率管NM。

可选地，在一些实施例中，所述功率管处于米勒平台时，功率电源电压可以通过所述功率管给外部负载充电，此时，所述电压电路可以为上述实施例中的第二电压电路120，所述功率管可以为上述实施例中的第二功率管PM。

可选地，在一些实施例中，所述功率管可以从关断状态进入米勒平台，此时，所述电压电路可以提供逐渐缓慢增大的驱动电压到所述功率管，提供到外部负载的负载电压逐渐缓慢减小；可选地，在一些实施例中，所述功率管可以从完全导通进入米勒平台，此时，所述电压电路可以提供逐渐缓慢减小的驱动电压到所述功率管，所述负载电压逐渐缓慢增大；

可选地，在一些实施例中，所述第一阈值电压可以为地电压，所述第二阈值电压可以为功率电源电压(PVDD)。

可选地，在一些实施例中，所述第一阈值电压大于或等于地电压，所述第二阈值电压小于或等于功率电源电压。

所述边沿控制电路的驱动方法可以控制所述负载电压边沿斜率较小以使得外部负载逐渐放电或逐渐充电，具有改善的EMI性能，而且无需使用滤波器。另外，通过控制功率管以较大的边沿斜率离开米勒平台，可以减小功率损耗，提高效率。

本申请的一些实施例中，一种电子设备可以包括边沿控制电路，所述边沿控制电路可以包括所述边沿控制电路10或其变更实施例中的部分或全部。可选地，所述电子设备的边沿控制电路可以采用上述边沿控制电路的驱动方法。所述电子设备具有较小的功率损耗，较高的效率。

需要说明的是，所述第一速率和第二速率可以看作所述第一功率管的导通电阻的变化速率，所述第一功率管的米勒平台可以看作所述第一功率管工作在饱和区，所述第一功率管完全导通可以看作所述第一功率管工作在截止区。所述第一电压电路通过控制所述第一功率管在米勒平台停留的时间，从而控制外部负载的电压信号可以逐渐缓慢减小或增大。

尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。

即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，“示例性”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

Claims (16)

1.一种边沿控制电路，能够根据脉冲宽度调制信号输出负载电压，其特征在于，包括：

功率输出电路，与外部负载连接，用于输出所述负载电压到外部负载，外部负载能够通过所述功率输出电路充电或放电；

驱动电路，根据所述脉冲宽度调制信号控制所述功率输出电路，使得在外部负载通过所述功率输出电路充电或放电时，所述负载电压能够逐渐减小或逐渐增大；所述驱动电路包括第一电压电路，所述功率输出电路包括第一功率管，所述第一电压电路用于控制所述第一功率管导通或关断，外部负载在所述第一功率管导通时经由所述第一功率管放电；

其中，所述第一电压电路控制所述第一功率管在导通时处于米勒平台，所述负载电压在所述第一功率管处于米勒平台期间逐渐减小或逐渐增大。

2.根据权利要求1所述的边沿控制电路，其特征在于，所述第一电压电路输出第一驱动电压到所述第一功率管以控制所述第一功率管的导通或关断以及所述第一功率管处于米勒平台的时间长度，并且，所述第一驱动电压在所述第一功率管进入米勒平台之前的边沿斜率小于所述第一驱动电压在所述第一功率管离开米勒平台后的边沿斜率。

3.根据权利要求2所述的边沿控制电路，其特征在于，所述第一功率管为NMOS晶体管，所述第一功率管的漏极连接到外部负载，所述第一功率管的源极接地，所述第一功率管在处于米勒平台期间，外部负载经由所述第一功率管的漏极和源极放电，所述第一功率管的漏极和源极间存在放电电流。

4.根据权利要求1所述的边沿控制电路，其特征在于，所述第一功率管在米勒平台的停留期间，所述负载电压逐渐减小到第一阈值电压或逐渐增大到第二阈值电压，所述第一阈值电压小于第二阈值电压。

5.根据权利要求4所述的边沿控制电路，其特征在于，所述边沿控制电路还包括输出检测模块，在所述负载电压小于或等于所述第一阈值电压时，所述输出检测模块输出具有第一电平的第一调整信号，所述第一电压电路接收所述第一电平的第一调整信号后控制所述第一功率管离开米勒平台；在所述负载电压大于或等于所述第二阈值电压时，所述输出检测模块输出具有第二电平的第一调制信号，所述第一电压电路接收所述第二电平的第一调制信号后控制所述第一功率管离开米勒平台。

6.根据权利要求4所述的边沿控制电路，其特征在于，所述第一阈值电压大于或等于地电压，所述第二阈值电压小于或等于功率电源电压。

7.根据权利要求5所述的边沿控制电路，其特征在于，所述第一电压电路包括开关控制模块和开关电路，所述开关控制模块连接所述输出检测模块，所述开关电路包括第一开关管、第二开关管、第三开关管和第四开关管，所述第一开关管和所述第三开关管为PMOS场效应晶体管，所述第二开关管和所述第四开关管为NMOS场效应晶体管，所述开关控制模块分别输出第一开关控制电压、第二开关控制电压、第三开关控制电压和第四开关控制电压到所述第一开关管、第二开关管、第三开关管和第四开关管的栅极，电源电压连接所述第一开关管的源极，所述第一开关管的漏极和所述第二开关管的漏极连接，所述第二开关管的源极接地，电源电压连接所述第三开关管的源极，所述第三开关管的漏极和所述第四开关管的漏极连接，所述第四开关管的源极接地，所述第一开关管、第二开关管、第三开关管和第四开关管的栅极分别和所述开关控制模块连接，所述第一开关管的漏极和第二开关管的漏极同时连接到所述第一功率管的栅极，且所述第三开关管的漏极和第四开关管的漏极同时连接到所述第一功率管的栅极。

8.根据权利要求1至7中任意一项所述的边沿控制电路，其特征在于，所述驱动电路包括第二电压电路，所述功率输出电路包括第二功率管，所述第二电压电路控制所述第二功率管在导通时处于米勒平台的时间，功率电源电压通过导通的第二功率管对外部负载充电，使得提供到外部负载的负载电压逐渐增大或逐渐减小。

9.根据权利要求8所述的边沿控制电路，其特征在于，所述第二功率管为PMOS晶体管，所述第二功率管导通时，功率电源电压依次经由所述第二功率管的源极和漏极对外部负载充电。

10.根据权利要求1所述的边沿控制电路，其特征在于，所述边沿控制电路还包括死区时间控制模块，所述驱动电路还包括第二电压电路，所述功率输出电路还包括第二功率管，所述死区时间控制模块通过控制所述第一电压电路和所述第二电压电路，使得所述第一功率管和所述第二功率管不会同时导通。

11.根据权利要求10中所述的边沿控制电路，其特征在于，所述死区时间控制模块检测到所述第二功率管关断后，经过预设时间的延迟后输出第一延迟信号到所述第一电压电路，所述第一电压电路接收所述第一延迟信号后控制所述第一功率管导通。

12.一种边沿控制电路的驱动方法，其特征在于，所述边沿控制电路用于输出负载电压到外部负载，所述边沿控制电路包括驱动电路和功率管，所述功率管的输出端和外部负载相连接，所述边沿控制电路的驱动方法包括：

控制功率管进入米勒平台；

外部负载通过所述功率管放电，输出到外部负载的所述负载电压逐渐减小或逐渐增大；

当所述负载电压减小到第一阈值电压或负载电压增大到第二阈值电压时，控制所述第一功率管离开米勒平台。

13.根据权利要求12所述的边沿控制电路的驱动方法，其特征在于，控制所述功率管进入米勒平台包括：所述电压电路控制所述第一功率管以第一速率进入米勒平台；控制所述功率管离开米勒平台包括：所述电压电路控制所述功率管以第二速率离开米勒平台；其中，所述第一速率小于所述第二速率。

14.根据权利要求13所述的边沿控制电路的驱动方法，其特征在于，所述第一速率和所述第二速率为所述功率管的导通电阻的变化速率。

15.根据权利要求12所述的边沿控制电路的驱动方法，其特征在于，所述电压电路输出驱动电压以控制所述功率管，所述驱动电压在所述功率管进入米勒平台之前具有第一边沿斜率，所述驱动电压在所述功率管离开米勒平台之后具有第二边沿斜率，所述第一边沿斜率小于所述第二边沿斜率。

16.一种电子设备，其特征在于，包括边沿控制电路和负载，所述边沿控制电路为权利要求1至11中任意一项所述的边沿控制电路，或者所述边沿控制电路采用权利要求12至15中任意一项所述的边沿控制电路的驱动方法。

Images