CN220139232U - 保护电路、电压检测电路、保护系统及芯片 - Google Patents
保护电路、电压检测电路、保护系统及芯片 Download PDFInfo
- Publication number
- CN220139232U CN220139232U CN202321569811.4U CN202321569811U CN220139232U CN 220139232 U CN220139232 U CN 220139232U CN 202321569811 U CN202321569811 U CN 202321569811U CN 220139232 U CN220139232 U CN 220139232U
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- voltage
- mos transistor
- resistor
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 18
- 238000002955 isolation Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 abstract description 2
- 101100462365 Aspergillus niger (strain CBS 513.88 / FGSC A1513) otaA gene Proteins 0.000 description 6
- 101100462367 Aspergillus niger (strain CBS 513.88 / FGSC A1513) otaB gene Proteins 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本实用新型公开了一种保护电路、电压检测电路、保护系统及芯片,保护电路包括:隔离单元、控制单元以及开关单元。隔离单元用于对外部电压进行隔离而输出第一控制电压;控制单元基于第一控制电压的控制产生第二控制电压;开关单元基于第二控制电压控制外部电路与运算放大器的输入端之间的通断。根据本实用新型的保护电路、电压检测电路、保护系统及芯片,通过保护电路对运算放大器的输入端进行保护,防止高边运算放大器输入端的电压过低,可以有效保护运算放大器的共模电平,且通过调节控制单元的电阻可以调节运算放大器的共模电平范围,同时在保护过程中运算放大器的输入端不会有较大电流流入或流出,从而使得保护电路不会影响运算放大器本身的性能。
Description
技术领域
本实用新型是关于集成电路领域,特别是关于一种保护电路、电压检测电路、保护系统及芯片。
背景技术
对于高压电路,运算放大器的输入端一般都需要保护电路,以限制两端压差过大以防止器件被击穿,常用保护电路主要用于保护运算放大器输入差分电压,且由于输入端会利用二极管钳位,二极管的漏电会使运算放大器输入端有电流流入或流出,使两端不够匹配且增加电路失配。
公开于该背景技术部分的信息仅仅旨在增加对本实用新型的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
实用新型内容
本实用新型的目的在于提供一种电压检测电路的输入端保护电路,其能够保护运算放大器的共模电平,防止其过高或过低而导致输入对管器件被击穿,进而导致电路损坏;且解决了常规保护电路中利用二极管钳位导致的二极管漏电电流的问题,减小运算放大器的失调电流,增加电路匹配性。
为实现上述目的,本实用新型的实施例提供了一种保护电路,设置于运算放大器的输入端,包括:隔离单元、控制单元以及开关单元。
隔离单元与外部电压相连,用于对外部电压进行隔离而输出第一控制电压;
控制单元与电源电压相连,所述控制单元基于第一控制电压的控制产生第二控制电压;
开关单元连接于外部电路与运算放大器的输入端之间,所述开关单元基于第二控制电压控制外部电路与运算放大器的输入端之间的通断。
在本实用新型的一个或多个实施例中,所述隔离单元包括第一MOS管,所述第一MOS管的漏极与外部电压相连,所述第一MOS管的源极与控制单元相连,所述第一MOS管的栅极与控制单元相连。
在本实用新型的一个或多个实施例中,所述开关单元包括第二MOS管,所述第二MOS管的漏极与外部电路相连,所述第二MOS管的源极与运算放大器的输入端相连,所述第二MOS管的栅极与控制单元相连。
在本实用新型的一个或多个实施例中,所述控制单元包括电流源、电阻和第三MOS管,所述第三MOS管的源极与电阻的第一端相连,所述电阻的第二端与电流源的第一端、隔离单元以及开关单元相连,所述第三MOS管的栅极与隔离单元相连,所述第三MOS管的漏极与电源电压相连,所述电流源的第二端与地电压相连。
在本实用新型的一个或多个实施例中,所述控制单元包括电流源、电阻和第三MOS管,所述第三MOS管的源极与电阻的第一端相连,所述电阻的第二端与电流源的第一端、隔离单元以及开关单元相连,所述第三MOS管的栅极与隔离单元相连,所述第三MOS管的漏极与地电压相连,所述电流源的第二端与电源电压相连。
本实用新型还公开了一种电压检测电路,包括:运算放大器、待测单元、第一电阻、第四MOS管、第二电阻以及所述的保护电路;
所述运算放大器具有第一输入端、第二输入端以及输出端,所述运算放大器的第一输入端通过开关单元与待测单元的第一端相连,所述待测单元的第二端和第一电阻的第一端与电源电压相连,所述第一电阻的第二端与运算放大器的第二输入端以及第四MOS管的漏极相连,所述第四MOS管的源极与第二电阻的第一端相连,所述第二电阻的第二端与地电压相连,所述第四MOS管的栅极与运算放大器的输出端相连。
本实用新型还公开了一种保护系统,设置于差分放大器的输入端,其特征在于,包括:一组所述的保护电路、第一运算放大器和第二运算放大器,一组所述保护电路的开关单元的第一端用于接收一组差分信号,所述第一运算放大器的第一输入端和第二运算放大器的第一输入端分别与一组所述保护电路的开关单元的第二端相连,所述第一运算放大器的第二输入端与第一运算放大器的输出端相连,所述第二运算放大器的第二输入端与第二运算放大器的输出端相连,所述第一运算放大器的输出端与差分放大器的第一输入端相连,所述第二运算放大器的输出端与差分放大器的第二输入端相连。
本实用新型还公开了一种芯片,包括差分放大器、所述的保护系统,所述保护系统与差分放大器的输入端相连。
本实用新型还公开了一种芯片,其特征在于,包括所述的保护电路。
本实用新型还公开了一种芯片,其特征在于,包括所述的电压检测电路。
与现有技术相比,根据本实用新型实施例的保护电路、电压检测电路、保护系统及芯片,通过保护电路对运算放大器的输入端进行保护,防止高边运算放大器输入端的电压过低,可以有效保护运算放大器的共模电平,且通过调节控制单元的电阻可以调节运算放大器的共模电平范围,同时在保护过程中运算放大器的输入端不会有较大电流流入或流出,从而使得保护电路不会影响运算放大器本身的性能。
附图说明
图1是根据本实用新型实施例一和实施例二的保护电路及电压检测电路的电路原理图。
图2是根据本实用新型实施例三的保护电路的电路原理图。
图3是根据本实用新型实施例四的保护系统的电路原理图。
具体实施方式
下面结合附图,对本实用新型的具体实施例进行详细描述,但应当理解本实用新型的保护范围并不受具体实施例的限制。
除非另有其它明确表示,否则在整个说明书和权利要求书中,术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分,而并未排除其它元件或其它组成部分。
说明书中的“耦接”或“连接”或“相连”既包含直接连接,也包含间接连接。间接连接为通过中间媒介进行的连接,如通过电传导媒介进行的连接,其可具有寄生电感或寄生电容;间接连接还可包括在实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接,如通过开关、跟随电路等电路或部件的连接。另外,在本实用新型中,例如“第一”、“第二”之类的词语主要用于区分一个技术特征与另一个技术特征,而并不一定要求或暗示这些技术特征之间存在某种实际的关系、数量或者顺序。
实施例1
如图1所示,一种保护电路,其设置于运算放大器OTA的输入端。
具体的,保护电路包括:隔离单元10、控制单元20以及开关单元30。
隔离单元10与外部电压Vx相连,隔离单元10用于对外部电压Vx进行隔离而输出第一控制电压。控制单元20与电源电压AVDD相连,控制单元20基于第一控制电压的控制产生第二控制电压。开关单元30连接于外部电路与运算放大器的输入端之间,开关单元30基于第二控制电压控制外部电路与运算放大器的输入端之间的通断。一实施例中,第二控制电压同时控制隔离单元的开启和断开。
如图1所示,隔离单元10包括第一MOS管Q1。第一MOS管Q1的漏极与外部电压Vx相连,第一MOS管Q1的源极与控制单元20相连以提供第一控制电压,第一MOS管Q1的栅极与控制单元20相连以接收第二控制电压。
开关单元30包括第二MOS管Q2。第二MOS管Q2的漏极与外部电路相连形成节点A,第二MOS管Q2的源极与运算放大器OTA的第一输入端相连形成节点B,第二MOS管Q2的栅极与控制单元20相连形成节点D,一实施例中,运算放大器OTA的第一输入端为正输入端。
控制单元20包括电流源I、电阻R和第三MOS管Q3。第三MOS管Q3的源极与电阻R的第一端相连,电阻R的第二端与电流源I的第一端、隔离单元10的第一MOS管Q1的栅极以及开关单元30的第二MOS管Q2的栅极相连形成节点D以提供第二控制电压。第三MOS管Q3的栅极与隔离单元10的第一MOS管Q1的源极相连形成节点C以接收第一控制电压,第三MOS管Q3的漏极与电源电压AVDD相连。电流源I的第二端与地电压相连。
在本实施例中,第一MOS管Q1和第二MOS管Q2为P沟道MOS管。第三MOS管Q3为N沟道MOS管。
在图1中,电源电压AVDD为高边电压源或一固定高边电压,运算放大器OTA工作在高边,在实际应用中,节点A处的电位可能会降到比较低的电位(低于运算放大器OTA的浮地电压),因此需要对运算放大器OTA的共模输入节点B进行保护,防止其过低而导致高边运算放大器OTA损坏。
一实施例中,利用第一MOS管Q1、第二MOS管Q2的导通和关断实现隔断高压的效果。第一MOS管Q1的漏极接收的是外部电压Vx,且始终为高电位,初始状态下,节点D处的电压为0,第一MOS管Q1导通且恒定保持开启,节点C处的电压被抬高,第三MOS管Q3开启,第一MOS管Q1有将外部电压Vx与内部电路隔离的作用,使电路内部节点不直接面向芯片外部电压Vx。第一MOS管Q1和第二MOS管Q2的栅极电压是第三MOS管Q3的栅极电压(即节点C处的电压)减去第三MOS管Q3的栅-源之间的电压再减电阻R上的电压(I*R,I为电流源上的电流,R为电阻R的电阻)。
当节点A处的电压较高时,在运算放大器OTA的共模电压范围内,第二MOS管Q2能正常开启,节点B点处的电压等于节点A处的电压。
当节点A处的电压过低时,第二MOS管Q2关断,从而防止节点B处的电压被拉的过低,起到保护节点B的作用,且此时第二MOS管Q2关断,运算放大器OTA输入端没有漏电通路,因此没有输入电流。
此外,由于第二MOS管Q2的栅极电压是第三MOS管Q3的栅极电压减去第三MOS管Q3的栅-源之间的电压再减电阻R上的电压,可以调节电阻R和/或电流源I上的电流来控制节点B处的电压,使节点B处能够有较大的共模电压范围。
实施例2
如图1所示,将实施例1中的保护电路应用于一种电压检测电路中。
电压检测电路包括:运算放大器OTA、待测单元DUT、第一电阻R1、第四MOS管Q4、第二电阻R2以及实施例1中的保护电路,保护电路的具体结构在此不再详细赘述。
运算放大器OTA具有第一输入端、第二输入端以及输出端,运算放大器OTA的第一输入端为正输入端,运算放大器OTA的第二输入端为负输入端,在其他实施例中,运算放大器OTA的第一输入端为负输入端,运算放大器OTA的第二输入端为正输入端。
运算放大器OTA的第一输入端通过开关单元30与待测单元DUT的第一端相连,具体的,运算放大器OTA的第一输入端与第二MOS管Q2的源极相连,待测单元DUT的第一端与第二MOS管Q2的漏极相连;待测单元DUT的第二端和第一电阻R1的第一端与电源电压AVDD相连,第一电阻R1的第二端与运算放大器OTA的第二输入端以及第四MOS管Q4的漏极相连,第四MOS管Q4的源极与第二电阻R2的第一端相连,第二电阻R2的第二端与地电压相连,第四MOS管Q4的栅极与运算放大器OTA的输出端相连。
电压检测电路用于高边电压检测,如图1所示,可以将待测单元DUT的高边电压V1通过高边运算放大器OTA转换到第一电阻R1上的高边电压V2,再转换到第二电阻R2上的低边电压V3进行检测,一实施例中,第四MOS管Q4为高压隔离管,其中的保护电路用于保护工作在高边浮地运算放大器OTA的第一输入端,防止第一输入端的电压过低导致高边电路击穿。
实施例3
如图2所示,本实施例和实施例1的区别在于,本实施例中的控制单元20包括电流源I、电阻R和第三MOS管Q3。第三MOS管Q3的源极与电阻R的第一端相连,电阻R的第二端与电流源I的第一端、隔离单元10的第一MOS管Q1的栅极以及开关单元30的第二MOS管Q2的栅极相连,第二MOS管Q2的漏极与待测单元DUT的第一端相连,第三MOS管Q3的栅极与隔离单元10的第一MOS管Q1的源极相连,第一MOS管Q1的漏极用于接收外部电压Vx,第三MOS管Q3的漏极与地电压相连,电流源I的第二端与电源电压AVDD相连,即区别在于,第三MOS管Q3为P沟道MOS管。
另外,结合图2和图1可以看出,还具有区别在于,本实施例中的,第一MOS管Q1和第二MOS管Q2为N沟道MOS管。另外需注意的是外部电压Vx为恒定的低压电平。
实施例4
如图3所示,本实施例公开了一种应用于差分放大器A1的保护系统,其设置于差分放大器A1的两个输入端。
保护系统包括:一组如实施例1或实施例3所示的保护电路、第一运算放大器OTA1和第二运算放大器OTA2,保护电路在此不再详细赘述。
一组保护电路的开关单元30的第一端用于接收一组差分信号Vip、Vin,具体的,两个第二MOS管Q2的漏极用于接收一组差分信号Vip、Vin。
第一运算放大器OTA1的第一输入端和第二运算放大器OTA2的第一输入端分别与一组所述保护电路的开关单元30的第二端相连;具体的,两个第二MOS管Q2的源极分别与第一运算放大器OTA1的第一输入端和第二运算放大器OTA2的第一输入端相连。
第一运算放大器OTA1的第二输入端与第一运算放大器OTA1的输出端相连形成缓冲器,第二运算放大器OTA2的第二输入端与第二运算放大器OTA2的输出端相连形成缓冲器。
第一运算放大器OTA1的输出端与差分放大器A1的第一输入端相连,第二运算放大器OTA2的输出端与差分放大器A1的第二输入端相连。
保护系统分别保护差分放大器A1的两个输入端的共模电平,可以防止其输入电压过高或过低。如图3所示,在差分放大器的一组差分输入端分别使用保护电路并通过缓冲器输出给差分放大器,保护电路使在差分信号Vin、Vip电压过低,如低于差分放大器A1和缓冲器的浮地电压时,第二MOS管Q2关断,并将节点B处的电压钳位在高边电压,因此保护了差分运放的共模电压,且输入端不会有漏电;同理,若采用实施例3所示的保护电路,可以防止低边差分放大器A1的输入端电压被拉高。
在其他实施例中还公开了一种芯片,包括实施例3中的保护系统和差分放大器A1,保护系统与差分放大器A1的输入端相连。
在其他实施例中还公开了一种芯片,包括实施例1中的保护电路。
在其他实施例中还公开了一种芯片,包括实施例2中的电压检测电路。
前述对本实用新型的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本实用新型限定为所公开的精确形式,并且很显然,根据上述教导,可以进行很多改变和变化,本实用新型可以以其它形式、结构、布置、比例,以及用其它组件、材料和部件来实现。对示例性实施例进行选择和描述的目的在于解释本实用新型的特定原理及其实际应用,从而使得本领域的技术人员在不脱离本实用新型范围和精神的情况下能够实现并利用本实用新型的各种不同的示例性实施方案以及各种不同的选择和改变。本实用新型的范围意在由权利要求书及其等同形式所限定。
Claims (10)
1.一种保护电路,设置于运算放大器的输入端,其特征在于,包括:
隔离单元,与外部电压相连,用于对外部电压进行隔离而输出第一控制电压;
控制单元,与电源电压相连,所述控制单元基于第一控制电压的控制产生第二控制电压;以及
开关单元,连接于外部电路与运算放大器的输入端之间,所述开关单元基于第二控制电压控制外部电路与运算放大器的输入端之间的通断。
2.如权利要求1所述的保护电路,其特征在于,所述隔离单元包括第一MOS管,所述第一MOS管的漏极与外部电压相连,所述第一MOS管的源极与控制单元相连,所述第一MOS管的栅极与控制单元相连。
3.如权利要求1所述的保护电路,其特征在于,所述开关单元包括第二MOS管,所述第二MOS管的漏极与外部电路相连,所述第二MOS管的源极与运算放大器的输入端相连,所述第二MOS管的栅极与控制单元相连。
4.如权利要求1所述的保护电路,其特征在于,所述控制单元包括电流源、电阻和第三MOS管,所述第三MOS管的源极与电阻的第一端相连,所述电阻的第二端与电流源的第一端、隔离单元以及开关单元相连,所述第三MOS管的栅极与隔离单元相连,所述第三MOS管的漏极与电源电压相连,所述电流源的第二端与地电压相连。
5.如权利要求1所述的保护电路,其特征在于,所述控制单元包括电流源、电阻和第三MOS管,所述第三MOS管的源极与电阻的第一端相连,所述电阻的第二端与电流源的第一端、隔离单元以及开关单元相连,所述第三MOS管的栅极与隔离单元相连,所述第三MOS管的漏极与地电压相连,所述电流源的第二端与电源电压相连。
6.一种电压检测电路,其特征在于,包括:运算放大器、待测单元、第一电阻、第四MOS管、第二电阻以及如权利要求1~5任一项所述的保护电路;
所述运算放大器具有第一输入端、第二输入端以及输出端,所述运算放大器的第一输入端通过开关单元与待测单元的第一端相连,所述待测单元的第二端和第一电阻的第一端与电源电压相连,所述第一电阻的第二端与运算放大器的第二输入端以及第四MOS管的漏极相连,所述第四MOS管的源极与第二电阻的第一端相连,所述第二电阻的第二端与地电压相连,所述第四MOS管的栅极与运算放大器的输出端相连。
7.一种保护系统,设置于差分放大器的输入端,其特征在于,包括:一组如权利要求1~5任一项所述的保护电路、第一运算放大器和第二运算放大器,一组所述保护电路的开关单元的第一端用于接收一组差分信号,所述第一运算放大器的第一输入端和第二运算放大器的第一输入端分别与一组所述保护电路的开关单元的第二端相连,所述第一运算放大器的第二输入端与第一运算放大器的输出端相连,所述第二运算放大器的第二输入端与第二运算放大器的输出端相连,所述第一运算放大器的输出端与差分放大器的第一输入端相连,所述第二运算放大器的输出端与差分放大器的第二输入端相连。
8.一种芯片,其特征在于,包括差分放大器、如权利要求7所述的保护系统,所述保护系统与差分放大器的输入端相连。
9.一种芯片,其特征在于,包括如权利要求1~5任一项所述的保护电路。
10.一种芯片,其特征在于,包括如权利要求6所述的电压检测电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321569811.4U CN220139232U (zh) | 2023-06-19 | 2023-06-19 | 保护电路、电压检测电路、保护系统及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321569811.4U CN220139232U (zh) | 2023-06-19 | 2023-06-19 | 保护电路、电压检测电路、保护系统及芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220139232U true CN220139232U (zh) | 2023-12-05 |
Family
ID=88949810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321569811.4U Active CN220139232U (zh) | 2023-06-19 | 2023-06-19 | 保护电路、电压检测电路、保护系统及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220139232U (zh) |
-
2023
- 2023-06-19 CN CN202321569811.4U patent/CN220139232U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4885477A (en) | Differential amplifier and current sensing circuit including such an amplifier | |
US7586721B2 (en) | ESD detection circuit | |
EP1487103A2 (en) | High-frequency switching device and semiconductor device | |
US8629709B2 (en) | High frequency switch circuit device | |
US20080192396A1 (en) | Over-voltage protection circuit and method thereof | |
US20080048736A1 (en) | Differential circuit and output buffer circuit including the same | |
US20030116780A1 (en) | Field effect transistor switch circuit | |
US8283808B2 (en) | Switch arrangement and method for electrical switching | |
US20190006842A1 (en) | Protection circuit | |
WO2007049597A1 (ja) | 電流検出回路 | |
CN110199238B (zh) | 输出电路和用于提供输出电流的方法 | |
US7864493B2 (en) | Electric circuit with protection against overvoltages | |
CN115276626A (zh) | 具有栅极电压钳位保护功能的pmos驱动电路及使能平移电路 | |
US20100085080A1 (en) | Electronic device with a high voltage tolerant unit | |
US7504870B2 (en) | Power-on reset circuit | |
US6859089B2 (en) | Power switching circuit with controlled reverse leakage | |
CN220139232U (zh) | 保护电路、电压检测电路、保护系统及芯片 | |
US11489519B2 (en) | Analog switch with boost current for fast turn on | |
CN112737552B (zh) | 一种信号传输电路 | |
CN111721986B (zh) | 一种宽输入共模电压范围电流检测放大器电路 | |
CN114142842A (zh) | 正负压双向开关电路 | |
CN111756029A (zh) | 高速宽动态范围输入结构 | |
US20210075421A1 (en) | High-voltage output driver for a sensor device with reverse current blocking | |
CN117240278B (zh) | 一种功率开关控制电路和电子设备 | |
US11502674B2 (en) | Optimized low Ron flatness gate driver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |