CN112994662A - 信号整形电路及相应的栅极驱动电路 - Google Patents

Abstract

本发明涉及一种信号整形电路及相应的栅极驱动电路，其中，所述的信号整形电路加入了额外的NMOS管，提高了对输入差分信号幅度的要求，且通过在电路中设置并联的电阻与电容，使得输入的差分信号幅值需要超过一定的值，且持续一定时间，才会被认定为触发信号，将一些干扰或器件失配造成的失调噪声有效地滤除掉，采用该信号整形电路的栅极驱动电路还包括脉冲产生电路、电平移位电路、噪声滤波电路及输出级驱动电路，通过这几个电路的配合可以有效滤除失调噪声和共模噪声。采用本发明的信号整形电路及相应的栅极驱动电路，可以使得电路更可靠的工作，性能更稳定。

Description

信号整形电路及相应的栅极驱动电路

技术领域

本发明涉及电学领域，尤其涉及电路抗干扰技术领域，具体是指一种信号整形电路及相应的栅极驱动电路。

背景技术

在一些控制电路中，时常会因为实际制作工艺的偏差，两路电平转移电路存在失配，在电平转移电路的输出信号中的产生幅度差异的噪声，这里将之称为失调噪声，该失调噪声也可能被后级电路作为输入信号传输，进而造成错误状态导致系统故障。在现有电路结构中对于该差异信号不能辨识并消除。

例如，在电力电子等高压应用领域，以集成电路形式的控制电路逐步取代了传统的分离器件组建的控制系统；通过将高低压控制电路、各类保护功能的器件以及高压功率器件等器件或封装集成或工艺集成一起，大大提高了整机系统的集成度、可靠性。

在此类应用中控制电路至关重要，这种将高低压集成一起的电路常被称为半桥驱动电路，它主要用来驱动外部半桥拓扑结构的功率管；在半桥驱动电路中，由于结构简单、成本低、性价比高等特点，自举电容式的结构更方便，应用更广泛。

为了降低电路自身的功率损耗，在自举电容式的半桥驱动电路中，主要通过双路短脉冲电路的方式产生高压侧控制电路的电信号，再通过RS触发器将开、关脉冲转换成正常的功率管的控制信号。因为高压侧电路采用浮动电源，在快速的开关转换中，对寄生电容的充放电过程中，高压电平转换电路中会形成位移电流，并在高压侧的电阻上形成压降，即共模噪声，该电压信号容易触发后级电路，造成错误状态导致电路损坏或烧毁，针对该情况，一般采用脉冲滤波电路将该噪声消除，像飞兆半导体一般采用模拟滤波电路来滤出噪声信号，其他一些公司如三菱等，采用数字滤波器来滤出噪声，等等。

无论采用上述哪种方式都对消除共模噪声有一定的效果，如图1所示，其为现有技术中的一种抗噪声的高侧驱动电路，其包括双脉冲产生电路、噪声滤波电路、RS触发器及输出驱动电路，图2为图1中的抗噪声的高侧驱动电路中的噪声滤波电路的电路图，

在实际电路实现中，为了使噪声更有效的被滤出，一般都在设计中尽可能的匹配器件，使的内部的噪声特性一致，更容易滤除，但实际制作还是会存在工艺偏差，导致电路中存在失调噪声。图1、2中的这种抗噪声的高侧驱动电路虽然采用一个异或功能的结构来消除共模噪声，但对于失调噪声却不能抑制，仍可能传导到后级，从而影响电路控制的准确性。

发明内容

本发明的目的是克服至少一个上述现有技术的缺点，提供了一种抗干扰效果好、性能稳定的信号整形电路及相应的栅极驱动电路。

为了实现上述目的或其他目的，本发明的信号整形电路及相应的栅极驱动电路如下：

该信号整形电路，其主要特点是，包括开启信号整形模块及关断信号整形模块；

其中，所述的开启信号整形模块包括第一PMOS管、第一NMOS管、第二NMOS管、第一电阻、第二电阻、第一电容及第一反相器；

所述的第一PMOS管的栅极与第一输入信号相连接，所述的第一PMOS管的漏极分别与所述的第一电阻的第一端、所述的第一电容的第一端及所述的第二NMOS管的栅极相连接，所述的第一PMOS管的源极与所述的第一NMOS管的源极相连接；

所述的第一NMOS管的栅极与第二输入信号相连接，所述的第一NMOS管的漏极与所述的第二电阻的第一端均与参考电压相连接；

所述的第二NMOS管的漏极与所述的第二电阻的第二端相连接，所述的第二NMOS管的源极、所述的第一电阻的第二端及所述的第一电容的第二端均接地；

所述的第一反相器的输入端与所述的第二电阻的第二端相连接，所述的第一反相器的电压端与所述的参考电压相连接，所述的第一反相器的接地端接地，所述的第一反相器的输出端构成所述的信号整形电路的第一输出端；

所述的关断信号整形模块包括第二PMOS管、第三NMOS管、第四NMOS管、第三电阻、第四电阻、第二电容及第二反相器；

所述的第二PMOS管的栅极与所述的第二输入信号相连接，所述的第二PMOS管的漏极分别与所述的第三电阻的第一端、所述的第二电容的第一端及所述的第四NMOS管的栅极相连接，所述的第二PMOS管的源极与所述的第三NMOS管的源极相连接；

所述的第三NMOS管的栅极与所述的第一输入信号相连接，所述的第三NMOS管的漏极与所述的第四电阻的第一端均与所述的参考电压相连接；

所述的第四NMOS管的漏极与所述的第四电阻的第二端相连接，所述的第四NMOS管的源极、所述的第三电阻的第二端及所述的第二电容的第二端均接地；

所述的第二反相器的输入端与所述的第四电阻的第二端相连接，所述的第二反相器的电压端与所述的参考电压相连接，所述的第二反相器的接地端接地，所述的第二反相器的输出端构成所述的信号整形电路的第二输出端。

较佳地，所述的开启信号整形模块还包括第三PMOS管、第五NMOS管、第六NMOS管及第五电阻；

所述的第三PMOS管的栅极与所述的第二输入信号相连接，所述的第三PMOS管的漏极分别与所述的第五NMOS管的漏极、栅极及所述的第六NMOS管的栅极相连接；所述的第三PMOS管的源极通过所述的第五电阻与所述的参考电压相连接；

所述的第五NMOS管的源极和第六NMOS管的源极均接地；

所述的第六NMOS管的漏极与所述的第一PMOS管的漏极相连接；

所述的关断信号整形模块还包括第四PMOS管、第七NMOS管、第八NMOS管及第六电阻；

所述的第四PMOS管的栅极与所述的第一输入信号相连接，所述的第四PMOS管的漏极分别与所述的第七NMOS管的漏极、栅极及所述的第八NMOS管的栅极相连接；所述的第四PMOS管的源极通过所述的第六电阻与所述的参考电压相连接；

所述的第七NMOS管的源极和第八NMOS管的源极均接地；

所述的第八NMOS管的漏极与所述的第二PMOS管的漏极相连接。

该具有所述的信号整形电路的栅极驱动电路，其主要特点是，所述的栅极驱动电路还包括：

脉冲产生电路，用于根据输入信号产生开启脉冲信号及关闭脉冲信号；

电平移位电路，用于将所述的开启脉冲信号及关闭脉冲信号转换为所述的第一输入信号及第二输入信号输送给所述的信号整形电路；

噪声滤波电路，用于进一步消除所述的信号整形电路输出的信号中的短脉冲噪声；

输出级驱动电路与所述的噪声滤波电路相连接。

较佳地，所述的电平移位电路包括第九NMOS管及第十NMOS管，

所述的第九NMOS管的栅极接所述的开启脉冲信号，所述的第九NMOS管的源极接地，所述的第九NMOS管的漏极通过第七电阻与所述的参考电压相连接；

所述的第九NMOS管的漏极还作为所述的电平移位电路的第一输出端，输出所述的第一输入信号；

所述的第十NMOS管的栅极接所述的关闭脉冲信号，所述的第十NMOS管的源极接地，所述的第十NMOS管的漏极通过第八电阻与所述的参考电压相连接；

所述的第十NMOS管的漏极还作为所述的电平移位电路的第二输出端，输出所述的第二输入信号。

更佳地，所述的电平移位电路还包括第一稳压二极管及第二稳压二极管；

所述的第一稳压二极管的阳极与所述的第九NMOS管的漏极相连接，所述的第一稳压二极管的阴极与所述的参考电压相连接；

所述的第二稳压二极管的阳极与所述的第十NMOS管的漏极相连接，所述的第二稳压二极管的阴极与所述的参考电压相连接。

较佳地，所述的噪声滤波电路包括第一反相器链、第九电阻、第三电容、第一施密特触发器、第二反相器链、第十电阻、第四电容及第二施密特触发器；

所述的第一反相器链的输入端与所述的信号整形电路的第一输出端相连接，所述的第一反相器链的输出端与所述的第九电阻的第一端相连接，所述的第九电阻的第二端分别与所述的第三电容的第一端及所述的第一施密特触发器的输入端相连接，所述的第三电容的第二端接地，所述的第一施密特触发器的输出端构成所述的噪声滤波电路的第一输出端，并与所述的输出级驱动电路的第一输入端相连接；

所述的第二反相器链的输入端与所述的信号整形电路的第二输出端相连接，所述的第二反相器链的输出端与所述的第十电阻的第一端相连接，所述的第十电阻的第二端分别与所述的第四电容的第一端及所述的第二施密特触发器的输入端相连接，所述的第四电容的第二端接地，所述的第二施密特触发器的输出端构成所述的噪声滤波电路的第二输出端，并与所述的输出级驱动电路的第二输入端相连接；

所述的第一反相器链、第二反相器及第一施密特触发器的电源端均与所述的参考电压相连接；

所述的第一反相器链、第二反相器及第一施密特触发器的接地端均接地。

更佳地，所述的输出级驱动电路包括第一与非门、第三反相器链、第五PMOS管、第十一电阻、第二与非门、第四反相器链、第十一NMOS管及第十二电阻；

所述的第一与非门的第一端构成所述的输出级驱动电路的第一输入端，所述的第一与非门的输出端分别与所述的第三反相器链的输入端及所述的第二与非门的第二端相连接，所述的第三反相器链的输出端与所述的第五PMOS管的栅极相连接，所述的第五PMOS管的源极与所述的参考电压相连接，所述的第五PMOS管的漏极与所述的第十一电阻的第一端相连接；

所述的第二与非门的第一端构成所述的输出级驱动电路的第二输入端，所述的第二与非门的输出端分别与所述的第四反相器链的输入端及所述的第一与非门的第二端相连接，所述的第四反相器链的输出端与所述的第十一NMOS管的栅极相连接，所述的第十一NMOS管的源极接地，所述的第十一NMOS管的漏极与所述的第十二电阻的第一端相连接；

所述的第十一电阻的第二端与所述的第十二电阻的第二端共同构成所述的输出级驱动电路的输出端；

所述的第一与非门、第三反相器链、第二与非门及第四反相器链的电源端均与所述的参考电压相连接；

所述的第一与非门、第三反相器链、第二与非门及第四反相器链的接地端均接地。

更佳地，所述的输出级驱动电路包括第三与非门、第四与非门、第五反相器链、第六反相器链、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第六PMOS管、第七PMOS管、第八PMOS管及第九PMOS管；

所述的第三与非门的第一端构成所述的输出级驱动电路的第一输入端，所述的第三与非门的输出端分别与所述的第五反相器链的输入端及所述的第四与非门的第二端相连接；

所述的第四与非门的第一端构成所述的输出级驱动电路的第二输入端，所述的第四与非门的输出端与所述的第三与非门的第二端相连接；

所述的第五反相器链的输出端分别与所述的第六反相器链的输入端、第七PMOS管的栅极及第十四NMOS管的栅极相连接；

所述的第六反相器链的输出端分别与所述的第十二NMOS管的漏极、第十三NMOS管的栅极、第六PMOS管的漏极及第八PMOS管的栅极相连接；

所述的第七PMOS管的漏极分别与所述的第十三NMOS管的漏极、第九PMOS管的栅极及第六PMOS管的栅极相连接；

所述的第十四NMOS管的漏极分别与所述的第八PMOS管的漏极、第十五NMOS管的栅极及第十二NMOS管的栅极相连接；

所述的第七PMOS管的源极、第八PMOS管的源极及第九PMOS管的源极均与所述的参考电压相连接；

所述的第十二NMOS管的源极、第十三NMOS管的源极、第十四NMOS管的源极及第十五NMOS管的源极均接地；

所述的第九PMOS管的漏极及所述的第十五NMOS管的漏极共同构成所述的输出级驱动电路的输出端；

所述的第三与非门、第四与非门、第五反相器链及第六反相器链的电源端均与所述的参考电压相连接；

所述的第三与非门、第四与非门、第五反相器链及第六反相器链的接地端均接地。

该信号整形电路加入了额外的NMOS管，提高了对输入差分信号幅度的要求，且通过在电路中设置并联的电阻与电容，使得输入的差分信号幅值需要超过一定的值，且持续一定时间，才会被认定为触发信号，将一些干扰或器件失配造成的失调噪声有效地滤除掉，采用该信号整形电路的栅极驱动电路还包括脉冲产生电路、电平移位电路、噪声滤波电路及输出级驱动电路，通过这几个电路的配合可以有效滤除失调噪声和共模噪声。采用本发明的信号整形电路及相应的栅极驱动电路，可以使得电路更可靠的工作，性能更稳定。

附图说明

图1为现有技术中的抗噪声的高侧驱动电路的原理图。

图2为图1中的抗噪声的高侧驱动电路中的噪声滤波电路的电路图。

图3为一实施例中本发明的信号整形电路的结构示意图。

图4为另一实施例中本发明的信号整形电路的结构示意图。

图5为一实施例中本发明的栅极驱动电路的原理图。

图6为一实施例中本发明的栅极驱动电路中的噪声滤波电路及输出级驱动电路的结构示意图。

图7为一实施例中本发明的栅极驱动电路中的输出级驱动电路的结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面结合具体实施例对本发明作进一步的详细描述。

如图3所示，在一实施例中，本发明的信号整形电路，包括开启信号整形模块及关断信号整形模块；

其中，所述的开启信号整形模块包括第一PMOS管MP1、第一NMOS管MN1、第二NMOS管MN2、第一电阻R1、第二电阻R2、第一电容C1及第一反相器INV1；

所述的第一PMOS管MP1的栅极与第一输入信号Vput1相连接，所述的第一PMOS管MP1的漏极分别与所述的第一电阻R1的第一端、所述的第一电容C1的第一端及所述的第二NMOS管MN2的栅极相连接，所述的第一PMOS管MP1的源极与所述的第一NMOS管MN1的源极相连接；

所述的第一NMOS管MN1的栅极与第二输入信号Vput2相连接，所述的第一NMOS管MN1的漏极和所述的第二电阻R2的第一端均与参考电压VB相连接；

所述的第二NMOS管MN2的漏极与所述的第二电阻R2的第二端相连接，所述的第二NMOS管MN2的源极、所述的第一电阻R1的第二端及所述的第一电容C1的第二端均接地；

所述的第一反相器INV1的输入端与所述的第二电阻R2的第二端相连接，所述的第一反相器INV1的电压端与所述的参考电压VB相连接，所述的第一反相器INV1的接地端接地，所述的第一反相器INV1的输出端构成所述的信号整形电路的第一输出端；

所述的关断信号整形模块包括第二PMOS管MP2、第三NMOS管MN3、第四NMOS管MN4、第三电阻R3、第四电阻R4、第二电容C2及第二反相器INV2；

所述的第二PMOS管MP2的栅极与所述的第二输入信号Vput2相连接，所述的第二PMOS管MP2的漏极分别与所述的第三电阻R3的第一端、所述的第二电容C2的第一端及所述的第四NMOS管MN4的栅极相连接，所述的第二PMOS管MP2的源极与所述的第三NMOS管MN3的源极相连接；

所述的第三NMOS管MN3的栅极与所述的第一输入信号Vput1相连接，所述的第三NMOS管MN3的漏极和所述的第四电阻R4的第一端均与所述的参考电压VB相连接；

所述的第四NMOS管MN4的漏极与所述的第四电阻R4的第二端相连接，所述的第四NMOS管MN4的源极、所述的第三电阻R3的第二端及所述的第二电容C2的第二端均接地；

所述的第二反相器INV2的输入端与所述的第四电阻R4的第二端相连接，所述的第二反相器INV2的电压端与所述的参考电压VB相连接，所述的第二反相器INV2的接地端接地，所述的第二反相器INV2的输出端构成所述的信号整形电路的第二输出端。

如图4所示，在另一实施例中，本发明的信号整形电路在图1中的电路的基础上，在所述的开启信号整形模块中还设有第三PMOS管MP3、第五NMOS管MN5、第六NMOS管MN6及第五电阻R5；

所述的第三PMOS管MP3的栅极与所述的第二输入信号Vput2相连接，所述的第三PMOS管MP3的漏极分别与所述的第五NMOS管MN5的漏极、栅极及所述的第六NMOS管MN6的栅极相连接；所述的第三PMOS管MP3的源极通过所述的第五电阻R5与所述的参考电压VB相连接；

所述的第五NMOS管MN5的源极和第六NMOS管MN6的源极均接地；

所述的第六NMOS管MN6的漏极与所述的第一PMOS管MP1的漏极相连接；

在所述的关断信号整形模块中还设有第四PMOS管MP4、第七NMOS管MN7、第八NMOS管MN8及第六电阻R6；

所述的第四PMOS管MP4的栅极与所述的第一输入信号Vput1相连接，所述的第四PMOS管MP4的漏极分别与所述的第七NMOS管MN7的漏极、栅极及所述的第八NMOS管MN8的栅极相连接；所述的第四PMOS管MP4的源极通过所述的第六电阻R6与所述的参考电压VB相连接；

所述的第七NMOS管MN7的源极和第八NMOS管MN8的源极均接地；

所述的第八NMOS管MN8的漏极与所述的第二PMOS管MP2的漏极相连接。

图4实施例中的信号整形电路性能优于图3实施例中的信号整形电路，图3中的电路也能根据第一输入信号Vput1及第二输入信号Vput2输出对应的信号，实现消除失调噪音的效果，但由于图3中电路仅能通过第一电阻R1及第三电阻R3提供下拉，下拉能力较弱，抗干扰性不如图4实施例中的信号整形电路。

下面结合图4中的上半部分电路对信号整形电路的工作原理进行说明：

从图4可以看出，该电路的上半部分，即开启信号整形模块，包括第一PMOS管MP1、第一NMOS管MN1、第二NMOS管MN2、第一电阻R1、第二电阻R2、第一电容C1、第一反相器INV1、第三PMOS管MP3、第五NMOS管MN5、第六NMOS管MN6及第五电阻R5；其中，第一PMOS管MP1、第一NMOS管MN1、第三PMOS管MP3、第五NMOS管MN5及第六NMOS管MN6组成信号输入级结构，第五NMOS管MN5及第六NMOS管MN6组成电流镜，第一PMOS管MP1与第三PMOS管MP3构成差分对输入结构，如图4所示，在第一PMOS管MP1上串联一第一NMOS管MN1，并在第一NMOS管MN1与第三PMOS管MP3的栅极接入相同的输入信号；

如果电路中没有第一NMOS管MN1，那么第一输入信号Vput1及第二输入信号Vput2输入，构成差分信号时，很容易被识别并传送到第二级产生输出信号；而在电路中加入第一NMOS管MN1，第一输入信号Vput1及第二输入信号Vput2的差值至少需要超过第一PMOS管MP1与第一NMOS管MN1的阈值和(假设第一NMOS管MN1的阈值为Vthn1，第一PMOS管MP1与第三PMOS管MP3的阈值均为Vthp1，那么第一PMOS管MP1与第一NMOS管MN1的阈值和为Vthn1+Vthp1)，才能使得第一PMOS管MP1和第一NMOS管MN1同时导通，而电路中还设有第一电阻R1及第一电容C1，因此，需要输入到电路中的差分信号幅值超过第一PMOS管MP1与第一NMOS管MN1的阈值和，并持续一定时间才能产生第二级的输入信号，由此，一些干扰或器件失配造成的失调噪声可以有效被滤除。

由于，关断信号整形模块的结构及工作原理与开启信号整形模块的结构与工作原理近似，因此，在此不再赘述。

图3、4中的信号整形电路的第一输出端及第二输出端均与后级噪声滤波电路相连接，在其他实施例中，上述信号整形电路也可应用于其他情况中，并与后级对应的电路相连接。

如图5所示，在包括上述信号整形电路的栅极驱动电路中，还包括：

脉冲产生电路，用于根据输入信号Vi产生开启脉冲信号Von及关闭脉冲信号Voff，该脉冲产生电路为一双脉冲产生电路，其中，开启脉冲信号Von和关闭脉冲信号Voff分别在输入信号Vi的上升沿或下降沿产生；

电平移位电路，用于将所述的开启脉冲信号Von及关闭脉冲信号Voff转换为所述的第一输入信号Vput1及第二输入信号Vput2输送给所述的信号整形电路，即将开启脉冲信号Von及关闭脉冲信号Voff转移到高电平电路侧成为第一输入信号Vput1及第二输入信号Vput2；

在该实施例中，所述的电平移位电路包括第九NMOS管MN9及第十NMOS管MN10，且第九NMOS管MN9及第十NMOS管MN10是两个高压的NMOS管，所述的第九NMOS管MN9的栅极接所述的开启脉冲信号Von，所述的第九NMOS管MN9的源极接地，所述的第九NMOS管MN9的漏极分别与所述的第七电阻R7的第一端及第一稳压管Z1的阳极相连接，所述的第七电阻R7的第二端及所述的第一稳压管Z1的阴极均与所述的参考电压VB相连接；

所述的第九NMOS管MN9的漏极还作为所述的电平移位电路的第一输出端，输出所述的第一输入信号Vput1；

所述的第十NMOS管MN10的栅极接所述的关闭脉冲信号Voff，所述的第十NMOS管MN10的源极接地，所述的第十NMOS管MN10的漏极分别与所述的第八电阻R8的第一端及第二稳压管Z2的阳极相连接，所述的第八电阻R8的第二端及所述的第二稳压管Z2的阴极均与所述的参考电压VB相连接；

所述的第十NMOS管MN10的漏极还作为所述的电平移位电路的第二输出端，输出所述的第二输入信号Vput2；

该电平移位电路的工作原理为：

当第九NMOS管MN9导通时，产生下拉电流通过第七电阻R7，产生相对于参考电压VB的电压信号——第一输入信号Vput1，当第十NMOS管MN10导通时，产生下拉电流通过第八电阻R8，产生相对于参考电压VB的电压信号——第二输入信号Vput2，第一稳压管Z1及第二稳压管Z2用于箝位，防止第一输入信号Vput1和第二输入信号Vput2相对于参考电压VB下降太多，损害电路。

噪声滤波电路，用于进一步消除所述的信号整形电路输出的信号中的短脉冲噪声；

在该实施例中，所述的噪声滤波电路包括第一反相器链、第九电阻R9、第三电容C3、第一施密特触发器SIMT1、第二反相器链、第十电阻R10、第四电容C4及第二施密特触发器SIMT2；

所述的第一反相器链的输入端与所述的信号整形电路的第一输出端相连接，所述的第一反相器链的输出端与所述的第九电阻R9的第一端相连接，所述的第九电阻R9的第二端分别与所述的第三电容C3的第一端及所述的第一施密特触发器SIMT1的输入端相连接，所述的第三电容C3的第二端接地，所述的第一施密特触发器SIMT1的输出端构成所述的噪声滤波电路的第一输出端，并与所述的输出级驱动电路的第一输入端相连接；

所述的第二反相器链的输入端与所述的信号整形电路的第二输出端相连接，所述的第二反相器链的输出端与所述的第十电阻R10的第一端相连接，所述的第十电阻R10的第二端分别与所述的第四电容C4的第一端及所述的第二施密特触发器SIMT2的输入端相连接，所述的第四电容C4的第二端接地，所述的第二施密特触发器SIMT2的输出端构成所述的噪声滤波电路的第二输出端，并与所述的输出级驱动电路的第二输入端相连接；

所述的第一反相器链、第二反相器及第一施密特触发器SIMT1的电源端均与所述的参考电压VB相连接；

所述的第一反相器链、第二反相器及第一施密特触发器SIMT1的接地端均接地。

在该实施例中的噪声滤波电路中，通过第九电阻R9与第三电容C3(第十电阻R10与第四电容C4)组成滤波电路，对前级信号整形电路输出的信号进行进一步地滤波，消除短脉冲噪声信号。

输出级驱动电路与所述的噪声滤波电路相连接，并输出栅极驱动信号OUT；

在该实施例中，所述的输出级驱动电路包括第一与非门NAND1、第三反相器链、第五PMOS管MP5、第十一电阻R11、第二与非门NAND2、第四反相器链、第十一NMOS管MN11及第十二电阻R12；

所述的第一与非门NAND1的第一端构成所述的输出级驱动电路的第一输入端，所述的第一与非门NAND1的输出端分别与所述的第三反相器链的输入端及所述的第二与非门NAND2的第二端相连接，所述的第三反相器链的输出端与所述的第五PMOS管MP5的栅极相连接，所述的第五PMOS管MP5的源极与所述的参考电压VB相连接，所述的第五PMOS管MP5的漏极与所述的第十一电阻R11的第一端相连接；

所述的第二与非门NAND2的第一端构成所述的输出级驱动电路的第二输入端，所述的第二与非门NAND2的输出端分别与所述的第四反相器链的输入端及所述的第一与非门NAND1的第二端相连接，所述的第四反相器链的输出端与所述的第十一NMOS管MN11的栅极相连接，所述的第十一NMOS管MN11的源极接地，所述的第十一NMOS管MN11的漏极与所述的第十二电阻R12的第一端相连接；

所述的第十一电阻R11的第二端与所述的第十二电阻R12的第二端共同构成所述的输出级驱动电路的输出端；

所述的第一与非门NAND1、第三反相器链、第二与非门NAND2及第四反相器链的电源端均与所述的参考电压VB相连接；

所述的第一与非门NAND1、第三反相器链、第二与非门NAND2及第四反相器链的接地端均接地。

该电路中通过第一与非门NAND1、第二与非门NAND2组成RS触发可以有效锁定并保存有效的脉冲输入信号，经过后级第五PMOS管、第十一NMOS管、第十一电阻R11及第十二电阻R12产生最终的栅极驱动信号OUT。

该实施例中的噪声滤波电路与输出级驱动电路的结构可参阅图6所示，其中，第一反相器链、第二反相器链、第三反相器链及第四反相器链均可由级联的反相器构成，图6中的噪声滤波电路中的A、B两端分别与图3或图4中的A、B两端对应连接。

在另一实施例中，所述的输出级驱动电路也可由图7中的电路沟槽，其包括第三与非门NAND3、第四与非门NAND4、第五反相器链、第六反相器链、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8及第九PMOS管MP9；

所述的第三与非门NAND3的第一端构成所述的输出级驱动电路的第一输入端，所述的第三与非门NAND3的输出端分别与所述的第五反相器链的输入端及所述的第四与非门NAND4的第二端相连接；

所述的第四与非门NAND4的第一端构成所述的输出级驱动电路的第二输入端，所述的第四与非门NAND4的输出端与所述的第三与非门NAND3的第二端相连接；

所述的第五反相器链的输出端分别与所述的第六反相器链的输入端、第七PMOS管MP7的栅极及第十四NMOS管MN14的栅极相连接；

所述的第六反相器链的输出端分别与所述的第十二NMOS管MN12的漏极、第十三NMOS管MN13的栅极、第六PMOS管MP6的漏极及第八PMOS管MP8的栅极相连接；

所述的第七PMOS管MP7的漏极分别与所述的第十三NMOS管MN13的漏极、第九PMOS管MP9的栅极及第六PMOS管MP6的栅极相连接；

所述的第十四NMOS管MN14的漏极分别与所述的第八PMOS管MP8的漏极、第十五NMOS管MN15的栅极及第十二NMOS管MN12的栅极相连接；

所述的第七PMOS管MP7的源极、第八PMOS管MP8的源极及第九PMOS管MP9的源极均与所述的参考电压VB相连接；

所述的第十二NMOS管MN12的源极、第十三NMOS管MN13的源极、第十四NMOS管MN14的源极及第十五NMOS管MN15的源极均接地；

所述的第九PMOS管MP9的漏极及所述的第十五NMOS管MN15的漏极共同构成所述的输出级驱动电路的输出端；

所述的第三与非门NAND3、第四与非门NAND4、第五反相器链及第六反相器链的电源端均与所述的参考电压VB相连接；

所述的第三与非门NAND3、第四与非门NAND4、第五反相器链及第六反相器链的接地端均接地；

其中，第五反相器链及第六反相器链均可由级联的反相器构成。

该实施例中的输出级驱动电路分别对第九PMOS管MP9和第十五NMOS管MN9进行控制，可避免穿通电流损害输出级电路，并利用两级反相器链(第五反相器链即第六反相器链)产生极短的死区时间，且通过第六PMOS管MP6和第十二NMOS管MN12起到箝位作用，避免输出级电路中的器件的栅极驱动信号出现交叉而带来穿通电流导致器件损坏的问题，在保证可靠性的同时有极小的传输延时，电路噪声小，该控制电路可以适应不同的应用环境，可靠性高。

该实施例中的栅极驱动电路可针对高压栅驱动电路共模噪声处理的不足，实现抗噪声干扰，并降低失调噪声的影响，使得电路更可靠的工作，且该电路结构简单、性能稳定，适应性强。

该信号整形电路加入了额外的NMOS管，提高了对输入差分信号幅度的要求，且通过在电路中设置并联的电阻与电容，使得输入的差分信号幅值需要超过一定的值，且持续一定时间，才会被认定为触发信号，将一些干扰或器件失配造成的失调噪声有效地滤除掉，采用该信号整形电路的栅极驱动电路还包括脉冲产生电路、电平移位电路、噪声滤波电路及输出级驱动电路，通过这几个电路的配合可以有效滤除失调噪声和共模噪声。采用本发明的信号整形电路及相应的栅极驱动电路，可以使得电路更可靠的工作，性能更稳定。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (8)

1.一种信号整形电路，其特征在于，包括开启信号整形模块及关断信号整形模块；

其中，所述的开启信号整形模块包括第一PMOS管、第一NMOS管、第二NMOS管、第一电阻、第二电阻、第一电容及第一反相器；

所述的第一PMOS管的栅极与第一输入信号相连接，所述的第一PMOS管的漏极分别与所述的第一电阻的第一端、所述的第一电容的第一端及所述的第二NMOS管的栅极相连接，所述的第一PMOS管的源极与所述的第一NMOS管的源极相连接；

所述的第一NMOS管的栅极与第二输入信号相连接，所述的第一NMOS管的漏极和所述的第二电阻的第一端均与参考电压相连接；

所述的第二NMOS管的漏极与所述的第二电阻的第二端相连接，所述的第二NMOS管的源极、所述的第一电阻的第二端及所述的第一电容的第二端均接地；

所述的第一反相器的输入端与所述的第二电阻的第二端相连接，所述的第一反相器的电压端与所述的参考电压相连接，所述的第一反相器的接地端接地，所述的第一反相器的输出端构成所述的信号整形电路的第一输出端；

所述的关断信号整形模块包括第二PMOS管、第三NMOS管、第四NMOS管、第三电阻、第四电阻、第二电容及第二反相器；

所述的第二PMOS管的栅极与所述的第二输入信号相连接，所述的第二PMOS管的漏极分别与所述的第三电阻的第一端、所述的第二电容的第一端及所述的第四NMOS管的栅极相连接，所述的第二PMOS管的源极与所述的第三NMOS管的源极相连接；

所述的第三NMOS管的栅极与所述的第一输入信号相连接，所述的第三NMOS管的漏极和所述的第四电阻的第一端均与所述的参考电压相连接；

所述的第四NMOS管的漏极与所述的第四电阻的第二端相连接，所述的第四NMOS管的源极、所述的第三电阻的第二端及所述的第二电容的第二端均接地；

所述的第二反相器的输入端与所述的第四电阻的第二端相连接，所述的第二反相器的电压端与所述的参考电压相连接，所述的第二反相器的接地端接地，所述的第二反相器的输出端构成所述的信号整形电路的第二输出端。

2.根据权利要求1所述的信号整形电路，其特征在于，

所述的开启信号整形模块还包括第三PMOS管、第五NMOS管、第六NMOS管及第五电阻；

所述的第三PMOS管的栅极与所述的第二输入信号相连接，所述的第三PMOS管的漏极分别与所述的第五NMOS管的漏极、栅极及所述的第六NMOS管的栅极相连接；所述的第三PMOS管的源极通过所述的第五电阻与所述的参考电压相连接；

所述的第五NMOS管的源极和第六NMOS管的源极均接地；

所述的第六NMOS管的漏极与所述的第一PMOS管的漏极相连接；

所述的关断信号整形模块还包括第四PMOS管、第七NMOS管、第八NMOS管及第六电阻；

所述的第四PMOS管的栅极与所述的第一输入信号相连接，所述的第四PMOS管的漏极分别与所述的第七NMOS管的漏极、栅极及所述的第八NMOS管的栅极相连接；所述的第四PMOS管的源极通过所述的第六电阻与所述的参考电压相连接；

所述的第七NMOS管的源极和第八NMOS管的源极均接地；

所述的第八NMOS管的漏极与所述的第二PMOS管的漏极相连接。

3.一种具有权利要求1或2中所述的信号整形电路的栅极驱动电路，其特征在于，所述的栅极驱动电路还包括：

脉冲产生电路，用于根据输入信号产生开启脉冲信号及关闭脉冲信号；

电平移位电路，用于将所述的开启脉冲信号及关闭脉冲信号转换为所述的第一输入信号及第二输入信号输送给所述的信号整形电路；

噪声滤波电路，用于进一步消除所述的信号整形电路输出的信号中的短脉冲噪声；

输出级驱动电路与所述的噪声滤波电路相连接。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述的电平移位电路包括第九NMOS管及第十NMOS管，

所述的第九NMOS管的栅极接所述的开启脉冲信号，所述的第九NMOS管的源极接地，所述的第九NMOS管的漏极通过第七电阻与所述的参考电压相连接；

所述的第九NMOS管的漏极还作为所述的电平移位电路的第一输出端，输出所述的第一输入信号；

所述的第十NMOS管的栅极接所述的关闭脉冲信号，所述的第十NMOS管的源极接地，所述的第十NMOS管的漏极通过第八电阻与所述的参考电压相连接；

所述的第十NMOS管的漏极还作为所述的电平移位电路的第二输出端，输出所述的第二输入信号。

5.根据权利要求4所述的栅极驱动电路，其特征在于，所述的电平移位电路还包括第一稳压二极管及第二稳压二极管；

所述的第一稳压二极管的阳极与所述的第九NMOS管的漏极相连接，所述的第一稳压二极管的阴极与所述的参考电压相连接；

所述的第二稳压二极管的阳极与所述的第十NMOS管的漏极相连接，所述的第二稳压二极管的阴极与所述的参考电压相连接。

6.根据权利要求3所述的栅极驱动电路，其特征在于，所述的噪声滤波电路包括第一反相器链、第九电阻、第三电容、第一施密特触发器、第二反相器链、第十电阻、第四电容及第二施密特触发器；

所述的第一反相器链的输入端与所述的信号整形电路的第一输出端相连接，所述的第一反相器链的输出端与所述的第九电阻的第一端相连接，所述的第九电阻的第二端分别与所述的第三电容的第一端及所述的第一施密特触发器的输入端相连接，所述的第三电容的第二端接地，所述的第一施密特触发器的输出端构成所述的噪声滤波电路的第一输出端，并与所述的输出级驱动电路的第一输入端相连接；

所述的第二反相器链的输入端与所述的信号整形电路的第二输出端相连接，所述的第二反相器链的输出端与所述的第十电阻的第一端相连接，所述的第十电阻的第二端分别与所述的第四电容的第一端及所述的第二施密特触发器的输入端相连接，所述的第四电容的第二端接地，所述的第二施密特触发器的输出端构成所述的噪声滤波电路的第二输出端，并与所述的输出级驱动电路的第二输入端相连接；

所述的第一反相器链、第二反相器及第一施密特触发器的电源端均与所述的参考电压相连接；

所述的第一反相器链、第二反相器及第一施密特触发器的接地端均接地。

7.根据权利要求6所述的栅极驱动电路，其特征在于，所述的输出级驱动电路包括第一与非门、第三反相器链、第五PMOS管、第十一电阻、第二与非门、第四反相器链、第十一NMOS管及第十二电阻；

所述的第一与非门的第一端构成所述的输出级驱动电路的第一输入端，所述的第一与非门的输出端分别与所述的第三反相器链的输入端及所述的第二与非门的第二端相连接，所述的第三反相器链的输出端与所述的第五PMOS管的栅极相连接，所述的第五PMOS管的源极与所述的参考电压相连接，所述的第五PMOS管的漏极与所述的第十一电阻的第一端相连接；

所述的第二与非门的第一端构成所述的输出级驱动电路的第二输入端，所述的第二与非门的输出端分别与所述的第四反相器链的输入端及所述的第一与非门的第二端相连接，所述的第四反相器链的输出端与所述的第十一NMOS管的栅极相连接，所述的第十一NMOS管的源极接地，所述的第十一NMOS管的漏极与所述的第十二电阻的第一端相连接；

所述的第十一电阻的第二端与所述的第十二电阻的第二端共同构成所述的输出级驱动电路的输出端；

所述的第一与非门、第三反相器链、第二与非门及第四反相器链的电源端均与所述的参考电压相连接；

所述的第一与非门、第三反相器链、第二与非门及第四反相器链的接地端均接地。

8.根据权利要求6所述的栅极驱动电路，其特征在于，所述的输出级驱动电路包括第三与非门、第四与非门、第五反相器链、第六反相器链、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第六PMOS管、第七PMOS管、第八PMOS管及第九PMOS管；

所述的第三与非门的第一端构成所述的输出级驱动电路的第一输入端，所述的第三与非门的输出端分别与所述的第五反相器链的输入端及所述的第四与非门的第二端相连接；

所述的第四与非门的第一端构成所述的输出级驱动电路的第二输入端，所述的第四与非门的输出端与所述的第三与非门的第二端相连接；

所述的第五反相器链的输出端分别与所述的第六反相器链的输入端、第七PMOS管的栅极及第十四NMOS管的栅极相连接；

所述的第六反相器链的输出端分别与所述的第十二NMOS管的漏极、第十三NMOS管的栅极、第六PMOS管的漏极及第八PMOS管的栅极相连接；

所述的第七PMOS管的漏极分别与所述的第十三NMOS管的漏极、第九PMOS管的栅极及第六PMOS管的栅极相连接；

所述的第十四NMOS管的漏极分别与所述的第八PMOS管的漏极、第十五NMOS管的栅极及第十二NMOS管的栅极相连接；

所述的第七PMOS管的源极、第八PMOS管的源极及第九PMOS管的源极均与所述的参考电压相连接；

所述的第十二NMOS管的源极、第十三NMOS管的源极、第十四NMOS管的源极及第十五NMOS管的源极均接地；

所述的第九PMOS管的漏极及所述的第十五NMOS管的漏极共同构成所述的输出级驱动电路的输出端；

所述的第三与非门、第四与非门、第五反相器链及第六反相器链的电源端均与所述的参考电压相连接；

所述的第三与非门、第四与非门、第五反相器链及第六反相器链的接地端均接地。

Images