CN108288963A - 噪声消除电路及低延时高压侧驱动电路 - Google Patents

Abstract

本发明公开了噪声消除电路及低延时高压侧驱动电路，属于半桥式功率器件驱动的技术领域。噪声消除电路包括共模电流消除电路和双重互锁结构，通过共模电流消除电路将dv/dt噪声转化为电流并消除其中的共模电流噪声，通过双重互锁结构抽取并消除dv/dt噪声中的差模电流噪声并确定电路状态。采用该噪声消除电路的驱动电路能够正确驱动后级的高压侧电路，既保证了低延时传输特性，又不降低芯片的可靠性性能，并且增强了高压侧电路抗VS负偏压的能力。

Description

噪声消除电路及低延时高压侧驱动电路

技术领域

本发明公开了噪声消除电路及低延时高压侧驱动电路，属于半桥式功率器件驱动的技术领域。

背景技术

高压驱动集成电路（HVIC或高压侧驱动电路）通常用于驱动半桥连接的半导体功率元件（如高功率MOS的栅极），以此进行电机驱动，实现对汽车电子、开关电源等的控制。HVIC的输入端接收来自微型机等的控制信号，而输出用于驱动半桥电路中的高侧功率器件和低侧功率器件的信号。为了使得低电位系统的信号能够驱动高侧功率器件，高压电平移位电路被内置于HVIC中以实现低电压信号到高电压信号的转换，进而实现对马达驱动系统中的高侧功率器件的控制。

参考图1所示的传统高压电平移位电路的原理图。如图1所示，传统高压电平移位电路包括NMOS管M1、NMOS管M2、电阻R1、电阻R2、二极管D3、二极管D4、非门INV12、非门INV13、RS触发器006和栅极驱动电路007。其中，NMOS管M1和NMOS管M2为耐高压MOS管，电阻R1、电阻R2、二极管D3、二极管D4、非门INV12、非门INV13、RS触发器006和栅极驱动电路007中的元件均为能够耐25V电压的低压元件。NMOS管M1和M2的输入为窄脉冲信号，且任何时刻最多只有一个输入信号为有效高电平。传统高压电平移位电路的工作原理如下：当输入信号SET为有效高电平而输入信号RESET为低电平时，NMOS管M2导通，电阻R2与NMOS管M2的连接点SETB被拉低至低电平，反相器INV12输入低电平SETB而输出高电平以置位RS触发器，RS触发器输出高电平，此高电平通过栅极驱动电路007控制开关元件T1；当输入信号RESET为有效高电平而输入信号SET为低电平时，NMOS管M1导通，电阻R1与NMOS管M1的连接点RESETB被拉低至低电平，反相器INV13输入低电平RESETB而输出高电平以复位RS触发器，RS触发器输出低电平，此低电平通过栅极驱动电路007控制开关元件T1。开关元件T1和开关元件T2之间的连接点为高侧浮动地信号VS。

上述的电路结构存在几个问题：当开关二极管T2导通时，高侧浮动地信号VS的电位为0，当开关元件T2关闭后，开关二极管T1不能立即打开，而电感L1上的电流不能突变，故通过开关二极管T1的体二极管D5续流，在电感续流时高侧浮动地信号VS的电位将迅速蹿升至母线电压以上，导致在高侧浮动地信号VS上产生了很高的dv/dt噪声，此噪声经过电容耦合到高侧浮动电源VB上，由于NMOS管M1存在寄生电容C3，NMOS管M2存在寄生电容C4，故dv/dt噪声会在电阻R1上产生R1·C3·dv/dt的压降，在电阻R2上产生R2·C4·dv/dt的压降，若R1与R2的阻值相等，则dv/dt噪声在电阻上产生的压降相等，称此时dv/dt噪声招致的噪声为共模噪声；若R1与R2的阻值不相等，则dv/dt噪声在电阻上产生的压降不相等，称此时dv/dt噪声招致的噪声为差模噪声。在实际应用中，由于工艺偏差等因素的存在，R1与R2的阻值不可能完全相等，故不可忽略差模噪声的影响。共模噪声或者差模噪声的存在将导致SETB端和RESETB端的电压均下降到后级反相器INV12、INV13的阈值电压以下，此时，反相器INV12和INV13均输出高电平给RS触发器的置位端和复位端，使得RS触发器的输出端Q不能输出正确的电平。RS触发器输出端电平的不确定将会引起HVIC芯片的误操作，降低系统的可靠性。因此急需采取措施加以抑制。

针对共模或差模噪声，现有技术通常采用以下几种方式进行消除：

采用复位优先技术设计电平移位电路（见专利Tam D C, Choi C C. Reset dominantlevel-shift circuit for noise immunity: U.S. Patent 5,514,981[P]. 1996-5-7.）。该方案通过将RESET端电阻的阻值设置成高于SET端电阻的阻值、将Set端后级反相器阈值设置成低于Reset端后级反相器阈值。由此，当dv/dt噪声来临时直接选择复位，可消除dv/dt噪声带来的误触发。但是，在此种技术中需要采用滤波器以滤除噪声，增加了电路的延时。

现有技术中，还提供有一种采用数字滤波技术的电平移位电路（见专利：吉田宽，田中良和。功率器件的驱动电路）。该电路采用数字逻辑滤波电路屏蔽噪声。在该技术中，SETB端和RESETB端的信号经过一级反相器后通过两输入与门相与得到一个使能信号，该使能信号分别与SETB端和RESETB端相或非后得到RS触发器的置位端信号和复位端信号。因此，当dv/dt噪声来临时，RS触发器的置位端和复位端均为低电平信号，RS触发器的输出Q将保持上一状态不变。由此，避免了错误信号的产生。但是，在这种电平移位电路中，工艺偏差会导致共模信号周围存在少许差模噪声，从而引起误触发的问题。另外，反相器和两输入与门的阈值电压无法做到完全一样，这也会导致错误电平的产生，从而引起误触发。

现有技术中，还提出有另一种采用V-I-V技术的电平移位电路（见专利Hwang J T,Lee Y K, Kim D H. Gate driver circuit: U.S. Patent 7,432,745[P]. 2008-10-7.）。该电路将图1所示电阻R1和电阻R2上的压降通过V-I转换器转换为电流，再通过I-V转换器转换为电压。由此，该结构不再需要拾取R1和R2上压降的反相器，而只要高侧浮动电源和高侧浮动地之间的电压差（VBS）能够使得V-I转换器正常工作，置位信号SETB和复位信号RESETB就可以被拾取。由此，当共模噪声产生时，R1和R2上的压降转换的电流通过V-I转换器内部的交叉耦合对相互抵消，不再有电流信号输出至I-V转换器。但是，此时输出电平为中间电平，容易引起后级RS触发器误触发，导致芯片可靠性下降。而且，当差模噪声产生时，R1和R2上的压降转换的电流不能通过V-I转换器内部的交叉耦合对完全抵消，故该方案下还需要采用滤波器来消除失配的电流以滤除噪声。但是增加滤波器无疑会增加延时，故采用V-I-V技术的电平移位电路无法达到低延时的要求。

通过上述对现有技术的分析可知，现有技术中均需要加额外的滤波电路以消除由dv/dt引起的噪声，而滤波电路的加入会增加高侧驱动电路中的总延时，进而限制电路的最大工作频率。现有技术中，延时与误触发的问题难以同时解决。因此，目前急需一种能够同时兼顾延时与噪声所造成的误触发的高压侧驱动方案。

发明内容

本发明的发明目的是针对上述背景技术的不足，提供了噪声消除电路及低延时高压侧驱动电路，实现高压侧驱动电路低延时的同时提高了抗dv/dt能力，解决了现有高压侧驱动方案不能同时兼顾低延时和高抗dv/dt能力的技术问题。

本发明为实现上述发明目的采用如下技术方案：

噪声消除电路，包括：

共模电流消除电路，其输入端接前级电平上升移位电路输出的触发信号，其输出端接后级双重互锁结构的输入端，在无电压瞬变噪声时将电平上升移位电路输出的本周期触发信号传递至后级双重互锁结构，在电压瞬变噪声到来时消除电压瞬变噪声中的共模噪声后输出不确定的中间电平至后级双重互锁结构；

双重互锁结构，其输入端接共模电流消除电路的输出端，在无电压瞬变噪声时输出本周期触发信号，在电压瞬变噪声到来时根据上一周期触发信号的电平将共模电流消除电路输出的不确定中间电平拉高或拉低至确定的电平，根据上一周期触发信号的电平抽取共模电流消除电路输出端的差模噪声电流，传输无噪声的触发信号至后级栅极驱动电路。

进一步的，噪声消除电路中的双重互锁结构，包括：

第一重互锁结构，其输入端接共模电流消除电路的输出端，用于锁存共模电流消除电路的输出端的信号并将锁存的信号输出至后级栅极驱动电路；

第二重互锁结构，其输入端接第一重互锁结构的输出端，其输出端接共模电流消除电路的输出端，在无电压瞬变噪声时锁存第一重互锁结构输出端的信号，在电压瞬变噪声到来时，根据上一周期触发信号的电平抽取共模电流消除电路输出端的差模噪声电流，以消除共模电流消除电路输出端电压瞬变噪声中的差模噪声。第二重互锁结构是一个噪声电流抽取装置，可以抽取dv/dt噪声到来时的差模噪声电流，极大的降低了差模噪声信号对输出信号的干扰。

进一步的，噪声消除电路中的共模电流消除电路为一个接在高侧浮动电源和高侧浮动地之间的电流减法器，每个电流减法器由2对桥式连接的开关器件构成。

进一步的，噪声消除电路中的共模电流消除电路包含两个并列接在高侧浮动电源和高侧浮动地之间的电流减法器，每个电流减法器由2对桥式连接的开关器件构成。

进一步的，噪声消除电路中的第一重互锁结构为RS触发器或反相器。

进一步的，噪声消除电路中的第二重互锁结构为开关器件构成的一电流源，具体包括：第五PMOS管、第六PMOS管、第五NMOS管、第六NMOS管、第二反相器、第三反相器，第五PMOS管、第六PMOS管的源极均连接高侧浮动电源，第五PMOS管的栅极接PMOS管偏置电压，第六PMOS管的栅极为第二重互锁结构的输入端，第五PMOS管的漏极连接第三非门的电源端，第六PMOS管的漏极同时连接第六NMOS管漏极以及第二非门的输入端，第五NMOS管和第六NMOS管的源极均连接高侧浮动地，第五NMOS管和第六NMOS管的栅极均接NMOS管偏置电压，第五NMOS管的漏极连接第三非门的地端，第二非门的输出端连接第三非门的输入端，第三非门的输出端作为第二重互锁结构的输出端。

进一步的，噪声消除电路中的第二重互锁结构为包含两个并列接在高侧浮动电源和高侧浮动地之间的电流源，每个电流源包含两桥臂，第一桥臂包含漏极与漏极相连的PMOS管和NMOS管，第二桥臂包含PMOS管、NMOS管以及串接在PMOS管和NMOS管漏极之间的反相器，反相器的输入端与第一桥臂的中点连接，反相器的输出端与一个电流减法器的输出端连接。

低延时高压侧驱动电路，包括：

触发脉冲产生器，将高压侧驱动信号转化为至少2路脉冲信号后输出，

电平上升移位电路，其输入端接触发脉冲产生器的输出端，将至少2路脉冲信号转化为本触发周期的触发信号后输出，

噪声消除电路，其输入端接电平上升移位电路的输出端，其输出端接后级栅极驱动电路，在电压瞬变噪声来临时消除电压瞬变噪声中的共模信号并根据上一周期触发信号的电平抽取消除了共模信号后的触发信号中的差模噪声电流，传输无噪声的触发信号至后级栅极驱动电路，及，

栅极驱动电路，其输入端接噪声消除电路的输出端，传输去噪后的信号至高压侧电路。

进一步的，低延时高压侧驱动电路中的电平上升移位电路，包括：电平上升移位单元和交错信号产生电路，电平上升移位单元包括：第一NMOS管、第二NMOS管、第十三NMOS管、第十四NMOS管、第一PMOS管、第二PMOS管、第一二极管、第二二极管，第一NMOS管和第二NMOS管的栅极接交错信号产生电路输出的第一组交错信号，第十三NMOS管和第十四NMOS管的栅极接交错信号产生电路输出的第二组交错信号，第二PMOS管和第十四NMOS管的源极均接地，第二NMOS管的漏极接第一NMOS管的源极，第一NMOS管的漏极与第一二极管的阴极以及第一PMOS管的漏极相连接，第十四NMOS管的漏极接第十三NMOS管的源极，第十三NMOS管的漏极与第二二极管的阴极以及第二PMOS管的漏极相连接，第一PMOS管和第二PMOS管的源极均接高压侧浮动电源，第一二极管和第二二极管的阳极均接高压侧浮动地，第一PMOS管的栅极和漏极并接后作为电平上升移位电路的一路输出，第二PMOS管的栅极和漏极并接后作为电平上升移位电路的另一路输出。

进一步的，低延时高压侧驱动电路中的电平上升移位单元还包括：接在第一POMS管漏极和第一二极管阴极之间的第十五NMOS管，及，接在第二PMOS管漏极和第二二极管阴极之间的第十六NMOS管。

本发明采用上述技术方案，具有以下有益效果：

（1）本发明通过共模电流消除电路和双重互锁结构的配合，在无电压瞬变噪声时，共模电流消除电路将电平上升移位电路输出的触发信号传递至后级双重互锁结构，双重互锁结构锁存共模电流消除电路的输出信号并将锁存的信号输出至后级高压侧电路；在电压瞬变噪声到来时，共模电流消除电路将电压瞬变噪声转化为电流并消除其中的共模噪声，双重互锁结构根据上一触发周期触发信号的电平抽取电压瞬变噪声中的差模噪声电流，消除本触发周期的差模噪声，双重互锁结构的应用不仅仅是拉低共模电流消除电路的输出端而是根据上一触发状态拉低或拉高共模电流消除电路的输出端，保证噪声电流被这个拉低或拉高的操作吸收，从而保证输出信号稳定。

（2）双重互锁结构通过第一重互锁结构锁存共模电流消除电路的输出信号，在无触发信号时双重互锁结构使得共模电流消除电路的输出维持前一状态，通过电流源实现第二重互锁结构的功能，该电流源颠覆了传统滤波电路必须采用RC滤波来保证可靠性的思维，采用预设电流源的方式抽取噪声信号产生的电流，通过电流或电压的直接叠加就能够在不牺牲抗dv/dt噪声能力的前提下降低电路延时，两个互锁结构将输入的窄脉冲锁存为一宽脉冲，既保证了可靠性，又不增加传输延时，采用该噪声消除电路的驱动电路能够正确驱动后级的高压侧电路并增强高压侧电路抗VS负偏压的能力。

（3）为实现对正反两相触发信号分别进行共模消除的目的，本申请通过具有并列结构的共模电流消除电路对共模信号进行交叉消除，通过具有并列结构的第二重互锁结构对共模电流消除电路输出的两个触发信号去噪，两路并行的实现方式可在兼顾低延时及高抗dv/dt噪声能力的同时提高噪声消除电路的传输速度。

附图说明

图1为传统电平移位电路的电路图；

图2为本发明提出的低延时高压侧驱动电路的结构框图；

图3为本发明提出的低延时高压侧驱动电路在dv/dt噪声信号来临时的工作方式的流程图；

图4为本发明提出的第一种低延时高压侧驱动电路，其第一重互锁结构使用的锁存器由两个与非门构成；

图5为本发明提出的第一种低延时高压侧驱动电路在信号正常传输时的工作方式的流程图；

图6为本发明提出的第一种低延时高压侧驱动电路在信号正常传输时的工作波形图；

图7为本发明提出的第一种低延时高压侧驱动电路在dv/dt噪声来临时的工作波形图；

图8为本发明提出的第二种低延时高压侧驱动电路，其第一重互锁结构使用的触发器由两个非门和两个或非门构成；

图9为本发明提出的第三种低延时高压侧驱动电路，其电平上升移位模块使用两路；

图10为本发明提出的第三种低延时高压侧驱动电路中交错信号产生电路的工作波形示意图；

图11为本发明提出的第四种低延时高压侧驱动电路，其共模电流消除电路只有一路。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

本领域技术人员应当知晓：首先，我们所提供的实施例电路是应用于桥式功率器件的驱动，芯片输入为宽脉冲；其次，在芯片内部为了降低功耗，将宽脉冲转为上升沿和下降沿两个窄脉冲后分别传输到高压区，再经过RS触发器恢复成原来的宽脉冲，目前一般都采用这种方式。

因此。本实施例中Set和Reset 信号分别是芯片输入信号的上升沿和下降沿。如果利用宽脉冲驱动，在不考虑功耗和高压器件耐压能力的前提下可以采用宽脉冲驱动（只需相应修改电路中的相应参数及器件连接，而无需付出创造性劳动）。因此，只要去除dv/dt噪声时采用本发明所提供的方案，均应当判定其实现方式落入本发明保护范围。

本发明提出的低延时高压侧驱动电路在dv/dt噪声信号来临时的工作方式的流程图如图3所示，当dv/dt噪声来临时，共模电流消除电路将dv/dt噪声转化为电流信号并消除其中的共模分量，由于工艺漂移、温度变化、电源波动等因素的影响，滤除共模噪声的输出信号后依旧存在差模电流噪声，并影响后级电路，第二重互锁结构补偿或抽取上述差模噪声电流，避免其被后级电路响应，维持输出稳定。

本发明提出如图4、图8、图9、图11所示的四种用于高压侧驱动电路的噪声消除电路。噪声消除电路包括顺次连接的共模电流消除电路和双重互锁结构。

共模电流消除电路包括至少2对桥式连接的开关器件（参考图11中NMOS管MN19、NMOS管MN20、PMOS管MP19、PMOS管MP20组成的2对桥式连接的开关器件），共模电流消除电路的输入端包括接收set和reset 的2路输入端，共模电流消除电路的输出端至少为1路（参考图11中NMOS管MN20漏极和PMOS管MP20漏极的连接端），共模电流消除电路的2路输入端分别与所述2对桥式连接的开关器件中的第一控制端（分别对应图11中PMOS管MP19的栅极和PMOS管MP20的栅极）连接，2对桥式连接的开关器件的第二控制端（分别对应图11中NMOS管MN19栅极和NMOS管MN20栅极）均连接至第1对桥式连接的开关器件的输出端（即PMOS管MP19的漏极），第2对桥式连接的开关器件的输出端（即图11中NMOS管MN20的漏极）连接共模电流消除电路的输出端。

当电平上升移位电路将宽脉冲转为上升沿和下降沿两个窄脉冲后分别传输到高压区时，参考图4、8、9右上角两虚线框电路结构，共模电流消除电路的数量可具体选用2组对称电路结构分别对正反两相触发信号进行共模消除，共模电流消除电路的第1路输入端并联连接， PMOS管MP3的栅极和PMOS管MP33的栅极同时接set信号，共模电流消除电路的第2路输入端并联连接，PMOS管MP4的栅极和PMOS管MP44的栅极同时接reset信号，共模电流消除电路中的4对桥式连接的开关器件分别交叉连接，共模电流消除电路的输出端分别对应A点和B点。

图4、图8、图9中，共模电流消除电路中的4对桥式连接的开关器件（其中，第一个共模电流消除电路包括PMOS管MP3、NMOS管MN3、PMOS管MP4、NMOS管MN4，第二个共模电流消除电路包括PMOS管MP33、NMOS管MN33、PMOS管MP44、NMOS管MN44）分别交叉连接的具体连接关系为：PMOS管MP3的栅极和PMOS管MP33的栅极同时接set信号，PMOS管MP4的栅极和PMOS管MP44的栅极同时接reset信号，PMOS管MP3、PMOS管MP33、PMOS管MP4、PMOS管MP44的源极同时连接VB，NMOS管MN3、NMOS管MN4、NMOS管MN33、NMOS管MN44的源极同时连接VS，NMOS管MN3的栅极、NMOS管MN4的栅极共同连接至PMOS管MP4的漏极和NMOS管MN4的漏极，NMOS管MN33的栅极、NMOS管MN44的栅极共同连接至PMOS管MP33的漏极和MN33的漏极，NMOS管MN3的漏极连接PMOS管MP3的漏极后形成共模电流消除电路的输出端A，NMOS管MN44的漏极连接MP44的漏极后形成共模电流消除电路的输出端B。

图4、图8、图9所示共模电流消除电路的工作原理如下：

当没有dv/dt噪声时，共模电流消除电路正常传输信号：当电平上升移位模块的输出信号set为低电平而reset为高电平时，PMOS管MP3、MP33导通，PMOS管MP33的漏端输出高电平，由于PMOS管MP33的漏极与NMOS管MN44的栅极相连接，故NMOS管MN44导通，MN44的漏端输出低电平高侧浮动地信号VS；当电平上升移位模块的输出信号set为高电平而reset为低电平时，PMOS管MP4、MP44导通，PMOS管MP4的漏端输出高电平，由于PMOS管MP4的漏极与NMOS管MN3的栅极相连接，故NMOS管MN3导通，MN3的漏端输出低电平高侧浮动地信号VS；当脉冲信号Set和Reset均为低电平时，电平上升移位模块的输出信号set和reset均为高电平时，PMOS管MP3、MP33、MP4和MP44均关闭，共模电流消除电路的输出信号A和共模电流消除电路的输出信号B均保持原有的电平不变；

当dv/dt噪声来临时，共模电流消除电路和双重互锁结构共同作用以消除set信号和reset信号中的共模噪声：当dv/dt噪声来临时，电平上升移位模块的输出信号set和reset均为低电平时，PMOS管MP3、MP33、MP4和MP44均导通，PMOS管MP33和MP4的漏端均输出高电平，由于PMOS管MP33的漏极和NMOS管MN44的栅极相连接，故MN44导通，此时，由于PMOS管MP44和NMOS管MN44均导通，共模电流消除电路的输出端B将输出一个不确定的电平；由于PMOS管MP4的漏极和NMOS管MN3的栅极相连接，故MN3导通，此时，由于PMOS管MP3和NMOS管MN3均导通，共模电流消除电路的输出端A将输出一个不确定的电平。后级双重互锁结构将该输出端不确定的电平拉高或者拉低至确定的电平。

本发明双重互锁结构设计的关键点在于两级互锁的设计：第一重互锁结构是利用RS触发器，将输出信号锁存；第二重互锁结构是根据RS输出确定其输入的电平，实现输入信号的锁存，综上，该结构是一种双重互锁结构。该结构能够：(1) 在无信号触发时，如果没有该双重互锁结构，那么共模电流消除电路（本发明具体采用共模电流消除电路实现其原理）的输出是一个不定态，本电路锁存结构使得其保持在前一状态不变，等待下一信号到来再改变；(2) 本双重互锁结构也是一个噪声电流抽取装置，可以抽取dv/dt噪声到来时的差模噪声电流，极大的降低了差模噪声信号对输出信号的干扰；(3) 在没有本双重互锁结构的情况下，传统结构是利用双脉冲传输一直到RS触发器的输入端，锁存结构将原来的窄脉冲输入锁定成了宽脉冲，进一步提高了系统的可靠性；（4）该结构对后级电路的影响是：提高了稳定性，且对共模电流消除电路（其本质即本发明提出的共模电流消除电路电路）暂无特殊要求。

双重互锁结构包括第一重互锁结构和第二重互锁结构；第一重互锁结构（图11所示的实施例中具体为非门INV1，具体连接方式参考下文；在其他实施例中该部分也可通过RS触发器实现，但由于RS触发器输出端分为正反相的两路，所以相应的第二重互锁结构也需对应为并列的两路）连接于共模电流消除电路的输出端与噪声消除电路整体（包括共模电流消除电路和双重互锁结构）的输出端（OUT）之间，第一重互锁结构主通路的输出端还连接第二重互锁结构的输入端，第二重互锁结构的输出端连接共模电流消除电路的输出端，第一重互锁结构用于锁存共模电流消除电路输出的触发信号，第二重互锁结构用于在dv/dt噪声到来时根据锁存的上一触发周期触发信号的电平抽取共模电流消除电路输出端的差模噪声电流，以消除共模电流消除电路输出端的差模噪声。

针对由2对桥式连接的开关器件组成的共模电流消除电路，双重互锁结构如图11所示，第一重互锁结构可选用第一非门INV1，所述第二重互锁结构包括第二非门INV2、第三非门INV3、第五PMOS管MP5、第六PMOS管MP6、第五NMOS管MN5和第六NMOS管MN6，第五PMOS管MP5、第六PMOS管MP6的源极均连接高侧浮动电源VB，第五PMOS管MP5的栅极接第一偏置电压BiasP，第六PMOS管MP6的栅极作为第二重互锁结构的输入端连接第一非门INV1的输出端，第五PMOS管MP5的漏极连接第三非门INV3的电源端，第六PMOS管MP6的漏极同时连接第六NMOS管MN6漏极以及第二非门INV2的输入端，第五NMOS管MN5和第六NMOS管MN6的源极均连接高侧浮动地VS，第五NMOS管MN5和第六NMOS管MN6的栅极均接第二偏置电压BiasN，第五NMOS管MN5的漏极连接第三非门INV3的地端，第二非门INV2的输出端连接第三非门INV3的输入端，第三非门INV3的输出端作为第二重互锁结构的输出端连接共模电流消除电路的输出端。

针对由4对桥式连接的开关器件组成的共模电流消除电路，噪声消除电路双重互锁结构中，第一重互锁结构具体选用RS触发器实现（如图4、8、9即右上角虚线框中的锁存器），RS触发器的两输入端作为所述第一重互锁结构的输入端分别连接共模电流消除电路的2路输出端，RS触发器的两输出端作为第一重互锁结构的输出端分别连接第二重互锁结构的2路输入端。

第一重互锁结构可采用图4、图9所示电路结构实现，采用两输入与非门NAND1和两输入与非门NAND2所构成的锁存器作为第一重互锁结构，两输入与非门NAND1的一个输入端作为RS触发器的置位端与共模电流消除电路的输出端B（PMOS管MP44的漏极）相连接，两输入与非门NAND1的另一个输入端与两输入与非门NAND2的输出端相连接，两输入与非门NAND1的输出端与PMOS管MP10的栅极相连接作为噪声消除电路的输出端OUT，两输入与非门NAND2的一个输入端作为RS触发器的复位端与共模电流消除电路的输出端A（PMOS管MP3的漏极）相连接，两输入与非门NAND2的另一个输入与两输入与非门NAND1的输出端相连接，两输入与非门NAND2的输出端与PMOS管MP11的栅极相连接作为噪声消除电路的输出端OUT非。

本领域技术人员应当理解，参考图8，上述噪声消除电路中，RS触发器（或者叫锁存器）还可由两个输入、输出端交叉连接的或非门构成，此时，RS触发器的触发电平相反，因此，其每一个输入端与每一个输出端均分别连接一个反相器，其它电路结构可保持不变。具体到图9所示的双重互锁结构，它具体由反相器INVa、反相器INVb和或非门NOR1、或非门NOR2构成。反相器INVa的输入端连接共模电流消除电路的输出端B（NMOS管MN44的漏端），反相器INVa的输出端连接或非门NOR1的一个输入端，或非门NOR1的另一个输入端连接或非门NOR2的输出端，或非门NOR1的输出端连接反相器INVd的输入端，反相器INVd的输出端连接PMOS管MP10的栅极,反相器INVb的输入端连接共模电流消除电路的输出端A（NMOS管MN3的漏端），反相器INVb的输出端连接或非门NOR2的一个输入端，或非门NOR2的另一个输入端连接或非门NOR1的输出端，或非门NOR2的输出端连接反相器INVc的输入端，反相器INVc的输出端连接PMOS管MP11的栅极，其余结构和工作原理均与图4、图10所示低延时高压侧驱动电路相同，不再赘述。

对应于图11所示1路输出的状况，本实施例中包含有两路并列的输出（A和B），因此，本实施例中第二重互锁结构相对应的需要包括相互并联的第一互锁模块和第二互锁模块，第一互锁模块和第二互锁模块的输入端分别连接RS触发器的一个输出端，第一互锁模块和第二互锁模块的输出端分别连接共模电流消除电路的2路输出端；

第一或第二互锁模块的电路逻辑与图11中（单1路的）双重互锁结构类似。第一或第二互锁模块的电路结构均包括：第四反相器INV4（或INV44）、第八PMOS管MP8（或MP88）、第十PMOS管MP10（或MP11）、第八NMOS管MN8（或MN88）和第十NMOS管MN10（或MN11），第八PMOS管MP8、第十PMOS管MP10的源极均连接高侧浮动电源VB，第八PMOS管MP8的栅极接第一偏置电压BiasP，第十PMOS管MP10的栅极作为第二重互锁结构的一个输入端连接RS触发器的一个输出端OUT端，第八PMOS管MP8的漏极连接第四反相器INV4的电源端，第十PMOS管MP10的漏极同时连接第十NMOS管MN10的漏极以及第四反相器INV4的输入端，第八NMOS管MN8和第十NMOS管MN10的源极均连接高侧浮动地VS，第八NMOS管MN8和第十NMOS管MN10的栅极均接第二偏置电压BiasN，第八NMOS管MN8的漏极连接第四反相器INV4的地端，第四反相器INV4的输出端作为第二重互锁结构的一个输出端连接共模电流消除电路的1路输出端。

上述两种锁存器均为低电平有效：当共模电流消除电路的输出信号B为低电平而A为高电平时，该锁存器的置位端为低电平而复位端为高电平，故该锁存器的输出信号OUT为高电平，输出信号OUT非为低电平；当共模电流消除电路的输出信号A为低电平而B为高电平时，该锁存器的复位端为低电平而置位端为高电平，故该锁存器的输出信号OUT非为高电平，输出信号OUT为低电平。

图4所示高压侧驱动电路正常传输信号时的工作方式流程图和工作波形图分别如图5和图6所示，当电平上升移位模块的输出信号set为低电平而reset为高电平时，双重互锁结构中第一重互锁结构的输出端OUT非被锁存在低电平，OUT被锁存在高电平，然后，当电平上升移位模块的输出信号set和reset均变为高电平时，由于此前OUT非被锁存在低电平，OUT被所锁存在高电平，故PMOS管MP11导通、PMOS管MP10关断，信号D端电平为高电平、信号C端电平为低电平，故反相器INV44输出低电平、反相器INV4输出高电平，反相器INV44和INV4的输出被分别反馈到RS的置位端和复位端，使得锁存器的置位端和复位端分别被锁存在低电平和高电平，进而使得锁存器的输出端OUT被锁存在高电平，OUT非被锁存在低电平，锁存器的输出保持原有状态不变。当电平上升移位模块的输出信号reset为低电平而set为高电平时，锁存器的输出端OUT被锁存在低电平，OUT非被所锁存在高电平，然后，当电平上升移位模块的输出信号set和reset均变为高电平时，由于此前OUT被锁存在低电平，OUT非被所锁存在高电平，故PMOS管MP10导通、PMOS管MP11关断，信号C端电平为高电平、信号D端电平为低电平，故反相器INV4输出低电平、反相器INV44输出高电平，反相器INV44和INV4的输出被分别反馈到RS的置位端和复位端，使得锁存器的置位端和复位端分别被锁存在高电平和低电平，进而使得锁存器的输出端OUT非被锁存在高电平，OUT被锁存在低电平，锁存器的输出保持原有状态不变。

图4所示高压侧驱动电路在dv/dt噪声来临时工作波形如图7所示。当dv/dt噪声来临时，由于电平上升移位模块中的NMOS管MN7存在寄生电容C7，NMOS管MN9存在寄生电容C8，故dv/dt噪声会在PMOS管MP7的导通电阻Ron1上产生Ron1·C7·dv/dt的压降，在PMOS管MP9的导通电阻Ron2上产生Ron2·C8·dv/dt的压降，由于实际应用中由于工艺偏差等因素会导致Ron1、Ron2不会完全相同，故引起的压降不会完全相同，故dv/dt噪声包含共模噪声与差模噪声两个部分。在dv/dt噪声到来时共模电流消除电路消除dv/dt噪声中的共模噪声，输出不确定的中间电平，双重互锁结构根据锁存的上一触发信号重置共模电流消除电路的输出端，进而避免锁存器的误触发，保证触发信号的正确传递。共模电流消除电路无法将dv/dt噪声中差模噪声产生的电流抵消，在输出端A和B会产生电流失配，导致输出端A和B输出的电平为一个不确定的状态，利用双重互锁结构实现差模噪声的消除，具体原理如下：在本实施例中，假设上一状态中锁存器的置位端为高电平，复位端为低电平，则锁存器的输出端OUT为低电平，输出端OUT非为高电平，锁存器的输出端OUT为低电平使得PMOS管MP10导通，反相器INV4中的NMOS打开，MN8一直导通，INV4的输出连接至共模电流消除电路的输出端A，相当于在输出端A处并联上反相器INV4中NMOS管和MN8的通路，使得A点电位被拉至确定的低电平；锁存器的输出端OUT非为高电平使得PMOS管MP11关闭，反相器INV44输入低电平，此低电平使得INV44中的PMOS管导通，INV44的输出连接至共模电流消除电路的输出端B，相当于在输出端B处并联上INV44中的PMOS管和MP88的通路，使得B点电位被拉至确定的高电平。故锁存器的置位端和复位端仍保持原有状态不变，dv/dt噪声引起的误触发被消除。同样地，当dv/dt噪声来临时，若假设上一状态中锁存器的置位端为低电平，复位端为高电平，则锁存器的输出端OUT为高电平，输出端OUT非为低电平，锁存器的输出端OUT非为低电平使得PMOS管MP11导通，反相器INV44中的NMOS管打开，反相器INV44内NMOS管和外部的MN88导通，INV44的输出连接至共模电流消除电路的输出端B，相当于在输出端B处并联上反相器INV44内NMOS管和MN88的通路，使得B点电位被拉至确定的低电平；锁存器的输出端OUT为高电平使得PMOS管MP10关闭，反相器INV4输入低电平，此低电平使得INV4中的PMOS管导通，INV4的输出连接至共模电流消除电路的输出端A，相当于在输出端A处并联上INV4中的PMOS管和外部的PMOS管MP8的通路，使得A点电位被拉至确定的高电平。故锁存器的置位端和复位端仍保持原有状态不变，dv/dt噪声引起的误触发被消除。这里，两路信号反相，因此，如果当前状态是对reset 这一路信号拉低的话，那么另外一路set 信号一定是拉高的，反之亦然。图10中，MP8、MP88、MN8、MN88、MN11、MN10一直导通。

本发明设计了一种如图2所示的高压侧驱动电路，该驱动电路包括：触发脉冲产生器001、共模电流消除电路002、双重互锁结构003、栅极驱动电路004、电平上升移位模块005。触发脉冲产生器001用于将高压侧驱动信号转化为至少2路脉冲信号输出至电平上升移位模块005，电平上升移位模块005的两路输入端接触发脉冲产生器001输出的Set和Reset后将Set和Reset转化为本触发周期内的触发信号set和reset，共模电流消除电路002接收电平上升移位模块005输出的本触发周期内的触发信号set和reset，双重互锁结构003的输入端接共模电流消除电路002的输出端，共模电流消除电路002在dv/dt噪声来临时将噪声转化为电流并消除其中的共模电流噪声，双重互锁结构003在dv/dt噪声到来时根据上一触发信号的电平在共模电流消除电路002输出端的抽取dv/dt噪声中差模电流噪声，故共模电流消除电路002的输出端获得无噪声的触发信号，双重互锁结构003将获得的无噪声的触发信号锁存后输出至后级栅极驱动电路004，栅极驱动电路004将此信号传输至高压侧电路。

具体参考图4、图8、图9或图11所示电路原理图，共模电流消除电路和双重互锁结构的原理在此不再赘述。

电平上升移位电路如图4、图8所示，包括2路开关电路，每一路开关电路均包括：至少一个输入端NMOS管MN7（另一路对应为MN9）、二极管D7（另一路对应为D8）、输出端PMOS管MP7（另一路对应为MP9）。输入端NMOS管MN7的源极接地，输入端NMOS管MN7的漏极连接输出端PMOS管MP7的漏极，每一个输入端NMOS管的栅极分别作为电平上升移位电路的1路输入端连接触发脉冲产生器的1路输出，二极管D7的阴极连接输出端PMOS管MP7的漏极，二极管D7的阳极连接高侧浮动地VS，输出端PMOS管的漏极还与栅极连接构成电平上升移位电路的1路输出端，输出端PMOS管的源极连接高侧浮动电源VB。图11所示电平上升移位电路的结构及工作原理和图4、图8相同，这里不再赘述。

电平上升移位电路中输入端NMOS管的总数与脉冲信号的数量相匹配，输入为4路脉冲信号的具体电路可参见图9中所示的交错信号产生电路及其连接的IN1至IN4端口；输入为2路窄脉冲信号作为常规形式，此处未单独举例。图9中，每一路开关电路由源极和漏极顺次串联连接的输入端NMOS管构成。这里的“顺次串联连接”，具体指NMOS管MN1的源极串联输入端NMOS管MN2的漏极，NMOS管MN13的源极串联输入端NMOS管MN14的漏极。

这里，触发脉冲产生器产生的“脉冲信号”包括窄脉冲信号和宽脉冲信号，均可作为电平上升移位电路的驱动信号。对应的，电平上升移位电路的驱动方式共2种：窄脉冲驱动和交错信号驱动。

第一种驱动方式，窄脉冲驱动，如图4、图8、图11所示，直接由两路窄脉冲信号驱动；

第二种驱动方式，交错信号驱动，如图9所示：输入信号IN1~IN4均是宽脉冲信号，由图9中的“交错信号产生电路”产生四路宽脉冲信号，两路宽脉冲信号IN1、IN2再通过MOS管MN1和MN2交错导通在MN1的漏极产生窄脉冲信号。

相对于图1所示的电平上升移位电路，本发明相应将电阻R1、R2替换为PMOS管，由此可提高VS负偏压能力，并且提高传输速度。

进一步，在图9所示的低延时高压侧驱动电路中，电平上升移位电路中的每一路开关电路还包括耐压管MN15（或MN16），各开关电路中的各耐压管的栅极相连，耐压管串联于输入端NMOS管的漏极与输出端PMOS管的漏极之间，该连接方式同样适用于图4、图8、图11中的相应电路模块。

图4所示电平上升移位电路的具体工作方式如下：电平上升移位模块输入由触发脉冲产生器产生的脉冲信号，当脉冲信号Set为有效高电平而脉冲信号Reset为低电平时，NMOS管MN9导通，NMOS管MN7关断，电平上升移位模块的输出信号set被下拉至低电平地，由于PMOS管MP7以二极管形式连接，故输出信号reset的电平为高侧浮动电源VB减去PMOS管MP7的导通电压，约等于高侧浮动电源VB；当脉冲信号Reset为有效高电平而脉冲信号Set为低电平时，NMOS管MN7导通，NMOS管MN9关断，电平上升移位模块的输出信号reset被下拉至低电平地，由于PMOS管MP9以二极管形式连接，故输出信号set的电平为高侧浮动电源VB减去PMOS管MP9的导通电压，约等于高侧浮动电源VB。由于当NMOS管MN7和MN9的栅极为有效高电平时，MN7和MN9将接在高侧浮动电源VB和地信号COM之间，故NMOS管MN7和MN9为耐高压MOS管；当脉冲信号Set和Reset均为低电平时，电平上升移位模块的输出信号set和reset为高侧浮动电源VB减去PMOS管的导通电压，约等于高侧浮动电源VB。PMOS管MP7和MP9管为普通的非耐高压的PMOS管，二极管D7和二极管D8分别跨接在高侧浮动地信号VS和PMOS管MP7、MP9的漏端，用于将PMOS管MP7和MP9的漏端电压钳位在VS-VD上（其中，VD为二极管D7或者D8的正向导通压降），以保护PMOS管MP7和MP9管不被击穿。

图4、图8或图11中，Set和Reset的脉冲信号为窄脉冲信号（第一种驱动方式），由触发脉冲产生器根据其输入的一个宽脉冲IN产生，触发脉冲产生器将此宽脉冲转化为两个窄脉冲，这两个窄脉冲分别作为电平上升移位模块的两个输入Set和Reset，电平上升移位模块根据输入Set和Reset分别输出第一电压脉冲和第二电压脉冲，共模电流消除电路接收第一电压脉冲和第二电压脉冲作为输入后输出第三电压脉冲（图11中MP20的漏极），双重互锁结构接收第三电压脉冲作为输入后输出第四电压脉冲（图11中反相器INV3的输出电压）和第五电压脉冲（图11中PMOS管MP6 的栅极电压），第四电压脉冲叠加到第三电压脉冲上，以消除由dv/dt噪声引起的RS误触发问题。第五电压脉冲作为栅极驱动电路004的输入。

图9中电平上升移位模块的两个输入端Set和Reset有第二种驱动方式，即由交错信号驱动。图9中，交错信号通过右下角“交错信号产生电路”根据其输入的宽脉冲IN产生：交错信号产生器将此宽脉冲转化为四个方波IN1~IN4，这四个方波分别作为电平上升移位模块的四个输入，电平上升移位模块根据输入IN1~IN4分别输出第一电压脉冲和第二电压脉冲。后续，电平上升移位模块、共模电流消除电路和双重互锁结构的工作方式不变，依旧能够消除由dv/dt噪声引起的RS误触发问题。

交错信号产生电路由图9所示的反相器INV5~INV11构成，输入为方波IN，输出为方波IN1~IN4，各路波形如图10所示，其中，E为电平上升移位模块中NMOS管MN1的漏极电压，F为电平上升移位模块中NMOS管MN13的漏极电压。

图9中的MN15和MN16起耐高压作用，PMOS管MP1的栅极和漏极连接在一起并与NMOS管MN15的漏极相连接，NMOS管MN15的源极与二极管D1的阴极、NMOS管MN1的漏极相连接，NMOS管MN1的源极与NMOS管MN2的漏极相连接，NMOS管MN2的源极接地，NMOS管MN1的栅极接交错信号产生电路的输出IN1，NMOS管MN2的栅极接交错信号产生电路的输出IN2，PMOS管MP2的源极连接高侧浮动电源VB，PMOS管MP2的栅极和漏极连接在一起并与NMOS管MN16的漏极相连接，NMOS管MN16的源极与二极管D2的阴极、NMOS管MN13的漏极相连接，NMOS管MN13的源极与NMOS管MN14的漏极相连接，NMOS管MN14的源极接地，NMOS管MN13的栅极接交错信号产生电路的输出IN3，NMOS管MN14的栅极接交错信号产生电路的输出IN4，二极管D1和二极管D2的阳极接高侧浮动地信号VS，NMOS管MN15和NMOS管MN16的栅极接低侧电源VDD。

图11所示的实施方式，仅仅是实现了与前述类似的功能。其主要区别在于仅有一个输出，一个反相器(主通路)和一路反馈，同样实现了前面描述的：(1)拉低（拉高）反相器输入级的电压，以保证输出稳定，(2)确定了无信号传递时噪声消除电路的输出电压, (3)同样具有一定的噪声滤除能力。

图11中的开关元件 MN5、MN6、MP5、MP6起到了电流源的作用，可以描述成一个电流源，而反相器可以表述成上下两个开关。应当注意，本实施方式下主通路的反相器INV1是绝对不允许删除的，否则信号传输会有问题。

应当注意，图11与前面各附图的共模电流消除电路以及双重互锁结构实现方式不同，但是可以实现相似的功能。图11的效果要比前者差。图11可看做前述电路的精简，为辅助。图11所提供的共模消除模块（具体为共模电流消除电路）的电路结构，仅仅是其前面附图对应实施方式中的一半，但原理相同，只取其中一路。

基于充分理解上述实施方式的原理，本领域技术人员应当能够知晓：在无脉冲信号触发时，一般的电平移位电路在RS触发器之前的信号都是恒定无效的信号。也就是说，采用本发明的共模电流消除电路实现共模消除时，如果在本结构上把后续的第二重互锁拿掉，则必须添加上拉或者下拉电阻，由此，同样能够实现本发明的效果。其目的同样是为了保证RS的两个输入同高或者同低，使得RS触发器不受输入影响。这样的电路，其实现原理与本发明相同，也应当概括入本发明保护范围而无需本领域技术人员付出任何创造性劳动。只是这种实现方式对噪声信号的免疫能力较低。

本双重互锁结构对于前置电路为共模电压滤除电路的结构也是有效的。

本发明技术方案的优点主要体现在：本发明通过电平上升移位电路，将触发脉冲产生器产生的脉冲信号转化为触发信号，输出至共模电流消除电路。在无电压瞬变噪声时，共模电流消除电路将电平上升移位电路输出的触发信号传递至后级双重互锁结构，双重互锁结构锁存共模电流消除电路的输出信号并将锁存的信号输出至后级高压侧电路；在电压瞬变噪声到来时，共模电流消除电路将电压瞬变噪声转化为电流并消除其中的共模噪声，双重互锁结构根据上一周期触发信号的电平将共模电流消除电路输出的不确定中间电平拉高或拉低至确定的电平，根据上一触发周期触发信号的电平抽取电压瞬变噪声中的差模噪声电流，消除本触发周期的差模噪声。最终，在共模电流消除电路的输出端获得无噪声触发信号，该无噪声触发信号经过双重互锁结构中第一重互锁结构的锁存后驱动后级高压侧电路。本发明无需增加额外的滤波器，通过电流或电压的直接叠加就能够在不牺牲抗dv/dt噪声能力的前提下降低电路延时，正确驱动后级的高压侧电路，并且，抗VS负偏压能力强。

本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.噪声消除电路，其特征在于，包括：

共模电流消除电路，其输入端接前级电平上升移位电路输出的触发信号，其输出端接后级双重互锁结构的输入端，在无电压瞬变噪声时将电平上升移位电路输出的本周期触发信号传递至后级双重互锁结构，在电压瞬变噪声到来时消除电压瞬变噪声中的共模噪声后输出不确定的中间电平至后级双重互锁结构；

双重互锁结构，其输入端接共模电流消除电路的输出端，在无电压瞬变噪声时输出本周期触发信号，在电压瞬变噪声到来时根据上一周期触发信号的电平将共模电流消除电路输出的不确定中间电平拉高或拉低至确定的电平，根据上一周期触发信号的电平抽取共模电流消除电路输出端的差模噪声电流，传输无噪声的触发信号至后级栅极驱动电路。

2.根据权利要求1所述噪声消除电路，其特征在于，所述双重互锁结构包括：

第一重互锁结构，其输入端接共模电流消除电路的输出端，用于锁存共模电流消除电路的输出端的信号并将锁存的信号输出至后级栅极驱动电路；

第二重互锁结构，其输入端接第一重互锁结构的输出端，其输出端接共模电流消除电路的输出端，在无电压瞬变噪声时锁存第一重互锁结构输出端的信号，在电压瞬变噪声到来时根据上一周期触发信号的电平抽取共模电流消除电路输出端的差模噪声电流。

3.根据权利要求1所述噪声消除电路，其特征在于，所述共模电流消除电路为一个接在高侧浮动电源和高侧浮动地之间电流减法器，每个电流减法器由2对桥式连接的开关器件构成。

4.根据权利要求1所述噪声消除电路，其特征在于，所述共模电流消除电路包含两个并列接在高侧浮动电源和高侧浮动地之间的电流减法器，每个电流减法器由2对桥式连接的开关器件构成。

5.根据权利要求2所述噪声消除电路，其特征在于，所述第一重互锁结构为RS触发器或反相器。

6.根据权利要求2所述噪声消除电路，其特征在于，所述第二重互锁结构为开关器件构成的一电流源，具体包括：第五PMOS管、第六PMOS管、第五NMOS管、第六NMOS管、第二反相器、第三反相器，第五PMOS管、第六PMOS管的源极均连接高侧浮动电源，第五PMOS管的栅极接PMOS管偏置电压，第六PMOS管的栅极为第二重互锁结构的输入端，第五PMOS管的漏极连接第三非门的电源端，第六PMOS管的漏极同时连接第六NMOS管漏极以及第二非门的输入端，第五NMOS管和第六NMOS管的源极均连接高侧浮动地，第五NMOS管和第六NMOS管的栅极均接NMOS管偏置电压，第五NMOS管的漏极连接第三非门的地端，第二非门的输出端连接第三非门的输入端，第三非门的输出端作为第二重互锁结构的输出端。

7.根据权利要求2所述噪声消除电路，其特征在于，所述第二重互锁结构为包含两个并列接在高侧浮动电源和高侧浮动地之间的电流源，每个电流源包含两桥臂，第一桥臂包含漏极与漏极相连的PMOS管和NMOS管，第二桥臂包含PMOS管、NMOS管以及串接在PMOS管和NMOS管漏极之间的反相器，反相器的输入端与第一桥臂的中点连接，反相器的输出端与一个电流减法器的输出端连接。

8.低延时高压侧驱动电路，其特征在于，包括：

触发脉冲产生器，将高压侧驱动信号转化为至少2路脉冲信号后输出，

电平上升移位电路，其输入端接触发脉冲产生器的输出端，将至少2路脉冲信号转化为本触发周期的触发信号后输出，

噪声消除电路，其输入端接电平上升移位电路的输出端，其输出端接后级栅极驱动电路，在电压瞬变噪声来临时消除电压瞬变噪声中的共模信号并根据上一周期触发信号的电平抽取消除了共模信号后的触发信号中的差模噪声电流，传输无噪声的触发信号至后级栅极驱动电路，及，

栅极驱动电路，其输入端接噪声消除电路的输出端，传输去噪后的信号至高压侧电路。

9.根据权利要求8所述低延时高压侧驱动电路，其特征在于，所述电平上升移位电路包括：电平上升移位单元和交错信号产生电路，电平上升移位单元包括：第一NMOS管、第二NMOS管、第十三NMOS管、第十四NMOS管、第一PMOS管、第二PMOS管、第一二极管、第二二极管，第一NMOS管和第二NMOS管的栅极接交错信号产生电路输出的第一组交错信号，第十三NMOS管和第十四NMOS管的栅极接交错信号产生电路输出的第二组交错信号，第二PMOS管和第十四NMOS管的源极均接地，第二NMOS管的漏极接第一NMOS管的源极，第一NMOS管的漏极与第一二极管的阴极以及第一PMOS管的漏极相连接，第十四NMOS管的漏极接第十三NMOS管的源极，第十三NMOS管的漏极与第二二极管的阴极以及第二PMOS管的漏极相连接，第一PMOS管和第二PMOS管的源极均接高压侧浮动电源，第一二极管和第二二极管的阳极均接高压侧浮动地，第一PMOS管的栅极和漏极并接后作为电平上升移位电路的一路输出，第二PMOS管的栅极和漏极并接后作为电平上升移位电路的另一路输出。

10.根据权利要求9所述低延时高压侧驱动电路，其特征在于，所述电平上升移位单元还包括：接在第一POMS管漏极和第一二极管阴极之间的第十五NMOS管，及，接在第二PMOS管漏极和第二二极管阴极之间的第十六NMOS管。