CN114744997A - 一种电平位移电路及集成电路 - Google Patents

一种电平位移电路及集成电路 Download PDF

Info

Publication number
CN114744997A
CN114744997A CN202210642370.XA CN202210642370A CN114744997A CN 114744997 A CN114744997 A CN 114744997A CN 202210642370 A CN202210642370 A CN 202210642370A CN 114744997 A CN114744997 A CN 114744997A
Authority
CN
China
Prior art keywords
type mos
mos transistor
common
module
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210642370.XA
Other languages
English (en)
Other versions
CN114744997B (zh
Inventor
吴飞权
刘杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xiner Semiconductor Technology Co Ltd
Original Assignee
Shenzhen Xiner Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xiner Semiconductor Technology Co Ltd filed Critical Shenzhen Xiner Semiconductor Technology Co Ltd
Priority to CN202210642370.XA priority Critical patent/CN114744997B/zh
Publication of CN114744997A publication Critical patent/CN114744997A/zh
Application granted granted Critical
Publication of CN114744997B publication Critical patent/CN114744997B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明属于高压电平位移技术领域，提供了一种电平位移电路、集成电路，通过脉冲滤波模块根据输入电平信号生成四路脉冲滤波信号，开关模块根据四路所述脉冲滤波信号进行导通或者关断，基准镜像模块根据第一电源信号以及开关模块的导通和关断生成基准电流信号，然后由共模滤波模块与基准镜像模块组成电流镜，根据第一电源信号以及基准电流信号生成两路共模滤波信号，触发模块在共模滤波信号中出现共模噪声时进入锁存状态，并根据两路共模滤波信号对输入电平信号进行信号还原处理生成电平位移信号，实现电平位移电路的抗共模噪声干扰的目的，解决了现有的高压电平位移电路存在的滤波宽度无法准确判断、滤波电路增加整体电路延迟等问题。

Description

一种电平位移电路及集成电路
技术领域
本发明属于高压电平位移技术领域，尤其涉及一种电平位移电路及集成电路。
背景技术
高压集成电路是一种带有各种保护电路、低压控制电路、高压功率器件等功能的栅极驱动电路，它将电力电子与半导体技术结合，显著的提高了整机的集成度和稳定性，具有集成密度高、体积小、速度快、功耗低等优点，逐渐取代传统的分立器件，越来越多的被应用在MOSFET、IGBT的驱动领域。高压集成电路的核心部分是电平移位电路，该电路的功能是在同一个芯片上将对地0~12V或0~15V的信号转换成对地48V~60V或600~615V的信号来实现对高侧MOSFET或IGBT的驱动，相应的高压集成电路分为低压区和高压区，低压区电源采用外部供电，高压区电源采用自举供电。
为了减小高压电平位移电路的延迟，同时降低半桥驱动芯片整体的功耗，一般主要通过产生双路短脉冲的方式来产生高压侧晶体管的驱动信号，再通过RS触发器还原成正常信号驱动高侧功率管。然而随着高压侧浮动电压的快速变化，由于高压电平位移电路的开关管存在寄生电容，因此快速变化的电压会形成位移电流dV/dt，为寄生电容充电。这个位移电流会在开关管的漏端电阻上产生压降，如果dV/dt比较大，那么后级电路将这个漏端电阻上的压降获取后误以为是正常信号，那么将会导致高侧功率管的误触发造成闭锁，这就是所谓的共模噪声。此外，浮动地VSA存在进入死区负压的情况，VSA为负值，而开关管漏端节点最低到接地电压VGND，后级电路容易识别为错误逻辑，导致输出错误状态。为解决上述问题，目前比较常用的高压电平位移电路如图1所示。其输入信号VIN以短脉冲形式传递到高侧后，先经过缓冲器（缓冲器U1、缓冲器U2）缓冲，再通过滤波电路滤波，最后在RS触发器中还原成正常信号。该电路采用脉冲滤波电路将共模噪声消除。稳压管Z1和Z2分别对电阻Rs1和Rs2两端的电压进行钳位，以保护后级缓冲器中晶体管栅极的安全。缓冲器的作用是把A点和C点的电压信号转为VSA~VA的满幅电压信号。抗VSA负压要求缓冲器的翻转电平必须足够高。
然而，这种高侧有脉冲滤波电路的高压电平位移电路有以下缺点：1）滤波宽度无法准确判断，如果过小会导致噪声无法消除，过大会导致脉宽变大，功耗增加；2）滤波电路在信号的传播通路上，会增加整体电路的延迟；3）电容电阻易受工艺波动的影响，会影响滤波宽度的准确性；4）允许的VSA负压受缓冲器翻转电平的限制。
发明内容
本发明的目的在于提供一种电平位移电路，旨在解决现有的高压电平位移电路存在的滤波宽度无法准确判断、滤波电路增加整体电路延迟等问题。
本发明实施例第一方面提供了一种电平位移电路，所述电平位移电路包括：
脉冲滤波模块，用于根据输入电平信号生成四路脉冲滤波信号；
开关模块，与所述脉冲滤波模块连接，用于根据四路所述脉冲滤波信号进行导通或者关断；
基准镜像模块，与所述开关模块和第一电源连接，用于根据所述第一电源提供的第一电源信号以及所述开关模块的导通和关断生成基准电流信号；
共模滤波模块，与所述基准镜像模块连接，并与所述基准镜像模块组成电流镜，用于根据所述第一电源信号以及所述基准电流信号生成两路共模滤波信号；
触发模块，与所述共模滤波模块连接，用于在所述共模滤波信号中出现共模噪声时进入锁存状态，并根据两路所述共模滤波信号对所述输入电平信号进行信号还原处理生成电平位移信号。
在一个实施例中，所述电平位移电路还包括：
噪声消除模块，与所述共模滤波模块连接，用于消除所述共模滤波信号中的共模噪声。
在一个实施例中，所述开关模块包括：第一N型MOS管、第二N型MOS管、第三N型MOS管、第四N型MOS管、第一高压开关管、第二高压开关管；
所述第一N型MOS管的栅极、所述第二N型MOS管的栅极、所述第三N型MOS管的栅极、所述第四N型MOS管的栅极分别与所述脉冲滤波模块的四个脉冲滤波信号输出端一一对应连接，所述第一N型MOS管的源极与所述第三N型MOS管的漏极连接，所述第二N型MOS管的源极与所述第四N型MOS管的漏极连接，所述第一N型MOS管的漏极连接所述第一高压开关管的源极，所述第二N型MOS管的漏极连接所述第二高压开关管的源极，所述第一高压开关管的栅极与所述第二高压开关管的栅极共接于电源端。
在一个实施例中，所述基准镜像模块包括：第一P型MOS管、第二P型MOS管；
所述第一P型MOS管的源极与所述第二P型MOS管的源极共接于所述第一电源，所述第一P型MOS管的栅极、所述第一P型MOS管的漏极以及所述开关模块的第一输入端共接于所述共模滤波模块，所述第二P型MOS管的栅极、所述第二P型MOS管的漏极以及所述开关模块的第二输入端共接于所述共模滤波模块。
在一个实施例中，所述共模滤波模块包括：第三P型MOS管、第四P型MOS管、第五P型MOS管、第六P型MOS管、第七P型MOS管、第八P型MOS管、第九P型MOS管、第五N型MOS管、第六N型MOS管、第七N型MOS管、第八N型MOS管、第九N型MOS管、第十N型MOS管以及第一电阻；
所述第三P型MOS管的源极、所述第四P型MOS管的源极、所述第五P型MOS管的源极、所述第六P型MOS管的源极、所述第七P型MOS管的源极、所述第八P型MOS管的源极、所述第九P型MOS管的源极共接于第一电源，所述第三P型MOS管的栅极与所述基准镜像模块连接，所述第三P型MOS管的漏极、所述第五N型MOS管的漏极、所述第五N型MOS管的栅极、所述第六N型MOS管的栅极共接，所述第五N型MOS管的源极与所述第六N型MOS管的源极共接于第一电源地；
所述第四P型MOS管的栅极连接所述基准镜像模块，所述第四P型MOS管的漏极、所述第五P型MOS管的漏极、所述第七N型MOS管的漏极共接作为所述共模滤波模块的第一共模滤波信号输出端，所述第五P型MOS管的栅极、所述第六P型MOS管的栅极、所述第九P型MOS管的栅极、所述第九P型MOS管的漏极共接所述第一电阻的第一端；
所述第六P型MOS管的漏极、所述第七P型MOS管的漏极以及所述第六N型MOS管的漏极共接作为所述共模滤波模块的第二共模滤波信号输出端；
所述第八P型MOS管的栅极连接所述基准镜像模块，所述第八P型MOS管的漏极、所述第八N型MOS管的漏极、所述第八N型MOS管的栅极以及所述第七N型MOS管的栅极共接，所述第七N型MOS管的源极、所述第八N型MOS管的源极以及所述第一电阻的第二端连接所述第一电源地。
在一个实施例中，所述触发模块包括：第一与非门、第二与非门；
所述第一与非门的第一输入引脚连接所述第二共模滤波信号输出端，所述第二与非门的第一输入引脚连接所述第一共模滤波信号输出端，所述第二与非门的第二输入引脚连接所述第一与非门的输出引脚，所述第一与非门的第二输入引脚连接所述第二与非门的第二输入引脚。
在一个实施例中，所述噪声消除模块包括：第三高压开关管、第十P型MOS管、第十一P型MOS管、第十一N型MOS管以及第十二N型MOS管；
所述第十P型MOS管的源极、所述第十一P型MOS管的源极共接于第一电源，所述第十P型MOS管的栅极、所述第十P型MOS管的漏极以及所述第三高压开关管的漏极共接，所述第十一P型MOS管的漏极、所述第十一N型MOS管的漏极以及所述第十一N型MOS管的栅极共接于所述第九N型MOS管的栅极，所述第十一N型MOS管的源极连接第一电源地，所述第三高压开关管源极连接所述第十二N型MOS管的漏极、所述第十二N型MOS管的栅极与所述第十二N型MOS管的源极共接于地，所述第三高压开关管的栅极连接电源端。
在一个实施例中，所述脉冲滤波模块包括：第十二P型MOS管、第十三P型MOS管、第十四N型MOS管、第十三N型MOS管、第一电容、第二电容、第二电阻、第三电阻、第一反相器、第二反相器、第三反相器、第四反相器以及第五反相器；
所述第一反相器的输入引脚、所述第三反相器的输入引脚共接作为输入电平信号端，所述第一反相器的输出引脚连接所述第二反相器的输入引脚，所述第二反相器的输出引脚、所述第十三P型MOS管的栅极、所述第十四N型MOS管的栅极共接作为第一脉冲滤波信号输出端，所述第三反相器的输出引脚、所述第十二P型MOS管的栅极以及所述第十三P型MOS管的栅极共接作为第二脉冲滤波信号输出端，所述第十二P型MOS管的源极、所述第一电容的第一端连接电源端，所述第十二P型MOS管的漏极连接所述第二电阻的第一端，所述第二电阻的第二端、所述第一电容的第二端、所述第十三N型MOS管的漏极以及所述第四反相器的输入引脚共接，所述第十三N型MOS管的源极接地，所述第四反相器的输出引脚作为第三脉冲滤波信号输出端，所述第十三P型MOS管的源极、所述第二电容的第一端共接于电源端，所述第十三P型MOS管的漏极连接所述第三电阻的第一端、所述第三电阻的第二端、所述第二电容的第二端、所述第十四N型MOS管的漏极共接于所述第五反相器的输入引脚，所述第十四N型MOS管的源极接地，所述第五反相器的输出引脚作为第四脉冲滤波信号输出端。
在一个实施例中，所述第十P型MOS管的尺寸小于所述基准镜像模块中的第一P型MOS管、第二P型MOS管的尺寸。
本申请实施例第二方面还提供了一种集成电路，所述集成电路包括如上述任一项所述的电平位移电路。
本申请实施例提供了一种电平位移电路、集成电路，通过脉冲滤波模块根据输入电平信号生成四路脉冲滤波信号，开关模块根据四路所述脉冲滤波信号进行导通或者关断，基准镜像模块根据第一电源提供的第一电源信号以及开关模块的导通和关断生成基准电流信号，然后由共模滤波模块与基准镜像模块组成电流镜，根据第一电源信号以及基准电流信号生成两路共模滤波信号，最后通过触发模块在共模滤波信号中出现共模噪声时进入锁存状态，并根据两路共模滤波信号生成电平位移信号，实现电平位移电路的抗共模噪声干扰的目的，解决了现有的高压电平位移电路存在的滤波宽度无法准确判断、滤波电路增加整体电路延迟等问题。
附图说明
图1是常用的高压电平位移电路的结构示意图。
图2是本发明实施例提供的电平位移电路的结构示意图一。
图3是本发明实施例提供的电平位移电路的结构示意图二。
图4是本发明实施例提供的电平位移电路的结构示意图三。
图5是本发明实施例提供的脉冲滤波信号的波形示意图。
图6是本发明实施例提供的噪声消除模块的结构示意图一。
图7是本发明实施例提供的脉冲滤波模块的结构示意图一。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本发明实施例提供了一种电平位移电路，参见图2所示，电平位移电路包括：脉冲滤波模块100、开关模块200、基准镜像模块300、共模滤波模块400以及触发模块500。
脉冲滤波模块100用于根据输入电平信号生成四路脉冲滤波信号；开关模块200与脉冲滤波模块100连接，开关模块200根据四路所述脉冲滤波信号进行导通或者关断；基准镜像模块300与开关模块200和第一电源VB连接，用于根据第一电源提供的第一电源信号以及开关模块200的导通和关断生成基准电流信号；共模滤波模块400与基准镜像模块300连接，并由共模滤波模块400与基准镜像模块300组成电流镜，根据第一电源信号以及基准电流信号生成两路共模滤波信号；触发模块500与共模滤波模块400连接，触发模块500在共模滤波信号中出现共模噪声时进入锁存状态，并根据两路共模滤波信号对输入电平信号进行信号还原处理生成电平位移信号。
在本实施例中，通过脉冲滤波模块100、开关模块200、基准镜像模块300、共模滤波模块400以及触发模块500组成一个抗共模噪声干扰的高压电平位移电路，具体的，通过高侧的对称电流镜（共模滤波模块400、基准镜像模块300）把电压信号转变成电流信号传递，并引入dV/dt电流支路来滤除共模噪声，输出端采用负逻辑的触发模块500（例如RS触发器）锁存输出状态，输入端利用脉冲滤波电路和高、低压开关管实现脉冲控制，该高压电平位移电路具有滤除共模噪声更可靠、允许电源地的负压更低、延迟更小等特点。
在一个实施例中，参见图3所示，电平位移电路还包括噪声消除模块600。
噪声消除模块600与共模滤波模块400连接，用于消除共模滤波信号中的共模噪声。
在一个实施例中，参见图4所示，开关模块200包括：第一N型MOS管N1、第二N型MOS管N2、第三N型MOS管N3、第四N型MOS管N4、第一高压开关管L1、第二高压开关管L2。
第一N型MOS管N1的栅极、第二N型MOS管N2的栅极、第三N型MOS管N3的栅极、第四N型MOS管N4的栅极分别与脉冲滤波模块100的四个脉冲滤波信号输出端一一对应连接，第一N型MOS管N1的源极与第三N型MOS管N3的漏极连接，第二N型MOS管N2的源极与第四N型MOS管N4的漏极连接，第一N型MOS管N1的漏极连接第一高压开关管L1的源极，第二N型MOS管N2的漏极连接第二高压开关管L2的源极，第一高压开关管L1的栅极与第二高压开关管L2的栅极共接于电源端VCC。
在本实施例中，结合图4所示，脉冲滤波模块100的输入端连接输入端口IN，用于接入输入电压信号，脉冲滤波模块100的四路输出端（A、B、C、D）分别接第一N型MOS管N1、第二N型MOS管N2、第三N型MOS管N3、第四N型MOS管N4的栅极，其中，第一N型MOS管N1、第二N型MOS管N2、第三N型MOS管N3、第四N型MOS管N4均为低压开关管。第三N型MOS管N3、第四N型MOS管N4的源极接地，第三N型MOS管N3、第一N型MOS管N1和第一高压开关管L1依次串联，第四N型MOS管N4、第二N型MOS管N2和第二高压开关管L2依次串联。第一高压开关管L1和第二高压开关管L2的栅极接到电源端VCC，第一高压开关管L1的漏极、第二高压开关管L2的漏极连接基准镜像模块300。
具体的，第一高压开关管L1的栅极与第二高压开关管L2的栅极固定接电源端VCC，导通状态由其源极电压来控制。只有当第三N型MOS管N3和第一N型MOS管N1同时导通时，第一高压开关管L1才导通，然后产生电流传到高侧晶体管。同理，只有当第四N型MOS管N4和第二N型MOS管N2同时导通时，第二高压开关管L2才导通。为了减小半桥驱动芯片整体的功耗，同时增加芯片的可靠性，需要以脉冲形式来控制高压开关管（第一高压开关管L1与第二高压开关管L2）的导通时间。
本实施例中通过A、B、C、D四路脉冲滤波信号控制第三N型MOS管N3、第一N型MOS管N1同时导通的时间和第四N型MOS管N4、第二N型MOS管N2同时导通的时间，来实现脉冲控制。A、B、C、D信号即脉冲滤波电路的输出波形示意图如图5所示，当输入信号IN上升沿到来时，信号A和信号C同时为高电平，并持续一段时间，比如120ns左右，同一周期其他时间内信号A、信号C互为反相；同理，当IN下降沿到来时，B和D同时为高电平，并持续相同的一段时间，同一周期其他时间内信号B、信号D互为反相。
在一个实施例中，参见图4所示，基准镜像模块300包括：第一P型MOS管P1、第二P型MOS管P2。
第一P型MOS管P1的源极与第二P型MOS管P2的源极共接于第一电源VB，第一P型MOS管P1的栅极、第一P型MOS管P1的漏极以及开关模块200的第一输入端共接于共模滤波模块400，第二P型MOS管P2的栅极、第二P型MOS管P2的漏极以及开关模块200的第二输入端共接于共模滤波模块400。
在本实施例中，第一高压开关管L1的漏极连接到第一P型MOS管P1的漏极和第一P型MOS管P1的栅极，第二高压开关管L2的漏极连接到第二P型MOS管P2的漏极和第二P型MOS管P2的栅极。
在一个实施例中，参见图4所示，共模滤波模块400包括：第三P型MOS管P3、第四P型MOS管P4、第五P型MOS管P5、第六P型MOS管P6、第七P型MOS管P7、第八P型MOS管P8、第九P型MOS管P9、第五N型MOS管N5、第六N型MOS管N6、第七N型MOS管N7、第八N型MOS管N8、第九N型MOS管N9、第十N型MOS管N10以及第一电阻R1。
第三P型MOS管P3的源极、第四P型MOS管P4的源极、第五P型MOS管P5的源极、第六P型MOS管P6的源极、第七P型MOS管P7的源极、第八P型MOS管P8的源极、第九P型MOS管P9的源极共接于第一电源VB，第三P型MOS管P3的栅极与基准镜像模块300连接，第三P型MOS管P3的漏极、第五N型MOS管N5的漏极、第五N型MOS管N5的栅极、第六N型MOS管N6的栅极共接，第五N型MOS管N5的源极与第六N型MOS管N6的源极共接于第一电源地VS。
第四P型MOS管P4的栅极连接基准镜像模块300，第四P型MOS管P4的漏极、第五P型MOS管P5的漏极、第七N型MOS管N7的漏极共接作为共模滤波模块400的第一共模滤波信号输出端，第五P型MOS管P5的栅极、第六P型MOS管P6的栅极、第九P型MOS管P9的栅极、第九P型MOS管P9的漏极共接第一电阻R1的第一端。
第六P型MOS管P6的漏极、第七P型MOS管P7的漏极以及第六N型MOS管N6的漏极共接作为共模滤波模块400的第二共模滤波信号输出端。
第八P型MOS管P8的栅极连接基准镜像模块，第八P型MOS管P8的漏极、第八N型MOS管N8的漏极、第八N型MOS管N8的栅极以及第七N型MOS管N7的栅极共接，第七N型MOS管N7的源极、第八N型MOS管N8的源极以及第一电阻R1的第二端连接第一电源地VS。
在本实施例中，第一电源VB可以为浮动电源。第一P型MOS管P1和第七P型MOS管P7构成电流镜，第一P型MOS管P1和第八N型MOS管P8也构成电流镜。第二P型MOS管P2和第三P型MOS管P3构成电流镜，第二P型MOS管P2和第四P型MOS管P4也构成电流镜。第三P型MOS管P3的漏极接第五N型MOS管N5的漏极和第五N型MOS管N5的栅极，并接到第九N型MOS管N9的漏极。
第五N型MOS管N5和第六N型MOS管N6构成电流镜。第八P型MOS管P8的漏极接第八N型MOS管N8的漏极和第八N型MOS管N8的栅极，并接到第十N型MOS管N10的漏极。第八N型MOS管N8和第七N型MOS管N7构成电流镜。第四P型MOS管P4的漏极和第七N型MOS管N7的漏极连接，并成为共模滤波模块400的第一共模滤波信号输出端Vreset，P7的漏极和N6的漏极连接，成为共模滤波电路的第二共模滤波信号输出端Vset。第九P型MOS管P9的栅极、漏极相连，并且接第五P型MOS管P5的栅极和第六P型MOS管P6的栅极，同时接第一电阻R1的一端。第一电阻R1的另一端接第一端电源地VS，第九P型MOS管P9和第五P型MOS管P5构成电流镜，第九P型MOS管P9和第六P型MOS管P6也构成电流镜，第五P型MOS管P5和第六P型MOS管P6的漏极分别接Vreset和Vset。
在一个实施例中，触发模块500可以为RS触发器。
在一个实施例中，参见图4所示，触发模块500包括：第一与非门and1、第二与非门and2。
第一与非门and1的第一输入引脚连接第二共模滤波信号输出端，第二与非门and2的第一输入引脚连接第一共模滤波信号输出端，第二与非门and2的第二输入引脚连接第一与非门and1的输出引脚，第一与非门and1的第二输入引脚连接第二与非门and2的第二输入引脚。
在本实施例中，RS触发器的输入即第二与非门nand2的一个输入引脚和第一与非门nand1的一个输入引脚分别接第一共模滤波信号输出端Vreset和第二共模滤波信号输出端Vset，第二与非门nand2的另一输入引脚连至第一与非门nand1输出引脚，同时连接整个电路的输出端口OUT，nand1的另一输入端连接第二与非门nand2的输出引脚。
在高侧的电路中，第一P型MOS管P1、第八P型MOS管P8、第七P型MOS管P7组成的电流镜和第二P型MOS管P2、第三P型MOS管P3、第四P型MOS管P4组成的电流镜对称，第五N型MOS管N5、第六N型MOS管N6组成的电流镜和第八N型MOS管N8、第七N型MOS管N7组成的电流镜对称。
假设先不考虑第五P型MOS管P5、第六P型MOS管P6和第九N型MOS管N9、第十N型MOS管N10，并假设RS触发器的输出端OUT初始为低电平，当第一高压开关管L1导通，第二高压开关管L2关闭时，第一P型MOS管P1有脉冲大电流流过，第二P型MOS管P2则没有电流流过。第八P型MOS管P8镜像了第一P型MOS管P1中的电流，并通过NMOS电流镜（第七N型MOS管N7、第八N型MOS管N8），引到Vreset结点；第七P型MOS管P7也镜像第一P型MOS管P1中的电流，引到Vset结点；由于第二P型MOS管P2电流为零，第三P型MOS管P3、第四P型MOS管P4的电流也为零，进而第五N型MOS管N5、第六N型MOS管N6电流也为零，因此第七P型MOS管P7P7和第七N型MOS管N7分别把第二共模滤波信号输出端Vset和第一共模滤波信号输出端Vreset拉到高电平和低电平。
进一步地，由于RS触发器是由与非门构成的，第二共模滤波信号输出端Vset为低电平时才输出高电平，所以第二共模滤波信号输出端Vset为高电平时维持之前的状态不变。反之同理，当第一高压开关管L1关闭，第二高压开关管L2导通时，第二共模滤波信号输出端Vset和第一共模滤波信号输出端Vreset分别被拉到低电平和高电平，输出端OUT变为高电平。
在一个具体应用实施例中， RS触发器的初始状态可以由额外的电路来确定，如启动电路等。如果输入端IN没有脉冲信号，第一高压开关管L1和第二高压开关管L2均关闭，第一P型MOS管P1和第二P型MOS管P2都没有电流，导致第四P型MOS管P4、第七P型MOS管P7、第六N型MOS管N6、第七N型MOS管N7都处于关闭状态，那么第二共模滤波信号输出端Vset和第一共模滤波信号输出端Vreset的电压将不确定，可能带来误触发，因此引入第五P型MOS管P5和第六P型MOS管P6把此时的第二共模滤波信号输出端Vset和第一共模滤波信号输出端Vreset拉上高电平。
在一个实施例中，第五N型MOS管N5、第六N型MOS管N6的尺寸相同，第五N型MOS管N5、第六N型MOS管N6的栅极电压由偏置电路提供。偏置电路包括第九N型MOS管N9和第一电阻R1，其静态电流很小，从而镜像到第五P型MOS管P5、第六P型MOS管P6的电流也很小，减小功耗。
当共模噪声发生，且dV/dt很大时，第一P型MOS管P1和第二P型MOS管P2同时流过大电流，在对称电流镜的作用下，流过第四P型MOS管P4的电流等于流过第七N型MOS管N7的电流，流过第七P型MOS管P7的电流等于流过第六N型MOS管N6的电流，因此把共模噪声抵消掉了，Vset和Vreset保持高电平，RS触发器保持锁存状态。
在一个实施例中，参见图6所示，噪声消除模块600包括：第十P型MOS管P10、第十一P型MOS管P11、第十一N型MOS管N11以及第十二N型MOS管N12、第三高压开关管L3。
第十P型MOS管P10的源极、第十一P型MOS管P11的源极共接于第一电源，第十P型MOS管P10的栅极、第十P型MOS管P10的漏极以及第三高压开关管L3的漏极共接，第十一P型MOS管P11的漏极、第十一N型MOS管N11的漏极以及第十一N型MOS管N11的栅极共接于第九N型MOS管N9的栅极，第十一N型MOS管N11的源极连接第一电源地VS，第三高压开关管L3源极连接第十二N型MOS管N12的漏极、第十二N型MOS管N12的栅极与第十二N型MOS管N12的源极共接于地，第三高压开关管L3的栅极连接电源端VCC。
具体的，结合图6所示，噪声消除模块600中，第九N型MOS管N9和第十N型MOS管N10的栅极相连于端口VG，端口VG连接的其他器件见图4。
结合图4所示，第十一N型MOS管N11的栅极、漏接相连，并连到VG和第十一P型MOS管P11的漏极，第十一N型MOS管N11和图3中的第九N型MOS管N9、第十N型MOS管N10构成电流镜。第十P型MOS管P10的栅极和第十P型MOS管P10的漏极连接第十一P型MOS管P11的栅极、第三高压开关管L3的漏极，第十P型MOS管P10、第十一P型MOS管P11、构成电流镜。第三高压开关管L3的栅极接到电源端VCC上，第三高压开关管L3的源极接到第十二N型MOS管N12的漏极，第十二N型MOS管N12的栅极和第十二N型MOS管N12的源极连接到地。
在本实施例中，由于电流传播路径距离不一致，以及对称性受工艺、版图等影响，导致流过第四P型MOS管P4、第七P型MOS管P7的电流可能不等于流过第七N型MOS管N7、第六N型MOS管N6的电流，因此为了提高滤除共模噪声的可靠性，增加了第九N型MOS管N9、第十N型MOS管N10和相应的支路（即噪声消除模块600）来消除共模噪声。
具体的，第三高压开关管L3设计成与第一高压开关管L1、第二高压开关管L2相同的dummy管（即虚拟开关管），其漏极也具有与第一高压开关管L1、第二高压开关管L2相同的dV/dt，因此可以从第十P型MOS管P10镜像得到同样的噪声电流，进而镜像到第九N型MOS管N9和第十N型MOS管N10中。
第二共模滤波信号输出端Vset和第一共模滤波信号输出端Vreset为高电平时，RS触发器保持锁存状态，可以屏蔽共模噪声，因此通过第九N型MOS管N9、第十N型MOS管N10把第六N型MOS管N6、第七N型MOS管N7的电流减少或关闭第六N型MOS管N6、第七N型MOS管N7，那么就可以屏蔽掉共模噪声。
在具体应用中，第十P型MOS管P10、第十一P型MOS管P11、第十一N型MOS管N11以及第十二N型MOS管N12、第三高压开关管L3组成的支路并不传输正常信号，正常工作时对高压电平位移电路输出没有影响。
在一个具体应用实施例中，第十P型MOS管P10可以采用小于第一P型MOS管P1、第二P型MOS管P2的尺寸，只需要把镜像比例设计得高一些，使流过第九N型MOS管N9、第十N型MOS管N10的饱和电流为第三P型MOS管P3、第八P型MOS管P8的两倍，就可以保证共模噪声发生时，Vset和Vreset为高电平，从而滤除共模噪声。
在一个实施例中，参见图7所示，脉冲滤波模块100包括：第十二P型MOS管P12、第十三P型MOS管P13、第十三N型MOS管N13、第十四N型MOS管N14、第一电容C1、第二电容C2、第二电阻R2、第三电阻R3、第一反相器inv1、第二反相器inv2、第三反相器inv3、第四反相器inv4以及第五反相器inv5。
第一反相器inv1的输入引脚、第三反相器inv3的输入引脚共接作为输入电平信号端，第一反相器inv1的输出引脚连接第二反相器的输入引脚，第二反相器inv2的输出引脚、第十三P型MOS管P13的栅极、第十四N型MOS管N14的栅极共接作为第一脉冲滤波信号输出端，第三反相器inv3的输出引脚、第十二P型MOS管P12的栅极以及第十三P型MOS管P13的栅极共接作为第二脉冲滤波信号输出端，第十二P型MOS管P12的源极、第一电容C1的第一端连接电源端，第十二P型MOS管P12的漏极连接第二电阻R2的第一端，第二电阻R2的第二端、第一电容C1的第二端、第十三N型MOS管N13的漏极以及第四反相器inv4的输入引脚共接，第十三N型MOS管N13的源极接地，第四反相器inv4的输出引脚作为第三脉冲滤波信号输出端，第十三P型MOS管P13的源极、第二电容C2的第一端共接于电源端VCC，第十三P型MOS管P13的漏极连接第三电阻R13的第一端、第三电阻R13的第二端、第二电容C2的第二端、第十四N型MOS管N14的漏极共接于第五反相器inv5的输入引脚，第十四N型MOS管N14的源极接地，第五反相器inv5的输出引脚作为第四脉冲滤波信号输出端。
在本实施例中，第十二P型MOS管P12、第十三N型MOS管N13、第二电阻R2、第一电容C1构成了一个滤波电路，第十三P型MOS管P13、第十四N型MOS管N14、第三电阻R3、第二电容C2构成另一个完全相同的滤波电路。由于电阻接在这两个滤波电路输出节点偏PMOS管的一侧，因此该输出节点的上升时间会延长，而下降时间仍然很短，从而产生了单边沿的延迟。
在具体应用中，若反相器的延迟很短且可忽略，则结合图7和图5可知：信号A与输入电平信号IN相同；信号B与信号A反相；若信号B的下降沿延迟一段时间，而上升沿不变，可得到信号C；同理，信号A的下降沿被延迟一段时间，上升沿不变，由此得到信号D。
在具体应用实施例中，上述的PMOS管、NMOS管、高压开关管中，其源极和衬底相接。
结合上述实施例所述，本发明具有如下优点：
（1）可以更加可靠地滤除共模滤波。本发明中通过电流镜把共模噪声以电流形式传递，再利用共模噪声支路使负逻辑输入的RS触发器维持锁存状态，避免了由于时间不匹配导致无法完全滤除噪声信号而产生错误的窄脉冲信号。
（2）允许的VS（第一电源地）的负压更低。电流镜可以将脉冲电压信号转换为电流信号，再转化为电压，解决了VS负压受缓冲器翻转电平的限制。
（3）整体延迟小，本发明的共模噪声滤除电路并不依赖于电阻电容滤波，因此正常信号的传输延时相比于现有的普通滤波电路具有更小的传输延时时间。
本申请实施例还提供了一种集成电路，所述集成电路包括如上述任一项所述的电平位移电路。本申请实施例还提供了一种电子设备，所述电子设备包括如上述任一项所述的电平位移电路。
本申请实施例提供了一种电平位移电路、集成电路，通过脉冲滤波模块根据输入电平信号生成四路脉冲滤波信号，开关模块根据四路所述脉冲滤波信号进行导通或者关断，基准镜像模块根据第一电源提供的第一电源信号以及开关模块的导通和关断生成基准电流信号，然后由共模滤波模块与基准镜像模块组成电流镜，根据第一电源信号以及基准电流信号生成两路共模滤波信号，最后通过触发模块在共模滤波信号中出现共模噪声时进入锁存状态，并根据两路共模滤波信号生成电平位移信号，实现电平位移电路的抗共模噪声干扰的目的，解决了现有的高压电平位移电路存在的滤波宽度无法准确判断、滤波电路增加整体电路延迟等问题。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种电平位移电路，其特征在于，所述电平位移电路包括：
脉冲滤波模块，用于根据输入电平信号生成四路脉冲滤波信号；
开关模块，与所述脉冲滤波模块连接，用于根据四路所述脉冲滤波信号进行导通或者关断；
基准镜像模块，与所述开关模块和第一电源连接，用于根据所述第一电源提供的第一电源信号以及所述开关模块的导通和关断生成基准电流信号；
共模滤波模块，与所述基准镜像模块连接，并与所述基准镜像模块组成电流镜，用于根据所述第一电源信号以及所述基准电流信号生成两路共模滤波信号；
触发模块，与所述共模滤波模块连接，用于在所述共模滤波信号中出现共模噪声时进入锁存状态，并根据两路所述共模滤波信号对所述输入电平信号进行信号还原处理生成电平位移信号。
2.如权利要求1所述的电平位移电路，其特征在于，所述电平位移电路还包括：
噪声消除模块，与所述共模滤波模块连接，用于消除所述共模滤波信号中的共模噪声。
3.如权利要求1所述的电平位移电路，其特征在于，所述开关模块包括：第一N型MOS管、第二N型MOS管、第三N型MOS管、第四N型MOS管、第一高压开关管、第二高压开关管；
所述第一N型MOS管的栅极、所述第二N型MOS管的栅极、所述第三N型MOS管的栅极、所述第四N型MOS管的栅极分别与所述脉冲滤波模块的四个脉冲滤波信号输出端一一对应连接，所述第一N型MOS管的源极与所述第三N型MOS管的漏极连接，所述第二N型MOS管的源极与所述第四N型MOS管的漏极连接，所述第一N型MOS管的漏极连接所述第一高压开关管的源极，所述第二N型MOS管的漏极连接所述第二高压开关管的源极，所述第一高压开关管的栅极与所述第二高压开关管的栅极共接于电源端。
4.如权利要求1所述的电平位移电路，其特征在于，所述基准镜像模块包括：第一P型MOS管、第二P型MOS管；
所述第一P型MOS管的源极与所述第二P型MOS管的源极共接于所述第一电源，所述第一P型MOS管的栅极、所述第一P型MOS管的漏极以及所述开关模块的第一输入端共接于所述共模滤波模块，所述第二P型MOS管的栅极、所述第二P型MOS管的漏极以及所述开关模块的第二输入端共接于所述共模滤波模块。
5.如权利要求2所述的电平位移电路，其特征在于，所述共模滤波模块包括：第三P型MOS管、第四P型MOS管、第五P型MOS管、第六P型MOS管、第七P型MOS管、第八P型MOS管、第九P型MOS管、第五N型MOS管、第六N型MOS管、第七N型MOS管、第八N型MOS管、第九N型MOS管、第十N型MOS管以及第一电阻；
所述第三P型MOS管的源极、所述第四P型MOS管的源极、所述第五P型MOS管的源极、所述第六P型MOS管的源极、所述第七P型MOS管的源极、所述第八P型MOS管的源极、所述第九P型MOS管的源极共接于第一电源，所述第三P型MOS管的栅极与所述基准镜像模块连接，所述第三P型MOS管的漏极、所述第五N型MOS管的漏极、所述第五N型MOS管的栅极、所述第六N型MOS管的栅极共接，所述第五N型MOS管的源极与所述第六N型MOS管的源极共接于第一电源地；
所述第四P型MOS管的栅极连接所述基准镜像模块，所述第四P型MOS管的漏极、所述第五P型MOS管的漏极、所述第七N型MOS管的漏极共接作为所述共模滤波模块的第一共模滤波信号输出端，所述第五P型MOS管的栅极、所述第六P型MOS管的栅极、所述第九P型MOS管的栅极、所述第九P型MOS管的漏极共接所述第一电阻的第一端；
所述第六P型MOS管的漏极、所述第七P型MOS管的漏极以及所述第六N型MOS管的漏极共接作为所述共模滤波模块的第二共模滤波信号输出端；
所述第八P型MOS管的栅极连接所述基准镜像模块，所述第八P型MOS管的漏极、所述第八N型MOS管的漏极、所述第八N型MOS管的栅极以及所述第七N型MOS管的栅极共接，所述第七N型MOS管的源极、所述第八N型MOS管的源极以及所述第一电阻的第二端连接所述第一电源地。
6.如权利要求5所述的电平位移电路，其特征在于，所述触发模块包括：第一与非门、第二与非门；
所述第一与非门的第一输入引脚连接所述第二共模滤波信号输出端，所述第二与非门的第一输入引脚连接所述第一共模滤波信号输出端，所述第二与非门的第二输入引脚连接所述第一与非门的输出引脚，所述第一与非门的第二输入引脚连接所述第二与非门的第二输入引脚。
7.如权利要求5所述的电平位移电路，其特征在于，所述噪声消除模块包括：第三高压开关管、第十P型MOS管、第十一P型MOS管、第十一N型MOS管以及第十二N型MOS管；
所述第十P型MOS管的源极、所述第十一P型MOS管的源极共接于第一电源，所述第十P型MOS管的栅极、所述第十P型MOS管的漏极以及所述第三高压开关管的漏极共接，所述第十一P型MOS管的漏极、所述第十一N型MOS管的漏极以及所述第十一N型MOS管的栅极共接于所述第九N型MOS管的栅极，所述第十一N型MOS管的源极连接第一电源地，所述第三高压开关管源极连接所述第十二N型MOS管的漏极、所述第十二N型MOS管的栅极与所述第十二N型MOS管的源极共接于地，所述第三高压开关管的栅极连接电源端。
8.如权利要求1所述的电平位移电路，其特征在于，所述脉冲滤波模块包括：第十二P型MOS管、第十三P型MOS管、第十四N型MOS管、第十三N型MOS管、第一电容、第二电容、第二电阻、第三电阻、第一反相器、第二反相器、第三反相器、第四反相器以及第五反相器；
所述第一反相器的输入引脚、所述第三反相器的输入引脚共接作为输入电平信号端，所述第一反相器的输出引脚连接所述第二反相器的输入引脚，所述第二反相器的输出引脚、所述第十三P型MOS管的栅极、所述第十四N型MOS管的栅极共接作为第一脉冲滤波信号输出端，所述第三反相器的输出引脚、所述第十二P型MOS管的栅极以及所述第十三P型MOS管的栅极共接作为第二脉冲滤波信号输出端，所述第十二P型MOS管的源极、所述第一电容的第一端连接电源端，所述第十二P型MOS管的漏极连接所述第二电阻的第一端，所述第二电阻的第二端、所述第一电容的第二端、所述第十三N型MOS管的漏极以及所述第四反相器的输入引脚共接，所述第十三N型MOS管的源极接地，所述第四反相器的输出引脚作为第三脉冲滤波信号输出端，所述第十三P型MOS管的源极、所述第二电容的第一端共接于电源端，所述第十三P型MOS管的漏极连接所述第三电阻的第一端、所述第三电阻的第二端、所述第二电容的第二端、所述第十四N型MOS管的漏极共接于所述第五反相器的输入引脚，所述第十四N型MOS管的源极接地，所述第五反相器的输出引脚作为第四脉冲滤波信号输出端。
9.如权利要求7所述的电平位移电路，其特征在于，所述第十P型MOS管的尺寸小于所述基准镜像模块中的第一P型MOS管、第二P型MOS管的尺寸。
10.一种集成电路，其特征在于，所述集成电路包括如权利要求1-9任一项所述的电平位移电路。
CN202210642370.XA 2022-06-08 2022-06-08 一种电平位移电路及集成电路 Active CN114744997B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210642370.XA CN114744997B (zh) 2022-06-08 2022-06-08 一种电平位移电路及集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210642370.XA CN114744997B (zh) 2022-06-08 2022-06-08 一种电平位移电路及集成电路

Publications (2)

Publication Number Publication Date
CN114744997A true CN114744997A (zh) 2022-07-12
CN114744997B CN114744997B (zh) 2022-09-09

Family

ID=82287394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210642370.XA Active CN114744997B (zh) 2022-06-08 2022-06-08 一种电平位移电路及集成电路

Country Status (1)

Country Link
CN (1) CN114744997B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116483154A (zh) * 2023-06-25 2023-07-25 上海海栎创科技股份有限公司 一种低延迟基准输出电路与输出方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102611425A (zh) * 2012-03-08 2012-07-25 东南大学 一种抗电源噪声干扰的高压侧栅极驱动电路
CN102647177A (zh) * 2012-04-06 2012-08-22 东南大学 一种可抗共模噪声干扰的高压侧栅驱动电路
CN102769454A (zh) * 2012-06-30 2012-11-07 东南大学 一种可抗噪声干扰的高侧栅驱动电路
CN102769453A (zh) * 2012-06-30 2012-11-07 东南大学 一种可抗噪声干扰的高压侧栅驱动电路
CN202586924U (zh) * 2012-03-08 2012-12-05 东南大学 一种抗电源噪声干扰的高压侧栅极驱动电路
CN202617091U (zh) * 2012-04-06 2012-12-19 东南大学 一种可抗共模噪声干扰的高压侧栅驱动电路
CN103762969A (zh) * 2014-01-17 2014-04-30 东南大学 一种抗噪声干扰的高压侧栅驱动电路
CN108288963A (zh) * 2018-04-26 2018-07-17 无锡安趋电子有限公司 噪声消除电路及低延时高压侧驱动电路
US20180345400A1 (en) * 2016-08-15 2018-12-06 South China University Of Technology DSC-Based All-Digital SiC Inversion Type Multi-Function Argon Arc Welding Power Supply
CN109818608A (zh) * 2019-01-28 2019-05-28 电子科技大学 一种高速高共模噪声抗扰的电平位移电路
CN109905111A (zh) * 2019-03-06 2019-06-18 电子科技大学 适用于GaN高速栅驱动电路的电平位移电路
CN112994662A (zh) * 2019-12-02 2021-06-18 华润微集成电路(无锡)有限公司 信号整形电路及相应的栅极驱动电路
US20220146872A1 (en) * 2006-09-29 2022-05-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220146872A1 (en) * 2006-09-29 2022-05-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN202586924U (zh) * 2012-03-08 2012-12-05 东南大学 一种抗电源噪声干扰的高压侧栅极驱动电路
CN102611425A (zh) * 2012-03-08 2012-07-25 东南大学 一种抗电源噪声干扰的高压侧栅极驱动电路
CN102647177A (zh) * 2012-04-06 2012-08-22 东南大学 一种可抗共模噪声干扰的高压侧栅驱动电路
CN202617091U (zh) * 2012-04-06 2012-12-19 东南大学 一种可抗共模噪声干扰的高压侧栅驱动电路
CN102769454A (zh) * 2012-06-30 2012-11-07 东南大学 一种可抗噪声干扰的高侧栅驱动电路
CN102769453A (zh) * 2012-06-30 2012-11-07 东南大学 一种可抗噪声干扰的高压侧栅驱动电路
CN103762969A (zh) * 2014-01-17 2014-04-30 东南大学 一种抗噪声干扰的高压侧栅驱动电路
US20180345400A1 (en) * 2016-08-15 2018-12-06 South China University Of Technology DSC-Based All-Digital SiC Inversion Type Multi-Function Argon Arc Welding Power Supply
CN108288963A (zh) * 2018-04-26 2018-07-17 无锡安趋电子有限公司 噪声消除电路及低延时高压侧驱动电路
CN109818608A (zh) * 2019-01-28 2019-05-28 电子科技大学 一种高速高共模噪声抗扰的电平位移电路
CN109905111A (zh) * 2019-03-06 2019-06-18 电子科技大学 适用于GaN高速栅驱动电路的电平位移电路
CN112994662A (zh) * 2019-12-02 2021-06-18 华润微集成电路(无锡)有限公司 信号整形电路及相应的栅极驱动电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
XIAO HONG 等: "A low jitter PLL clock used for phase change memory", 《JOURNAL OF SEMICONDUCTORS》 *
初秀琴等: "高压抗噪声干扰MOS栅驱动电路的设计", 《华中科技大学学报(自然科学版)》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116483154A (zh) * 2023-06-25 2023-07-25 上海海栎创科技股份有限公司 一种低延迟基准输出电路与输出方法
CN116483154B (zh) * 2023-06-25 2023-09-12 上海海栎创科技股份有限公司 一种低延迟基准输出电路与输出方法

Also Published As

Publication number Publication date
CN114744997B (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
KR100224138B1 (ko) 출력 버퍼 회로
US5237213A (en) Semiconductor integrated circuit with low-noise output buffers
US6700429B2 (en) Semiconductor device
KR100770809B1 (ko) 레벨변환회로및레벨변환회로를사용한반도체집적회로장치
US5019724A (en) Noise tolerant input buffer
US7973560B2 (en) Level shifter
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
KR19980081521A (ko) 낮은 항복 전압을 갖는 출력 버퍼 회로
US5132577A (en) High speed passgate, latch and flip-flop circuits
KR930000972B1 (ko) Cmos인버터를 구비한 반도체 집적회로
KR19980080700A (ko) 입력회로와 출력회로 및 입출력회로
CN114744997B (zh) 一种电平位移电路及集成电路
US5079439A (en) Noise rejecting TTL to CMOS input buffer
US4406957A (en) Input buffer circuit
US4760283A (en) Dynamic input latch
US7847591B2 (en) Low jitter CMOS to CML converter
CA2008749C (en) Noise rejecting ttl to cmos input buffer
US10911047B1 (en) Level shifter with auto voltage-bias reliability protection
KR900008050B1 (ko) 논리회로
US7515392B2 (en) High voltage circuits implemented using low voltage transistors
CN117713778A (zh) 一种开关电路
KR20000026260A (ko) 디-플립플롭 회로
CN113965194A (zh) 一种具有噪声检测的低延时高压侧驱动电路
JPH02250425A (ja) 出力バッファ回路
CN118041339A (zh) 一种具有瞬态抑制功能的高压电平位移电路及其位移方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant