CN113726336A

CN113726336A - 一种适用于电流舵型dac中的低功耗电流源阵列

Info

Publication number: CN113726336A
Application number: CN202111032485.9A
Authority: CN
Inventors: 王新胜
Original assignee: Longxiang Xinrui Xiamen Technology Co Ltd
Current assignee: Longxiang Xinrui Xiamen Technology Co Ltd
Priority date: 2021-09-03
Filing date: 2021-09-03
Publication date: 2021-11-30
Anticipated expiration: 2041-09-03
Also published as: CN113726336B

Abstract

本发明提出了一种适用于电流舵型DAC中的低功耗电流源阵列，包括偏置电压产生电路，所述偏置电压产生电路的输出端输出偏置电压V_REF；电流源阵列，所述电流源阵列由多个工作单元并联而成，所述工作单元包括电流单元和控制所述电流单元输出状态的差分开关，所述差分开关的输入端连接所述偏置电压产生电路的输出端，所述差分开关的输出端连接所述电流单元的输入端；译码电路，所述译码电路的输入端输入有数字码，所述译码电路的输出端连接所述差分开关的控制端；电流镜，所述电流镜的输入端连接所述电流单元的输出端，所述电流镜的输出端输出放大后的输出电流I_OUT。本发明通过差分开关控制对应的电流单元是否工作，从而有效的降低了电流源阵列的功耗。

Description

一种适用于电流舵型DAC中的低功耗电流源阵列

技术领域

本发明属于电流源阵列技术领域，具体涉及一种适用于电流舵型DAC中的低功耗电流源阵列。

背景技术

电流源阵列是电流舵型DAC的重要组成部分之一，其功耗也是电流舵型DAC总功耗的重要组成部分。电流源阵列的主要功能是利用电压电流转换电路中生成的参考电流来生成不同权重的电流，并通过对各电流单元开关的控制，来实现输入不同数字码时输出对应大小电流的功能。传统的差分电流输出型电流源阵列在任何情况下都会在差分输出端的其中一条支路输出对应权重的电流，从而导致了电流舵型DAC总功耗较大。

有鉴于此，设计制造出一种能够克服上述问题，且适用于电流舵型DAC中的低功耗电流源阵列就显得尤为重要。

发明内容

为了解决现有电流舵型DAC中传统电流源阵列差分输出电流导致功耗较大的问题，本申请提供一种适用于电流舵型DAC中的低功耗电流源阵列，以实现更低功耗。

本发明提出了一种适用于电流舵型DAC中的低功耗电流源阵列，包括：

偏置电压产生电路，所述偏置电压产生电路的输入端接入前级参考电流I_REF，所述偏置电压产生电路的输出端输出偏置电压V_REF；

电流源阵列，所述电流源阵列由多个工作单元并联而成，单个所述工作单元包括产生输出电流I₁的电流单元和控制所述电流单元输出状态的差分开关，所述差分开关的输入端连接所述偏置电压产生电路的输出端，所述差分开关的输出端连接所述电流单元的输入端；

译码电路，所述译码电路的输入端输入有数字码，所述译码电路的输出端连接所述差分开关的控制端；

电流镜，所述电流镜的输入端连接所述电流单元的输出端，所述电流镜的输出端输出放大后的输出电流I_OUT。

通过采用上述技术方案，偏置电压产生电路产生偏置电压V_REF，电流单元的输入端输入偏置电压V_REF后产生输出电流I₁，译码电路对输入的数字码进行译码，并输出控制差分开关开关状态的控制信号，从而控制对应电流单元是否工作，电流镜对输出电流I₁进行比例放大，得到放大后的输出电流I_OUT。本发明通过对各电流单元的差分开关进行控制，来实现控制对应电流单元是否工作，从而有效的降低了电流源阵列的功耗，可以满足一些较为注重低功耗性能的DAC芯片的需求。

优选的，所述偏置电压产生电路包括电阻R1和NMOS管M1、M2；所述电阻R1的一端连接所述前级参考电流I_REF，所述电阻R1的另一端连接NMOS管M1的漏极，所述NMOS管M1的栅极连接所述前级参考电流I_REF，所述NMOS管M1的源极连接所述NMOS管M2的漏极，所述NMOS管M2的栅极连接所述NMOS管M1的漏极，所述NMOS管M2的源极接模拟地AGND。

通过采用上述技术方案，NMOS管M1、M2以及电阻R1构成了一个结构简易的自偏置共栅共源结构，从而产生了电流源阵列所需的偏置电压V_REF，并且由于偏置电压产生电路的结构简单，因此整个电路的功耗较低。

优选的，所述电流单元包括NMOS管M7、M8、M9和M10；所述NMOS管M7、M8的栅极连接所述偏置电压产生电路的输出端，所述NMOS管M7的源极连接所述NMOS管M8的漏极，所述NMOS管M9、M10的栅极分别连接所述NMOS管M7、M8的栅极，所述NMOS管M9的源极连接所述NMOS管M10的漏极，所述NMOS管M7、M9的漏极连接所述电流镜的输入端，所述NMOS管M8、M10的源极共接模拟地AGND。

通过采用上述技术方案，NMOS管M7、M8、M9、M10构成了一个共栅共源结构，共栅共源结构提高了电流单元的输出阻抗，使对应电流单元输出的输出电流I₁更加精确。

优选的，所述差分开关包括NMOS管M5和M6；所述译码电路对所述数字码进行译码并输出所述差分开关的控制信号T₁和差分控制信号T₁_ZN，所述NMOS管M5、M6的栅极分别连接所述控制信号T₁和差分控制信号T₁_ZN，所述NMOS管M5的源极和漏极分别连接所述NMOS管M2的栅极和所述NMOS管M6的漏极，所述NMOS管M6的源极接模拟地AGND，所述NMOS管M7、M8的栅极分别连接所述NMOS管M1的栅极和所述NMOS管M5的漏极。

通过采用上述技术方案，以第一个电流单元为例，译码电路对输入的数字码进行译码后输出控制信号T₁和差分控制信号T₁_ZN，从而分别控制NMOS管M5和M6，当电流单元需要输出输出电流I₁时，令T₁_ZN为低电平，NMOS管M6关闭，T₁为高电平，NMOS管M5导通，电流单元中的共源管NMOS管M8、M10的栅极电位为偏置电压V_REF，电流单元可以正常工作；反之，令T₁_ZN为高电平，T₁为低电平，NMOS管M8、M10的栅极电位接地，电流单元不输出电流。

优选的，所述电流镜包括PMOS管M17、M18、M19、M22和M23；所述PMOS管M17的漏极连接所述NMOS管M7的漏极，所述PMOS管M17的源极接模拟电压AVcc，所述PMOS管M19的漏极连接自身的栅极以及所述NMOS管M9的漏极，所述PMOS管M19的源极连接所述PMOS管M18的漏极和栅极，所述PMOS管M18的源极接模拟电压AVcc，所述PMOS管M22的栅极连接所述PMOS管M17的栅极，所述PMOS管M22的源极接模拟电压AVcc，所述PMOS管M22连接所述PMOS管M23的源极，所述PMOS管M23栅极连接所述PMOS管M19的栅极，所述PMOS管M23的漏极输出所述输出电流I_OUT。

通过采用上述技术方案，PMOS管M22和M23构成具有较大输出阻抗的共栅共源结构，PMOS管M17和PMOS管M22为比例镜像关系，将各个电流单元汇聚成的流经PMOS管M17的总电流进行比例镜像，得到最终的输出电流I_OUT。PMOS管M18和M19为共栅管M23提供偏置，PMOS管M18采用二极管接法，提供电压偏移，使PMOS管M19所处环境和共栅管M23类似，使得共栅管M19为共栅管M23提供一致性较好的所需偏置电压。

优选的，还包括连接在所述偏置电压产生电路之间的一级使能开关。

通过采用上述技术方案，通过一级使能开关控制电流源阵列的输入端是否输入偏置电压V_REF，从而控制电流源阵列整体是否工作。

优选的，所述一级使能开关包括NMOS管M3和M4；所述NMOS管M3、M4的栅极均输入有差分使能信号ENN，所述NMOS管M3、M4的漏极分别连接所述NMOS管M2、M1的栅极，所述NMOS管M3、M4的源极均接模拟地AGND。

通过采用上述技术方案，当电流源阵列需要工作时，令差分使能信号ENN为低电平，NMOS管M3和M4关闭，产生的偏置电压V_REF正常工作，电流源阵列正常工作；反之，令差分使能信号ENN为高电平，NMOS管M3和M4导通，偏置电压产生电路所产生的偏置电压V_REF接地，电流源阵列整体不工作。

优选的，还包括连接在所述电流镜之间的二级使能开关。

通过采用上述技术方案，通过二级使能开关控制电流镜的输出状态，从而控制电流源阵列的输出级是否工作。

优选的，所述二级使能开关包括PMOS管M20和M21；所述PMOS管M20、M21的源极均接模拟电压AVcc，所述PMOS管M20、M21的栅极均输入有使能信号ENP，所述PMOS管M20、M21的漏极分别连接所述PMOS管M22、M23的栅极。

通过采用上述技术方案，当电流源阵列需要工作时，令使能信号ENP为高电平，PMOS管M20和M21关闭，输出级正常工作；反之，令使能信号ENP为低电平，PMOS管M20和M21导通，输出级中PMOS管M22和M23的栅极电位被拉至高电平，电流源阵列输出级不工作，不输出电流。

与现有技术相比，本发明的有益成果在于：

(1)偏置电压产生电路产生偏置电压V_REF，电流单元的输入端输入偏置电压V_REF后产生输出电流I₁，译码电路对输入的数字码进行译码，并输出控制差分开关开关状态的控制信号，从而控制对应电流单元是否工作，电流镜对输出电流I₁进行比例放大，得到放大后的输出电流I_OUT。本发明通过对各电流单元的差分开关进行控制，来实现控制对应电流单元是否工作，从而有效的降低了电流源阵列的功耗，可以满足一些较为注重低功耗性能的DAC芯片的需求。

(2)以第一个电流单元为例，译码电路对输入的数字码进行译码后输出控制信号T₁和差分控制信号T₁_ZN，从而分别控制NMOS管M5和M6，当电流单元需要输出输出电流I₁时，令T₁_ZN为低电平，NMOS管M6关闭，T₁为高电平，NMOS管M5导通，电流单元中的共源管NMOS管M8、M10的栅极电位为偏置电压V_REF，电流单元可以正常工作；反之，令T₁_ZN为高电平，T₁为低电平，NMOS管M8、M10的栅极电位接地，电流单元不输出电流。

(3)当电流源阵列需要工作时，令差分使能信号ENN为低电平，NMOS管M3和M4关闭，产生的偏置电压V_REF正常工作，电流源阵列正常工作；反之，令差分使能信号ENN为高电平，NMOS管M3和M4导通，偏置电压产生电路所产生的偏置电压V_REF接地，电流源阵列整体不工作。

(4)当电流源阵列需要工作时，令使能信号ENP为高电平，PMOS管M20和M21关闭，输出级正常工作；反之，令使能信号ENP为低电平，PMOS管M20和M21导通，输出级中PMOS管M22和M23的栅极电位被拉至高电平，电流源阵列输出级不工作，不输出电流。

附图说明

包括附图以提供对实施例的进一步理解并且附图被并入本说明书中并且构成本说明书的一部分。附图图示了实施例并且与描述一起用于解释本发明的原理。将容易认识到其它实施例和实施例的很多预期优点，因为通过引用以下详细描述，它们变得被更好地理解。附图的元件不一定是相互按照比例的。同样的附图标记指代对应的类似部件。

图1是根据本发明实施例的低功耗电流源阵列的整体结构图；

图2是根据本发明实施例的低功耗电流源阵列的电路图；

图3是根据本发明一个具体实施例的译码电路的电路图。

图中各编号的含义：M1至M23为MOS管，R1为电阻，I_REF为前级电路产生的前级参考电流，I₁为电流单元的输出电流，I_OUT为电流源阵列最终放大后的输出电流，ENN和ENP分别为控制电流源阵列整体是否工作的差分使能信号和使能信号，T₁到T_N为经译码后生成的差分开关的控制信号，T₁_ZN到T_N_ZN则为对应的差分控制信号。

具体实施方式

在以下详细描述中，参考附图，该附图形成详细描述的一部分，并且通过其中可实践本发明的说明性具体实施例来示出。对此，参考描述的图的取向来使用方向术语，例如“顶”、“底”、“左”、“右”、“上”、“下”等。因为实施例的部件可被定位于若干不同取向中，为了图示的目的使用方向术语并且方向术语绝非限制。应当理解的是，可以利用其他实施例或可以做出逻辑改变，而不背离本发明的范围。因此以下详细描述不应当在限制的意义上被采用，并且本发明的范围由所附权利要求来限定。

本发明提出了一种适用于电流舵型DAC中的低功耗电流源阵列，图1示出了根据本发明实施例的低功耗电流源阵列的整体结构图，如图1所示，低功耗电流源阵列包括偏置电压产生电路、一级使能开关、电流源阵列、译码电路、电流镜和二级使能开关，其中，电流源阵列包括多个由电流单元和差分开关组成的工作单元。偏置电压产生电路产生电流源阵列所需的偏置电压V_REF；一级使能开关控制电流源阵列是否输入偏置电压V_REF，从而控制整个电流源阵列是否工作；电流单元在输入偏置电压V_REF后产生输出电流I₁；差分开关控制对应电流单元的输出状态；译码电路对输入的数字码进行译码，并输出控制差分开关开关状态的控制信号，从而控制对应电流单元是否工作；电流镜对输出电流I₁进行比例放大，得到放大后的输出电流I_OUT；二级使能开关控制电流镜的输出状态，从而控制电流源阵列的输出级是否工作。本发明既可以单独控制单个电流单元是否工作，同时也可以控制整个电流源阵列是否工作，从而有效的降低了电流源阵列的功耗。

图2示出了根据本发明实施例的低功耗电流源阵列的电路图，如图2所示，偏置电压产生电路包括电阻R1和NMOS管M1、M2。电阻R1的一端接入前级电路所产生的前级参考电流I_REF，电阻R1的另一端连接NMOS管M1的漏极，NMOS管M1的栅极连接前级参考电流I_REF，NMOS管M1的源极连接NMOS管M2的漏极，NMOS管M2的栅极连接NMOS管M1的漏极，NMOS管M2的源极接模拟地AGND。

NMOS管M1、M2以及电阻R1构成了一个结构简易的自偏置共栅共源结构，从而产生了电流源阵列所需的偏置电压V_REF。并且由于偏置电压产生电路的结构简单，因此功耗较低。

如图2所示，电流源阵列由多个工作单元并联而成，每个工作单元均由电流单元和差分开关组成，下文中将以第一个工作单元为例对电流源阵列的连接结构进行描述。

电流单元包括NMOS管M7、M8、M9和M10。NMOS管M7、M8的栅极连接偏置电压产生电路的输出端，NMOS管M7的源极连接NMOS管M8的漏极，NMOS管M9、M10的栅极分别连接NMOS管M7、M8的栅极，NMOS管M9的源极连接NMOS管M10的漏极，NMOS管M7、M9的漏极连接电流镜的输入端，NMOS管M8、M10的源极共接模拟地AGND。

差分开关包括NMOS管M5、M6。译码电路的输入端输入有数字码，译码电路对输入的数字码进行译码并输出差分开关的控制信号T₁和差分控制信号T₁_ZN，NMOS管M5、M6的栅极分别连接控制信号T₁和差分控制信号T₁_ZN，NMOS管M5的源极和漏极分别连接NMOS管M2的栅极和NMOS管M6的漏极，NMOS管M6的源极接模拟地AGND，NMOS管M7、M8的栅极分别连接NMOS管M1的栅极和NMOS管M5的漏极。

图3示出了根据本发明一个具体实施例的译码电路的电路图，如图3所示，本实施例的低功耗电流源阵列应用于“3+5”分段式电流舵型DAC中，高3位二进制码需要通过二进制码转温度计码译码电路产生对应的T_i(i＝1,…,N)。译码电路输入端所输入的数字码为低5位二进制码D₀…D_N-1，因此需要通过反向器链延时产生对应的T_i。高3位二进制码转换产生的T_i与低5位二进制码转换产生的T_i共同构成本实施例的控制信号T_i。由于控制信号为差分信号，其中所需的差分控制信号T_i_ZN可以由控制信号T_i反向得到。

在实际工作时，偏置电压产生电路向电流单元产生提供偏置电压V_REF，电流单元中的NMOS管M7、M8、M9、M10构成了一个共栅共源结构，其中，NMOS管M7、M9为共栅管，NMOS管M8、M10为共源管，共栅共源结构提高了电流单元的输出阻抗，使对应电流单元输出的输出电流I₁更加精确。输入的数字码经译码电路译码后，生成控制信号T_i和差分控制信号T_i_ZN(i＝1,…,N)，对各电流单元中的差分开关状态进行控制，从而控制电流单元中共源管M8、M10栅极的电压，进而控制对应电流单元是否工作。以第一个电流单元为例，具体控制原理如下：

T₁和T₁_ZN分别控制差分开关NMOS管M5和M6，当NMOS管M7、M8、M9和M10组成的电流单元需要输出输出电流I₁时，T₁_ZN为低电平，NMOS管M6关闭，T₁为高电平，NMOS管M5导通，电流单元中的共源管NMOS管M8、M10的栅极电位为偏置电压V_REF，电流单元可以正常工作，输出与参考电流成一定比例关系的对应权重电流，即输出电流I₁；当NMOS管M7、M8、M9和M10构成的电流单元此时不需要输出输出电流I₁时，T₁为低电平，NMOS管M5关闭，T₁_ZN为高电平，NMOS管M6导通，NMOS管M8、M10的栅极电位接地，电流单元不输出电流。

本实施例的电流单元只在输入的数字码为1(T₁为高电平)时输出对应的输出电流I₁，其它时刻为截止状态不输出电流。而传统的差分输出型电流单元不论对应数码是0还是1，都会在差分输出端的其中一条支路输出输出电流，因此本实施例的电流源阵列可以有效的降低功耗。

如图2所示，电流镜包括PMOS管M17、M18、M19、M22和M23。PMOS管M17的漏极连接NMOS管M7的漏极，PMOS管M17的源极接模拟电压AVcc，PMOS管M19的漏极连接自身的栅极以及NMOS管M9的漏极，PMOS管M19的源极连接PMOS管M18的漏极和栅极，PMOS管M18的源极接模拟电压AVcc，PMOS管M22的栅极连接PMOS管M17的栅极，PMOS管M22的源极接模拟电压AVcc，PMOS管M22连接PMOS管M23的源极，PMOS管M23栅极连接PMOS管M19的栅极，PMOS管M23的漏极输出放大后的输出电流I_OUT。本实施例中，所接入的模拟电压AVcc为3.3V。

PMOS管M22和M23构成具有较大输出阻抗的共栅共源结构，PMOS管M17和PMOS管M22为比例镜像关系，将各个电流单元汇聚成的流经PMOS管M17的总电流进行比例镜像，得到最终的输出电流I_OUT。PMOS管M18和M19为共栅管M23提供偏置，PMOS管M18采用二极管接法，提供电压偏移，使PMOS管M19所处环境和共栅管M23类似，使得共栅管M19为共栅管M23提供一致性较好的所需偏置电压。同时为了提高输出电流I_OUT的精确度，本实施例中的PMOS管M19和M23的尺寸之比K也具有I_M19*K＝I_OUT的关系，其中I_M19为流经PMOS管M19的电流。

如图2所示，偏置电压产生电路和差分开关之间设置有用于控制是否向电流源阵列输入偏置电压V_REF的一级使能开关，一级使能开关包括NMOS管M3、M4，NMOS管M3、M4的栅极均输入有差分使能信号ENN，NMOS管M3、M4的漏极分别连接NMOS管M2、M1的栅极，NMOS管M3、M4的源极均接模拟地AGND。电流镜结构中还设置有用于控制电流镜输出状态的二级使能开关，二级使能开关包括PMOS管M20、M21，PMOS管M20、M21的源极均接模拟电压AVcc，PMOS管M20、M21的栅极均输入有使能信号ENP，PMOS管M20、M21的漏极分别连接PMOS管M22、M23的栅极。本实施例中，差分使能信号ENN由芯片数字部分结合具体应用需要设计生成，使能信号ENP可由差分使能信号ENN反向得到。本实施例的一级使能开关和二级使能开关控制原理如下：

当电流源阵列需要工作时，则使能信号ENP为高电平，PMOS管M20和M21关闭，输出级正常工作，差分使能信号ENN为低电平，NMOS管M3和M4关闭，产生的偏置电压V_REF正常工作；当电流源阵列不需要工作时，使能信号ENP为低电平，PMOS管M20和M21导通，输出级中PMOS管M22和M23的栅极电位被拉至高电平，输出级不工作，不输出电流，差分使能信号ENN为高电平，NMOS管M3和M4导通，所生成的偏置电压V_REF接地，所有电流单元均不工作。

通过一级使能开关控制电流源阵列的输入端是否输入电压，二级使能开关控制电流源的输出级是否工作，故可以对整体电流源阵列是否工作进行控制，从而在一些特殊模式下保持电流源阵列完全不工作，进一步的降低功耗。

需要说明的是，本实施例中之所以在电流源阵列的输入端和输出端分别设置一级使能开关和二级使能开关来控制整体电流源阵列是否工作，是因为输入的偏置电压V_REF到放大后的输出电流I_OUT端路径较长，只利用NMOS管M3、M4控制输入的偏置电压V_REF并不能完全保证PMOS管M17栅极和PMOS管M19栅极电位为模拟电压AVcc3.3V，故不能保证此时完全不输出电流。出于对功耗、以及后级电路需要尽可能准确的电流等一些方面的考虑，在采用NMOS管M3、M4对输入的偏置电压V_REF进行控制的同时，同时采用PMOS管M20、M21对电流源阵列的输出端进行控制，从而使得放大后的输出电流I_OUT更加准确。在其它实施方式中，也可单独采用一级使能开关或二级使能开关控制电流源阵列是否工作。

本实施例的实施原理：

偏置电压产生电路利用简单的共栅共源结构向电流单元产生提供偏置电压V_REF，电路的功耗较低；译码电路对输入的数字码进行译码并输出控制信号T_i和差分控制信号T_i_ZN(i＝1,…,N)，分别控制各个差分开关的开关状态，从而控制各个电流单元中共源管的栅压，进而控制对应电流单元是否产生输出电流I₁，有效的降低了功耗；电流镜同样利用简单的共栅共源结构对输出电流I₁进行比例放大，最终得到放大后的输出电流I_OUT。同时，一级使能开关控制电流源阵列的输入端是否输入偏置电压V_REF，二级使能开关控制电流源阵列的输出级是否输出电流，从而控制整个电流源阵列是否工作，使电流源阵列在某些特定模式下保持完全不工作的状态，进一步降低电路功耗。

综上，本发明的电流源阵列相比于传统差分电流输出型电流源阵列具有更低功耗的优点，从而可以满足一些较为注重低功耗性能的DAC芯片的需求。

显然，本领域技术人员在不偏离本发明的精神和范围的情况下可以作出对本发明的实施例的各种修改和改变。以该方式，如果这些修改和改变处于本发明的权利要求及其等同形式的范围内，则本发明还旨在涵盖这些修改和改变。词语“包括”不排除未在权利要求中列出的其它元件或步骤的存在。某些措施记载在相互不同的从属权利要求中的简单事实不表明这些措施的组合不能被用于获利。权利要求中的任何附图标记不应当被认为限制范围。

Claims

1.一种适用于电流舵型DAC中的低功耗电流源阵列，其特征在于，包括：

2.根据权利要求1所述的一种适用于电流舵型DAC中的低功耗电流源阵列，其特征在于：

所述偏置电压产生电路包括电阻R1和NMOS管M1、M2；

所述电阻R1的一端连接所述前级参考电流I_REF，所述电阻R1的另一端连接NMOS管M1的漏极，所述NMOS管M1的栅极连接所述前级参考电流I_REF，所述NMOS管M1的源极连接所述NMOS管M2的漏极，所述NMOS管M2的栅极连接所述NMOS管M1的漏极，所述NMOS管M2的源极接模拟地AGND。

3.根据权利要求2所述的一种适用于电流舵型DAC中的低功耗电流源阵列，其特征在于：

所述电流单元包括NMOS管M7、M8、M9和M10；

所述NMOS管M7、M8的栅极连接所述偏置电压产生电路的输出端，所述NMOS管M7的源极连接所述NMOS管M8的漏极，所述NMOS管M9、M10的栅极分别连接所述NMOS管M7、M8的栅极，所述NMOS管M9的源极连接所述NMOS管M10的漏极，所述NMOS管M7、M9的漏极连接所述电流镜的输入端，所述NMOS管M8、M10的源极共接模拟地AGND。

4.根据权利要求3所述的一种适用于电流舵型DAC中的低功耗电流源阵列，其特征在于：

所述差分开关包括NMOS管M5和M6；

所述译码电路对所述数字码进行译码并输出所述差分开关的控制信号T₁和差分控制信号T₁_ZN，所述NMOS管M5、M6的栅极分别连接所述控制信号T₁和差分控制信号T₁_ZN，所述NMOS管M5的源极和漏极分别连接所述NMOS管M2的栅极和所述NMOS管M6的漏极，所述NMOS管M6的源极接模拟地AGND，所述NMOS管M7、M8的栅极分别连接所述NMOS管M1的栅极和所述NMOS管M5的漏极。

5.根据权利要求3所述的一种适用于电流舵型DAC中的低功耗电流源阵列，其特征在于：

所述电流镜包括PMOS管M17、M18、M19、M22和M23；

所述PMOS管M17的漏极连接所述NMOS管M7的漏极，所述PMOS管M17的源极接模拟电压AVcc，所述PMOS管M19的漏极连接自身的栅极以及所述NMOS管M9的漏极，所述PMOS管M19的源极连接所述PMOS管M18的漏极和栅极，所述PMOS管M18的源极接模拟电压AVcc，所述PMOS管M22的栅极连接所述PMOS管M17的栅极，所述PMOS管M22的源极接模拟电压AVcc，所述PMOS管M22连接所述PMOS管M23的源极，所述PMOS管M23栅极连接所述PMOS管M19的栅极，所述PMOS管M23的漏极输出所述输出电流I_OUT。

6.根据权利要求2所述的一种适用于电流舵型DAC中的低功耗电流源阵列，其特征在于：

还包括连接在所述偏置电压产生电路之间的一级使能开关。

7.根据权利要求6所述的一种适用于电流舵型DAC中的低功耗电流源阵列，其特征在于：

所述一级使能开关包括NMOS管M3和M4；

所述NMOS管M3、M4的栅极均输入有差分使能信号ENN，所述NMOS管M3、M4的漏极分别连接所述NMOS管M2、M1的栅极，所述NMOS管M3、M4的源极均接模拟地AGND。

8.根据权利要求5所述的一种适用于电流舵型DAC中的低功耗电流源阵列，其特征在于：

还包括连接在所述电流镜之间的二级使能开关。

9.根据权利要求8所述的一种适用于电流舵型DAC中的低功耗电流源阵列，其特征在于：

所述二级使能开关包括PMOS管M20和M21；

所述PMOS管M20、M21的源极均接模拟电压AVcc，所述PMOS管M20、M21的栅极均输入有使能信号ENP，所述PMOS管M20、M21的漏极分别连接所述PMOS管M22、M23的栅极。