CN101657972A - D/a转换器、差动开关、半导体集成电路、视频设备以及通信设备 - Google Patents

D/a转换器、差动开关、半导体集成电路、视频设备以及通信设备 Download PDF

Info

Publication number
CN101657972A
CN101657972A CN200880012290A CN200880012290A CN101657972A CN 101657972 A CN101657972 A CN 101657972A CN 200880012290 A CN200880012290 A CN 200880012290A CN 200880012290 A CN200880012290 A CN 200880012290A CN 101657972 A CN101657972 A CN 101657972A
Authority
CN
China
Prior art keywords
current source
transistor
bias voltage
mentioned
forward bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880012290A
Other languages
English (en)
Inventor
生驹平治
中塚涥二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101657972A publication Critical patent/CN101657972A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种D/A转换器、差动开关、半导体集成电路、视频设备和通信设备。其中，D/A转换器包括具有晶体管的多个电流源(IS1～IS2、IS3－1～IS3－63)，根据所提供的数字信号选择从上述多个电流源(IS1～IS2、IS3－1～IS3－63)输出的电流的路径，从而将上述数字信号转换为模拟信号，构成各电流源(IS1～IS2、IS3－1～IS3－63)的晶体管的背栅极端子被施加正向偏置电压。

Description

D/A转换器、差动开关、半导体集成电路、视频设备以及通信设备
技术领域
本发明涉及将数字信号转换成模拟信号的D/A转换器(DAC)、差动开关、半导体集成电路、视频设备以及通信设备，尤其涉及在D/A转换器中改善线性(度)特性和失真特性的技术。
背景技术
近年来，伴随着各种视频设备、通信设备被投入市场，用于这些设备中的半导体集成电路器件正在不断地被开发出来。这样的半导体集成电路器件大规模化显著，且要求高性能化、高速化、多功能化、小型化以及低功耗化等的呼声强烈。
在这样的要求下，在各种电子设备中，当从半导体集成电路内部向外部交换信号时，为了将数字信号转换成模拟信号，根据控制系统、显示系统、图像系统、音声系统、通信系统等的用途而广泛应用各种D/A转换器。例如用于图像、通信等的LSI中，能够进行数十MHz～数百MHz或数GHz这样的高速工作的电流驱动型D/A转换器(Current Steering D/A Converter)是必不可少的。另外，为了实现高功能的视频设备、通信设备，需要更高分辨率、更高精度的D/A转换器，强烈要求D/A转换器的高性能化。
作为现有的D/A转换器的例子，有如下例子。
图11是现有的电流驱动型D/A转换器的电路结构图。图11所示的D/A转换器400是8位的D/A转换器，包括多个电流源(IS1、IS2以及IS3-1～IS3-63)、多个差动开关(SW1、SW2以及SW3-1～SW3-63)、偏置电路401、解码电路402。
各差动开关(SW1～SW2、SW3-1～SW3-63)的晶体管尺寸不同，但均为相同结构的差动开关，如图11所示，包括2个P沟道晶体管(P沟道晶体管406、407)。
另外，各电流源的晶体管的尺寸不同，但均为相同结构的电流源。
电流源IS1是1LSB的电流源、电流源IS2是2LSB的电流源、电流源IS3-1～IS3-63的每一个是4LSB的电流源，用这些电流源的组合表现8位即256个等级。这些电流由在偏置电路401产生的第一偏置电压VB1、第二偏置电压VB2来确定。并且，由输入数字码IN0～IN7在解码电路402中被解码而得到的信号即解码信号D1、D2、D3-1～D3-63，以及各自的反相信号即反相解码信号D1B、D2B、D3-1B～D3-63B来控制各差动开关(SW1、SW2、和SW3-1～SW3-63)。由此，由差动开关SW1、SW2以及SW3-1～SW3-63，切换是使来自各电流源的电流流向模拟正相输出端子OUT一侧、还是流向模拟反相输出端子NOUT一侧。
然后，来自各电流源的电流在模拟正相输出端子OUT端子或模拟反相输出端子NOUT端子相加，输出与输入数字码对应的模拟输出电流。模拟输出电流被电流-电压转换用的电阻器403-1或电阻器403-2转换成电压，结果，得到与输入数字码对应的模拟输出电压。
电流源IS1、IS2、IS3-1～IS3-63由栅-阴(cascode)连接的2个P沟道晶体管(P沟道晶体管404、405)构成。栅极端子被施加VB1的晶体管是用于确定电流值的晶体管(以下称为电流源晶体管)，栅极端子被施加VB2的晶体管是为了实现电流源的输出阻抗的提高(提高恒流特性)而与电流源晶体管栅-阴连接的晶体管(以下称为栅-阴晶体管)。
一般通过将栅-阴晶体管与电流源晶体管连接，使输出阻抗变为电流源晶体管的输出阻抗的大致gm/gds倍(栅-阴晶体管的gm、gds)。
通常，电流源晶体管、栅-阴晶体管的背栅极(back gate)端子均为零偏置，即与电源VDD连接。
偏置电路401包括图11所示那样连接的第一偏置晶体管401a、第二偏置晶体管401b以及电流源，输出第一偏置电压VB1和第二偏置电压VB2。此时，构成电流源IS1、IS2、IS3-1～1S3-63的电流源晶体管、栅-阴晶体管的每一个、构成电流镜对的偏置电路401内的第一偏置晶体管401a和第二偏置晶体管401b的背栅极端子均与电源VDD连接。
一般而言，D/A转换器的代表特性有线性特性和失真特性。
在D/A转换器400中，为了实现线性的高精度化、低失真化，一般需要提高电流源的相对精度和电流源的输出阻抗。
首先，为了D/A转换器400的高精度化，需要谋求提高各电流源的输出电流的相对精度。一般而言，晶体管的阈值(Vt)和电流的相对精度(mismatch：失配)与
Figure G2008800122904D00031
(其中，L为栅极长度、W为栅极宽度)成比例，因此为了提高输出电流的相对精度，采取了扩大电流源晶体管的面积、减小偏差来加以设计的方法。
另外，为了提高电流源IS1，IS2以及IS3-1～IS3-63的输出阻抗，采取了通过提高栅-阴晶体管的gm/gds来提高电流源整体的输出阻抗的方案。具体而言是如下方法：为了增大栅-阴晶体管的gm(跨导)并减小gds(漏极电导)而增大栅-阴晶体管的L、并增大W/L比，从而增大栅-阴晶体管的尺寸。
另外，构成差动开关的晶体管对的失配也可能成为使失真特性恶化的主要原因。因此，采取了增大晶体管对的尺寸来进行改善的方案。
作为降低晶体管的阈值和电流的偏差的方法，已公开了对晶体管的背栅极端子施加正向偏置电压(forward body bias)的技术(例如参照非专利文献1)。此时，作为产生正向偏置电压的方案，已公开了在晶体管的源极端子和背栅极端子间的寄生二极管流过电流的方法(例如参照非专利文献1和专利文献1)。
另外，公开了以下方案：通过向差动放大器的差动晶体管对的背栅极端子施加正向偏置电压，来提高差动晶体管对的gm，降低gds(尤其是改善短沟道效应)，其结果是提高差动放大器的增益(gm/gds)(例如参照专利文献2)。
另外，作为施加正向偏置电压的方法，公开了以下方法：确定从MOS晶体管的阱流出的偏置电流，使所确定的偏置电流从阱流出，从而从外部电路向阱施加偏压(例如参照专利文献3)。
非专利文献1：Y.Komatsu et al.，“Substrate-Noise and Random-Variability Reduction with Self-Adjusted Forward Body Bias”IEICE TRANSACTIONS on Electronics，2007 vol.E90-C，No.4，p.692-698
专利文献1：美国专利第6,864,539号说明书
专利文献2：美国专利第6,218,892号说明书
专利文献3：日本特开2005-311359号公报
发明内容
但是，为了实现高精度化和提高恒流特性而增大电流源晶体管、栅-阴晶体管或差动开关晶体管的尺寸时，由电流源晶体管构成的电流源晶体管矩阵、栅-阴晶体管矩阵的尺寸将急剧增大，结果，存在D/A转换器的面积增大，导致成本提高这样的问题。
另外，增大晶体管尺寸时，还存在寄生电容增加从而失真特性等频率特性恶化、即D/A转换器的精度变差这样的问题。
本发明就是着眼于上述问题而完成的，其目的在于抑制D/A转换器的面积增加，同时提高D/A转换器的精度。
为了解决上述问题，第一发明提供一种D/A转换器，包括具有晶体管的多个电流源，根据所提供的数字信号选择从上述多个电流源输出的电流的路径，从而将上述数字信号转换为模拟信号，其特征在于：构成各电流源的晶体管的背栅极端子被施加正向偏置电压。
由此，构成电流源的晶体管的相对精度、即各电流源的电流的相对精度得以提高。即，能够提高作为D/A转换器的线性精度。因此，不需要通过增大晶体管尺寸来实现精度提高，能够抑制D/A转换器的面积增加，并提高D/A转换器的精度。或者，能够通过提高电流源的输出阻抗来实现作为D/A转换器的线性特性和失真特性(尤其是频率依存性)的改善。
另外，第二发明的特征在于：在第一发明的D/A转换器中，各电流源包括电流源晶体管和栅-阴晶体管，上述电流源晶体管的背栅极端子和栅-阴晶体管的背栅极端子的至少一方被施加正向偏置电压。
由此，在向电流源晶体管施加正向偏置电压时，各电流源的电流的相对精度得以提高。即，能够提高作为D/A转换器的线性精度。另外，在向栅-阴晶体管施加正向偏置电压时，栅-阴晶体管的gm/gds得以提高，电流源的输出阻抗得以提高。即、能够实现作为D/A转换器的线性特性和失真特性(尤其是频率依存性)的改善。
另外，第三发明的特征在于：在第二发明的D/A转换器中，上述正向偏置电压通过将正向偏置电压生成用电流源与被施加正向偏置电压的晶体管中源极端子和背栅极端子之间存在的寄生二极管串联连接来生成。
由此，能够容易生成正向偏置电压。
另外，第四发明的特征在于：在第三发明的D/A转换器中，构成各电流源的晶体管分开配置在各电流源的电流源晶体管构成的电流源晶体管矩阵和各电流源的栅-阴晶体管构成的栅-阴晶体管矩阵中。
由此，晶体管被更高效地配置。因此，能够抑制电路面积的增加，并提高D/A转换器的精度。
另外，第五发明的特征在于：在第四发明的D/A转换器中，上述正向偏置电压生成用电流源与电流源晶体管矩阵或栅-阴晶体管矩阵的中央处设置的连接点连接。
另外，第六发明的特征在于：在第四发明的D/A转换器中，上述正向偏置电压生成用电流源设置有多个，上述多个正向偏置电压生成用电流源中的一个与电流源晶体管矩阵或栅-阴晶体管矩阵的中央处设置的连接点连接，其他正向偏置电压生成用电流源连接在以上述连接点为中心的点对称的位置上。
另外，第七发明的特征在于：在第四的发明的D/A转换器中，上述电流源晶体管矩阵或栅-阴晶体管矩阵被分段化，上述正向偏置电压生成用电流源与各分段对应地设置。
这些发明分别能够对要施加正向偏置电压的晶体管均匀地施加正向偏置电压。
另外，第八发明的特征在于：在第二发明的D/A转换器中，还包括输出第一偏置电压和第二偏置电压的偏置电路，上述偏置电路具有构成电流源晶体管和电流镜对的第一偏置晶体管、构成栅-阴晶体管和电流镜对的第二偏置晶体管，各电流源的电流源晶体管的背栅极端子和第一偏置晶体管的背栅极端子被施加共用的正向偏置电压。
另外，第九发明的特征在于：在第二发明的D/A转换器中，还包括输出第一偏置电压和第二偏置电压的偏置电路，上述偏置电路包括构成电流源晶体管和电流镜对的第一偏置晶体管、构成栅-阴晶体管和电流镜对的第二偏置晶体管，各电流源的栅-阴晶体管的背栅极端子和第二偏置晶体管的背栅极端子被施加共用的正向偏置电压。
这些发明分别能够将偏置电路的电流高精度地复制到各电流源。
另外，第十发明的特征在于：在第八发明的D/A转换器中，上述第一偏置晶体管配置在设有电流源晶体管矩阵的区域内。
另外，第十一发明的特征在于：在第九发明的D/A转换器中，上述第二偏置晶体管配置在设有栅-阴晶体管矩阵的区域内。
这些发明分别能够提高偏置电路内的晶体管和电流源内的晶体管的均匀性，使电流镜精度更高。
另外，第十二发明的特征在于：在第二发明的D/A转换器中，在使上述电流源晶体管和上述栅-阴晶体管的背栅极端子共用的基础上，在上述电流源晶体管的源极端子和背栅极端子之间存在的寄生二极管上串联连接正向偏置电压生成用电流源，从而生成上述正向偏置电压。
由此，更高效地配置晶体管，因此，能够抑制电路面积的增加，并提高D/A转换器的精度。
另外，第十三发明提供一种D/A转换器，包括具有晶体管的多个电流源，根据所提供的数字信号选择从上述多个电流源输出的电流的路径，从而将上述数字信号转换为模拟信号，其特征在于：还包括分别与上述多个电流源连接的多个差动开关，各差动开关包括根据所提供的数字信号切换来自对应电流源的电流流经的路径的晶体管，各差动开关的晶体管的背栅极端子被施加正向偏置电压。
由此，能够提高也包括差动开关的电流源的输出阻抗，同时提高构成差动开关的晶体管的相对精度，从而能够改善失真特性(尤其是频率依存性)。
另外，第十四发明的特征在于：在第十三发明的D/A转换器中，在各差动开关的晶体管的背栅极端子上施加的正向偏置电压，通过在上述差动开关的晶体管的源极端子与背栅极端子之间存在的寄生二极管上串联连接正向偏置电压生成用电流源来生成。
由此，能够容易生成正向偏置电压。
另外，第十五发明、第十六发明、第十七发明的特征在于：分别在第三发明、第十二发明、第十四发明的D/A转换器中，上述正向偏置电压生成用电流源能够根据控制信号来设定电流值。
这些发明分别将正向偏置电压生成用电流源的输出设定为最佳的电流值。
另外，第十八发明、第十九发明的特征在于：分别在第一发明、第十三发明的D/A转换器中，还包括产生预定电压的偏置电压发生电路，上述正向偏置电压是由上述偏置电压发生电路生成的电压。
这些发明分别能够容易实现应用了正向偏置电压的D/A转换器。
另外，第二十发明的特征在于：在第十三发明的D/A转换器中，各电流源包括电流源晶体管和栅-阴晶体管，上述电流源晶体管的背栅极端子和栅-阴晶体管的背栅极端子的至少一方被施加正向偏置电压。
由此，构成各电流源的电流源晶体管的相对精度、即各电流源的电流的相对精度得以提高。即，本发明的D/A转换器，能够提高作为D/A转换器的线性精度。另外，构成电流源矩阵的栅-阴晶体管的gm/gds得以提高，电流源的输出阻抗得以提高。即、能够实现作为D/A转换器的线性特性和失真特性(尤其是频率依存性)的改善。另外，构成差动开关的晶体管对的相对精度得以提高。
另外，第二十一发明、第二十二发明分别提供一种半导体集成电路，其特征在于：分别具有第一发明、第十三发明所述的D/A转换器。
这些发明分别能够提供具有线性精度高或失真特性优异的D/A转换器的半导体集成电路。
另外，第二十三发明、第二十四发明分别提供一种视频设备，其特征在于：分别具有第二十一发明、第二十二发明所述的半导体集成电路。
这些发明分别能够提供具有线性精度高的D/A转换器的视频设备。
另外，第二十五发明、第二十六发明分别提供一种通信设备，其特征在于：分别具有第二十一发明、第二十二发明所述的半导体集成电路。
这些发明分别能够提供具有失真特性优异的D/A转换器的通信设备。
另外，第二十七发明的特征在于：在第十四发明的D/A转换器中，对每个差动开关设置上述正向偏置电压生成用电流源，各差动开关的晶体管的背栅极端子上连接有对应的正向偏置电压生成用电流源。
由此，在控制差动开关的控制信号切换时和输出电压变化时，各差动开关的共用源极节点的电压变动不会对其他差动开关产生坏的影响。
另外，第二十八发明提供一种差动开关，包括源极端子彼此连接的1对晶体管，其特征在于：通过在上述源极端子与背栅极端子之间存在的寄生二极管中流过电流来生成正向偏置电压，并对上述背栅极端子施加上述正向偏置电压。
由此，在差动开关的源极端子的电压变动时，根据该变动确定各差动开关的背栅极端子的电压。结果，能够降低差动开关的共用源极节点的寄生电容导致的模拟输出的失真特性的恶化。
另外，第二十九发明的特征在于：在第二十八发明的差动开关中，在上述源极端子与上述背栅极端子之间，还连接有电容元件。
由此，因所连接的电容元件而差动开关的共用源极节点的电压变动时，背栅极端子电压对该变动的跟随性得以提高。结果，能够进一步降低差动开关的共用源极节点的寄生电容导致的模拟输出的失真特性的恶化。
另外，第三十发明提供一种D/A转换器中，其特征在于：包括多个电流源、对每个上述电流源设置的与从该电流源输出的电流的路径连接的第二十八发明所述的差动开关，由上述差动开关根据所提供的数字信号来选择从上述多个电流源输出的电流的路径，从而将所输入的数字信号转换为模拟信号。
由此，能够实现到构成差动开关的晶体管为止所包含的电流源的输出阻抗的提高，并使得背栅极端子电压也根据构成差动开关的晶体管的共用源极节点的电压变动而变动。结果，能够提供一种D/A转换器，实现了差动开关共用节点的寄生电容的影响导致的失真特性的恶化的改善。
根据本发明，能够抑制D/A转换器的面积增加，并提高D/A转换器的精度。
附图说明
图1是表示实施方式1的D/A转换器结构的框图。
图2是电流源组140、差动开关组170、正向偏置电压生成用电流源130的配置的一例。
图3是电流源组140、差动开关组170、正向偏置电压生成用电流源130的配置的另一例。
图4是电流源组140、差动开关组170、正向偏置电压生成用电流源130的配置的再一例。
图5是表示实施方式2的D/A转换器结构的框图。
图6是表示实施方式3的D/A转换器结构的框图。
图7是表示实施方式4的D/A转换器结构的框图。
图8是表示差动开关的另一结构例的图。
图9是表示实施方式5的D/A转换器结构的框图。
图10是表示实施方式6的通信设备结构的框图。
图11是现有的电流驱动型D/A转换器的电路结构图。
标号说明
100  D/A转换器
110  偏置电路
111  第一偏置晶体管
112  第二偏置晶体管
120  解码电路
130  向偏置电压生成用电流源
140  电流源组
141  电流源晶体管
142  栅-阴晶体管
150  电流源晶体管矩阵
160  栅-阴晶体管矩阵
170  差动开关组
171  正相输出用晶体管
172  反相输出用晶体管
180  电阻器
200、300、500、600   D/A转换器
700  通信设备
710  天线
720  半导体集成电路
730  基带处理器
VB1  第一偏置电压
VB2  第二偏置电压
IN0～IN7  输入数字码
IS1、IS2、IS3-1～IS3-63  电流源
SW1、SW2、SW3-1～SW3-63  差动开关
D1、D2、D3-1～D3-63      解码信号
D1B、D2B、D3-1B～D3-63B  反相解码信号
具体实施方式
以下参照附图说明本发明的实施方式。以下各实施方式中说明的D/A转换器被用于例如下面的电路及设备当中：电视、DVD记录器、Blu-ray盘记录器、移动电话等的视频信号输出部中使用的半导体集成电路；具有它们的视频信号输出部的视频设备；无线LAN、有线调制解调器等的发送部中使用的半导体集成电路；具有这些发送部的通信设备。
在以下各实施方式和变形例的说明中，对于具有与曾说明过的构成要素相同的功能的构成要素，赋予同一符号并省略说明。
《发明的实施方式1》
图1是表示本发明实施方式1的D/A转换器100的结构的框图。D/A转换器100被从外部输入8位的数字信号(输入数字码IN0～IN7)，并分别从模拟正相输出端子OUT、模拟反相输出端子NOUT输出将该数字信号转换成模拟信号的模拟输出电流、和该模拟输出电流的反相信号。模拟正相输出端子OUT、模拟反相输出端子NOUT分别与电阻器180-1、180-2连接，从模拟正相输出端子OUT、模拟反相输出端子NOUT输出的模拟输出电流分别被电流-电压转换用的电阻器180-1、电阻器180-2转换成电压，结果，得到与输入数字码对应的模拟输出电压。
(D/A转换器100的结构)
D/A转换器100如图1所示，包括偏置电路110、解码电路120、正向偏置电压生成用电流源130、电流源组140、和差动开关组170。
偏置电路110包括图1所示那样连接的第一偏置晶体管111、第二偏置晶体管112、和电流源，输出第一偏置电压VB1和第二偏置电压VB2。
解码电路120被输入输入数字码IN0～IN7，输出将其解码后的信号即解码信号(D1、D2、D3-1～D3-63)。
正向偏置电压生成用电流源130是流过预定值的电流的电流源。
电流源组140包括多个电流源(IS1～IS2，IS3-1～IS3-63)，各电流源的晶体管的尺寸不同，但均为相同结构的电流源。电流源IS1是1LSB的电流源，电流源IS2是2LSB的电流源，电流源IS3-1～IS3-63均为4LSB的电流源，由它们的组合来表现8位即256等级。这些输出的电流由第一偏置电压VB1、第二偏置电压VB2来确定。
具体而言，各电流源包括栅-阴连接的2个P沟道晶体管(电流源晶体管141和栅-阴晶体管142)。这里，将电流源组140内的所有电流源晶体管141合起来称作电流源晶体管矩阵150、将所有栅-阴晶体管142合起来称作栅-阴晶体管矩阵160。
电流源晶体管141是用于确定电流值的晶体管。该电流源晶体管141的栅极被施加第一偏置电压VB1，源极与电源VDD连接。另外，电流源晶体管141与第一偏置晶体管111构成电流镜对。并且，电流源晶体管141与第一偏置晶体管111共用背栅极端子，该背栅极端子与正向偏置电压生成用电流源130连接。
另一方面，栅-阴晶体管142是用于谋求提高电流源的输出阻抗(提高恒流特性)的晶体管，与电流源晶体管141栅-阴连接。一般，通过将栅-阴晶体管142连接于电流源晶体管141，输出阻抗变为电流源晶体管141的输出阻抗的大致gm/gds倍(栅-阴晶体管的gm、gds)。其中，gm是跨导，gds是漏极电导。
栅-阴晶体管142的栅极被施加第二偏置电压VB2。另外，栅-阴晶体管142与第二偏置晶体管112构成电流镜对。并且，栅-阴晶体管142与第二偏置晶体管112共用背栅极端子，该背栅极端子与电源连接。
差动开关组170包括多个差动开关(SW1～SW2，SW3-1～SW3-63)。差动开关SW1～SW2，SW3-1～SW3-63分别与电流源IS1～IS2、IS3-1～IS3-63的输出连接。
各差动开关(SW1～SW2、SW3-1～SW3-63)的晶体管的尺寸不同，但均为相同结构的差动开关，如图1所示，包括2个P沟道晶体管(开关晶体管对：正相输出用晶体管171和反相输出用晶体管172)。在正相输出用晶体管171的栅极上输入解码信号D1、D2、D3-1～D3-63的某一个，在反相输出用晶体管172的栅极上输入使该解码信号反相的反相解码信号，控制各晶体管的导通截止。具体而言，图1所示的D1B、D2B、D3-1B～D3-63B分别为D1、D2、D3-1～D3-63的反相解码信号，差动开关SW1～SW2、SW3-1～SW3-63分别由D1和D1B、D2和D2B、D3-1和D3-1B、...、D3-63和D3-63B所控制。
另外，正相输出用晶体管171和反相输出用晶体管172被施加对应的电流源的栅-阴晶体管142的输出。具体而言，差动开关SW1的正相输出用晶体管171和反相输出用晶体管172与电流源IS1的栅-阴晶体管142连接，以下同样，SW2与IS2、SW3-1与IS3-1、...、SW3-63与IS3-63分别对应地连接。
由此，各差动开关根据所施加的解码信号和反相解码信号来控制切换，使来自对应的电流源的电流流向模拟正相输出端子OUT一侧、或使其流向模拟反相输出端子NOUT一侧。
来自各正相输出用晶体管171的电流(即来自各电流源的电流)在模拟正相输出端子OUT相加而被输出，来自各反相输出用晶体管172的电流(即来自各电流源的电流)在模拟反相输出端子NOUT相加而被输出。
(D/A转换器100的作用效果)
D/A转换器100能够利用正向偏置电压生成用电流源130使电流流过电流源晶体管141与第一偏置晶体管111的源极端子、以及背栅极端子之间存在的各寄生二极管。由此，能够产生正向偏置电压，该正向偏置电压被施加于各电流源晶体管141和第一偏置晶体管111的背栅极端子。
因此，根据本实施方式，构成各电流源的电流源晶体管141的相对精度、即各电流源的电流的相对精度得以提高。即、D/A转换器100能够提高作为D/A转换器的线性精度。
例如，通过应用正向偏置电压，各电流源晶体管141的电流失配从2.0％降到1.4％，优化30％左右。此时，上述8位D/A转换器相当于改善0.025LSB左右。同样，在分辨率为14位的D/A转换器的情况下，相当于改善1.6LSB左右，在16位的D/A转换器的情况下，相当于改善6.4LSB左右。这样，本实施方式下，D/A转换器的分辨率越高，效果越显著。
另外，D/A转换器100中，使第一偏置晶体管111的背栅极端子与电流源晶体管141的背栅极端子共用而施加正向偏置电压。即、对构成电流镜对的晶体管施加相同的正向偏置电压。因此，在施加正向偏置电压时也能精度较高地将偏置电路110的电流复制到各电流源(IS1...IS3-63)中。
图2是电流源组140、差动开关组170、正向偏置电压生成用电流源130的配置的一例。在该例中，分成电流源晶体管矩阵150和栅-阴晶体管矩阵160来配置晶体管，在它们之下配置差动开关组170，电流源晶体管矩阵150与正向偏置电压生成用电流源130连接。通过该配置，能够实现效率高、电路面积小的应用了正向偏置电压的D/A转换器。实际上，在应用于12位D/A转换器进行试验时，发现了电流源晶体管矩阵150的尺寸降低了20％左右的面积的效果。
另外，将存在多个的第一偏置晶体管111分散配置在电流源晶体管矩阵150的区域内，从而能够提高第一偏置晶体管111和电流源晶体管141的均匀性，进一步改善电流镜精度。
另外，优选将正向偏置电压生成用电流源130连接在电流源晶体管矩阵150的中央付近。这是因为能够对电流源晶体管矩阵150均匀地施加正向偏置电压。
并且，图3是进一步改善了图2所示的配置的图。图3的例子中，设置5个正向偏置电压生成用电流源130。其中之一连接在电流源晶体管矩阵150的中央附近的连接点上，其他正向偏置电压生成用电流源130连接在以中央的连接点为中心成点对称的位置上。通过正向偏置电压生成用电流源130这样的连接，能够对电流源晶体管矩阵150更均匀地施加正向偏置电压。
另外，图4也是进一步改善了图2所示的配置的图。图4的例子中，将电流源晶体管矩阵150均等地划区而分成10个区，在此基础上在各区连接均等的正向偏置电压生成用电流源130。通过正向偏置电压生成用电流源130的这种连接，能够对电流源晶体管矩阵150更均匀地施加正向偏置电压。
《发明的实施方式2》
实施方式2中，说明通过谋求提高输出阻抗(提高恒流特性)来谋求改善线性特性和失真特性(尤其是频率依存性)的D/A转换器的例子。
图5是表示本发明的实施方式2的D/A转换器200的结构的框图。D/A转换器200在实施方式1的D/A转换器100上加以变更。具体而言，在D/A转换器200中，不是对电流源晶体管141和第一偏置晶体管111的背栅极端子施加正向偏置电压，而是对栅-阴晶体管142和第二偏置晶体管112的背栅极端子施加正向偏置电压那样地连接正向偏置电压生成用电流源130。在D/A转换器200中，电流源晶体管141和第一偏置晶体管111的背栅极端子与电源连接。
通过这样构成，在D/A转换器200中能够利用正向偏置电压生成用电流源130使电流流过栅-阴晶体管142与第二偏置晶体管112的源极端子、以及背栅极端子之间存在的各寄生二极管。由此，能够产生正向偏置电压，该正向偏置电压被施加给各栅-阴晶体管142和第二偏置晶体管112的背栅极端子。
并且，作为其结果，构成电流源矩阵的栅-阴晶体管142的gm/gds得以提高，电流源的输出阻抗得以提高。即、根据本实施方式，能够实现作为D/A转换器的线性特性和失真特性(尤其是频率依存性)的改善。
通常，作为栅-阴晶体管，大多使用半导体工艺所允许的最小栅极长度(Lmin)。因此，受到正向偏置电压施加带来的gm提高和短沟道效应改善即gds降低的效果的很大好处。
即、本实施方式能够在将栅-阴晶体管的尺寸抑制成较小尺寸的情况下提高gm/gds，因此寄生电容没有增加，低失真特性的频率依存性也能够提高，这也是极大的优点。
另外，本实施方式中，将第二偏置晶体管112的背栅极端子与电流源矩阵内的栅-阴晶体管的背栅极端子共用而施加正向偏置电压。即、对构成电流镜对的晶体管施加相同的正向偏置电压，从而在施加正向偏置电压时也能精度较高地复制偏置电路的电流。
进一步，如果将由多个构成的第二偏置晶体管112分散配置在栅-阴晶体管矩阵160内的区域内，则能够提高第二偏置晶体管112和栅-阴晶体管142的均匀性，进一步改善电流镜精度。
D/A转换器200中，也与实施方式1同样，可以适用电流源晶体管矩阵150和栅-阴晶体管矩阵160的分离配置、正向偏置电压生成用电流源130的点对称连接、分段连接。
《发明的实施方式3》
实施方式3中，说明通过谋求到构成差动开关的晶体管为止所包含的电流源的输出阻抗的提高，来实现线性特性和失真特性(尤其是频率依存性)的改善的D/A转换器的例子。
图6是表示本发明实施方式3的D/A转换器300的结构的框图。D/A转换器300对实施方式1的D/A转换器100加以变更。具体而言，D/A转换器300中，不是对电流源晶体管141与第一偏置晶体管111的背栅极端子施加正向偏置电压，而是对正相输出用晶体管171与反相输出用晶体管172的背栅极端子施加正向偏置电压那样地连接正向偏置电压生成用电流源130。D/A转换器3 00中，电流源晶体管141、栅-阴晶体管142、第一偏置晶体管111、和第二偏置晶体管112的背栅极端子与电源连接。
通过这样构成，能够在构成各差动开关的开关晶体管对的各源极端子、和背栅极端子之间存在的各寄生二极管上流过正向偏置电压生成用电流源130的电流。由此，能够产生正向偏置电压，同时，对构成差动开关的晶体管施加该正向偏置电压。
并且，作为其结果，构成差动开关的晶体管对的相对精度得以提高。不仅如此，还使开关晶体管的gm/gds得以提高，使电流源晶体管、栅-阴晶体管、和差动开关晶体管的3级叠加的电流源的输出阻抗得以提高，从而能够实现D/A转换器的失真特性(尤其是频率依存性)的提高。
通常，作为差动开关的晶体管，大多使用半导体工艺所允许的最小栅极长度(Lmin)。因此，受到正向偏置电压施加带来的gm提高、短沟道效应的改善即gds降低的效果的很大好处。
即、本实施方式，通过对构成差动开关的晶体管对的背栅极端子施加正向偏置电压，来抑制电路面积和寄生电容的增加，并且提高差动开关的晶体管的gm/gds，提高也包含差动开关的电流源的输出阻抗，同时提高差动开关的晶体管对的相对精度，从而具有能够改善失真特性(尤其是频率依存性)的优点。
《发明的实施方式4》
在实施方式4中，说明实现了改善差动开关共用节点的寄生电容的影响带来的失真特性恶化的D/A转换器的例子。
图7是表示本发明实施方式4的D/A转换器500的结构的框图。D/A转换器500对实施方式3的D/A转换器300加以变更。具体而言，D/A转换器500中，不是对多个差动开关共用连接正向偏置电压生成用电流源130，而是对每个差动开关设置正向偏置电压生成用电流源130，在各差动开关的晶体管的背栅极端子上连接有对应的正向偏置电压生成用电流源130。D/A转换器500中，电流源晶体管141、栅-阴晶体管142、第一偏置晶体管111、和第二偏置晶体管112的背栅极端子与电源连接。
D/A转换器500中，利用与各差动开关对应的正向偏置电压生成用电流源130，能够使电流流过各差动开关中的开关晶体管对的源极端子和背栅极端子之间存在的寄生二极管。由此，本实施方式中，能够在每个差动开关上产生正向偏置电压，同时对各差动开关分别施加该正向偏置电压。
通过这样构成，显然能得到与实施方式3的D/A转换器300同样的效果，还能得到如下效果：在控制差动开关的控制信号切换时和输出电压变化时的各差动开关的共用源极节点的电压变动不会对其他差动开关产生坏的影响。
另外，由于是基于源极端子电压来在寄生二极管中流过恒定电流从而生成电压的结构，因此，正向偏置电压在各差动开关的源极端子的电压变动时，根据该变动来确定各差动开关的背栅极端子的电压。即，根据构成差动开关的晶体管的共用源极节点的电压变动，背栅极端子的电压也变动。由此，还能得到如下的效果：能够降低差动开关的共用源极节点的寄生电容导致的模拟输出的失真特性的恶化。
《实施方式4的变形例》
图8是表示D/A转换器500的差动开关的其他结构例的图。该例中，如图8所示，在各差动开关的共用源极节点和背栅极端子之间增加了电容元件173。利用该结构，将本差动开关应用于上述D/A转换器等时，各差动开关的共用源极节点的电压变动时，背栅极端子电压对该变动的跟随性提高。即、具有能够进一步降低差动开关的共用源极节点的寄生电容导致的模拟输出的失真特性恶化这样的效果。
《发明的实施方式5》
图9是表示本发明实施方式5的D/A转换器600的结构的框图。该D/A转换器600同时实现了实施方式1～3的结构。具体而言，D/A转换器600中，将正向偏置电压生成用电流源130与电流源晶体管141和第一偏置晶体管111的背栅极端子连接而施加正向偏置电压，此外对栅-阴晶体管142和第二偏置晶体管112的背栅极端子也连接其他的正向偏置电压生成用电流源130而施加正向偏置电压。并且，为了还对构成各差动开关的晶体管施加正向偏置电压，在各差动开关的正相输出用晶体管171、反相输出用晶体管172的每一个上还连接有其他的正向偏置电压生成用电流源130。
通过这样构成，能够在D/A转换器600中同时实现实施方式1～3各自的效果，实现特性非常优异的通信用的D/A转换器。
即、根据本实施方式，与实施方式1的D/A转换器100同样，构成各电流源的电流源晶体管141的相对精度、即各电流源的电流的相对精度得以提高。即、D/A转换器600中，能够提高作为D/A转换器的线性精度。
另外，与实施方式2的D/A转换器200同样，构成电流源矩阵的栅-阴晶体管142的gm/gds得以提高，电流源的输出阻抗得以提高。即、根据本实施方式，能够实现作为D/A转换器的线性特性和失真特性(尤其是频率依存性)的改善。
另外，与实施方式3的D/A转换器300同样，构成差动开关的晶体管对的相对精度得以提高。不仅如此，开关晶体管的gm/gds得以提高，电流源晶体管、栅-阴晶体管和差动开关晶体管的3级叠加的电流源的输出阻抗得以提高，从而能够实现D/A转换器的失真特性(尤其是频率依存性)的提高。
本实施方式中，采用了对电流源晶体管、栅-阴晶体管、差动开关晶体管这3个全部连接正向偏置电压生成用电流源130的结构，但采用对3个中的2个连接正向偏置电压生成用电流源130的结构，也能实现性能足够高的D/A转换器，这是不言而喻的。
另外，对差动开关施加正向偏置电压时，本实施方式中也可以像实施方式4那样，对各差动开关连接正向偏置电压生成用电流源130。
《D/A转换器的其他实施方式》
上述实施方式1～5和变形例中，正向偏置电压生成用电流源130也可以根据来自外部的控制信号来设定，能够设定成最佳的电流值。
另外，实施方式1～5和变形例中，说明了通过在晶体管(电流源晶体管141等)的源极端子和背栅极端子之间存在的各寄生二极管中流过电流来施加正向偏置电压的例子，但也可以另外设置产生正向偏置电压的偏置电压发生电路，将由其产生的电压施加给电流源晶体管141等的背栅极端子。
另外，实施方式1～5和变形例中，说明了差动开关的一个输出与模拟正相输出端子OUT连接、另一输出与模拟反相输出端子NOUT连接的差动输出型的D/A转换器的例子，但显然也能够同样适用差动开关的一个输出与模拟输出端子连接、另一输出与接地VSS连接的单端型的D/A转换器的情况。通常，差动输出型的D/A转换器用于通信用途的发送，单端型的D/A转换器用于视频信号输出等。
《发明的实施方式6》
图10是表示本发明实施方式6的通信设备700的结构的框图。该通信设备700例如作为移动电话等来实现。
该通信设备700如图10所示，包括天线710、半导体集成电路720、和基带处理器730。半导体集成电路720是应用了本发明的D/A转换器的半导体集成电路，主要进行信号的发送接收。半导体集成电路720的结构将在后面说明。另外，基带处理器730对接收到的信号和要发送的信号进行处理。
(半导体集成电路720的结构)
半导体集成电路720包括接收部721、发送部722、滤波器控制部723、电压控制发送器724(图中简记作VCO)、和数字接口725。
接收部721将由天线710接收到的信号转换成数字信号后输出。具体而言，接收部721包括低噪声放大器721a(图中简记作LNA)、滤波器721b、和接收用A/D转换器721c(图中简记作ADC)。该低噪声放大器721a对由天线710接收到的信号进行放大。滤波器721b是可进行频率特性的调谐的滤波器，频率特性由滤波器控制部723来控制。另外，接收用A/D转换器721c将滤波器721b的输出转换为数字信号后输出。
另外，发送部722将所输入的数字信号转换为模拟信号，从天线710发送。具体而言，发送部722包括发送用D/A转换器722a(图中简记作DAC)、滤波器722b、和功率放大器722c(图中简记作PA)。该发送用D/A转换器722a是本发明的D/A转换器，能够采用例如上述实施方式的D/A转换器(可以是实施方式1～5、变形例的任意一个)。该发送用D/A转换器722a将从数字接口725c输入的数字信号转换成模拟信号，输出到滤波器722b。滤波器722b是可进行频率特性调谐的滤波器，频率特性由滤波器控制部723来控制。另外，功率放大器722c对滤波器722b的输出进行放大后经由天线710发送。
滤波器控制部723如前所述，控制滤波器721b和滤波器722b的频率特性。另外，电压控制发送器724生成在基带处理器730等中使用的时钟信号。数字接口725进行接收部721与基带处理器730之间、发送部722与基带处理器730之间的数据(数字信号)交换的中介。另外，数字接口725也进行电压控制发送器724的振荡频率的控制，将时钟信号CLK输出到基带处理器730。
(通信设备700的工作)
该通信设备700在接收时，由天线710接收到的信号被输入到半导体集成电路720的接收部721，经由低噪声放大器721a(LNA)、频率调谐后的滤波器721b、和接收用A/D转换器721c转换成数字信号。然后经由数字接口725被传送到基带处理器730进行信号处理。
另一方面，在发送时，由基带处理器730进行信号处理后的数字信号被传送到半导体集成电路720。然后，该数字信号经由数字接口725输入到发送部722。发送部722中，由发送用D/A转换器722a将该数字信号转换为模拟信号后，经由滤波器722b和功率放大器722c而从天线710发送。
如上所述，本实施方式中，半导体集成电路720中使用了本发明的D/A转换器，因此能够实现低价且高性能的半导体集成电路。即、能够提高通信设备700的性能，并能够以低价构筑通信系统。
工业上的可利用性
本发明的D/A转换器具有能够抑制D/A转换器的面积增加、同时提高D/A转换器的精度这样的效果，作为将数字信号转换为模拟信号的D/A转换器(DAC)、半导体集成电路、视频设备以及通信设备等是有用的。

Claims (30)

1.一种D/A转换器，具有包含有晶体管的多个电流源，该D/A转换器根据所提供的数字信号来选择从上述多个电流源输出的电流的路径，从而将上述数字信号转换为模拟信号，其特征在于：
构成各电流源的晶体管的背栅极端子被施加正向偏置电压。
2.根据权利要求1所述的D/A转换器，其特征在于：
各电流源包括电流源晶体管和栅-阴晶体管，
上述电流源晶体管的背栅极端子和栅-阴晶体管的背栅极端子中的至少一方被施加正向偏置电压。
3.根据权利要求2所述的D/A转换器，其特征在于：
上述正向偏置电压通过将正向偏置电压生成用电流源串联连接在被施加正向偏置电压的晶体管的源极端子和背栅极端子之间存在的寄生二极管上来生成。
4.根据权利要求3所述的D/A转换器，其特征在于：
构成各电流源的晶体管分开配置在由各电流源的电流源晶体管构成的电流源晶体管矩阵和由各电流源的栅-阴晶体管构成的栅-阴晶体管矩阵中。
5.根据权利要求4所述的D/A转换器，其特征在于：
上述正向偏置电压生成用电流源与设置在电流源晶体管矩阵或栅-阴晶体管矩阵的中央的连接点相连接。
6.根据权利要求4所述的D/A转换器，其特征在于：
上述正向偏置电压生成用电流源设置有多个，
上述多个正向偏置电压生成用电流源中的一个与设置在电流源晶体管矩阵或栅-阴晶体管矩阵的中央的连接点相连接，
其他正向偏置电压生成用电流源连接在以上述连接点为中心的点对称的位置上。
7.根据权利要求4所述的D/A转换器，其特征在于：
上述电流源晶体管矩阵或栅-阴晶体管矩阵被分段化，
上述正向偏置电压生成用电流源与各分段对应而设置。
8.根据权利要求2所述的D/A转换器，其特征在于：
还包括输出第一偏置电压和第二偏置电压的偏置电路，
上述偏置电路具有构成电流源晶体管和电流镜对的第一偏置晶体管、以及构成栅-阴晶体管和电流镜对的第二偏置晶体管，
各电流源的电流源晶体管的背栅极端子和第一偏置晶体管的背栅极端子被施加有共用的正向偏置电压。
9.根据权利要求2所述的D/A转换器，其特征在于：
还包括输出第一偏置电压和第二偏置电压的偏置电路，
上述偏置电路包括构成电流源晶体管和电流镜对的第一偏置晶体管、以及构成栅-阴晶体管和电流镜对的第二偏置晶体管，
各电流源的栅-阴晶体管的背栅极端子和第二偏置晶体管的背栅极端子被施加共用的正向偏置电压。
10.根据权利要求8所述的D/A转换器，其特征在于：
上述第一偏置晶体管被配置在设有电流源晶体管矩阵的区域内。
11.根据权利要求9所述的D/A转换器，其特征在于：
上述第二偏置晶体管被配置在设有栅-阴晶体管矩阵的区域内。
12.根据权利要求2所述的D/A转换器，其特征在于：
在使上述电流源晶体管和上述栅-阴晶体管的背栅极端子为共用之后，通过将正向偏置电压生成用电流源串联连接在上述电流源晶体管的源极端子和背栅极端子之间存在的寄生二极管上来生成上述正向偏置电压。
13.一种D/A转换器，具有包含晶体管的多个电流源，该D/A转换器根据所提供的数字信号来选择从上述多个电流源输出的电流的路径，从而将上述数字信号转换为模拟信号，其特征在于：
还包括分别与上述多个电流源相连接的多个差动开关，
各差动开关包括根据所提供的数字信号来切换来自对应电流源的电流流经的路径的晶体管，
各差动开关的晶体管的背栅极端子被施加正向偏置电压。
14.根据权利要求13所述的D/A转换器，其特征在于：
在各差动开关的晶体管的背栅极端子上施加的正向偏置电压，通过将正向偏置电压生成用电流源串联连接在上述差动开关的晶体管的源极端子与背栅极端子之间存在的寄生二极管上来生成。
15.根据权利要求3所述的D/A转换器，其特征在于：
上述正向偏置电压生成用电流源被构成为：使其能够根据控制信号来设定电流值。
16.根据权利要求12所述的D/A转换器，其特征在于：
上述正向偏置电压生成用电流源被构成为：使其能够根据控制信号来设定电流值。
17.根据权利要求14所述的D/A转换器，其特征在于：
上述正向偏置电压生成用电流源被构成为：使其能够根据控制信号来设定电流值。
18.根据权利要求1所述的D/A转换器，其特征在于：
还包括产生预定电压的偏置电压发生电路，
上述正向偏置电压是施加由上述偏置电压发生电路生成的电压。
19.根据权利要求13所述的D/A转换器，其特征在于：
还包括产生预定电压的偏置电压发生电路，
上述正向偏置电压是施加由上述偏置电压发生电路生成的电压。
20.根据权利要求13所述的D/A转换器，其特征在于：
各电流源包括电流源晶体管和栅-阴晶体管，
上述电流源晶体管的背栅极端子和栅-阴晶体管的背栅极端子中的至少一方被施加正向偏置电压。
21.一种半导体集成电路，其特征在于：
具有权利要求1所述的D/A转换器。
22.一种半导体集成电路，其特征在于：
具有权利要求13所述的D/A转换器。
23.一种视频设备，其特征在于：
具有权利要求21所述的半导体集成电路。
24.一种视频设备，其特征在于：
具有权利要求22所述的半导体集成电路。
25.一种通信设备，其特征在于：
具有权利要求21所述的半导体集成电路。
26.一种通信设备，其特征在于：
具有权利要求22所述的半导体集成电路。
27.根据权利要求14所述的D/A转换器，其特征在于：
针对每个差动开关来设置上述正向偏置电压生成用电流源，
各差动开关的晶体管的背栅极端子上连接有对应的正向偏置电压生成用电流源。
28.一种差动开关，包括源极端子彼此相连接的1对晶体管，其特征在于：
通过使上述源极端子与背栅极端子之间存在的寄生二极管中流过电流来生成正向偏置电压，并对上述背栅极端子施加上述正向偏置电压。
29.根据权利要求28所述的差动开关，其特征在于：
在上述源极端子与上述背栅极端子之间还连接有电容元件。
30.一种D/A转换器，其特征在于，包括：
多个电流源；和
针对每个上述电流源而设置的与从该电流源输出的电流的路径相连接的权利要求28所述的差动开关，
由上述差动开关根据所提供的数字信号来选择从上述多个电流源输出的电流的路径，从而将所输入的数字信号转换为模拟信号。
CN200880012290A 2007-08-28 2008-07-09 D/a转换器、差动开关、半导体集成电路、视频设备以及通信设备 Pending CN101657972A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007220535 2007-08-28
JP220535/2007 2007-08-28

Publications (1)

Publication Number Publication Date
CN101657972A true CN101657972A (zh) 2010-02-24

Family

ID=40386873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880012290A Pending CN101657972A (zh) 2007-08-28 2008-07-09 D/a转换器、差动开关、半导体集成电路、视频设备以及通信设备

Country Status (5)

Country Link
US (1) US8081099B2 (zh)
EP (1) EP2184859A1 (zh)
JP (1) JP5066176B2 (zh)
CN (1) CN101657972A (zh)
WO (1) WO2009028130A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210738A (zh) * 2015-01-12 2017-09-26 西门子有限责任公司 用于向rf开关提供偏置的控制单元
CN113726336A (zh) * 2021-09-03 2021-11-30 龙骧鑫睿(厦门)科技有限公司 一种适用于电流舵型dac中的低功耗电流源阵列

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006034311A2 (en) * 2004-09-20 2006-03-30 The Trustees Of Columbia University In The City Of New York Low voltage track and hold circuits
US8786359B2 (en) * 2007-12-12 2014-07-22 Sandisk Technologies Inc. Current mirror device and method
US8542058B2 (en) * 2011-01-03 2013-09-24 International Business Machines Corporation Semiconductor device including body connected FETs
US8836560B2 (en) * 2012-12-05 2014-09-16 Maxim Integrated Products, Inc. Digital to analog converters with adjustable output resolution
US9350372B2 (en) * 2012-12-06 2016-05-24 Taiwan Semiconductor Manufacturing Company Limited Arrangement for digital-to-analog converter
JP2014120860A (ja) 2012-12-14 2014-06-30 Sony Corp Ｄａ変換器、固体撮像素子およびその駆動方法、並びに電子機器
US8970418B1 (en) * 2013-08-19 2015-03-03 Analog Devices, Inc. High output power digital-to-analog converter system
JP2016063535A (ja) * 2014-09-19 2016-04-25 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ ダイレクトデジタル無線周波数変調器
US10073167B2 (en) * 2015-05-22 2018-09-11 Texas Instruments Incorporated High speed illumination driver for TOF applications
CN108092664A (zh) * 2016-11-23 2018-05-29 中芯国际集成电路制造(北京)有限公司 电流源和数字模拟转换器
US10455529B2 (en) * 2017-05-09 2019-10-22 Khalifa University of Science and Technology Multi-standard transmitter architecture with digital upconvert stage and gallium nitride (GAN) amplifier circuit
US10498351B1 (en) * 2018-05-24 2019-12-03 Invecas, Inc. High-speed DAC
US10937494B2 (en) * 2019-02-15 2021-03-02 Arm Limited Increasing current to memory devices while controlling leakage current
WO2022201670A1 (ja) * 2021-03-22 2022-09-29 国立研究開発法人産業技術総合研究所 デジタルアナログ変換回路及びアナログデジタル変換回路
US11750205B1 (en) * 2022-04-11 2023-09-05 Nxp B.V. Current digital-to-analog converter with distributed reconstruction filtering

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040014268A1 (en) * 2002-07-19 2004-01-22 Semiconductor Technology Academic Research Center Semiconductor integrated circuit device having body biasing circuit for generating forward well bias voltage of suitable level by using simple circuitry
US20060044169A1 (en) * 2004-08-31 2006-03-02 Renesas Technology Corp. Current driven D/A converter and its bias circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63309027A (ja) * 1987-06-11 1988-12-16 Matsushita Electric Ind Co Ltd 電流源回路
JPH04192703A (ja) 1990-11-26 1992-07-10 Mitsubishi Electric Corp Ｍｏｓ入力差動増幅回路
US6232827B1 (en) 1997-06-20 2001-05-15 Intel Corporation Transistors providing desired threshold voltage and reduced short channel effects with forward body bias
US6218892B1 (en) 1997-06-20 2001-04-17 Intel Corporation Differential circuits employing forward body bias
JP2001024511A (ja) * 1999-07-05 2001-01-26 Matsushita Electric Ind Co Ltd 電流加算型ｄ／ａ変換器
TW463466B (en) 2000-08-30 2001-11-11 Silicon Integrated Sys Corp Current A/D converter and the unit cell thereof
DE60119476T2 (de) * 2000-10-26 2006-11-23 Fujitsu Ltd., Kawasaki Segmentierte Schaltungsanordnung
US6469572B1 (en) 2001-03-28 2002-10-22 Intel Corporation Forward body bias generation circuits based on diode clamps
JP4794067B2 (ja) * 2001-05-24 2011-10-12 ルネサスエレクトロニクス株式会社 内部クロック発生回路
JP4027279B2 (ja) * 2002-07-19 2007-12-26 株式会社ルネサステクノロジ 半導体集積回路装置
US6738006B1 (en) * 2003-05-06 2004-05-18 Analog Devices, Inc. Digital/analog converter including gain control for a sub-digital/analog converter
US6980055B2 (en) * 2003-08-11 2005-12-27 Texas Instruments Incorporated CMOS differential buffer circuit
WO2005027322A2 (de) * 2003-09-15 2005-03-24 Siemens Aktiengesellschaft Verfahren und regelung einer elektrischen maschine bzw. vorrichtung zu deren regelung
US20050230758A1 (en) 2004-04-16 2005-10-20 Lereverend Remi Transistor well bias scheme
US6967609B1 (en) * 2004-11-12 2005-11-22 Lsi Logic Corporation Method and apparatus for dynamically biasing switching elements in current-steering DAC
WO2006123446A1 (ja) * 2005-05-20 2006-11-23 Matsushita Electric Industrial Co., Ltd. Ｄ／ａコンバータ及びこれを備えた半導体集積回路
JP4782573B2 (ja) * 2006-01-31 2011-09-28 パナソニック株式会社 データ保持回路、スキャンチェーン回路、半導体集積回路およびそのプロセスばらつき判別方法
US7489261B1 (en) * 2007-11-16 2009-02-10 Infineon Technologies Ag Compensation of nonlinearity of single ended digital to analog converters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040014268A1 (en) * 2002-07-19 2004-01-22 Semiconductor Technology Academic Research Center Semiconductor integrated circuit device having body biasing circuit for generating forward well bias voltage of suitable level by using simple circuitry
US20060044169A1 (en) * 2004-08-31 2006-03-02 Renesas Technology Corp. Current driven D/A converter and its bias circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107210738A (zh) * 2015-01-12 2017-09-26 西门子有限责任公司 用于向rf开关提供偏置的控制单元
CN113726336A (zh) * 2021-09-03 2021-11-30 龙骧鑫睿(厦门)科技有限公司 一种适用于电流舵型dac中的低功耗电流源阵列

Also Published As

Publication number Publication date
JP5066176B2 (ja) 2012-11-07
JPWO2009028130A1 (ja) 2010-11-25
WO2009028130A1 (ja) 2009-03-05
US20100182180A1 (en) 2010-07-22
US8081099B2 (en) 2011-12-20
EP2184859A1 (en) 2010-05-12

Similar Documents

Publication Publication Date Title
CN101657972A (zh) D/a转换器、差动开关、半导体集成电路、视频设备以及通信设备
US20050232101A1 (en) Filter circuit
US9640532B2 (en) Stacked metal oxide semiconductor (MOS) and metal oxide metal (MOM) capacitor architecture
US20130043948A1 (en) Semiconductor device for signal amplification
US6518906B2 (en) Use of current folding to improve the performance of a current -steered DAC operating at low supply voltage
US9973200B2 (en) Configurable capacitor arrays and switched capacitor circuits
WO2020176165A1 (en) Differential source follower with current steering devices
US20140253357A1 (en) Low glitch-noise dac
CN109546981B (zh) 差分输入电路及放大电路、显示装置
JP5190462B2 (ja) 差動スイッチ、ｄ／ａコンバータ、半導体集積回路、および通信機器
US9866236B1 (en) Appapatus and method for fast conversion, compact, ultra low power, wide supply range auxiliary digital to analog converters
US20100102870A1 (en) Wideband switched current source
JP2013507066A (ja) ビルドイン負荷減衰器を備えた広帯域デジタルアナログ変換器
CN107005246A (zh) 用于模拟输入缓冲器的负载电流补偿
CN106059515B (zh) 两输入式放大器
Chou et al. A low-glitch binary-weighted DAC with delay compensation scheme
US8319551B2 (en) Method and system for improving limiting amplifier phase noise for low slew-rate input signals
CN113055008B (zh) 一种改善电流舵型dac线性度的电流源及一种dac
JPH06232655A (ja) シングルエンド−差動変換器
Cheng et al. High-dynamic-range programmable gain amplifier with linear-in-dB and DAC gain control
US20120044103A1 (en) Parallel interpolation a/d converter and digital equalizer
JP2004180268A (ja) 増幅回路及びこれを用いた液晶ディスプレイ装置
Li et al. A 14-Bit 2-GS/s DAC with SFDR> 70dB up to 1-GHz in 65-nm CMOS
CN111162790B (zh) 一种基于电感拓频的缓冲器及其采样前端电路
Vasudeva et al. Two-stage folded resistive string 12-bit digital to analog converter using 22-nm FinFET

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100224