JP2016063535A - ダイレクトデジタル無線周波数変調器 - Google Patents

Abstract

【課題】ダイレクトデジタル無線周波数変調器を提供する。
【解決手段】マルチビットデジタル信号を供給されるように設けられた入力端子ＩＮ１〜ＩＮｎと、各変換器回路がマルチビットデジタル信号の１ビットを入力端子に受信し、１ビットに従ってアナログ信号を変換器回路の出力端子ＯＵＴ１〜ＯＵＴｎに出力するように設けられた複数の変換器回路ＣＣ１〜ＣＣｎとを備える。各変換器回路が、変換器回路にアナログ信号を生成させるために、１ビットを受信するように設けられた入力トランジスタと、電流源トランジスタと、アナログ出力信号Ａを供給するために各変換器回路の出力端子に接続された周波数変調器出力端子１２とを備えたダイレクトデジタル無線周波数変調器１０において、変換器回路はさらに、電流源トランジスタに縦続に接続された追加トランジスタを備える。
【選択図】図３

Description

本発明は、一般的に無線デバイスの分野に関し、より具体的には無線デバイスのためのダイレクトデジタル無線周波数変調器に関する。

無線送信機は無線システムの重要な部分である。ＣＭＯＳ技術の速度の進歩より、アナログ無線周波数（ＲＦ）送信機は現在、複雑なベースバンドプロセッサと共にＣＭＯＳに集積化されることができる。しかし、出力インピーダンス、電源電圧対しきい値比、又は、固有の利得等のアナログＲＦ設計のために重要なＣＭＯＳトランジスタのパラメータは、ＣＭＯＳ技術のノードの進歩を典型的に悪化させる。さらに、現代の通信方式は、困難な要求を無線送信機に課す。ＲＦで動作する送信機は、高効率を維持すると共に、ＲＦ帯域幅、線形性及び帯域外雑音等の厳しい要求を兼ね備えなければならない。その結果、一方の技術のノードから他方の技術のノードへのアナログＲＦ送信機のポーティング（ポート形成）は複雑になり、したがって遅くなり、高価になる。したがって、送信機はできる限り最小のアナログ回路を有することを必要とする。さらに、無線送信機のために、ＣＭＯＳ技術の発達を容易にスケーラブルにすることが望ましい。

アナログＲＦ送信機の問題に対処するため、ＲＦ送信機の新たなファミリー、ダイレクトデジタルＲＦ変調器（ＤＤＲＭ）を備えるデジタル送信機が採用されている。デジタル送信機は、高度なＣＭＯＳ技術によく適し、様々なＣＭＯＳ技術のノードをもっとよくスケーリングするデジタル回路を主な特徴とする。これらのアナログに対応するものに対して、デジタル送信機の性能はＣＭＯＳ技術のスケーリングを本質的に進歩させる。

図１に示すように、実際の実現化では、ＤＤＲＭは、典型的にＤＡＣマトリクスに変換可能なマトリクスにレイアウトされた単位増幅セルを備える。デジタルデータストリームＤと様々な局部発振器位相ＬＯとの両方は、マトリクスの全ての単位増幅セルに経路を経て供給されなければならない。単位セルの数の多さ及びＬＯスイッチのサイズのため、局部発振器（ＬＯ）経路の負荷は重要である。実際に、ＤＤＲＭの総消費電力に対する主な寄与するものは、様々なＤＤＲＭ単位増幅セルへのＬＯ信号の分配である。実際に、これらのセルは電力をアンテナに供給しなければならないので、各セルの対応のスイッチトランジスタは比較的に大きく、ＤＤＲＭセルへの経路は比較的に長い。したがって、セルへのＬＯ分配に関する電力は無視できない。

最初のデジタル送信機はポーラアーキテクチャに基づいていた。ポーラアーキテクチャでは、位相変調されたＬＯは多数のＤＤＲＭユニットに供給され、振幅変調はこれらのＤＤＲＭユニット増幅器をイネーブルにするか又はディスエーブルにするか（スイッチングオン又はオフ）によって行われ、したがってこれらの出力電力を混合して、変調されたＲＦアナログ信号を形成する。その後、ＬＯ位相それぞれを同相（Ｉ）信号及び直交位相（Ｑ）信号に変調するために２つのデジタル増幅変調器から構成されるカルテシアンＤＤＲＭアーキテクチャが、デジタル送信機に適用された。これらの２つのデジタル増幅変調器の出力は送信用アンテナに供給される前に加算される。

高い効率を得るために、ＤＤＲＭユニット増幅器の設計は、典型的に、逆Ｄ級等のスイッチング増幅器アーキテクチャから開始する。実際には、理想のスイッチング動作は、フル出力パワーで実に正確である。変調を行うために、スイッチング増幅器の大きなスイッチは多数Ｎ個の小さなユニットに分割される。実際には、この方法で変調を行うために、理想的でないスイッチの直列抵抗値を考慮する必要がある。デジタル変調器では、小さな直列抵抗値を有する大きなスイッチは、（各スイッチの小さなデバイスサイズのために）実際に大きな直列抵抗値を有する多数の小さなスイッチの並列接続として形成される。フルパワーにおいて、全てのスイッチは並列で開状態にされ、小さな抵抗値という結果になる。当然、システムはできる限り小さいＮ個のスイッチの総抵抗値を作ることにねらいをつける。

Chunshu Li et. al.，"Efficient self-correction scheme for static non-idealities in nano-scale quadrature digital RF transmitters"，2013 IEEE Workshop on Signal Processing Systems (SiPS), pp.71-76

デジタル変調において大きなスイッチング増幅器を多数の小さなスイッチに分割することは、デジタル的に調整可能な抵抗を作成することに類似する。実際に、上述のデジタル送信機は、図１に示されるように、オン又はオフにスイッチされる多数の小さな抵抗を並列に含む。シングルスイッチトランジスタの抵抗値がＲｉである場合、Ｎ個全てのトランジスタスイッチがオンされるとき、最小の抵抗値Ｒｍｉｎ＝Ｒｉ／Ｎはフルパワーで得られる。所定の負荷インピーダンスＺｌｏａｄ及び所定の供給電圧Ｖｄｄのために、デジタル送信機の負荷インピーダンスに対する出力スイングＶｏｕｔは、固定のＺｌｏａｄと変調された（スイッチ）抵抗値との比によって決定される。これは次式によって得られる高い非線形関係である。

ここで、ｎはアクティブ単位の数を決めるベースバンドコードである。この非線形関係は、送信された信号の重要な予歪を要求する。同一の非線形関係はまた、カルテシアンをベースとするＤＤＲＭの実施態様に見られる。対応の補助デジタル処理は、固有の領域の増加、より重要にはパワーペナルティという結果になる。

非線形動作に関する大きな問題は、有効な分解能における損失である。これは図２に示される。この与えられた例では、出力スイングの８０％は、デジタルベースバンドコードのたったの２０％から発生される。予歪は応答が線形であるような入力コードをマッピングするが、フルの出力範囲にわたって効率的に使用されるコードの数は減少され、それ故有効な分解能となる。これは、近年の通信方式の典型的な特徴の高ＰＡＰＲ（Peak to Average Power Ratio）として分解能が実際に最も必要とされる出力スイングの最も低い（８０％）範囲で特に真実である。有効な分解能の減少は、非常に小さな帯域外量子化雑音を目標とするデジタル送信機において重大な欠点である。

当然、これらの欠点を回避又は解消する必要がある。

本発明の実施形態の目的は、従来の設計の欠点を解消するダイレクトデジタル無線周波数変調器を提供することにある。

上述の目的は、本発明に係る解法によって達成される。

第１の態様において、本発明は、マルチビットデジタル信号を供給されるように設けられた複数の入力端子と、複数の変換器回路であって、各変換器回路が前記マルチビットデジタル信号の１ビットを入力端子で受信し、前記１ビットに従ってアナログ信号を変換器回路の出力端子で出力するように設けられた複数の変換器回路とを備えるダイレクトデジタル無線周波数変調器に関する。各変換器回路が、前記変換器回路に前記アナログ信号を生成させるために、前記１ビットを受信するように設けられた入力トランジスタと、電流源トランジスタと、アナログ出力信号を供給するために各変換器回路の前記出力端子に接続された周波数変調器出力端子とを備えたダイレクトデジタル無線周波数変調器（１０）において、前記変換器回路はさらに、前記電流源トランジスタに縦続に接続された追加トランジスタを備えることを特徴とする。

提案された解法は、実際にダイレクトデジタル無線周波数変調器の効率性能を達成することを可能にする。そのことは、電流源をベースとしているという事実のために、よりよい線形動作は確立される。縦続に接続された追加トランジスタは、出力インピーダンスの変動が出力インピーダンスと比較して小さいままにすることを確立する。縦続に接続されたトランジスタは、出力インピーダンスを大幅に増加させる。

一実施形態において、ダイレクトデジタル無線周波数変調器は、各変換器回路によって生成された前記アナログ信号を加算して、前記アナログ出力信号を前記周波数変調器出力端子に形成するように設けられた回路を備える。

いくつかの実施形態において、前記マルチビットデジタル信号は変調された無線周波数マルチビットデジタル信号である。前記変調された無線周波数マルチビットデジタル信号は変調されたＩ／Ｑデータ信号又は変調されたポーラデータ信号であってもよい。

他の実施形態において、各変換器回路の前記電流源トランジスタはバイアス電圧を受信するように構成される。バイアス電圧は調整可能であってもよい。

他の実施形態において、前記追加トランジスタは厚膜酸化物トランジスタである。

本開示はまた、本発明に係るダイレクトデジタル無線周波数変調器と、前記マルチビットデジタル信号を出力するように設けられたデジタル信号プロセッサとを備えるフロントエンド無線システムに関する。

いくつかの実施形態において、前記デジタル信号プロセッサは、デジタルベースバンド信号を無線周波数信号で変調し、前記マルチビットデジタル信号を出力するように設けられた変調器回路を備える。マルチビットデジタル信号は、変調されたＩ／Ｑデータ信号又は変調されたポーラデータ信号であってもよい。

本開示はまた、本開示に係るフロントエンドシステムを備える無線デバイスと、少なくとも１つのそのような無線デバイスを備える通信ネットワークとに関する。

発明の概要の目的、及び、従来技術に対して達成される利点のために、発明の特定の目的及び利点は上記されている。もちろん、そのような目的又は利点の全ては発明のいかなる特定の実施形態によって必ずしも達成されなくてもよいことは理解される。したがって、例えば、当業者は、発明がここに教示又は示唆されてもよい他の目的又は利点を達成する必要なく、ここに教示されるように一利点又は複数の利点を達成し、又は最適化する方法で実施され、又は実行されてもよいことを理解するであろう。

発明の上述の態様及び他の態様は、後述の実施形態からみられ、後述の実施形態を参照して説明される。

本発明は、参照番号等が様々な図の要素等を参照する添付図面を参照して、例示の方法によってさらに説明される。

抵抗をベースとする従来のデジタル振幅変調器を図示する。 抵抗をベースとする従来のデジタル振幅変調器の非線形応答を図示する。 本発明に係るダイレクトデジタル無線周波数変調器（ＤＤＲＭ）のブロック図である。 例示的な実施形態に係る変換器回路の概略図である。 本開示に係るＤＤＲＭの出力インピーダンスの変動の効果を、その利得（左プロット）及び同調されたネットワークの位相（右プロット）上に図示する。 例示的な実施形態に係る変換器回路の概略図である。 入力デジタル信号の異なる例のために図６Ａの変換器回路の出力アナログ信号を示す。 入力デジタル信号の異なる例のために図６Ａの変換器回路の出力アナログ信号を示す。 例示的な実施形態に係る変換器回路の概略図である。 入力デジタル信号の例のために図７Ａの変換器回路の出力アナログ信号を示す。 本発明に係るダイレクトデジタル無線周波数変調器を備える無線デバイスのフロントエンドシステムのブロック図である。 本発明に係るダイレクトデジタル無線周波数変調器を備える無線デバイスのフロントエンドシステムのブロック図である。 本発明に係るダイレクトデジタル無線周波数変調器を備える無線デバイスのフロントエンドシステムのブロック図である。 本発明に係るダイレクトデジタル無線周波数変調器を備えるデジタル送信機の概略図である。 本発明に係るダイレクトデジタル無線周波数変調器を備えるデジタル送信機の概略図である。

本発明は特定の実施形態に関して特定の図面を参照して説明されるが、発明はそれに限定されず、請求項によってのみ限定される。

さらに、発明を実施するための形態及び特許請求の範囲の用語の第１、第２等は、同様の要素間の区別のために用いられ、時間的に、空間的に、順位で、又は、その他の方法で、必ずしも順序を説明するためではない。そのように用いられる用語は適切な状況の下で交換可能であり、ここに説明される発明の実施形態はここに説明又は図示される以外の他の順序で動作可能であることが理解される。

特許請求の範囲で使用される用語「備える」は、これ以降に記載される意味に制限されるように解釈されるべきでなく、他の要素又はステップを除外しないことに気づかれる。したがって、それは、主張した特徴、整数、ステップ又は構成の表現を記載のように特定するように解釈され、１以上の他の特徴、整数、ステップ又は構成、又はこれらのグループの表現又は追加を排除しない。したがって、表現「手段Ａ及びＢを備えるデバイス」の権利範囲は、構成Ａ及びＢのみから構成されるデバイスに限定されるべきでない。それは、本発明に関し、デバイスの関連のある構成はＡ及びＢのみであることを意味する。

この明細書を通して「一実施形態」又は「実施形態」の記載は、実施形態に関連して記載される特定の特徴、構成又は特徴が本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、この明細書を通して様々な位置のフレーズ「一実施形態において」又は「実施形態において」の表現は、同一の実施形態を全て参照することを必要としない。さらに、１以上の実施形態において当業者にとってこの開示から明らかなように、特定の特徴、構成又は特徴は、如何なる好ましい方法で組み合わされてもよい。

同様に、発明の例示的な実施形態の説明において、開示の簡素化、及び、１以上の様々な発明の態様の理解の助けの目的のために、本発明の様々な特徴は一つの実施形態、図面、又はこれらの説明において一緒にグループ化されることが適切にされるべきである。しかし、開示の方法は、主張された発明が各請求項に明確に記載された特徴よりも更なる特徴を要求する意図を反映することを除外されない。さらに、以下の特許請求の範囲が反映するように、発明の態様は一つの前述した実施形態の全ての特徴よりも少ないところにある。したがって、発明を実施するための形態につづく特許請求の範囲であって、この発明の分離した実施形態のようにそれ自信で成り立つ各請求項を有する特許請求の範囲は、この発明を実施するための形態に明白に具体化される。

さらに、当業者によって理解されるように、ここに記載された実施形態が他の実施形態に含まれた他の特徴を含むとき、異なる形態の特徴の組み合わせは、発明の範囲内にあることを意味し、異なる実施形態を形成する。例えば、以下の請求項において、主張された如何なる実施形態は如何なる組み合わせにおいて使用されることができる。

発明の特定の特徴又は態様を説明するときの特定の技術用語の使用は、技術用語が、その技術用語が関連付けられる発明の特徴又は態様の如何なる特定的特徴を含むように制限されることを再定義されるという意味を含むように取られるべきではないことに注目されるべきである。

ここに提供された説明において多くの具体的な詳細が記載される。しかし、発明の実施形態はこれらの具体的な詳細なしで実効されてもよいことが理解される。他の例では、この説明の理解を分かり難くしないために、公知の方法、構成及び技術は詳細に示されない。

従来のダイレクトデジタル無線周波数変調器（ＤＤＲＭ）は、フルパワーで低出力インピーダンスに設計され、典型的にスイッチング増幅器から得られる。しかし、デジタル変調を適用するとき、これらのＤＤＲＭは事実上、各ＤＤＲＭセルのスイッチトランジスタの直列抵抗値のために、変調された抵抗と同様に動作する。この動作は、非線形応答を有する固定の負荷インピーダンスを有する電圧デバイダと同等である。この非線形応答を補償するために、かなりの量の予歪が、そのようなＤＤＲＭを採用するデジタル送信機に要求される。さらに、従来のＤＤＲＭは、ユニットそれぞれに分配される様々なＬＯ位相を必要とする。このＤＤＲＭでは、これらのユニットに分配されるデジタルベースバンドデータに基づいて、局部複合化回路は、ユニットがアクティブか否かを決定する。多数のユニットへの経路を経た供給は、かなりの負荷を、高周波数ＬＯ信号をユニットに分配するＬＯドライバに提供するので、様々なユニットへのＬＯの分配はかなりの消費電力という結果になる。

本開示は、電流源をベースとするＤＤＲＭに関する。従来のＤＤＲＭと異なり、電流源ＤＤＲＭではとても高い出力インピーダンスが目標にされる。提案の電流源をベースとするＤＤＲＭでは、単位ＤＤＲＭセルは、従来の設計でのような（抵抗性の）スイッチではなく電流源トランジスタを備える。提案の電流源をベースとするＤＤＲＭは、最大のコード及び高い出力電力であっても、ＤＤＲＭの出力インピーダンスを最大化することを目標にする。これは、送信機の出力インピーダンスを増加するというよりもむしろ減少する傾向を有するデジタル送信機ＲＦ設計においてとても珍しい。電流源をベースとするＤＤＲＭの使用は、線形応答の動作を達成することを許す。ＤＤＲＭの出力電流は、アクティブセルのユニット電流によって増加されるアクティブ単位セルの数によって与えられる。さらに、本開示によれば、局部ＤＳＰはＤＤＲＭのマトリクスの出力側に設けられる。ＤＳＰは、ＤＤＲＭ単位セルが所定の瞬間に遅れずにアクティブ化されなければならないこと、及び、変調されたＬＯ信号がこれらのアクティブセルのみに分配されることを決定する。その結果、電力は、アクティブでないセルへのＬＯ信号の分配において損失せず、送信機全体のよい全体効率という結果となる。

図３は、本開示に係るダイレクトデジタルＲＦ変調器（ＤＤＲＭ）１０を示す。ＤＤＲＭ１０は、マルチビットデジタル信号Ｄをその入力１１に受信し、ＲＦアナログ信号をその出力１２に出力する。マルチビットデジタル信号Ｄは、ベースバンドデータ（言い換えれば、Ｉ／Ｑデータ又はポーラデータ）によってマスクされたＬＯ信号である。ＬＯ信号は、ＤＳＰ等のデジタル回路でベースバンドデータと混合され、ＤＤＲＭの入力であるマルチビットデジタル信号Ｄが生成される。ＤＤＲＭ１０は、複数の変換器回路ＣＣｉを備える。各変換器回路は、マルチビットデジタル信号Ｄの１ビットＤｉ（ｉ＝１〜ｎ）をその入力端子ＩＮｉに受信するように設けられる。受信したビットＤｉに基づいて、各変換器回路ＣＣｉは、アナログ信号Ａｉをその出力端子ＯＵＴｉに出力する。ＤＤＲＭ出力端子１２は、出力アナログ信号Ａを供給するために各変換器回路の出力ＯＵＴｉ（ｉ＝１〜ｎ）に接続される。

図４は、本開示の例示的な実施形態に係る単位セルＣＣｉの例示的な実施態様を示す。単位変換器回路ＣＣｉは、電流源トランジスタＴ２に直列に接続された入力トランジスタＴ１を備える。入力トランジスタＴ１は、マルチビットデジタル信号Ｄの１ビットＤｉを受信するように設けられる。論理１「１」又は論理ゼロ「０」のビット値により、スイッチトランジスタとして動作する入力トランジスタＴ１はオン又はオフにスイッチされる。したがって、従来のセルはイネーブルにされるか又はディスエーブルにされる。Ｔ１がイネーブルにされるとき（Ｄ１＝１）、電流源トランジスタＴ２はアナログ信号Ａｉをセルの出力端子ＯＵＴｉに発生する。言い換えれば、スイッチトランジスタＴ１は、電流を電流源トランジスタＴ２に流すか否かを決める。その電流の値は主に、Ｔ２のゲート端子に印加されるバイアス電圧ＶＢ、及び、トランジスタＴ２の寸法によって決定される。バイアス電圧ＶＢの調整によって、流れる電流の値、言い換えればアナログ信号Ａｉの増幅は調整されることができる。その結果、デジタル変調は、従来のＤＤＲＭの実施態様のようにスイッチトランジスタＴ１の抵抗値によってではなく、電流源Ｔ２を流れる電流によって達成される。スイッチトランジスタＴ１の抵抗値は単に、電流がアクティブ単位セルを流れるときの余分な消費電力という結果になる。よって、その抵抗値は、この消費電力、及びＤＤＲＭの効率の低下を制限するために、十分に低く選ばれるべきである。トランジスタＴ２のバイアス電圧及びその寸法はアクティブ単位セルの電流を決定するので、それは送信機の出力電力を決定する。電流は、セルの動作の間一定である（したがって、変調に寄与する）が、送信機のＲＭＳ出力電力及びその利得を制御するために調整されてもよい。

電流をベースとする無線送信機デバイスでの出力信号の歪は、抵抗をベースとする変調器の場合よりも小さいが、電流源ＤＤＲＭが無限の出力インピーダンスを有しないので、それはゼロではない。さらに、実際にＲＦ周波数で動作するとき、ＤＤＲＭの負荷（図示されず）は、抵抗性ではないが、典型的には同調されたネットワーク、言い換えればシングルエンドの送信機の同調されたインダクタ、又は差動送信機の同調されたバランから構成される。この負荷は典型的に出力周波数を同調されたネットワークの共振に対して中心におくように同調されるが、同調されたネットワークの制限された解法は必然的に、共振に対して中心からわずかにオフセットされた動作周波数という結果になる。ＤＤＲＭ変調器の出力インピーダンスが無限でないので、それは同調されたネットワークの品質係数（Ｑ）に寄与する。その結果、変調器の出力インピーダンスの変動は、同調されたネットワークのＱを変化させる。図５に示されるように、これはＤＤＲＭ変調器の利得に影響を与えるだけでなく（左プロット）、同調されたネットワークの位相にも影響を与え（左プロット）、ＡＭからＡＭ及びＡＭからＰＭの双方の歪という結果になる。したがって、出力インピーダンスの変動を負荷インピーダンスに対して小さく保持することは、予歪の必要性を回避するためにとても重要である。

図４に示されるように、出力インピーダンスの変動を負荷インピーダンスに対して小さく保持するために、変換器回路ＣＣｉはさらに、電流源トランジスタＴ２に縦続に接続された追加トランジスタＴ３を備える。縦続接続のトランジスタＴ３の目的は、電流源Ｔ２の出力インピーダンスを次式のように大幅に増加することにある。

ここで、ｇｍ_Ｔ３はトランジスタＴ３のトランスコンダクタンスであり、Ｒｏ_Ｔ２及びＲｏ_Ｔ３はそれぞれトランジスタＴ２及びＴ３の出力インピーダンスである。ＤＤＲＭの出力インピーダンスはＤＤＲＭに対して負荷と並列に考慮されるので、ＤＤＲＭによってみられる事実上の負荷は、有効負荷と自身の出力インピーダンスとの並列回路である。この出力インピーダンスが高くなればなるほど、その寄与は低くなり、この出力インピーダンスの変動の影響は低くなる。その結果、増加された出力インピーダンスはさらに、ＤＤＲＭの線形動作を改善し、ＡＭ−ＡＭ及びＡＭ−ＰＭの歪を制限し、よって予歪の必要性は回避される。電流をベースとする開示されたＤＤＲＭにおいて、予歪は、寄生成分が存在する場合に限り与えられてもよい。ＤＤＲＭの非線形応答のための予歪は、抵抗をベースとする従来のＤＤＲＭでのように除かれる。

図６Ａは本開示の他の実施形態に係るカルテシアン変換セルＣＣｉを示す。この実施態様において、単位セルＣＣｉは、同相（Ｉ）信号の振幅変調のための経路と、直交位相（Ｑ）信号の変調の経路とを含む。両方の経路は図４の実施態様と同一である。各セルの経路は、マルチビットデジタル信号Ｄｉ，Ｄｉ’からの信号ビットＤｉ，Ｄｉ’をその入力ＩＮｉ，ＩＮｉ’に受信する。マルチビットデジタル信号Ｄｉ，Ｄｉ’のそれぞれは、同相（Ｉ）のベースバンドデータと直交位相（Ｑ）のベースバンドデータとを混合したＬＯ信号である。これは実際に、ベースバンドデータを有するＬＯ信号をマスキングし、２つのマルチビットデジタル信号Ｄ，Ｄ’、Ｉのベースバンドデータ及びＱのベースバンドデータの一つずつを生成するという結果になる。ここで、これらはＩ変調されたＬＯ信号（ＬＯ_Ｉ）及びＱ変調されたＬＯ信号（ＬＯ_Ｑ）として参照される。デジタル信号Ｄ，Ｄ’は、ＬＯ信号を有するベースバンドビット、言い換えればＩ／Ｑデータを混合するＤＳＰ等のデジタル回路によって生成されることができる。入力トランジスタＴ１，Ｔ１’は、受信したビットＤｉ，Ｄｉ’に従って変換セルＣＣｉの経路それぞれをイネーブルにするか又はディスエーブルにするためのスイッチとして動作する。各スイッチＴ１，Ｔ１’の上に、バイアス電圧ＶＢでバイアスされる電流源トランジスタＴ２，Ｔ２’がある。スイッチトランジスタＴ１，Ｔ１’は、電流を電流源トランジスタＴ２，Ｔ２’それぞれに流すか否かを決める。その値は、印加されたバイアス電圧ＶＢと電流源トランジスタＴ２，Ｔ２’の寸法によって決定される。調整可能なバイアス電圧は、セルによって供給された電流を制御するために各セルＣＣｉに印加される。高いバイアス電圧は各セルの高いユニット電流及び大きい変調電流スイングに対応し、したがって高い利得に対応するので、このバイアス電圧の制御によってＤＤＲＭの利得は制御される。最も簡単な場合、バイアス電圧ＶＢは各単位セルで同一であるが、異なるバイアス電圧が、キャリブレーションのために各セルに印加されてもよい、言い換えれば一方のセルから他方への電流源ミスマッチの調整のために印加されてもよい。

電流値はバイアス電圧及びトランジスタＴ２，Ｔ２’の寸法によって決定されるので、スイッチトランジスタＴ１，Ｔ１’のサイズは、抵抗の場合、言い換えれば従来のＤＤＲＭの実施態様の場合よりも重要でない。ここで、スイッチトランジスタＴ１，Ｔ１’の抵抗値は電流源の電流の邪魔をしない程度に十分に低いべきである。

セルＣＣｉの出力ＯＵＴｉにおいて、セルの各経路の電流はトランジスタＴ３，Ｔ３’の後に混合され（加算され）、出力電流が形成される。したがって、電流の加算は、変換セルの出力で、アナログ領域で行われる。インプットビットストリームＤｉ，Ｄｉ’間のオーバーラップの場合、情報のロス又は信号歪は観測されない。これは、図６Ｂ及び図６Ｃに図示されている。図６Ｂは、オーバーラップが受信したＤｉ，Ｄｉ’ビットストリーム間に現れないときの変換セルの動作を示す。セルそれぞれの入力ＩＮｉ，ＩＮｉ’でのＤｉ（Ｉ変調されたＬＯ信号）及びＤｉ’（Ｑ変調されたＬＯ信号）の所定のビットストリームのために、出力電流が出力ＯＵＴｉに生成される。図６Ｃはビットストリーム間のオーバーラップが現れているときのセルの動作を示す。各セルの経路の電流がアナログ領域で加算されるので、オーバーラップは出力電流の一時的な増加という結果になる。それはＩ変調された信号とＱ変調された信号との正しい加算という結果になるので、これは所望の動作である。Ｉ及びＱのために２５％よりも高いデューティサイクルが用いられることができる。変換セルＣＣｉの効率はデューティサイクルに逆比例し、低いデューティサイクル、例えば２５％のデューティサイクルが好ましい。

図７Ａは本開示の他の実施形態に係るシングル電流源トランジスタＴ２及びシングル縦続接続のトランジスタＴ３を有するカルテシアン変換セルＣＣｉを示す。この実施形態において、セルＣＣｉは、各マルチビットデータストリームＤ，ＤｉからのシングルビットＤｉ，Ｄｉ’を各入力ＩＮ，ＩＮｉに受信する。データストリームＤ，Ｄｉの情報は、論理「ＯＲ」機能を行うトランジスタＴ１，Ｔ１’で混合される。ビットストリームの加算、言い換えればＬＯ_Ｉ信号及びＬＯ_Ｑ信号の加算は論理的に行われ、図６の実施態様のようにアナログではない。この実施態様は、小さいエリア（トランジスタの数の減少）及びよりよいＩ／Ｑ整合（出力信号のＩ成分及びＱ成分の両方のための電流は同一の電流源Ｔ２及び縦続接続のトランジスタＴ３によって生成されるので）という結果になる利点を有する。図７Ｂはオーバーラップが入力ビットストリームＤｉ，Ｄｉ’間で表れているときの変換セルの動作を示す。この場合、図６Ｃに提供された例とは逆に、余分な電流はオーバーラップ期間に出力ＯＵＴｉに現れない。２つの隣り合うアクティブ位相の加算の電流の時間に対する積分は各アクティブ位相の時間に対する積分の加算と異なるので、信号加算は正しくない。これは、出力信号の歪という結果になる。オーバーラップがない位相はこの実施態様において必要とされるので、Ｄｉストリーム及びＤｉ’ストリームは最大２５％デューティサイクルを有する。オーバーラップを実際に回避するために、特に高いＲＦ周波数で送信するときに、一方の位相が他方の位相と互いに影響しあうことを避けるように、デューティサイクルは２５％よりも小さく減少されなければならない。これは、これらの狭いパルスを実際に実現することを非常に難しくする。さらに、所定の電流値のために狭いパルスは低出力電力という結果になるので（送信された電力はパルス期間の電流パルスの高さの積に関する）、単位セルの電流は増加されなければならない。Ｉ／Ｑ変調されたＬＯ位相のオーバーラップが表れてもこのような歪を回避するために、非特許文献１に述べられたようにキャリブレーションアルゴリズムが用いられてもよい。

一実施形態において、一つのバイアス電圧が電流源トランジスタＴ２，Ｔ２’に印加されてもよい。バイアス電圧ＶＢの値及びトランジスタＴ２，Ｔ２’の寸法はアクティブ単位セルの電流を決め、そしてこの電流は無線送信機デバイスの出力電力を決める。電流はセルが動作中である（したがって変調に寄与している）ときに一定であるが、電流は送信機のＲＭＳ出力電力を制御して、その結果その利得を制御するために調整されてもよい。

一実施形態において、縦続接続のトランジスタＴ３，Ｔ３’は厚膜酸化物トランジスタである。厚膜酸化物トランジスタはその出力での高電圧スイングから変換セルを保護する。その結果、第１の低電圧スイッチトランジスタＴ１，Ｔ１’及び電流源Ｔ２，Ｔ２’は高出力電圧スイングから保護されるので、ＤＤＲＭは高出力電力を提供することができる。

他の実施形態において、電流源トランジスタＴ２，Ｔ２’は、厚膜酸化物トランジスタよりもよい整合性能を有する薄膜酸化物トランジスタである。これは、与えられた解法のためにエリアの減少という結果になる。薄膜酸化物トランジスタＴ２，Ｔ２’はまた、厚膜酸化物縦続接続のトランジスタＴ３，Ｔ３’によって高出力スイングから保護される。

本開示はまた、ＤＤＲＭ変調器１０を含むフロントエンドシステム１００に関する。上述したように、ＤＤＲＭ変調器１０は、デジタル信号プロセッサ（ＤＳＰ）等のデジタル回路２０によって供給されるマルチビットデジタル信号Ｄ，Ｄ’を入力ＩＮ，ＩＮ’に受信する。フロントエンドシステム１００は、カルテシアンデータ（Ｉ／Ｑデータ）及びポーラデータのいずれか一方を用いて動作してもよい。両方の実施態様において、ＤＳＰ２０は、例えばＩ／Ｑデータ又はポーラデータ等のベースバンドデータ、及び局部発振器信号ＬＯをその入力に受信する。それは、変調されたＬＯ信号を生成するために、ベースバンドデータをＬＯ信号と混合する前に、ベースバンドデータを任意の方法で処理する。したがって、ＤＳＰは、変調されたＬＯ信号であるマルチビットデジタル信号Ｄ，Ｄ’を出力する。カルテシアン又はポーラ、差動又はシングルエンドの実施態様に従って、ＤＳＰ２０は１相ＬＯ信号、２相ＬＯ信号又は４相ＬＯ信号を受信する。例えば、カルテシアン差動の実施態様のために、ＤＳＰは、２ｎビット（各Ｉ及びＱベースバンド位相の１ｎビット）のベースバンドＩ／Ｑデータ及び４相ＬＯ信号を受ける。ＬＯ信号及び対応のベースバンドデータは混合され、変調されたＬＯ信号−マルチビットデジタル信号Ｄ，Ｄ’が形成される。この例では、これらは４ｎ個のワイド変調されたＩ／ＱＬＯストリームに混合される（正のＩ変調されたＬＯストリームのための１ｎ、負のそれのための１ｎ、及び、同様に正及び負のＱ変調されたＬＯストリーム）。その後、変調されたＬＯ信号は、ＤＤＲＭ変換セルＣＣｉをアクティブにするべきか否かを決めるために、ＤＤＲＭ１０に入力として使用される。したがって、ＤＤＲＭ１０は、変調されたＬＯ信号をアナログＲＦ信号ＯＵＴに変換することを行う。Ｉ／Ｑ変調されたＬＯ信号のデューティサイクルは、２０に印加されるＬＯ信号によって定義され、上記した要求を満たすべきであることに注目する。他の例として、シングルエンドのポーラの実施形態では、ｎビットのワイド振幅ＢＢデータは位相変調されたＬＯと混合され、ｎビットのワイド位相が（ＬＯから）生成され、（ｎビットラインから）振幅変調されたＬＯストリームは変換セルＣＣｉに印加される。

変調器２１をＤＳＰ２０内に集積化することによって、Ｉ／Ｑ変調されたＬＯストリームは生成され、ＤＤＲＭ１０に分配される。Ｉ／Ｑ変調されたＬＯストリームにおいて、スイッチングアクティブ化は、特定の瞬間に単位セルをアクティブにしようとするラインに制限される。例として、サーモメータ符号化されたＤＤＲＭの場合、スイッチングアクティブ化は、ベースバンド信号の振幅に比例する。高振幅の場合、サーモメータ符号化された要素はより活性化される。この制限されたスイッチングアクティブ化は、アクティブＬＯ位相がそれを所定の瞬間に必要としなくとも全てのＤＤＲＭに分配される最近の実施形態と対照的である。長いラインのスイッチングアクティブ化において失われる電力は少ないので、このアプローチは低消費電力という結果となる。また、ＤＤＲＭセルに供給されるＬＯアクティブ化は少ないので、それは低ＬＯフィードスルーという結果となる。

図８は、カルテシアンＤＤＲＭ１０を備えるカルテシアン作動デジタル送信機のためのフロントエンドシステム１００の例示的な実施形態を示す。ＤＳＰ２０は、マルチ位相局部発振器ＬＯ信号と、Ｉベースバンド位相のためのｎビットのワイドデジタルデータストリーム及びＱベースバンド位相のためのｎビットのワイドデジタルデータストリームから構成されるＩ／Ｑベースバンドデータとをその入力に受信する。デジタルベースバンドデータは、さらなるデジタル処理の前にデータを調整するデータ変換器２２に印加される。変換器２２は、アップコンバージョン、デジタルフィルタリング、インターポレーション、又は、サーモメータデコーディングのためのバイナリ等のデジタル処理を行うように設けられた追加デジタル回路を備えてもよい。２２の出力でのベースバンドデータは、Ｉ／Ｑ符号ビットＳ及び振幅ビットＡとしてフォーマット化される（又は、分割される）。その後、Ｉ及びＱの符号ビットＳは位相スワッパ２３に供給される。位相スワッパ２３は、Ｉ及びＱベースバンドの符号ビットに基づいて、適切なＬＯ位相を選択し、変調器２１に経路を経て供給する。位相スワッパ２３は、受信した符号ビットＳに基づいてＬＯ信号の位相それぞれを変調器２１に経路を経て供給するために、複数のスイッチ（言い換えれば、スイッチとして動作するトランジスタ）を備えてもよい。代わりに、同一の機能は論理ゲートで得られてもよい。Ｉ及びＱベースバンドデータの符号に基づいて、マルチ位相ＬＯ信号の正しいＬＯ位相は選択され、変調器２１に供給される。例として、シングルエンドの実施態様において、正のＩベースバンドのために、ＬＯ信号の０°位相は選択され、変調器２１に経路を経て供給される。負のＩベースバンドのために、ＬＯ信号の１８０°位相は選択され、経路を経て供給される。その後、位相スワッパ２３の出力信号ＬＯ’は、変調器２１でベースバンド振幅ビットＡと混合され、変調されたＬＯ信号が生成される。変調されたＬＯ信号は、実際に、２×ｎ個のデジタルビットストリーム（差動の実施態様の場合には４ｎ個）から構成されるマルチビットデジタル信号Ｄ，Ｄ’、正及び負のＩ及びＱＬＯ変調された信号のためのｎビットそれぞれである。その後、変調されたＬＯ信号は、デジタルからアナログＲＦ信号へのダイレクト変換のために、ＤＤＲＭに供給される。

これは、図８の異なる実施態様のより詳細な回路図を示す図１１を参照してより詳細に説明される。データ変調器２１は複数のＡＮＤ論理ゲートを備える。各ＡＮＤ論理ゲートはＬＯ位相を対応するＩビット又はＱビットと混合する。ＤＤＲＭ１０は２ｎ個の変換セルＣＣと、正のＩ相及びＱ相の振幅変調のためのｎ個のセルと、負のＩ相及びＱ相の振幅変調のためのｎ個のセルとを備える。図６Ａの変換セルと図７Ａの変換セルとの両方が使用されてもよい。したがって、差動出力ＯＵＴにおいて、ｎ個の変換セルの一方のセットは正のＲＦアナログ信号ＲＦ＋を生成し、ｎ個の変換セルの他方のセットは負のＲＦアナログ信号ＲＦ−を生成する。その後、変換セルＲＦ＋，ＲＦ−の２つのセットからの電流は、送信機の正側及び負側において混合され、ＲＦ差動アナログ信号が形成される。その後、このＲＦ信号は、同調されたバランに印加されてシングルエンド出力に変換され、その後送信のためにアンテナに送られる。

図９はカルテシアンＤＤＲＭ１０を備えるカルテシアン差動デジタル送信機のためのフロントエンドシステム１００の他の例示的な実施態様を示す。この実施形態において、ＤＳＰ２０の実施態様は図８の実施態様と異なる。ここで、複数のＡＮＤ論理ゲートに加えて、変調器２１’は、Ｉ変調されたＬＯ信号及びＱ変調されたＬＯ信号を信号データストリームに混合するために複数のＸＯＲ論理ゲートを備える。この場合、ＤＤＲＭ１０に供給される複数のデジタルストリームは、図８の実施形態と比較して半分にされる。これは図１２により詳細に示される。ＤＤＲＭ１０はシングルデータストリームを供給されるので、ＤＤＲＭはデジタルストリームのアナログＲＦ信号への変換を単に行う必要がある。したがって、ＤＤＲＭ１０の実施態様はシンプルであり、言い換えれば図８の実施態様と比較して２倍少ない変換セルを備える。シングルエンドの実施態様では、ＤＤＲＭ１０は図５のようにｎ個の変換セルの１つのセットを備える。差動の実施態様では、ＤＤＲＭ１０は図５のようにｎ個の変換セルの２つのセットを備える必要がある。

図１０はポーラデジタル送信機のためのフロントエンドシステム１００の他の例示的な実施態様を示す。ここで、図８及び図９の実施態様と対照的に、ＤＳＰ２０は振幅ベースバンドデータと位相変調されたＬＯ信号とをその入力に受信する。ＤＳＰの実施態様は、２つの信号の混合のために変調器回路２１をその入力に必要とするので、シンプルである。オプションで、それは、変調器２１に供給する前にベースバンドデータを調整するために、例えばアップコンバーティング、フィルタリング、インターポレーティング、又は、サーモメータデコーディングへのバイナリのために、データ変換器２２を備えてもよい。上述の形態と同様に、ＤＤＲＭ１０は図５のようにｎ個の変換セルのシングルセットを備える。

本開示はさらに、フロントエンドシステム１００を備える無線デバイスに関し、少なくとも一つのそのような無線デバイスを備える通信ネットワークに関する。

発明は図示され、図及び発明を実施するための形態に詳細に説明されたが、図示及び説明は図示的に又は例示的に考慮されるためにあり、制限されない。発明を実施するための形態は発明の特定の実施形態を詳しく述べる。しかし、詳しく述べられた上述がどんなにテキストにみられても、発明は多くの方法で行われてもよいことは十分に理解される。発明は開示された実施形態に限定されない。

開示された実施形態に対する他の変形は、主張された発明の実施において、図、明細書及び添付した特許請求の範囲の研究から当業者によって理解され、達成される。特許請求の範囲において、用語「備える」は他の要素又はステップを除外せず、不定冠詞「ａ」又は「ａｎ」は複数を除外しない。シングルプロセッサ又は他のユニットは、特許請求の範囲に記載されたいくつかのアイテムの機能を実現させてもよい。特定の手段が異なる従属請求項に相互に関係して記載されているという主な事実は、これらの手段の組み合わせを利点のために使用できないことを示さない。コンピュータプログラムは、他のハードウェアと一緒に又はその一部として供給される光学的な記憶メディア又はソリッドステートメディア等の好ましいメディア上に格納され／分配されてもよいが、インターネット、又は、他の有線又は無線電話通信システム等を介して他のフォームで分配されてもよい。特許請求の範囲の参照符号は権利範囲を限定するように解釈されるべきでない。

Claims (10)

1. マルチビットデジタル信号（Ｄ）を供給されるように設けられた複数の入力端子（１１）と、
   複数の変換器回路（ＣＣｉ）であって、各変換器回路が前記マルチビットデジタル信号の１ビットを入力端子に受信し、前記１ビットに従ってアナログ信号（Ａｉ）を変換器回路の出力端子（ＯＵＴｉ）に出力するように設けられた複数の変換器回路（ＣＣｉ）とを備え、
   各変換器回路が、前記変換器回路に前記アナログ信号を生成させるために、前記１ビットを受信するように設けられた入力トランジスタ（Ｔ１）と、電流源トランジスタ（Ｔ２）と、アナログ出力信号（Ａ）を供給するために各変換器回路の前記出力端子に接続された周波数変調器出力端子（１２）とを備えたダイレクトデジタル無線周波数変調器（１０）において、
   前記変換器回路はさらに、前記電流源トランジスタ（Ｔ２）に縦続に接続された追加トランジスタ（Ｔ３）を備えることを特徴とするダイレクトデジタル無線周波数変調器（１０）。
2. 各変換器回路によって生成された前記アナログ信号を加算して、前記アナログ出力信号（Ａ）を前記周波数変調器出力端子に形成するように設けられた回路を備える請求項１記載のダイレクトデジタル無線周波数変調器。
3. 前記マルチビットデジタル信号は変調された無線周波数マルチビットデジタル信号である請求項１又は２記載のダイレクトデジタル無線周波数変調器。
4. 前記変調された無線周波数マルチビットデジタル信号は変調されたＩ／Ｑデータ信号又は変調されたポーラデータ信号である請求項３記載のダイレクトデジタル無線周波数変調器。
5. 各変換器回路の前記電流源トランジスタはバイアス電圧を受信するように構成される請求項１〜４のうちのいずれか一つに記載のダイレクトデジタル無線周波数変調器。
6. 前記追加トランジスタは厚膜酸化物トランジスタである請求項１〜５のうちのいずれか一つに記載のダイレクトデジタル無線周波数変調器。
7. 請求項１〜６のうちのいずれか一つに記載のダイレクトデジタル無線周波数変調器と、
   前記マルチビットデジタル信号を出力するように設けられたデジタル信号プロセッサとを備えるフロントエンド無線システム。
8. 前記デジタル信号プロセッサは、デジタルベースバンド信号を無線周波数信号で変調し、前記マルチビットデジタル信号を出力するように設けられた変調器回路を備える請求項７記載のフロントエンド無線システム。
9. 請求項７又は８記載のフロントエンド無線システムを備える無線デバイス。
10. 請求項９記載の少なくとも１つの無線デバイスを備える通信ネットワーク。

Images