CN110679081B - 采用非线性大小的rf-dac、多相驱动器和过驱动电压控制的固有线性的数字功率放大器 - Google Patents

采用非线性大小的rf-dac、多相驱动器和过驱动电压控制的固有线性的数字功率放大器 Download PDF

Info

Publication number
CN110679081B
CN110679081B CN201880018108.XA CN201880018108A CN110679081B CN 110679081 B CN110679081 B CN 110679081B CN 201880018108 A CN201880018108 A CN 201880018108A CN 110679081 B CN110679081 B CN 110679081B
Authority
CN
China
Prior art keywords
dac
dpa
acw
phase
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880018108.XA
Other languages
English (en)
Other versions
CN110679081A (zh
Inventor
莫森·哈什米
雷奥纳杜斯·科尼里斯·尼科拉斯·德韦德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technische Universiteit Delft
Original Assignee
Technische Universiteit Delft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technische Universiteit Delft filed Critical Technische Universiteit Delft
Publication of CN110679081A publication Critical patent/CN110679081A/zh
Application granted granted Critical
Publication of CN110679081B publication Critical patent/CN110679081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/664—Non-linear conversion not otherwise provided for in subgroups of H03M1/66
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion

Abstract

一种数字控制的功率放大器(DPA)包括由非线性加权的PA段构建成的射频数模转换器(RF‑DAC)、驱动PA段的多相RF驱动信号发生器，以及过驱动电压控制电路系统。PA段的非线性加权固有地补偿RF‑DAC的操作中涉及的幅度码字相关幅度失真(ACW‑AM失真)，并且多相RF驱动信号发生器促进ACW‑相关相位失真(ACW‑PM失真)减少，由此消除对复杂和效率降低数字预失真的需要。过驱动电压控制电路系统用来微调DPA的RF输出并且补偿其他非理想情况和外部影响，诸如工艺、电压、温度(PVT)、频率和/或负载阻抗变化。

Description

采用非线性大小的RF-DAC、多相驱动器和过驱动电压控制的 固有线性的数字功率放大器
背景技术
射频(RF)发射器用来通过空气、空间或其他传输介质向RF接收器发射RF信号。为了补偿RF信号在传播到接收器时所经历的衰减，RF发射器包括刚好在RF信号发射之前将它们转变为更高功率的功率放大器(PA)。
PA通常是RF发射器中的消耗最多功率的部件。出于这个原因，RF发射器的设计中通常涉及的主要目标之一就是使PA尽可能有效地操作。此目标在发射器的电源为电池的应用中(例如，如在移动手机中)尤其重要，因为PA的功耗主要决定在必须更换电池或对其再充电之前RF发射器能够操作多久。
设计高效率操作的PA比较复杂。在PA将呈现时变的应用(即，“非恒定”信号包络)中甚至更复杂。很多现代的无线通信系统采用非恒定包络调制方案，所述非恒定包络调制方案调制发射器的RF载波的幅度和相位两者以便增加频谱效率(信息在给定的带宽上传送的频率)。通常，经调制的载波将具有高的峰均功率比(PAPR)，因此在设计PA时必须特别小心以避免削减这些高PAPR信号的信号峰值。避免信号削峰的最直接方法是简单地不管PAPR是多少都使PA的输出功率从其峰值包络功率降低。不幸的是，该方法会降低PA的效率，并且在PAPR高的情况下甚至会大幅度降低PA的效率。例如，在开始时仅具有50％的理论最大漏极效率的A类PA拓扑中，使输出功率降低6dB会将PA的最大可能效率降低至小于30％。
避免了必须降低输出功率来避免信号削峰但仍能实现高效率的一种常用方法是极性调制器。图1是示出极性调制器100的突出元件的图。极性调制器100包括PA 102、动态电源(DPS)104和输出匹配网络106。顾名思义，极性调制器100在极性域中使用极坐标幅度调制(AM)和相位调制(PM)分量进行操作。在极性域中操作的主要益处在于PM分量具有恒定包络。恒定包络提供使PA 102作为开关(即，在“开关模式”下)操作的能力。在操作期间，DPS104接收幅度调制(AM)分量(其表示最终由极性调制器100产生的非恒定包络RF输出RF OUT的信号包络)，并且产生遵循AM的DPS电源电压VDD(t)。同时，将携载PM的恒定包络的经相位调制RF载波施加到PA 102的RF输入端口。经相位调制的RF载波驱动PA 102，从而在由DPS104产生的DPS电压VDD(t)施加到PA 102的电源端口时使所述PA在压缩状态与截止状态之间切换。开关模式PA的一个重要性质在于，其输出RF功率取决于其电源电压VDD的幅度，或者更具体地，取决于其电源电压的幅度的平方VDD 2。此依赖关系在极性调制器100中用来在PA102将恒定包络的经相位调制的RF载波转变为更高RF功率时将DPS电压VDD(t)中含有的AM叠加到RF输出RF OUT上。
极性调制器100中的输出匹配网络106限定极性调制器100在其下操作的PA类别(即，D类、E类等)。一般来说，输出匹配网络106包括滤波器，所述滤波器除去不需要的谐波并且在PA 102的输出处对电流和电压波形进行整形，使得它们尽可能少地重叠，由此防止PA 102耗散浪费的功率。通过使PA 102在开关模式下操作并且仔细地设计输出匹配网络106，极性调制器100因此能够实现极高的效率。
尽管极性调制器100能够实现高效率，但其操作能力受其DPS 104约束。为了使效率最大化，极性调制器的DPS 104通常使用开关模式电源(SMPS)来实施。然而，由于现代通信系统中的包络(AM)带宽可能非常高，因此，SMPS必须能够以高速进行切换以便准确地跟踪AM。不幸的是，SMPS中的功率晶体管必然很大且因此具有有限的切换速度能力。因此，在DPS 104无法准确地跟踪AM的情况下，导致显著的AM-AM和AM-PM失真。现代通信应用中的信号包络还趋向于具有宽电压动态范围。设计能够产生覆盖这些宽动态电压范围的DPS电压的DPS也可能很困难，特别是在极性调制器100在包络信号带宽较高的情形下使用时。
多年来已经提出各种方法来解决因使用DPS 104而困扰极性调制器100的问题。简单地消除对DPS的需求的一种最近提出的方法是经数字调制的极性PA，其示例在2011年8月IEEE固态电路期刊第46卷第1796至1809页的D·乔杜里(D.Chowdhury)等人的“65-nm CMOS技术中的有效混合信号2.4GHz极性功率放大器(An Efficient Mixed-Signal 2.4GHzPolar Power Amplifier in 65-nm CMOS Technology)”中描述。图2是该论文中讨论的经数字调制的极性PA的图。经数字调制的极性PA 200被配置成接收以编码位模式携载AM的幅度码字(ACW)。编码的ACW施加到解码器202，所述解码器通过对编码的ACW进行解码并根据经解码的ACW中的位的逻辑值使各个PA：PA1、PA2、……、PAN进行切换进入和离开电路来进行响应。PA：PA1、PA2、……、PAN被配置成使得切换进入电路中的那些PA的输出电流合计在一起。通过这种方式，在不需要DPS的情况下完成幅度调制。(应注意，与如在上述常规极性调制器100中类似地，PM被传递到RF输出RF OUT。)
经数字调制的极性PA 200享有不需要DPS的益处。然而，可以认为其最佳属性就是其全数字能力。严格地说，PA：PA1、PA2、……、PAN不是“数字”装置。然而，从PA：PA1、PA2、……、PAN作为自然地响应数字信号的装置类型的开关而进行操作的角度来看，并且鉴于在数字控制下(通过根据数字输入ACW的值来启用和禁用各个PA：PA1、PA2、……、PAN)执行幅度调制，经数字调制的极性PA 200中的PA实际上是数字装置。对PA：PA1、PA2、……、PAN的全数字控制提供在单个低成本全数字互补金属氧化物半导体(CMOS)集成电路(IC)芯片或“芯片上系统”(SoC)中制造经数字调制的极性PA 200以及其所有控制电路系统的能力。
尽管经数字调制的极性PA 200提供以下优点：1)不需要DPS；2)全数字控制；以及3)完全采用CMOS技术制造的可操作性，但它具有一个严重问题，即它是一种高度非线性装置，可产生显著的幅度到幅度调制(AM-AM)和幅度到相位调制(AM-PM)失真。AM-AM失真和AM-PM失真发生在经数字调制的极性PA 200中，因为其输出阻抗根据输入ACW而非线性地改变。因此，为了使经数字调制的极性PA 200具有任何实际用途，必须应用某种线性化来校正其非线性行为。
已经提出各种线性化技术来解决极性PA架构中的AM-AM和AM-PM失真。用于常规极性调制器(比如上述极性调制器100)的最广泛使用的方法是被称为数字预失真(或“DPD”)的技术。在DPD中，了解从测量、建模或模拟数据中收集的极性调制器100的AM-AM和AM-PM失真曲线。然后计算跟踪AM-AM和AM-PM失真曲线的反曲线的预失真AM和PM数据，并且将其存储在查找表(LUT)中。在操作期间，根据输入AM并且预期极性调制器的非线性AM-AM和AM-PM响应，DSP从LUT检索预失真AM和PM数据。(或者，代替将预失真AM和PM数据存储在LUT中，DSP可以被配置成基于数学而计算运行中的依赖于AM的失真AM和PM数据。)预失真AM和PM数据然后通过极性调制器的AM和PM路径向下游转变，使得在极性调制器中的PA放大和调制预失真信号时，极性调制器的非线性得到补偿。
理论上，类似于常规极性调制器100中所使用的，DPD也可以用来校正经数字调制的极性PA 200中的AM-AM和AM-PM失真。然而，这种方法将存在严重的缺点和不利条件。第一，不仅组成经数字调制的极性PA 200的每个PA：PA1、PA2、……、PAN是非线性装置，而且PA：PA1、PA2、……、PAN的集体操作会引入使用DPD不容易补偿的附加非线性。换句话说，使经数字调制的极性PA 200线性化所需的DPD电路系统和方法将比用来使常规极性调制器100线性化的那些复杂得多。第二，DPD必然会扩大AM(ACW)和PM分量的带宽。因此，扩大的带宽将需要具有快速处理速度的DPD硬件，以便成功地使经数字调制的极性PA200线性化。快速处理速度不仅使得更难设计DPD硬件，而且它还将增加CV2f损失，继而显著降低经数字调制的极性PA 200的整体效率。由于极性架构中的AM和PM分量因其本质上具有宽带宽，加剧了需要快速处理速度的缺点。因此，尽管在理论上，DPD可能用来使经数字调制的极性PA 200线性化，但这不是(至少就其本身而言不是)最佳解决方案。
发明内容
公开了数字控制的功率放大器(DPA)及其操作方法。一种示例性DPA包括由非线性加权的PA段构建成的射频数模转换器(RF-DAC)、驱动PA段的多相RF驱动信号发生器，以及过驱动电压控制电路系统。PA段的非线性加权固有地补偿在RF-DAC的操作中涉及的幅度码字相关幅度失真(ACW-AM失真)，并且多相RF驱动信号发生器有助于ACW-相关相位失真(ACW-PM失真)的减少，由此消除对复杂和降低效率的数字预失真的需要。过驱动电压控制电路系统用来微调DPA的RF输出并且补偿其他非理想情况和外部影响，诸如工艺、电压、温度(PVT)、频率和/或负载阻抗变化。
现在将关于附图详细地描述本发明的其他特征和优点，包括本发明的以上概述和其他示例性实施例的详细描述，在附图中，相似的附图标记用来指示相同或功能类似的元件。
附图说明
图1是示出常规极性调制器的主要元件的简化图；
图2是描绘现有技术数字控制的极性功率放大器(PA)的图；
图3是描绘根据本发明的一个实施例的数字控制的PA(DPA)的图；
图4是3位二进制到温度计(B2T)编码器的B2T代码真值表；
图5是将图3中描绘的由非线性大小的功率晶体管构成的DPA的有效栅极宽度Weff与由线性大小的功率晶体管构成的DPA的有效栅极宽度Weff进行比较的图表；
图6是示出图3中描绘的DPA中的RF-DAC中所使用的非线性大小的功率晶体管导致线性ACW-AM曲线的图表；
图7是示出图4中描绘的DPA中采用的RF定时如何使DPA的ACW-PM曲线变平并因此减少DPA的RF输出中的相位误差的图表；
图8是描绘根据本发明的另一实施例的DPA的图；
图9是描绘根据本发明的另一实施例的DPA的图；
图10是将图9中描绘的由非线性加权的PA段构成的DPA的有效栅极宽度Weff与由线性加权的PA段构成的DPA的有效栅极宽度Weff进行比较的图表；
图11是示出图3中描绘的DPA的RF-DAC中所使用的、RF-DAC的非线性大小的功率晶体管导致线性化ACW-AM曲线的图表；
图12是描绘根据本发明的另一实施例的DPA的图；
图13是描绘根据本发明的另一实施例的DPA的图；
图14是示出根据本发明的一个实施例可以实现图13中描绘的DPA中的差分RF-DAC的一种方式的图；
图15是由图14中描绘的DPA的RF-DAC和输出变压器的组合产生的等效电路的示意图，其示出了等效电路如何类同于逆D类(即，D-1类)PA；
图16是示出根据图13中描绘的DPA方法构建的DPA的突出元件的图；
图17是图16中描绘的DPA中使用的多相RF时钟发生器的更详细的图示；
图18是示出可以如何使用由逆变器链形成的可编程延迟线来实施图17中描绘的多相RF时钟发生器中的移相器的图；
图19是示出能够实现图18所示的逆变器链中的每个逆变器的一种方式的示意图；
图20是示出图16中描绘的DPA的可编程低压差(LDO)稳压器如何用来影响DPA的一个PA段中的FET的过驱动电压并由此校正工艺、电压、温度(PVT)、频率和/或负载阻抗变化的图；
图21是示出当LDO稳压器被编程有三个不同的输入编程代码时由图16中描绘的DPA中的LDO稳压器提供的过驱动电压控制如何有效地校正由PVT/负载/频率变化引起的非线性的图表；
图22是描绘根据本发明的另一实施例的DPA的图，其中多相RF时钟发生器用来校正ACW-PM失真，并且数字预失真(DPD)用来校正由DPA使用非线性大小的RF-DAC引起的ACW-AM失真；
图23是描绘根据本发明的另一实施例的DPA的图，其中多相位RF时钟发生器用来校正ACW-PM失真，并且非线性大小的RF-DAC用来增加ACW-AM DPD并校正ACW-AM失真；
图24是描绘根据本发明的另一实施例的DPA的图，所述DPA采用用于校正ACW-PM失真的多相RF时钟发生器、线性大小的RF-DAC(例如，具有线性加权的PA段的RF-DAC)，以及用于补偿工艺、电压、温度、负载和/或频率变化的过驱动电压控制；
图25是描绘根据本发明的另一实施例的DPA的图，所述DPA采用用于校正ACW-PM失真的多相RF时钟发生器、非线性大小的RF-DAC、用于增加非线性大小的RF-DAC所提供的固有AM-AM校正的数字AM-AM预失真，以及用于补偿工艺、电压、温度、负载和/或频率变化的过驱动电压控制；
图26是描绘根据本发明的另一实施例的DPA的图，所述DPA采用具有线性加权的PA段的RF-DAC和一组LDO，所述LDO用于通过向每个PA段中的FET提供独立的过驱动电压控制来促进RF-DAC的ACW-AM特性的线性化；
图27是描绘根据本发明的另一实施例的DPA的图，所述DPA采用具有非线性加权的PA段的RF-DAC和一组LDO，所述LDO用于通过向每个PA段中的FET提供独立过驱动电压控制来促进RF-DAC的ACW-AM特性的线性化；
图28是描绘根据本发明的另一实施例的包络跟踪(ET)DPA的图，所述DPA利用非线性大小的RF-DAC的固有ACW-AM校正能力和由多相RF时钟发生器提供的ACW-PM校正设施两者；
图29是描绘根据本发明的另一实施例的Doherty PA，其中非线性大小的RF-DAC用来实施载波PA并由此固有地使载波PA的ACW-AM响应线性化，并且多相RF驱动信号发生器用来减少载波PA的输出处的相位误差；以及
图30是描绘根据本发明的另一实施例的移相PA的图，其中每个支路中的PA使用非线性大小的RF-DAC来实施，并且每个支路包括多相RF驱动信号发生器以帮助最小化每个支路的终点处的相位误差。
具体实施方式
参考图3，示出了根据本发明的一个实施例的数字控制的功率放大器(DPA)300。DPA 300包括多相射频(RF)时钟发生器302；编码器304；以及一组非线性大小的功率放大器(PA)306。非线性大小的PA 306组中的每个PA：PA1、PA2、……、PAN-1被配置成作为开关模式PA操作。在操作期间，取决于二进制编码的输入幅度码字(ACW)的位模式而启用或停用单个PA。输入ACW的位模式根据基带时钟(BB时钟)的周期而变化并且利用最终在DPA 300的RF输出处产生的幅度调制(AM)进行编码。输入ACW中的单独位(具体地，无论每一者是逻辑“0”还是逻辑“1”)决定在BB时钟的每个周期期间启用非线性大小的PA 306组中的哪些PA并因此决定最终RF输出RF OUT的信号包络的幅度如何。启用的PA数量越多，输出幅度越大。
非线性大小的PA 306组中的通过输入ACW而被启用的那些PA由多相RF时钟发生器302提供的多个RF开关驱动信号CLK1、CLK2、……、CLKN-1中对应的一个驱动。取决于所采用的特定调制方案，RF开关驱动信号CLK1、CLK2、……、CLKN-1可以或可以不经相位调制。(使用多个RF开关驱动信号而不是只使用一个来驱动PA：PA1、PA2、……、PAN-1的原因将在下文中进行解释。)在这里描述的示例性DPA 300中，RF开关驱动信号CLK1、CLK2、……、CLKN-1是经相位调制的，其中每一个包含经相位调制的输入RF IN(RF CLK)中所含的相同相位调制(PM)。因此，PM通过已被输入ACW启用的那些PA的开关模式动作传送到RF输出RF OUT。从前述描述中应明白，非线性大小的PA 306组实际上作为数模转换器(DAC)或更具体地作为以RF操作的DAC进行操作，从而将以数字输入ACW表示的AM直接转换成最终经相位调制的RF输出RF OUT的模拟信号包络。出于这种属性，非线性大小的PA 306组在以下的描述中被称为“RF-DAC”。
用来实施RF-DAC 306中的PA：PA1、PA2、……、PAN-1的晶体管优选地是场效应晶体管(FET)。然而，可以替代地使用不同大小的双极性结型晶体管(BJT)。当使用FET实施时，被启用的那些PA并联连接，使得它们的FET的栅极宽度合计在一起以增加DPA 300的总有效栅极宽度Weff。FET的接通电阻RDS(接通)与其栅极宽度W成反比。因此，随着以输入ACW表示的AM增加，DPA 300的有效接通电阻RDS,eff(接通)降低。因此，有效接通电阻RDS,eff(接通)对输入ACW的这种依赖提供了用于将以输入ACW编码的AM传送到RF输出RF OUT中的手段。
根据本发明的一个实施例，PA：PA1、PA2、……、PAN-1不仅提供用于执行幅度调制的手段，构建PA的FET的栅极宽度W1、W2、……、WN-1还相对于彼此非线性地确定大小。在本发明的背景下，术语“非线性地确定大小”意味着栅极宽度W1、W2、……、WN-1的大小相对地确定成使得DPA 300的有效栅极宽度Weff(即，在任何给定时间被启用的PA：PA1、PA2、……、PAN-1的所有FET的栅极宽度的总和)不是输入ACW的线性函数。非线性确定大小考虑到以下事实：RF-DAC 306的有效接通电阻RDS,eff(接通)及其RF输出的幅度两者都是输入ACW的非线性函数。通过仔细地确定FET的宽度W1、W2、……、WN-1D大小以抵消这些非线性，使DPA300的输出幅度是输入ACW的线性函数，即，RF-DAC 306被线性化。在图5的图表中示出了根据输入ACW非线性确定有效栅极宽度Weff的大小的方式，并且得到的线性化输出在图6的图表中示出。图6中的图表还将RF-DAC 306的线性化输出与现有技术线性大小的DPA的ACW-AM曲线进行比较。如可以看出，与输入ACW曲线相比，线性大小的DPA导致非线性输出幅度。因此，必须应用DPD或某一其他类型的预失真以便补偿现有技术DPA中的ACW-AM失真。应提及，尽管对FET的栅极宽度W1、W2、……、WN-1进行非线性确定大小的主要原因是补偿RDS(接通)与Weff之间的ACW相关非线性关系和RDS(接通)与RF输出功率之间的非线性关系，但它们的非线性确定大小也可以考虑到单个PA：PA1、PA2、……、PAN-1在切换到压缩时呈现的增益压缩。
在图3中描绘的示例性DPA 300中，编码器304包括n位二进制到温度计(B2T)编码器304，并且响应于B2T编码器304提供的温度码ACW而启用和停用非线性大小的PA：PA1、PA2、……、PAN-1。一般来说，n位B2T编码器产生N＝2n个唯一代码，每一个具有2n-1个位，并且能够分解2n个不同水平。每个温度码中的逻辑“1”的数量对应于其所编码的二进制代码的等效十进制数。例如，如用于n＝3位B2T编码器的图4中的B2T真值表中所示，由二进制代码101(等效十进制数5)产生具有5个逻辑“1”的7位温度码0011111。因此，如果DPA 300中的编码器304恰好是3位B2T编码器，则温度码0011111将经由与门308-1、308-2、……、308-(n-1)启用前五个PA：PA1、PA2、PA3、PA4和PA5，并且留下两个最大的PA：PA6和PA7停用。
应强调，温度计编码不是本发明的必要特征。例如，编码器304可以采用除B2T以外的其他方式实施，并且PA：PA1、PA2、……、PAN-1可以采用与其他编码方案相关的其他方式确定大小。从本发明的角度来看，重要的一点在于，PA：PA1、PA2、……、PAN-1被非线性地确定大小并且以使DPA的ACW-AM曲线线性化的方式切换进入和离开电路。
根据本发明的另一方面，组成RF-DAC 306的PA通过多个RF开关驱动信号CLK1、CLK2、CLK3或所谓的多个“多相RF时钟CLK1、CLK2、……、CLKN-1”而接通和断开，而不是如以上图2中描绘的现有技术数字控制的极性PA那样通过公共RF开关驱动信号。(应注意，在图3中描绘的示例性DPA 300中，多相RF时钟CLK1、CLK2、……、CLKN-1通过启用/停用与门308-1、308-2、……、308(N-1)进行门控，使得只有从温度码ACW接收到逻辑“1”的那些与门允许多相RF时钟CLK1、CLK2、……、CLKN-1中的对应一者通过并驱动它们相应的PA)。使用多相RF时钟CLK1、CLK2、……、CLKN-1来驱动PA：PA1、PA2、……、PAN-1的原因在于减少DPA 300的RF输出RF OUT中其他情况下将出现的ACW相关相位误差。在缺少本发明的多相RF定时方面的情况下，DPA 300在其RF输出RF OUT中将产生大量ACW相关相位误差。这个ACW相关相位误差来源于RF-DAC 306本质上是非线性的事实。具体地，DPA 300输出信号的RF输出功率及其相关RF相位与ACW相关有效接通电阻RDS,eff(接通)具有非线性关系，所述RDS,eff(接通)进而与有效栅极宽度或ACW成反比。ACW相关相位误差在图7中示出，该图绘制了DPA 300的RF输出RF OUT随输入ACW而变的相位误差。如可以看出，相位误差趋向于在输入ACW最低时最高。多相RF时钟发生器302(具体为其可编程延迟线310-1、310-2、……、310(N-1))用于通过使它生成并应用于较小PA的RF时钟比它生成并应用于较大PA的RF时钟延迟更多来校正该ACW相关相位误差(即，ACW-PW失真)。当转换到相域时，并且如也可以在图7中看出，对于输入ACW的所有值，RF时钟CLK1、CLK2、……、CLKN-1的这种相对延迟导致相位误差变平。应注意，在本发明的这个特定实施例中，RF时钟CLK1、CLK2、……、CLKN-1的延迟/相位偏移在DPA300的正常操作期间保持固定，即，不动态改变。在本发明的其他实施例中，动态地调整RF时钟CLK1、CLK2、……、CLKN-1的延迟/相位偏移以校正由DPA的负载阻抗变化引起的AM-AM和AM-PM失真，所述负载阻抗变化例如可在经受变化的天线阻抗的MIMO(多输入和多输出)应用和移动手机中出现。
组成DPA 300的所有各种部件或者数字地实施或者数字地控制。二进制到温度计编码器304和用来启用和停用各种PA：PA1、PA2、……、PAN-1的与逻辑门308-1、308-2、……、308(N-1)是数字电路。另外，可以数字地实施组成多相RF时钟发生器302的可编程延迟线310-1、310-2、……、310(N-1)。最后，由于PA：PA1、PA2、……、PAN-1作为开关操作，因此，非线性大小的PA 306组自然适合于数字控制。DPA 300的这个全数字能力非常吸引人，因为它使得它本身在单个全数字集成电路或“芯片上系统”(SoC)中制造。尽管一些现有技术DPA也可以制造成SoC，但本发明的DPA的主要益处在于，PA：PA1、PA2、……、PAN-1的非线性大小固有地补偿了ACW-AM失真并且多相RF定时方案考虑到ACW-PM失真。因此，不需要DPD。这种无DPD能力也导致更小的管芯尺寸、更低的功率耗散和更高的效率。
图3中描绘的DPA 300可以适合于根据任何类型或类别的开关模式PA进行操作，包括D类、逆D类(也被称为D-1类或电流模式D类)、E类或F类开关模式PA。图8示出了例如根据本发明的一个实施例的被配置成用于E类操作的DPA 800。类似于在DPA 300中，采用逻辑门(在这个示例中，串联连接的与非门和逆变器门)来根据温度码输入ACW的基带周期到周期位模式选择性地门控到RF-DAC 804的FET 802-1、802-2、……、802(N-1)的RF输入的多相RF时钟CLK1、CLK2、……、CLKN-1。多相RF时钟CLK1、CLK2、……、CLKN-1还用来切换RF-DAC 804中的已经被启用的那些FET，并且将原始输入的经相位调制的RF时钟RF CLK中所含的PM携载到RF输出。(应注意，图8的图中的无源部件806至812形成这个E类实施方式的输出匹配网络，如本领域的一般技术人员将了解和理解的那样。)由n位B2T编码器304产生的温度码ACW直接且数字地决定在任何给定的时间E类PA的有效栅极宽度如何。在任何给定的时间启用的那些FET 802-1、802-2、……、802(N-1)共享相同的漏极连接(即，并联连接)并因此决定E类PA在该特定时间的总有效栅极宽度Weff、漏极电流和输出幅度。
RF-DAC 804中的FET 802-1、802-2、……、802(N-1)也非线性地确定大小以避免RF输出处的ACW-AM失真。在本发明的优选实施例中，FET 802-1、802-2、……、802(N-1)的非线性大小通过在制造期间基于FET的已知的、测量到的、估计的或建模的AM-AM特性而非线性地确定它们的栅极宽度W1、W2、……、WN-1的大小来完成。通过非线性地确定栅极宽度W1、W2、……、WN-1的大小使得它们抵消RF-DAC的固有非线性(例如，RDS(接通)与Weff之间的ACW相关非线性关系和RDS(接通)与RF输出功率之间的非线性关系)，然后使DPA 800的输出幅度是输入ACW的线性函数。应提及，FET：802-1、802-2、……、802(N-1)的非线性大小可以替代地通过非线性地确定FET：802-1、802-2、……、802(N-1)的栅极长度L1、L2、……、LN-1的大小或通过非线性地确定栅极宽度W1、W2、……、WN-1和栅极长度L1、L2、……、LN-1的大小来确定。尽管这些替代方案都没有被否认，但多数的半导体制造过程将IC中的所有FET限制为具有相同的栅极长度。出于这个原因，在本发明的优选实施例中，通过仅对栅极宽度W1、W2、……、WN-1进行的非线性确定大小来完成非线性确定大小。
图8中描绘的E类DPA 800还包括可编程低压差(LDO)稳压器814。LDO稳压器814用来补偿工艺、电压、温度(PVT)、负载和/或频率变化(因为输出幅度/功率也取决于输出晶体管的漏极所见的负载阻抗)。FET的接通电阻RDS(接通)与FET的栅极宽度成反比。另外，由于开关模式PA中的FET在它们的I-V特性曲线的三极管区域中接通，因此在接通时它们的接通电阻RDS(接通)还取决于施加到它们栅极的电压。更具体地，接通电阻RDS(接通)随着增加的栅极电压VG而降低，即，RDS(ON)∝1/VG。DPA 800中的LDO稳压器814利用RDS(接通)对栅极电压VG的这种依赖性来补偿PVT变化。具体地，LDO稳压器814被编程为生成DC电源电压，所述DC电源电压在施加到逆变器/缓冲器808-1、808-2、……、808(N-1)时稍微增加或降低超过它们的阈值电压VT而产生的过驱动电压VOD，即，VOD＝VGS-VT。通过控制RF-DAC 804中的FET的过驱动电压，从而可以调谐DPA 800的RF输出RF OUT的输出幅度并且可以补偿PVT/负载/频率变化。(应注意，用于这个相同的PVT/负载补偿目的的LDO稳压器也可以有益地合并到本文中描述的本发明的其他实施例中的任一个中。)
在示例性DPA 800中，输出幅度分辨率是粗略的，除非RF-DAC 804中的FET的数量增加。尽管增加FET的数量将增大分辨率，但将需要大量不同大小的FET，这是不合需要的，因为各种大小之间的不匹配可能会不利地影响RF-DAC 804的准确性。可以增大RF-DAC的分辨率而不必增加FET的大小数量的一种方式是以阵列配置FET并且在两个编码器(行编码器和列编码器)之间分配输入ACW的最高有效位(MSB)和最低有效位(LSB)。该方法在图9中的描绘的DPA 900中使用，所述DPA是根据本发明的另一实施例的DPA。RF-DAC 904是N×M阵列，其中N和M分别是表示阵列中的行数和列数的正整数。N个行中的每个行包括本文中所谓的“PA段”，并且每个PA段包括M个FET(或“单位单元”)。DPA 900还包括接收输入ACW的n个上MSB的n位B2T行编码器906和接收输入ACW的下LSB的m位B2T列编码器908，由此向RF-DAC904提供在其输出处解析M×N＝2n×2m个幅度级的能力。应注意，鉴于RF-DAC 904具有解析M×N＝2n×2m个幅度级的能力，仅需要2n个不同大小的FET。为了在图8中描绘的DPA 800中的完全温度码RF-DAC 804中实现相同数量的幅度级，将需要2n×2m个(2m倍)FET。
PA段Seg.1、Seg.2、……、Seg.N相对于彼此非线性地加权，使得一个PA段与另一PA段的FET的大小被非线性地确定大小，并且使得DPA 900的有效栅极宽度Weff(即，任何给定时间的所有启用的FET的宽度的总和)不是输入ACW的线性函数，并且对于输入ACW的所有值，DPA 900的最终ACW-AM曲线基本上呈线性。应注意，对PA段Seg.1、Seg.2、……、Seg.N的非线性加权在图9中使用符号S1、S2、……、SN来指示。
在操作期间，n位B2T编码器906根据它从输入ACW的二进制编码的上n个MSB生成的行温度码来确定检测到N个PA段Seg.1、Seg.2、……、Seg.N中的多少个。以最小加权段开始(即，以Seg.1开始)，逐步地选择行。一旦行温度码增加到导致特定PA段被选择的值，该PA段中的所有FET就被启用并且保持启用，直到行温度码减少到取消选择PA段的数量。另外，较小权重的PA段中的所有FET保持启用。m位B2T列编码器908决定启用下一最重加权PA段中的M个单位单元中的多少个。作为示例，考虑7位RF-DAC，其中n＝3并且m＝4(8行和16列)。利用二进制编码的输入ACW 1011001，B2T行编码器906将产生选择RF-DAC 902中的前5个PA段的行温度码00011111(5个逻辑“1”)，从而导致前5个PA段：Seg.1、Seg.2、Seg.2、Seg.3、Seg.4和Seg.5中的所有FET被启用，并且B2T列编码器908将产生启用第6个PA段(Seg.6)中的FET中的9个的列温度码0000000111111111(9个逻辑“1”)。两个剩余且最重加权的PA段(Seg.7和Seg.8)中的所有FET保持停用，除非且直到输入ACW增加到足够高的值以启用它们为止。
图10和图11是示出DPA 900的RF-DAC 904中的PA段Seg.1、Seg.2、……、Seg.N的非线性加权如何导致线性ACW-AM曲线的图表。在这个示例中，RF-DAC 904是具有N＝2n＝23＝8行和M＝2m＝26列的9位RF-DAC。因此，9位RF-DAC能够分辨29＝512个幅度级。图10示出了随输入ACW而变的有效栅极宽度Weff。看到有效栅极宽度Weff在给定PA段内线性地增加(因为在本发明的这个特定实施例中，每个PA段中的FET具有相同大小并且使用温度码来启用/停用)，但总体来说，有效栅极宽度Weff是输入ACW的非线性函数。图11将线性大小的DPA的ACW-AM曲线与DPA 900的ACW-AM曲线进行比较。两个图表表明，通过基于线性大小的DPA的ACW-AM曲线的反曲线来仔细地设置PA段Seg.1、Seg.2、……、Seg.8的非线性加权S1、S2、……、S8，将DPA 900的ACW-AM曲线线性化。
示例性DPA 900中的RF-DAC 904的每个PA段中的FET具有相同大小(即，相同栅极宽度)，并且PA段相对于彼此非线性地加权。就本发明而言，这不是必要条件。唯一的要求在于，RF-DAC中的FET(单位单元)的大小以及用来启用和停用单位单元的编码方案导致有效栅极宽度Weff根据输入ACW非线性地变化，使得DPA能够产生线性ACW到AM轮廓。图12示出了例如具有采用多个非线性加权的S1、S2、……、SN PA段的RF-DAC 1202的DPA 1200，每个PA段具有二进制加权的单位单元。类似于DPA 900，DPA 1200的有效栅极宽度Weff仍在给定的PA段内线性地增加(因为每个PA段中的FET被输入ACW的二进制编码的m个LSB直接启用和停用)。然而，当整体考虑RF-DAC 1202时，有效栅极宽度Weff是输入ACW的非线性函数，并且使得DPA 1200能够产生线性ACW到AM轮廓。
由于从现有技术CMOS技术制造的集成电路中存在的电压水平仅仅为约1伏，因此在一些应用中，期望将上述DPA配置成用于差分操作。图13是根据本发明的一个实施例的具有差分架构的DPA 1300的图。DPA1300包括多相RF时钟发生器1302；差分RF-DAC 1304；n位B2T行编码器1306；m位B2T列编码器1308；以及输出变压器1310。多相RF时钟发生器1302、n位B2T行编码器1306和m位B2T列编码器1308除了差分之外类似于上述DPA 900的多相RF时钟发生器302、n位B2T行编码器906和m位B2T列编码器908那样操作(见图9及其相关描述)，因此这里将不重复对它们操作的描述。输出变压器1310向负载RL提供阻抗匹配并且还将RF-DAC 1304的差分输出转换成单端输出，所述单端输出连接到典型地为50Ω的天线或负载RL。变压器的初级绕组的中心分接头还起到双重目的：为RF输出的基本部件提供AC接地，以及充当可使漏极电源电压VDD通过其馈送到RF-DAC 1304中的FET的端子。
图14是用于构建DPA 1300的RF-DAC 1304和输出变压器1310的更详细图。如可以看出，RF-DAC 1304包括两个半部1402和1404的PA段，每个半部与图9中描绘的DPA 900中使用的RF-DAC 904基本上相同。
图15是RF-DAC 1304和输出变压器1310的等效电路的示意图。除了两个FET 1502和1504的栅极宽度随时间推移而变化的事实以外，所述电路类同于放大器领域已知为“D-1类”PA(或“逆D类”PA)的开关模式PA类型。示意图中的两个FET 1502和1504对应于RF-DAC1304的两个半部1402和1404的PA段(见图14)，并且它们的有效栅极宽度Weff(其对于两个FET而言相同)由启用RF-DAC中的多少个单位单元决定，这继而由输入ACW的时变值决定。两个FET 1502和1504被异相地驱动，使得当一个FET断开时，另一FET接通。这导致电路中的电流从一个分支转向到另一分支，并且两条路径中的漏极电流具有方波形。由输出变压器1310的初级绕组和电容器CC的并联组合形成的振荡电路被设计成以期望的基本频率振荡，由此在漏极+和漏极-输出端子上产生正弦输出电压。由于在接通时通过FET 1502和1504中的每一个的漏极电流幅度与其有效栅极宽度Weff成正比，因此，输出电流在输入ACW改变时改变，并且相应地调制最终RF输出的信号包络的最终幅度。D-1类操作的一个益处(和E类操作也享有的益处)在于，它以零电压切换(ZVS)进行操作。ZVS意味着当FET 1502和1504中的任一者接通时，FET上的电压为零。因此，FET的寄生漏极-源极电容不会通过FET放电。换句话说，ZVS避免寄生漏极-源极电容必须在周期之间充电和放电。当用CMOS技术制造DPA1300时该AVS性质特别有益，因为它减少CV2f损失。
应提及，还可以调谐DPA 1300中的耦合电容器CC的电容，以增强DPS 1300的效率。当多相RF定时用来驱动RF-DAC 1304时，它可以(取决于装置技术和可以发生或可能不发生这种情况的放大器的类别)在DPA 1300以全功率操作并且选择或取消选择PA段时导致漏极效率退化。在不存在耦合电容CC的情况下，在较大PA段中的FET断开并且它们的漏极电压开始上升时，较小PA段中的仍接通的一些PA段将吸收漏极电流并且因此耗散功率，由此降低DPA 1300的峰值效率。然而，通过在漏极+和漏极-端子上包括适当取值的耦合电容器CC，这个电流中的一些绕过耦合电容器CC，使得它不会作为热量耗散并且由此提高效率。应注意，当以这种方式调谐耦合电容器CC时，漏极电流和漏极电压波形的形状稍微地并以使它们看起来更像E/F2类操作中呈现的那些的方式改变。
图16是示出根据上文参考图13描述和示出的DPA方法构建的实际DPA 1600突出元件的图。整个DPA 1600使用40nm深亚微米CMOS过程制造在单个IC芯片中。RF-DAC 1604差分地实施，类似于图14中描绘的RF-DAC 1304如何差分地实施，并且RF-DAC 1604的每个半部包括M＝2n＝23＝8行的PA段。PA段被非线性地加权。具体地，如图16所示，RF-DAC 1604的每个半部中的八个非线性加权的PA段Seg.1、Seg.2、……、Seg.8具有非线性权重：S1、S2、S3、S4、S5、S6、S7和S8。此外，每个PA段Seg.1、Seg.2、……、Seg.8包括16个温度计编码的单位单元和3个更小(小到1/4)的温度计编码的单位单元。选择和取消选择PA段由响应于输入ACW的n＝3个MSB的3位B2T行编码器1606控制。启用和停用PA段内的单位单元由响应于输入ACW中的六个LSB中的上四个的前m1＝4位B2T列编码器1608和响应于最后两个LSB的第二m2＝2位B2T列编码器1610执行。因此，RF-DAC 1604能够在其输出处解析2n×2m＝2n×2m1×2m2＝23×26＝29＝512个级(0至511)。通过在4位B2T列编码器1608与2位B2T列编码器1610之间分配编码责任，编码逻辑的复杂性显著降低并且每PA段的单位单元数量可以从每行64个(只有在使用单个6位列编码器的情况下才需要)下降至每行19个(16个正常大小的单位单元加3个更小(小到1/4)的单位单元)，而不会降低分辨率。
DPA 1600还包括：多相RF时钟发生器1602，其含有五个移相器Δφ1、Δφ2、Δφ3、Δφ4和Δφ5；以及单端到差分转换器，其在输出处产生五个经差分相位调制的RF时钟+CLK1/-CLK1、+CLK2/-CLK2、+CLK3/-CLK3、+CLK4/-CLK4和+CLK5/-CLK5。应注意，组成多相RF时钟发生器1602的移相器Δφ1、Δφ2、Δφ3、Δφ4和Δφ5可以以各种方式实施。在这里描述的示例性DPA 1600，它们使用由逆变器链形成的可编程延迟线来实施，如图18所示。(应注意，逆变器链中的每个逆变器不一定是简单的逆变器。在本发明的一个实施例中，延迟链中的每个逆变器被修改，如图19所示，以提供+5ps或-5ps的相对延迟，每个相对延迟比简单逆变器1902的绝对延迟小3至4倍)。五个差分时钟+CLK1/-CLK1、+CLK2/-CLK2、+CLK3/-CLK3、+CLK4/-CLK4和+CLK5/-CLK5含有原始经相位调制的RF输入RF IN(RF CLK)所含有的相同PM，并且经由串联连接的与非门和逆变器门选择性地门控到PA段的行，具体取决于由B2T行编码器1606产生的温度码。无源网状网络用来使来自多相RF时钟发生器1602的输出的所有RF时钟的延迟等于PA段Seg.1、Seg.2、……、Seg.8的输入。经差分相位调制的RF时钟+CLK1/-CLK1、+CLK2/-CLK2、……、CLK5/-CLK5被控制为使得它们具有不同的相位偏移，并且在本发明的这个特定的示例性实施例中，且如可以在图17中更清楚地观察到的，Seg.1和Seg.2由相同的差分RF时钟+CLK1/-CLK1驱动，Seg.3和Seg.4由相同的差分RF时钟+CLK2/-CLK2驱动，并且Seg.5和Seg.6由相同的差分RF时钟+CLK3/-CLK3驱动。用多相RF时钟驱动PA段会减少DPA 1600的输出处的ACW相关相位误差，并且使DPA 1600的ACW-AM曲线变平，类似于上文参考图7所述，由此消除对用于校正相位误差的DPD的需要。实际上，被启用的PA段的输出电流合计起来使得整体输出相位固有地被平均。因此，可编程移相器Δφ1、Δφ2、Δφ3、Δφ4和Δφ5提供ACW相关相位误差的可控制的且相当大的减少，尤其是在低ACW水平。
最后，DPA 1600包括LDO稳压器1612，其起到与图8中描绘的DPA 800中使用的LDO稳压器814相同的目的，即，微调输出幅度和/或补偿PVT/负载/频率变化。这个特定实施例中的LDO稳压器1612是6位可数字编程的LDO稳压器，其提供数字地调谐到RF-DAC的FET的过驱动电压的能力。图20进一步示出如何使用LDO稳压器1612来改变施加到DPA 1600的PA段(具体地PA Seg.8)中的一个特定FET 2004的输入缓冲器2002的电源电压，并且由此影响到FET 2004的过驱动电压VOD，并且图21是示出对于不同的LDO输入编码代码110110、111111和100000，本发明的过驱动电压控制方面如何有效地改变DPA 1600的ACW-AM曲线并且补偿PVT和负载阻抗变化。如上文解释，由于RDS,eff(接通)取决于Weff和VOD两者，因此通过改变这两个参数，可以优化线性。(应注意，尽管图20只示出了施加到PA Seg.8中的FET之一的输入缓冲器之一的过驱动电压VOD，但过驱动电压VOD实际上施加到阵列中的所有FET的所有输入缓冲器。在本发明的其他实施例中(例如，见图26和图27(下文讨论))，使用多个LDO来提供对RF-DAC中的各种PA段的独立过驱动电压控制。)
在上文描述的本发明的所有各种DPA中，非线性大小的RF-DAC用来使ACW-AM响应线性化，并且多相RF定时用来减少ACW-PM失真。在本发明的其他实施例中，本发明的这两个方面中的一个与DPD一起使用，或者任一或两个方面由DPD增强以校正任一(或两个)AM-AM和/或AM-PM失真。例如，图22描绘了根据本发明的实施例的DPA 2200，其采用多相RF时钟发生器2204来校正ACW-PM失真，但采用线性大小的RF-DAC 2202，并且图23描绘了根据本发明的实施例的DPA 2300，其通过非线性大小的RF-DAC 2302提供的固有ACW-AM线性化能力来增加ACW-AM DPD(顺便说一下，这可以采用上文描述的各种方式中的任一种来实施)。由于DPA 2200中的RF-DAC 2202是线性大小的并且因此本身不能够使DPA 2200的ACW-AM轮廓线性化，因此使用ACW-AM DPD来校正ACW相关AM失真。(在这个示例性实施例中，使用DSP2206和配有ACW-AM预失真系数的LUT 2208来执行ACW-AM DPD。在替代性实施例中，DSP 2206被配置成通过基于数学模型计算运行中的ACW-AM预失真系数来执行ACW-AM DPD。)图23中描绘的DPA 2300提供的优点在于，非线性大小的RF-DAC 2302提供的固有ACW-AM校正可以放宽增加ACW-AM DPD的要求。(应注意，尽管DPA 2300使用多相RF时钟发生器2304来解决ACW-PM失真，但是可以使用ACW-PM DPD，或者可以使用ACW-PM DPD来增加已经由多相RF时钟发生器2304提供的ACW-PM校正。)
图24描绘根据本发明的另一实施例的DPA 2400。在这个示例性DPA 2400中，LDO2402与ACW-AM DPD结合使用以使线性大小的RF-DAC 2202的ACW-AM特性线性化。类似于上文参考图8和图16描述的DPA 800和1600中的LDO 814和1612，DPA 2400中的LDO 2402用来提供对线性大小的RF-DAC 2202中的FET的过驱动电压控制，并且由此校正工艺、电压、温度、负载和/或频率变化。LDO 2402还有益地有助于线性化，而无需针对工艺、电压、温度、负载和/或频率的每个改变来重新编程LUT 2208。这个过驱动电压控制还可以用来帮助使采用非线性大小的RF-DAC的DPA的ACW-AM响应线性化并且也无需针对工艺、电压、温度、负载和/或频率的每个改变来更新LUT，诸如在图25中描绘的DPA 2500中。(应注意，DPA 2400和2500中的ACW-PM校正可以使用本发明的多相RF定时方面来促进(如图24和图25所示)、可以使用DPD来执行，或者可以使用本发明的多相RF定时方面和DPD的组合来执行。)图26是描绘根据本发明的另一实施例的DPA 2600的图。DPA 2600包括线性加权的RF-DAC 2602和一组LDO 2604。LDO 2604组中的每个LDO提供对相关联PA段中的FET的过驱动电压控制，并且LDO2604组共同地用来使DPA 2600的ACW-AM特性线性化。应提及，尽管图26示出每个PA段具有其自己的专用LDO，但这不是必要条件。例如，PA段中的若干个可以被配置成共享一个LDO，并且若干其他PA段可以被配置成共享另一LDO。还应提及，由LDO 2604组促进的ACW-AM线性化可以由ACW-AM DPD和/或由非线性加权的RF-DAC提供的固有ACW-AM线性化补充，诸如在图27描绘的DPA 2700中。类似于图26中描绘的DPA 2600，图27中描绘的DPA 2700包括一组LDO 2704。LDO 2704组中的每个LDO提供对相关联PA段中的FET(或对若干PA段中的FET)的过驱动电压控制，并且LDO 2704组共同地用来使DPA 2700的ACW-AM特性线性化。如有需要，由非线性大小的RF-DAC 2702提供的固有ACW-AM校正和由LDO 2704组促进的ACW-AM线性化可以进一步通过ACW-AM DPD来补充。(应注意，DPA 2600和2700中的ACW-PM校正可以通过使用本发明的多相RF定时方面来促进(如图26和图27所示)、通过使用ACW-PM DPD来促进，或者通过使用本发明的多相RF定时方面和ACW-PM DPD的组合来促进。)
上文描述的本发明的各种实施例中的RF-DAC被配置成在开关模式下操作，并且RF-DAC中的功率晶体管由多相RF时钟发生器提供的双水平多相RF时钟CLK1、CLK2、……、CLKN驱动。然而，就本发明的范围而言，这些不是必要的限制。也不排除使用动态电源(DPS)。图28示出了例如根据本发明的一个实施例的包络跟踪DPA(ET DPA)2800中如何使用非线性大小的RF-DAC 2802(以上文描述的各种方式中的任一种实施)。在本发明的这个实施例中，ET DPA 2800的RF输入进行幅度调制，即，幅度信息被包含在复合调制的RF输入信号RF IN中并且不像在上述的数字极性实施方式中那样与PM分开，并且使用多相RF驱动信号发生器2804来产生和控制多个RF驱动信号φ1、φ2、……、φN的相对相位偏移，以便减少ET PA 2800的RF输出RF OUT中的ACW-PM失真。(应注意，本发明的先前描述的实施例中使用的多相RF时钟发生器也适当地表示为“多相RF驱动信号发生器”。在本发明的那些实施例的背景下使用了词语“时钟”，即，不是更一般的术语“驱动信号”，以便强调本发明的那些实施例中的功率晶体管以开关模式操作，而不是作为受控制的电流源操作，这是此处ET PA2800中的RF-DAC 2802的功率晶体管的操作方式。)ET PA 2800还包括DPS 2806，其生成用于非线性大小的RF-DAC 2802中的功率晶体管的DPS电压VDD(t)。通过跟踪复合调制的RF输入信号RF IN中的包络(即，AM)，RF-DAC 2802能够针对所有幅度级在峰值包络功率下或附近操作，并因此能够实现高效率。使用输入ACW以根据经复合调制的RF输入信号RF IN的附图来启用/停用RF-DAC的PA段，并且由RF-DAC 2802中的PA段的非线性确定大小提供的固有ACW-AM校正导致线性化的ACW-AM输出轮廓。应提及，在提供这种ACW-AM校正时，可以使输入ACW跟踪输入RF信号RF IN的信号包络(即，长期平均)或者可以使其跟踪输入RF信号RF IN的瞬时幅度。还应提及，尽管经复合调制的输入RF信号RF IN在图28中示为以模拟域表示，但本领域一般技术人员将了解并理解，它可以替代地在数字域中表示。顺便说一下，对于下文在图29和图30中描述的本发明的示例性实施例，情况也是如此。
由非线性大小的RF-DAC 2802提供的固有ACW-AM校正和通过使用多相RF驱动信号发生器2804实现的ACW-PM校正有益地与ET DPA 2800的效率增强能力结合以提供高度线性和高度有效的PA解决方案。本发明的这些方面中的任一或两个方面可以合并在其他类型的效率增强PA中以校正或基本上减少AM-AM和AM-PM失真。图29示出例如如何使用非线性大小的RF-DAC 2902来实施Doherty PA 2900中的载波PA，以及载波PA 2902如何由多相RF驱动信号发生器2904驱动以最小化载波PA输出处的相位误差。(应注意，尽管图29中未示出，但峰值PA 2906也可以(或替代地)使用非线性大小的RF-DAC来实施和/或包括多相RF信号发生器。)而且，图30示出移相PA 3000中的两个支路如何被配置成包括非线性大小的RF-DAC3002和3004以及多相RF驱动信号发生器3006和3008，以补偿或基本上防止AM-AM和AM-PM失真。如放大器领域的一般技术人员应理解，Doherty PA和移相PA两者都利用被称为“负载牵引”的技术来增加它们在回退的输出功率水平上的效率。关于常规Doherty PA和常规移相PA的操作的更多细节(包括那些类型的PA如何使用负载牵引来增加它们的效率)可以参见2002年Artech House出版社的克里普斯·S·C(Cripps,S.C.)的“RF功率放大器设计的高级技术(Advanced Techniques in RF Power Amplifier Design)”，第1版，第33至72页，第2章，其以引用方式并入本文中。通过利用由本发明的非线性大小的RF-DAC提供的固有AM-AM校正和由多相RF驱动器促进的AM-PM失真减少，可以基本上避免这些其他类型的能量增强PA中的AM-AM和AM-PM失真并且不必仅仅依赖于DPD。
最后，应提及，由非线性大小的RF-DAC提供的固有AM-AM校正和由多相RF驱动信号发生器促进的ACW-PM校正可以用于DPA的负载随时间推移而改变的应用，诸如MIMO应用和天线阻抗随时间推移而改变的移动手机应用。如上文解释，本发明的RF-DAC的有效接通电阻RDS,eff(接通)是可变的并且取决于输入ACW。另外，DPA的RF输出的输出相位受由多相RF驱动信号发生器产生的多相RF驱动信号的相位偏移影响。因此，在因负载阻抗的变化而发生AM-AM失真的应用中，可以通过使用LDO来调谐由FET的输入缓冲器产生的过驱动电压(或通过使用多个LDO来控制不同PA段中的不同过驱动电压，类似于上文参考图26和图27所述)来补偿AM-AM失真。也可以通过适当地调整多相RF驱动信号之中的相对相位偏移来补偿由于负载阻抗的变化引起的AM-PM失真。
尽管已经呈现了本发明的各种实施例，但它们是通过示例而非限制的方式呈现的。相关领域技术人员将清楚的是，在不脱离本发明的真实精神和范围的情况下，可以对示例性实施例进行形式和细节上的各种改变。因此，本发明的范围不应由本发明的示例性实施例的细节限制，而是相反，应由所附权利要求确定，包括授予此类权利要求的等效物的完整范围。

Claims (34)

1.一种数字控制的功率放大器（DPA），包括：
射频数模转换器（RF-DAC），包括非线性加权的多个PA段，每个PA段包括一个或多个功率放大器；
控制逻辑器，配置成取决于输入幅度码字（ACW）的时变值而选择性地并数字地启用和停用所述多个PA段中的功率晶体管；以及
RF驱动信号发生器，配置成生成一个或多个RF驱动信号，所述RF驱动信号驱动所述PA段中的已经被所述控制逻辑器选择性地并数字地启用的功率晶体管，
其中，对所述PA段的非线性加权以及所述控制逻辑器对功率晶体管的启用和停用以使得由所述DPA产生的RF输出的幅度是输入ACW的大致线性函数的方式来控制。
2.根据权利要求1所述的DPA，其中，每个PA段中的所述功率晶体管具有相同大小，但所述功率晶体管按逐个PA段具有不是线性相关的不同大小。
3.根据权利要求1所述的DPA，其中，每个PA段包括不同大小的功率晶体管，并且所述功率晶体管按逐个PA段具有不是线性相关的不同大小。
4. 根据权利要求1所述的DPA，其中：
所述非线性加权的多个PA段包括非线性大小的多个场效应晶体管（FET），并且在任何给定时间的所述RF-DAC的有效栅极宽度由已经被所述控制逻辑器选择性地并数字地启用的FET的栅极宽度的总和决定，以及
所述控制逻辑器被配置成以使得所述有效栅极宽度是所述输入ACW的非线性函数并且由所述DPA产生的所述RF输出的幅度是所述输入ACW的大致线性函数的方式选择性地并数字地启用和停用所述多个PA段中的所述功率晶体管。
5. 根据权利要求4所述的DPA，还包括：
与所述非线性大小的多个FET相关联的多个输入缓冲器；以及
电压调节器，其控制到所述输入缓冲器的DC电源电压和由所述输入缓冲器产生的过驱动电压，以减少由工艺、电压、温度、频率和/或负载变化引起的所述RF输出的误差。
6.根据权利要求1所述的DPA，其中，所述RF驱动信号发生器包括生成多个RF驱动信号的多相RF驱动信号发生器，并且已经被所述控制逻辑器选择性地并数字地启用的功率放大器被配置成由所述多个RF驱动信号以减少所述RF输出的相位误差的方式驱动。
7.根据权利要求6所述的DPA，其中，所述多相RF驱动信号发生器包括被配置成生成多个多相RF时钟的多相RF时钟发生器，并且所述RF-DAC被配置成以开关模式操作。
8.根据权利要求1所述的DPA，其中，所述RF-DAC被配置成作为受控的电流源操作。
9.根据权利要求1所述的DPA，其中，所述RF-DAC被配置成在包络跟踪PA中起作用。
10.根据权利要求1所述的DPA，其中，所述RF-DAC被配置成充当Doherty放大器中的载波PA或峰值PA。
11.根据权利要求1所述的DPA，其中，所述RF-DAC和基本上类似的第二RF-DAC被配置成在移相PA的第一支路和第二支路中起作用。
12.根据权利要求1所述的DPA，还包括：配置成利用幅度码字相关幅度（ACW-AM）数字预失真（DPD）来增强由所述RF-DAC固有地提供的ACW-AM校正的数字信号处理器。
13.根据权利要求1所述的DPA，还包括：配置成使所述一个或多个RF驱动信号的一个或多个相位数字预失真的数字信号处理器。
14.根据权利要求6所述的DPA，还包括：配置成使所述多个RF驱动信号数字预失真并且由此增强由所述多相RF驱动信号发生器促进的幅度码字相关相位（ACW-PM）失真减少的数字信号处理器。
15.根据权利要求1所述的DPA，其中，所述RF-DAC被控制以补偿由所述DPA的负载阻抗的变化引起的失真。
16.根据权利要求6所述的DPA，其中，所述RF-DAC是差分RF-DAC并且包括耦合在其差分输出上的耦合电容器，所述耦合电容器具有帮助减少由所述多个RF驱动信号的倾斜或者所述多相RF驱动信号发生器的输出与所述RF-DAC的输入之间的电路径中的其他非理想情况引起的漏极效率降低的电容。
17.一种数字极性放大器（DPA），包括：
射频数模转换器（RF-DAC），包括多个功率晶体管；
控制逻辑器，配置成取决于具有随时间变化的值的输入幅度码字（ACW）而选择性地启用和停用所述RF-DAC中的功率晶体管；以及
多相RF驱动信号发生器，配置成生成多个多相RF驱动信号，所述多相RF驱动信号驱动所述RF-DAC中的已经被所述控制逻辑器启用的功率晶体管，
其中，所述多个多相RF驱动信号之间的相位偏移由所述多相RF驱动信号发生器控制，以最小化所述DPA的RF输出中的ACW相关相位误差。
18.根据权利要求17所述的DPA，其中，所述RF-DAC中的所述功率晶体管相对于彼此具有非线性大小。
19.根据权利要求18所述的DPA，其中，多个非线性大小的所述功率晶体管包括非线性大小的多个场效应晶体管（FET），所述RF-DAC的有效栅极宽度由所述RF-DAC中的在任何给定时间启用的FET的栅极宽度的总和决定，所述有效栅极宽度是输入ACW的非线性函数，并且所述RF输出的幅度是所述输入ACW的大致线性函数。
20.根据权利要求17所述的DPA，还包括：配置成使所述多个多相RF驱动信号数字预失真并且由此增强由所述多相RF驱动信号发生器促进的幅度码字相关相位（ACW-PM）校正的数字信号处理器。
21.根据权利要求17所述的DPA，还包括：配置成使输入ACW数字预失真的数字信号处理器。
22.根据权利要求17所述的DPA，还包括：
一个或多个电压调节器，配置成提供对所述RF-DAC中的所述功率晶体管的过驱动电压控制并且由此促进所述RF-DAC的幅度码字相关幅度（ACW-AM）特性的线性化。
23.根据权利要求17所述的DPA，其中，所述RF-DAC被控制以补偿由所述DPA的负载阻抗的变化引起的失真。
24. 一种射频数模转换器（RF-DAC），包括：
多个非线性大小的功率晶体管；以及
控制逻辑器，配置成取决于输入幅度码字（ACW）而选择性地启用和停用所述多个非线性大小的功率晶体管中的功率晶体管，
其中，所述非线性大小的功率晶体管的非线性大小以及所述控制逻辑器选择性地启用和停用所述多个非线性大小的功率晶体管中的功率晶体管的方式使得所述RF-DAC的RF输出的幅度是输入ACW的大致线性函数。
25.根据权利要求24所述的RF-DAC，其中，所述多个非线性大小的功率晶体管包括非线性大小的多个场效应晶体管（FET），并且所述RF-DAC的有效栅极宽度由所述RF-DAC中的在任何给定时间启用的FET的栅极宽度的总和决定，所述RF-DAC的所述有效栅极宽度是所述输入ACW的非线性函数，并且所述RF输出的幅度是所述输入ACW的大致线性函数。
26.根据权利要求24所述的RF-DAC，其中，所述多个非线性大小的功率晶体管以非线性加权的功率放大器（PA）段的阵列布置，其中每个PA段中的功率晶体管具有相同大小，但功率晶体管按逐个PA段具有不是线性相关的大小。
27.根据权利要求24所述的RF-DAC，其中，所述多个非线性大小的功率晶体管以非线性加权的功率放大器（PA）段的阵列布置，其中每个PA段中的所述功率晶体管具有不同大小，并且功率晶体管按逐个PA段具有不是线性相关的大小。
28. 根据权利要求25所述的RF-DAC，还包括：
与多个FET相关联的多个输入缓冲器；以及
电压调节器，配置成将DC电源电压供应到所述多个输入缓冲器，
其中，所述DC电源电压决定由所述输入缓冲器产生的过驱动电压，并且所述电压调节器被配置成以减少由工艺、电压、温度、频率和/或负载变化引起的所述RF输出的误差的方式来控制所述DC电源电压。
29.一种使RF数模转换器（RF-DAC）线性化的方法，包括：
将幅度码字（ACW）应用于所述RF-DAC的输入；
由一个或多个RF驱动信号驱动所述RF-DAC；以及
相对于输入ACW的变化非线性地控制所述RF-DAC的有效栅极宽度Weff，以补偿所述RF-DAC的固有非线性并由此产生RF输出，所述RF输出的幅度是输入ACW的大致线性函数。
30.根据权利要求29所述的方法，其中，由一个或多个RF驱动信号驱动所述RF-DAC包括：由不同相位的多个RF驱动信号驱动所述RF-DAC以最小化所述RF输出中的ACW相关相位误差。
31.根据权利要求29所述的方法，还包括：控制应用于所述RF-DAC中的功率晶体管的一个或多个过驱动电压，以进一步促进所述RF-DAC的线性化。
32.根据权利要求29所述的方法，还包括：控制应用于所述RF-DAC中的功率晶体管的一个或多个过驱动电压，以补偿工艺、电压、温度、负载和/或频率变化。
33.根据权利要求29所述的方法，其中，所述RF-DAC被控制成以开关模式操作。
34.根据权利要求29所述的方法，其中，所述RF-DAC被控制成作为受控的电流源操作。
CN201880018108.XA 2017-01-13 2018-01-12 采用非线性大小的rf-dac、多相驱动器和过驱动电压控制的固有线性的数字功率放大器 Active CN110679081B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2018166A NL2018166B1 (en) 2017-01-13 2017-01-13 Intrinsically linear, digital power amplifier employing nonlinearly-sized rf-dac, multiphase driver, and overdrive voltage control
NL2018166 2017-01-13
PCT/NL2018/050022 WO2018132006A1 (en) 2017-01-13 2018-01-12 Intrinsically linear, digital power amplifier employing nonlinearly-sized rf-dac, multiphase driver, and overdrive voltage control

Publications (2)

Publication Number Publication Date
CN110679081A CN110679081A (zh) 2020-01-10
CN110679081B true CN110679081B (zh) 2023-10-24

Family

ID=57906959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880018108.XA Active CN110679081B (zh) 2017-01-13 2018-01-12 采用非线性大小的rf-dac、多相驱动器和过驱动电压控制的固有线性的数字功率放大器

Country Status (5)

Country Link
US (2) US10659091B2 (zh)
EP (1) EP3568912B1 (zh)
CN (1) CN110679081B (zh)
NL (1) NL2018166B1 (zh)
WO (1) WO2018132006A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10938358B2 (en) 2018-10-31 2021-03-02 Kabushiki Kaisha Toshiba Digital power amplifier
US10797773B2 (en) 2019-02-13 2020-10-06 University Of Utah Research Foundation Apparatuses and methods for transmission beamforming
US10938347B2 (en) * 2019-06-24 2021-03-02 Silicon Valley Bank Outphasing power combiner
EP4035271A4 (en) * 2019-09-27 2023-07-05 Intel Corporation METHODS AND DEVICES FOR REDUCING POWER CONSUMPTION AND INCREASING OPERATING FREQUENCY IN DIGITAL-ANALOG CONVERTERS
US11032112B2 (en) * 2019-10-18 2021-06-08 Motorola Solutions, Inc. Multi-carrier crest factor reduction
US11356069B2 (en) 2019-10-21 2022-06-07 Kabushiki Kaisha Toshiba Digital power amplifier
NL2024903B1 (en) * 2020-02-14 2021-09-15 Univ Delft Tech Digital transmitter with high power output
CN113630094A (zh) * 2020-05-09 2021-11-09 华为技术有限公司 基于多相位的多合体功率放大器方法及装置
EP4158779A4 (en) * 2020-06-02 2024-03-20 Intel Corp DYNAMIC FLOATING POWER RAIL FOR CDAC CIRCUITS
US11394354B2 (en) 2020-06-29 2022-07-19 Kabushiki Kaisha Toshiba Digital power amplifier and method of optimising a digital power amplifier
CN112003579B (zh) * 2020-08-26 2021-04-27 广西电网有限责任公司电力科学研究院 一种物联网信号传输降噪系统
US20220158596A1 (en) * 2020-11-13 2022-05-19 Dsp Group Ltd. Radio frequency digital to analog conversion
NL2027509B1 (en) * 2021-02-05 2022-09-06 Univ Delft Tech Digital Transmitter Featuring a 50%-LO Signed Phase Mapper
NL2027510B1 (en) * 2021-02-05 2022-09-06 Univ Delft Tech Method of applying an activation scheme to a digitally controlled segmented RF power transmitter
CN112597735B (zh) * 2021-03-03 2021-07-20 深圳市迅特通信技术股份有限公司 电吸收调制器的仿真方法、装置、系统及计算机存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1717949A1 (en) * 2005-04-21 2006-11-02 Siemens Aktiengesellschaft Method and apparatus for reducing nonlinear distortions in generating a high frequency signal
CN102238119A (zh) * 2010-04-29 2011-11-09 联发科技（新加坡）私人有限公司 无线通信单元和射频载波包络控制方法
CN104468437A (zh) * 2013-09-12 2015-03-25 富士通株式会社 数字预失真发射机及其控制方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2333950B1 (en) * 2009-11-30 2016-06-29 Technische Universiteit Delft Digital power amplifier with I/Q combination
US8766719B2 (en) * 2011-10-17 2014-07-01 Mediatek Inc. Digitally-controlled power amplifier with bandpass filtering/transient waveform control and related digitally-controlled power amplifier cell
US9270504B2 (en) * 2014-07-28 2016-02-23 Mitsubishi Electric Research Laboratories, Inc. System and method for linearizing power amplifiers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1717949A1 (en) * 2005-04-21 2006-11-02 Siemens Aktiengesellschaft Method and apparatus for reducing nonlinear distortions in generating a high frequency signal
CN102238119A (zh) * 2010-04-29 2011-11-09 联发科技（新加坡）私人有限公司 无线通信单元和射频载波包络控制方法
CN104468437A (zh) * 2013-09-12 2015-03-25 富士通株式会社 数字预失真发射机及其控制方法

Also Published As

Publication number Publication date
NL2018166B1 (en) 2018-07-25
EP3568912A1 (en) 2019-11-20
WO2018132006A1 (en) 2018-07-19
US20190386690A1 (en) 2019-12-19
CN110679081A (zh) 2020-01-10
EP3568912B1 (en) 2022-03-09
US10659091B2 (en) 2020-05-19
US10819379B2 (en) 2020-10-27
US20200244293A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
CN110679081B (zh) 采用非线性大小的rf-dac、多相驱动器和过驱动电压控制的固有线性的数字功率放大器
EP2550743B1 (en) Digital-to-analog converter (dac)
CN105471392B (zh) 用于数字多电平包络跟踪的系统、方法和设备
US9641141B1 (en) Harmonics suppression circuit for a switch-mode power amplifier
US9088319B2 (en) RF transmitter architecture, integrated circuit device, wireless communication unit and method therefor
US9800452B2 (en) Digital quadrature modulator and switched-capacitor array circuit
US20050287967A1 (en) Low noise high isolation transmit buffer gain control mechanism
Zhang et al. A subharmonic switching digital power amplifier for power back-off efficiency enhancement
Bai et al. Split-array, C-2C switched-capacitor power amplifiers
US20140125410A1 (en) Digital polar and zvs contour based hybrid power amplifier
US9258081B2 (en) High dynamic range AMAM predistortion
WO2013035523A1 (ja) Ｒｆ信号生成回路、及び送信機
US6937848B2 (en) Method and device for digital-to-RF conversion
US10666306B1 (en) Phase linearity enhancement techniques for digital wireless transmitters and digital power amplifiers
US8384577B1 (en) Voltage-mode, series-connected, segmented, optically-isolated, power digital-to-analog converter
EP2999116A1 (en) Direct digital radio frequency modulator
Yoo et al. A class-G dual-supply switched-capacitor power amplifier in 65nm CMOS
KR101097549B1 (ko) 디지털 전력 증폭 장치 및 이를 이용한 폴라 송신기
KR102534476B1 (ko) 스위치드 드라이버를 위한 적응형 게이트 바이어스 방법 및 장치
CN107809250B (zh) 数模转换器电路
EP2785000B1 (en) Method and Apparatus for Gernerating Quadrature Modulated Signals
CN110192345B (zh) 具有两种编码方案的数模转换器电路
US11750209B2 (en) Digital-to-analog converter, transmitter and mobile device
Arbabi et al. A Constant Envelope Phase Modulator for 2.4 GHz WLAN Radio Polar Transmitters in 0.18 um CMOS
US9210005B2 (en) Apparatus and method for generating differential signal, and transmission apparatus and method having the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant