JP5066176B2 - Ｄ／ａコンバータ、差動スイッチ、半導体集積回路、映像機器、及び通信機器 - Google Patents
Ｄ／ａコンバータ、差動スイッチ、半導体集積回路、映像機器、及び通信機器 Download PDFInfo
- Publication number
- JP5066176B2 JP5066176B2 JP2009503768A JP2009503768A JP5066176B2 JP 5066176 B2 JP5066176 B2 JP 5066176B2 JP 2009503768 A JP2009503768 A JP 2009503768A JP 2009503768 A JP2009503768 A JP 2009503768A JP 5066176 B2 JP5066176 B2 JP 5066176B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current source
- bias voltage
- converter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、ディジタル信号をアナログ信号に変換するＤ／Ａコンバータ（ＤＡＣ）、差動スイッチ、半導体集積回路、映像機器、及び通信機器に関するものであり、特には、Ｄ／Ａコンバータにおいて、リニアリティ特性及び歪み特性を改善する技術に関するものである。
近年、各種の映像機器、通信機器が市場に投入されるに伴い、同機器に使用される半導体集積回路装置が盛んに開発されている。このような半導体集積回路装置では、大規模化が著しく、高性能化、高速化、多機能化、小型化、低消費電力化などの要求が強い。
そのような中で、各種電子機器では、半導体集積回路内部より外部に信号をやりとりする際に、ディジタル信号をアナログ信号に変換するために、制御系、表示系、映像系、音声系、通信系などの用途に応じて様々なタイプのＤ／Ａコンバータが幅広く用いられている。例えば、映像用途や通信用途等のＬＳＩにおいては、数十ＭＨｚ〜数百ＭＨｚ、あるいは数ＧＨｚという高速動作が可能である電流駆動型のＤ／Ａコンバータ（Current Steering D/A Converter）が必要不可欠である。また、高機能な映像機器、通信機器を実現するためには、より高分解能、高精度なＤ／Ａコンバータが必要となり、Ｄ／Ａコンバータの高性能化への強い要望がある。
従来のＤ／Ａコンバータの例としては、次のようなものがある。
図１１は、従来の電流駆動型Ｄ／Ａコンバータの回路構成図である。図１１に示されたＤ／Ａコンバータ４００は、８ｂｉｔのＤ／Ａコンバータであり、複数の電流源（ＩＳ１，ＩＳ２、及びＩＳ３−１〜ＩＳ３−６３）、複数の差動スイッチ（ＳＷ１，ＳＷ２、及びＳＷ３−１〜ＳＷ３−６３）、バイアス回路４０１、デコーダー回路４０２から構成されている。
それぞれの差動スイッチ（ＳＷ１〜ＳＷ２，ＳＷ３−１〜ＳＷ３−６３）は、トランジスタのサイズは異なるが、何れも同じ構成の差動スイッチであり、図１１に示すように、２つのＰチャンネルトランジスタ（Ｐチャンネルトランジスタ４０６，４０７）を備えている。
また、それぞれの電流源は、トランジスタのサイズは異なるが、何れも同じ構成の電流源である。
電流源ＩＳ１は１ＬＳＢの電流源、電流源ＩＳ２は２ＬＳＢの電流源、電流源ＩＳ３−１〜ＩＳ３−６３のそれぞれは４ＬＳＢの電流源であり、それらの組み合わせで、８ｂｉｔすなわち２５６階調を表現する。また、それらの電流は、バイアス回路４０１で発生した第１のバイアス電圧ＶＢ１，第２のバイアス電圧ＶＢ２により決定される。そして、入力ディジタルコードＩＮ０〜ＩＮ７がデコーダー回路４０２でデコードされた信号であるデコード信号Ｄ１、Ｄ２、Ｄ３−１〜Ｄ３−６３と、それぞれの反転信号である反転デコード信号Ｄ１Ｂ、Ｄ２Ｂ、Ｄ３−１Ｂ〜Ｄ３−６３Ｂによりそれぞれの差動スイッチ（ＳＷ１，ＳＷ２、及びＳＷ３−１〜ＳＷ３−６３）が制御される。それにより、差動スイッチＳＷ１，ＳＷ２、及びＳＷ３−１〜ＳＷ３−６３により、各電流源からの電流をアナログ正転出力端子ＯＵＴ側に流すか、アナログ反転出力端子ＮＯＵＴ側へ流すかが切り替えられる。
その後、それぞれの電流源からの電流は、アナログ正転出力端子ＯＵＴ端子あるいはアナログ反転出力端子ＮＯＵＴ端子で加算され、入力ディジタルコードに応じたアナログ出力電流が出力される。アナログ出力電流は、電流−電圧変換用の抵抗器４０３−１又は抵抗器４０３−２で電圧に変換され、その結果、入力ディジタルコードに応じたアナログ出力電圧が得られる。
電流源ＩＳ１、ＩＳ２、ＩＳ３−１〜ＩＳ３−６３は、カスコード接続された２つのＰチャンネルトランジスタ（Ｐチャンネルトランジスタ４０４，４０５）からなる。ゲート端子にＶＢ１が印加されたトランジスタは電流値を決定するためのトランジスタ（以下、電流源トランジスタ）であり、ゲート端子にＶＢ２が印加されたトランジスタは電流源の出力インピーダンス向上（定電流特性向上）を図るために、電流源トランジスタにカスコード接続されたトランジスタ（以下、カスコードトランジスタ）である。
一般に、電流源トランジスタにカスコードトランジスタを接続することにより、出力インピーダンスは、電流源トランジスタの出力インピーダンスの、ほぼｇｍ／ｇｄｓ倍（カスコードトランジスタのｇｍ、ｇｄｓ）となる。
通常、電流源トランジスタ、カスコードトランジスタとも、そのバックゲート端子は、ゼロバイアス、すなわち、電源ＶＤＤに接続されている。
また、バイアス回路４０１は、図１１に示すように接続された第１のバイアストランジスタ４０１ａ、第２のバイアストランジスタ４０１ｂ、及び電流源を備えており、第１のバイアス電圧ＶＢ１と第２のバイアス電圧ＶＢ２とを出力する。その際、電流源ＩＳ１，ＩＳ２、及びＩＳ３−１〜ＩＳ３−６３を構成する電流源トランジスタ、及びカスコードトランジスタのそれぞれと、カレントミラー対を成すバイアス回路４０１内の第１のバイアストランジスタ４０１ａと第２のバイアストランジスタ４０１ｂのバックゲート端子も共に、電源ＶＤＤに接続されている。
ところで、一般に、Ｄ／Ａコンバータの代表特性として、リニアリティ特性及び歪み特性がある。
Ｄ／Ａコンバータ４００において、リニアリティの高精度化、低歪み化を実現するためには、一般に、電流源の相対精度向上および電流源の出力インピーダンスの向上が必要である。
まず、Ｄ／Ａコンバータ４００の高精度化のためには、それぞれ電流源の出力電流の相対精度の向上を図る必要がある。一般に、トランジスタの閾値（Ｖｔ）および電流の相対精度（ミスマッチ）は、１／√［Ｌ×Ｗ］（ただし、Ｌ：ゲート長、Ｗ：ゲート幅）に比例するので、出力電流の相対精度の向上するためには、電流源トランジスタの面積を大きくしてばらつきを小さく設計するという手法がとられていた。
また、電流源ＩＳ１，ＩＳ２、及びＩＳ３−１〜ＩＳ３−６３の出力インピーダンスを上げるためには、カスコードトランジスタのｇｍ／ｇｄｓを上げることで、電流源全体の出力インピーダンスを向上する手段がとられていた。具体的には、カスコードトランジスタのｇｍ（トランスコンダクタンス）を大きく、ｇｄｓ（ドレインコンダクタンス）を小さくするために、カスコードトランジスタのＬを大きくしつつ、Ｗ／Ｌ比を大きくして、カスコードトランジスタのサイズを大きくするという手法である。
また、差動スイッチを構成するペアトランジスタのミスマッチは、歪み特性を劣化させる要因にもなり得る。そのため、ペアトランジスタのサイズを大きして改善する手段がとられていた。
ところで、トランジスタの閾値及び電流のばらつきを低減する手法として、トランジスタのバックゲート端子にフォワード・ボディ・バイアスを印加することが開示されている（例えば非特許文献１を参照）。その際、フォワード・ボディ・バイアス電圧を発生する手段として、トランジスタのソース端子とバックゲート端子間の寄生ダイオードに電流を流す方法が開示されている（例えば非特許文献１や特許文献１を参照）。
また、差動増幅器の差動ペアトランジスタのバックゲート端子に、フォワード・ボディ・バイアスを印加することで、差動ペアトランジスタのｇｍを向上し、ｇｄｓを低減（特に、ショートチャネル効果の改善）して、その結果として、差動増幅器のゲイン（ｇｍ／ｇｄｓ）を高めるという手段が開示されている（例えば特許文献２を参照）。
また、フォワード・ボディ・バイアスを印加する方法として、ＭＯＳトランジスタのウェルから引き出されるバイアス電流を決定し、決定されたバイアス電流をウェルから引き出すことによって外部回路からウェルにバイアスを印加する方法が開示されている（例えば特許文献３を参照）。
Y.Komatsu et al.,"Substrate-Noise and Random-Variability Reduction with Self-Adjusted Forward Body Bias" IEICE TRANSACTIONS on Electronics, 2007 vol.E90-C,No.4, p.692-698 米国特許第６，８６４，５３９号明細書
米国特許第６，２１８，８９２号明細書
特開２００５−３１１３５９号公報
Y.Komatsu et al.,"Substrate-Noise and Random-Variability Reduction with Self-Adjusted Forward Body Bias" IEICE TRANSACTIONS on Electronics, 2007 vol.E90-C,No.4, p.692-698
しかしながら、高精度化や定電流特性向上を図るために電流源トランジスタ、カスコードトランジスタあるいは差動スイッチトランジスタのサイズを大きくすると、電流源トランジスタで構成する電流源トランジスタマトリックスや、カスコードトランジスタマトリックスのサイズが急激に大きくなり、その結果、Ｄ／Ａコンバータの面積が大きくなり、コストアップに繋がるという課題があった。
また、トランジスタサイズを大きくすると、寄生容量が増加して歪み特性等の周波数特性が劣化、すなわちＤ／Ａコンバータの精度が悪くなるという課題もあった。
本発明は上記の問題に着目してなされたものであり、Ｄ／Ａコンバータの面積増加を抑えつつ、Ｄ／Ａコンバータを高精度にすることを目的としている。
上記の課題を解決するため、第１の発明は、
トランジスタを含んだ複数の電流源を有し、前記複数の電流源から出力される電流の経路を、与えられたディジタル信号に応じて選択することによって、前記ディジタル信号をアナログ信号に変換するＤ／Ａコンバータであって、
各電流源を構成するトランジスタのバックゲート端子は、フォワード・ボディ・バイアス電圧が印加されることを特徴とする。
トランジスタを含んだ複数の電流源を有し、前記複数の電流源から出力される電流の経路を、与えられたディジタル信号に応じて選択することによって、前記ディジタル信号をアナログ信号に変換するＤ／Ａコンバータであって、
各電流源を構成するトランジスタのバックゲート端子は、フォワード・ボディ・バイアス電圧が印加されることを特徴とする。
これにより、電流源を構成するトランジスタの相対精度、すなわち各電流源の電流の相対精度が向上する。つまり、Ｄ／Ａコンバータとしてのリニアリティ精度を高めることが可能になる。したがって、トランジスタサイズを大きくして精度向上を図る必要がなく、Ｄ／Ａコンバータの面積増加を抑えつつ、Ｄ／Ａコンバータを高精度にすることが可能になる。あるいは、電流源の出力インピーダンスが向上することにより、Ｄ／Ａコンバータとしてのリニアリティ特性と歪み特性（特に、周波数依存性）の改善を実現することが可能になる。
また、第２の発明は、
第１の発明のＤ／Ａコンバータであって、
各電流源は、電流源トランジスタとカスコードトランジスタとを備えており、
前記電流源トランジスタのバックゲート端子及びカスコードトランジスタのバックゲート端子の少なくとも一方に、フォワード・ボディ・バイアス電圧が印加されることを特徴とする。
第１の発明のＤ／Ａコンバータであって、
各電流源は、電流源トランジスタとカスコードトランジスタとを備えており、
前記電流源トランジスタのバックゲート端子及びカスコードトランジスタのバックゲート端子の少なくとも一方に、フォワード・ボディ・バイアス電圧が印加されることを特徴とする。
これにより、電流源トランジスタにフォワード・ボディ・バイアス電圧が印加された場合には、各電流源の電流の相対精度が向上する。つまり、Ｄ／Ａコンバータとしてのリニアリティ精度を高めることが可能になる。また、カスコードトランジスタにフォワード・ボディ・バイアス電圧が印加された場合には、カスコードトランジスタのｇｍ／ｇｄｓが向上し、電流源の出力インピーダンスが向上する。すなわち、Ｄ／Ａコンバータとしてのリニアリティ特性と歪み特性（特に、周波数依存性）の改善を実現することが可能になる。
また、第３の発明は、
第２の発明のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧は、フォワード・ボディ・バイアス電圧が印加されるトランジスタにおけるソース端子とバックゲート端子間に存在する寄生ダイオードに直列に、フォワード・ボディ・バイアス電圧生成用電流源を接続することにより生成することを特徴とする。
第２の発明のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧は、フォワード・ボディ・バイアス電圧が印加されるトランジスタにおけるソース端子とバックゲート端子間に存在する寄生ダイオードに直列に、フォワード・ボディ・バイアス電圧生成用電流源を接続することにより生成することを特徴とする。
これにより、容易にフォワード・ボディ・バイアス電圧を生成することが可能になる。
また、第４の発明は、
第３の発明のＤ／Ａコンバータであって、
各電流源を構成するトランジスタは、各電流源の電流源トランジスタからなる電流源トランジスタマトリックスと、各電流源のカスコードトランジスタからなるカスコードトランジスタマトリックスに分けて配置されていることを特徴とする。
第３の発明のＤ／Ａコンバータであって、
各電流源を構成するトランジスタは、各電流源の電流源トランジスタからなる電流源トランジスタマトリックスと、各電流源のカスコードトランジスタからなるカスコードトランジスタマトリックスに分けて配置されていることを特徴とする。
これにより、より効率よくトランジスタが配置される。それゆえ、回路面積の増加を抑えつつ、Ｄ／Ａコンバータを高精度にすることが可能になる。
また、第５の発明は、
第４の発明のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧生成用電流源は、電流源トランジスタマトリックス又はカスコードトランジスタマトリックスの中央に設けた接続点に接続されていることを特徴とする。
第４の発明のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧生成用電流源は、電流源トランジスタマトリックス又はカスコードトランジスタマトリックスの中央に設けた接続点に接続されていることを特徴とする。
また、第６の発明は、
第４の発明のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧生成用電流源は、複数が設けられており、
前記複数のフォワード・ボディ・バイアス電圧生成用電流源のうちの１つは、電流源トランジスタマトリックス又はカスコードトランジスタマトリックスの中央に設けた接続点に接続されており、
他のフォワード・ボディ・バイアス電圧生成用電流源は、前記接続点を中心にして点対称となる位置に接続されていることを特徴とする。
第４の発明のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧生成用電流源は、複数が設けられており、
前記複数のフォワード・ボディ・バイアス電圧生成用電流源のうちの１つは、電流源トランジスタマトリックス又はカスコードトランジスタマトリックスの中央に設けた接続点に接続されており、
他のフォワード・ボディ・バイアス電圧生成用電流源は、前記接続点を中心にして点対称となる位置に接続されていることを特徴とする。
また、第７の発明は、
第４の発明のＤ／Ａコンバータであって、
前記電流源トランジスタマトリックス又はカスコードトランジスタマトリックスは、セグメント化されており、
前記フォワード・ボディ・バイアス電圧生成用電流源は、それぞれのセグメントに対応して設けられていることを特徴とする。
第４の発明のＤ／Ａコンバータであって、
前記電流源トランジスタマトリックス又はカスコードトランジスタマトリックスは、セグメント化されており、
前記フォワード・ボディ・バイアス電圧生成用電流源は、それぞれのセグメントに対応して設けられていることを特徴とする。
これらの発明ではそれぞれ、フォワード・ボディ・バイアス電圧を印加するトランジスタに対して均一にフォワード・ボディ・バイアス電圧を印加することが可能になる。
また、第８の発明は、
第２の発明のＤ／Ａコンバータであって、
さらに、第１のバイアス電圧と第２のバイアス電圧とを出力するバイアス回路を備え、
前記バイアス回路は、電流源トランジスタとカレントミラー対を成す第１のバイアストランジスタ、及びカスコードトランジスタとカレントミラー対を成す第２のバイアストランジスタとを有し、
各電流源の電流源トランジスタのバックゲート端子と第１のバイアストランジスタのバックゲート端子とは、共通のフォワード・ボディ・バイアス電圧が印加されていることを特徴とする。
第２の発明のＤ／Ａコンバータであって、
さらに、第１のバイアス電圧と第２のバイアス電圧とを出力するバイアス回路を備え、
前記バイアス回路は、電流源トランジスタとカレントミラー対を成す第１のバイアストランジスタ、及びカスコードトランジスタとカレントミラー対を成す第２のバイアストランジスタとを有し、
各電流源の電流源トランジスタのバックゲート端子と第１のバイアストランジスタのバックゲート端子とは、共通のフォワード・ボディ・バイアス電圧が印加されていることを特徴とする。
また、第９の発明は、
第２の発明のＤ／Ａコンバータであって、
さらに、第１のバイアス電圧と第２のバイアス電圧とを出力するバイアス回路を備え、
前記バイアス回路は、電流源トランジスタとカレントミラー対を成す第１のバイアストランジスタ、及びカスコードトランジスタとカレントミラー対を成す第２のバイアストランジスタとを有し、
各電流源のカスコードトランジスタのバックゲート端子と第２のバイアストランジスタのバックゲート端子とは、共通のフォワード・ボディ・バイアス電圧が印加されることを特徴とする。
第２の発明のＤ／Ａコンバータであって、
さらに、第１のバイアス電圧と第２のバイアス電圧とを出力するバイアス回路を備え、
前記バイアス回路は、電流源トランジスタとカレントミラー対を成す第１のバイアストランジスタ、及びカスコードトランジスタとカレントミラー対を成す第２のバイアストランジスタとを有し、
各電流源のカスコードトランジスタのバックゲート端子と第２のバイアストランジスタのバックゲート端子とは、共通のフォワード・ボディ・バイアス電圧が印加されることを特徴とする。
これらの発明ではそれぞれ、バイアス回路の電流を、各電流源に精度よくコピーできる。
また、第１０の発明は、
第８の発明のＤ／Ａコンバータであって、
前記第１のバイアストランジスタは、電流源トランジスタマトリックスが設けられている領域内に配置されていることを特徴とする。
第８の発明のＤ／Ａコンバータであって、
前記第１のバイアストランジスタは、電流源トランジスタマトリックスが設けられている領域内に配置されていることを特徴とする。
また、第１１の発明は、
第９の発明のＤ／Ａコンバータであって、
前記第２のバイアストランジスタは、カスコードトランジスタマトリックスが設けられている領域内に配置されていることを特徴とする。
第９の発明のＤ／Ａコンバータであって、
前記第２のバイアストランジスタは、カスコードトランジスタマトリックスが設けられている領域内に配置されていることを特徴とする。
これらの発明ではそれぞれ、バイアス回路内のトランジスタと電流源内のトランジスタの均一性が高まり、一層、カレントミラー精度を良くすることができる。
また、第１２の発明は、
第２の発明のＤ／Ａコンバータであって、
前記電流源トランジスタと前記カスコードトランジスタのバックゲート端子を共通にしたうえで、前記電流源トランジスタのソース端子とバックゲート端子間に存在する寄生ダイオードに直列に、フォワード・ボディ・バイアス電圧生成用電流源を接続することにより、前記フォワード・ボディ・バイアス電圧を生成することを特徴とする。
第２の発明のＤ／Ａコンバータであって、
前記電流源トランジスタと前記カスコードトランジスタのバックゲート端子を共通にしたうえで、前記電流源トランジスタのソース端子とバックゲート端子間に存在する寄生ダイオードに直列に、フォワード・ボディ・バイアス電圧生成用電流源を接続することにより、前記フォワード・ボディ・バイアス電圧を生成することを特徴とする。
これにより、効率よくトランジスタが配置できるので、回路面積の増加を抑えつつ、Ｄ／Ａコンバータを高精度にすることが可能になる。
また、第１３の発明は、
トランジスタを含んだ複数の電流源を有し、前記複数の電流源から出力される電流の経路を、与えられたディジタル信号に応じて選択することによって、前記ディジタル信号をアナログ信号に変換するＤ／Ａコンバータであって、
前記複数の電流源のそれぞれに接続された複数の差動スイッチをさらに備え、
各差動スイッチは、対応した電流源からの電流の流れる経路を与えられたディジタル信号に応じて切り替えるトランジスタを備えており、
各差動スイッチのトランジスタのバックゲート端子は、フォワード・ボディ・バイアス電圧が印加されることを特徴とする。
トランジスタを含んだ複数の電流源を有し、前記複数の電流源から出力される電流の経路を、与えられたディジタル信号に応じて選択することによって、前記ディジタル信号をアナログ信号に変換するＤ／Ａコンバータであって、
前記複数の電流源のそれぞれに接続された複数の差動スイッチをさらに備え、
各差動スイッチは、対応した電流源からの電流の流れる経路を与えられたディジタル信号に応じて切り替えるトランジスタを備えており、
各差動スイッチのトランジスタのバックゲート端子は、フォワード・ボディ・バイアス電圧が印加されることを特徴とする。
これにより、差動スイッチも含めて電流源の出力インピーダンスを高めると同時に、差動スイッチを構成するトランジスタの相対精度を向上して、歪み特性（特に、周波数依存性）を改善できる。
また、第１４の発明は、
第１３の発明のＤ／Ａコンバータであって、
各差動スイッチのトランジスタのバックゲート端子に印加されるフォワード・ボディ・バイアス電圧は、前記差動スイッチのトランジスタのソース端子とバックゲート端子間に存在する寄生ダイオードに直列に、フォワード・ボディ・バイアス電圧生成用電流源を接続することにより生成することを特徴とする。
第１３の発明のＤ／Ａコンバータであって、
各差動スイッチのトランジスタのバックゲート端子に印加されるフォワード・ボディ・バイアス電圧は、前記差動スイッチのトランジスタのソース端子とバックゲート端子間に存在する寄生ダイオードに直列に、フォワード・ボディ・バイアス電圧生成用電流源を接続することにより生成することを特徴とする。
これにより、容易にフォワード・ボディ・バイアス電圧を生成することが可能になる。
また、第１５の発明、第１６の発明、第１７の発明は、
それぞれ、第３の発明、第１２の発明、第１４の発明のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧生成用電流源は、電流値を、制御信号により設定できるように構成されていることを特徴とする。
それぞれ、第３の発明、第１２の発明、第１４の発明のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧生成用電流源は、電流値を、制御信号により設定できるように構成されていることを特徴とする。
これらの発明ではそれぞれ、フォワード・ボディ・バイアス電圧生成用電流源の出力が最適な電流値に設定される。
また、第１８の発明、第１９の発明は、
それぞれ第１の発明、第１３の発明のＤ／Ａコンバータであって、
さらに、所定の電圧を発生するバイアス電圧発生回路を備え、
前記フォワード・ボディ・バイアス電圧は、前記バイアス電圧発生回路によって生成された電圧が印加されることを特徴とする。
それぞれ第１の発明、第１３の発明のＤ／Ａコンバータであって、
さらに、所定の電圧を発生するバイアス電圧発生回路を備え、
前記フォワード・ボディ・バイアス電圧は、前記バイアス電圧発生回路によって生成された電圧が印加されることを特徴とする。
これらの発明ではそれぞれ、フォワード・ボディ・バイアス電圧を適用したＤ／Ａコンバータを容易に実現することが可能になる。
また、第２０の発明は、
第１３の発明のＤ／Ａコンバータであって、
各電流源は、電流源トランジスタとカスコードトランジスタとを備えており、
前記電流源トランジスタのバックゲート端子及びカスコードトランジスタのバックゲート端子の少なくとも一方に、フォワード・ボディ・バイアス電圧が印加されることを特徴とする。
第１３の発明のＤ／Ａコンバータであって、
各電流源は、電流源トランジスタとカスコードトランジスタとを備えており、
前記電流源トランジスタのバックゲート端子及びカスコードトランジスタのバックゲート端子の少なくとも一方に、フォワード・ボディ・バイアス電圧が印加されることを特徴とする。
これにより、各電流源を構成する電流源トランジスタの相対精度、すなわち各電流源の電流の相対精度が向上する。つまり、本発明のＤ／Ａコンバータでは、Ｄ／Ａコンバータとしてのリニアリティ精度を高めることが可能になる。また、電流源マトリックスを構成するカスコードトランジスタのｇｍ／ｇｄｓが向上し、電流源の出力インピーダンスが向上する。すなわち、Ｄ／Ａコンバータとしてのリニアリティ特性と歪み特性（特に、周波数依存性）の改善を実現することが可能になる。また、差動スイッチを構成するペアトランジスタの相対精度の相対精度が上がる。
また、第２１の発明、第２２の発明は、
それぞれ、第１の発明、第１３の発明のＤ／Ａコンバータを備えたことを特徴とする半導体集積回路である。
それぞれ、第１の発明、第１３の発明のＤ／Ａコンバータを備えたことを特徴とする半導体集積回路である。
これらの発明ではそれぞれ、リニアリティ精度が高い、あるいは、歪み特性に優れたＤ／Ａコンバータを備えた半導体集積回路を提供できる。
また、第２３の発明、第２４の発明は、
それぞれ、第２１の発明、第２２の発明の半導体集積回路を備えたことを特徴とする映像機器である。
それぞれ、第２１の発明、第２２の発明の半導体集積回路を備えたことを特徴とする映像機器である。
これらの発明ではそれぞれ、リニアリティ精度が高いＤ／Ａコンバータを備えた映像機器を提供できる。
また、第２５の発明、第２６の発明は、
それぞれ、第２１の発明、第２２の発明の半導体集積回路を備えたことを特徴とする通信機器である。
それぞれ、第２１の発明、第２２の発明の半導体集積回路を備えたことを特徴とする通信機器である。
これらの発明ではそれぞれ、歪み特性に優れたＤ／Ａコンバータを備えた通信機器を提供できる。
また、第２７の発明は、
第１４の発明のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧生成用電流源は、差動スイッチ毎に設けられ、
各差動スイッチのトランジスタのバックゲート端子は、対応したフォワード・ボディ・バイアス電圧生成用電流源が接続されていることを特徴とする。
第１４の発明のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧生成用電流源は、差動スイッチ毎に設けられ、
各差動スイッチのトランジスタのバックゲート端子は、対応したフォワード・ボディ・バイアス電圧生成用電流源が接続されていることを特徴とする。
これにより、差動スイッチを制御する制御信号が切り替わった際、及び出力電圧が変化した際の、各差動スイッチのコモンソースノードの電圧変動が、他の差動スイッチに対して悪影響を及ぼさない。
また、第２８の発明は、
ソース端子同士が接続された１対のトランジスタを含んだ差動スイッチであって、
前記ソース端子とバックゲート端子間に存在する寄生ダイオードに対して電流を流すことによってフォワード・ボディ・バイアス電圧を生成し、前記バックゲート端子に前記フォワード・ボディ・バイアス電圧を印加することを特徴とする。
ソース端子同士が接続された１対のトランジスタを含んだ差動スイッチであって、
前記ソース端子とバックゲート端子間に存在する寄生ダイオードに対して電流を流すことによってフォワード・ボディ・バイアス電圧を生成し、前記バックゲート端子に前記フォワード・ボディ・バイアス電圧を印加することを特徴とする。
これにより、差動スイッチのソース端子の電圧が変動した際には、その変動に応じて各差動スイッチのバックゲート端子の電圧が決まる。その結果、差動スイッチのコモンソースノードの寄生容量によるアナログ出力の歪み特性の劣化を低減することができる。
また、第２９の発明は、
第２８の発明の差動スイッチであって、
さらに、前記ソース端子と前記バックゲート端子間には、容量素子が接続されていることを特徴とする。
第２８の発明の差動スイッチであって、
さらに、前記ソース端子と前記バックゲート端子間には、容量素子が接続されていることを特徴とする。
これにより、接続した容量素子によって差動スイッチのコモンソースノードの電圧が変動した際には、その変動に対するバックゲート端子電圧の追随性が高まる。その結果、差動スイッチのコモンソースノードの寄生容量によるアナログ出力の歪み特性の劣化をさらに低減することができる。
また、第３０の発明は、Ｄ／Ａコンバータであって、
複数の電流源と、
前記電流源毎に設けられて該電流源から出力される電流の経路と接続された、第２８の発明の差動スイッチと、
を備え、
前記複数の電流源から出力される電流の経路を、与えられたディジタル信号に応じて、前記差動スイッチによって選択して、入力されたディジタル信号をアナログ信号に変換することを特徴とする。
複数の電流源と、
前記電流源毎に設けられて該電流源から出力される電流の経路と接続された、第２８の発明の差動スイッチと、
を備え、
前記複数の電流源から出力される電流の経路を、与えられたディジタル信号に応じて、前記差動スイッチによって選択して、入力されたディジタル信号をアナログ信号に変換することを特徴とする。
これにより、差動スイッチを構成するトランジスタまで含めた電流源の出力インピーダンスの向上を図ることができるとともに、差動スイッチを構成するトランジスタのコモンソースノードの電圧変動に応じて、バックゲート端子の電圧も変動するようになる。その結果、差動スイッチコモンノードの寄生容量の影響による歪み特性の劣化の改善を図ったＤ／Ａコンバータを提供することができる。
本発明によれば、Ｄ／Ａコンバータの面積増加を抑えつつ、Ｄ／Ａコンバータを高精度にすることが可能になる。
以下、本発明の実施形態について図面を参照しながら説明する。以下の各実施形態において説明するＤ／Ａコンバータは、例えば、テレビ、ＤＶＤレコーダー、Ｂｌｕ−ｒａｙディスクレコーダー、携帯電話等の映像信号出力部に用いられる半導体集積回路や、それらの映像信号出力部を有する映像機器や、無線ＬＡＮ、ケーブルモデム等の送信部に用いられる半導体集積回路や、それらの送信部を備えた通信機器に使用される。
なお、以下の各実施形態や変形例の説明において、一度説明した構成要素と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。
《発明の実施形態１》
図１は、本発明の実施形態１に係るＤ／Ａコンバータ１００の構成を示すブロック図である。Ｄ／Ａコンバータ１００は、外部から８ビットのディジタル信号（入力ディジタルコードＩＮ０〜ＩＮ７）が入力され、このディジタル信号をアナログ信号に変換したアナログ出力電流と、そのアナログ出力電流の反転信号とを、それぞれアナログ正転出力端子ＯＵＴ、アナログ反転出力端子ＮＯＵＴから出力する。アナログ正転出力端子ＯＵＴ、アナログ反転出力端子ＮＯＵＴにはそれぞれ抵抗器１８０−１、１８０−２が接続されており、アナログ正転出力端子ＯＵＴ、アナログ反転出力端子ＮＯＵＴから出力されたアナログ出力電流は、それぞれ、電流−電圧変換用の抵抗器１８０−１、抵抗器１８０−２によって電圧に変換され、その結果、入力ディジタルコードに応じたアナログ出力電圧が得られる。
図１は、本発明の実施形態１に係るＤ／Ａコンバータ１００の構成を示すブロック図である。Ｄ／Ａコンバータ１００は、外部から８ビットのディジタル信号（入力ディジタルコードＩＮ０〜ＩＮ７）が入力され、このディジタル信号をアナログ信号に変換したアナログ出力電流と、そのアナログ出力電流の反転信号とを、それぞれアナログ正転出力端子ＯＵＴ、アナログ反転出力端子ＮＯＵＴから出力する。アナログ正転出力端子ＯＵＴ、アナログ反転出力端子ＮＯＵＴにはそれぞれ抵抗器１８０−１、１８０−２が接続されており、アナログ正転出力端子ＯＵＴ、アナログ反転出力端子ＮＯＵＴから出力されたアナログ出力電流は、それぞれ、電流−電圧変換用の抵抗器１８０−１、抵抗器１８０−２によって電圧に変換され、その結果、入力ディジタルコードに応じたアナログ出力電圧が得られる。
（Ｄ／Ａコンバータ１００の構成）
Ｄ／Ａコンバータ１００は、図１に示すように、バイアス回路１１０、デコーダー回路１２０、フォワード・ボディ・バイアス電圧生成用電流源１３０、電流源群１４０、及び差動スイッチ群１７０を備えている。
Ｄ／Ａコンバータ１００は、図１に示すように、バイアス回路１１０、デコーダー回路１２０、フォワード・ボディ・バイアス電圧生成用電流源１３０、電流源群１４０、及び差動スイッチ群１７０を備えている。
バイアス回路１１０は、図１に示すように接続された第１のバイアストランジスタ１１１、第２のバイアストランジスタ１１２、及び電流源を備えており、第１のバイアス電圧ＶＢ１と第２のバイアス電圧ＶＢ２とを出力する。
デコーダー回路１２０は、入力ディジタルコードＩＮ０〜ＩＮ７が入力され、これをデコードした信号であるデコード信号（Ｄ１、Ｄ２、Ｄ３−１〜Ｄ３−６３）を出力する。
フォワード・ボディ・バイアス電圧生成用電流源１３０は、所定値の電流を流す電流源である。
電流源群１４０は、複数の電流源（ＩＳ１〜ＩＳ２，ＩＳ３−１〜ＩＳ３−６３）を含んでおり、それぞれの電流源は、トランジスタのサイズは異なるが、何れも同じ構成の電流源である。電流源ＩＳ１は１ＬＳＢの電流源、電流源ＩＳ２は、２ＬＳＢの電流源、電流源ＩＳ３−１〜ＩＳ３−６３はいずれも４ＬＳＢの電流源であり、それらの組み合わせで、８ｂｉｔすなわち２５６階調を表現する。それらの出力する電流は、第１のバイアス電圧ＶＢ１、第２のバイアス電圧ＶＢ２により決定される。
具体的には、各電流源は、カスコード接続された２つのＰチャンネルトランジスタ（電流源トランジスタ１４１とカスコードトランジスタ１４２）を備えている。ここで、電流源群１４０内の電流源トランジスタ１４１の全てを合わせて電流源トランジスタマトリックス１５０と呼び、カスコードトランジスタ１４２の全てを合わせてカスコードトランジスタマトリックス１６０と呼ぶことにする。
電流源トランジスタ１４１は、電流値を決定するためのトランジスタである。この電流源トランジスタ１４１のゲートは、第１のバイアス電圧ＶＢ１が印加され、ソースは電源ＶＤＤと接続されている。また、電流源トランジスタ１４１は、第１のバイアストランジスタ１１１とカレントミラー対を成している。そして、電流源トランジスタ１４１と第１のバイアストランジスタ１１１とは、バックゲート端子を共通にし、そのバックゲート端子はフォワード・ボディ・バイアス電圧生成用電流源１３０と接続されている。
一方、カスコードトランジスタ１４２は、電流源の出力インピーダンス向上（定電流特性向上）を図るためのトランジスタであり、電流源トランジスタ１４１とカスコード接続されている。一般に、電流源トランジスタ１４１にカスコードトランジスタ１４２を接続することにより、出力インピーダンスは、電流源トランジスタ１４１の出力インピーダンスの、ほぼｇｍ／ｇｄｓ倍（カスコードトランジスタのｇｍ、ｇｄｓ）となる。なお、ｇｍはトランスコンダクタンスであり、ｇｄｓは、ドレインコンダクタンスである。
カスコードトランジスタ１４２のゲートは、第２のバイアス電圧ＶＢ２が印加されている。また、カスコードトランジスタ１４２と第２のバイアストランジスタ１１２とは、カレントミラー対を成している。そして、カスコードトランジスタ１４２と第２のバイアストランジスタ１１２とは、バックゲート端子を共通にし、そのバックゲート端子は、電源と接続されている。
差動スイッチ群１７０は、複数の差動スイッチ（ＳＷ１〜ＳＷ２，ＳＷ３−１〜ＳＷ３−６３）を含んでいる。差動スイッチＳＷ１〜ＳＷ２，ＳＷ３−１〜ＳＷ３−６３は、それぞれ、電流源ＩＳ１〜ＩＳ２，ＩＳ３−１〜ＩＳ３−６３の出力と接続されている。
それぞれの差動スイッチ（ＳＷ１〜ＳＷ２，ＳＷ３−１〜ＳＷ３−６３）は、トランジスタのサイズは異なるが、何れも同じ構成の差動スイッチであり、図１に示すように、２つのＰチャンネルトランジスタ（スイッチペアトランジスタ：正転出力用トランジスタ１７１と反転出力用トランジスタ１７２）を備えている。正転出力用トランジスタ１７１のゲートには、デコード信号Ｄ１、Ｄ２、Ｄ３−１〜Ｄ３−６３の何れかが入力され、反転出力用トランジスタ１７２のゲートには、そのデコード信号を反転させた反転デコード信号が入力されて、それぞれのトランジスタのオンオフが制御される。具体的には、図１に示すＤ１Ｂ、Ｄ２Ｂ、Ｄ３−１Ｂ〜Ｄ３−６３ＢがそれぞれＤ１、Ｄ２、Ｄ３−１〜Ｄ３−６３の反転デコード信号であり、差動スイッチＳＷ１〜ＳＷ２、ＳＷ３−１〜ＳＷ３−６３は、それぞれ、Ｄ１とＤ１Ｂ、Ｄ２とＤ２Ｂ、Ｄ３−１とＤ３−１Ｂ、・・・、Ｄ３−６３とＤ３−６３Ｂによって制御される。
また、正転出力用トランジスタ１７１、及び反転出力用トランジスタ１７２は、対応する電流源のカスコードトランジスタ１４２の出力が与えられている。具体的には、差動スイッチＳＷ１の正転出力用トランジスタ１７１及び反転出力用トランジスタ１７２は、電流源ＩＳ１のカスコードトランジスタ１４２と接続され、以下同様に、ＳＷ２とＩＳ２、ＳＷ３−１とＩＳ３−１、・・・ 、ＳＷ３−６３とＩＳ３−６３とがそれぞれ対応して接続されている。
これにより、各差動スイッチは、与えられたデコード信号及び反転デコード信号に応じて、対応した電流源からの電流を、アナログ正転出力端子ＯＵＴ側に流すか、アナログ反転出力端子ＮＯＵＴ側へ流すかの切り替えが制御される。
各正転出力用トランジスタ１７１からの電流（すなわち各電流源からの電流）は、アナログ正転出力端子ＯＵＴで加算されて出力され、各反転出力用トランジスタ１７２からの電流（すなわち各電流源からの電流）は、アナログ反転出力端子ＮＯＵＴで加算されて出力される。
（Ｄ／Ａコンバータ１００における作用効果）
Ｄ／Ａコンバータ１００では、フォワード・ボディ・バイアス電圧生成用電流源１３０によって、電流源トランジスタ１４１及び第１のバイアストランジスタ１１１のソース端子と、バックゲート端子間に存在する各々の寄生ダイオードに電流を流すことができる。それにより、フォワード・ボディ・バイアス電圧を発生することができ、そのフォワード・ボディ・バイアス電圧が、それぞれの、電流源トランジスタ１４１及び第１のバイアストランジスタ１１１のバックゲート端子に印加される。
Ｄ／Ａコンバータ１００では、フォワード・ボディ・バイアス電圧生成用電流源１３０によって、電流源トランジスタ１４１及び第１のバイアストランジスタ１１１のソース端子と、バックゲート端子間に存在する各々の寄生ダイオードに電流を流すことができる。それにより、フォワード・ボディ・バイアス電圧を発生することができ、そのフォワード・ボディ・バイアス電圧が、それぞれの、電流源トランジスタ１４１及び第１のバイアストランジスタ１１１のバックゲート端子に印加される。
したがって、本実施形態によれば、各電流源を構成する電流源トランジスタ１４１の相対精度、すなわち各電流源の電流の相対精度が向上する。つまり、Ｄ／Ａコンバータ１００では、Ｄ／Ａコンバータとしてのリニアリティ精度を高めることが可能になる。
例えば、各電流源トランジスタ１４１の電流ミスマッチが、フォワード・ボディ・バイアスを適用することにより、２．０％から１．４％へと３０％程度良化したとする。この場合、上記の８ｂｉｔ Ｄ／Ａコンバータでは、０．０２５ＬＳＢ程度の改善に相当する。同様に、分解能が１４ｂｉｔのＤ／Ａコンバータの場合には１．６ＬＳＢ程度の改善、１６ｂｉｔのＤ／Ａコンバータの場合には６．４ＬＳＢ程度の改善にそれぞれ相当する。このように、本実施形態は、Ｄ／Ａコンバータの分解能がより高分解能になるほど効果が大きい。
また、Ｄ／Ａコンバータ１００では、第１のバイアストランジスタ１１１のバックゲート端子を、電流源トランジスタ１４１のバックゲート端子と共通にして、フォワード・ボディ・バイアス電圧を印加している。つまり、カレントミラー対を構成するトランジスタに、同じフォワード・ボディ・バイアス電圧を印加している。そのため、フォワード・ボディ・バイアス電圧を印加した際にも、精度よくバイアス回路１１０の電流を、各電流源（ＩＳ１・・・ＩＳ３−６３）にコピーできる。
なお、図２は、電流源群１４０、差動スイッチ群１７０、フォワード・ボディ・バイアス電圧生成用電流源１３０の配置の一例である。この例では、電流源トランジスタマトリックス１５０と、カスコードトランジスタマトリックス１６０とに分けてトランジスタを配置し、それらの下に差動スイッチ群１７０を配置し、電流源トランジスタマトリックス１５０とフォワード・ボディ・バイアス電圧生成用電流源１３０とを接続している。この配置により、効率よく、回路面積の縮小を図った、フォワード・ボディ・バイアスを適用したＤ／Ａコンバータを実現することが可能になる。実際に１２ｂｉｔ Ｄ／Ａコンバータに適用して試作を行ったところ、電流源トランジスタマトリックス１５０のサイズとして２０％程度の面積低減効果を確認した。
また、複数個からなる第１のバイアストランジスタ１１１を、電流源トランジスタマトリックス１５０の領域内に分散して配置することで、第１のバイアストランジスタ１１１と電流源トランジスタ１４１の均一性が高まり、一層、カレントミラー精度を良くすることができる。
また、フォワード・ボディ・バイアス電圧生成用電流源１３０は、電流源トランジスタマトリックス１５０の中央付近に接続することが望ましい。これは、電流源トランジスタマトリックス１５０に対して均一にフォワード・ボディ・バイアス電圧を印加することが可能になるからである。
そして、図３は、図２に示した配置をさらに改善したものである。図３の例では、フォワード・ボディ・バイアス電圧生成用電流源１３０を５つ設けている。そのうちの１つは、電流源トランジスタマトリックス１５０の中央付近の接続点に接続し、他のフォワード・ボディ・バイアス電圧生成用電流源１３０は、中央の接続点を中心にして点対称となる位置に接続している。フォワード・ボディ・バイアス電圧生成用電流源１３０のこのような接続により、電流源トランジスタマトリックス１５０に対してより均一に、フォワード・ボディ・バイアス電圧を印加することが可能になる。
また、図４も、図２に示した配置をさらに改善したものである。図４の例では、電流源トランジスタマトリックス１５０を均等にセグメント化して１０区画に区分化し、その上で、各区画に、均等なフォワード・ボディ・バイアス電圧生成用電流源１３０を接続したものである。フォワード・ボディ・バイアス電圧生成用電流源１３０のこの接続により、電流源トランジスタマトリックス１５０に対してより均一に、フォワード・ボディ・バイアス電圧を印加することが可能になる。
《発明の実施形態２》
実施形態２では、出力インピーダンス向上（定電流特性向上）を図ることにより、リニアリティ特性及び歪み特性（特に、周波数依存性）の改善を図ったＤ／Ａコンバータの例を説明する。
実施形態２では、出力インピーダンス向上（定電流特性向上）を図ることにより、リニアリティ特性及び歪み特性（特に、周波数依存性）の改善を図ったＤ／Ａコンバータの例を説明する。
図５は、本発明の実施形態２に係るＤ／Ａコンバータ２００の構成を示すブロック図である。Ｄ／Ａコンバータ２００は、実施形態１のＤ／Ａコンバータ１００に変更を加えたものである。具体的にはＤ／Ａコンバータ２００では、電流源トランジスタ１４１及び第１のバイアストランジスタ１１１のバックゲート端子にフォワード・ボディ・バイアス電圧を印加する代わりに、カスコードトランジスタ１４２及び第２のバイアストランジスタ１１２のバックゲート端子に対してフォワード・ボディ・バイアス電圧を印加するように、フォワード・ボディ・バイアス電圧生成用電流源１３０を接続している。なお、Ｄ／Ａコンバータ２００では、電流源トランジスタ１４１及び第１のバイアストランジスタ１１１のバックゲート端子は電源と接続されている。
このように構成することで、Ｄ／Ａコンバータ２００では、フォワード・ボディ・バイアス電圧生成用電流源１３０によって、カスコードトランジスタ１４２及び第２のバイアストランジスタ１１２のソース端子と、バックゲート端子間に存在する各々の寄生ダイオードに電流を流すことができる。それにより、フォワード・ボディ・バイアス電圧を発生することができ、そのフォワード・ボディ・バイアス電圧が、それぞれの、カスコードトランジスタ１４２及び第２のバイアストランジスタ１１２のバックゲート端子に印加される。
そして、その結果として、電流源マトリックスを構成するカスコードトランジスタ１４２のｇｍ／ｇｄｓが向上し、電流源の出力インピーダンスが向上する。すなわち、本実施形態によれば、Ｄ／Ａコンバータとしてのリニアリティ特性と歪み特性（特に、周波数依存性）の改善を実現することが可能になる。
ちなみに、通常、カスコードトランジスタとしては、半導体プロセスで許される最小ゲート長（Ｌｍｉｎ）が使用されることが多い。そのため、フォワード・ボディ・バイアス電圧印加によるｇｍ向上と、ショート・チャネル効果の改善すなわちｇｄｓ低減の効果の恩恵を大きく受ける。
すなわち、本実施形態では、カスコードトランジスタのサイズを小さく抑えたまま、ｇｍ／ｇｄｓを向上できるので、寄生容量の増加がなく、低歪み特性の周波数依存性も向上できるというのが大きな利点でもある。
また、本実施形態では、第２のバイアストランジスタ１１２のバックゲート端子を、電流源マトリックス内のカスコードトランジスタのバックゲート端子と共通にして、フォワード・ボディ・バイアス電圧を印加している。つまり、カレントミラー対を構成するトランジスタに、同じフォワード・ボディ・バイアス電圧を印加することで、フォワード・ボディ・バイアス電圧を印加した際にも、精度よくバイアス回路の電流をコピーすることができる。
さらに、複数個からなる第２のバイアストランジスタ１１２を、カスコードトランジスタマトリックス１６０内の領域内に分散して配置すれば、第２のバイアストランジスタ１１２とカスコードトランジスタ１４２との均一性が高まり、一層、カレントミラー精度を良くすることが可能になる。
なお、Ｄ／Ａコンバータ２００においても、実施形態１と同様に、電流源トランジスタマトリックス１５０とカスコードトランジスタマトリックス１６０の分離配置、フォワード・ボディ・バイアス電圧生成用電流源１３０の点対称接続・セグメント接続を適用できる。
《発明の実施形態３》
実施形態３では、差動スイッチを構成するトランジスタまで含めた電流源の出力インピーダンスの向上を図ることにより、リニアリティ特性及び歪み特性（特に、周波数依存性）の改善を図ったＤ／Ａコンバータの例を説明する。
実施形態３では、差動スイッチを構成するトランジスタまで含めた電流源の出力インピーダンスの向上を図ることにより、リニアリティ特性及び歪み特性（特に、周波数依存性）の改善を図ったＤ／Ａコンバータの例を説明する。
図６は、本発明の実施形態３に係るＤ／Ａコンバータ３００の構成を示すブロック図である。Ｄ／Ａコンバータ３００は、実施形態１のＤ／Ａコンバータ１００に変更を加えたものである。具体的にはＤ／Ａコンバータ３００では、電流源トランジスタ１４１と第１のバイアストランジスタ１１１のバックゲート端子はフォワード・ボディ・バイアス電圧を印加する代わりに、正転出力用トランジスタ１７１及び反転出力用トランジスタ１７２のバックゲート端子に対してフォワード・ボディ・バイアス電圧を印加するように、フォワード・ボディ・バイアス電圧生成用電流源１３０を接続している。なお、Ｄ／Ａコンバータ３００では、電流源トランジスタ１４１、カスコードトランジスタ１４２、第１のバイアストランジスタ１１１、及び第２のバイアストランジスタ１１２のバックゲート端子は電源と接続されている。
このように構成することで、各差動スイッチを構成するスイッチペアトランジスタの各々のソース端子とバックゲート端子間に存在する各々の寄生ダイオードにフォワード・ボディ・バイアス電圧生成用電流源１３０の電流を流すことができる。それにより、フォワード・ボディ・バイアス電圧を発生することができ、同時に、そのフォワード・ボディ・バイアス電圧が、差動スイッチを構成するトランジスタに印加される。
そして、その結果として、差動スイッチを構成するペアトランジスタの相対精度の相対精度が上がる。それだけではなく、スイッチトランジスタのｇｍ／ｇｄｓが向上し、電流源トランジスタ、カスコードトランジスタ、および差動スイッチトランジスタの３段積みでの電流源の出力インピーダンスが向上して、Ｄ／Ａコンバータの歪み特性（特に、周波数依存性）の向上の実現が可能になる。
ちなみに、通常、差動スイッチのトランジスタとしては、半導体プロセスで許される最小ゲート長（Ｌｍｉｎ）が使用されることが多い。そのため、フォワード・ボディ・バイアス電圧印加によるｇｍ向上と、ショート・チャネル効果の改善すなわちｇｄｓ低減の効果の恩恵を大きく受ける。
すなわち、本実施形態では、差動スイッチを構成するペアトランジスタのバックゲート端子に、フォワード・ボディ・バイアス電圧を印加することで、回路面積および寄生容量の増加を抑えつつ、差動スイッチのトランジスタのｇｍ／ｇｄｓを向上して、差動スイッチも含む電流源の出力インピーダンスを高めると同時に、差動スイッチのペアトランジスタの相対精度を向上して、歪み特性（特に、周波数依存性）を改善できるという利点がある。
《発明の実施形態４》
実施形態４では、差動スイッチコモンノードの寄生容量の影響による歪み特性の劣化の改善を図ったＤ／Ａコンバータの例を説明する。
実施形態４では、差動スイッチコモンノードの寄生容量の影響による歪み特性の劣化の改善を図ったＤ／Ａコンバータの例を説明する。
図７は、本発明の実施形態４に係るＤ／Ａコンバータ５００の構成を示すブロック図である。Ｄ／Ａコンバータ５００は、実施形態３のＤ／Ａコンバータ３００に変更を加えたものである。具体的には、Ｄ／Ａコンバータ５００では、複数の差動スイッチに対して共通にフォワード・ボディ・バイアス電圧生成用電流源１３０を接続するのではなく、差動スイッチ毎にフォワード・ボディ・バイアス電圧生成用電流源１３０を設けてあり、各差動スイッチのトランジスタのバックゲート端子には、対応したフォワード・ボディ・バイアス電圧生成用電流源１３０が接続されている。なお、Ｄ／Ａコンバータ５００では、電流源トランジスタ１４１、カスコードトランジスタ１４２、第１のバイアストランジスタ１１１、及び第２のバイアストランジスタ１１２のバックゲート端子は電源に接続されている。
Ｄ／Ａコンバータ５００では、それぞれの差動スイッチに対応したフォワード・ボディ・バイアス電圧生成用電流源１３０によって、それぞれの差動スイッチにおけるスイッチペアトランジスタのソース端子とバックゲート端子間に存在する寄生ダイオードに電流を流すことができる。それにより、本実施形態では、差動スイッチ毎に、フォワード・ボディ・バイアス電圧を発生することができ、同時に、そのフォワード・ボディ・バイアス電圧が個々の差動スイッチに対して別々に印加される。
このように構成することで、実施形態３のＤ／Ａコンバータ３００と同様の効果を得られることは勿論であるが、さらに、差動スイッチを制御する制御信号が切り替わった際、および出力電圧が変化した際の、各差動スイッチのコモンソースノードの電圧変動が、他の差動スイッチに対して悪影響を及ぼさないという効果も得られる。
また、フォワード・ボディ・バイアス電圧は、ソース端子電圧を基準に寄生ダイオードに一定の電流を流すことにより電圧生成する構成であるため、各差動スイッチのソース端子の電圧が変動した際には、その変動に応じて各差動スイッチのバックゲート端子の電圧が決まる。つまり、差動スイッチを構成するトランジスタのコモンソースノードの電圧変動に応じて、バックゲート端子の電圧も変動する。これにより、差動スイッチのコモンソースノードの寄生容量によるアナログ出力の歪み特性の劣化を低減することができるという効果も得られる。
《実施形態４の変形例》
図８は、Ｄ／Ａコンバータ５００における差動スイッチの他の構成例を示す図である。この例では、図８に示すように、各差動スイッチのコモンソースノードとバックゲート端子間に、容量素子１７３を追加している。この構成により、本差動スイッチを上記のＤ／Ａコンバータを適用した場合になどに、各差動スイッチのコモンソースノードの電圧が変動した際における、その変動に対するバックゲート端子電圧の追随性が高まる。すなわち、差動スイッチのコモンソースノードの寄生容量によるアナログ出力の歪み特性の劣化をさらに低減することができるという効果がある。
図８は、Ｄ／Ａコンバータ５００における差動スイッチの他の構成例を示す図である。この例では、図８に示すように、各差動スイッチのコモンソースノードとバックゲート端子間に、容量素子１７３を追加している。この構成により、本差動スイッチを上記のＤ／Ａコンバータを適用した場合になどに、各差動スイッチのコモンソースノードの電圧が変動した際における、その変動に対するバックゲート端子電圧の追随性が高まる。すなわち、差動スイッチのコモンソースノードの寄生容量によるアナログ出力の歪み特性の劣化をさらに低減することができるという効果がある。
《発明の実施形態５》
図９は、本発明の実施形態５に係るＤ／Ａコンバータ６００の構成を示すブロック図である。このＤ／Ａコンバータ６００は、実施形態１〜３の構成を同時に実現したものである。具体的にはＤ／Ａコンバータ６００では、電流源トランジスタ１４１及び第１のバイアストランジスタ１１１のバックゲート端子にフォワード・ボディ・バイアス電圧生成用電流源１３０を接続してフォワード・ボディ・バイアス電圧を印加したうえで、カスコードトランジスタ１４２及び第２のバイアストランジスタ１１２のバックゲート端子に対しても別のフォワード・ボディ・バイアス電圧生成用電流源１３０を接続してフォワード・ボディ・バイアス電圧を印加している。そして、さらに、各差動スイッチを構成するトランジスタに対してもフォワード・ボディ・バイアス電圧を印加するために、各差動スイッチの正転出力用トランジスタ１７１、反転出力用トランジスタ１７２のそれぞれに、さらに別のフォワード・ボディ・バイアス電圧生成用電流源１３０を接続している。
図９は、本発明の実施形態５に係るＤ／Ａコンバータ６００の構成を示すブロック図である。このＤ／Ａコンバータ６００は、実施形態１〜３の構成を同時に実現したものである。具体的にはＤ／Ａコンバータ６００では、電流源トランジスタ１４１及び第１のバイアストランジスタ１１１のバックゲート端子にフォワード・ボディ・バイアス電圧生成用電流源１３０を接続してフォワード・ボディ・バイアス電圧を印加したうえで、カスコードトランジスタ１４２及び第２のバイアストランジスタ１１２のバックゲート端子に対しても別のフォワード・ボディ・バイアス電圧生成用電流源１３０を接続してフォワード・ボディ・バイアス電圧を印加している。そして、さらに、各差動スイッチを構成するトランジスタに対してもフォワード・ボディ・バイアス電圧を印加するために、各差動スイッチの正転出力用トランジスタ１７１、反転出力用トランジスタ１７２のそれぞれに、さらに別のフォワード・ボディ・バイアス電圧生成用電流源１３０を接続している。
このように構成することで、Ｄ／Ａコンバータ６００では、実施形態１〜３のそれぞれの効果を同時に実現でき、非常に特性に優れた通信用のＤ／Ａコンバータを実現できる。
すなわち、本実施形態によれば、実施形態１のＤ／Ａコンバータ１００と同様に、各電流源を構成する電流源トランジスタ１４１の相対精度、すなわち各電流源の電流の相対精度が向上する。つまり、Ｄ／Ａコンバータ６００では、Ｄ／Ａコンバータとしてのリニアリティ精度を高めることが可能になる。
また、実施形態２のＤ／Ａコンバータ２００と同様に、電流源マトリックスを構成するカスコードトランジスタ１４２のｇｍ／ｇｄｓが向上し、電流源の出力インピーダンスが向上する。すなわち、本実施形態によれば、Ｄ／Ａコンバータとしてのリニアリティ特性と歪み特性（特に、周波数依存性）の改善を実現することが可能になる。
また、実施形態３のＤ／Ａコンバータ３００と同様に、差動スイッチを構成するペアトランジスタの相対精度の相対精度が上がる。それだけではなく、スイッチトランジスタのｇｍ／ｇｄｓが向上し、電流源トランジスタ、カスコードトランジスタ、および差動スイッチトランジスタの３段積みでの電流源の出力インピーダンスが向上して、Ｄ／Ａコンバータの歪み特性（特に、周波数依存性）の向上の実現が可能になる。
なお、本実施形態では、電流源トランジスタ、カスコードトランジスタ、差動スイッチトランジスタの３つ全てに、フォワード・ボディ・バイアス電圧生成用電流源１３０を接続する構成としたが、３つのうちの２つにフォワード・ボディ・バイアス電圧生成用電流源１３０を接続する構成にすることでも、十分に高性能なＤ／Ａコンバータを実現できることは言うまでもない。
また、差動スイッチに対してフォワード・ボディ・バイアス電圧を印加する場合には、本実施形態においても実施形態４のように、個々の差動スイッチに対してフォワード・ボディ・バイアス電圧生成用電流源１３０を接続するようにしてもよい。
《Ｄ／Ａコンバータのその他の実施形態》
なお、上記の実施形態１〜５及び変形例では、フォワード・ボディ・バイアス電圧生成用電流源１３０は、外部からの制御信号により設定できるようにし、最適な電流値に設定できるようにしてもよい。
なお、上記の実施形態１〜５及び変形例では、フォワード・ボディ・バイアス電圧生成用電流源１３０は、外部からの制御信号により設定できるようにし、最適な電流値に設定できるようにしてもよい。
また、実施形態１〜５及び変形例では、トランジスタ（電流源トランジスタ１４１等）のソース端子とバックゲート端子間に存在する各々の寄生ダイオードに電流を流すことによって、フォワード・ボディ・バイアス電圧を印加する例について説明したが、フォワード・ボディ・バイアス電圧を発生するバイアス電圧発生回路を別途設け、それで発生した電圧を電流源トランジスタ１４１等のバックゲート端子に印加することようにしてもよい。
また、実施形態１〜５及び変形例では、差動スイッチの一方の出力がアナログ正転出力端子ＯＵＴに接続され、他方の出力がアナログ反転出力端子ＮＯＵＴに接続された差動出力型のＤ／Ａコンバータの例を説明したが、差動スイッチの一方の出力がアナログ出力端子に接続され、他方の出力がグランドＶＳＳに接続されたシングルエンド型のＤ／Ａコンバータの場合でも、同様に適用できるのは勿論である。差動出力型のＤ／Ａコンバータは、一般的に、通信用途の送信用として、シングルエンド型のＤ／Ａコンバータは、映像信号出力用途ほかとして使用される。
《発明の実施形態６》
図１０は、本発明の実施形態６に係る通信機器７００の構成を示すブロック図である。この通信機器７００は、例えば携帯電話などとして実現される。
図１０は、本発明の実施形態６に係る通信機器７００の構成を示すブロック図である。この通信機器７００は、例えば携帯電話などとして実現される。
この通信機器７００は、図１０に示すように、アンテナ７１０、半導体集積回路７２０、及びベースバンド・プロセッサー７３０を備えている。半導体集積回路７２０は、本発明のＤ／Ａコンバータを応用した半導体集積回路であり、信号の送受信を主に行う。半導体集積回路７２０の構成については後述する。また、ベースバンド・プロセッサー７３０は、受信した信号及び送信する信号の処理を行う。
（半導体集積回路７２０の構成）
半導体集積回路７２０は、受信部７２１、送信部７２２、フィルタ制御部７２３、電圧制御発信器７２４（図中ではＶＣＯと略記）、及びデジタルインタフェース７２５を備えている。
半導体集積回路７２０は、受信部７２１、送信部７２２、フィルタ制御部７２３、電圧制御発信器７２４（図中ではＶＣＯと略記）、及びデジタルインタフェース７２５を備えている。
受信部７２１は、アンテナ７１０で受信された信号をデジタル信号に変換して出力する。具体的には、受信部７２１は、ローノイズアンプ７２１ａ（図中ではＬＮＡと略記）、フィルタ７２１ｂ、及び受信用Ａ／Ｄコンバータ７２１ｃ（図中ではＡＤＣと略記）を備えている。このローノイズアンプ７２１ａは、アンテナ７１０で受信された信号を増幅する。フィルタ７２１ｂは、周波数特性のチューニングが可能なフィルタであり、周波数特性はフィルタ制御部７２３により制御される。また、受信用Ａ／Ｄコンバータ７２１ｃは、フィルタ７２１ｂの出力をデジタル信号に変換して出力する。
また、送信部７２２は、入力されたデジタル信号をアナログ信号に変換し、アンテナ７１０から送信する。具体的には、送信部７２２は、送信用Ｄ／Ａコンバータ７２２ａ（図中ではＤＡＣと略記）、フィルタ７２２ｂ、及びパワーアンプ７２２ｃ（図中ではＰＡと略記）を備えている。この送信用Ｄ／Ａコンバータ７２２ａは、本発明のＤ／Ａコンバータであり、例えば上記の実施形態のＤ／Ａコンバータ（実施形態１〜５、変形例の何れでもよい）を採用できる。この送信用Ｄ／Ａコンバータ７２２ａは、デジタルインタフェース７２５ｃから入力されたデジタル信号をアナログ信号に変換してフィルタ７２２ｂに出力する。フィルタ７２２ｂは、周波数特性チューニングが可能なフィルタであり、周波数特性はフィルタ制御部７２３により制御される。また、パワーアンプ７２２ｃは、フィルタ７２２ｂの出力を増幅してアンテナ７１０を介して送信する。
フィルタ制御部７２３は既述の通り、フィルタ７２１ｂ及びフィルタ７２２ｂの周波数特性を制御するようになっている。また、電圧制御発信器７２４は、ベースバンド・プロセッサー７３０等で使用するクロック信号を生成する。デジタルインタフェース７２５は、受信部７２１とベースバンド・プロセッサー７３０の間、及び送信部７２２とベースバンド・プロセッサー７３０の間におけるデータ（デジタル信号）のやり取りの仲介を行う。また、デジタルインタフェース７２５は、電圧制御発信器７２４の発振周波数の制御も行い、クロック信号ＣＬＫをベースバンド・プロセッサー７３０に出力する。
（通信機器７００の動作）
この通信機器７００では、受信時は、アンテナ７１０で受信された信号が半導体集積回路７２０の受信部７２１に入力され、ローノイズアンプ７２１ａ（ＬＮＡ）、周波数チューニングされたフィルタ７２１ｂ、及び受信用Ａ／Ｄコンバータ７２１ｃを経て、デジタル信号に変換される。その後、デジタルインタフェース７２５を介して、ベースバンド・プロセッサー７３０へ送られて信号処理される。
この通信機器７００では、受信時は、アンテナ７１０で受信された信号が半導体集積回路７２０の受信部７２１に入力され、ローノイズアンプ７２１ａ（ＬＮＡ）、周波数チューニングされたフィルタ７２１ｂ、及び受信用Ａ／Ｄコンバータ７２１ｃを経て、デジタル信号に変換される。その後、デジタルインタフェース７２５を介して、ベースバンド・プロセッサー７３０へ送られて信号処理される。
一方、送信時は、ベースバンド・プロセッサー７３０で信号処理されたデジタル信号が、半導体集積回路７２０に送られる。そして、そのデジタル信号はデジタルインタフェース７２５を介して送信部７２２へ入力される。送信部７２２では、送信用Ｄ／Ａコンバータ７２２ａでそのデジタル信号がアナログ信号に変換された後、フィルタ７２２ｂ、及びパワーアンプ７２２ｃを経て、アンテナ７１０から送信される。
上記のように本実施形態では、半導体集積回路７２０に本発明のＤ／Ａコンバータが使用されているので、安価で高性能な半導体集積回路を実現できる。すなわち、通信機器７００を高性能化できるとともに通信システムを安価に構築できる。
本発明に係るＤ／Ａコンバータは、Ｄ／Ａコンバータの面積増加を抑えつつ、Ｄ／Ａコンバータを高精度にすることが可能になるという効果を有し、ディジタル信号をアナログ信号に変換するＤ／Ａコンバータ（ＤＡＣ）、半導体集積回路、映像機器、及び通信機器等として有用である。
１００ Ｄ／Ａコンバータ
１１０ バイアス回路
１１１ 第１のバイアストランジスタ
１１２ 第２のバイアストランジスタ
１２０ デコーダー回路
１３０ フォワード・ボディ・バイアス電圧生成用電流源
１４０ 電流源群
１４１ 電流源トランジスタ
１４２ カスコードトランジスタ
１５０ 電流源トランジスタマトリックス
１６０ カスコードトランジスタマトリックス
１７０ 差動スイッチ群
１７１ 正転出力用トランジスタ
１７２ 反転出力用トランジスタ
１８０ 抵抗器
２００，３００，５００，６００ Ｄ／Ａコンバータ
７００ 通信機器
７１０ アンテナ
７２０ 半導体集積回路
７３０ ベースバンド・プロセッサー
ＶＢ１ 第１のバイアス電圧
ＶＢ２ 第２のバイアス電圧
ＩＮ０〜ＩＮ７ 入力ディジタルコード
ＩＳ１、ＩＳ２、ＩＳ３−１〜ＩＳ３−６３ 電流源
ＳＷ１、ＳＷ２、ＳＷ３−１〜ＳＷ３−６３ 差動スイッチ
Ｄ１、Ｄ２、Ｄ３−１〜Ｄ３−６３ デコード信号
Ｄ１Ｂ、Ｄ２Ｂ、Ｄ３−１Ｂ〜Ｄ３−６３Ｂ 反転デコード信号
１１０ バイアス回路
１１１ 第１のバイアストランジスタ
１１２ 第２のバイアストランジスタ
１２０ デコーダー回路
１３０ フォワード・ボディ・バイアス電圧生成用電流源
１４０ 電流源群
１４１ 電流源トランジスタ
１４２ カスコードトランジスタ
１５０ 電流源トランジスタマトリックス
１６０ カスコードトランジスタマトリックス
１７０ 差動スイッチ群
１７１ 正転出力用トランジスタ
１７２ 反転出力用トランジスタ
１８０ 抵抗器
２００，３００，５００，６００ Ｄ／Ａコンバータ
７００ 通信機器
７１０ アンテナ
７２０ 半導体集積回路
７３０ ベースバンド・プロセッサー
ＶＢ１ 第１のバイアス電圧
ＶＢ２ 第２のバイアス電圧
ＩＮ０〜ＩＮ７ 入力ディジタルコード
ＩＳ１、ＩＳ２、ＩＳ３−１〜ＩＳ３−６３ 電流源
ＳＷ１、ＳＷ２、ＳＷ３−１〜ＳＷ３−６３ 差動スイッチ
Ｄ１、Ｄ２、Ｄ３−１〜Ｄ３−６３ デコード信号
Ｄ１Ｂ、Ｄ２Ｂ、Ｄ３−１Ｂ〜Ｄ３−６３Ｂ 反転デコード信号
Claims (30)
- トランジスタを含んだ複数の電流源を有し、前記複数の電流源から出力される電流の経路を、与えられたディジタル信号に応じて選択することによって、前記ディジタル信号をアナログ信号に変換するＤ／Ａコンバータであって、
各電流源を構成するトランジスタのバックゲート端子は、フォワード・ボディ・バイアス電圧が印加されることを特徴とするＤ／Ａコンバータ。 - 請求項１のＤ／Ａコンバータであって、
各電流源は、電流源トランジスタとカスコードトランジスタとを備えており、
前記電流源トランジスタのバックゲート端子及びカスコードトランジスタのバックゲート端子の少なくとも一方に、フォワード・ボディ・バイアス電圧が印加されることを特徴とするＤ／Ａコンバータ。 - 請求項２のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧は、フォワード・ボディ・バイアス電圧が印加されるトランジスタにおけるソース端子とバックゲート端子間に存在する寄生ダイオードに直列に、フォワード・ボディ・バイアス電圧生成用電流源を接続することにより生成することを特徴とするＤ／Ａコンバータ。 - 請求項３のＤ／Ａコンバータであって、
各電流源を構成するトランジスタは、各電流源の電流源トランジスタからなる電流源トランジスタマトリックスと、各電流源のカスコードトランジスタからなるカスコードトランジスタマトリックスに分けて配置されていることを特徴とするＤ／Ａコンバータ。 - 請求項４のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧生成用電流源は、電流源トランジスタマトリックス又はカスコードトランジスタマトリックスの中央に設けた接続点に接続されていることを特徴とするＤ／Ａコンバータ。 - 請求項４のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧生成用電流源は、複数が設けられており、
前記複数のフォワード・ボディ・バイアス電圧生成用電流源のうちの１つは、電流源トランジスタマトリックス又はカスコードトランジスタマトリックスの中央に設けた接続点に接続されており、
他のフォワード・ボディ・バイアス電圧生成用電流源は、前記接続点を中心にして点対称となる位置に接続されていることを特徴とするＤ／Ａコンバータ。 - 請求項４のＤ／Ａコンバータであって、
前記電流源トランジスタマトリックス又はカスコードトランジスタマトリックスは、セグメント化されており、
前記フォワード・ボディ・バイアス電圧生成用電流源は、それぞれのセグメントに対応して設けられていることを特徴とするＤ／Ａコンバータ。 - 請求項２のＤ／Ａコンバータであって、
さらに、第１のバイアス電圧と第２のバイアス電圧とを出力するバイアス回路を備え、
前記バイアス回路は、電流源トランジスタとカレントミラー対を成す第１のバイアストランジスタ、及びカスコードトランジスタとカレントミラー対を成す第２のバイアストランジスタとを有し、
各電流源の電流源トランジスタのバックゲート端子と第１のバイアストランジスタのバックゲート端子とは、共通のフォワード・ボディ・バイアス電圧が印加されていることを特徴とするＤ／Ａコンバータ。 - 請求項２のＤ／Ａコンバータであって、
さらに、第１のバイアス電圧と第２のバイアス電圧とを出力するバイアス回路を備え、
前記バイアス回路は、電流源トランジスタとカレントミラー対を成す第１のバイアストランジスタ、及びカスコードトランジスタとカレントミラー対を成す第２のバイアストランジスタとを有し、
各電流源のカスコードトランジスタのバックゲート端子と第２のバイアストランジスタのバックゲート端子とは、共通のフォワード・ボディ・バイアス電圧が印加されることを特徴とするＤ／Ａコンバータ。 - 請求項８のＤ／Ａコンバータであって、
前記第１のバイアストランジスタは、電流源トランジスタマトリックスが設けられている領域内に配置されていることを特徴とするＤ／Ａコンバータ。 - 請求項９のＤ／Ａコンバータであって、
前記第２のバイアストランジスタは、カスコードトランジスタマトリックスが設けられている領域内に配置されていることを特徴とするＤ／Ａコンバータ。 - 請求項２のＤ／Ａコンバータであって、
前記電流源トランジスタと前記カスコードトランジスタのバックゲート端子を共通にしたうえで、前記電流源トランジスタのソース端子とバックゲート端子間に存在する寄生ダイオードに直列に、フォワード・ボディ・バイアス電圧生成用電流源を接続することにより、前記フォワード・ボディ・バイアス電圧を生成することを特徴とするＤ／Ａコンバータ。 - トランジスタを含んだ複数の電流源を有し、前記複数の電流源から出力される電流の経路を、与えられたディジタル信号に応じて選択することによって、前記ディジタル信号をアナログ信号に変換するＤ／Ａコンバータであって、
前記複数の電流源のそれぞれに接続された複数の差動スイッチをさらに備え、
各差動スイッチは、対応した電流源からの電流の流れる経路を与えられたディジタル信号に応じて切り替えるトランジスタを備えており、
各差動スイッチのトランジスタのバックゲート端子は、フォワード・ボディ・バイアス電圧が印加されることを特徴とするＤ／Ａコンバータ。 - 請求項１３のＤ／Ａコンバータであって、
各差動スイッチのトランジスタのバックゲート端子に印加されるフォワード・ボディ・バイアス電圧は、前記差動スイッチのトランジスタのソース端子とバックゲート端子間に存在する寄生ダイオードに直列に、フォワード・ボディ・バイアス電圧生成用電流源を接続することにより生成することを特徴とするＤ／Ａコンバータ。 - 請求項３のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧生成用電流源は、電流値を、制御信号により設定できるように構成されていることを特徴とするＤ／Ａコンバータ。 - 請求項１２のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧生成用電流源は、電流値を、制御信号により設定できるように構成されていることを特徴とするＤ／Ａコンバータ。 - 請求項１４のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧生成用電流源は、電流値を、制御信号により設定できるように構成されていることを特徴とするＤ／Ａコンバータ。 - 請求項１のＤ／Ａコンバータであって、
さらに、所定の電圧を発生するバイアス電圧発生回路を備え、
前記フォワード・ボディ・バイアス電圧は、前記バイアス電圧発生回路によって生成された電圧が印加されることを特徴とするＤ／Ａコンバータ。 - 請求項１３のＤ／Ａコンバータであって、
さらに、所定の電圧を発生するバイアス電圧発生回路を備え、
前記フォワード・ボディ・バイアス電圧は、前記バイアス電圧発生回路によって生成された電圧が印加されることを特徴とするＤ／Ａコンバータ。 - 請求項１３のＤ／Ａコンバータであって、
各電流源は、電流源トランジスタとカスコードトランジスタとを備えており、
前記電流源トランジスタのバックゲート端子及びカスコードトランジスタのバックゲート端子の少なくとも一方に、フォワード・ボディ・バイアス電圧が印加されることを特徴とするＤ／Ａコンバータ。 - 請求項１のＤ／Ａコンバータを備えたことを特徴とする半導体集積回路。
- 請求項１３のＤ／Ａコンバータを備えたことを特徴とする半導体集積回路。
- 請求項２１の半導体集積回路を備えたことを特徴とする映像機器。
- 請求項２２の半導体集積回路を備えたことを特徴とする映像機器。
- 請求項２１の半導体集積回路を備えたことを特徴とする通信機器。
- 請求項２２の半導体集積回路を備えたことを特徴とする通信機器。
- 請求項１４のＤ／Ａコンバータであって、
前記フォワード・ボディ・バイアス電圧生成用電流源は、差動スイッチ毎に設けられ、
各差動スイッチのトランジスタのバックゲート端子は、対応したフォワード・ボディ・バイアス電圧生成用電流源が接続されていることを特徴とするＤ／Ａコンバータ。 - ソース端子同士が接続された１対のトランジスタを含んだ差動スイッチであって、
前記ソース端子とバックゲート端子間に存在する寄生ダイオードに対して電流を流すことによってフォワード・ボディ・バイアス電圧を生成し、前記バックゲート端子に前記フォワード・ボディ・バイアス電圧を印加することを特徴とする差動スイッチ。 - 請求項２８の差動スイッチであって、
さらに、前記ソース端子と前記バックゲート端子間には、容量素子が接続されていることを特徴とする差動スイッチ。 - 複数の電流源と、
前記電流源毎に設けられて該電流源から出力される電流の経路と接続された、請求項２８の差動スイッチと、
を備え、
前記複数の電流源から出力される電流の経路を、与えられたディジタル信号に応じて、前記差動スイッチによって選択して、入力されたディジタル信号をアナログ信号に変換することを特徴とするＤ／Ａコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009503768A JP5066176B2 (ja) | 2007-08-28 | 2008-07-09 | Ｄ／ａコンバータ、差動スイッチ、半導体集積回路、映像機器、及び通信機器 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007220535 | 2007-08-28 | ||
| JP2007220535 | 2007-08-28 | ||
| PCT/JP2008/001836 WO2009028130A1 (ja) | 2007-08-28 | 2008-07-09 | Ｄ／ａコンバータ、差動スイッチ、半導体集積回路、映像機器、及び通信機器 |
| JP2009503768A JP5066176B2 (ja) | 2007-08-28 | 2008-07-09 | Ｄ／ａコンバータ、差動スイッチ、半導体集積回路、映像機器、及び通信機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009028130A1 JPWO2009028130A1 (ja) | 2010-11-25 |
| JP5066176B2 true JP5066176B2 (ja) | 2012-11-07 |
Family
ID=40386873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009503768A Expired - Fee Related JP5066176B2 (ja) | 2007-08-28 | 2008-07-09 | Ｄ／ａコンバータ、差動スイッチ、半導体集積回路、映像機器、及び通信機器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8081099B2 (ja) |
| EP (1) | EP2184859A1 (ja) |
| JP (1) | JP5066176B2 (ja) |
| CN (1) | CN101657972A (ja) |
| WO (1) | WO2009028130A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006034311A2 (en) * | 2004-09-20 | 2006-03-30 | The Trustees Of Columbia University In The City Of New York | Low voltage track and hold circuits |
| US8786359B2 (en) * | 2007-12-12 | 2014-07-22 | Sandisk Technologies Inc. | Current mirror device and method |
| US8542058B2 (en) * | 2011-01-03 | 2013-09-24 | International Business Machines Corporation | Semiconductor device including body connected FETs |
| US8836560B2 (en) * | 2012-12-05 | 2014-09-16 | Maxim Integrated Products, Inc. | Digital to analog converters with adjustable output resolution |
| US9350372B2 (en) * | 2012-12-06 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company Limited | Arrangement for digital-to-analog converter |
| JP2014120860A (ja) * | 2012-12-14 | 2014-06-30 | Sony Corp | Ｄａ変換器、固体撮像素子およびその駆動方法、並びに電子機器 |
| US8970418B1 (en) * | 2013-08-19 | 2015-03-03 | Analog Devices, Inc. | High output power digital-to-analog converter system |
| JP2016063535A (ja) * | 2014-09-19 | 2016-04-25 | アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ | ダイレクトデジタル無線周波数変調器 |
| US20180026516A1 (en) * | 2015-01-12 | 2018-01-25 | Limited Liability Company "Siemens" | Control Unit for Providing Bias To a Radio Frequency (RF) Switch |
| US10073167B2 (en) | 2015-05-22 | 2018-09-11 | Texas Instruments Incorporated | High speed illumination driver for TOF applications |
| CN108092664A (zh) * | 2016-11-23 | 2018-05-29 | 中芯国际集成电路制造(北京)有限公司 | 电流源和数字模拟转换器 |
| US10455529B2 (en) * | 2017-05-09 | 2019-10-22 | Khalifa University of Science and Technology | Multi-standard transmitter architecture with digital upconvert stage and gallium nitride (GAN) amplifier circuit |
| US10498351B1 (en) * | 2018-05-24 | 2019-12-03 | Invecas, Inc. | High-speed DAC |
| US10937494B2 (en) * | 2019-02-15 | 2021-03-02 | Arm Limited | Increasing current to memory devices while controlling leakage current |
| WO2022201670A1 (ja) * | 2021-03-22 | 2022-09-29 | 国立研究開発法人産業技術総合研究所 | デジタルアナログ変換回路及びアナログデジタル変換回路 |
| CN113726336B (zh) * | 2021-09-03 | 2022-05-17 | 龙骧鑫睿(厦门)科技有限公司 | 一种适用于电流舵型dac中的低功耗电流源阵列 |
| US11750205B1 (en) * | 2022-04-11 | 2023-09-05 | Nxp B.V. | Current digital-to-analog converter with distributed reconstruction filtering |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63309027A (ja) * | 1987-06-11 | 1988-12-16 | Matsushita Electric Ind Co Ltd | 電流源回路 |
| JPH04192703A (ja) * | 1990-11-26 | 1992-07-10 | Mitsubishi Electric Corp | Ｍｏｓ入力差動増幅回路 |
| JP2004289107A (ja) * | 2002-07-19 | 2004-10-14 | Handotai Rikougaku Kenkyu Center:Kk | 半導体集積回路装置 |
| JP2007028690A (ja) * | 2000-10-26 | 2007-02-01 | Fujitsu Ltd | 混合信号回路およびノイズ整形方法 |
| JP2007207849A (ja) * | 2006-01-31 | 2007-08-16 | Matsushita Electric Ind Co Ltd | データ保持回路、スキャンチェーン回路、半導体集積回路およびそのプロセスばらつき判別方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218892B1 (en) | 1997-06-20 | 2001-04-17 | Intel Corporation | Differential circuits employing forward body bias |
| US6232827B1 (en) | 1997-06-20 | 2001-05-15 | Intel Corporation | Transistors providing desired threshold voltage and reduced short channel effects with forward body bias |
| JP2001024511A (ja) * | 1999-07-05 | 2001-01-26 | Matsushita Electric Ind Co Ltd | 電流加算型ｄ／ａ変換器 |
| TW463466B (en) | 2000-08-30 | 2001-11-11 | Silicon Integrated Sys Corp | Current A/D converter and the unit cell thereof |
| US6469572B1 (en) | 2001-03-28 | 2002-10-22 | Intel Corporation | Forward body bias generation circuits based on diode clamps |
| JP4794067B2 (ja) * | 2001-05-24 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 内部クロック発生回路 |
| US6864539B2 (en) | 2002-07-19 | 2005-03-08 | Semiconductor Technology Academic Research Center | Semiconductor integrated circuit device having body biasing circuit for generating forward well bias voltage of suitable level by using simple circuitry |
| US6738006B1 (en) * | 2003-05-06 | 2004-05-18 | Analog Devices, Inc. | Digital/analog converter including gain control for a sub-digital/analog converter |
| US6980055B2 (en) * | 2003-08-11 | 2005-12-27 | Texas Instruments Incorporated | CMOS differential buffer circuit |
| JP2007506397A (ja) * | 2003-09-15 | 2007-03-15 | シーメンス アクチエンゲゼルシヤフト | 電動機の制御方法及び装置 |
| US20050230758A1 (en) | 2004-04-16 | 2005-10-20 | Lereverend Remi | Transistor well bias scheme |
| JP2006074228A (ja) * | 2004-08-31 | 2006-03-16 | Renesas Technology Corp | 電流駆動型ｄ／ａコンバータおよびそのバイアス回路 |
| US6967609B1 (en) * | 2004-11-12 | 2005-11-22 | Lsi Logic Corporation | Method and apparatus for dynamically biasing switching elements in current-steering DAC |
| WO2006123446A1 (ja) * | 2005-05-20 | 2006-11-23 | Matsushita Electric Industrial Co., Ltd. | Ｄ／ａコンバータ及びこれを備えた半導体集積回路 |
| US7489261B1 (en) * | 2007-11-16 | 2009-02-10 | Infineon Technologies Ag | Compensation of nonlinearity of single ended digital to analog converters |
-
2008
- 2008-07-09 EP EP08790188A patent/EP2184859A1/en not_active Withdrawn
- 2008-07-09 CN CN200880012290A patent/CN101657972A/zh active Pending
- 2008-07-09 JP JP2009503768A patent/JP5066176B2/ja not_active Expired - Fee Related
- 2008-07-09 US US12/439,983 patent/US8081099B2/en active Active
- 2008-07-09 WO PCT/JP2008/001836 patent/WO2009028130A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63309027A (ja) * | 1987-06-11 | 1988-12-16 | Matsushita Electric Ind Co Ltd | 電流源回路 |
| JPH04192703A (ja) * | 1990-11-26 | 1992-07-10 | Mitsubishi Electric Corp | Ｍｏｓ入力差動増幅回路 |
| JP2007028690A (ja) * | 2000-10-26 | 2007-02-01 | Fujitsu Ltd | 混合信号回路およびノイズ整形方法 |
| JP2004289107A (ja) * | 2002-07-19 | 2004-10-14 | Handotai Rikougaku Kenkyu Center:Kk | 半導体集積回路装置 |
| JP2007207849A (ja) * | 2006-01-31 | 2007-08-16 | Matsushita Electric Ind Co Ltd | データ保持回路、スキャンチェーン回路、半導体集積回路およびそのプロセスばらつき判別方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8081099B2 (en) | 2011-12-20 |
| WO2009028130A1 (ja) | 2009-03-05 |
| US20100182180A1 (en) | 2010-07-22 |
| JPWO2009028130A1 (ja) | 2010-11-25 |
| EP2184859A1 (en) | 2010-05-12 |
| CN101657972A (zh) | 2010-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5066176B2 (ja) | Ｄ／ａコンバータ、差動スイッチ、半導体集積回路、映像機器、及び通信機器 | |
| US9407278B1 (en) | Digital to analog converter | |
| US7068201B1 (en) | Digital-to-analog converter | |
| US7843372B2 (en) | D/A conversion circuit | |
| KR101633008B1 (ko) | 저 글리치-노이즈 dac | |
| JP2010263660A (ja) | 電流スイッチ回路及びそれを用いたｄ／ａコンバータ、半導体集積回路及び通信機器 | |
| US20100329157A1 (en) | Even-Order Harmonics Calibration | |
| US8872685B2 (en) | Techniques to reduce harmonic distortions of impedance attenuators for low-power wideband high-resolution DACs | |
| JP2004266309A (ja) | 可変利得増幅回路及び無線通信装置 | |
| JP2021184649A (ja) | 増幅回路、ａｄ変換器、無線通信装置、及びセンサシステム | |
| US10454487B1 (en) | Segmented resistor architecture for digital-to-analog converters | |
| US9397686B2 (en) | Method and system for a low input voltage low impedance termination stage for current inputs | |
| US20080191744A1 (en) | Programmable current generator, current generation method and transmitter arrangement | |
| JP5161944B2 (ja) | デジタル−アナログ変換器及び無線通信装置 | |
| US7973687B2 (en) | Differential switch, D/A converter, semiconductor integrated circuit and communication apparatus | |
| JP4764473B2 (ja) | デジタル−アナログ変換器における電流セル回路 | |
| US11916562B2 (en) | Current steering digital-to-analog converter and integrated circuit including the same | |
| Sung et al. | A 10-bit 1.8 V 45 mW 100 MHz CMOS transmitter chip for use in an XDSL modem in a home network | |
| Chiou | A 1.2-V 14-bit 300-MHz current-steering DAC with transimpedance output | |
| Lien et al. | A 6-bit 1GS/s low-power flash ADC | |
| CN111313901A (zh) | 具有抖动功能的阈值电压产生电路、FlashADC及流水线ADC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110208 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120810 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |