CN112039527A - 数模转换电路及全数字锁相环 - Google Patents

数模转换电路及全数字锁相环 Download PDF

Info

Publication number
CN112039527A
CN112039527A CN202010932031.6A CN202010932031A CN112039527A CN 112039527 A CN112039527 A CN 112039527A CN 202010932031 A CN202010932031 A CN 202010932031A CN 112039527 A CN112039527 A CN 112039527A
Authority
CN
China
Prior art keywords
current mirror
current
digital
row
analog conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010932031.6A
Other languages
English (en)
Inventor
高玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haiguang Microelectronics Technology Co Ltd
Original Assignee
Chengdu Haiguang Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haiguang Microelectronics Technology Co Ltd filed Critical Chengdu Haiguang Microelectronics Technology Co Ltd
Priority to CN202010932031.6A priority Critical patent/CN112039527A/zh
Publication of CN112039527A publication Critical patent/CN112039527A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请提供了一种数模转换电路及全数字锁相环。数模转换电路，包括：至少一个电流镜阵列，每一所述电流镜阵列包括M行N列分布的多个电流镜单元，N为偶数；每一电流镜单元的电流输入端分别与电流输入线连接，每一电流镜单元的电流输出端分别与电流输出线连接；控制模块，其分别与每一电流镜单元的控制端连接，以控制每一电流镜单元相对电流输出线打开或者关闭；控制模块用于控制每一电流镜阵列内每一行的N个电流镜单元每次以2个电流镜单元为一组进行依次打开，使得电流输出线输出的电流增大量位于所述预设阈值范围。本申请可以避免出现较大的累积电流误差，从而可以提高该全数字锁相环的频率锁定速度。

Description

数模转换电路及全数字锁相环
技术领域
本申请涉及电路领域，具体涉及一种数模转换电路及全数字锁相环。
背景技术
随着集成电路深亚微米工艺的发展，人们对嵌入式芯片性能和成本的要求越来越高。高集成度、可靠性及低成本等一系列问题的挑战，使得传统的模拟锁相环已经充分暴露了其明显的劣势。因此，目前出现一种趋势，将模拟锁相环中的压控振荡器换成数控振荡器(Digitally Controlled Oscillator，DCO)，将模拟滤波器换成数字滤波器，形成全数字锁相环。
该全数字锁相环的环路频率锁定过程中，反馈调节输出电路会线性增加或者减小其输出的控制码(温度计码)的大小，由此线性调节该数模转换电路输出给该数字控制振荡器的电流大小，但是由于电流输入线的长度一般较长，源极寄生电阻较大，因此，导致每个电流镜单元的栅源电压Vgs不一致，从而使得关闭或者打开每个电流镜的电流改变量差距较大，反馈调节输出电路线性增加或者减小温度计码会带来的电流非线性增加或者减小，从而出现较大的累积电流误差，使得全数字锁相环的频率锁定速度较慢。
针对上述问题，目前尚未有有效的技术解决方案。
发明内容
本申请实施例的目的在于提供一种数模转换电路及全数字锁相环，可以降低由于电流输入线的寄生电阻导致的累积电流误差。
本申请实施例提供了一种数模转换电路，包括：
多条电流输入线；
至少一个电流镜阵列，每一所述电流镜阵列包括M行N列的多个电流镜单元，N为偶数；每一行电流镜单元的电流输入端分别与一条电流输入线连接，不同行电流镜单元连接不同的电流输入线；每一电流镜单元的电流输出端分别与电流输出线连接；
控制模块，其分别与每一所述电流镜单元的控制端连接，以控制每一所述电流镜单元相对所述电流输出线打开或者关闭；
所述控制模块用于控制每一所述电流镜阵列内每一行的N个电流镜单元每次以2个电流镜单元为一组进行依次打开，使得所述电流输出线输出的电流增大量位于预设阈值范围；或者用于控制每一所述模数转换模块内每一行的N个电流镜单元每次以2个电流镜单元为一组进行依次关闭，使得所述电流输出线输出的电流减小量位于预设阈值范围。
可选地，在本申请实施例所述的数模转换电路中，每一组的2个电流镜单元位于同一行，每一组的2个电流镜单元关于所在行的中点对称。
可选地，在本申请实施例所述的数模转换电路中，每所述控制模块用于控制每一行的N个电流镜单元以中间到两端的顺序对各组电流镜单元进行依次打开。
本申请实施例通过采用将每一行的多个电流镜单元分为两个一组，且同一组的2个电流镜单元关于该行的中点对称，使得在依次打开该行的多个电流镜单元的时候，可以使得电流增大量始终保持在一个均值附近上下跳动，从而可以提高该数模转换电路对输出电流调整的线性度，可以避免出现较大的累积电流误差。
可选地，在本申请实施例所述的数模转换电路中，每所述控制模块用于控制每一行的N个电流镜单元以两端到中间的顺序对各组电流镜单元进行依次打开。
可选地，在本申请实施例所述的数模转换电路中，每相邻两行电流镜单元中的一行以中间到两端的顺序对各组电流镜单元进行依次打开，另一行以两端到中间的顺序对各组电流镜单元进行依次打开。
本申请实施例通过采用将每一行的多个电流镜单元分为两个一组，且同一组的2个电流镜单元关于该行的中点对称，使得在依次关闭或打开该行的多个电流镜单元的时候，可以使得电流改变量始终保持在一个均值附近上下跳动，从而可以提高该数模转换电路对输出电流调整的线性度，可以避免出现较大的累积电流误差。
可选地，在本申请实施例所述的数模转换电路中，每所述控制模块用于控制每一行的N个电流镜单元以中间到两端的顺序对各组电流镜单元进行依次关闭。
本申请实施例通过采用将每一行的多个电流镜单元分为两个一组，且同一组的2个电流镜单元关于该行的中点对称，使得在依次关闭该行的多个电流镜单元的时候，可以使得电流减小量始终保持在一个均值附近上下跳动，从而可以提高该数模转换电路对输出电流调整的线性度，可以避免出现较大的累积电流误差。
可选地，在本申请实施例所述的数模转换电路中，每所述控制模块用于控制每一行的N个电流镜单元以两端到中间的顺序对各组电流镜单元进行依次关闭。
可选地，在本申请实施例所述的数模转换电路中，每相邻两行电流镜单元中的一行以中间到两端的顺序对各组电流镜单元进行依次关闭，另一行以两端到中间的顺序对各组电流镜单元进行依次关闭。
可选地，在本申请实施例所述的数模转换电路中，每所述电流镜单元包括：
一电流镜；
一第一开关管，其输入端与所述电流镜的输出端连接，其输出端与电流输出线连接，其栅极接入控制信号；
一第二开关管，其输入端与所述电流镜的输出端连接，其输出端与接地线连接，所述第一开关管与所述第二开关管的开关状态相反。
可选地，在本申请实施例所述的数模转换电路中，每所述第一开关管以及所述第二开关管均为PMOS管；
所述控制模块包括多个第一与非门以及多个反相器，所述多个第一与非门与所述多个反相器的数量相同，所述多个第一与非门的数量与所述数模转换电路的电流镜单元的数量相同且一一对应；
所述第一与非门的输出端与对应的电流镜单元的第一开关管的栅极连接，所述第一与非门的输出端通过一所述反相器与对应的电流镜单元的第二开关管的栅极连接，所述第一与非门的第一输入端用于接入M位的行控制信号，所述第一与非门的第二输入端用于接入N位的列控制信号。
可选地，在本申请实施例所述的数模转换电路中，每所述行控制信号为M位的行温度计码，所述列控制信号为N位的列温度计码。
可选地，在本申请实施例所述的数模转换电路中，每所述第一开关管以及所述第二开关管为NMOS管；
所述控制模块包括多个第一与门以及多个反相器，所述多个第一与门与所述多个反相器的数量相同，所述多个第一与门的数量与所述数模转换电路的电流镜单元的数量相同且一一对应；
所述第一与门的输出端与对应的电流镜单元的第一开关管的栅极连接，所述第一与门的输出端通过一所述反相器与对应的电流镜单元的第二开关管的栅极连接，所述第一与门的第一输入端用于接入M位的行控制信号，所述第一与门的第二输入端用于接入N位的列控制信号。
第二方面，本申请实施例还提供了一种全数字锁相环，包括：数字环路滤波器、反馈调节输出电路、数模转换电路以及数字控制振荡器；
所述数字环路滤波器、反馈调节输出电路、数模转换电路以及数字控制振荡器依次连接；所述数模转换电路用于根据所述反馈调节输出电路输出的控制信号进行输出电流的大小的调节；
所述数模转换电路为上述任一项所述的数模转换电路。
本申请实施例中的数模转换电路采用将2个电流镜单元作为一组进行打开或者关闭，从而可以使得作为一组的2个电流镜单元对应的电流减小量或者电流增大量可控在预设阈值范围内，从而避免了线性增加或者减小温度计码会带来的电流非线性增加或者减小，从而避免出现较大的累积电流误差，从而可以提高该全数字锁相环的频率锁定速度。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1是本申请一些实施例中的一种数模转换电路的结构示意图。
图2是本申请一些实施例中的一种数模转换电路的电流镜单元的打开顺序示意图。
图3是本申请一些实施例中的一种数模转换电路的电流镜单元的关闭顺序示意图。
图4是本申请一些实施例中的一种数模转换电路的电路结构图。
图5是本申请一些实施例中的一种数模转换电路的一种结构示意图。
图6是本申请一些实施例中的一种全数字锁相环的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
在本申请的描述中，需要说明的是，术语“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
本申请实施例提供了一种数模转换电路及全数字锁相环。全数字锁相环，包括：数字环路滤波器、反馈调节输出电路、数模转换电路以及数字控制振荡器；所述数字环路滤波器、反馈调节输出电路、数模转换电路以及数字控制振荡器依次连接；所述数模转换电路用于根据所述反馈调节输出电路输出的控制信号进行输出电流的大小的调节。
而该数模转换电路包括：多条电流输入线；至少一个电流镜阵列，每一所述电流镜阵列包括M行N列分布的多个电流镜单元，N为偶数；每一电流镜单元的电流输入端分别与一电流输入线连接，不同行的电流镜单元连接不同的电流输入线，每一电流镜单元的电流输出端分别与电流输出线连接；控制模块，其分别与每一所述电流镜单元的控制端连接，以控制每一所述电流镜单元相对所述电流输出线打开或者关闭；所述控制模块用于控制每一所述模数转换模块内每一行的N个电流镜单元每次以2个电流镜单元为一组进行依次打开，使得所述电流输出线输出的电流增大量位于所述预设阈值范围；或者用于控制每一所述电流镜阵列内每一行的N个电流镜单元每次以2个电流镜单元为一组进行依次关闭，使得所述电流输出线输出的电流减小量位于所述预设阈值范围。
在该全数字锁相环的环路频率锁定过程中，反馈调节输出电路会线性增加或者减小其输出的控制码(温度计码)的大小，由此线性调节该数模转换电路输出给该数字控制振荡器的电流大小，但是，由于电流输入线的长度一般较长，因此，导致每个电流镜单元的栅源电压Vgs不一致，从而使得关闭或者打开每个电流镜的电流改变量差距较大，而正是由于本申请中的数模转换电路采用将2个电流镜单元作为一组进行打开或者关闭，从而可以使得作为一组的2个电流镜单元对应的电流减小量或者电流增大量可控在预设阈值范围内，从而避免了线性增加或者减小温度计码会带来的电流非线性增加或者减小，从而避免出现较大的累积电流误差，从而可以提高该全数字锁相环的频率锁定速度。
下面结合附图对本申请提供的数模转换电路及全数字锁相环进行详细介绍。
请参照图1，图1是本申请一些实施例中的一种数模转换电路的结构示意图。其中，该数模转换电路，包括：多条电流输入线Iin、至少一个电流镜阵列10以及控制模块20。其中，该电流镜阵列10包括多个呈M行N列阵列分布的电流镜单元11。每一电流镜单元11的电流输入端分别与一电流输入线Iin连接，不同行的电流镜单元连接不同的电流输入线Iin，每一电流镜单元11的电流输出端分别与电流输出线Iout连接；同一行电流镜单元11共用一条电流输入线Iin。控制模块20分别与每一电流镜单元11的控制端连接，以控制每一电流镜单元11相对所述电流输出线Iout打开或者关闭，从而对应增大或者减小电流输出线Iout的输出电流。
其中，该控制模块20用于控制每一电流镜阵列10内电流镜单元11每次以2个电流镜单元11为一组进行依次打开，使得电流输出线Iout输出的电流增大量位于预设阈值范围，或者用于控制每一电流镜阵列10内电流镜单元11每次以2个电流镜单元11为一组进行依次关闭，使得所述电流输出线Iout输出的电流减小量位于所述预设阈值范围，例如，该预设阈值范围可以设定为1.9Im至2.1Im之间，其中，Im为一个电流镜单元关闭或者打开时的电流的期望减小量或者增大量。
本申请实施例通过将2个电流镜单元11作为一组进行打开或者关闭，使得所述电流输出线Iout输出的电流减小量位于所述预设阈值范围，使得每次打开或者关闭一组电流镜单元的电流改变量比较接近，从而可以提高该数模转换电路对输出电流调整的线性度，可以避免出现较大的累积电流误差。
在一些实施例中，可以对每一个电流镜阵列10的电流镜单元11单独进行打开或者关闭时，电流输出线Iout的电流改变量进行测量，然后将该电流镜阵列10的多个电流镜单元11进行分组得到多个组合，打开该电流镜阵列的每一组合的电流增大量尽量相同或者接近，从而使得打开任意一组的2个电流镜单元时，电流输出线Iout的电流增大量均位于预设阈值范围内。关闭任意一组的2个电流镜单元时，电流输出线的电流减小量均位于预设阈值范围内。例如，预设阈值范围为1.9Im至2.1Im，其中，Im为＝5uA时，该预设阈值范围设置为9.5uA-10.5uA。当然，在设置组合时，尽量让每一组的2个电流镜单元位于同一行内，当然不位于同一行也是可行的。该多组电流镜单元的电流增大量或者电流减小量的值越接近，效果越好。
可以理解地，由于电流输入线Iout的寄生电阻，使得该同一行的电流镜单元11的源极电压从一端到另一端呈逐渐减小的趋势，因此，通过将同一行的中点对称的2个电流镜单元11设置为一组，使得该多组电流镜单元11对应的电流增大量相对于比较接近，均位于该预设阈值范围内，也便于进行打开或者关闭时的控制。
本申请实施例通过采用将每一行的多个电流镜单元11分为两个一组，且同一组的2个电流镜单元11关于该行的中点对称，使得在依次打开该行的多个电流镜单元11的时候，可以使得电流增大量始终保持在一个均值附近上下跳动，从而可以提高该数模转换电路对输出电流调整的线性度，可以避免出现较大的累积电流误差。
在一些实施例中，可以将列数N设置为偶数值，将同一行的关于中点对称的2个电流镜单元11设置为一组，该控制模块20用于控制每一行的N个电流镜单元11以中间到两端的顺序对各组的电流镜单元11进行依次打开。对于同一组的2个电流镜单元11，其打开顺序不受限制。
在一些实施例中，可以将列数N设置为偶数值，将同一行的关于中点对称的2个电流镜单元11设置为一组。该控制模块20用于控制每一行的N个电流镜单元11以两端到中间的顺序对每一组的电流镜单元11进行依次打开。对于同一组的2个电流镜单元11，其打开顺序不受限制。
在一些实施例中，可以将列数N设置为偶数值，将同一行的关于中点对称的2个电流镜单元11设置为一组。该控制模块20用于控制每一行的N个电流镜单元11以中间到两端的顺序对每一组的电流镜单元11进行依次关闭。对于同一组的2个电流镜单元11，其关闭顺序不受限制。
本申请实施例通过采用将每一行的多个电流镜单元11分为两个一组，且同一组的2个电流镜单元11关于该行的中点对称，使得在依次关闭该行的多个电流镜单元11的时候，可以使得电流减小量始终保持在一个均值附近上下跳动，从而可以提高该数模转换电路对输出电流调整的线性度，可以避免出现较大的累积电流误差。
在一些实施例中，可以将列数N设置为偶数值，将同一行的关于中点对称的2个电流镜单元11设置为一组。该控制模块20用于控制每一行的N个电流镜单元11以两端到中间的顺序对每一组的电流镜单元11进行依次关闭。
在一些实施例中，如图2所示，可以将列数N设置为偶数值，将同一行的关于中点对称的2个电流镜单元11设置为一组。相邻两行电流镜单元11中的一行以中间到两端的顺序对每一组的电流镜单元11进行依次打开，另一行以两端到中间的顺序对各组的电流镜单元11进行依次打开。在图2中，每一个电流镜单元11中的数字标示其打开顺序，例如，对于该电流镜阵列的最下面一行，先打开中点左边标记为0的电流镜单元，然后打开中点左边标记为1的电流镜单元，然后打开标记为2的电流镜单元，然后打开标记为3的电流镜单元，直至将该行的所有电流镜单元均打开，然后对该电流镜阵列的下面的倒数第二行进行打开操作，由于下面的第一行是中间到两端的顺序，因此，下面的第二行则采用从两端到中间的顺序，然后依次交替将各行的电流镜单元均打开。当然，可以理解地，从上至下进行依次打开也是可行的。
累积误差可以用INL(Integral Non-linearity积分非线性度)来表示，INL＝(电流镜的实际电流值改变量-电流值期望改变量)/电流值期望改变量。以下是对一个8行16列的电流镜单元阵列按照中间往两端进行打开一行的电流镜单元时的实测电流增量情况表：
电流增量(uA) INL
5(期望电流增量)
5.2 4％
4.8 -4％
5.4 8％
4.6 -8％
5.6 12％
4.4 -12％
5.8 16％
4.2 -16％
6 20％
4 -20％
6.2 24％
3.8 -24％
6.4 28％
3.6 -28％
6.6 32％
可以看出，其从单个电流镜单元来看，每一个电流镜单元对应的电流增量在5A上下来回跳动，如果以两个电流镜为一组看，该一组的两个电流镜的电流增量之和约等于10uA。
在一些实施例中，如图3所示，可以将列数N设置为偶数值，将同一行的关于中点对称的2个电流镜单元11设置为一组。相邻两行电流镜单元11中的一行以中间到两端的顺序对每一组的电流镜单元11进行依次关闭，另一行以两端到中间的顺序对各组的电流镜单元11进行依次关闭。在图3中，每一个电流镜单元11中的数字标示其关闭顺序，例如，对于该电流镜阵列的最下面一行，先关闭中点左边标记为0的电流镜单元，然后关闭中点左边标记为1的电流镜单元，然后关闭标记为2的电流镜单元，然后关闭标记为3的电流镜单元，直至将该行的所有电流镜单元均关闭，然后对该电流镜阵列的下面的倒数第二行进行关闭操作，由于下面的第一行是中间到两端的顺序，因此，下面的第二行则采用从两端到中间的顺序，然后依次交替将各行的电流镜单元均关闭。当然，可以理解地，从上至下进行依次关闭也是可行的。
具体地，该每一电流镜单元11包括电流镜111、第一开关管T1以及第二开关管T2。其中，该电流镜111的输入端与电流输入线Iin连接，该电流镜111的输出端分别与第一开关管T1的输入端以及第二开关管T2的输入端连接，该电流镜111包括P沟道场效应晶体管P0，该P沟道场效应晶体管P0的源极与电流输入线Iin连接，P沟道场效应晶体管P0漏极分别与第一开关管T1的输入端以及第二开关管T2的输入端连接。该P沟道场效应晶体管P0的栅极与第一电压信号线pbias连接。该第一电压信号线pbias提供的电压可以根据需要进行调整，从而进一步增大该模数转换单元的电流镜单元11的输出电流的范围。
该第一开关管T1的输出端与电流输出线连接，第二开关管T2的输出端与接地线Gnd连接。第一开关管T1的栅极接入第一控制信号；第二开关管T2的栅极接入第二控制信号，第一开关管T1以及第二开关管T2的开关状态相反，当该电流镜单元11对电流输出线打开时，该第一开关管T1打开，该第二开关管T2关闭，当该电流镜单元11对电路输出线关闭时，该第一开关管T1关闭，该第二开关管T2打开。其中，该第一开关管T1以及第二开关管T2可以为PMOS管，或者该第一开关管T1以及第二开关管T2可以为NMOS管。
其中，如图4所示，当该第一开关管T1以及所述第二开关管T2为PMOS管时；该控制模块20包括多个第一与非门U1以及多个反相器U2，第一与非门U1的数量与反相器U2的数量相等，该多个第一与非门U1与该多个反相器U2一一对应，该第一与非门U1的数量与该数模转换电路内的电流镜单元11的数量相同且一一对应。其中，每一第一与非门U1的输出端与对应的电流镜单元11的第一开关管T1的栅极连接，所述第一与非门U1的输出端通过一所述反相器U2与对应的电流镜单元11的第二开关管T2的栅极连接，每一第一与非门U1的第一输入端接入M位的行温度计码，每一第一与非门U1的第二输入端分别接入N位的列温度计码。
其中，该控制模块20可以通过数字振荡解码器输出的温度计码，其中该温度计码分为N位的列温度计码以及M位的行温度计码。该数字振荡解码器的两个输出端分别输出N位的列温度计码以及M位的行温度计码，也即是该数字振荡解码器分别与该多个第一与非门U1的第一输入端以及第二输入端连接。因此，可以通过对数字振荡解码器输出的温度计码进行增大或者减小操作，从而实现对该电流镜阵列的多个电流镜单元的状态进行控制。当电流镜阵列的数量为L个时，该L个电流镜阵列的列号为：col<(N-1):0>，即是N-1到0。该多个电流镜阵列的行号需要进行连续设置，列号不变。例如，第一个电流镜阵列的列号为col<(N-1):0>，第二个电流镜阵列的列号为col<N-1:0>，而该L个电流镜阵列的行号为连续设置的,行号表达式是row<M*L-1:(L-1)*M>。
如果该N＝16，M＝8，L＝1，代表行码为8位温度计码，列码为16位温度计码，且位于L＝1的第一阵列,即温度计码为Row code＝Row<8:0>，Col code＝col<15:0>；当col<15:0>＝00000000,00000001，Row<8:0>＝00000011，也即是列温度计码为00000000,00000001，行温度计码为00000011，对应的，列号为1，行号为2的电流镜单元打开，并向电流输出线输出电流。例如，如图5所示，该数模转换电路具有4个电流镜阵列，其列号设置以及行号设置如图5所示。
当然，可以理解地，在一些实施例中，当该第一开关管T1以及所述第二开关管T2为NMOS管时。控制模块20包括多个第一与门以及多个反相器，第一与门的输出端与对应的电流镜单元的第一开关管的栅极连接，第一与门的输出端通过一所述反相器与对应的电流镜单元的第二开关管的栅极连接，每一所述第一与门的第一输入端接入M位的行温度计码，每一所述第一与门的第二输入端分别接入N位的列温度计码。
请参照图6所示，图6是本申请一些实施例中的一种全数字锁相环的结构示意图，全数字锁相环电路可以包括数模转换电路501、数字控制振荡器502、环路分频电路503、时间数字转换器504、同步串行及调制电路505，加法器506、数字环路滤波器507、反馈调节输出电路508以及相位锁定输出电路509。数模转换电路501上述任意实施例中的数模转换电路。
其中，时间数字转换器504与环路分频电路503耦接，时间数字转换器504以参考信号REF_CLK和锁定反馈信号FB_CLK为输入，对参考信号REF_CLK以及锁定反馈信号FB_CLK进行转换，分别得到所述参考信号REF_CLK和锁定反馈信号FB_CLK对应的相位信息，并对所述相位信息进行比较，输出对应所述参考信号REF_CLK与所述锁定反馈信号FB_CLK的相位差TDC_CODE。
在具体实施中，同步串行及调制电路505可以以频率命令字信号FCW为输入，输出用于抵消噪声误差的噪声误差信号。其中，所述频率命令字信号FCW可以包括整数分频值以及小数分频值，所述噪声误差信号可以包括噪声误差抵消量。
在具体实施中，所述同步串行及调制电路505可以包括同步串行控制器以及第一∑Δ调制器，所述同步串行控制器适于根据所述频率命令字信号FCW控制所述全数字锁相环系统按照所述整数分频值以及小数分频值确定的频率进行调制；所述第一∑Δ调制器适于以所述小数分频值为输入，生成对应所述小数分频值的噪声误差抵消量。
需要说明的是，在具体实施中，所述频率命令字信号FCW还可以用于全数字锁相环系统中的环路分频电路503，加法器506，数字环路滤波器507，反馈调节输出电路508以及相位锁定输出电路509，从而控制所述全数字锁相环系统，使得所述全数字锁相环系统配置在期望的工作频率内。
在具体实施中，加法器506分别与所述时间数字转换器504以及所述同步串行及调制电路505耦接，所述加法器506适于以所述相位差TDC_CODE以及所述同步串行及调制电路505输出的噪声误差信号为输入，对所述相位差TDC_CODE以及所述噪声误差信号确定的噪声误差抵消量进行相加或相减，以生成相位误差PHASE_ERROR，生成的所述相位误差PHASE_ERROR输入所述数字环路滤波器507。
在具体实施中，所述相位锁定输出电路509与所述时间数字转换器504耦接，所述相位锁定输出电路509适于根据所述时间数字转换器504输出的相位差TDC_CODE输出相位锁定输出信号，所述相位锁定输出信号用于指示所述全数字锁相环电路的相位锁定完成。
在具体实施中，数字环路滤波器507与所述加法器506耦接，所述数字环路滤波器507可以包括比例路径以及积分路径，所述比例路径用于追踪所述相位误差PHASE ERROR的相位变化，所述积分路径用来追踪所述相位误差PHASE ERROR的长期频率漂移。所述数字环路滤波器507适于根据预设的参数，对所述相位误差PHASE ERROR进行过滤，并输出对应的整数信号与分数信号。
在具体实施中，反馈调节输出电路508与所述数字环路滤波器507耦接，所述反馈调节输出508可以包括数控振荡解码器5081以及第二∑Δ调制器5082，所述数控振荡解码器5081适于以所述整数信号为输入，输出第一控制信号，所述第二∑Δ调制器5082适于以所述分数信号为输入，输出第二控制信号，所述第一控制信号以及所述第二控制信号分别用于调节所述数模转换电路501输出电流大小。
在本实施例中，该数控振荡解码器5081可以为温度计码解码器，该温度计码计码器基于该数字环路滤波器507输出的整数信号输出对应的温度计码，从而控制该数模转换电路501的各个电流镜单元的开关状态，从而调整其电流输出线输出的电流大小。该温度计码解码器通过调整温度计码来调整数模转换电路的输出电流时，可以通过增大或者减小两个计码作为一次调节，从而使得每次调节的电流改变量趋于相等，可以提高该数模转换电路对输出电流调整的线性度，可以避免出现较大的累积电流误差，进而可以提高频率锁定的速度。
当然，可以理解地，在每次调节时，每次温度计码增大或者减小一个计码作为一次调节也是可以的，由于每两个作为一组被打开或者关闭的电流镜单元的电流改变量位于预设阈值范围内，从而可以避免出现较大的累积电流误差，进而可以提高频率锁定的速度。
其中，该数字控制振荡器502与数模转换电路501耦接，数字控制振荡器502适于基于数模转换电路501提供的电压，生成振荡信号并输出。
在具体实施中，环路分频电路503适于根据在参考信号REF_CLK的频率周期内，数字控制振荡器502输出的振荡信号的数量，以及参考信号REF_CLK的上升沿是否到来，输出对应的锁定反馈信号FB_CLK。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (13)

1.一种数模转换电路，其特征在于，包括：
多条电流输入线；
至少一个电流镜阵列，每一所述电流镜阵列包括M行N列的多个电流镜单元，N为偶数；每一行电流镜单元的电流输入端分别与一条电流输入线连接，不同行电流镜单元连接不同的电流输入线；每一电流镜单元的电流输出端分别与电流输出线连接；
控制模块，其分别与每一所述电流镜单元的控制端连接，以控制每一所述电流镜单元相对所述电流输出线打开或者关闭；
所述控制模块用于控制每一所述电流镜阵列内每一行的N个电流镜单元每次以2个电流镜单元为一组进行依次打开，使得所述电流输出线输出的电流增大量位于预设阈值范围；或者用于控制每一所述模数转换模块内每一行的N个电流镜单元每次以2个电流镜单元为一组进行依次关闭，使得所述电流输出线输出的电流减小量位于预设阈值范围。
2.根据权利要求1所述的数模转换电路，其特征在于，每一组的2个电流镜单元位于同一行，每一组的2个电流镜单元关于所在行的中点对称。
3.根据权利要求2所述的数模转换电路，其特征在于，所述控制模块用于控制每一行的N个电流镜单元以中间到两端的顺序对各组电流镜单元进行依次打开。
4.根据权利要求2所述的数模转换电路，其特征在于，所述控制模块用于控制每一行的N个电流镜单元以两端到中间的顺序对各组电流镜单元进行依次打开。
5.根据权利要求2所述的数模转换电路，其特征在于，相邻两行电流镜单元中的一行以中间到两端的顺序对各组电流镜单元进行依次打开，另一行以两端到中间的顺序对各组电流镜单元进行依次打开。
6.根据权利要求2所述的数模转换电路，其特征在于，所述控制模块用于控制每一行的N个电流镜单元以中间到两端的顺序对各组电流镜单元进行依次关闭。
7.根据权利要求2所述的数模转换电路，其特征在于，所述控制模块用于控制每一行的N个电流镜单元以两端到中间的顺序对各组电流镜单元进行依次关闭。
8.根据权利要求2所述的数模转换电路，其特征在于，相邻两行电流镜单元中的一行以中间到两端的顺序对各组电流镜单元进行依次关闭，另一行以两端到中间的顺序对各组电流镜单元进行依次关闭。
9.根据权利要求1-8任一项所述的数模转换电路，其特征在于，所述电流镜单元包括：
一电流镜；
一第一开关管，其输入端与所述电流镜的输出端连接，其输出端与电流输出线连接，其栅极接入控制信号；
一第二开关管，其输入端与所述电流镜的输出端连接，其输出端与接地线连接，所述第一开关管与所述第二开关管的开关状态相反。
10.根据权利要求9所述的数模转换电路，其特征在于，所述第一开关管以及所述第二开关管均为PMOS管；
所述控制模块包括多个第一与非门以及多个反相器，所述多个第一与非门与所述多个反相器的数量相同，所述多个第一与非门的数量与所述数模转换电路的电流镜单元的数量相同且一一对应；
所述第一与非门的输出端与对应的电流镜单元的第一开关管的栅极连接，所述第一与非门的输出端通过一所述反相器与对应的电流镜单元的第二开关管的栅极连接，所述第一与非门的第一输入端用于接入M位的行控制信号，所述第一与非门的第二输入端用于接入N位的列控制信号。
11.根据权利要求10所述的数模转换电路，其特征在于，所述行控制信号为M位的行温度计码，所述列控制信号为N位的列温度计码。
12.根据权利要求9所述的数模转换电路，其特征在于，所述第一开关管以及所述第二开关管为NMOS管；
所述控制模块包括多个第一与门以及多个反相器，所述多个第一与门与所述多个反相器的数量相同，所述多个第一与门的数量与所述数模转换电路的电流镜单元的数量相同且一一对应；
所述第一与门的输出端与对应的电流镜单元的第一开关管的栅极连接，所述第一与门的输出端通过一所述反相器与对应的电流镜单元的第二开关管的栅极连接，所述第一与门的第一输入端用于接入M位的行控制信号，所述第一与门的第二输入端用于接入N位的列控制信号。
13.一种全数字锁相环，其特征在于，包括：数字环路滤波器、反馈调节输出电路、数模转换电路以及数字控制振荡器；
所述数字环路滤波器、反馈调节输出电路、数模转换电路以及数字控制振荡器依次连接；所述数模转换电路用于根据所述反馈调节输出电路输出的温度计码进行输出电流的大小的调节；
所述数模转换电路为权利要求1-12任一项所述的数模转换电路。
CN202010932031.6A 2020-09-07 2020-09-07 数模转换电路及全数字锁相环 Pending CN112039527A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010932031.6A CN112039527A (zh) 2020-09-07 2020-09-07 数模转换电路及全数字锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010932031.6A CN112039527A (zh) 2020-09-07 2020-09-07 数模转换电路及全数字锁相环

Publications (1)

Publication Number Publication Date
CN112039527A true CN112039527A (zh) 2020-12-04

Family

ID=73585702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010932031.6A Pending CN112039527A (zh) 2020-09-07 2020-09-07 数模转换电路及全数字锁相环

Country Status (1)

Country Link
CN (1) CN112039527A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1467489A1 (en) * 2003-04-07 2004-10-13 STMicroelectronics S.r.l. Method of generating a switching sequence for an unary array of conducting branches and a relative thermometrically decoded digital-to-analog converter
US20070126616A1 (en) * 2005-12-07 2007-06-07 Min Hyung Cho Dynamically linearized digital-to-analog converter
CN101694843A (zh) * 2009-10-21 2010-04-14 无锡安芯半导体有限公司 电流舵型数模转换器的高位电流源单元非平衡设计方法
CN102447476A (zh) * 2010-09-30 2012-05-09 珠海全志科技股份有限公司 电流舵型数模转换器
WO2012151144A1 (en) * 2011-05-03 2012-11-08 Microchip Technology Incorporated Switch sequencing for code-range-specific linearity improvement in digital-to-analog converters
CN103840832A (zh) * 2014-02-21 2014-06-04 上海华力微电子有限公司 具有毛刺抑制能力的电流舵型数模转换电路
CN103959655A (zh) * 2011-12-06 2014-07-30 三星电子株式会社 数模转换装置和方法
KR20140128573A (ko) * 2013-04-29 2014-11-06 한국과학기술원 디지털 아날로그 컨버터의 정적 선형성 향상을 위한 분할 계층적 대칭 스위칭 기법 및 그를 위한 장치
CN107704647A (zh) * 2017-08-18 2018-02-16 杰华特微电子（张家港）有限公司 电流数模转换器及其布局方法
CN107947798A (zh) * 2017-10-11 2018-04-20 灿芯创智微电子技术（北京）有限公司 电流舵型数模转换器高位电流源单元开关解码电路及方法
CN110061737A (zh) * 2019-04-26 2019-07-26 海光信息技术有限公司 相位锁定检测输出电路及全数字锁相环系统

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1467489A1 (en) * 2003-04-07 2004-10-13 STMicroelectronics S.r.l. Method of generating a switching sequence for an unary array of conducting branches and a relative thermometrically decoded digital-to-analog converter
US20070126616A1 (en) * 2005-12-07 2007-06-07 Min Hyung Cho Dynamically linearized digital-to-analog converter
CN101694843A (zh) * 2009-10-21 2010-04-14 无锡安芯半导体有限公司 电流舵型数模转换器的高位电流源单元非平衡设计方法
CN102447476A (zh) * 2010-09-30 2012-05-09 珠海全志科技股份有限公司 电流舵型数模转换器
WO2012151144A1 (en) * 2011-05-03 2012-11-08 Microchip Technology Incorporated Switch sequencing for code-range-specific linearity improvement in digital-to-analog converters
CN103959655A (zh) * 2011-12-06 2014-07-30 三星电子株式会社 数模转换装置和方法
KR20140128573A (ko) * 2013-04-29 2014-11-06 한국과학기술원 디지털 아날로그 컨버터의 정적 선형성 향상을 위한 분할 계층적 대칭 스위칭 기법 및 그를 위한 장치
CN103840832A (zh) * 2014-02-21 2014-06-04 上海华力微电子有限公司 具有毛刺抑制能力的电流舵型数模转换电路
CN107704647A (zh) * 2017-08-18 2018-02-16 杰华特微电子（张家港）有限公司 电流数模转换器及其布局方法
CN107947798A (zh) * 2017-10-11 2018-04-20 灿芯创智微电子技术（北京）有限公司 电流舵型数模转换器高位电流源单元开关解码电路及方法
CN110061737A (zh) * 2019-04-26 2019-07-26 海光信息技术有限公司 相位锁定检测输出电路及全数字锁相环系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
ALEKSEI I. KONSTANTINOV: "Switching Sequences for a Systematic Error Compensation in Unary DACs", 《IEEE》 *
JOSE BASTOS: "A 12-Bit Intrinsic Accuracy High-Speed CMOS DAC", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
T.MIKI: "An 80-MHz 8-bit CMOS D/A converter", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
YONGHUA CONG: "Switching Sequence Optimization for Gradient Error Compensation in Thermometer-Decoded DAC Arrays", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: ANALOG AND DIGITAL SIGNAL PROCESSING》 *

Similar Documents

Publication Publication Date Title
CN107807511B (zh) 校正设备和方法、校正设备制造方法和集成电路构造方法
US7760124B2 (en) System and method for A/D conversion
US7385453B2 (en) Precision oscillator having improved temperature coefficient control
US9231519B2 (en) Temperature compensation for oscillator
US8664986B2 (en) System, method and emulation circuitry useful for adjusting a characteristic of a periodic signal
US5363419A (en) Dual phase-locked-loop having forced mid range fine control zero at handover
US8659362B2 (en) Relaxation oscillator circuit with reduced sensitivity of oscillation frequency to comparator delay variation
US8188797B2 (en) Adjustable electrical components formed from arrays of differential circuit elements
KR20040066281A (ko) 공정의 변화에 따라서 클럭신호의 듀티 사이클을 보정하는듀티 사이클 보정회로를 구비하는 반도체 장치
KR20140011404A (ko) 디지털-아날로그 컨버터들에서 스위칭 글리치들을 스케일링하는 보상 전류 셀
US7649425B2 (en) Programmable precision oscillator
CN109696821A (zh) 两级数字时间转换器
CN116015285B (zh) 一种基于步进ldo校正tdc延迟步进的方法及装置
CN102013892A (zh) 一种用于电流舵数模转换器电流源的动态校正电路
CN111064358B (zh) 一种具有自校准功能且电流可编程的电荷泵电路
US20080036635A1 (en) Digital-to-analog converter and method thereof
KR20210152360A (ko) 디지털-시간 변환기 회로 및 이의 구동 방법
JP2012114716A (ja) Ｔｄｃ装置とｔｄｃのキャリブレーション方法
US7461285B2 (en) Programmable resistor array having current leakage control
CN112039527A (zh) 数模转换电路及全数字锁相环
CN110311555B (zh) 一种数字积分差分型低压线性稳压器及其控制方法
CN114710154B (zh) 基于时分复用增益校准的开环小数分频器和时钟系统
CN113131868B (zh) 数字调节振荡器
EP1553702B1 (en) Digital circuit having a delay circuit for clock signal timing adjustment
CN112003614B (zh) 一种dds输出补偿电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination