CN111512551A - 通过自动性能调整进行抖动消除 - Google Patents

通过自动性能调整进行抖动消除 Download PDF

Info

Publication number
CN111512551A
CN111512551A CN201880083087.XA CN201880083087A CN111512551A CN 111512551 A CN111512551 A CN 111512551A CN 201880083087 A CN201880083087 A CN 201880083087A CN 111512551 A CN111512551 A CN 111512551A
Authority
CN
China
Prior art keywords
jitter
amount
current source
delay
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880083087.XA
Other languages
English (en)
Other versions
CN111512551B (zh
Inventor
时丹
魏方兴
M·J·艾伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111512551A publication Critical patent/CN111512551A/zh
Application granted granted Critical
Publication of CN111512551B publication Critical patent/CN111512551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
    • H03K5/065—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements using dispersive delay lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

描述了用于通过自动性能调整进行抖动消除的方法、系统和装置。在电子装置(例如，存储器装置)中的时钟分配系统内，抖动消除系统可以被配置为在输入时钟信号与输出时钟信号之间引入与所述时钟分配系统的电源电压成正比的延迟。响应于电源噪声，由所述抖动消除系统引入的所述延迟可能会相对于电源电压波动成正比地变化，因此可能会抵消由所述时钟分配系统的其它部件引入的所述延迟的波动，所述延迟的波动可能相对于所述电源电压波动成反比地变化。所述抖动消除系统内的控制部件可以执行算法以调整或调节由所述抖动消除系统引入的所述延迟，包括所述抖动消除系统对所述电源电压的波动的响应性。

Description

通过自动性能调整进行抖动消除
交叉引用
本专利申请要求什(Shi)等人在2017年12月28日提交的题为“通过自动性能调整进行抖动消除(Jitter Cancellation with Automatic Performance Adjustment)”的美国专利申请第15/857,157号的优先权，所述美国专利申请被转让给本申请的受让人并且通过引用方式全部明确地并入本文。
背景技术
下文总体上涉及抖动消除，并且更具体地涉及通过自动性能调整进行抖动消除。
在数字信号的背景中，抖动可以指代数字信号与期望时序特性的偏差，诸如相位、周期、脉冲宽度或占空比的偏差。例如，在具有上升沿和下降沿的时钟信号的背景中，抖动可以指代上升沿或下降沿与期望位置或理想位置在时间上的偏差。在一些情况下，抖动可以指代两个信号之间的失准，诸如一个时钟信号与另一个时钟信号之间的失准(例如，上升沿或下降沿在这两个时钟信号之间不同步或在这两个时钟信号之间偏移超出非期望量)。在电子电路中，可能的抖动源包含但不限于振荡器缺陷、热噪声和电源电压波动。抖动可能对包括存储器装置的电子装置的操作有害。
需要用于减轻包含存储器装置的电子装置的抖动的改进解决方案。
附图说明
图1示出了根据本公开的实施例的支持通过自动性能调整进行抖动消除的时钟分配系统的示例。
图2示出了根据本公开的实施例的支持通过自动性能调整进行抖动消除的抖动消除部件的示例。
图3示出了根据本公开的实施例的支持通过自动性能调整进行抖动消除的时钟分配系统的延迟曲线的示例。
图4示出了根据本公开的实施例的支持通过自动性能调整进行抖动消除的时钟分配系统的调整算法的示例。
图5示出了根据本公开的实施例的支持通过自动性能调整进行抖动消除的时钟分配系统的调整算法的示例。
图6示出了根据本公开的实施例的支持通过自动性能调整进行抖动消除的时钟分配系统的时序图的示例。
图7至9示出了根据本公开的实施例的用于通过自动性能调整进行抖动消除的方法。
具体实施方式
在诸如存储器装置之类的一些电子装置中，可以利用各种时钟信号来协调不同操作的时序。在一些情况下，除其它方面之外，电子装置还可以利用在电子装置的不同位置处的不同的时钟信号，并且不同的时钟信号可以基于参考时钟信号。例如，存储器装置可以包含利用数据选通的输入或输出接口，并且数据选通可以是基于参考时钟信号而生成的时钟信号。
在一些情况下，抖动可以指代两个信号之间的失准，诸如一个时钟信号与另一个时钟信号之间的失准(例如，上升沿或下降沿在这两个时钟信号之间不同步或在这两个时钟信号之间偏移超出非期望量)。随着时序要求变得更严格(例如，随着时序裕度缩小)，两个时钟信号之间的抖动(例如，失准)的有害影响可能会增加，这可能会导致面临另外的挑战和性能下降。因此，在用于存储器装置接口的数据选通的情况下，随着用于存储器装置接口的数据速率增大，数据选通与参考时钟信号之间的抖动的有害影响可能会加剧。例如，当存储器装置接口被配置为双倍数据速率(DDR)接口时，数据选通与参考时钟信号之间的抖动的有害影响可能会加剧。
两个时钟信号之间(例如，数据选通与参考时钟信号之间)的抖动可能至少部分地由于电源电压的波动而引起，所述波动可以称为电源噪声，因为此类波动可能会影响这两个时钟信号之间的延迟量。因此，用于减轻抖动的一些其它技术可以包含使用被配置为抑制电源噪声的电压调节器。然而，向电子装置添加电压调节器可能会增加电子装置消耗的电量，并且还可能在电子装置的功率状态(例如，省电模式与高性能模式)发生变化时增加等待时间。
本文描述的装置和技术可以有益地减少电子装置中的两个时钟信号之间的抖动，因此可以支持电子装置的改进的可靠性和数据速率。例如，在存储器装置的背景中，本文描述的装置和技术可以有益地减少数据选通信号与参考时钟信号之间的抖动，因此可以支持用于存储器装置的改进的可靠性和改进的读/写速度。此外，本文描述的装置和技术可以有益地避免可能由其它抖动减轻技术导致的增加的功率消耗和等待时间。
例如，如本文所述的抖动消除部件可以被引入两个时钟信号之间(例如，参考时钟信号与基于参考时钟信号的另一个时钟信号之间)的信号路径中，所述抖动消除部件被配置为将与电源电压成比例(即，成正比，而不是成反比)的延迟量引入所述信号路径中。至少总的来说，信号路径中的其它系统可能引入相对于电源电压成反比的延迟——例如，随着电源电压增加，信号路径中其它电路系统的速度可能会增大，因此由其它电路系统引入的延迟可能会减少——这可能会导致这两个时钟信号之间发生抖动。
通过引入与电源电压成正比并且因此响应于电源电压波动而成正比地变化的延迟，抖动消除部件可以抵消由信号路径中的其它电路系统可能引入的延迟的波动(例如，成反比波动)。此外，如本文所述，抖动消除控制部件可以执行算法以配置抖动消除部件(例如，调整由抖动消除部件引入信号路径中的抵消延迟量，或者另外或替代地，抖动消除部件对电源电压波动的响应性)以便调整或最小化这两个时钟信号之间的感测抖动量。
下面参考图1在包含抖动消除系统的时钟分配系统的示例的背景中、参考图2在抖动消除系统内的抖动消除部件的示例的背景中以及参考图3在用于包含抖动消除系统的时钟分配系统的示例性延迟曲线的背景中进一步描述了上文介绍的本公开的特征。然后，下面参考图4和5在可以由抖动消除控制部件执行的调整算法的示例的背景中以及参考图6在用于包含抖动消除系统的时钟分配系统的时序图的示例的背景中进一步描述了上文介绍的本公开的特征。经由涉及通过自动性能调整进行抖动消除的流程图来进一步示出并参考所述流程图描述了本公开的这些和其它特征(例如，图7至9)。
图1示出了根据本公开的各个实施例的支持通过自动性能调整进行抖动消除的时钟分配系统100的示例。时钟分配系统100可以包含第一延迟部件115、占空比调整器(DCA)120、抖动消除系统125、时钟树130、反馈延迟部件135、相位检测器140和第一延迟控制部件145。抖动消除系统125可以包含抖动测量部件150、抖动消除控制部件155和抖动消除部件160。
时钟分配系统100可以接收输入信号105，并且可以输出输出信号110。在一些情况下，输入信号105可以是时钟信号，诸如用于存储器装置或其它电子装置的参考时钟信号，并且输出信号110可以是基于时钟信号的延迟的时钟信号。例如，输出信号110可以是用于存储器装置的接口(诸如存储器装置的DDR输出接口)的数据选通信号。在一些情况下，时钟分配系统100可以在存储器装置或其它电子装置内接收输入信号105作为时钟树(图1中未示出)的一个分支。
时钟分配系统100可以包括反馈回路，所述反馈回路可以包含插置在输入信号105与输出信号110之间的正向路径(例如，正向时钟路径)以及反馈路径。时钟分配系统100可以被配置为将等于输入信号105的一个周期的倍数的总延迟量引入正向时钟路径中，并因此引入输入信号105与输出信号110之间。
例如，时钟分配系统100在一些情况下可以被配置为在输入信号105与输出信号110之间引入等于输入信号105的一个周期的总延迟量，在这种情况下，输出信号110可以具有与输入信号105的上升沿和下降沿同步的上升沿和下降沿。例如，等于输入信号105的一个周期的总延迟量可能是期望的，因为在输出信号110与输入信号105之间实现零延迟可能是不可行的(例如，由于输出信号110与输入信号105之间的物理距离)。然而，等于输入信号105的一个周期的总延迟量仅是一个示例。时钟分配系统100可以被配置为在输出信号110与输入信号105之间引入等于输入信号105的一个周期的倍数的总延迟量。
反馈回路的正向路径可以包含第一延迟部件115、DCA 120、抖动消除部件160和时钟树130。反馈回路的反馈路径可以包含反馈延迟部件135、相位检测器140、第一延迟控制部件145、抖动测量部件150。
第一延迟部件115可以接收输入信号105。在一些情况下，第一延迟部件115可以是包含在延迟锁定环(DLL)中的延迟线。第一延迟部件115可以包含任何数量的晶体管、二极管、电阻器或其它电子部件，并且可以被配置为将第一期望延迟量引入反馈回路的正向路径中。第一期望延迟量可以是由时钟分配系统100引入的总延迟量的任何分数，并且可以与时钟分配系统100的电源电压成反比。因此，因为电源电压的增加可能导致包含在第一延迟部件115中的电子部件的速度增大，所以电源电压的波动(即，时钟分配系统100的电源噪声)可能导致由第一延迟部件115引入的延迟量成反比地波动。
在一些示例中，时钟分配系统100可以包含DCA 120，所述DCA可以接收第一延迟部件115的输出并且可以输出具有不同占空比的信号。因此，在一些示例中，输出信号110可以具有与输入信号105不同的占空比，并且DCA 120可以被配置为引入占空比的差异。在一些示例中，可以不存在DCA 120。在包含DCA 120的示例中，因为电源电压的增加可能导致包含在DCA 120中的电子部件的速度增大，所以由DCA 120引入时钟分配系统100的正向路径中的延迟量可以与时钟分配系统100的电源电压成反比。
可以包含在抖动消除系统125中的抖动消除部件160可以接收DCA 120的输出(或者，在不存在DCA的示例中，可以接收第一延迟部件115的输出)。抖动消除部件160可以包含任何数量的晶体管、二极管、电阻器或其它电子部件，并且可以被配置为将第二期望延迟量引入反馈回路的正向路径中。第二期望延迟量可以是由时钟分配系统100引入的延迟总量的任何分数。
在一些情况下，第一延迟部件115和抖动消除部件160可以被配置为使得由第一延迟部件115引入的第一期望延迟量加上由抖动消除部件160引入的第二期望延迟量加上时钟分配系统100的正向路径中存在的任何其它延迟(例如，由DCA 120或时钟树130引入的延迟)等于输出信号110与输入信号105之间的期望延迟总量。此外，抖动消除部件160可以被配置为使得第二期望延迟量与时钟分配系统100的电源电压成比例。因此，电源电压的波动可能导致由抖动消除部件160引入的延迟量成正比波动。因此，在存在电源噪声的情况下，抖动消除部件160可以抵消由第一延迟部件115或时钟分配系统100的其它方面引入的抖动。
在一些示例中，时钟分配系统100可以在反馈回路的正向路径中包含时钟树，诸如时钟树130，并且输出信号110可以是时钟树130的输出的一个分支(存在各种其它分支，但是未在图1中示出)。在一些示例中，可以省略时钟树130。在包含时钟树130的示例中，因为电源电压的增加可能导致包含在时钟树130中的电子部件的速度增大，所以由时钟树130引入时钟分配系统100的正向路径中的延迟量可以与时钟分配系统100的电源电压成反比。
在反馈路径中，反馈延迟部件135可以接收输出信号110，并且可以输出反馈信号137，所述反馈信号可以是输出信号110的延迟版本。反馈延迟部件135可以包含任何数量的晶体管、二极管、电阻器或其它电子部件，并且可以被配置为将期望延迟量引入反馈回路的反馈路径中。
相位检测器140可以将反馈信号137的相位与输入信号105进行比较，以便确定反馈信号137与输入信号105之间的相位差。相位检测器140可以将反映相位差的信号输出到第一延迟控制部件145。第一延迟控制部件145可以基于相位差将控制信号输出到第一延迟部件115。由第一延迟部件115引入的第一期望延迟量可以是可配置的，并且第一延迟控制部件145可以基于由相位检测器140确定的相位差来配置第一延迟部件115(并且因此配置所得的第一期望延迟量)。
可以包含在抖动消除系统125中的抖动测量部件150可以确定反馈信号137与输入信号105之间的抖动量，所述抖动量还可以反映输出信号110与输入信号105之间的抖动量。在一些情况下，抖动测量部件150可以基于反馈信号137与输入信号105之间的时序差(诸如相位差或反馈信号137与输入信号105的上升沿或下降沿之间的偏移)来确定反馈信号137与输入信号105之间的抖动量。抖动测量部件150可以将反映反馈信号137与输入信号105之间的抖动的信号输出到抖动消除控制部件155。抖动消除控制部件155可以基于在反馈信号137与输入信号105之间测量的抖动来将控制信号输出到抖动消除部件160。
抖动消除部件160对诸如电源噪声之类的噪声的响应性(例如，电源电压的变化导致由抖动消除部件160引入的延迟根据其成正比地变化的比率)可以是可配置的，并且抖动消除控制部件155可以基于由抖动测量部件150测量的抖动量来配置抖动消除部件160(以及因此抖动消除部件160对电源噪声的响应性)。因此，抖动消除控制部件155可以自动调整或调节抖动消除部件160的性能。
应当理解，如图1中所示的示例中所示的时钟分配系统100的各方面在其它示例中可以不同方式布置。例如，第一延迟部件115、DCA 120、抖动消除部件160和时钟树130可以按不同顺序布置在时钟分配系统100的正向路径内。
在一些情况下，时钟分配系统100可以包含在存储器装置中。存储器装置被广泛地用于在诸如计算机、无线通信装置、相机、数字显示器等各种电子装置中存储信息。通过对存储器装置的不同状态进行编程来存储信息。例如，二进制装置具有通常由逻辑“1”或逻辑“0”表示的两种状态。在其它系统中，可以存储多于两个状态。为了访问存储的信息，电子装置的部件可以读取或感测存储器装置中的存储状态。为了存储信息，电子装置的部件可以在存储器装置中写入状态或对状态进行编程。
存在各种类型的存储器装置，包含磁性硬盘驱动器、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等等。存储器装置可以是易失性的或非易失性的。即使没有外部电源，非易失性存储器装置(例如，FeRAM存储器装置)也可以长时间维持其存储的逻辑状态。易失性存储器装置(例如，DRAM)可能会随时间丢失其存储逻辑状态，除非它们由外部电源定期刷新。
FeRAM存储器装置可以使用与易失性存储器类似的装置架构，但是由于使用铁电电容器作为存储器装置而可以具有非易失性性质。与其它非易失性和易失性存储器装置相比，FeRAM存储器装置的性能因此得到改善。FeRAM存储器件可以包含任何数量的铁电存储器单元，并且每个铁电存储器单元可以包含以铁电作为绝缘材料的电容器。铁电材料具有非线性极化性质，并且铁电电容器的不同电荷水平可以表示不同的逻辑状态。在FeRAM存储器装置内，铁电存储器单元可以被布置为三维(3D)存储器阵列，其中二维(2D)存储器阵列形成在彼此顶部上。与2D阵列相比，这可以增加可以在单个管芯或衬底上形成的存储器单元的数量，继而可以降低生产成本或提高存储器阵列的性能，或这两者。
可以使用交叉点架构来布置诸如PCM存储器装置或RRAM存储器装置之类的存储器装置内的存储器单元。在交叉点架构中，存储器单元的每一行可以连接到单个字线，存储器单元的每一列可以连接到单个位线，并且每个存储器单元可以对应于一个字线与一个位线的交叉点。字线和位线可以设置在交叉点架构的不同层级处，其中字线与位线正交，并且存储器单元设置在字线与位线的每个交叉点处的中间层处。与其它存储器架构相比，这样的交叉点架构可以较低的生产成本提供相对较高密度的数据存储。例如，与其它架构相比，交叉点架构可以具有面积减小并且最终存储器单元密度增加的存储器单元。
图2示出了根据本公开的各个实施例的支持通过自动性能调整进行抖动消除的抖动消除部件160-a的示例。抖动消除部件160-a可以包含第一偏置电路205、第二偏置电路210和延迟电路215。延迟电路215可以包含任何数量的延迟单元220。
第一偏置电路205可以接收控制信号225。在一些情况下，可以从诸如参考图1所描述的抖动消除控制部件155接收控制信号225。在一些情况下，控制信号225可以控制电流源230。电流源230可以是数控电流源，所述数控电流源可以称为IDAC(或电流数模转换器)。控制信号225可以包括或以其它方式包含期望电流水平的指示符(例如，二进制控制数或者对电流水平递增或递减一定数量的电流水平的指示)，并且电流源230的电流水平可以基于所述指示符(例如，由所述指示符设定为期望值)。第一偏置电路205可以由电源电压235供电，所述电源电压可以是时钟分配系统100的电源电压。在一些情况下，诸如参考图1所描述的，电源电压235可能未被调节(例如，不由电压调节器输出)。
第一偏置电路可以生成第一偏置电压240。第一偏置电压240可以基于电源电压235的电压和电流源230的电流水平。第一偏置电压240可以与电源电压235成正比，因此例如由于电源噪声引起的电源电压235的增加或减少可以导致第一偏置电压240相应地增加或减小。
在一些情况下，第一偏置电压可以与电流源230的电流水平成反比，因此电流源230的电流水平的增加或减小可以导致第一偏置电压240相应地减小或增加。此外，第一偏置电压240对电源电压235的波动的响应性可以基于电流源230的电流水平。例如，第一偏置电压240对电源电压235的波动的响应性可以与电流源230的电流水平成反比。即，如果电流源230被配置为相对较低的电流水平，则相较于电流源230被配置为相对较高的电流水平，电源电压235的给定增加可能导致第一偏置电压240的增加相对较大，如下面参考图3所解释的。
第二偏置电路210可以接收第一偏置电压240(例如，被第一偏置电压偏置)，并且可以基于第一偏置电压240而生成第二偏置电压245。第二偏置电压245可以与第一偏置电压240成反比，并且因此与电源电压235成反比。在一些情况下，第二偏置电路可以由受调节电源电压250供电，所述电源电压在一些情况下可以由电压调节器(图2中未示出)生成。
延迟电路215可以接收输入时钟信号255，并且可以生成输出时钟信号260。延迟电路215可以包含任何数量的延迟单元220。偶数个延迟单元220可以避免输入时钟信号255与输出时钟信号260之间发生相移(例如，180度相移)。在一些情况下，每个延迟单元220可以被第一偏置电压240和第二偏置电压245两者偏置。例如，每个延迟单元220可以包括CMOS反相器，并且反相器的上拉晶体管可以被第一偏置电压240偏置，而下拉晶体管可以被第二偏置电压245偏置。延迟单元220可以串联布置在输入时钟信号255与输出时钟信号260之间，因此输入时钟信号255与输出时钟信号260之间的延迟可以包含第一部分(例如，稳态部分)，所述第一部分可以基于包含在延迟电路215中的延迟单元220的数量。第一部分也可以与电流源230的电流水平成反比，因为较高的电流水平可以减小第一偏置电压240，而较低的电流水平可以增大第一偏置电压240。
此外，由延迟单元220引入的延迟(以及因此由延迟电路215引入的总延迟)可以包含第二部分(例如，响应于电源电压235的变化而波动的波动部分)，所述第二部分可以与第一偏置电压240成正比，并且因此与电源电压235成正比(而与第二偏置电压245成反比)。例如，响应于电源电压235的增加，第一偏置电压240可以增加，第二偏置电压245可以减小，并且由延迟电路215在输入时钟信号255与输出时钟信号260之间引入的延迟可以增加。此外，基于第一偏置电压240的响应性水平，每个延迟单元220(以及因此延迟电路215)对电源电压235的波动的响应性可以与电流源230的电流水平成反比。
图3示出了根据本公开的各个实施例的支持通过自动性能调整进行抖动消除的时钟分配系统(诸如参考图1描述的时钟分配系统100的示例)的延迟曲线300的示例。
延迟曲线305-a、305-b、305-c可以示出由抖动消除部件160根据用于时钟分配系统的电源电压(例如，参考图2描述的电源电压235)在输入信号(例如，参考图2描述的输入时钟信号255)与输出信号(例如，参考图2描述的输出时钟信号260)之间引入的延迟。延迟曲线305-a可以对应于电流源230的第一电流水平；延迟曲线305-b可以对应于电流源230的第二电流水平；并且延迟曲线305-c可以对应于电流源230的第三电流水平。
延迟曲线310可以示出由时钟分配系统中的其它部件在输入信号与输出信号之间引入的延迟(例如，由参考图1描述的第一延迟部件115、DCA 120和时钟树130引入的总延迟)。如延迟曲线310所示，由其它正向路径部件引入的延迟可以与电源电压成反比，因此可以随着电源电压的增加而减小。因此，电源电压的波动(例如，电源噪声)可能导致由其它正向路径部件引入的延迟成反比地波动。
然而，如延迟曲线305-a、305-b、305-c所示，由抖动消除部件160引入的延迟可以与电源电压成正比，因此可以随着电源电压的增加而增加。因此，电源电压的波动(例如，电源噪声)可能导致由抖动消除部件160引入的延迟成正比地波动，所述波动可以抵消由其它部件引起的延迟的成反比地波动。
此外，抖动消除部件160的延迟曲线305的斜率可以取决于电流源230的电流水平。在一些情况下，抖动消除部件160的延迟曲线305的斜率可以与电流源230的电流水平成反比相关。因此，与当电流源230的电流水平处于第二、较高电流水平(可以对应于延迟曲线305-b)或第三、最高电流水平(可以对应于延迟曲线305-c)时相比，在电流源230的第一电流水平(可以对应于延迟曲线305-a)下，抖动消除部件160的延迟曲线305的斜率可以相对陡峭，并且电源电压的给定变化可能导致由抖动消除部件160引入的延迟有相对较大变化。
例如，在电流源230的第三、相对最高电流水平下，如延迟曲线305-c所示，抖动消除部件160的延迟曲线305的斜率可以相对平坦，并且电源电压的给定变化可能导致由抖动消除部件160引入的延迟有相对较小变化。类似地，在电流源230的第二电流水平(其可以在第一电流水平至第三电流水平之间)下，抖动消除部件160的延迟曲线305可以具有中间斜率，如延迟曲线305-b所示。因此，抖动消除部件160对电源电压的变化的响应性可以与电流源230的电流水平成反比。此外，尽管示出了与三个电流水平相对应的三个延迟曲线305，但是应当理解，电流源230可以支持任何数量的电流水平。
延迟曲线315可以示出输入信号与输出信号之间的总延迟。用于抖动消除部件160的控制部件(诸如参考图1描述的抖动消除控制部件155)可以被配置为自动地调整或调节电流源230的电流水平，以便影响抖动消除部件160的延迟曲线305——例如，实现使其它正向路径部件的延迟曲线310偏移的延迟曲线305，使得总延迟曲线315可以基本平坦，并且因此对电源电压的波动的响应性最小，因为对电源电压的波动的最小响应性可以对应于在存在电源噪声的情况下输入信号与输出信号的最小抖动。例如，如延迟曲线305-b的实线相对于延迟曲线305-a和延迟曲线305-c的虚线所指示，控制部件可以配置电流源230的电流水平以便实现延迟曲线305-b。因此，如图3中所示，总延迟曲线315可以表示延迟曲线305-b和延迟曲线310之和。
图4示出了根据本公开的各个实施例的支持通过自动性能调整进行抖动消除的时钟分配系统的调整算法400的示例。在一些情况下，调整算法400可以由用于时钟分配系统100的抖动消除部件160的控制部件来实施。例如，调整算法400可以由如参考图1描述的抖动消除控制部件155来实施。
抖动消除控制部件155可以迭代地调整包含在抖动消除部件160中的电流源230的电流水平。例如，抖动消除控制部件155可以基于由抖动测量部件150进行的抖动测量来确定电流源230的经调整电流水平——例如，电流源230的使由抖动测量部件150测量的抖动量(以及因此例如在输入信号105与输出信号110之间的抖动量)最小化的电流水平。
例如，抖动消除控制部件155可以将电流源230的电流水平设定为电流源的工作范围的中点，并且从抖动测量部件150接收在电流源230的电流水平处于中点电流水平时由抖动测量部件150测量的抖动量的指示。抖动消除控制部件155然后可以将电流源230的电流水平设定为下一个增量电流水平，并且从抖动测量部件150接收在电流源230的电流水平处于下一个增量电流水平时由抖动测量部件150测量的抖动量的指示。
抖动消除控制部件155可以将在电流源230的电流水平处于下一个增量电流水平时由抖动测量部件150测量的抖动与在电流源230的电流水平处于中点电流水平时由抖动测量部件150测量的抖动进行比较。基于此比较，抖动消除控制部件155可以确定电流源230的下一个工作间隔。例如，如果在下一个增量电流水平下测量的抖动小于在中点电流水平下测量的抖动，则抖动消除控制部件155可以将电流源230的下一个工作间隔确定为电流源的工作范围的上半部，而如果在下一个增量电流水平下测量的抖动大于在中点电流水平下测量的抖动，则可以将电流源的下一个工作间隔确定为电流源的工作范围的下半部。
然后，抖动消除控制部件155可以通过类似方式确定后续逐渐减小的工作间隔。即，抖动消除控制部件155可以基于在电流源230被设定为当前工作间隔的中点时的抖动与在电流源230被设定为下一个增量电流水平时的抖动的比较来确定后续工作间隔(例如，电流源230的当前工作间隔的下半部或上半部)。抖动消除控制部件155由此可以确定连续工作间隔，每个工作间隔小于最后一个工作间隔，直到根据抖动消除控制部件155可以用于控制电流源230的电流水平的粒度，抖动消除控制部件155确定电流源230的期望的(例如，经调整的、经调节的)电流水平。然后，抖动消除控制部件155可以将电流源230的电流水平设定为期望电流水平。
例如，如图4中所示，抖动消除控制部件155可以确定在电流源230的电流水平处于电流源230的第一工作间隔(例如，工作范围)的中点(Mid0)时测量的抖动大于在电流源230的电流水平处于下一个增量电流水平(Mid0+1)时测量的抖动。作为响应，抖动消除控制部件155可以在405处将电流源230的第二工作间隔确定为第一工作间隔的上半部，并且将电流源230的电流水平设定为第二工作间隔的中点(Mid1)。
抖动消除控制部件155然后可以确定在电流源230的电流水平处于第二工作间隔的中点(Mid1)时测量的抖动大于在电流源230的电流水平处于下一个增量电流水平(Mid1+1)时测量的抖动。作为响应，抖动消除控制部件155可以在410处将电流源230的第三工作间隔确定为第二工作间隔的上半部，并且将电流源230的电流水平设定为第三工作间隔的中点(Mid2)。
抖动消除控制部件155然后可以确定在电流源230的电流水平处于第三工作间隔的中点(Mid2)时测量的抖动小于在电流源230的电流水平处于下一个增量电流水平(Mid2+1)时测量的抖动。作为响应，抖动消除控制部件155可以在415处将电流源230的第四工作间隔确定为第三工作间隔的上半部，并且将电流源230的电流水平设定为第四工作间隔的中点(Mid3)。抖动消除控制部件155可以用于控制电流源230的电平水平的粒度可以使得抖动消除控制部件155可能无法确定任何后续工作间隔，并且可以确定第四工作间隔的中点(Mid3)是电流源230的期望的(例如，经调整的、经调节的)电流水平。
在一些情况下，电流源230可以是IDAC，并且抖动消除控制部件155可以通过设定电流源230的控制值(例如，通过指示二进制控制数，或者指示控制值(每个控制值对应于一个电流水平)递增或递减一定量)来设定电流源230的电流水平。例如，抖动消除控制部件155可以通过将电流源的二进制控制数的第一位(例如，最高有效位(MSB))设定为第一逻辑值(例如，高逻辑值，诸如1)并且将二进制控制数的至少一些(如果不是全部)其它位设定为第二逻辑值(例如，低逻辑值，诸如0)来将电流源230的电流水平设定为电流源230的工作范围的中点。同样，在一些情况下，抖动消除控制部件155可以通过将电流源的二进制控制数递增(诸如递增1)，例如，通过将二进制控制数的最低有效位(LSB)从低逻辑值改变为高逻辑值，将电流源230的电流水平设定为下一个递增电流水平。
二进制控制数的每一位可以对应于一个工作间隔，其中所述位的高逻辑值对应于所述工作间隔的上半部，而所述位的低逻辑值对应于所述工作间隔的下半部。因此，抖动消除控制部件155可以通过将位被设定为高逻辑值并且LSB被设定为低逻辑值(先前的位保持在其先前确定的值，并且所述位与LSB之间的任何较低有效位(可以称为被设定为低逻辑值的中间位))时的抖动与位被设定为高逻辑值并且LSB被设定为高逻辑值(先前的位保持在其先前确定的值，并且中间位(如果有)被设定为低逻辑值)时的抖动进行比较来继续设定二进制控制数的各个位(例如，逐一地设定)，这可以基于位有效性降序。
如果在位被设定为高逻辑值并且LSB被设定为低逻辑值时的抖动大于在位被设定为高逻辑值并且LSB被设定为高逻辑值时的抖动，则抖动消除控制部件155可以确定所述位的期望逻辑值是高逻辑值。相反地，如果在位被设定为高逻辑值并且LSB被设定为低逻辑值时的抖动小于在位被设定为高逻辑值并且LSB被设定为高逻辑值时的抖动，则抖动消除控制部件155可以确定所述位的期望逻辑值是低逻辑值。抖动消除控制部件155可以通过将LSB为低逻辑值时的抖动与LSB为高逻辑值时的抖动进行比较来确定LSB的期望值，其中每个更高有效位处于其先前确定的期望值。
基于电流源230处于当前工作间隔的中点时的抖动与电流源230处于下一个增量电流水平时的抖动的比较(例如，而不是与比较电流源230处于最大或最小电流水平时的抖动的比较)确定电流源230的期望工作间隔可以使在执行调整算法期间电流源230的电流水平的摆动最小化。这可以有利地加速对期望电流水平的确定。
尽管在具有四个工作间隔(例如，电流源230的整个工作范围和三个相继较小的工作间隔)的电流源230的背景中进行了示出，但是应当理解，可以扩展调整算法400以确定具有任何数量的工作间隔的电流源230的期望电流水平。
图5示出了根据本公开的各个实施例的支持通过自动性能调整进行抖动消除的调整算法500的示例。在一些情况下，调整算法500可以由用于时钟分配系统100的抖动消除部件160的控制部件来实施。例如，调整算法500可以由如参考图1描述的抖动消除控制部件155来实施。
在调整算法500的示例中，电流源230可以是IDAC，并且抖动消除控制部件155可以通过设定电流源230的二进制控制数来设定电流源230的电流水平，所述二进制控制数可以包括三位。在505处，抖动消除控制部件155可以将IDAC的二进制控制数的第一位(例如，MSB)设定为1(其可以是高逻辑值)，并且可以将IDAC的所有其它数字设定为0(其可以是低逻辑值)。
在510处，抖动消除控制部件155可以确定二进制控制数的MSB的期望值。例如，抖动消除控制部件155可以将MSB设定为1，并且将每个较低有效位设定为0，然后确定将二进制控制数递增1是增加还是减少了由抖动测量部件150测量的抖动量(例如，确定相对于100，二进制控制数被设定为101的情况下由抖动测量部件150测量的抖动量是高还是低)。如果相对于100，在二进制控制数被设定为101的情况下由抖动测量部件150测量的抖动量较高，则抖动消除控制部件155可以确定二进制控制数的MSB的期望值为0。相反地，如果相对于100，二进制控制数被设定为101情况下由抖动测量部件150测量的抖动量较低，则抖动消除控制部件155可以确定二进制控制数的MSB的期望值为1。
在515处，抖动消除控制部件155可以确定二进制控制数的中间位的期望值。例如，抖动消除控制部件155可以将中间位设定为1，并且将每个较低有效位设定为0，然后确定将二进制控制数递增1是增加还是减少了由抖动测量部件150测量的抖动量(例如，确定相对于x10，二进制控制数被设定为x11的情况下由抖动测量部件150测量的抖动量是高还是低，其中x是在510处确定的MSB的期望值)。
如果相对于x10，二进制控制数被设定为x11的情况下由抖动测量部件150测量的抖动量较高，则抖动消除控制部件155可以确定二进制控制数的中间位的期望值为0。相反地，如果相对于x10，二进制控制数被设定为x11的情况下由抖动测量部件150测量的抖动量较低，则抖动消除控制部件155可以确定二进制控制数的中间位的期望值为1。
在520处，抖动消除控制部件155可以确定二进制控制数的LSB的期望值。例如，抖动消除控制部件155可以将LSB设定为0，然后确定将二进制控制数递增1是增加还是减少了由抖动测量部件150测量的抖动量(例如，确定相对于xy0，二进制控制数被设定为xy1的情况下由抖动测量部件150测量的抖动量是高还是低，其中x是在510处确定的MSB的期望值，并且y是在515处确定的中间位的期望值)。
如果相对于xy0，二进制控制数被设定为xy1的情况下由抖动测量部件150测量的抖动量较高，则抖动消除控制部件155可以确定二进制控制数的LSB的期望值为0。相反地，如果相对于xy0，二进制控制数被设定为xy1的情况下由抖动测量部件150测量的抖动量较低，则抖动消除控制部件155可以确定二进制控制数的LSB的期望值为1。
在525处，抖动消除控制部件155可以将二进制控制数的每一位设定为对应的期望值，因此可以将电流源230的电流水平设定为期望电流水平。尽管以三位二进制控制数示出，但是应当理解，可以扩展调整算法500以确定任何长度的二进制控制数的每一位的期望值。
图6示出了根据本公开的各个实施例的支持通过自动性能调整进行抖动消除的时钟分配系统的时序图600的示例。在一些情况下，时序图600可以示出参考图1描述的诸如时钟分配系统100之类的系统的操作。
信号605可以包括重置信号，并且信号605上的正脉冲可以重置时钟分配系统100。信号610可以包括用于抖动消除系统125的激活信号(以及因此用于抖动测量部件150、抖动消除控制部件155和抖动消除部件160的激活信号)。在一些情况下，信号610可以表现出低逻辑值，直到包含在时钟分配系统100中的DLL实现了延迟锁定，然后信号610可以表现出高逻辑值。当信号610处于高逻辑值时，抖动消除控制部件155可以自动地执行调整算法，诸如调整算法400或调整算法500。
信号615可以表示反馈信号137与输入信号105之间的抖动，并且因此可以反映输出信号110与输入信号105之间的抖动量。信号620可以由抖动测量部件150生成和输出，并且可以由抖动消除控制部件155接收。在一些情况下，信号620的振幅可以表示由抖动消除控制部件155测量的抖动量(例如，幅度)。
信号625可以表示包含在抖动消除部件160中的电流源230的电流水平。可以由抖动消除控制部件155生成和输出并且由抖动消除部件160接收的信号630可以包括用于电流源230的控制信号。例如，信号630可以包括用于电流源230的二进制控制数。如时序图600的示例中所示，二进制控制数可以具有6位。
信号635可以由抖动消除控制部件155生成，并且可以表示如信号620所指示的抖动水平的比较。在执行调整算法时，抖动消除控制部件155可以基于信号635表现高逻辑值还是低逻辑值来确定二进制控制数的位的期望值，如本文所述。
例如，在640和645处，抖动消除控制部件155可以确定二进制控制数的MSB的期望值。在640处，抖动消除控制部件155可以将二进制控制数的初始值设定为100000(或者可以将二进制控制数的初始值预先配置为100000)，这可以将电流源的电流水平设定为由信号625所示的对应水平。抖动测量部件150可以确定相关联的抖动量，并且将所确定的抖动量(例如，经由信号620)传送到抖动消除控制部件155。
在645处，抖动消除控制部件155可以将二进制控制数递增到100001(如信号630所示)，由此将电流源230的电流水平调整为下一个增量电流水平(如信号625所示)。抖动测量部件150可以确定相关联的抖动量，并且将所确定的抖动量(例如，经由信号620)传送到抖动消除控制部件155。抖动消除控制部件155可以确定抖动相对于640处的抖动是增加还是减少了。信号635可以保持高逻辑值，这可以指示在二进制控制数被设定为100001时的抖动相对于640处的抖动降低了。因此，在时序图600的示例中，抖动消除控制部件155可以确定二进制控制数的MSB的期望值为1。
在650和655处，抖动消除控制部件155可以确定二进制控制数的第二位的期望值(以位有效性降序确定)。在650处，抖动消除控制部件155可以将二进制控制数设定为110000(如信号630所示)，这可以将电流源的电流水平设定为由信号625所示的对应水平。抖动测量部件150可以确定相关联的抖动量，并且将所确定的抖动量(例如，经由信号620)传送到抖动消除控制部件155。
在655处，抖动消除控制部件155可以将二进制控制数递增到110001(如信号630所示)，由此将电流源230的电流水平调整为下一个增量电流水平(如信号625所示)。抖动测量部件150可以确定相关联的抖动量，并且将所确定的抖动量(例如，经由信号620)传送到抖动消除控制部件155。抖动消除控制部件155可以确定抖动相对于650处的抖动是增加还是减少了。信号635可以保持高逻辑值，这可以指示在二进制控制数被设定为110001时的抖动相对于650处的抖动降低了。因此，在时序图600的示例中，抖动消除控制部件155可以确定二进制控制数的第二位的期望值为1。
在660和665处，抖动消除控制部件155可以确定二进制控制数的第三位的期望值(以位有效性降序确定)。在660处，抖动消除控制部件155可以将二进制控制数设定为111000(如信号630所示)，这可以将电流源的电流水平设定为由信号625所示的对应水平。抖动测量部件150可以确定相关联的抖动量，并且将所确定的抖动量(例如，经由信号620)传送到抖动消除控制部件155。
在665处，抖动消除控制部件155可以将二进制控制数递增到111001(如信号630所示)，由此将电流源230的电流水平调整为下一个增量电流水平(如信号625所示)。抖动测量部件150可以确定相关联的抖动量，并且将所确定的抖动量(例如，经由信号620)传送到抖动消除控制部件155。抖动消除控制部件155可以确定抖动相对于660处的抖动是增加还是减少了。信号635可以转变为低逻辑值，这可以指示在二进制控制数被设定为110001时的抖动相对于660处的抖动增加了。因此，在时序图600的示例中，抖动消除控制部件155可以确定二进制控制数的第三位的期望值为0。
在670和675处，抖动消除控制部件155可以确定二进制控制数的第四位的期望值(以位有效性降序确定)。在670处，抖动消除控制部件155可以将二进制控制数设定为110100(如信号630所示)，这可以将电流源的电流水平设定为由信号625所示的对应水平。抖动测量部件150可以确定相关联的抖动量，并且将所确定的抖动量(例如，经由信号620)传送到抖动消除控制部件155。
在675处，抖动消除控制部件155可以将二进制控制数递增到110101(如信号630所示)，由此将电流源230的电流水平调整为下一个增量电流水平(如信号625所示)。抖动测量部件150可以确定相关联的抖动量，并且将所确定的抖动量(例如，经由信号620)传送到抖动消除控制部件155。抖动消除控制部件155可以确定抖动相对于抖动670是增加还是减少了。信号635可以保持低逻辑值，这可以指示在二进制控制数被设定为110101时的抖动相对于670处的抖动增加了。因此，在时序图600的示例中，抖动消除控制部件155可以确定二进制控制数的第四位的期望值为0。
在680和685处，抖动消除控制部件155可以确定二进制控制数的第五位的期望值(以位有效性降序确定)。在680处，抖动消除控制部件155可以将二进制控制数设定为110010(如信号630所示)，这可以将电流源的电流水平设定为由信号625所示的对应水平。抖动测量部件150可以确定相关联的抖动量，并且将所确定的抖动量(例如，经由信号620)传送到抖动消除控制部件155。
在685处，抖动消除控制部件155可以将二进制控制数递增到110011(如信号630所示)，由此将电流源230的电流水平调整为下一个增量电流水平(如信号625所示)。抖动测量部件150可以确定相关联的抖动量，并且将所确定的抖动量(例如，经由信号620)传送到抖动消除控制部件155。抖动消除控制部件155可以确定抖动相对于680处的抖动是增加还是减少了。信号635可以保持低逻辑值，这可以指示在二进制控制数被设定为110011时的抖动相对于680处的抖动增加了。因此，在时序图600的示例中，抖动消除控制部件155可以确定二进制控制数的第五位的期望值为0。
在690和695处，抖动消除控制部件155可以确定二进制控制数的LSB的期望值。在690处，抖动消除控制部件155可以将二进制控制数设定为110000(如信号630所示)，这可以将电流源的电流水平设定为由信号625所示的对应水平。抖动测量部件150可以确定相关联的抖动量，并且将所确定的抖动量(例如，经由信号620)传送到抖动消除控制部件155。
在695处，抖动消除控制部件155可以将二进制控制数递增到110001(如信号630所示)，由此将电流源230的电流水平调整为下一个增量电流水平(如信号625所示)。抖动测量部件150可以确定相关联的抖动量，并且将所确定的抖动量(例如，经由信号620)传送到抖动消除控制部件155。抖动消除控制部件155可以确定抖动相对于690处的抖动是增加还是减少了。信号635可以转变为高逻辑值，这可以指示在二进制控制数被设定为110001时的抖动相对于690处的抖动降低了。因此，在时序图600的示例中，抖动消除控制部件155可以确定二进制控制数的LSB的期望值为1。
在已经将二进制控制数的期望值确定为110001之后，抖动消除控制部件155可以将二进制控制数设定或维持在110001，直到时钟分配系统100的操作出现某种变化，诸如关闭和重启时钟分配系统100或某个操作参数出现变化。在一些情况下，为了省电，一旦抖动消除系统155将电流源230的电流水平设定为期望电平水平(例如，将二进制控制数设定为期望值)，就可以停用抖动消除系统125的各方面(例如，抖动测量部件150和抖动消除控制部件155)。
图7示出了示出根据本公开的实施例的用于通过自动性能调整进行抖动消除的方法700的流程图。方法700的操作可以由如本文所述的抖动消除系统125或其部件来实施。例如，方法700的操作可以由本文所述的抖动消除控制部件155来执行。在一些示例中，抖动消除系统125可以执行一组代码以控制诸如存储器装置之类的电子装置的功能元件以执行下文描述的功能。另外或替代地，抖动消除系统125可以使用专用硬件来执行下文描述的功能的各方面。
在一些情况下，所述方法可以包含——并且本文所述的设备可以包含用于进行以下各项的特征、器件或指令——确定第一时钟信号与第二时钟信号之间的第一抖动量，所述第一抖动量是电流源被设定为第一电流水平时的抖动量；确定所述第一时钟信号与所述第二时钟信号之间的第二抖动量，所述第二抖动量是在所述电流源被设定为第二电流水平时的抖动量；将所述第一抖动量和所述第二抖动量进行比较；至少部分地基于将所述第一抖动量和所述第二抖动量进行比较来确定所述电流源的期望电流水平；以及至少部分地基于确定所述期望电流水平来将所述电流源设定为所述期望电流水平。
在一些示例中，所述电流源可以是数控电流源。上述方法和设备的一些示例还可以包含用于进行以下项的过程、特征、器件或指令：通过设定二进制控制数来将所述电流源设定为某个电流水平。在一些示例中，将所述电流源设定为所述第二电流水平可以包含将所述二进制控制数调整1。
在一些示例中，确定所述电流源的所述期望电流水平可以包括以有效性降序确定所述二进制控制数的每一位的期望值。上述方法和设备的一些示例还可以包含用于进行以下项的过程、特征、器件或指令：确定所述第一时钟信号与所述第二时钟信号之间的初始抖动量，所述初始抖动量与将所述位设定为高逻辑值并将所述二进制控制数的一些较低有效位(例如，每个较低有效位)设定为低逻辑值相关联。上述方法和设备的一些示例还可以包含用于进行以下项的过程、特征、器件或指令：确定所述第一时钟信号与所述第二时钟信号之间的下一个抖动量，所述下一个抖动量与将所述LSB设定为高逻辑值相关联。在上述方法和设备的一些示例中，将所述LSB设定为所述高逻辑值包括：将所述二进制控制数递增1。
上述方法和设备的一些示例还可以包含用于进行以下项的过程、特征、器件或指令：至少部分地基于确定所述初始抖动量和所述下一个抖动量来将所述位的所述期望值确定为所述高逻辑值或所述低逻辑值。上述方法和设备的一些示例还可以包含用于进行以下项的过程、特征、器件或指令：当所述下一个抖动量可以小于所述初始抖动量时将所述位的所述期望值确定为所述高逻辑值。上述方法和设备的一些示例还可以包含用于进行以下项的过程、特征、器件或指令：当所述下一个抖动量可以大于所述初始抖动量时将所述位的所述期望值确定为所述低逻辑值。
在上述方法和设备的一些示例中，确定所述电流源的所述期望电流水平可以包含至少部分地基于所述第一抖动量和所述第二抖动量来将第一工作间隔确定为所述电流源的工作范围的上半部或下半部。上述方法和设备的一些示例还可以包含用于进行以下项的过程、特征、器件或指令：至少部分地基于将与当前工作间隔内的中间电流水平相关联的初始抖动量与和所述当前工作间隔内的下一个增量电流水平相关联的下一个抖动量进行比较，确定所述电流源的一或多个连续工作间隔。上述方法和设备的一些示例还可以包含用于进行以下各项的过程、特征、器件或指令：如果所述下一个抖动量小于所述初始抖动量，则将连续工作间隔确定为所述当前工作间隔的所述上半部，和如果所述下一个抖动量大于所述初始抖动量，则将所述连续工作间隔确定为所述当前工作间隔的所述下半部。
在上述方法和设备的一些示例中，所述第二时钟信号可以是用于存储器装置的双倍数据速率(DDR)输出接口的数据选通。
例如，在705处，抖动消除系统125可以确定第一时钟信号与第二时钟信号之间的第一抖动量，所述第一抖动量是电流源(例如，包含在抖动消除部件160中的电流源)被设定为第一电流水平时的抖动量。可以根据本文描述的方法来执行操作705。在某些示例中，如本文所述，抖动消除控制部件155可以基于从抖动测量部件150接收到的一或多个信号来执行操作705的各方面。
在710处，抖动消除系统125可以确定第一时钟信号与第二时钟信号之间的第二抖动量，所述第二抖动量是电流源被设定为第二电流水平时的抖动量。可以根据本文描述的方法来执行操作710。在某些示例中，如本文所述，抖动消除控制部件155可以基于从抖动测量部件150接收到的一或多个信号来执行操作710的各方面。
在715处，抖动消除系统125可以将第一抖动量和第二抖动量进行比较。可以根据本文描述的方法来执行操作715。在某些示例中，操作715的各方面可以由如本文所述的抖动消除控制部件155来执行。
在720处，抖动消除系统125可以基于将第一抖动量和第二抖动量进行比较来确定电流源的期望电流水平。可以根据本文描述的方法来执行操作720。在某些示例中，操作720的各方面可以由如本文所述的抖动消除控制部件155来执行。
在725处，抖动消除系统125可以基于确定期望电流水平来将电流源设定为期望电流水平。例如，抖动消除系统125可以为电流源指定二进制控制数，或者可以指示包括某个数量的电流水平的电流水平递增或递减。可以根据本文描述的方法来执行操作725。在某些示例中，操作725的各方面可以由如本文所述的抖动消除控制部件155来执行。
图8示出了示出根据本公开的实施例的用于设定包含在抖动消除部件160中的电流源230的二进制控制数的位的方法800的流程图。方法800的操作可以由如本文所述的抖动消除系统125或其部件来实施。例如，方法800的操作可以由本文所述的抖动消除控制部件155来执行。在一些示例中，抖动消除系统125可以执行一组代码以控制诸如存储器装置之类的电子装置的功能元件以执行下文描述的功能。另外或替代地，抖动消除系统125可以使用专用硬件来执行下文描述的功能的各方面。
在805处，抖动消除系统125可以确定第一时钟信号与第二时钟信号之间的初始抖动量，所述初始抖动量与将位设定为高逻辑值(例如，1)并将每个较低有效位设定为低逻辑值(例如，0)相关联。操作805可以根据本文描述的方法来执行。在某些示例中，如本文所述，操作805的各方面可以由抖动消除控制部件155基于从抖动测量部件150接收到的一或多个信号来执行。
在810处，抖动消除系统125可以确定第一时钟信号与第二时钟信号之间的下一个抖动量，所述下一个抖动量与将二进制控制数的LSB设定为高逻辑值(例如，将二进制控制数递增1)相关联。操作810可以根据本文描述的方法来执行。在某些示例中，如本文所述，操作810的各方面可以由抖动消除控制部件155基于从抖动测量部件150接收到的一或多个信号来执行。
在815处，抖动消除系统125可以基于确定初始抖动量和下一个抖动量来将位的期望值确定为高逻辑值或低逻辑值。例如，当下一个抖动量小于初始抖动量时，抖动消除系统125可以将位的期望值确定为高逻辑值，而当下一个抖动量大于初始抖动量时，可以将位的期望值确定为低逻辑值。操作815可以根据本文描述的方法来执行。在某些示例中，操作815的各方面可以由如本文所述的抖动消除控制部件155来执行。
在820处，抖动消除系统125可以将二进制控制数的位设定为期望值。操作855可以根据本文描述的方法来执行。在某些示例中，操作855的各方面可以由如本文所述的抖动消除控制部件155来执行。
图9示出了示出根据本公开的实施例的用于确定包含在抖动消除部件160中的电流源230的期望电流水平的方法900的流程图。方法900的操作可以由如本文所述的抖动消除系统125或其部件来实施。例如，方法900的操作可以由本文所述的抖动消除控制部件155来执行。在一些示例中，抖动消除系统125可以执行一组代码以控制诸如存储器装置之类的电子装置的功能元件以执行下文描述的功能。另外或替代地，抖动消除系统125可以使用专用硬件来执行下文描述的功能的各方面。
在905处，抖动消除系统125可以确定第一时钟信号与第二时钟信号之间的第一抖动量，所述第一抖动量是电流源230被设定为第一电流水平时的抖动量。操作905可以根据本文描述的方法来执行。在某些示例中，如本文所述，操作905的各方面可以由抖动消除控制部件155基于从抖动测量部件150接收到的一或多个信号来执行。
在910处，抖动消除系统125可以确定第一时钟信号与第二时钟信号之间的第二抖动量，所述第二抖动量是电流源230被设定为第二电流水平时的抖动量。操作910可以根据本文描述的方法来执行。在某些示例中，如本文所述，操作910的各方面可以由抖动消除控制部件155基于从抖动测量部件150接收到的一或多个信号来执行。
在915处，抖动消除系统125可以至少部分地基于第一抖动量和第二抖动量，将第一工作间隔确定为电流源230的工作范围的上半部或下半部。操作935可以根据本文描述的方法来执行。在某些示例中，操作935的各方面可以由如本文所述的抖动消除控制部件155来执行。
在920处，抖动消除系统125可以至少部分地基于将与当前工作间隔内的中间电流水平相关联的初始抖动量与和当前工作间隔内的下一个增量电流水平相关联的下一个抖动量进行比较，确定电流源230的一或多个连续工作间隔。操作920可以根据本文描述的方法来执行。在某些示例中，操作920的各方面可以由如本文所述的抖动消除控制部件155来执行。
在925处，抖动消除系统125可以基于确定连续工作间隔将电流源230设定为期望电流水平。例如，抖动消除系统125可以将电流源230的电流水平设定为最终工作间隔的中点，所述最终工作间隔对应于抖动消除系统125可以用于控制电流源230的电流水平的最佳粒度。在一些情况下，电流源230可以是IDAC，并且所述电流源的二进制控制数的每一位可以对应于一个工作间隔，其中被设定为高逻辑值的位表示对应工作间隔的上半部，而被设定为低逻辑值的位表示对应工作间隔的下半部。操作945可以根据本文描述的方法来执行。在某些示例中，操作945的各方面可以由如本文所述的抖动消除控制部件155来执行。
应当注意，上文描述的方法描述了可能的实施方案，并且操作和步骤可以被重新布置或以其它方式修改，并且其它实施方案是可能的。此外，可以组合来自两种或两种以上方法的实施例。
本文描述的信息和信号可以使用多种不同科技和技术中的任何一种来表示。例如，可以通过电压、电流、电磁波、磁场或粒子、光场或粒子或者它们的任何组合来表示可能在整个上述描述中提及的数据、指令、命令、信息、信号、位、符号和芯片。一些附图可以将信号示出为单个信号；然而，本领域普通技术人员将理解，信号可以表示信号总线，其中总线可以具有各种位宽度。
如本文中所使用的，术语“虚拟接地”是指电路的被保持在大约零伏(0V)的电压但不直接与地面连接的节点。因此，在稳定状态下，虚拟接地的电压可能会暂时波动并恢复到大约0V。可以使用诸如由运算放大器和电阻器组成的分压器等各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟接地的”是指连接到大约0V。
术语“电子通信”和“耦合”是指支持电子在部件之间流动的部件之间的关系。这可以包含部件之间的直接连接，或者可以包含中间部件。电子通信或彼此耦合的部件可能正在主动交换电子或信号(例如，在通电的电路中)，或者可能并未主动交换电子或信号(例如，在断电的电路中)，但是可以被配置和操作为在电路通电时交换电子或信号。例如，无论开关的状态如何(即，断开或闭合)，经由开关(例如，晶体管)物理连接的两个部件都处于电子通信或可以耦合。
如本文中所使用的，术语“基本上”是指所修饰的特性(例如，由术语基本上修饰的动词或形容词)不必是绝对的，而是足够接近以便实现所述特性的优点。
本文讨论的装置可以形成在诸如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底是半导体晶片。在其它情况下，衬底可以是绝缘体上硅(SOI)衬底，诸如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一种衬底上的半导体材料的外延层。可以通过使用各种化学物质(包含但不限于磷、硼或砷)掺杂来控制衬底或衬底的子区域的电导率。可以在衬底的初始形成或生长期间通过离子注入或通过任何其它掺杂方式来执行掺杂。
在本文讨论的一或多个晶体管可以表示场效应晶体管(FET)，并且包括三端装置，所述三端装置包含源极、漏极和栅极。端子可以通过导电材料(例如，金属)连接到其它电子元件。源极和漏极可以是导电的，并且可以包括重掺杂的(例如，劣化的)半导体区域。源极和漏极可以被轻掺杂的半导体区域或通道分开。如果沟道是n型(即，多数载流子是电子)，则FET可以被称为n型FET。如果通道是p型(即，多数载流子是空穴)，则FET可以被称为p型FET。沟道可以被绝缘栅氧化物覆盖。可以通过向栅极施加电压来控制沟道电导率。例如，分别向n型FET或p型FET施加正电压或负电压可能会导致沟道导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可以“导通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可以“断开”或“停用”。
在本文中结合附图阐述的描述描述了示例性配置，并且不表示可以实施的或者在权利要求的范围内的所有示例。本文中使用的术语“示例性”是指“用作示例、范例或说明”，而不是“优选的”或“优于其它示例”。为了提供对所描述的技术的理解，详细描述包含特定细节。然而，可以在没有这些具体细节的情况下实践这些技术。在一些示例中，以框图形式示出了公知的结构和装置以便避免使所描述的示例的概念不清楚。
在附图中，类似部件或特征可以具有相同的参考标签。此外，可以通过在参考标签之后加上破折号和区分类似部件的第二标签来区分相同类型的各种部件。如果在说明书中仅使用第一数字参考标签，则所述描述适用于具有相同的第一参考标签的类似部件中的任何一者，而与第二参考标签无关。
本文描述的信息和信号可以使用多种不同科技和技术中的任何一种来表示。例如，可以通过电压、电流、电磁波、磁场或粒子、光场或粒子或者它们的任何组合来表示可能在整个上述描述中提及的数据、指令、命令、信息、信号、位、符号和芯片。
与在本文中的公开内容结合描述的各种说明性框和模块可以用以下各项来实施或执行：通用处理器、DSP、ASIC、FPGA、或其它可编程逻辑装置、离散门或晶体管逻辑、分立硬件部件或被设计为执行在本文所述的功能的其任何组合。通用处理器可以是微处理器，但是可选地，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器也可以被实施为计算装置的组合(例如，数字信号处理器(DSP)和微处理器的组合、多个微处理器、与DSP核结合的一或多个微处理器，或任何其它这样的配置)。
本文描述的功能可以在硬件、由处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件实施，则功能可以作为一或多个指令或代码存储在计算机可读介质上或通过计算机可读介质传输。其它示例和实施方案在本公开和所附权利要求的范围内。例如，由于软件的本质，可以使用由处理器执行的软件、硬件、固件、硬接线或这些的任何组合来实施上述功能。实施功能的特征还可以物理地位于各种位置，包含被分布使得功能的各部分在不同的物理位置处实施。此外，如本文中所使用的，包含在权利要求中，如在项目列表(例如，以诸如“……中的至少一个”或“……中的一或多个”的短语为开头的项目列表)中使用的“或”指示包括性列表，使得例如A、B或C中的至少一个表示A或B或C或AB或AC或BC或ABC(即，A和B以及C)。此外，如本文中所使用的，短语“基于”不应解释为对闭合条件集合的引用。例如，在不脱离本公开的范围的情况下，被描述为“基于条件A”的示例性步骤可以基于条件A和条件B两者。换句话说，如本文中所使用的，短语“基于”应当以与短语“至少部分基于”相同的方式来解释。
计算机可读介质包括非暂时性计算机存储介质和通信介质(包含促进将计算机程序从一处转移到另一处的任何介质)两者。非暂时性存储介质可以为可以由通用或专用计算机存取的任何可用介质。例如且无限制，非暂时性计算机可读介质可以包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可以用于携带或存储呈指令或数据结构形式的所需程序代码并且可以通过通用或专用计算机、或通用或专用处理器访问的任何其它介质。此外，将任何连接适当地称为计算机可读介质。例如，如果使用同轴电缆、光缆、双绞线、数字用户线(DSL)或诸如红外线、无线电和微波之类的无线技术从网站、服务器或其它远程源传输软件，则同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或诸如红外线、无线电和微波等无线技术包含在介质的定义中。如本文中使用的磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常磁性地再现数据，而光盘借助于激光来光学地再现数据。上述组合也包含在计算机可读介质的范围内。
提供本文的描述以使得本领域技术人员能够制作或使用本公开。对于本领域技术人员来说，对本公开的各种修改将是显而易见的，并且在不脱离本公开的范围的情况下，可以将本文定义的一般原理应用于其它变型。因此，本公开未被限于本文中描述的示例和设计，而是应被赋予与本文中揭示的原理和新颖特征一致的最广泛范围。

Claims (25)

1.一种设备，其包括：
反馈回路，所述反馈回路被配置为接收输入时钟信号并输出延迟的时钟信号，所述反馈回路包括；
第一延迟部件，所述第一延迟部件被配置为将与电源电压成反比的第一延迟引入所述反馈回路的正向路径中；以及
第二延迟部件，所述第二延迟部件被配置为将与所述电源电压成比例的第二延迟引入所述反馈回路的所述正向路径中。
2.根据权利要求1所述的设备，其中所述第二延迟部件包括：
测量电路，所述测量电路被配置为确定所述输入时钟信号与所述延迟的时钟信号之间的抖动量；
控制部件，所述控制部件被配置为至少部分地基于所述抖动量来调整电流源的电流水平；以及
消除电路，所述消除电路被配置为至少部分地基于所述电流源的所述电流水平和所述电源电压将所述第二延迟引入所述反馈回路的所述正向路径中。
3.根据权利要求2所述的设备，其中所述第二延迟部件对所述电源电压的变化的响应性与所述电流源的所述电流水平成反比。
4.根据权利要求1所述的设备，其中所述第二延迟部件包括：
偏置电路，所述偏置电路被配置为生成第一偏置电压，所述第一偏置电压至少部分地基于数控电流水平并且与所述电源电压成比例；和
延迟电路，所述延迟电路被配置为被所述第一偏置电压偏置并将与所述第一偏置电压成正比的延迟引入所述反馈回路的所述正向路径中。
5.根据权利要求1所述的设备，其中所述延迟的时钟信号包括用于存储器装置的输出接口的数据选通信号。
6.根据权利要求5所述的设备，其中所述存储器装置的所述输出接口是双倍数据速率DDR输出接口。
7.一种设备，其包括：
偏置电路，所述偏置电路被配置为生成第一偏置电压，所述第一偏置电压至少部分地基于电流源的电流水平并且与电源电压成比例；
延迟电路，所述延迟电路被配置为接收输入时钟信号并在所述输入时钟信号与输出时钟信号之间引入延迟，所述延迟与所述第一偏置电压成比例。
8.根据权利要求7所述的设备，其还包括：
第二偏置电路，所述第二偏置电路被配置为生成与所述电源电压成反比的第二偏置电压；并且
其中由所述延迟电路引入的所述延迟与所述第二偏置电压成反比。
9.根据权利要求7所述的设备，其还包括：
状态机，所述状态机被配置为至少部分地基于以有效性降序确定用于所述电流源的二进制控制数的每个位的期望值来控制所述电流源的所述电流水平。
10.根据权利要求9所述的设备，其中确定所述二进制控制数的位的所述期望值包括：
确定所述输入时钟信号与所述输出时钟信号之间的第一抖动量，所述第一抖动量与将所述位设定为高逻辑值并将所述二进制控制数的每个较低有效位设定为低逻辑值相关联；
确定所述输入时钟信号与所述输出时钟信号之间的第二抖动量，所述第二抖动量与将所述二进制控制数的最低有效位LSB设定为所述高逻辑值相关联；以及
至少部分地基于确定所述第一抖动量和所述第二抖动量来将所述位的所述期望值确定为所述高逻辑值或所述低逻辑值。
11.根据权利要求10所述的设备，其中将所述位的所述期望值确定为所述高逻辑值或所述低逻辑值包括：
当所述第二抖动量小于所述第一抖动量时，将所述位的所述期望值确定为所述高逻辑值；和
当所述第二抖动量大于所述第一抖动量时，将所述位的所述期望值确定为所述低逻辑值。
12.根据权利要求7所述的设备，其中所述延迟电路包括多个串联反相器，所述多个反相器插置在接收所述输入时钟信号的输入节点与输出所述输出时钟信号的输出节点之间。
13.根据权利要求12所述的设备，其中所述多个反相器中的每一个包括：
第一晶体管，所述第一晶体管至少部分地基于所述第一偏置电压而被配置为上拉晶体管；和
第二晶体管，所述第二晶体管至少部分基于第二偏置电压而被配置为下拉晶体管。
14.根据权利要求7所述的设备，其中所述延迟包括：
第一延迟部分，所述第一延迟部分与所述电流源的所述电流水平成反比；和
第二延迟部分，所述第二延迟部分与所述电源电压成比例。
15.根据权利要求7所述的设备，其中：
所述输入时钟信号与用于存储器装置的参考时钟相关联；并且
所述输出时钟信号与所述存储器装置的数据选通信号相关联。
16.一种方法，其包括：
确定第一时钟信号与第二时钟信号之间的第一抖动量，所述第一抖动量是电流源被设定为第一电流水平时的抖动量；
确定所述第一时钟信号与所述第二时钟信号之间的第二抖动量，所述第二抖动量是所述电流源被设定为第二电流水平时的抖动量；
将所述第一抖动量和所述第二抖动量进行比较；
至少部分地基于将所述第一抖动量和所述第二抖动量进行比较来确定所述电流源的期望电流水平；以及
至少部分地基于确定所述期望电流水平来将所述电流源设定为所述期望电流水平。
17.根据权利要求16所述的方法，其中
所述电流源是数控电流源；并且
将所述电流源设定为某个电流水平包括设定二进制控制数。
18.根据权利要求17所述的方法，其还包括：
通过将所述二进制控制数调整1来将所述电流源设定为所述第二电流水平。
19.根据权利要求17所述的方法，其中确定所述电流源的所述期望电流水平包括：
以有效性降序确定所述二进制控制数的每个位的期望值。
20.根据权利要求19所述的方法，其中确定所述二进制控制数的位的所述期望值包括：
确定所述第一时钟信号与所述第二时钟信号之间的初始抖动量，所述初始抖动量与将所述位设定为高逻辑值并将所述二进制控制数的每个较低有效位设定为低逻辑值相关联；
确定所述第一时钟信号与所述第二时钟信号之间的下一个抖动量，所述下一个抖动量与将最低有效位LSB设定为所述高逻辑值相关联；以及
至少部分地基于确定所述初始抖动量和所述下一个抖动量来将所述位的所述期望值确定为所述高逻辑值或所述低逻辑值。
21.根据权利要求20所述的方法，其中将所述位的所述期望值确定为所述高逻辑值或所述低逻辑值包括：
当所述下一个抖动量小于所述初始抖动量时，将所述位的所述期望值确定为所述高逻辑值；和
当所述下一个抖动量大于所述初始抖动量时，将所述位的所述期望值确定为所述低逻辑值。
22.根据权利要求20所述的方法，其中将所述LSB设定为所述高逻辑值包括：
将所述二进制控制数递增1。
23.根据权利要求16所述的方法，其中确定所述电流源的所述期望电流水平包括：
至少部分地基于所述第一抖动量和所述第二抖动量，将第一工作间隔确定为所述电流源的工作范围的上半部或下半部；和
至少部分地基于将与当前工作间隔内的中间电流水平相关联的初始抖动量与和所述当前工作间隔内的下一个增量电流水平相关联的下一个抖动量进行比较，确定所述电流源的一或多个连续工作间隔。
24.根据权利要求23所述的方法，其还包括：
如果所述下一个抖动量小于所述初始抖动量，则将连续工作间隔确定为所述当前工作间隔的所述上半部；和
如果所述下一个抖动量大于所述初始抖动量，则将所述连续工作间隔确定为所述当前工作间隔的所述下半部。
25.根据权利要求17所述的方法，其中所述第二时钟信号是用于存储器装置的双倍数据速率DDR输出接口的数据选通。
CN201880083087.XA 2017-12-28 2018-12-18 通过自动性能调整进行抖动消除 Active CN111512551B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/857,157 2017-12-28
US15/857,157 US10164618B1 (en) 2017-12-28 2017-12-28 Jitter cancellation with automatic performance adjustment
PCT/US2018/066205 WO2019133336A1 (en) 2017-12-28 2018-12-18 Jitter cancellation with automatic performance adjustment

Publications (2)

Publication Number Publication Date
CN111512551A true CN111512551A (zh) 2020-08-07
CN111512551B CN111512551B (zh) 2023-11-14

Family

ID=64692402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880083087.XA Active CN111512551B (zh) 2017-12-28 2018-12-18 通过自动性能调整进行抖动消除

Country Status (5)

Country Link
US (3) US10164618B1 (zh)
EP (1) EP3732786A4 (zh)
KR (2) KR102362507B1 (zh)
CN (1) CN111512551B (zh)
WO (1) WO2019133336A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11226922B2 (en) * 2017-12-14 2022-01-18 Intel Corporation System, apparatus and method for controlling duty cycle of a clock signal for a multi-drop interconnect
US10164618B1 (en) * 2017-12-28 2018-12-25 Micron Technology, Inc. Jitter cancellation with automatic performance adjustment
US10942847B2 (en) * 2018-12-18 2021-03-09 Intel Corporation Technologies for efficiently performing scatter-gather operations
US11296708B2 (en) 2019-12-27 2022-04-05 Kepler Computing, Inc. Low power ferroelectric based majority logic gate adder
CN112600539B (zh) * 2021-03-03 2021-05-18 上海亿存芯半导体有限公司 滤除毛刺电路
FR3121347B1 (fr) 2021-04-01 2023-06-02 Faurecia Interieur Ind Dispositif électronique et procédé de surveillance du comportement d’un conducteur lors de la conduite d’un véhicule, système électronique de supervision et programme d’ordinateur associés
CN117294283B (zh) * 2023-11-23 2024-03-01 晶铁半导体技术(广东)有限公司 一种基于铁电电容的可编程双边延时装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574086A (zh) * 2003-05-30 2005-02-02 海力士半导体有限公司 数字延迟锁定回路及其控制方法
US20060056561A1 (en) * 2004-09-15 2006-03-16 Silicon Laboratories Inc. Jitter self test
US20120182057A1 (en) * 2011-01-13 2012-07-19 Yantao Ma Power supply induced signal jitter compensation
CN105242127A (zh) * 2014-07-03 2016-01-13 英特尔公司 用于抖动均衡和相位误差检测的装置、方法和系统
CN106209029A (zh) * 2016-06-23 2016-12-07 泰凌微电子（上海）有限公司 环形振荡器

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270875A (en) * 1990-11-13 1993-12-14 Colorado Memory Systems, Inc. Programmable filter/equalizer for duel speed and density magnetic recording devices
FR2749453B1 (fr) * 1996-05-31 1998-09-04 Sgs Thomson Microelectronics Filtre audio analogique pour frequences aigues
US5828255A (en) * 1996-11-15 1998-10-27 International Business Machines Corporation Phase locked loop having adaptive jitter reduction
US6928128B1 (en) * 1999-05-03 2005-08-09 Rambus Inc. Clock alignment circuit having a self regulating voltage supply
US7696823B2 (en) * 1999-05-26 2010-04-13 Broadcom Corporation System and method for linearizing a CMOS differential pair
JP4449193B2 (ja) * 2000-08-01 2010-04-14 ソニー株式会社 遅延回路、電圧制御遅延回路、電圧制御発振回路、遅延調整回路、ｄｌｌ回路及びｐｌｌ回路
GB2373654B (en) * 2001-03-21 2005-02-09 Fujitsu Ltd Reducing jitter in mixed-signal integrated circuit devices
KR100424181B1 (ko) 2001-12-21 2004-03-24 주식회사 하이닉스반도체 제어된 타이밍을 갖는 출력 클록 신호를 생성하는 회로 및방법
SE0104400D0 (sv) * 2001-12-21 2001-12-21 Bang & Olufsen Powerhouse As Half-bridge driver and power conversion system with such driver
US6960943B1 (en) * 2003-06-06 2005-11-01 Kim Alt Poulson Suppressed micro phonic phase stable synthesizer
US7324615B2 (en) * 2003-12-15 2008-01-29 Microchip Technology Incorporated Time signal receiver and decoder
US8428910B2 (en) * 2004-06-14 2013-04-23 Wanda G. Papadimitriou Autonomous fitness for service assessment
KR100630731B1 (ko) * 2005-01-10 2006-10-02 삼성전자주식회사 클럭 트리에서 온도-전압 변화에 따른 지연시간드리프트를 보상하는 회로를 구비하는 반도체 장치
US7315270B2 (en) * 2005-03-04 2008-01-01 The Regents Of The University Of Colorado Differential delay-line analog-to-digital converter
US7728754B2 (en) * 2005-11-11 2010-06-01 Nxp B.V. Integrating analog to digital converter
US7936203B2 (en) * 2006-02-08 2011-05-03 Micron Technology, Inc. Temperature compensation via power supply modification to produce a temperature-independent delay in an integrated circuit
WO2007121407A1 (en) * 2006-04-17 2007-10-25 Rf Magic, Inc. Receiver with tuner front end using tracking filters and calibration
US7991369B2 (en) * 2006-09-26 2011-08-02 Silicon Laboratories Inc. Reducing power dissipation using process corner information
US20080100374A1 (en) * 2006-10-30 2008-05-01 Theta Microelectronics, Inc. Programmable filters and methods of operation thereof
US7557631B2 (en) * 2006-11-07 2009-07-07 Micron Technology, Inc. Voltage and temperature compensation delay system and method
JP5321179B2 (ja) * 2008-04-11 2013-10-23 富士通株式会社 位相制御装置、位相制御プリント板、制御方法
US8344810B2 (en) * 2008-06-11 2013-01-01 National University Of Singapore CMOS amplifier with integrated tunable band-pass function
US8085020B1 (en) * 2008-06-13 2011-12-27 Western Digital Technologies, Inc. Switching voltage regulator employing dynamic voltage scaling with hysteretic comparator
US7994870B2 (en) * 2008-10-20 2011-08-09 Qualcomm, Incorporated Tunable filter with gain control circuit
JP5384910B2 (ja) * 2008-11-11 2014-01-08 ルネサスエレクトロニクス株式会社 半導体集積回路及びクロック同期化制御方法
KR20100066166A (ko) * 2008-12-09 2010-06-17 삼성전자주식회사 노이즈를 줄일 수 있는 바이어스 발생기를 구비하는 위상 동기 루프 및 위상 동기 루프의 바이어스 발생기
US7948330B2 (en) 2009-03-19 2011-05-24 Qualcomm Incorporated Current controlled oscillator with regulated symmetric loads
US8380771B2 (en) * 2009-03-27 2013-02-19 Quellan, Inc. Filter shaping using a signal cancellation function
US8166084B2 (en) * 2009-03-27 2012-04-24 Intersil Americas Inc. Calibration of adjustable filters
US7825711B2 (en) 2009-04-01 2010-11-02 Micron Technology, Inc. Clock jitter compensated clock circuits and methods for generating jitter compensated clock signals
JP2011120106A (ja) * 2009-12-04 2011-06-16 Rohm Co Ltd クロックデータリカバリ回路
JP5197658B2 (ja) * 2010-03-10 2013-05-15 株式会社東芝 駆動回路
KR101199780B1 (ko) * 2010-06-11 2012-11-12 (주)에프씨아이 주파수 합성기의 주파수 보정 장치 및 그 방법
US20120001659A1 (en) * 2010-06-30 2012-01-05 Silicon Laboratories, Inc. Voltage-to-Current Converter with Feedback
US20120062190A1 (en) * 2010-09-10 2012-03-15 Holger Haiplik Dc-dc converters
US8558584B2 (en) * 2010-11-30 2013-10-15 Infineon Technologies Ag System and method for bootstrapping a switch driver
US20120146539A1 (en) * 2010-12-10 2012-06-14 Scott Arthur Riesebosch Jitter detection and compensation circuit for led lamps
US8400205B2 (en) * 2011-04-08 2013-03-19 Analog Devices, Inc. Apparatus and method for linearizing field effect transistors in the OHMIC region
US8390490B2 (en) * 2011-05-12 2013-03-05 Texas Instruments Incorporated Compressive sensing analog-to-digital converters
TW201249101A (en) * 2011-05-20 2012-12-01 Sunplus Technology Co Ltd Active and configurable filter device
US8325865B1 (en) * 2011-07-31 2012-12-04 Broadcom Corporation Discrete digital receiver
KR20130017467A (ko) * 2011-08-10 2013-02-20 삼성전자주식회사 무선 송/수신장치에서의 아날로그 필터 및 이를 이용한 차단 주파수 설정방법
US9065504B2 (en) * 2011-10-28 2015-06-23 Broadcom Corporation Transmitter front end with programmable notch filter and methods for use therewith
KR101873298B1 (ko) * 2011-12-16 2018-07-02 삼성전자주식회사 디지털 코드에 따라 지수적으로 제어되는 가변 이득과 차단주파수를 특성을 갖는 필터 및 증폭기
US8666352B2 (en) * 2011-12-16 2014-03-04 Stephen A. Jantzi Harmonic cancellation for frequency conversion harmonic cancellation
US8570075B2 (en) * 2011-12-29 2013-10-29 Nxp B.V. Gate driver with digital ground
US9112476B2 (en) * 2012-02-27 2015-08-18 Intel Deutschland Gmbh Second-order filter with notch for use in receivers to effectively suppress the transmitter blockers
JP5959901B2 (ja) * 2012-04-05 2016-08-02 株式会社日立製作所 半導体駆動回路および電力変換装置
TWI465033B (zh) * 2012-04-19 2014-12-11 Ind Tech Res Inst 射頻前端電路及其操作方法
US9503103B2 (en) * 2012-04-30 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with a frequency multiplier and method of configuring the phase locked loop
US8742815B2 (en) * 2012-06-20 2014-06-03 Qualcomm Incorporated Temperature-independent oscillators and delay elements
US20140002145A1 (en) * 2012-06-27 2014-01-02 Infineon Technologies Austria Ag Driving circuit for a transistor
US9002304B2 (en) * 2012-08-31 2015-04-07 Samsung Electronics Co., Ltd. Analog baseband filter apparatus for multi-band and multi-mode wireless transceiver and method for controlling the filter apparatus
US20140103962A1 (en) * 2012-10-11 2014-04-17 Sl3J Systems S.A.R.L. High-speed gate driver for power switches with reduced voltage ringing
US20150236748A1 (en) * 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
US9685928B2 (en) * 2013-08-01 2017-06-20 Qorvo Us, Inc. Interference rejection RF filters
US9444417B2 (en) * 2013-03-15 2016-09-13 Qorvo Us, Inc. Weakly coupled RF network based power amplifier architecture
US9450566B2 (en) * 2013-05-09 2016-09-20 The Regents Of The University Of California Sharp programmable filters using periodically time-varying components
US9484878B2 (en) * 2014-02-18 2016-11-01 Viasat, Inc. Equalization of frequency-dependent gain
EP3112804B1 (en) * 2014-02-26 2020-05-06 Sumitomo Precision Products Co., Ltd. Vibration-type angular velocity sensor
KR20150133327A (ko) * 2014-05-19 2015-11-30 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템 및 반도체 장치의 동작 방법
US9419573B2 (en) * 2014-06-27 2016-08-16 Nxp, B.V. Variable gain transimpedance amplifier
WO2016076093A1 (ja) * 2014-11-11 2016-05-19 株式会社村田製作所 フィルタ回路、ｒｆフロントエンド回路、および、通信装置
DE102015102878B4 (de) * 2015-02-27 2023-03-30 Infineon Technologies Austria Ag Elektronische Ansteuerschaltung
US10879787B2 (en) * 2015-03-11 2020-12-29 Telcodium Inc. Power supply connecting board with variable output voltage levels
JP6485198B2 (ja) * 2015-05-12 2019-03-20 Tdk株式会社 共振インバータおよび共振型電源装置
US9893728B2 (en) * 2015-06-09 2018-02-13 Mediatek Inc. Wideband highly-linear low output impedance D2S buffer circuit
JP2017028630A (ja) * 2015-07-27 2017-02-02 株式会社東芝 帯域通過フィルタ及び無線通信機
GB2540812B (en) * 2015-07-30 2019-01-30 Advanced Risc Mach Ltd An apparatus and method for detecting a resonant frequency giving rise to an impedance peak in a power delivery network
SG11201804302XA (en) * 2015-11-23 2018-06-28 Anlotek Ltd Variable filter
TWI595747B (zh) * 2016-09-26 2017-08-11 新唐科技股份有限公司 具有頻率校正功能的低階濾波電路、低階濾波電路的頻率校正方法以及高階濾波電路
EP4064558A1 (en) * 2016-10-31 2022-09-28 Oticon A/s A hearing device comprising an amplifier system for minimizing variation in an acoustical signal caused by variation in gain of an amplifier
US10199947B2 (en) * 2017-04-05 2019-02-05 Futurewei Technologies, Inc. Isolated partial power processing power converters
KR102540232B1 (ko) * 2017-12-21 2023-06-02 삼성전자주식회사 디지털 측정 회로 및 이를 이용한 메모리 시스템
US10164618B1 (en) * 2017-12-28 2018-12-25 Micron Technology, Inc. Jitter cancellation with automatic performance adjustment
US10439597B1 (en) * 2018-04-13 2019-10-08 Qualcomm Incorporated Duty locked loop circuit
US10530368B1 (en) * 2018-11-15 2020-01-07 Silicon Laboratories Inc. Load compensation to reduce deterministic jitter in clock applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574086A (zh) * 2003-05-30 2005-02-02 海力士半导体有限公司 数字延迟锁定回路及其控制方法
US20060056561A1 (en) * 2004-09-15 2006-03-16 Silicon Laboratories Inc. Jitter self test
US20120182057A1 (en) * 2011-01-13 2012-07-19 Yantao Ma Power supply induced signal jitter compensation
CN105242127A (zh) * 2014-07-03 2016-01-13 英特尔公司 用于抖动均衡和相位误差检测的装置、方法和系统
CN106209029A (zh) * 2016-06-23 2016-12-07 泰凌微电子（上海）有限公司 环形振荡器

Also Published As

Publication number Publication date
US20200099370A1 (en) 2020-03-26
KR102436907B1 (ko) 2022-08-26
EP3732786A4 (en) 2021-10-06
CN111512551B (zh) 2023-11-14
KR20200089763A (ko) 2020-07-27
EP3732786A1 (en) 2020-11-04
WO2019133336A1 (en) 2019-07-04
US20190207594A1 (en) 2019-07-04
KR102362507B1 (ko) 2022-02-14
US10797685B2 (en) 2020-10-06
US10476488B2 (en) 2019-11-12
KR20220025171A (ko) 2022-03-03
US10164618B1 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
CN111512551B (zh) 通过自动性能调整进行抖动消除
US9007861B2 (en) Clock generating circuit, semiconductor device including the same, and data processing system
US11233511B2 (en) Skew compensation circuit and semiconductor apparatus including the same
US7038511B2 (en) System and method for comparison and compensation of delay variations between fine delay and coarse delay circuits
US7486119B2 (en) Delay-locked loop circuit with variable bias voltages and method of clock synchronization for a semiconductor memory device
KR101027679B1 (ko) Ｄｌｌ 회로
US20140320190A1 (en) Power supply induced signal jitter compensation
US8432202B2 (en) Digital locked loops and methods with configurable operating parameters
US9966934B2 (en) Duty correction device and semiconductor device including the same
JP2016500927A (ja) 低変動トランジスタ・ペリフェラル回路を備えるｄｒａｍ型デバイス、及び関連する方法
US20100226189A1 (en) Delay locked loop circuit including delay line with reduced sensitivity to variation in pvt
US8299846B2 (en) Internal voltage generating circuit of semiconductor device
US20110298510A1 (en) Voltage-controlled delay lines, delay-locked loop circuits including the voltage-controlled delay lines, and multi-phase clock generators using the voltage-controlled delay lines
US9336873B2 (en) Apparatus for time domain offset cancellation to improve sensing margin resistive memories
US7724055B2 (en) Clock receivers
KR20220123115A (ko) 전용 핀을 사용한 메모리 다이의 전력 관리 피드백
CN109088630B (zh) 包括功率门控电路的半导体装置
CN118366503A (zh) 温度传感器线性化技术
KR20120109196A (ko) 지연고정루프 및 이를 포함하는 반도체 장치
KR20140124713A (ko) 클럭 동기화 회로 및 이를 구비하는 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant