CN105242127A - 用于抖动均衡和相位误差检测的装置、方法和系统 - Google Patents

用于抖动均衡和相位误差检测的装置、方法和系统 Download PDF

Info

Publication number
CN105242127A
CN105242127A CN201510398701.XA CN201510398701A CN105242127A CN 105242127 A CN105242127 A CN 105242127A CN 201510398701 A CN201510398701 A CN 201510398701A CN 105242127 A CN105242127 A CN 105242127A
Authority
CN
China
Prior art keywords
signal
phase error
circuit
count
xor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510398701.XA
Other languages
English (en)
Other versions
CN105242127B (zh
Inventor
N·P·考利
简志文
R·萨拉斯沃特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105242127A publication Critical patent/CN105242127A/zh
Application granted granted Critical
Publication of CN105242127B publication Critical patent/CN105242127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/14—Control of transmission; Equalising characterised by the equalising network used
    • H04B3/146—Control of transmission; Equalising characterised by the equalising network used using phase-frequency equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明的实施例包括用于抖动均衡和相位误差检测的装置、方法和系统。在实施例中，通信电路可以包括用于传递数据信号的数据路径、以及用于传递时钟信号的时钟路径。抖动均衡器可以与所述数据路径和/或所述时钟路径耦合，以向所述数据信号和/或所述时钟信号分别提供可编程的延迟。所述延迟可以由训练过程来确定，在所述训练过程中，可以由调制频率来调制电源电压。所述延迟可以取决于所述电源电压的值，例如所述电源电压的电压电平和/或抖动频率分量。还描述了相位误差检测器，其可以用于所述通信电路和/或其它实施例中。

Description

用于抖动均衡和相位误差检测的装置、方法和系统
技术领域
本发明的实施例总体上涉及电子电路的技术领域，并且更具体地涉及抖动均衡和相位误差检测的技术领域。
背景技术
这里提供的背景描述用于总体上呈现本公开内容的上下文的目的。在该背景部分中所描述的程度上的目前指定的发明人的工作、以及说明书的在提交时未被描述为现有技术的各方面被既不明示也不暗示地作为本公开内容的现有技术而被纳入。除非本文中另外指示，否则该部分中所描述的方案对于本公开内容的权利要求而言并非现有技术，并且不通过将其包含在该部分中而将其纳入现有技术。
时钟信号与数据信号之间的差分抖动能够导致集成电路内部和集成电路之间的数据接口的性能下降。在包括功率输送网络(PDN)的片上系统(SoC)中，局部开关电流可能导致由SoC的电路块所接收的电源电压发生局部变型。电源变型将导致抖动作为调制的结果而被引入电路块两端的延迟中。
附图说明
通过结合附图参考以下具体实施方式可以容易地理解实施例。为了便于描述，相似的附图标记表示相似的结构元件。在附图中的图中，通过示例的方式而不是限制的方式示出了实施例。
图1示意性地示出了根据各种实施例的通信电路。
图2示出了根据各种实施例的示例性训练过程。
图3示出了根据各种实施例的示例性相位误差检测过程。
图4示出了根据各种实施例的另一示例性相位误差检测过程。
图5示出了根据各种实施例的被配置为采用本文所描述的装置和方法的示例性系统。
具体实施方式
在以下具体实施方式中，参考了形成本文的一部分的附图，其中在整个附图中，相似的附图标记表示相似的部分，并且其中通过举例说明的方式示出了可以实践的实施例。应当理解的是，可以利用其它实施例，并且在不脱离本公开内容的范围的情况下可以做出结构上或逻辑上的改变。因此，下面的具体实施方式不能被理解为限制性意义，并且实施例的范围由所附的权利要求及其等同物来限定。
可以按照最有助于理解所要求保护的主题内容的方式将各项操作依次描述为分立的动作或操作。然而，不应将描述的顺序理解为暗示这些操作必然依赖该顺序的。具体而言，可以不按照所呈现的顺序来执行这些操作。可以按照不同于所描述的实施例的顺序执行所描述的操作。在附加实施例中，可以执行各种附加的操作和/或可以省略所描述的操作。
出于本公开内容的目的，短语“A和/或B”以及“A或B”表示(A)、(B)或(A和B)。出于本公开内容的目的，短语“A、B、和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
描述可以使用短语“在实施例中”，其可以指代相同或不同实施例中的一个或多个实施例。此外，关于本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义词。
如本文中所使用的，术语“电路”可以指代、作为其部分、或包括特殊应用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享、专用或群组)和/或存储器(共享、专用或群组)、组合逻辑电路、和/或提供所描述的功能的其它硬件部件。如本文中所使用的，“计算机实施的方法”可以指代由一个或多个处理器、具有一个或多个处理器的计算机系统、诸如智能电话之类的移动设备(其可以包括一个或多个处理器)、平板电脑、膝上型计算机、机顶盒、游戏机等执行的任何方法。
图1示意性地示出了根据各种实施例的电路100(也被称为“通信电路100”)。电路100可以包括发射电路102以发射数据信号(DQ)和时钟信号(DQS，也被称为选通信号)。发射电路102可以被包括在例如高速输入/输出(HSIO)电路中，以发射数据信号和时钟信号。在一些实施例中，数据信号可以是双数据速率(DDR)数据信号。在一些实施例中，电路100可以被包括在具有一个或多个处理器的片上系统(SoC)中。电路100可以用于将数据信号和时钟信号发射至SoC的一个或多个其它部件和/或发射至SoC外部的一个或多个部件。
在各种实施例中，发射电路102可以包括延迟锁相环(DLL)和相位内插器(PI)电路104，以使数据信号与时钟信号对准。例如，在一些实施例中，时钟信号可以被对准为与数据信号相位相差90度。另外或替代地，在一些实施例中，时钟信号可以具有与数据信号相同的频率(例如，DDR信号的数据传输速率的一半)。
发射电路102还可以包括耦合到DLL和PI电路104的数据路径106和时钟路径108，以分别接收数据信号或时钟信号。数据路径106可以将数据信号传递到数据输出端子110并且时钟路径108可以将时钟信号传递到时钟输出端子112。在一些实施例中，发射电路102可以包括一个或多个附加信号路径，以传递一个或多个附加数据信号、时钟信号和/或其它信号(例如，功率信号)。尽管在本文中参考单个数据信号和单个时钟信号来描述抖动均衡技术，但是显而易见的是，抖动均衡化技术可以应用于减小任何数量的信号之间的抖动。另外，抖动均衡技术可以应用于期望减小抖动的任何类型的信号(例如，两个数据信号)。
在各种实施例中，数据路径106可以包括一个或多个电路块以处理数据信号并将经处理的数据信号传递到数据输出端子110。例如，数据路径106可以包括耦合在DLL和PI电路104与数据输出端子110之间的预驱动器电路114和驱动器电路116。另外，时钟路径108可以包括一个或多个电路块，以处理时钟信号并将经处理的时钟信号传递到时钟输出端子112。例如，时钟路径108可以包括耦合在DLL和PI电路104与时钟输出端子112之间的每位抗偏斜(PBD)电路118、预驱动器电路120和驱动器电路122。
在各种实施例中，数据电路102可以耦合到电源124，以接收电源电压。电源电压可以用于为预驱动器电路114、驱动器电路116、PBD电路118、预驱动器电路120、和/或驱动器电路122供电。在一些实施例，电源电路124可以是功率输送网络(PDN)。PDN可以包括多个功率节点，以输送功率至电路100的一个或多个电路块。由于PDN的性质，由数据路径106和/或时钟路径108的电路块所接收的电源电压的大小可以随时间变化和/或在电路块之间变化。另外，与电源124耦合的电路块的开关可能导致电源电压的调制(例如，电源噪声)。电源电压的变化可能导致抖动(例如，数据信号与时钟信号之间的差分抖动)由于跨电路块的延迟中的调制而被引入。例如，增大的电源电压可能导致门过渡延迟的减少，这可能导致信号在更短的时间内传播到电路块的输出。
在一些实施例中，电源124可以提供多个电源电压。例如，电源124可以包括模拟电源和数字电源。
在各种实施例中，电路100可以包括抖动均衡器126，其与时钟路径108耦合来将延迟引入时钟信号，以在时钟信号与数据信号之间提供预定的对准(例如，90度的相位差)。在各种实施例中，由抖动均衡器126提供的延迟量可以取决于由抖动均衡器126接收的电源电压的值。例如，延迟量可以随电源电压的电压电平的变化而变化。另外或替代地，在一些实施例中，延迟量可以随电源电压的调制频率的变化而变化。电源电压的调制频率可以对应于由于电源电压的调制而引起的抖动的频率。因此，抖动均衡器126可以补偿电源电压的变化，以减小数据信号与时钟信号之间的差分抖动。
在各种实施例中，抖动均衡器126可以被编程为相对于电源电压的变化而提供预定的延迟变化。在一些实施例中，抖动均衡器126可能能够提供正延迟或负延迟。
尽管抖动均衡器126被示出为与时钟路径108耦合，但在一些实施例中，除了与时钟路径108耦合之外或替代与时钟路径108耦合，抖动均衡器126还可以与数据路径106耦合。例如，在一些实施例中，抖动均衡器126能够将正延迟引入数据路径106或时钟路径108。
在各种实施例中，要由抖动均衡器126提供的延迟量可以由训练过程来确定。电路100可以包括误差检测器128(也被称为相位误差检测器)、训练控制器130、和/或电源调制器132，以执行训练过程。在训练过程期间，电源调制器132可以在调制频率下调制电源电压。调制可能导致数据信号和/或时钟信号中出现抖动。
误差检测器128可以耦合到数据电路102以接收数据信号和时钟信号。误差检测器128可以测量第一信号与第二信号之间的由电源电压的调制所引起的相位误差。相位误差可以对应于在电源电压被调制时的数据信号与时钟信号之间的相位差与电源调制之前的基准(例如，期望的)相位差(例如，90度相位差)的差值。训练控制器130可以基于所测量的相位误差(例如，使用反馈控制环)来调整抖动均衡器126的延迟设定，以获得经校准的延迟设定。
在一些实施例中，训练控制器130可以获得针对电源电压的多个调制频率的经校准的延迟设定。由抖动均衡器126提供的延迟可以基于多个经校准的延迟设定来随电源电压的频率而发生变化。
在一些实施例中，预定的数据样式可以用于训练过程期间的数据信号。例如，在一些实施例中，数据信号可以是逻辑0位和逻辑1位的交替序列(例如，10101010...序列)。
在各种实施例中，电路100可以减小数据信号与时钟信号之间的由电源电压的变化(例如，大小和/或频率噪声变化)所引起的差分抖动。减小的抖动可以减小发射电路102的给定架构的眼图闭合，由此有助于获得发射电路102的较高的时钟速率和/或较低的误码率(BER)。替代地或另外，减小的抖动可以允许放松发射电路102的电路块的规范，由此提供例如减小的设计复杂度、功率使用和/或面积使用。
图2示出了根据各种实施例的示例性训练过程200。训练过程200可以用于校准由抖动均衡器(例如，抖动均衡器126)提供的延迟。在一些实施例中，训练过程200可以由诸如电路100等的通信电路执行。在一些实施例中，装置可以包括一个或多个计算机可读介质，其具有存储于其上的指令，所述指令在被执行时使计算设备执行训练过程200的一个或多个操作。
在训练过程200的202，数据(DQ)和时钟(DQS)信号可以被训练以获得时钟信号(例如，相对于数据信号)的最优位置。202处的训练可以提供时钟信号与数据信号之间的期望的对准(例如，90度相位差)。在一些实施例中，202处的训练可以使用DLL和PI电路(例如，DLL和PI电路104)来执行。
在训练过程200的204，通信电路可以进入抖动均衡训练。
在训练过程200的206，通信电路可以为数据信号提供预定义的数据样式(例如，逻辑0位和逻辑1位的交替序列)。
在训练过程200的208，发射电路可以使能第一频率下的电源电压的调制。调制可以由发射电路的电源调制器(例如，电源调制器132)来执行。第一频率可以包括例如发射电路的谐振频率。在一些实施例中，通信电路可以同时在多个频率(例如，频率范围)下调制电源电压。
在训练过程200的210，发射电路可以测量取决于调制(例如，由调制引起)的相位误差。相位误差可以对应于例如在电源电压被调制之后的数据信号与时钟信号之间的相位关系与在电源电压被调制之前的数据信号与时钟信号之间的相位关系相比的变化。相位误差可以由例如发射电路的误差检测器(例如，误差检测器128)来确定。
在一些实施例中，误差检测器可以在208处的调制电源电压之前确定数据信号与时钟信号之间的基准对准(例如，相位差)。误差检测器可以基于所确定的基准对准来确定相位误差。在一些实施例中，当误差检测器确定基准对准时，预定义的数据样式可以被提供作为数据信号。示例性误差检测器的功能的其它细节在图3和4中示出并且在以下进行论述。
在训练过程200的212，通信电路可以确定数据信号与时钟信号之间的相位误差是否被最小化。如果相位误差被确定未被最小化，则在训练过程200的214，通信电路可以基于所测量的相位误差来调整由抖动均衡器所提供的均衡(例如，延迟)(例如，以减小相位误差)，并且训练过程200可以返回框210以再次测量相位误差。
如果相位误差在框212被确定已被最小化，则在训练过程200的216，通信电路可以存储与导致相位误差被最小化的抖动均衡器的延迟设定相关联的信息。信息可以包括例如与延迟设定相关联的一个或多个系数和/或与延迟设定相关联的调制频率。该延迟设定可以被称为经校准的延迟设定。在一些实施例中，延迟设定可以对应于针对电源电压的电压电平的给定变化(例如，Δ延迟/Δ电压)由抖动均衡器提供的延迟的变化。
在一些实施例中，训练过程200可以包括确定多个调制频率的经校准的延迟设定。在这些实施例中，在训练过程200的218，通信电路可以确定是否所有多个调制频率都已被均衡(例如，是否已针对所有调制频率确定了经校准的延迟设定)。如果并非所有调制频率均已被均衡，则在训练过程200的220，发射电路可以在调制频率组的另一频率下(例如，在第二频率下)调制电源电压并且返回训练过程200的框210，以在第二调制频率下测量相位误差。
如果调制频率组的所有调制频率都已被均衡，则在训练过程200的222，通信电路可以结束训练过程200并进入通信电路的正常操作。在正常操作期间，抖动均衡器可以向数据信号和/或时钟信号提供延迟，该数据信号和/或时钟信号是基于在训练过程200期间确定的一个或多个经校准的延迟设定。
基于针对训练过程200的多个调制频率所获得的经校准的延迟设定，由抖动均衡器提供的延迟可以随电源电压的所检测的调制频率或多个频率而变化。例如，除了获得了经校准的延迟设定的调制频率以外的调制频率的延迟设定可以从经校准的延迟设定来推算。在一些实施例中，抖动均衡函数可以基于经校准的延迟设定来生成，该函数基于电源电压的调制频率来改变延迟。抖动均衡器可以基于抖动均衡函数来提供延迟。
在其它实施例中，训练过程200可以确定针对单个调制频率的经校准的延迟设定。在一些实施例中，电源调制引起的抖动可以仅在通信电路的操作期间可见的电源调制频率的正常范围内轻微变化。因此，相同的经校准的延迟设定可以用于电源调制的所有频率。
在各种实施例中，补偿电源电压的变化所需要的经校准的延迟针对与通信电路相关联的给定过程、电压和/或温度可以大体上保持恒定。在一些实施例中，如果一个或多个参数(例如，温度)超过相关联的阈值，则可以重复训练过程200。另外或替代地，可以周期性地重复训练过程200。此外，在一些实施例中，如下文进一步讨论的，数据信号与时钟信号之间的差分抖动可以在通信电路的正常操作期间被监测。如果抖动超过阈值，则可以执行训练过程200。
再次参见图1，在一些实施例中，误差检测器128可以在数据信号与时钟信号之间执行XOR(排他性的或)操作以生成xor信号。误差检测器128可以基于xor信号来确定数据信号与时钟信号之间的相位误差。xor信号可以具有基于数据信号与时钟信号之间的相位误差而变化的标记/空间比率。标记/空间比率可以是在给定总时间段测量的、xor信号具有第一逻辑电平(例如，逻辑1)的第一时间段与xor信号具有第二逻辑电平(例如，逻辑0)的第二时间段相比的比率。标记/空间比率可以对应于xor信号的占空比。
当时钟信号在90度相位差下与数据信号对准时，标记/空间比率可以是50∶50。然而，时钟信号与数据信号之间的差分抖动可以改变标记/空间比率。因此，数据信号与时钟信号之间的相位误差可以基于xor信号的标记/空间比率来确定。尽管相位误差检测过程在本文中被论述为使用数据信号与时钟信号之间的XOR操作，然而显而易见的是，可以执行其它逻辑操作来达到相同或相似的结果。
图3示出了根据各种实施例的可以由相位误差检测器(例如，误差检测器128)执行的相位误差检测过程300。在一些实施例中，训练过程200的框210中的测量相位误差的操作可以包括执行相位误差检测过程300的一个或多个操作。在一些实施例中，装置可以包括具有存储于其上的指令的一个或多个计算机可读介质，所述指令在被执行时使计算设备执行相位误差检测过程300的一个或多个操作。
在各种实施例中，相位误差检测器可以接收第一信号(信号1)和第二信号(信号2)，要检测两个信号之间的相位误差。第一信号例如可以是数据信号，并且第二信号例如可以是时钟信号。
相位误差检测器还可以接收测量时钟(CKM)。在一些实施例中，测量时钟可以与第一和/或第二信号无关和/或不谐波相关。在一些实施例中，测量时钟的频率可以高于第一信号的频率和/或第二信号的频率。
在相位误差检测器过程300的302，相位误差检测器可以在第一信号与第二信号之间执行XOR操作以获得xor信号。
在相位误差检测器过程300的304，相位误差检测器可以在xor信号与测量时钟之间执行AND操作，以获得第一计数信号。AND操作可以利用xor信号来选通测量时钟，从而仅当xor信号和测量时钟都具有逻辑1的值时产生的第一计数信号才具有逻辑1的值。
在相位误差检测过程300的306，相位误差检测器可以反转xor信号以获得xorb信号。在相位误差检测过程300的308，相位误差检测器可以在xorb信号与测量时钟信号之间执行AND操作，以获得第二计数信号。
在相位误差检测过程300的310，相位误差检测器可以在预定时间段内计数第一计数信号中的上升沿的数量Count1。
在相位误差检测过程300的312，相位误差检测器可以在预定时间段内计数第二计数信号中的上升沿的数量Count2。在各种实施例中，Count1相较于Count2的相对值可以对应于xor信号的标记/空间比率。
在相位误差检测过程300的314，相位误差检测器可以基于Count1和Count2来确定第一与第二信号之间的相位误差。相位误差检测器可以生成并输出对应于相位误差的误码。
例如，如果第一与第二信号之间的期望的对准对应于xor信号的50∶50标记/空间比率(例如，如果时钟信号被对准为与数据信号具有90度相位差)，则当第一和第二信号具有期望的对准时，Count1和Count2将具有相同值。因此，相位误差检测器可以基于Count1与Count2之间的比较结果(例如，差值)来确定相位误差。
在一些实施例中，误码可以指示所确定的相位误差的大小和/或含义(例如，期望的对准的方向)。如本文讨论的，通信电路(例如，通信电路100)可以基于由相位误差检测器生成的误码来调整由抖动均衡器(例如，抖动均衡器126)提供的延迟，由此减小第一与第二信号之间的差分抖动。
在一些实施例中，相位误差检测器可以在调制电源电压之前获得Count1和Count2的基准值。发射电路可以在Count1和Count2值的基准值被获得时提供预定义的数据样式作为数据信号(例如，逻辑0位和逻辑1位的交替序列)。然后发射电路可以调制电源电压并获得Count1和Count2的新值。相位误差检测器可以基于相对于Count1和Count2的基准值的Count1和Count2的新值来确定相位误差。
在一些实施例中，相位误差检测器可以响应于确定第一与第二信号之间的相位误差已经达到或超过阈值而输出误码。例如，相位误差检测器可以保持上数/下数计数器。Count1可以递增上数/下数计数器，而Count2可以递减上数/下数计数器。相位误差检测器可以在上数/下数计数器的值的大小(例如，绝对值)满足或超过阈值时输出误码。
在这些实施例中，仅当第一与第二信号之间的相位误差达到或超过阈值时，由抖动均衡器提供的延迟才可以改变。此外，在一些实施例中，相位误差检测器可以监测在通信电路的正常操作期间的抖动，并且在所监测的抖动达到或超过阈值的情况下启动抖动均衡器的延迟设定的改变。
图4示出了根据各种实施例的可以由相位误差检测器(例如，相位误差检测器128)执行的另一相位误差检测过程400(也被称为“过程400”)。在一些实施例中，训练过程200的框210中的测量相位误差的操作可以包括执行相位误差检测过程400的一个或多个操作。在一些实施例中，装置可以包括具有存储于其上的指令的一个或多个计算机可读介质，所述指令在被执行时使计算设备执行相位误差检测过程400的一个或多个操作。
在各种实施例中，相位误差检测器可以接收第一和第二计数信号。相位误差检测器还可以生成如本文讨论的第一和第二计数信号。第一计数信号可以是xor信号与测量时钟信号(CKM)之间的AND操作的结果。xor信号可以是要测量其间的相位误差的第一信号(例如，数据信号)与第二信号(例如，时钟信号)之间的XOR操作的结果。
第二计数信号可以是xorb信号与测量时钟信号之间的AND操作的结果。xorb信号可以是xor信号的反转。
在过程400的402，相位误差检测器可以计数第一计数信号的上升沿，以获得第一计数值Count1。另外，在过程400的404，相位误差检测器可以计数第二计数信号的上升沿，以获得第二计数值Count2。在其它实施例中，相位误差检测器可以计数第一和/或第二计数信号的下降沿和/或所有过渡。
在406，相位误差检测器可以确定Count1是否等于或大于阈值(T)。在408，相位误差检测器可以确定Count2是否等于或大于阈值。
如果Count1或Count2等于或大于阈值，则相位误差检测器可以在过程400的410触发误码的生成。在一些实施例中，误码可以指示哪个计数值(例如，Count1或Count2)首先达到阈值以及达到阈值时的Count1与Count2之间的差的大小。
如果Count1或Count2等于或大于阈值，则相位误差检测器还可以触发计数值Count1和Count2的复位。
在过程400的412，相位误差检测器可以触发计数值Count1和Count2的复位。Count1和Count2的复位也可以由Count1或Count2等于或大于阈值而触发。
在各种实施例中，相位误差检测过程400可以是异步的并且可以不需要相位误差检测器来在所定义的时间段内计数第一和第二计数信号的上升沿。
在各种实施例中，可以由误差检测器128采用的相位误差检测过程300和/或400可以是不需要任何模拟电路块或延迟单元的纯数字过程。相位误差检测过程300和/或400的数字实施方式可以帮助电路100的节点迁移(例如，改变过程节点)，而模拟部件在过程节点被改变时通常需要大量的重新设计。
另外或替代地，相位误差检测过程300和/或400可能容许PVT角的变化，并且可能不需要校准。此外，相位误差检测过程300和/或400可能容许xor和/或xorb信号的基准标记/空间比率中的差值。例如，相位误差检测过程300和/或400可以基于基准标记/空间比率来使所测量的相位误差标准化，由此允许相位误差被适当测量，即使时钟信号与数据信号的期望的对准对应于xor和/或xorb信号的并非50∶50(例如，60∶40)的标记/空间比率。
图5示出了根据各种实施例的示例性计算设备500，其可以采用本文描述的装置和/或方法(例如，电路100、训练过程200、相位检测过程300、相位检测过程400)。正如所示，计算设备500可以包括多个部件，例如一个或多个处理器504(示出一个)和至少一个通信芯片506。在各种实施例中，一个或多个处理器504均可以包括一个或多个处理器内核。在各种实施例中，至少一个通信芯片506可以物理和电耦合到一个或多个处理器504。在其它实施方式中，通信芯片506可以是一个或多个处理器504的一部分。在各种实施例中，计算设备500可以包括印刷电路板(PCB)502。对于这些实施例，一个或多个处理器504和通信芯片506可以设置于其上。在替代的实施例中，可以在不采用PCB502的情况下耦合各种部件。
根据其应用，计算设备500可以包括其它部件，所述其它部件可以或可以不与PCB502物理和电耦合。这些其它部件包括但不限于存储器控制器505、易失性存储器(例如，动态随机存取存储器(DRAM)508)、诸如只读存储器(ROM)510、闪存存储器512、存储设备511(例如，硬盘驱动(HDD))等的非易失性存储器、I/O控制器514、数字信号处理器(未示出)、加密处理器(未示出)、图形处理器516、一个或多个天线518、显示器(未示出)、触摸屏显示器520、触摸屏控制器522、电池524、音频编解码器(未示出)、视频编解码器(未示出)、全球定位系统(GPS)设备528、罗盘530、加速度计(未示出)、陀螺仪(未示出)、扬声器532、照相机534、以及大容量存储设备(例如硬盘驱动器、固态驱动器、光盘(CD)、数字多功能盘(DVD))(未示出)等。在各种实施例中，处理器504可以与其它部件集成在同一管芯上以形成片上系统(SoC)。
在一些实施例中，一个或多个处理器504、闪存存储器512、和/或存储设备511可以包括相关联的固件(未示出)，其存储编程指令，所述指令被配置为使计算设备500能够响应于编程指令被一个或多个处理器504执行而实践本文描述的方法的全部或所选择的方面(例如，训练过程200、相位误差检测过程300、相位误差检测过程400)。在各种实施例中，这些方面可以另外或替代地使用与一个或多个处理器504、闪存存储器512或存储设备511分开的硬件来实施。
在各种实施例中，计算设备500的一个或多个部件可以包括本文描述的电路100和/或误差检测器128。例如，电路100和/或误差检测器128可以包括在I/O控制器514、处理器504、存储器控制器505、和/或计算设备500的另一个部件中。在一些实施例中，I/O控制器514可以与一个或多个外部设备接口连接以使用电路100和/或发射电路102来发射数据信号。在其它实施例中，电路100和/或发射电路102可以用于在计算设备500的两个部件之间发射和/或接收数据信号。
通信芯片506可以实现用于来往于计算设备500的数据传输的无线通信。术语“无线”及其衍生词可以用于描述电路、设备、系统、方法、技术、通信信道等等，其可以通过使用调制的电磁辐射而经由非固态介质传送数据。术语并不暗示相关联的设备不包含任何线路，尽管在一些实施例中相关联的设备可能不包含任何线路。通信芯片506可以实施多种无线标准或协议中的任何一种，所述多种无线标准或协议包括但不限于IEEE702.20、长期演进(LTE)、高级LTE(LTE-A)、通用无线分组业务(GPRS)、演进数据优化(Ev-DO)、演进的高速分组访问(HSPA+)、演进的高速下行分组访问(HSDPA+)、演进的高速上行分组访问(HSUPA+)、全球移动通信(GSM)、增强型数据速率GSM演进(EDGE)、码分多址(CDMA)、时分多址(TDMA)、数字增强无绳通信(DECT)、全球微波互联接入(WiMAX)、蓝牙、及其衍生物、以及被指定为3G，4G，5G和更高代的任何其它无线协议。计算设备500可以包括多个通信芯片506。例如，第一通信芯片506可以专用于较短范围的无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片506可以专用于较长范围的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
在各种实施方式中，计算设备500可以是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元(例如，游戏控制台或车载娱乐单元)、数字照相机、便携式音乐播放器或数字录像机。在其它实施方式中，计算设备500可以是处理数据的任何其它电子设备。
以下提供了一些非限制性示例。
示例1为通信电路，其包括：第一传输路径，用以传递第一信号，第一传输路径包括一个或多个电路块以接收电源电压并处理第一信号；第二传输路径，用以传递第二信号，第二传输路径包括一个或多个电路块以接收电源电压并处理第二信号；以及与第一传输路径耦合的抖动均衡器，用以将延迟引入第一信号，以在第一信号与第二信号之间提供对准，其中，延迟的量基于电源电压的值。
示例2为示例1的电路，其中，第一信号为时钟信号并且第二信号为数据信号。
示例3为示例1的电路，还包括：误差检测器，用以测量第一信号与第二信号之间的相位误差；以及训练控制器，用以基于所测量的相位误差来调整抖动均衡器的延迟设定，以获得经校准的延迟设定。
示例4为示例3的电路，还包括电源调制器，用以在电路的训练过程期间由调制频率来调制电源电压。
示例5为示例4的电路，其中，调制频率为第一调制频率，其中，经校准的延迟设定与第一调制频率相关联，其中，电源调制器还用以在第二调制频率下调制电源电压，并且其中，训练控制器用以获得与第二调制频率相关联的第二经校准的延迟设定。
示例6为示例4的电路，其中，训练控制器用以在与电路相关联的温度超过相应的阈值的情况下重启训练过程。
示例7为示例4的电路，其中，电路用以在训练过程期间为数据信号提供预定的数据样式。
示例8为示例3至7中的任一个的电路，其中，误差检测器用以：在第一信号与第二信号之间执行xor操作以生成xor信号；并且基于xor信号的标记/空间比率来确定第一信号与第二信号之间的相位误差。
示例9为示例8的电路，其中，误差检测器用以通过被配置为如下方式来基于xor信号的标记/空间比率确定相位误差：在xor信号与无关的时钟信号之间执行逻辑AND操作以生成第一计数信号；在xorb信号与无关的时钟信号之间执行逻辑AND操作以生成第二计数信号，xorb信号为xor信号的反转形式；以及基于第一计数信号中的第一数量的过渡与第二计数信号中的第二数量的过渡之间的差来确定第一信号与第二信号之间的相位误差。
示例10为示例1的电路，其中，电源电压的值为电源电压的电压电平。
示例11为相位误差检测电路，其包括：第一输入端子，用以接收第一输入信号；第二输入端子，用以接收第二输入信号；以及相位误差检测器，其耦合到第一输入端子和第二输入端子。相位误差检测器用以：在第一输入信号与第二输入信号之间执行xor操作以生成xor信号；并且基于xor信号的标记/空间比率来确定第一输入信号与第二输入信号之间的相位误差。
示例12为示例11的电路，其中，相位误差检测器用以通过被配置为如下方式来基于xor信号的标记/空间比率来确定相位误差：在xor信号与时钟信号之间执行逻辑AND操作以生成第一计数信号；在xorb信号与时钟信号之间执行逻辑AND操作以生成第二计数信号，xorb信号为xor信号的反转形式；以及基于同一时间段内的第一计数信号中的第一数量的过渡与第二计数信号中的第二数量的过渡之间的差来确定第一输入信号与第二输入信号之间的相位误差。
示例13为示例12的电路，其中，时钟信号与第一输入信号或第二输入信号无关。
示例14为示例12的电路，其中，相位误差检测器用以生成对应于所确定的相位误差的误码，并且其中，电路还包括耦合到相位误差检测器的训练控制器，训练控制器用以基于误码来调整第一或第二输入信号的延迟。
示例15为示例12的电路，其中，相位误差检测器用以响应于确定第一数量的过渡与第二数量的过渡之间的差等于或大于阈值而生成对应于所确定的相位误差的误码。
示例16为示例12的电路，其中，相位误差检测器还用以：在预定时间段内计数第一数量的过渡和第二数量的过渡；并且生成误码以指示相位误差的含义和大小。
示例17为示例12的电路，其中，相位误差检测器用以：确定第一数量的过渡或第二数量的过渡等于或大于阈值；并且响应于确定而生成误码以指示相位误差的含义和大小。
示例18为计算系统，其包括：触摸屏显示器；耦合到触摸屏显示器的处理器；电源，用以提供电源电压；以及耦合到处理器和电源的通信电路。通信电路包括：电源调制器，用以在通信电路的训练过程期间在调制频率下调制电源电压；数据路径，用以传递数据信号，数据路径包括一个或多个电路块，以处理该数据信号；时钟路径，用以传递时钟信号，时钟路径包括一个或多个电路块，以处理时钟信号；抖动均衡器，其与数据路径或时钟路径耦合以向相应的数据信号或时钟信号提供延迟；误差检测器，用以测量数据信号与时钟信号之间的相位误差；以及训练控制器，用以在以调制频率调制电源电压时基于所测量的相位误差来调整由抖动均衡器提供的延迟。
示例19为示例18的系统，其中，调制频率为第一调制频率，其中，训练控制器还用以在以第二调制频率调制电源电压时基于所测量的相位误差来调整由抖动均衡器提供的延迟。
示例20为示例18的系统，其中，由抖动均衡器提供的延迟随电源电压的电压电平而变化。
示例21为示例18至20中的任一个的系统，其中，由抖动均衡器提供的延迟随电源电压的抖动分量的频率而变化。
示例22为用于相位误差检测的方法，方法包括：在第一与第二输入信号之间执行逻辑XOR操作以生成xor信号；在xor信号与时钟信号之间执行逻辑AND操作以生成第一计数信号；在xorb信号与时钟信号之间执行逻辑AND操作以生成第二计数信号，xorb信号为xor信号的反转形式；在一段时间内对第一计数信号中的上升沿的数量进行计数以获得第一计数值；在一段时间内对第二计数信号中的上升沿的数量进行计数以获得第二计数值；基于第一计数值和第二计数值来确定第一与第二输入信号之间的相位误差。
示例23为示例22的方法，还包括：生成指示所确定的相位误差的大小和含义的误码。
示例24为示例23的方法，还包括：确定第一与第二计数值之间的差等于或大于阈值；并且响应于确定该差等于或大于阈值而输出误码。
示例25为示例23的方法，还包括：确定第一计数值或第二计数值等于或大于阈值；并且响应于确定第一计数值或第二计数值等于或大于阈值而输出误码。
尽管已经出于描述的目的而在本文中示出并描述了某些实施例，但是本申请旨在覆盖本文讨论的实施例的任何修改或变型。因此，其明显旨在由权利要求来限定本文中描述的实施例。
在本公开内容叙述“一”或“第一”元件或其等同物时，这种公开内容包括一个或多个这种元件，既不要求也不排除两个或更多元件。此外，用于所识别的元件的序数指示词(例如，第一、第二或第三)用于在这些元件之间进行区分，并且不指示或暗示所要求的或所限定的数量的元件，也不指示这种元件的特定位置或顺序，除非另外具体陈述。

Claims (25)

1.一种通信电路，包括：
第一传输路径，其用于传递第一信号，所述第一传输路径包括一个或多个电路块，以接收电源电压并处理所述第一信号；
第二传输路径，其用于传递第二信号，所述第二传输路径包括一个或多个电路块，以接收所述电源电压并处理所述第二信号；以及
抖动均衡器，其与所述第一传输路径耦合以将延迟引入所述第一信号，以在所述第一信号与所述第二信号之间提供对准，其中，所述延迟的量基于所述电源电压的值。
2.根据权利要求1所述的电路，其中，所述第一信号为时钟信号并且所述第二信号为数据信号。
3.根据权利要求1所述的电路，还包括：
误差检测器，其用于测量所述第一信号与所述第二信号之间的相位误差；以及
训练控制器，其用于基于所测量的相位误差来调整所述抖动均衡器的延迟设定，以获得经校准的延迟设定。
4.根据权利要求3所述的电路，还包括电源调制器，其用于在所述电路的训练过程期间以调制频率来调制所述电源电压。
5.根据权利要求4所述的电路，其中，所述调制频率为第一调制频率，其中，所述经校准的延迟设定与所述第一调制频率相关联，其中，所述电源调制器还用于在第二调制频率下调制所述电源电压，并且其中，所述训练控制器用于获得与所述第二调制频率相关联的第二经校准的延迟设定。
6.根据权利要求4所述的电路，其中，所述训练控制器用于在与所述电路相关联的温度超过相应的阈值的情况下重启所述训练过程。
7.根据权利要求4所述的电路，其中，所述电路用于在所述训练过程期间为所述数据信号提供预定的数据样式。
8.根据权利要求3至7中的任一项所述的电路，其中，所述误差检测器用于：
在所述第一信号与所述第二信号之间执行XOR操作以生成xor信号；并且
基于所述xor信号的标记/空间比率来确定所述第一信号与所述第二信号之间的相位误差。
9.根据权利要求8所述的电路，其中，所述误差检测器用于通过被配置为执行如下操作来基于所述xor信号的所述标记/空间比率来确定所述相位误差：
在所述xor信号与无关的时钟信号之间执行逻辑AND操作，以生成第一计数信号；
在xorb信号与所述无关的时钟信号之间执行逻辑AND操作，以生成第二计数信号，所述xorb信号为所述xor信号的反转形式；并且
基于所述第一计数信号中的第一数量的过渡与所述第二计数信号中的第二数量的过渡之间的差来确定所述第一信号与所述第二信号之间的所述相位误差。
10.根据权利要求1所述的电路，其中，所述电源电压的所述值为所述电源电压的电压电平。
11.一种相位误差检测电路，包括：
第一输入端子，其用于接收第一输入信号；
第二输入端子，其用于接收第二输入信号；以及
相位误差检测器，其耦合到所述第一输入端子和所述第二输入端子，所述相位误差检测器用于：
在所述第一输入信号与所述第二输入信号之间执行XOR操作以生成xor信号；并且
基于所述xor信号的标记/空间比率来确定所述第一输入信号与所述第二输入信号之间的相位误差。
12.根据权利要求11所述的电路，其中，所述相位误差检测器用于通过被配置为执行如下操作而基于所述xor信号的所述标记/空间比率来确定所述相位误差：
在所述xor信号与时钟信号之间执行逻辑AND操作，以生成第一计数信号；
在xorb信号与所述时钟信号之间执行逻辑AND操作，以生成第二计数信号，所述xorb信号为所述xor信号的反转形式；并且
基于同一时间段内的所述第一计数信号中的第一数量的过渡与所述第二计数信号中的第二数量的过渡之间的差来确定所述第一输入信号与所述第二输入信号之间的所述相位误差。
13.根据权利要求12所述的电路，其中，所述时钟信号与所述第一输入信号或所述第二输入信号无关。
14.根据权利要求12所述的电路，其中，所述相位误差检测器用于生成对应于所确定的相位误差的误码，并且其中，所述电路还包括耦合到所述相位误差检测器的训练控制器，所述训练控制器用于基于所述误码来调整所述第一输入信号或所述第二输入信号的延迟。
15.根据权利要求12所述的电路，其中，所述相位误差检测器用于响应于确定所述第一数量的过渡与所述第二数量的过渡之间的差等于或大于阈值而生成对应于所确定的相位误差的误码。
16.根据权利要求12所述的电路，其中，所述相位误差检测器还用于：
在预定的时间段内计数所述第一数量的过渡和所述第二数量的过渡；并且
生成误码以指示所述相位误差的含义和大小。
17.根据权利要求12所述的电路，其中，所述相位误差检测器用于：
确定所述第一数量的过渡或所述第二数量的过渡等于或大于阈值；并且
响应于所述确定来生成误码，以指示所述相位误差的含义和大小。
18.一种计算系统，包括：
触摸屏显示器；
处理器，其耦合到所述触摸屏显示器；
电源，其用于提供电源电压；以及
通信电路，其耦合到所述处理器并且耦合到所述电源，所述通信电路包括：
电源调制器，其用于在所述通信电路的训练过程期间以调制频率来调制所述电源电压；
数据路径，其用于传递数据信号，所述数据路径包括一个或多个电路块以处理所述数据信号；
时钟路径，其用于传递时钟信号，所述时钟路径包括一个或多个电路块以处理所述时钟信号；
抖动均衡器，其与所述数据路径或所述时钟路径耦合，以向相应的数据信号或时钟信号提供延迟；
误差检测器，其用于测量所述数据信号与所述时钟信号之间的相位误差；以及
训练控制器，其用于在以所述调制频率来调制所述电源电压时，基于所测量的相位误差来调整由所述抖动均衡器提供的所述延迟。
19.根据权利要求18所述的系统，其中，所述调制频率为第一调制频率，其中，所述训练控制器还用于在以第二调制频率来调制所述电源电压时，基于所测量的相位误差来调整由所述抖动均衡器提供的所述延迟。
20.根据权利要求18所述的系统，其中，由所述抖动均衡器提供的所述延迟随所述电源电压的电压电平而变化。
21.根据权利要求18至20中的任一项所述的系统，其中，由所述抖动均衡器提供的所述延迟随所述电源电压的抖动分量的频率而变化。
22.一种用于相位误差检测的方法，所述方法包括：
在第一输入信号与第二输入信号之间执行逻辑XOR操作，以生成xor信号；
在所述xor信号与时钟信号之间执行逻辑AND操作，以生成第一计数信号；
在xorb信号与所述时钟信号之间执行逻辑AND操作，以生成第二计数信号，所述xorb信号为所述xor信号的反转形式；
在一段时间内对所述第一计数信号中的上升沿的数量进行计数，以获得第一计数值；
在一段时间内对所述第二计数信号中的上升沿的数量进行计数，以获得第二计数值；以及
基于所述第一计数值和所述第二计数值来确定所述第一输入信号与所述第二输入信号之间的相位误差。
23.根据权利要求22所述的方法，还包括：生成指示所确定的相位误差的大小和含义的误码。
24.根据权利要求23所述的方法，还包括：
确定所述第一计数值与所述第二计数值之间的差等于或大于阈值；以及
响应于确定所述差等于或大于所述阈值而输出所述误码。
25.根据权利要求23所述的方法，还包括：
确定所述第一计数值或所述第二计数值等于或大于阈值；以及
响应于确定所述第一计数值或所述第二计数值等于或大于所述阈值而输出所述误码。
CN201510398701.XA 2014-07-03 2015-06-03 用于抖动均衡和相位误差检测的装置、方法和系统 Active CN105242127B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/324,062 US9288019B2 (en) 2014-07-03 2014-07-03 Apparatuses, methods, and systems for jitter equalization and phase error detection
US14/324,062 2014-07-03

Publications (2)

Publication Number Publication Date
CN105242127A true CN105242127A (zh) 2016-01-13
CN105242127B CN105242127B (zh) 2019-02-22

Family

ID=55017797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510398701.XA Active CN105242127B (zh) 2014-07-03 2015-06-03 用于抖动均衡和相位误差检测的装置、方法和系统

Country Status (3)

Country Link
US (2) US9288019B2 (zh)
CN (1) CN105242127B (zh)
TW (2) TWI580214B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110333391A (zh) * 2019-04-08 2019-10-15 中国科学技术大学 一种可在线校正测量电缆相位漂移的微波相位测量系统
CN110572173A (zh) * 2018-05-18 2019-12-13 恩智浦有限公司 通过天线电流相位对齐进行的电磁场叠加
CN110869793A (zh) * 2017-07-06 2020-03-06 伯斯有限公司 确定音频设备的位置/定向
CN111512551A (zh) * 2017-12-28 2020-08-07 美光科技公司 通过自动性能调整进行抖动消除
CN111598727A (zh) * 2020-07-23 2020-08-28 国网江西省电力有限公司电力科学研究院 基于码相位计数法提升智能变电站计量时钟同步的方法
CN112136053A (zh) * 2018-05-23 2020-12-25 认知系统公司 使用来自传感器装置的数据的针对运动检测系统的训练数据
CN113572489A (zh) * 2020-04-28 2021-10-29 颖飞公司 定时恢复装置、抖动减轻电路以及接收器装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548876B2 (en) * 2015-05-06 2017-01-17 Mediatek Inc. Multiple transmitter system and method for controlling impedances of multiple transmitter system
US10057051B2 (en) 2015-05-29 2018-08-21 Silicon Laboratories Inc. Dual path timing wander removal
US9705668B2 (en) * 2015-05-29 2017-07-11 Silicon Laboratories Inc. Dual path timing jitter removal
US9673962B1 (en) * 2016-02-17 2017-06-06 Analog Devices Global System and method for reducing false preamble detection in a communication receiver
TWI628927B (zh) * 2017-02-20 2018-07-01 群聯電子股份有限公司 等化器調校方法、可適性等化器及記憶體儲存裝置
US11962306B2 (en) 2021-06-29 2024-04-16 Nvidia Corporation Clock anomaly detection
US11656277B2 (en) * 2021-06-29 2023-05-23 Nvidia Corporation Clock anomaly detection with dynamic calibration

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403053B2 (en) * 2002-12-19 2008-07-22 Intel Corporation Power supply dependent delay compensation
US20090097588A1 (en) * 2007-10-16 2009-04-16 Ami Semiconductor, Inc. Digital data encoding and decoding method and system
US20120293226A1 (en) * 2010-07-26 2012-11-22 Jiansheng Liao Clock and data recovery system, phase adjusting method, and phasedetector

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7325059B2 (en) * 2003-05-15 2008-01-29 Cisco Technology, Inc. Bounded index extensible hash-based IPv6 address lookup method
KR100632584B1 (ko) 2004-12-20 2006-10-09 엘지전자 주식회사 자동 챕터 설정 장치 및 방법
US7630367B2 (en) * 2006-09-01 2009-12-08 Wipro Limited Approach for fast IP address lookups
US20090063448A1 (en) * 2007-08-29 2009-03-05 Microsoft Corporation Aggregated Search Results for Local and Remote Services
JP5136374B2 (ja) * 2008-11-21 2013-02-06 オムロン株式会社 光伝送システム及びそれを備えた電子機器
CN102460972B (zh) * 2009-06-30 2015-10-14 拉姆伯斯公司 用于调整时钟信号以补偿噪声的方法、系统和集成电路
CN102289473B (zh) * 2011-07-27 2013-03-13 迈普通信技术股份有限公司 一种多服务器分页查询的装置及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403053B2 (en) * 2002-12-19 2008-07-22 Intel Corporation Power supply dependent delay compensation
US20090097588A1 (en) * 2007-10-16 2009-04-16 Ami Semiconductor, Inc. Digital data encoding and decoding method and system
US20120293226A1 (en) * 2010-07-26 2012-11-22 Jiansheng Liao Clock and data recovery system, phase adjusting method, and phasedetector

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110869793A (zh) * 2017-07-06 2020-03-06 伯斯有限公司 确定音频设备的位置/定向
CN110869793B (zh) * 2017-07-06 2023-11-03 伯斯有限公司 确定音频设备的位置/定向
CN111512551A (zh) * 2017-12-28 2020-08-07 美光科技公司 通过自动性能调整进行抖动消除
CN111512551B (zh) * 2017-12-28 2023-11-14 美光科技公司 通过自动性能调整进行抖动消除
CN110572173A (zh) * 2018-05-18 2019-12-13 恩智浦有限公司 通过天线电流相位对齐进行的电磁场叠加
CN112136053A (zh) * 2018-05-23 2020-12-25 认知系统公司 使用来自传感器装置的数据的针对运动检测系统的训练数据
CN112136053B (zh) * 2018-05-23 2023-08-18 认知系统公司 使用来自传感器装置的数据的针对运动检测系统的训练数据
CN110333391A (zh) * 2019-04-08 2019-10-15 中国科学技术大学 一种可在线校正测量电缆相位漂移的微波相位测量系统
CN110333391B (zh) * 2019-04-08 2021-10-01 中国科学技术大学 一种可在线校正测量电缆相位漂移的微波相位测量系统
CN113572489A (zh) * 2020-04-28 2021-10-29 颖飞公司 定时恢复装置、抖动减轻电路以及接收器装置
CN111598727A (zh) * 2020-07-23 2020-08-28 国网江西省电力有限公司电力科学研究院 基于码相位计数法提升智能变电站计量时钟同步的方法

Also Published As

Publication number Publication date
US20160006544A1 (en) 2016-01-07
TWI580214B (zh) 2017-04-21
TW201614974A (en) 2016-04-16
US9735765B2 (en) 2017-08-15
US9288019B2 (en) 2016-03-15
TWI656761B (zh) 2019-04-11
US20160241223A1 (en) 2016-08-18
CN105242127B (zh) 2019-02-22
TW201810985A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
CN105242127A (zh) 用于抖动均衡和相位误差检测的装置、方法和系统
US9832006B1 (en) Method, apparatus and system for deskewing parallel interface links
CN107735836B (zh) 采用可编程跟踪斜率的数字相位控制
RU2632406C2 (ru) Управление синхронизацией для несогласованного приемника сигнала
EP3170090B1 (en) Systems and methods for chip to chip communication
US9564908B2 (en) Digital phase-locked loop and method of operating the same
EP3273359B1 (en) Configurable clock tree
KR102087235B1 (ko) 위상 감지 장치 및 위상 감지 방법
US9349422B2 (en) Supporting calibration for sub-rate operation in clocked memory systems
US20150149796A1 (en) Voltage regulator training
CN105099402B (zh) 占空比检测器和包括占空比检测器的半导体集成电路装置
US9672882B1 (en) Conditional reference voltage calibration of a memory system in data transmisson
CN106664092A (zh) 用于数字控制振荡器(dco)的开环电压调节和漂移补偿
US11411610B2 (en) Near field communication (NFC) device and method of detecting resonance frequency of the same
US10225072B2 (en) Data receiver circuit with offset edge samplers
US9473138B2 (en) Crosstalk compensation circuit
US20140003182A1 (en) Apparatus and method for selectively using a memory command clock as a reference clock
US9390776B1 (en) Data strobing circuit and semiconductor apparatus using the same
EP3479189B1 (en) Data transfer by modulating clock signal
KR102666336B1 (ko) 클록 생성 회로, 메모리 및 클록 듀티 사이클 교정 방법
US7911251B2 (en) Clock signal generating circuit and semiconductor memory apparatus including the same
US10382190B1 (en) Optimizing clock/data recovery power while maintaining link stability in source synchronous applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant