TW201810985A - 用於抖動等化及相位誤差檢測之設備，方法及系統 - Google Patents

用於抖動等化及相位誤差檢測之設備，方法及系統 Download PDF

Info

Publication number
TW201810985A
TW201810985A TW106103308A TW106103308A TW201810985A TW 201810985 A TW201810985 A TW 201810985A TW 106103308 A TW106103308 A TW 106103308A TW 106103308 A TW106103308 A TW 106103308A TW 201810985 A TW201810985 A TW 201810985A
Authority
TW
Taiwan
Prior art keywords
signal
circuit
phase error
xor
jitter
Prior art date
Application number
TW106103308A
Other languages
English (en)
Other versions
TWI656761B (zh
Inventor
尼可拉斯 考利
志文 簡
路奇爾 沙拉史瓦
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201810985A publication Critical patent/TW201810985A/zh
Application granted granted Critical
Publication of TWI656761B publication Critical patent/TWI656761B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/14—Control of transmission; Equalising characterised by the equalising network used
    • H04B3/146—Control of transmission; Equalising characterised by the equalising network used using phase-frequency equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

實施例包括用於抖動等化及相位誤差檢測之設備、方法及系統。在實施例中，通訊電路可包括資料路徑以傳送資料信號及時脈路徑以傳送時脈信號。抖動等化器可與該資料路徑及/或時脈路徑耦接，以分別提供可程式化延遲至該資料信號及/或時脈信號。該延遲可藉由在其中供應電壓可藉由調變頻率調變的調校處理決定。該延遲可相依於該供應電壓的值，諸如，該供應電壓的電壓位準及/或抖動頻率成分。也描述可與該通訊電路及/或其他實施例使用的相位誤差檢測器。

Description

用於抖動等化及相位誤差檢測之設備，方法及系統
本發明的實施例通常相關於電子電路的技術領域，且更明確地相關於抖動等化及相位誤差偵測。
本文提供的先前技術描述通常用於呈現本揭示發明的背景。描述於此先前技術部分之本發明人的作品以及在申請時可能不另外具有先前技術資格之本描述的實施樣態既不明確地也不暗示性地承認為核駁本揭示發明的先前技術。除非本文另外指明，於此部分描述的該等方式不係本揭示發明中之申請專利範圍的先前技術，也不藉由包括在此部分中而被承認為係先前技術。
時脈信號及資料信號之間的差動抖動能在積體電路內及積體電路間的資料介面中導致效能衰減。在包括電源輸送網路(PDN)的系統單晶片(SoC)中，區域交換電流能在由SoC之電路區塊所接收的供應電壓中導致區域變化。該供應變化將由於跨越電路區塊之延遲中的調變導致抖動引 入。
100‧‧‧電路
102‧‧‧發送電路
104‧‧‧延遲鎖相迴路(DLL)及相位內插器(PI)電路
106‧‧‧資料路徑
108‧‧‧時脈路徑
110‧‧‧資料輸出終端
112‧‧‧時脈輸出終端
114、120‧‧‧預驅動器電路
116、122‧‧‧驅動器電路
118‧‧‧每位元去偏差(PBD)電路
124‧‧‧電源供應
126‧‧‧抖動等化器
128‧‧‧誤差偵測器
130‧‧‧調校控制器
132‧‧‧供應調變器
200‧‧‧調校處理
300、400‧‧‧相位誤差偵測處理
500‧‧‧計算裝置
502‧‧‧印刷電路板(PCB)
504‧‧‧處理器
505‧‧‧記憶體控制器
506‧‧‧通訊晶片
508‧‧‧動態隨機存取記憶體(DRAM)
510‧‧‧唯讀記憶體(ROM)
511‧‧‧儲存裝置
512‧‧‧快閃記憶體
514‧‧‧I/O控制器
516‧‧‧圖形處理器
518‧‧‧天線
520‧‧‧觸控螢幕顯示器
522‧‧‧觸控螢幕控制器
524‧‧‧電池
528‧‧‧全球定位系統(GPS)裝置
530‧‧‧羅盤
532‧‧‧揚聲器
534‧‧‧照相機
實施例將藉由結合隨附圖式的以下詳細描述而輕易地理解。為協助此描述，相似參考數字指定相似的結構元件。實施例係經由例示方式而非限制方式在隨附圖式的圖中說明。
圖1根據各種實施例概要地描繪通訊電路。
圖2根據各種實施例描繪範例調校處理。
圖3根據各種實施例描繪範例相位誤差偵測處理。
圖4根據各種實施例描繪另一範例相位誤差偵測處理。
圖5根據各種實施例描繪組態成利用本文描述之設備及方法的範例系統。
【發明內容及實施方式】
在以下詳細描述中，參考形成本文之一部分的隨附圖式，其中相似數字通篇指定相似部分，並將可被實踐的說明實施例顯示於其中。待理解可使用其他實施例並可產生結構或邏輯改變而不脫離本揭示發明的範圍。因此，下文的詳細描述並不採用限制方式，且實施例的範圍係藉由隨附的申請專利範圍及其等效範圍界定。
可用最能幫助理解所聲明之主題內容的方式將各種操作依次描述為多個離散行動或操作。然而，不應將描述的 次序理解為暗示此等操作有必然的次序相依性。特別係此等操作會不以呈現的次序實施。所描述的操作可用與所描述之實施例不同的次序實施。在額外實施例中可實施各種額外操作及/或省略所描述的操作。
針對本揭示發明的目的，片語「A及/或B」及「A或B」的意義係(A)、(B)、或(A及B)。針對本揭示發明的目的，片語「A、B、及/或C」的意義係(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B、及C)。
本描述可使用片語「在一實施例中」或「在實施例中」，彼等各者可指一或多個相同或不同實施例。再者，術語「包含」、「包括」、及「具有」等，如關於本揭示發明之實施例所使用的，係同義的。
如本文所使用的，術語「電路」可指執行一或多個軟體或韌體程式的特定應用積體電路(ASIC)、電子電路、處理器(共享、專用、或成組)及/或記憶體(共享、專用、或成組)、組合邏輯電路、及/或提供所描述功能之其他合適硬體組件的一部分，或包括彼等。如本文所使用的，「電腦實作方法」可指藉由一或多個處理器、具有一或多個處理器的電腦系統、行動裝置，諸如，智慧型手機(其可包括一或多個處理器)、平板電腦、膝上型電腦、機上盒、及遊戲主控台等執行的任何方法。
圖1根據各種實施例概要地描繪電路100(也稱為「通訊電路100」)。電路100可包括發送電路102以發送資料信號(DQ)及時脈信號(DQS，也稱為閃控信號)。發送電路 102可包括在，例如，高速輸入輸出(HSIO)中以發送資料信號及時脈信號。在部分實施例中，資料信號可係雙倍資料速率(DDR)資料信號。在部分實施例中，電路100可包括在具有一或多個處理器的系統單晶片(SoC)中。電路100可用於發送資料信號及時脈信號至SoC的一或多個其他組件及/或至SoC外部的一或多個組件。
在各種實施例中，發送電路102可包括延遲鎖相迴路(DLL)及相位內插器(PI)電路104以對準資料信號及時脈信號。例如，在部分實施例中，時脈信號可與資料信號以90度異相對準。另外或替代地，時脈信號在部分實施例中可具有與資料信號相同的頻率(例如，DDR信號之資料轉移速率的一半)。
發送電路102可更包括耦接至DLL及PI電路104的資料路徑106及時脈路徑108以分別接收資料信號或時脈信號。資料路徑106可將資料信號傳至資料輸出終端110且時脈路徑108可將時脈信號傳至時脈輸出終端112。在部分實施例中，發送電路102可包括一或多個額外信號路徑以傳送一或多個額外資料信號、時脈信號、及/或其他信號(例如，電源信號)。雖然抖動等化技術在本文中參考至單一資料信號及單一時脈信號而描述，抖動等化技術可應用於減少任何數量的信號之間的抖動將係明顯的。另外，抖動等化技術可應用至期望減少抖動之任何種類的信號(二個資料信號)。
在各種實施例中，資料路徑106可包括一或多個電路 區塊以處理資料信號並將已處理資料信號傳至資料輸出終端110。例如，資料路徑106可包括耦接在DLL及PI電路104及資料輸出終端110之間的預驅動器電路114及驅動器電路116。另外，時脈路徑108可包括一或多個電路方塊以處理時脈信號並將已處理時脈信號傳至時脈輸出終端112。例如，時脈路徑108可包括耦接在DLL及PI電路104及時脈輸出終端112之間的每位元去偏差(PBD)電路118、預驅動器電路120、及驅動器電路122。
在各種實施例中，資料電路102可耦接至電源供應124以接收供應電壓。供應電壓可用於供電預驅動器電路114、驅動器電路116、PBD電路118、預驅動器電路120、及/或驅動器電路122。在部分實施例中，供應電路124可係電源輸送網路(PDN)。PDN可包括多個電源節點以輸送電源至電路100之一或多個電路區塊。由於PDN的性質，由資料路徑106及/或時脈路徑108的電路區塊所接收之供應電壓的幅度可隨時間及/或在電路區塊之間變化。另外，與電源供應124耦接之電路區塊的交換可導致供應電壓的調變(例如，供應雜訊)。供應電壓中的變化可由於跨越電路區塊之延遲中的調變導致抖動(例如，資料信號及時脈信號之間的差動抖動)引入。例如，增加的供應電壓可導致閘極轉移延遲減少，其可導致信號以更短時間傳播至電路區塊的輸出。
在部分實施例中，電源供應124可提供複數個供應電壓。例如，電源供應124可包括類比供應及數位供應。
在各種實施例中，電路100可包括與時脈路徑108耦接的抖動等化器126，以將延遲引入時脈信號以在時脈信號及資料信號之間提供預定對準(例如，90度異相)。在各種實施例中，由抖動等化器126提供的延遲量可相依於由抖動等化器126接收之供應電壓的值。例如，延遲量可隨供應電壓之電壓位準中的改變而改變。另外或替代地，在部分實施例中，延遲量可隨供應電壓之調變頻率中的改變而改變。供應電壓的調變頻率可對應於由供應電壓的調變所導致之抖動的頻率。因此，抖動等化器126可補償供應電壓中的變化以減少資料信號及時脈信號之間的差動抖動。
在各種實施例中，抖動等化器126可程式化以相關於供應電壓中的改變在延遲中提供預定改變。在部分實施例中，抖動等化器126可能提供正或負延遲。
雖然將抖動等化器126顯示為與時脈路徑108耦接，在部分實施例中，抖動等化器126除了與時脈路徑108耦接外，可與資料路徑106耦接或替代地耦接至其。例如，在部分實施例中，抖動等化器126可能將正延遲引入資料路徑106或時脈路徑108。
在各種實施例中，待由抖動等化器126提供的延遲量可由調校處理決定。電路100可包括誤差偵測器128(也稱為相位誤差偵測器)、調校控制器130、及/或供應調變器132以實施調校處理。在調校處理期間，供應調變器132可用調變頻率調變供應電壓。調變可在資料信號及/或時脈信號中導致抖動。
誤差偵測器128可耦接至資料電路102以接收資料信號及時脈信號。誤差偵測器128可量測第一及第二信號之間由供應功率之調變所導致的相位誤差。相位誤差可對應於在調變供應電壓的同時在資料信號及時脈信號之間的相位差與供應調變之前的基準線(例如，期望)相位差(例如，90度相位差)的差。調校控制器130可基於已量測相位誤差(例如，使用反饋控制迴路)調整抖動等化器126的延遲設定以得到已校正延遲設定。
在部分實施例中，調校控制器130可得到用於供應電壓之多個調變頻率的已校正延遲設定。由抖動等化器126提供的延遲可基於複數個已校正延遲設定隨供應電壓的頻率變化。
在部分實施例中，預定資料型樣可在調校處理期間用於資料信號。例如，在部分實施例中，資料信號可係邏輯0位元及邏輯1位元的交錯序列(例如，10101010…序列)。
在各種實施例中，電路100可減少資料信號及時脈信號之間由供應電壓中的變化所導致的差動抖動(例如，幅度及/或頻率雜訊變化)。已減少的抖動可減少發送電路102之指定架構的閉眼，從而協助發送電路102的更高時脈速率及/或更低位元錯誤率(BER)。替代或另外地，已減少的抖動可允許放鬆發送電路102之電路區塊的規格，從而提供，例如，已減少的設計複雜度、電源使用、及/或面積使用。
圖2根據各種實施例描繪範例調校處理200。調校處理200可用於校正由抖動等化器(例如，抖動等化器126)提供的延遲。在部分實施例中，調校處理200可由通訊電路，諸如，電路100，實施。在部分實施例中，設備可包括具有儲存於其上之指令的一或多個電腦可讀媒體，當執行該等指令時，導致計算裝置實施調校處理200的一或多個操作。
在調校處理200的202，資料(DQ)及時脈(DQS)信號可對時脈信號的最佳佈置調校(例如，相對於資料信號)。在202的調校可在時脈信號及資料信號之間提供期望對準(例如，90度相位差)。在部分實施例中，在202的調校可使用DLL及PI電路(例如，DLL及PI電路104)實施。
在調校處理200的204，通訊電路可進入抖動等化調校。
在調校處理200的206，通訊電路可提供用於資料信號的預界定資料型樣(例如，邏輯0位元及邏輯1位元的交錯序列)。
在調校處理200的208，發送電路可致能供應電壓在第一頻率的調變。該調變可藉由發送電路的供應調變器(例如，供應調變器132)實施。第一頻率可包括，例如，發送電路的諧波頻率。在部分實施例中，通訊電路可同時在複數個頻率調變供應電壓(例如，一系列頻率)。
在調校處理200的210，發送電路可量測相依於調變(例如，由其導致)的相位誤差。相位誤差可對應於，例 如，與供應電壓調變前在資料信號及時脈信號之間的相位關係相較之在供應電壓調變後在資料信號及時脈信號之間的相位關係中的變化。相位誤差可，例如，藉由發送電路的誤差偵測器(例如，誤差偵測器128)決定。
在部分實施例中，在208調變供應電壓之前，誤差偵測器可決定資料信號及時脈信號之間的基準線對準(例如，相位差)。誤差偵測器可基於已決定基準線對準決定相位誤差。在部分實施例中，在誤差偵測器決定基準線對準的同時，可將預界定資料型樣提供為資料信號。將範例誤差偵測器之功能的更多細節顯示在圖3及4中並於下文討論。
在調校處理200的212，通訊電路可決定是否將資料信號及時脈信號之間的相位誤差最小化。若決定相位誤差不最小化，則在調校處理200的214，通訊電路可基於已量測相位誤差調整由抖動等化器提供的等化(例如，延遲)(例如，以減少相位誤差)，且調校處理200可返回方塊210以再度量測相位誤差。
若在方塊212決定將相位誤差最小化，則在調校處理200的216，通訊電路可儲存與將相位誤差最小化時所產生之抖動等化器的延遲設定關聯的資訊。資訊可包括，例如，與延遲設定關聯的一或多個係數及/或與延遲設定關於的調變頻率。此延遲設定可稱為已校正延遲設定。在部分實施例中，延遲設定可對應於針對供應電壓之電壓位準中的指定改變(例如，△delay/△voltage)而由抖動等化器提 供之在延遲中的改變。
在部分實施例中，調校處理200可包括針對複數個調變頻率決定已校正延遲設定。在此等實施例中，在調校處理200的218，通訊電路可決定是否已將所有複數個調變頻率等化(例如，若已校正延遲設定已對所有調變頻率決定)。若所有調變頻率均尚未等化，在調校處理200的220，發送電路可在該組調變頻率的另一頻率(例如，在第二頻率)調變供應電壓，並返回調校處理200的方塊210以在第二調變頻率量測相位誤差。
若該組調變頻率的所有調變頻率均已等化，則在調校處理200的222，通訊電路可結束調校處理200並進入通訊電路的正常操作。在正常操作期間，抖動等化器可將基於在調校處理200期間決定之一或多個已校正延遲設定的延遲提供至資料信號及/或時脈信號。
由抖動等化器提供的延遲可基於針對調校處理200中之複數個調變頻率得到的已校正延遲設定隨供應電壓的已偵測調變頻率(等)變化。例如，在已得到其之已校正延遲設定的調變頻率以外之調變頻率的延遲設定可從已校正延遲設定外插。在部分實施例中，抖動等化功能可基於已校正延遲設定產生，其基於供應電壓的調變頻率改變延遲。抖動等化器可基於抖動等化功能提供延遲。
在其他實施例中，調校處理200可決定單一調變頻率的已校正延遲設定。在部分實施例中，由供應調變導致的抖動可僅在通訊電路操作期間見到之供應調變頻率的正常 範圍上些微地變化。因此，相同的已校正延遲設定可用於供應調變的所有頻率。
在各種實施例中，補償供應電壓中之變化所需的已校正延遲可對與通訊電路關聯的指定處理、電壓、及/或溫度保持實質不變。在部分實施例中，若一或多個參數(例如，溫度)超過關聯臨限，調校處理200可重複。另外或替代地，調校處理200可週期地重複。再者，在部分實施例中，如更於下文討論的，資料信號及時脈信號之間的差動抖動可在通訊電路的正常操作期間監視。若抖動超過臨限，可實施調校處理200。
再度參考圖1，在部分實施例中，誤差偵測器128可在資料信號及時脈信號之間實施XOR(互斥或)操作以產生xor信號。誤差偵測器128可基於該xor信號決定資料信號及時脈信號之間的相位誤差。該xor信號可具有基於資料信號及時脈信號之間的相位誤差變化的標記/間隔率。該標記/間隔率可係在指定總時間週期上量測之該xor信號具有第一邏輯位準(例如，邏輯1)之第一時間週期與該xor信號具有第二邏輯位準(例如，邏輯0)的第二時間週期相比的比率。標記/間隔率可對應於該xor信號的工作週期。
當時脈信號以90度相位差與資料信號對準時，標記/間隔率可係50：50。然而，時脈信號及資料信號之間的差動抖動可改變標記/間隔率。因此，資料信號及時脈信號之間的相位誤差可基於該xor信號的標記/間隔率決定。在本文中將相位誤差處理討論為在資料信號及時脈信 號之間使用互斥或操作的同時，可實施其他邏輯操作以達到相同或相似結果將係明顯的。
圖3根據各種實施例描繪可藉由相位誤差偵測器(例如，誤差偵測器128)實施的相位誤差偵測處理300。在部分實施例中，在調校處理200之方塊210中量測相位誤差的操作可包括實施相位誤差偵測處理300的一或多個操作。在部分實施例中，設備可包括具有儲存於其上之指令的一或多個電腦可讀媒體，當執行該等指令時，導致計算裝置實施相位誤差偵測處理300的一或多個操作。
在各種實施例中，相位誤差偵測器可接收待偵測其間之相位誤差的第一信號(Signa11)及第二信號(Signa12)。第一信號可係，例如，資料信號，且第二信號可係，例如，時脈信號。
相位誤差偵測器也可接收量測時脈(CKM)。在部分實施例中，量測時脈可與第一及/或第二信號不相關及/或在諧波上不相關。在部分實施例中，量測時脈的頻率可高於第一信號的頻率及/或第二信號的頻率。
在相位誤差偵測器處理300的302，相位誤差偵測器可在第一信號及第二信號之間實施互斥或操作以得到xor信號。
在相位誤差偵測器處理300的304，相位誤差偵測器可在xor信號及量測時脈之間實施及操作以得到第一計數信號。及操作可使用該xor信號閘控量測時脈，使得僅當該xor信號及量測時脈均具有邏輯1之值時，所產生的第 一計數信號具有邏輯1的值。
在相位誤差偵測處理300的306，相位誤差偵測器可反相該xor信號以得到xorb信號。在相位誤差偵測處理300的308，相位誤差偵測器可在xorb信號及量測時脈信號之間實施及操作以得到第二計數信號。
在相位誤差偵測處理300的310，相位誤差偵測器可在預定時間週期上計數第一計數信號之上昇邊緣的數量Count1。
在相位誤差偵測處理300的312，相位誤差偵測器可在預定時間週期上計數第二計數信號之上昇邊緣的數量Count2。在各種實施例中，Count1與Count2相比的相對值可對應於該xor信號的標記/間隔率。
在相位誤差偵測處理300的314，相位誤差偵測器可基於Count1及Count2決定第一及第二信號之間的相位誤差。相位誤差偵測器可產生及輸出對應於相位誤差的誤差碼。
例如，若第一及第二信號之間的期望對準對應於該xor信號的50：50標記/間隔率(例如，若將時脈信號對準成與資料信號具有90度相位差)，當第一及第二信號具有期望對準時，Count1及Count2將具有相同值。因此，相位誤差偵測器可基於Count1及Count2之間的比較(例如，差)決定相位誤差。
在部分實施例中，誤差碼可指示已決定的相位誤差的幅度及/或指向(例如，期望對準的方向)。如本文所討論 的，通訊電路(例如，通訊電路100)可形狀由相位誤差偵測器產生的誤差碼調整由抖動等化器(例如，抖動等化器126)提供的延遲，從而減少第一及第二信號之間的差動抖動。
在部分實施例中，相位誤差偵測器可在調變供應電壓之前得到Count1及Count2的基準線值。在得到Count1及Count2值的基準線值的同時，發送電路可將預界定資料型樣提供為資料信號(例如，邏輯0位元及邏輯1位元的交錯序列)。然後發送電路可調變供應電壓並得到Count1及Count2的新值。相位誤差偵測器可基於相對於Count1及Count2的基準值之Count1及Count2的新值決定相位誤差。
在部分實施例中，相位誤差偵測器可回應於第一及第二信號之間的相位誤差已到達或超過臨限的決定輸出誤差碼。例如，相位誤差偵測器可維持昇/降計數器。Count1可增加昇/降計數器，且Count2可減少昇/降計數器。當昇/降計數器之值的幅度(例如，絕對值)符合或超過臨限時，相位誤差偵測器可輸出誤差碼。
在此等實施例中，由抖動等化器提供的延遲可僅在第一及第二信號之間的相位誤差到達或超過臨限時改變。再者，在部分實施例中，相位誤差偵測器可在通訊電路的正常操作期間監視該抖動，且若所監視的抖動到達或超過臨限，在抖動等化器的延遲設定中啟始改變。
圖4根據各種實施例描繪可藉由相位誤差偵測器(例 如，相位誤差偵測器128)實施的另一相位誤差偵測處理400(也稱為「處理400」)。在部分實施例中，在調校處理200之方塊210中量測相位誤差的操作可包括實施相位誤差偵測處理400的一或多個操作。在部分實施例中，設備可包括具有儲存於其上之指令的一或多個電腦可讀媒體，當執行該等指令時，導致計算裝置實施相位誤差偵測處理400的一或多個操作。
在各種實施例中，相位誤差偵測器可接收第一及第二計數信號。相位誤差偵測器也可如本文討論地產生第一及第二計數信號。第一計數信號可係xor信號及量測時脈信號(CKM)之間的及操作的結果。該xor信號可係待量測其間之相位誤差的第一信號(例如，資料信號)及第二信號(信號，時脈信號)之間的互斥或操作的結果。
第二計數信號可係xorb信號及量測時脈信號之間的及操作的結果。該xorb信號可係該xor信號的反相。
在處理400的402，相位誤差偵測器可計數第一計數信號的上昇邊緣以得到第一計數器值Count1。在處理400的404，相位誤差偵測器可額外計算第二計數信號的上昇邊緣以得到第二計數器值Count2。在其他實施例中，相位誤差偵測器可計數第一及/或第二計數信號的下降邊緣及/或所有轉移。
在406，相位誤差偵測器可決定Count1是否等於或大於臨限(T)。在408，相位誤差偵測器可決定Count2是否等於或大於該臨限。
若Count1或Count2的任一者等於或大於該臨限，相位誤差偵測器可在處理400的410觸發誤差碼的產生。在部分實施例中，誤差碼可指示何計數器值(例如，Count1或Count2)首先到達臨限，及當到達臨限時，Count1及Count2之間的差的幅度。
若Count1或Count2的任一者等於或大於該臨限，相位誤差偵測器也可觸發計數器值Count1及Count2的重設。
在處理400的412，相位誤差偵測器可觸發計數器值Count1及Count2的重設。Count1及Count2的重設也可藉由等於或大於臨限之Count1或Count2的任一者所觸發。
在各種實施例中，相位誤差偵測處理400可係非同步的，並可不需要相位誤差偵測器對第一及第二計數信號的上昇邊緣計數已界定時間週期。
在各種實施例中，可由相位誤差偵測器128利用的相位誤差偵測處理300及/或400可係不需要任何類比電路區塊或延遲胞元的純粹數位處理。相位誤差偵測處理300及/或400的數位實作可協助電路100的節點轉移(例如，改變處理節點)，然而當處理節點改變時，類比組件通常需要顯著的重設計。
另外或替代地，相位誤差偵測處理300及/或400可係PVT角中之變化的容差，且可不需要校正。再者，相位誤差偵測處理300及/或400可係xor及/或xorb信號的 基準線標記/間隔率中之差的容差。例如，相位誤差偵測處理300及/或400可基於基準線標記/間隔率正規化已量測相位誤差，從而允許相位誤差受合適量測，即使時脈信號及資料信號的期望對準對應於不係50：50(例如，60：40)之xor及/或xorb信號的標記/間隔率。
圖5根據各種實施例描繪可利用本文描述的設備及/或方法(例如，電路100、調校處理200、相位偵測處理300、相位偵測處理400)的範例計算裝置500。如圖所示，計算裝置500可能包括許多組件，諸如，一或多個處理器(等)504(未圖示)及至少一個通訊晶片506。在各種實施例中，一或多個處理器(等)504各者可包括一或多個處理器核心。在各種實施例中，可將至少一個通訊晶片506實體地或電性地耦接至一或多個處理器(等)504。在其他實作中，通訊晶片506可係一或多個處理器(等)504的一部分。在各種實施例中，計算裝置500可包括印刷電路板(PCB)502。針對此等實施例，可將一或多個處理器(等)504及通訊晶片506設置於其上。在其他實施例中，可耦接各種組件而不使用PCB 502。
取決於其應用，計算裝置500可包括可或可不實體地及電性地耦接至PCB 502的其他組件。此等其他組件包括，但未受限於，記憶體控制器505、揮發性記憶體(例如，動態隨機存取記憶體(DRAM)508)、非揮發性記憶體，諸如，唯讀記憶體(ROM)510、快閃記憶體512、儲存裝置511(例如，硬碟驅動器(HDD))、I/O控制器514、數 位訊號處理器(未圖示)、加密處理器(未圖示)、圖形處理器516、一或多個天線518、顯示器(未圖示)、觸控螢幕顯示器520、觸控螢幕控制器522、電池524、音訊編碼解碼器(未圖示)、視訊編碼解碼器、全球定位系統(GPS)裝置528、羅盤530、加速度計(未圖示)、迴轉儀(未圖示)、揚聲器532、照相機534、及大量儲存裝置(諸如，硬碟驅動器、固態硬碟、光碟(CD)、及數位多樣化光碟(DVD))(未圖示)等。在各種實施例中，可將處理器504與其他組件積體在相同晶粒上以形成系統單晶片(SoC)。
在部分實施例中，一或多個處理器(等)504、快閃記憶體512、及/或儲存裝置511可包括儲存程式化指令的關聯韌體(未圖示)，該等程式化指令組態成致能計算裝置500回應於該等程式化指令藉由一或多個處理器(等)504的執行實踐本文描述之方法的所有或經選擇樣態(例如，調校處理200、相位誤差偵測處理300、相位誤差偵測處理400)。在各種實施例中，此等樣態可另外或替代地使用與一或多個處理器(等)504、快閃記憶體512、或儲存裝置511分離的硬體實作。
在各種實施例中，計算裝置500的一或多個組件可包括本文描述的電路100及/或誤差偵測器128。例如，電路100及/或誤差偵測器128可包括在計算裝置500的I/O控制器514、處理器504、記憶體控制器505、及/或其他組件中。在部分實施例中，I/O控制器514可與一或多個外部裝置介接以使用電路100及/或發送電路102發送資料 信號。在其他實施例中，電路100及/或裝置電路102可用於在計算裝置500的二個組件之間發送及/或接收資料信號。
通訊晶片506可致能用於將資料傳輸至計算裝置500或自其傳輸資料的有線及/或無線通訊。術語「無線」及其衍生術語可用於描述可經由透過非實質媒體使用調變電磁輻射通訊資料的電路、裝置、系統、方法、技術、通訊頻道等。該術語未暗示該等關聯裝置不包含任何線路，雖然在部分實施例中彼等可不含。通訊晶片506可實作任何數量的無線標準或協定，包括但未受限於IEEE 702.20、長期演進技術(LTE)、先進LTE(LTE-A)、通用封包無線服務(GPRS)、演進資料最佳化(Ev-DO)、演進高速封裝存取(HSPA+)、演進高速下行封包存取(HSDPA+)、演進高速上行封包存取(HSUPA+)、全球行動通訊系統(GSM)、GSM增強數據率演進(EDGE)、分碼多重存取(CDMA)、分時多重存取(TDMA)、數位增強無線電信(DECT)、全球互通微波存取(WiMAX)、藍牙、其之衍生，以及指定為3G、4G、5G、及之後的任何其他無線協定。計算裝置500可包括複數個通訊晶片506。例如，第一通訊晶片506可專用於較短範圍的無線通訊，諸如，Wi-Fi及藍牙，且第二通訊晶片506可專用於較長範圍的無線通訊，諸如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他。
在各種實作中，計算裝置500可係膝上型電腦、易網機、筆記型電腦、超輕薄筆記型電腦、智慧型手機、計算 平板電腦、個人數位助理(PDA)、超級行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元(例如，遊戲主控台或汽車娛樂單元)、數位相機、器具、可攜式音樂播放器、或數位視訊錄影機。在其他實作中，計算裝置500可係處理資料的任何其他電子裝置。
部分非限制範例於下文提供。
範例1係一種通訊電路，包含：用以傳送第一信號的第一傳輸路徑，該第一傳輸路徑包括一或多個電路區塊以接收供應電壓及處理該第一信號；用以傳送第二信號的第二傳輸路徑，該第二傳輸路徑包括一或多個電路區塊以接收該供應電壓及處理該第二信號；及與該第一傳輸路徑耦接以將延遲引入該第一信號，用以在該第一及第二信號之間提供對準的抖動等化器，其中該延遲的量係基於該供應電壓的值。
範例2係範例1的電路，其中該第一信號係時脈信號且該第二信號係資料信號。
範例3係範例1的電路，更包含：用以量測該第一及第二信號之間的相位誤差的誤差檢測器；及基於該已量測相位誤差調整該抖動等化器的延遲設定以得到已校正延遲設定的調校控制器。
範例4係範例3的電路，更包含供應調變器，以在該電路的調校處理期間藉由調變頻率調變該供應電壓。
範例5係範例4的電路，其中該調變頻率係第一調變 頻率，其中該已校正延遲設定與該第一調變頻率關聯，其中該供應調變器更以第二調變頻率調變該供應電壓，且其中該調校控制器得到與該第二調變頻率關聯的第二已校正延遲設定。
範例6係範例4的電路，其中若與該電路關聯的溫度超過相應臨限，該調校控制器重啟始該調校處理。
範例7係範例4的電路，其中該電路在該調校處理期間提供用於該資料信號的預定資料型樣。
範例8係範例3至7之任一者的電路，其中該誤差檢測器：在該第一及第二信號之間實施互斥或操作以產生xor信號；及基於該xor信號的標記/間隔率決定該第一及第二信號之間的相位誤差。
範例9係範例8的電路，其中該誤差檢測器藉由組態成實施下列步驟而基於該xor信號的標記/間隔率決定該相位誤差：在該xor信號及不相關時脈信號之間實施邏輯及操作以產生第一計數信號；在xorb信號及該不相關時脈信號之間實施邏輯及操作以產生第二計數信號，該xorb信號係該xor信號的反相版本；及基於該第一計數信號中之第一轉移數及該第二計數信號中的第二轉移數之間的差決定該第一及第二信號之間的該相位誤差。
範例10係範例1的電路，其中該供應電壓的該值係該供應電壓的電壓位準。
範例11係一種相位誤差偵測電路，包含：用以接收第一輸入信號的第一輸入端；用以接收第二輸入信號的第 二輸入端；及耦接至該第一及第二輸入端的相位誤差檢測器。該相位誤差檢測器：在該第一及第二輸入信號之間實施互斥或操作以產生xor信號；及基於該xor信號的標記/間隔率決定該第一及第二輸入信號之間的相位誤差。
範例12係範例11的電路，其中該相位誤差檢測器藉由組態成實施下列步驟而基於該xor信號的標記/間隔率決定該相位誤差：在該xor信號及時脈信號之間實施邏輯及操作以產生第一計數信號；在xorb信號及該時脈信號之間實施邏輯及操作以產生第二計數信號，該xorb信號係該xor信號的反相版本；及基於相同時間週期中的該第一計數信號中之第一轉移數及該第二計數信號中的第二轉移數之間的差決定該第一及第二輸入信號之間的該相位誤差。
範例13係範例12的電路，其中該時脈信號與該第一及第二輸入信號不相關。
範例14係範例12的電路，其中該相位誤差檢測器產生對應於該已決定相位誤差的誤差碼，且其中該電路更包含調校控制器，其耦接至該相位誤差檢測器，該調校控制器基於該誤差碼調整該第一或第二輸入信號的延遲。
範例15係範例12的電路，其中該相位誤差檢測器回應於該第一轉移數及該第二轉移數之間的差等於或大於臨限的決定而產生對應於該已決定相位誤差的誤差碼。
範例16係範例12的電路，其中該相位誤差檢測器更：對該第一轉移數及該第二轉移數計數預定時間週期； 及產生誤差碼以指示該相位誤差的感度及幅度。
範例17係範例12的電路，其中該相位誤差檢測器：決定該第一轉移數或該第二轉移數等於或大於臨限；及回應於該決定，產生誤差碼以指示該相位誤差的感度及幅度。
範例18係一種計算系統，包含：觸控螢幕顯示器；耦接至該觸控螢幕顯示器的處理器；用以提供供應電壓的電源供應；及耦接至該處理器及至該電源供應的通訊電路。該通訊電路包括：在該通訊電路的調校處理期間以調變頻率調變該供應電壓的供應調變器；用以傳送資料信號的資料路徑，該資料路徑包括一或多個電路區塊以處理該資料信號；用以傳送時脈信號的時脈路徑，該時脈路徑包括一或多個電路區塊以處理該時脈信號；與該資料路徑或該時脈路徑耦接以提供延遲至該個別資料信號或時脈信號的抖動等化器；用以量測該資料信號及該時脈信號之間的相位誤差的誤差檢測器；及在以該調變頻率調變該供應電壓的同時，基於該已量測相位誤差調整藉由該抖動等化器提供之該延遲的調校控制器。
範例19係範例18的系統，其中該調變頻率係第一調變頻率，其中在以第二調變頻率調變該供應電壓的同時，該調校控制器更基於該已量測相位誤差調整藉由該抖動等化器提供的該延遲。
範例20係範例18的系統，其中由該抖動等化器提供的該延遲隨該供應電壓的電壓位準變化。
範例21係範例18至20之任一者的系統，其中由該抖動等化器提供的該延遲隨該供應電壓的之抖動成分的頻率變化。
範例22係一種用於相位誤差偵測的方法，該方法包含：在第一及第二輸入信號之間實施邏輯互斥或操作以產生xor信號；在該xor信號及時脈信號之間實施邏輯及操作以產生第一計數信號；在xorb信號及該時脈信號之間實施邏輯及操作以產生第二計數信號，該xorb信號係該xor信號的反相版本；對該第一計數信號中的上昇邊緣數計數一時間週期，以得到第一計數器值；對該第二計數信號中的上昇邊緣數計數一時間週期，以得到第二計數器值；及基於該第一及第二計數器值決定該第一及第二輸入信號之間的相位誤差。
範例23係範例22的方法，更包含產生指示該已決定相位誤差之幅度及感度的誤差碼。
範例24係範例23的方法，更包含：決定該第一及第二計數器值之間的差等於或大於臨限；及回應於該差等於或大於該臨限的決定輸出該誤差碼。
範例25係範例23的方法，更包含：決定該第一計數器值或該第二計數器值等於或大於臨限；及回應於該第一計數器值或該第二計數器值等於或大於該臨限的決定輸出該誤差碼。
雖然特定實施例已針對描述的目的於本文說明及描述，此申請案企圖涵蓋本文討論之實施例的任何調適或變 化。因此，顯然企圖使本文描述的實施例僅受申請專利範圍限制。
當本揭示發明敘述「一」或「第一」元件或其等效元件時，此種揭示包括一或多個此種元件，既不需要也不排除二或多個此種元件。另外，使用用於識別元件的有序指示器(例如，第一、第二、或第三)以區分該等元件，除非另外具體陳述，並不指示或暗示此種元件的必要數量或有限數量，也不指示或暗示彼等指示此種元件的特定位置或次序。

Claims (22)

  1. 一種抖動等化電路，包含：供應調變器，用以在該電路的調校處理期間於調變頻率調變供應電壓；發送電路，耦接至該供應調變器以接收該供應電壓，該發送電路包括：資料路徑，用以傳送資料信號；時脈路徑，用以傳送時脈信號；抖動等化器，與該資料路徑或該時脈路徑耦接以提供延遲至個別的資料信號或時脈信號；誤差檢測器，用以量測該資料信號與該時脈信號之間的相位誤差；及調校控制器，用以在該供應電壓被調變於該調變頻率時，基於該已量測相位誤差調整由該抖動等化器所提供的該延遲。
  2. 如申請專利範圍第1項的電路，其中該調變頻率係第一調變頻率；其中該調校控制器更用以在該供應電壓被調變於第二調變頻率時，基於該已量測相位誤差調整由該抖動等化器所提供的該延遲。
  3. 如申請專利範圍第1項的電路，其中由該抖動等化器所提供的該延遲隨該供應電壓的電壓位準變化。
  4. 如申請專利範圍第1項的電路，其中由該抖動等化器所提供的該延遲隨該供應電壓的之抖動成分的頻率變化。
  5. 如申請專利範圍第1項的電路，其中該抖動等化器係耦接至該資料路徑。
  6. 如申請專利範圍第1項的電路，其中該抖動等化器係耦接至該時脈路徑。
  7. 如申請專利範圍第1至6項之任一項的電路，其中該誤差檢測器：在該資料信號與該時脈信號之間實施互斥或(xor)操作以產生xor信號；及基於該xor信號的標記/間隔率決定該資料信號與該時脈信號之間的該相位誤差。
  8. 如申請專利範圍第7項的電路，其中該誤差檢測器藉由組態成實施下列步驟而基於該xor信號的該標記/間隔率決定該相位誤差：在該xor信號與不相關時脈信號之間實施邏輯及操作以產生第一計數信號；在xorb信號與該不相關時脈信號之間實施邏輯及操作以產生第二計數信號，該xorb信號係該xor信號的反相版本；及基於該第一計數信號中的第一轉移數與該第二計數信號中的第二轉移數之間的差決定該第一與第二信號之間的該相位誤差。
  9. 一種用以決定相位誤差的設備，包含：機構，用以在第一與第二輸入信號之間實施邏輯互斥或(XOR)操作以產生xor信號； 機構，用以在該xor信號與時脈信號之間實施邏輯及(AND)操作以產生第一計數信號；機構，用以在xorb信號與該時脈信號之間實施邏輯及(AND)操作以產生第二計數信號，該xorb信號係該xor信號的反相版本；及機構，用以基於該第一計數信號中的第一轉移數與該第二計數信號中的第二轉移數之間的差決定該第一與第二輸入信號之間的相位誤差。
  10. 如申請專利範圍第9項的設備，其中用以決定該相位誤差的該機構包括：機構，用以對該第一計數信號中的上昇邊緣數計數一時間週期，以得到第一計數器值；機構，用以對該第二計數信號中的上昇邊緣數計數一時間週期，以得到第二計數器值；及機構，用以基於該第一與第二計數器值之間的差決定該第一與第二輸入信號之間的該相位誤差。
  11. 如申請專利範圍第10項的設備，更包含機構，用以產生指示該已決定相位誤差之幅度及感度的誤差碼。
  12. 如申請專利範圍第11項的設備，更包含：機構，用以決定該第一與第二計數器值之間的差是否大於臨限；及機構，用以回應於該差大於該臨限的決定輸出該誤差碼。
  13. 如申請專利範圍第11項的設備，更包含： 機構，用以決定該第一計數器值或該第二計數器值是否大於臨限；及機構，用以回應於該第一計數器值或該第二計數器值大於該臨限的決定輸出該誤差碼。
  14. 一種相位誤差檢測電路，包含：誤差檢測器，用以決定第一輸入信號與第二輸入信號之間的相位誤差；該誤差檢測器包括：XOR邏輯，用以在該第一與第二輸入信號之間實施互斥或(XOR)操作以產生xor信號；第一AND邏輯，用以在該xor信號與時脈信號之間實施邏輯及(AND)操作以產生第一計數信號；第二AND邏輯，用以在xorb信號與該時脈信號之間實施邏輯及(AND)操作以產生第二計數信號，該xorb信號係該xor信號的反相版本；及邏輯，用以決定在相同時間週期中的該第一計數信號中的第一轉移數與該第二計數信號中的第二轉移數之間的差以致能該相位誤差之決定。
  15. 如申請專利範圍第14項的電路，其中該時脈信號與該第一及第二輸入信號不相關。
  16. 如申請專利範圍第14項的電路，其中該誤差檢測器更包括邏輯，用以產生指示該相位誤差之感度及幅度的誤差碼。
  17. 如申請專利範圍第16項的電路，其中該電路更包含耦接至該誤差檢測器之調校控制器，該調校控制器係基 於該誤差碼以調整該第一或第二輸入信號之延遲。
  18. 如申請專利範圍第16項的電路，其中用以產生該誤差碼之該邏輯係回應於該第一轉移數與該第二轉移數之間的差等於或大於臨限的決定來輸出該誤差碼。
  19. 如申請專利範圍第14項的電路，其中用以產生該誤差碼之該邏輯係回應於該第一轉移數或該第二轉移數大於臨限的決定來輸出該誤差碼。
  20. 如申請專利範圍第14項的電路，更包含：第一路徑，用以傳送該第一輸入信號；第二路徑，用以傳送該第二輸入信號；供應調變器，用以在該電路的調校處理期間於調變頻率調變供應電壓，其中該供應電壓被提供至該第一路徑或第二路徑上之一或多個電路區塊；抖動等化器，用以提供延遲至該第一輸入信號或該第二輸入信號；調校控制器，耦接至該誤差檢測器及該抖動等化器，該調校控制器係用以在該供應電壓被調變於該調變頻率時，基於該已決定相位誤差調整由該抖動等化器所提供的該延遲。
  21. 如申請專利範圍第14至20項之任一項的電路，其中該第一輸入信號為資料信號而該第二輸入信號為時脈信號。
  22. 如申請專利範圍第21項的電路，其中該第一路徑及第二路徑被包括於一用以發送該資料信號之發送電路 中。
TW106103308A 2014-07-03 2015-05-27 用於抖動等化及相位誤差檢測之設備，方法及系統 TWI656761B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/324,062 2014-07-03
US14/324,062 US9288019B2 (en) 2014-07-03 2014-07-03 Apparatuses, methods, and systems for jitter equalization and phase error detection

Publications (2)

Publication Number Publication Date
TW201810985A true TW201810985A (zh) 2018-03-16
TWI656761B TWI656761B (zh) 2019-04-11

Family

ID=55017797

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106103308A TWI656761B (zh) 2014-07-03 2015-05-27 用於抖動等化及相位誤差檢測之設備，方法及系統
TW104116977A TWI580214B (zh) 2014-07-03 2015-05-27 用於抖動等化及相位誤差檢測之設備，方法及系統

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104116977A TWI580214B (zh) 2014-07-03 2015-05-27 用於抖動等化及相位誤差檢測之設備，方法及系統

Country Status (3)

Country Link
US (2) US9288019B2 (zh)
CN (1) CN105242127B (zh)
TW (2) TWI656761B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548876B2 (en) * 2015-05-06 2017-01-17 Mediatek Inc. Multiple transmitter system and method for controlling impedances of multiple transmitter system
US9705668B2 (en) * 2015-05-29 2017-07-11 Silicon Laboratories Inc. Dual path timing jitter removal
US10057051B2 (en) 2015-05-29 2018-08-21 Silicon Laboratories Inc. Dual path timing wander removal
US9673962B1 (en) 2016-02-17 2017-06-06 Analog Devices Global System and method for reducing false preamble detection in a communication receiver
TWI628927B (zh) * 2017-02-20 2018-07-01 群聯電子股份有限公司 等化器調校方法、可適性等化器及記憶體儲存裝置
US10444336B2 (en) * 2017-07-06 2019-10-15 Bose Corporation Determining location/orientation of an audio device
US10164618B1 (en) * 2017-12-28 2018-12-25 Micron Technology, Inc. Jitter cancellation with automatic performance adjustment
US10476156B1 (en) * 2018-05-18 2019-11-12 Nxp B.V. Superposition of electromagnetic fields by antenna current phase alignment
US10318890B1 (en) * 2018-05-23 2019-06-11 Cognitive Systems Corp. Training data for a motion detection system using data from a sensor device
CN110333391B (zh) * 2019-04-08 2021-10-01 中国科学技术大学 一种可在线校正测量电缆相位漂移的微波相位测量系统
US11239991B2 (en) * 2020-04-28 2022-02-01 Marvell Asia Pte, Ltd. Systems and methods for timing recovery with bandwidth extension
CN111598727A (zh) * 2020-07-23 2020-08-28 国网江西省电力有限公司电力科学研究院 基于码相位计数法提升智能变电站计量时钟同步的方法
US11656277B2 (en) * 2021-06-29 2023-05-23 Nvidia Corporation Clock anomaly detection with dynamic calibration
US11962306B2 (en) 2021-06-29 2024-04-16 Nvidia Corporation Clock anomaly detection

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403053B2 (en) * 2002-12-19 2008-07-22 Intel Corporation Power supply dependent delay compensation
US7325059B2 (en) * 2003-05-15 2008-01-29 Cisco Technology, Inc. Bounded index extensible hash-based IPv6 address lookup method
KR100632584B1 (ko) 2004-12-20 2006-10-09 엘지전자 주식회사 자동 챕터 설정 장치 및 방법
US7630367B2 (en) * 2006-09-01 2009-12-08 Wipro Limited Approach for fast IP address lookups
US20090063448A1 (en) * 2007-08-29 2009-03-05 Microsoft Corporation Aggregated Search Results for Local and Remote Services
US8144802B2 (en) * 2007-10-16 2012-03-27 Semiconductor Components Industries, Llc Digital data encoding and decoding method and system
JP5136374B2 (ja) * 2008-11-21 2013-02-06 オムロン株式会社 光伝送システム及びそれを備えた電子機器
WO2011008356A2 (en) * 2009-06-30 2011-01-20 Rambus Inc. Techniques for adjusting clock signals to compensate for noise
CN102347765B (zh) * 2010-07-26 2013-10-16 中兴通讯股份有限公司 一种时钟与数据恢复系统、相位调整方法及鉴相器
CN102289473B (zh) * 2011-07-27 2013-03-13 迈普通信技术股份有限公司 一种多服务器分页查询的装置及方法

Also Published As

Publication number Publication date
US9735765B2 (en) 2017-08-15
US20160241223A1 (en) 2016-08-18
TWI580214B (zh) 2017-04-21
TW201614974A (en) 2016-04-16
CN105242127B (zh) 2019-02-22
US9288019B2 (en) 2016-03-15
CN105242127A (zh) 2016-01-13
TWI656761B (zh) 2019-04-11
US20160006544A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
TWI656761B (zh) 用於抖動等化及相位誤差檢測之設備，方法及系統
US10581444B2 (en) Apparatus and method for automatic bandwidth calibration for phase locked loop
JP6409249B2 (ja) 不整合信号受信器に対するタイミング制御
US10234336B2 (en) Ring oscillators for temperature detection in wideband supply noise environments
KR102287130B1 (ko) 입력 수신기를 위한 타이밍 제어
TWI550631B (zh) 記憶體控制電路及相關的記憶體控制方法
US10284210B2 (en) Open-loop voltage regulation and drift compensation for digitally controlled oscillator (DCO)
US9910484B2 (en) Voltage regulator training
WO2017130983A1 (ja) メモリコントローラ
US10110210B2 (en) Apparatus and method for strobe centering for source synchronous links
CN112992218A (zh) 用于占空比校正的技术
US10411683B2 (en) Information processing device, information processing method, and computer-readable recording medium
US10225072B2 (en) Data receiver circuit with offset edge samplers
TW202247610A (zh) 基於時脈循環時間測量的自適應頻率縮放
US8942315B1 (en) Systems, methods, and devices for frequency calibration of transmitters
US9473138B2 (en) Crosstalk compensation circuit
EP3479189B1 (en) Data transfer by modulating clock signal
KR102548858B1 (ko) 듀티 사이클 보정기 및 그 동작 방법
US10193562B2 (en) Digital phase locked loop circuit adjusting digital gain to maintain loop bandwidth uniformly
TW201628367A (zh) 時脈資料回復電路及其頻率偵測方法
KR20220107042A (ko) 클록 생성 회로, 메모리 및 클록 듀티 사이클 교정 방법