CN106341121A - 一种针对反熔丝FPGA的模拟Level-shifter电路 - Google Patents

Abstract

本发明属于集成电路领域，涉及一种反熔丝FPGA模拟Level-shifter电路。特别的是通过这种结构形式，不仅辅助了芯片的数字功能实现，而且有效地保证了芯片的生产良率。并且可以使反熔丝FPGA的编程方式更加灵活多变，大大提高芯片的编程效率。

Description

一种针对反熔丝 FPGA 的模拟 Level-shifter 电路

技术领域

本发明属于集成电路领域，涉及一种反熔丝FPGA测试烧录系统模拟Level-shifter电路，特别的是通过这种结构形式，可以使反熔丝FPGA的编程方式更加灵活多变，大大提高芯片的编程效率。

背景技术

FPGA即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA芯片内部有着丰富的布线资源，布线资源连通FPGA内部的所有单元，而连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。

传统上，FPGA的应用在很大程度上受到通信市场主导，但随着工业智能化、汽车电子化以及物联网的发展，对具备灵活可编程特性的FPGA需求大增。但普通的FPGA不能承受高能量粒子的撞击，无法应对军工，甚至是航空航天的严格环境。

反熔丝型FPGA以其低功耗、非易失性、抗辐射性、百分百可测性等优点，在航空航天、卫星系统等高可靠领域，受到了越来越广泛的应用。目前，国内在这一领域仍处以初创阶段，对反熔丝型系列FPGA的研究已刻不容缓。然而，不断前进的数字化步伐使得大多数研究机构都专注于反熔丝FPGA芯片的数字化结构中，很少有研发单位关注芯片里的模拟电路。模拟电路作为反熔丝FPGA中不可或缺的一部分，在编程和测试中发挥着重要作用。由于反熔丝FPGA是 一次性可编程器件，由模拟电路得到的稳定的编程电压显得至关重要，良好的模拟电路设计能有效地提高反熔丝FPGA芯片生产的良品率。随着工艺的进步，反熔丝FPGA的集成度不断提高，电源电压不断降低，芯片在高可靠性和性能方面的要求也使得模拟电路的研究越来越不可忽视。

发明内容

本发明提供一种全新的测试方法，以解决或改善上述一个或多个问题。

本发明鉴于上述情况，设计出一种针对反熔丝 FPGA 的模拟 Level-shifter 电路，不仅辅助了芯片的数字功能实现，而且有效地保证了芯片的生产良率，从而为我国反熔丝FPGA中模拟电路的设计方案提供一个参考。

本发明实施例的方法可以用到电平转换电路Level-shifter将高电压电源VSV转换为输出信号，从而控制通路晶体管的开启与关断。通过这种结构形式，可以使反熔丝FPGA的编程方式更加灵活多变，大大提高芯片的编程效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图 1 为本发明的Level-shifter电路第一结构框图

图 2 为本发明的Level-shifter电路第二结构框图

图 3 依据本发明原则的第一个实例原理图

图 4 依据本发明原则的第二个实例原理图

图 5 依据本发明原则的第三个实例原理图

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图 1为本发明的Level-shifter电路第一结构框图。由于编程电压信号和控制通路晶体管开关的栅极电压信号都是高压信号，这时就需要用到电平转换电路Level-shifter将高电压电源VSV转换为输出信号，从而控制通路晶体管的开启与关断。电平转换电路的输出信号一般是A电压和B电压两种情况，通过数据寄存器的数字逻辑模块控制进行选择输出。当Level-shifter输出电压为A电压时，通路晶体管被关断，阻隔编程电压的传输；当Level-shifter输出电压为B电压时，通路晶体管被打开，用于传输编程电压。晶体管要能承受住高电压电源信号VSV，所以电平转换电路的晶体管都要采用高压晶体管；其次，由于VSV信号的大小为B电压，图 1的晶体管T1MP2和T1MN2在工作中，源极和漏极两端的电压差通常为B电压，而单个高压晶体管很难做到承受这么高的电压，因而需要在晶体管T1MP2和T1MN2之间以及T1MP1和T1MN1之间加入额外的晶体管，让它们起到分压的作用。增加了PMOS管T1MP3、T1MP4，NMOS管T1MN3、T1MN4、T1MN5、T1MN6。它们主要起到分压的作用，防止一些晶体管因源极漏极两端承受高压而发生击穿。正常工作时，PMOS的T1MP3和T1MP4的栅极电压来自偏置电压信号GP，NMOS管T1MN3和T1MN4的栅极电压来 自偏置电压信号GN，而NMOS管T1MN5和T1MN6的栅极电压则来自高电压源信号VSV。由于偏置电压信号GN和GP与VSV的电压值使得上述分压晶体管都是处于导通状态，电平转换电路的工作原理并不受其影响。同样地，若输入信号为5V的高电平，则Level-shifter的输出结果为A电压；若输入信号为0V的低电平，Level-shifter的输出结果为B电压。

图 2为本发明的Level-shifter电路第二结构框图。同第一种Level-shifter电路结构相比，多了MP5、MP6、MN7、MN8和MN9这5个晶体管。PMOS管MP6和NMOS管MN7、MN8是起分压的作用，PMOS管MP5和NMOS管MN9构成了一级反相器。这种类型的Level-shifter有两个输出信号OUT1和OUT2，它们是一对反相信号，分别用于控制两种不同编程路径的通路晶体管的开启与关断，应用于反熔丝FPGA芯片中的改进型电平转换电路由于分压晶体管的重要作用，在电路功能上具有非常高的可靠性。通过这种结构形式，可以使反熔丝FPGA的编程方式更加灵活多变，大大提高芯片的编程效率。

图 3为依据本发明原则的第一个实例原理图。以电平转换电路在数据寄存器链中的实际应用为例，方框中的电路为控制链的结构示意图，它可以看作由两部分电路模块组成。一部分是由触发器和基本逻辑门组成的数字逻辑控制模块，另一部分则是将高电压电源VSV转化为输出信号的电平转换电路模块。电平转换电路的输出结果由数字逻辑控制模块部分控制，数字逻辑控制模块产生的控制信号会决定电平转换电路的输出信号为A电压还是B电压，从而进一步控制水平线上的通路晶体管的开启与关断。GN和GP信号可以看作是电平转换电路Level-shifter的使能信号。

图 4为依据本发明原则的第二个实例原理图。半编程电压源VKS和编程电压源VPP在向反熔丝阵列驱动半编程电压和编程电压前都要经过一个驱动电 路，使得半编程电压信号和编程电压信号的大小不受内部电路结构或其它因素的影响而发生改变，确保了反熔丝编程的可靠性。预充电控制模块VKS-CTRL还会产生一个控制信号VKS-CTRL，用于控制数据寄存器d链/1中预充电路径的通路晶体管的开启与关断。在反熔丝FPGA开始编程前，数据寄存器控制链1和数据寄存器控制链2会给反熔丝阵列的所有垂直通道和水平通道都驱动上VPP/2的预充电压。待编程的反熔丝单元在编程时，一端被数据寄存器d链/1驱动到0V的低电平，一端被数据寄存器控制链2驱动到17V的编程电压，而处于同一通道的其它的反熔丝的另一端一部分是重新驱动上半编程电压信号VKS，另一部分是保持之前的预充电压VPP/2，其两端的电压差为编程电压的一半，不足以击穿，因而不会被误编程。多个数据寄存器控制链1用于给反熔丝阵列的垂直方向提供半编程电压信号VKS和编程电压信号VPP1。在同一组垂直布线通道中，数据寄存器控制链4会打开这一组反熔丝阵列垂直线上的所有通路晶体管，除了指定的待编程反熔丝单元垂直线上被驱动编程电压信号VPP1外，其余反熔丝单元的垂直线都会被驱动上半编程电压信号VKS，从而避免误编程的情况发生。数据寄存器控制链3用于打开待编程反熔丝单元水平线上的通路晶体管，接着，待编程反熔丝单元的水平线会被驱动上由数据寄存器控制链2提供的编程电压信号VPP2，而其余反熔丝单元的水平线则会保持预充电期间驱动的VPP/2的预充电压。若水平线是专用的时钟线或电源地线，则在编程期间会被驱动上半编程电压信号VKS，因为它们保持电荷的能力较差，需要提供一个持续稳定的预充电压。

图 5为依据本发明原则的第三个实例原理图。芯片在准备编程硅签名反熔丝时，特定的数据寄存器链5会将编程电压信号VPP3驱动到硅签名反熔丝布线结构中。在硅签名反熔丝与编程电压信号之间通过两个通路晶体管隔开，其中 一个通路晶体管由于栅极电压信号直接来源于高电压电源VSV，所以出于常开状态，其目的是起到一定的分压作用。另一个通路晶体管的开启与关断由数据寄存器链7控制，若要编程硅签名反熔丝，则控制链8将通路晶体管打开，编程电压信号VPP3就会驱动硅签名反熔丝的一端；若硅签名反熔丝不需要被编程，则控制链8将通路晶体管关断，编程电压信号VPP3就不会驱动到硅签名反熔丝上。在硅签名反熔丝的布线结构的输出节点，除了通过两个通路晶体管与硅签名反熔丝相连外，还通过两个通路晶体管与工作电源VCCA相连。其中一个通路晶体管为高压P管，栅极电信号为0V的低电平，因而处于常开的状态，其目的也是起到一定的分压作用；另一个通路晶体管的开启与关断由数据寄存器链6控制。当硅签名电路部分的反熔丝编程结束后，数据信息会通过硅签名反熔丝的布线结构的输出端回读到数据寄存器中，此时，数据寄存器链7和数据寄存器链8会将所有硅签名反熔丝布线结构上的两个通路晶体管同时打开。若硅签名反熔丝被烧录击穿，硅签名布线结构的输出端不仅与地之间会形成一条通路，而且与5V的工作电源VCCA之间也会形成一条通路，但是由于到地路径上的通路晶体管的宽长比大小要比到工作电源路径上的通路晶体管的宽长比大很多，因而硅签名反熔丝的布线结构的下拉能力要远大于其上拉能力，所以0V的低电平会通过硅签名布线结构的输出端回读到数据寄存器中，从而保存数据信息为逻辑“0”。若硅签名反熔丝没有被编程时，硅签名布线结构的输出端只会与5V的工作电源VCCA之间形成一条通路，所以5V的高电平会通过硅签名布线结构的输出端回读到数据寄存器中，从而保存数据信息为逻辑“1”。因为硅签名反熔丝有多个，若每一个硅签名布线结构中的通路晶体管的栅极都有一个数据寄存器链7制的话，会使芯片设计变得复杂并且浪费芯片资源。上述硅签名反熔丝布线结构的特点，就是充分利用了MOS管电路的模拟特性，避 免采用多个数据寄存器链控制，从而大大地简化了反熔丝FPGA芯片的电路设计。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (1)

1.一种针对反熔丝FPGA的模拟Level-shifter电路，其特征在于，包括：Level-shifter将高电压电源VSV转换为输出信号，从而控制通路晶体管的开启与关断；

增加了PMOS管与NMOS管，它们主要起到分压的作用，防止一些晶体管因源极漏极两端承受高压而发生击穿；

偏置电压信号GN和GP与VSV的电压值使得分压晶体管都是处于导通状态，电平转换电路的工作原理并不受其影响。