JPH0430817Y2 - - Google Patents

Description

【考案の詳細な説明】 Ａ 産業上の利用分野 本考案は波形整形回路に関し、例えば電動機の
出力軸に結合された周波数発電機の正弦波出力を
パルス信号に変換する場合に適用し得るものであ
る。

Ｂ 考案の概要 本考案は交流入力信号からパルス信号を得る波
形整形回路において、所定デユーテイ比を有する
基準パルス信号の情報と比較してパルス信号のデ
ユーテイ比を検出すると共に、その検出を先立
ち、パルス信号及び基準パルス信号の論理レベル
を一致させるようにしたことにより、温度変化等
によりパルス信号の論理レベルが変化したとして
もパルス信号のデユーテイ比を正確に検出し得て
適確にフイードバツク制御し得るようにしたもの
である。

Ｃ 従来の技術 この種の波形整形回路として、正弦波入力入力
を交流入力信号として受ける電圧比較回路におい
て閾値電圧信号と比較し、正弦波入力信号が閾値
電圧信号（例えば正弦波入力信号の零点レベルに
設定されている）を横切つたとき論理レベルを切
り換える比較出力を得、この比較出力をデユーテ
イ比が所定値（例えば、50〔％〕）のパルス信号と
して送出するように構成したものがあり、さらに
パルス信号のデユーテイ比の情報を閾値電圧信号
又は正弦波入力信号にフイードバツクして正弦波
入力信号が変動してもデユーテイ比が所定値にな
るように制御するように構成したものがある。

Ｄ 考案が解決しようとする問題点 このようなフイードバツクループを有する波形
整形回路として例えば第４図に示すものがある
（特開昭58−47324号公報）。

これは正弦波入力信号Ｓ１を比較回路１に加
え、抵抗Ｒ１、コンデンサＣ１でなる積分回路２
の出力である閾値電圧信号Ｓ２と比較し、比較出
力として得られたパルス信号Ｓ３により、一方の
入力端が正の電圧源Ｖに接続され、他方の入力端
が負の電圧源−Ｖに接続されたスイツチ回路３を
切換制御して積分回路２のコンデンサＣ１を充放
電し閾値電圧信号Ｓ２を可変し所定デユーテイ比
のパルス信号Ｓ３を得ようとしたものである。例
えばパルス信号Ｓ３のデユーテイ比が50〔％〕よ
り小さいときには負の電圧源−Ｖに接続される時
間が相対的に長くなつて閾値電圧信号Ｓ２が低下
してデユーテイ比が大きくなるように制御され、
逆にデユーテイ比が50〔％〕より大きいときには
正の電圧源Ｖに接続される時間が相対的に長くな
つて閾値電圧信号Ｓ２が増加してデユーテイ比が
小さくなるように制御され、かくして、デユーテ
イ比50〔％〕のパルス信号Ｓ３が得られるように
制御する。

しかしながら、この装置によれば、交流入力信
号よりデユーテイ比が50〔％〕のパルス信号Ｓ３
を得る場合に適用して好適であるが、50〔％〕以
外の任意のデユーテイ比を有するパルス信号を得
るようにすることはできず、用途が限定されてい
た。

任意のデユーテイ比を有するパルス信号を得る
ことができ、パルス信号のフイードバツクループ
を有する波形整形回路として例えば第５図に示す
ものがある（実開昭59−127337号公報）。

これは例えば正弦波入力信号Ｓ５を加算器５を
介して比較回路６に与え、所定値の閾値電圧信号
Ｓ６と比較して出力パルス信号Ｓ７を送出すると
共に、そのパルス信号Ｓ７の平均値を示す直流レ
ベル信号Ｓ８を平均化回路７において得てアナロ
グ−デイジタル変換回路８を介してデイジタルデ
ータＳ９に変換して処理回路９に与え、この処理
回路９において予め格納されているデユーテイ比
が所定値のときのデータとこのデータＳ９との偏
差を求め、この偏差をなくすように正弦波入力信
号Ｓ５の直流レベルを制御する制御信号Ｓ１０を
デイジタル−アナログ変換回路１０を介してアナ
ログ信号に変換して加算器５に与え、正弦波入力
信号Ｓ５の直流レベルを可変して所定のデユーテ
イ比のパルス信号Ｓ７が得られるようにしたもの
である。

ところで、比較回路６は実際上IC（集積回路）
により構成される。そのため比較回路６から出力
されたパルス信号Ｓ７の論理「Ｈ」レベルV_H及
び論理「Ｌ」レベルV_Lは使用するICの種類、IC
製品のばらつきにより波形整形回路ごとに僅かず
つ異なり、また、１つの波形整形回路においても
負荷変動、周囲温度の変動、電源電圧変動により
論理「Ｈ」レベルV_H及び論理「Ｌ」レベルV_Lが
変動する。

そのため、パルス信号Ｓ７のデユーテイ比Ｄが
一定であつても次式 AV＝V_H×Ｄ／100＋V_L×100−Ｄ／100 ……(1) で表される平均値AV（Ｓ８）が変動することが
あり、従つて、フイードバツク制御が適切に行わ
れないおそれがある。

本考案は以上の点を考慮してなされたもので、
使用する能動素子のばらつきや、使用状態の変動
等に拘らずに出力パルス信号のデユーテイ比を検
出でき、適切にフイードバツクをかけることがで
き、所定デユーテイ比のパルス信号を得ることが
できる波形整形回路を提供しようとするものであ
る。

Ｅ 問題点を解決するための手段 かかる問題点を解決するため本考案において
は、交流入力信号Ｓ１１を閾値電圧信号Ｓ１２と
比較してパルス信号Ｓ１３を出力端に送出する比
較回路１１と、パルス信号Ｓ１３に求められるデ
ユーテイ比を有する基準パルス信号Ｓ１６を発生
する基準パルス発生回路１７と、パルス信号Ｓ１
３と基準パルス信号Ｓ１６の論理レベルを一致さ
せる論理レベル補償回路（第１実施例の場合、回
路１２，１８でなる）と、論理レベルが補償され
たパルス信号（第１実施例の場合、反転されてい
る）１３及び基準パルス信号（第１実施例の場
合、反転されている１６の平均値に相当する直
流レベル信号Ｓ１４，Ｓ１７をそれぞれ得る第１
及び第２の平均化回路１３，１９と、各直流レベ
ル信号間の偏差に応じて閾値電圧信号Ｓ１２を制
御する制御回路１６とを具えてなる。

Ｆ 作用 比較回路１１より得られたパルス信号Ｓ１３は
比較回路１１内の能動素子の影響を受けて温度変
動等に伴い論理レベルを変化させる。

しかし、かかるパルス信号Ｓ１３及び基準パル
ス発生回路１７が発生した基準パルスＳ１６を論
理レベル補償回路１２，１８を通すことにより、
両パルス信号１３，１６（第１、第２実施例
の場合反転されている）の論理レベルは等しくな
る。従つて制御回路１６により得られた直流レベ
ル信号Ｓ１４及びＳ１７間の偏差はパルス信号Ｓ
１３のデユーテイ比と基準パルス信号Ｓ１６のデ
ユーテイ比の差を表したものとなる。

そこで、制御回路１６はこの偏差に応じて比較
回路１１への閾値電圧信号Ｓ１２を制御し、パル
ス信号Ｓ１３のデユーテイ比を所定デユーテイ比
になるように制御する。

その結果、論理レベルの変動に拘らず、パルス
信号Ｓ１３の所定デユーテイ比になるように適切
に制御し得る。

Ｃ 実施例 以下、図面について本考案の一実施例を詳述す
る。

第１図において、比較回路１１の非反転入力端
に交流入力信号としての正弦波入力信号Ｓ１１が
与えられ、反転入力端に閾値電圧信号Ｓ１２が与
えられる。比較回路１１からの出力パルス信号Ｓ
１３は出力端に送出されると共に、インバータ回
路１２を介して反転されてローパスフイルタ構成
の平均化回路１３に与えられる。ここで平均化回
路１３は到来するパルス信号１３を積分してそ
の平均値に相当する直流レベル信号Ｓ１４を得る
ことができるような時定数に選定されている。直
流レベル信号Ｓ１４はアナログ−デイジタル変換
回路１４においてデイジタルデータＳ１５に変換
されて制御回路１６に与えられる。

また、この波形整形回路は出力パルス信号Ｓ１
３に求められている所定のデユーテイ比と等しい
正確なデユーテイ比を有する基準パルス信号Ｓ１
６を発生する基準パルス発生回路１７を具えてい
る。基準パルス発生回路１７は例えば水晶発振
器、分周回路等を具えてなり、発生した基準パル
ス信号Ｓ１６をインバータ回路１８を介してロー
パスフイルタ構成の平均化回路１９に与える。

ここで、インバータ回路１２及び１８は、例え
ばCMOS構成の同一のICチツプ２０上に搭載さ
れたものを使用する。CMOS構成のICの場合、
論理レベルは構造上ほぼ電源電圧まで振ることが
できて安定であり、また、同一チツプ上に搭載さ
れている場合、各回路の出力論理レベルは同一と
みなせる程度になる。従つて、各インバータ回路
１２，１８に対するパルス信号Ｓ１３，Ｓ１６の
論理「Ｈ」レベル、論理「Ｌ」レベルが異なつて
いても、各インバータ回路１２，１８から出力さ
れたパルス信号１３，１６の論理「Ｈ」レベ
ル、論理「Ｌ」レベルは等しくなり、温度変動等
により論理「Ｈ」レベル、論理「Ｌ」レベルが変
化したとしても両パルス信号１３，１６の論
理「Ｈ」レベル、論理「Ｈ」レベルは等しくな
る。

平均化回路１９はインバータ回路１８から与え
られるパルス信号１６を積分してその平均値に
相当する直流レベル信号Ｓ１７を得る。この平均
化回路１９も平均値に相当する直流レベル信号Ｓ
１７を取り出せる程度の時定数に選定されてい
る。直流レベル信号Ｓ１７はアナログ−デイジタ
ル変換回路２１においてデイジタルデータＳ１８
に変換されて制御回路１６に与えられる。

制御回路１６は到来する２つのデイジタルデー
タＳ１５及びＳ１８を比較し、デイジタルデータ
Ｓ１８に対するデイジタルデータＳ１５の偏差を
求め、この偏差に応じたデイジタルデータＳ１９
を送出する。このデイジタルデータＳ１９はデイ
ジタル−アナログ変換回路２２においてアナログ
信号に変換され、閾値電圧信号Ｓ１２として比較
回路１１にフイードバツクされる。

以上の構成において、正弦波入力信号Ｓ１１は
比較回路１１において閾値電圧信号Ｓ１２と比較
され、パルス信号Ｓ１３に変換されて出力され
る。

同時に、このパルス信号Ｓ１３はインバータ回
路１２を介することでデユーテイ比情報を変化す
ることなく論理レベルを、所定デユーテイ比情報
を有する反転基準パルス信号１６の論理レベル
に一致するように変換される。論理レベルが等し
くなつた両パルス信号１３及び１６はそれぞ
れ平均化回路１３及び１９で直流レベル信号に変
換され、さらにアナログ−デイジタル変換回路１
４及び２１でデイジタルデータに変換されて制御
回路１６に与えられる。

両パルス信号１３及び１６の論理レベルは
等しいので、デイジタルデータＳ１５及びＳ１８
の偏差は両パルス信号１３及び１６のデユー
テイ比の差、すなわち、出力パルス信号Ｓ１３及
び基準パルス信号のデユーテイ比の差を表してお
り、制御回路１６はこの差をなくすような制御デ
ータＳ１９を送出し、閾値電圧信号Ｓ１２を可変
制御する。例えば、データＳ１５及びＳ１８の偏
差がプラスの場合には出力パルス信号Ｓ１３のデ
ユーテイ比が所定のデユーテイ比（基準パルス信
号Ｓ１６のデユーテイ比）より小さいので、閾値
電圧信号Ｓ１２を下げてデユーテイ比を増大させ
るように制御する。

従つて、この実施例によれば、出力パルス信号
Ｓ１３及び基準パルス信号Ｓ１６を同一ICチツ
プ上のインバータ回路１２，１８を介した後、比
較するようにしたので論理レベルの変動があつて
も出力パルス信号Ｓ１３のデユーテイ比情報を適
確に検出し得、閾値電圧信号Ｓ１２を適切に制御
することができる。また、基準パルス信号Ｓ１６
のデユーテイ比を適宜選定することにより、所望
のデユーテイ比を有するパルス信号Ｓ１３を得る
ことができる。

第２図は本考案による他の実施例を第１図との
対応部分に同一符号を付して示すものである。こ
の実施例の場合、一端にＨレベル電圧発生器３０
からの論理「Ｈ」レベルを受け、他端にＬレベル
電圧発生器３１から論理「Ｌ」レベルを受ける第
１及び第２の切換回路３２及び３３を上述のイン
バータ回路１２及び１８に代えて設けている。第
１の切換回路３２は出力パルス信号Ｓ１３を切換
制御信号として受け、他方、第２の切換回路３３
は基準パルス信号Ｓ１６の切換制御信号として受
けるようになされ、両切換回路３２及び３３共
に、切換制御信号Ｓ１３及びＳ１６が論理「Ｈ」
のときＬレベル電圧発生器３１に接続し、切換制
御信号Ｓ１３及びＳ１６が論理「Ｌ」のときＨレ
ベル電圧発生器３０に接続制御される。

この実施例においても、出力パルス信号Ｓ１３
は切換回路３２を介することにより、デユーテイ
比情報を変えることなく反転基準パルス信号１
６と同一の論理レベルをとるパルス信号１３に
変換することができ、論理レベルの変動に拘ら
ず、デユーテイ比を適確に検出し得て閾値電圧信
号Ｓ１２を適切に制御し得る。また、この実施例
においてもデユーテイ比を任意に選定し得る。

第３図は本考案の変形例を示すもので、スイツ
チングレギユレータの出力電圧をスイツチング制
御信号SWに基づき検出しようとするものであ
り、第１図との対応部分に同一符号を付して示
す。第３図において、スイツチングレギユレータ
は一端に定電圧VCを受けると共に、他端にアー
ス電圧を受けるスイツチング回路（チヨツパ回
路）４０と、平滑回路４１とを具えてなり、スイ
ツチング制御信号SWに応じてスイツチング回路
４０を切換動作させ、その出力信号を平滑回路４
１を介して平滑化することにより安定化した直流
電源DCを供給する。

上述のスイツチング制御信号SWはインバータ
回路１２、平均化回路１３、アナログ−デイジタ
ル変換回路１４を順次介して制御回路４２に取り
込まれる。他方、基準パルス発生回路４３から出
力された基準パルス信号Ｓ１６はインバータ回路
１８、平均化回路１９、アナログ−デイジタル変
換回路２１を順次介して制御回路４２に取り込ま
れる。制御回路４２はスイツチング制御信号SW
と基準パルス信号Ｓ１６のデユーテイ比の違いを
検出し、これに基づきスイツチング制御信号SW
のデユーテイ比を検出してそのデユーテイ比信号
SDを出力すると共に基準パルス発生回路４３に
与えて基準パルス信号Ｓ１６のデユーテイ比をデ
ユーテイ比信号SDが指示する値に可変する。従
つて、基準パルス信号Ｓ１６はスイツチング制御
信号Ｓ１６のデユーテイ比を有するように追従
し、制御回路４２からはスイツチング制御信号
SWのデユーテイ比を表すデユーテイ比信号SDが
出力される。

ここで、スイツチング制御信号SWのデユーテ
イ比は直流電源DCの値とリニアな関係にあり、
このデユーテイ比を検出することにより直流電源
DCの値を検出し得る。

従つて、この変形例によれば、スイツチングレ
ギユレータからの供給電源DCの値を出力ライン
から直接検出することなく、スイツチング制御信
号SWから容易に求めることができる。

なお、上述においては論理レベルの変動を補償
する回路としてCMOS構成のICを適用したもの
を示したが、負荷抵抗を等しく選定した場合には
TTL構成のICを適用しても良く、このようにし
ても上述と同様の効果を得ることができる。

Ｈ 考案の効果 以上のように本考案によれば、出力パルス信号
の論理レベルが変動した場合にもデユーテイ比を
適確に検出できて閾値電圧信号をフイードバツク
制御でき、所定のデユーテイ比の安定な出力パル
ス信号を送出し得る波形整形回路を容易に得るこ
とができる。

【図面の簡単な説明】

第１図は本考案による波形整形回路の第１実施
例を示すブロツク図、第２図は本考案の第２実施
例を示すブロツク図、第３図は本考案の変形例を
示すブロツク図、第４図及び第５図は従来回路を
示すブロツク図である。 １１……比較回路、１２，１８……インバータ
回路、１３，１９……平均化回路、１６……制御
回路、１７……基準パルス発生回路、３０……Ｈ
レベル電圧発生器、３１……Ｌレベル電圧発生
器、３２，３３……スイツチ回路。

Claims (1)

1. 【実用新案登録請求の範囲】 交流入力信号を閾値電圧信号と比較してパルス
   信号を出力端に送出する比較回路と、 上記パルス信号に求められるデユーテイ比を有
   する基準パルス信号を発生する基準パルス発生回
   路と、 上記パルス信号と上記基準パルス信号の論理レ
   ベルを一致させる論理レベル補償回路と、 論理レベルが補償された上記パルス信号及び上
   記基準パルス信号の平均値に相当する直流レベル
   信号をそれぞれ得る第１及び第２の平均化回路
   と、 上記各直流レベル信号間の偏差に応じて上記閾
   値電圧信号を制御する制御回路と を具えてなることを特徴とする波形整形回路。