KR100773790B1

KR100773790B1 - 주전원의 주파수 동기 버스트 모드 전원 장치

Info

Publication number: KR100773790B1
Application number: KR1020010031327A
Authority: KR
Inventors: 켈러앤턴워너
Original assignee: 톰슨 라이센싱
Priority date: 2000-06-06
Filing date: 2001-06-05
Publication date: 2007-11-07
Also published as: JP2002034242A; MXPA01005639A; EP1204199A3; TW540196B; CN1338868A; US6324082B1; CN100574396C; EP1204199A2; TR200101558A2; MY127135A; KR20010111004A

Abstract

동기 버스트(burst) 모드 전원 장치는 비교적 낮은 주파수로부터 보다 높은 주파수로 AC 주전원을 변환하기 위한 전력 컨버터와, AC 주전원에 응답하여 상기 AC 주전원이 사전설정된 범위내에서 발생할 때마다 보다 높은 주파수에서 상기 전력 컨버터(2)가 출력 펄스의 버스트를 개시하는 것이 가능하도록 하기 위한 게이트 회로를 구비하고 있다. 다른 실시예에서, 전원 장치는 로드 변동에 응답하여 전력 컨버터의 선 조정 제어를 위해 게이트 회로에 대한 전류 피드백 루프를 구비하고 있는 전력 컨버터로부터의 출력을 조정하기 위한 조정 회로를 구비하고 있다.

Description

주전원의 주파수 동기 버스트 모드 전원 장치{MAINS FREQUENCY SYNCHRONOUS BURST MODE POWER SUPPLY}

도 1은 본 발명을 도시하는 파형 블록도.

도 2 및 도 3은 본 발명을 구현하는 대기 전원 장치의 개략도를 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

23 : 블로킹 발진기

Vmain : 주전압

R1∼R13 : 저항기

Tr1 : 변압기

n1∼n3 : 권선

D1∼D14 : 다이오드

IC1 : 전압 조정기

IC2 : 광결합기

C1∼C11 : 커패시터

VTR1 : 제2 권선 전압

22 : 임계 검출기 회로

본 발명은 일반적으로 전원 장치의 분야에 관한 것으로, 특히 텔레비젼 수신기용의 대기 모드 전원 장치에 관한 것이다.

대기 모드에서 전자 장비에 의해 소비되는 전력은 점점 더 가시적인 공공 정책의 이슈가 되고 있다. 예를 들면, 1997년 9월 19일에 EUROPE ENERGY의 발행물에 발표된 기사는 유럽 위원회(European Connission)가 대기 동작 모드에서 전자 장비에 의해 소비되는 에너지를 감소시키는 것을 우선 사항으로 간주하고 있다고 보도하고 있다. 또한 이러한 기사는 유럽 위원회가 텔레비젼 및 VCRs의 대기 전력의 소비를 감소시키는데 그들의 초기의 노력을 집중시키고 있고, 점차적으로 평균 대기 전력의 소비를 감소시키기 위해 제품의 제조업자들로부터 자발적인 참여를 이끌어내고 있다고 주장한다.

현대의 텔레비젼은 대기 모드에서 실행되는 소자 회로 및 스위칭된 모드 전원 장치에 의해 발생되는 대략 5 ∼ 10 Watt의 대기 전력을 소비한다. 부가적인 대기 전원 장치를 갖고 소자 회로의 전원을 끊는 텔레비젼은 전력 소비를 1Watt로 감소시킬 수 있다.

비디오 표시 장치용의 일반적인 전원 장치에서, 대기 변압기의 제1 권선은 AC 주전원에 접속된다. 대기 변압기의 제2 권선 양단의 변형된 전압은 전파 정류되고 대기 동작 모드에서 전력을 비디오 표시 장치에 제공하기 위해 몇몇 형태의 선 형 조정으로 조정된다. 대기 전원 장치는 비디오 표시 장치가 AC 주전원에 접속되어 있는 한 전력을 소비하여 실행 동작 모드 동안에 전력을 소비한다. 대기 모드 동안에, 부분적으로 스위칭 손실에 기인하여 전력 손실이 초래된다. 미국 특허 6,043,994호에는 스위칭된 모드 전원 제어기 집적 회로(IC)의 시동 저항기에 기인하는 대기 전력 소비를 줄이기 위한 전원 장치를 제안하고 있다.

따라서, 스위칭 손실에 기인하는 대기 전력 소비를 감소시키기 위한 간단하고 비용 효율적인 방법을 제공하는 것이 바람직하다.

본 발명은 완전한 AC 주전원을 전력 변환 회로로의 접속으로부터의 스위칭 손실에 기인하는 대기 전력 소비를 감소시키는 대기 전원 장치 회로에 관한 것이다. 동기 버스트(burst) 모드 전원 장치는 비교적 낮은 주파수로부터 AC 주전원을 보다 높은 주파수로 변형시키기 위한 전력 컨버터와 AC 주전원에 응답하여 사전설정된 범위내에서 AC 주전원이 발생될 때마다 보다 높은 주파수에서 상기 전력 컨버터가 출력 펄스의 버스트를 개시할 수 있도록 하기 위한 게이트 회로를 구비하고 있다. 동기 버스트 모드 전원 장치를 제공하기 위한 방법은 비교적 낮은 주파수에서 AC 주전원을 수신하기 위한 단계와 AC 주전원이 사전설정된 범위내에서 발생될 때 검출하기 위한 단계와 검출 단계에 응답하여 비교적 낮은 주파수 보다는 보다 높은 주파수에서 출력 펄스의 버스트를 개시하는 단계를 포함하고 있다.

본 발명의 위와 같은 특징 및 효과와 그 외 다른 특징 및 효과는 동일한 구성 요소에 대하여 동일한 참조 번호를 부여한 첨부 도면과 그 상세한 설명을 참조 하여 잘 알 수 있다. 동일한 참조 부호는 각각의 도면에서 동일한 소자를 나타낸다. 저항값은 ohms, kilo-ohms(k) 또는 Mega-ohms(M)으로 나타낸 측량 단위로 도시되어 있고 커패시터값은 microfarads(u) 또는 picofarads(p)로 나타낸 측량 단위로 도시되어 있다.

본 발명은 대기 스위칭 모드 전원 장치(SMPS)에서 회로 스위칭과 관련된 전력 손실을 감소시킨다. 본 발명의 대기 SMPS는 리플되었지만 정류된 주전압에 직접 접속되고, 그후 리플되었지만 정류된 주전압은 정류된 주전압의 낮은 레벨의 주기 동안 SMPS로 게이팅(gate)된다. 정류된 주전압의 버스트(burst) 펄스를 발생시킴으로써 응답하는 대기 SMPS로의 게이팅은 정류된 주전압내의 사전설정된 범위에 동기화된다.

본 발명은 도 1에서 블록도(10) 및 파형(11-13)으로 도시된다. 주 전압(Vmain)은 다이오드(D1)에 의해 정류되어 리플된 양의 반파 전압(V1)을 임계 검출기(1)에 제공한다. 전압 펄스(V2)는 양의 반파 전압(V1)의 상승 및 하강이 임계 레벨(도 1의 그래프(11)에서 수평 라인(16)) 이하일 때 임계 검출기(1)에 의해 출력된다. 주전압(Vmain)의 비교적 낮은 주파수에서의 전압 펄스(V2), 예를 들면 50Hz 또는 60Hz는 프리 러닝(free running) 발진기(23)에 의해 보다 높은 주파수에서 톱니 전류 펄스(ITr)로 변형된다. 어느 정도, 검출기는 발진기 회로(23)에 대한 양의 반파의 통과부에 관하여 게이트로서 동작한다. AC 주전압 만이 임의의 외부 스위칭 제어에 독립적인 버스트 펄스(V2)를 개시하고 종료시킨다는 점이 지적된다. 도 1의 대표적인 실시예에서, 9개의 톱니 펄스(ITr)가 검출기(1)에 의해 모든 전압 펄스(V2) 출력을 위해 생성된다. 상기 숫자는 발진기의 프리 러닝 주파수, 예를 들면 25KHz에 관련된다. 톱니 전류 펄스의 피크값은 도시되었듯이 선형 경사 방식으로 감소하는데, 왜냐하면 변압기(Tr1) 상에 가해진 양의 반파 펄스(V1)가 피크값으로부터 0으로 감소하기 때문이다. 변압기 상에 인가된 전압은 시간에 의해 곱해지는 관계(전압/인덕턴스)에 따른다. 본 회로에서 시간 인자는 일정하지만 사인파 주전압은 0으로부터 피크값으로 증가한 후, 피크값으로부터 0으로 감소된다. 피크값으로부터 0으로의 감소는 톱니 전류 펄스(ITr)에서 선형 감쇠 피크값을 발생시킨다. 반대로, 주전압 사인파의 상승 에지(edge) 동안에, 톱니 전류 펄스(ITr)의 피크값은 선형으로 증가한다.

톱니 전류 펄스(ITr)는 제2 권선 전압(VTR1)으로 변형된 후에 다이오드(D7)에 의해 비조정 전압(V3)으로 정류된다. 비조정 전압(V3)은 전압 조정기(3)에 의해 5V 직류 전압의 출력 전압(Vout)으로 평활되어 조정된다.

도 2의 대표적인 회로는 주전압(Vmain)을 실행 모드 전원 장치(도시되지 않음)의 접속점으로 제어 가능하게 접속시키기 위한 회로 장치(20)를 구비하고 있다. 주전압(Vmain)은 잘 알려진 형태의 마이크로콘트롤러(도시되지 않음)로부터 전류 제한 저항기(R13)를 통해 실행 제어 신호에 응답하는 광 계전기(opto-relay), 즉 트라이액(T2)을 통해 스위칭된다. 트라이액 구동기(T2) 대신의 다른 계전기 스위치가 이용될 수 있다. 또한, 주전압(Vmain)은 주전압이 트라이액 구동기(T2)에 의해 통과되어 저항기(R11) 및 저항기(R12)로 구성된 전압 분할기 양단에 떨어질 때 발 생되는 트라이액(T1) 양단에 접속된다. 트라이액(T1)에 의해 통과되는 주전압(Vmain)은 소자 회로(21) 양단에 접속되어 다이오드 브리지 장치(D11-D14)에 의해 전파 정류되고 실행 모드 전원 장치의 커패시터(C11)에 의해 필터링된다.

또한, 도 2의 회로 실시예는 임계 검출기(1), 프리 러닝 발진기(2) 및 전압 안정화기(3)에 대한 대표적인 회로 실시예를 포함하고 있다.

다이오드(D1)에 의해 정류된 주전압(Vmain)으로부터의 양의 반파 전압(V1)은 저항기(R4)와 저항기(R5) 사이에 분할된 전압이고, 제너 다이오드(D3)에 의해 제한된 전압이며 트랜지스터(Q1)의 이미터 단자(E)에 12V의 전압을 제공하기 위해 커패시터(C1)에 의해 감소된 리플이다. 트랜지스터(Q1)는 전압 분할기 저항기(R1)와 전압 분할기 저항기(R2) 및 필터링 커패시터(C2)의 정류기 장치로부터 베이스 단자(B)에서 생성된 전압에 의해 바이어스된다. 임의로 조정 가능한 저항기(R2)는 베이스 단자(B) 전압의 미세한 조정을 고려한다. 트랜지스터(Q1)는 트랜지스터(Q1)의 이미터 단자(E)에서 발생된 12V의 전압으로 인하여 가능성있는 역바이어싱에 대하여 다이오드(D2)에 의해 보호된다. 트랜지스터(Q1)의 베이스 단자(B)에 대한 입력 전압이 특정한 임계값 이하일 때, 트랜지스터(Q1)의 이미터(E) 전압 및 전압 분할기(R4, R5 및 D3)에 의해 판정된 트랜지스터(Q1)는 온되어 프리 러닝 발진기 회로(23)에 바이어스 전압을 인가한다. 저항기(R5)는 발진기 회로(23)의 정시 전압을 다른 주전압으로 적응시킨다는 점이 지적된다.

임계 검출기 회로(22)에서, 커패시터(C1)의 양의 단자에서의 12V 전압은 트랜지스터(Q1)의 베이스 단자(B)에서의 전압과 비교된다. 0V 보다 크고 대략 11.3V 미만인 트랜지스터(Q1)의 단자(B)에서의 양의 전압은 대략 11.3V의 임계 레벨(16)을 제공하면서, 트랜지스터(Q1)를 바이어스 온 시킨다. 11.3V 이상의 베이스 단자(B)에서의 PNP 트랜지스터(Q1)는 바이어스 오프된다. 임계 검출기, 즉 게이트 회로(22)는 손실을 감소시키고 그렇지 않으면 통상적인 스위칭 모드 대기 전원을 공급하는 낮은 전압 레벨 스위칭을 제공한다.

도 2에서 발진기(23)는 변압기(Tr1), 저항기(R6), 커패시터(C3), 제2 권선(n3) 및 트랜지스터(Q2)에 의해 형성된 블로킹 발진기이다. 블로킹 발진기는 통상적인 방식으로 동작한다. 다이오드(D4 및 D5) 및 저항기(R7)는 발진기 회로의 기본적인 동작에 필수적이지는 않지만 신호 조건의 일 형태로 포함되어 왔다는 점이 지적된다. 블로킹 발진기 회로(23)의 묘사는 단지 대표적인 것으로 본 발명의 내용에서 다른 발진기 회로 또는 위상(topology)의 사용을 금지하지는 않는다.

제2 권선(n3)에 의해 제공된 양의 피드백은 트랜지스터(Q2)가 전도성을 갖도록 유지시킨다. 트랜지스터(Q2)의 베이스 단자(B)를 통하는 전류는 커패시터(C3)를 통하는 전압이 1.4V일 때까지 커패시터(C3)가 방전하도록 유지시키고, 1.4V 점에서 트랜지스터(Q2)는 전도를 멈추고 전력은 플라이백(flyback) 방식으로 권선(n2)을 거쳐 제2의 측면으로 이동된다. 제2 권선(n3)에 플라이백 전압이 존재할 때, 커패시터(C3)는 음의 값으로 떨어진다. 상기 포인트에서 전류는 커패시터(C3)를 다시 충전하고 양의 반파 펄스(V1)로부터 유도된 다른 톱니 전류(ITR)의 전도를 다시 개시하기 위해 저항기(R6)를 통해 입력되어야만 한다. 커패시터(C4)는 빠른 스위칭의 방사를 감소시킨다.

블로킹 발진기(23)는 주전압(Vmain), 저항기(R6), 커패시터(C3) 및 권선(n1) 및 권선(n3) 사이의 관계에 의존적인 거의 일정한 주파수로 실행된다. 발진의 듀티사이클(duty cycle)은 제2 권선(n2)으로 이동된 에너지가 일정하도록 하기 위해 실제로 일정할 수 있다. 첫번째로, 대기 전원 장치는 변압기(Tr1)의 제2의 측면상의 단락 회로 조건에 대하여 본질적으로 보호된다. 두번째로, 병렬 전압 조정 테크닉은 제2 권선(n2)에 의해 제공된 전압을 조정하는데 이용될 수 있다. 예를 들면, 도 2에서, 제2 권선(n2)에 의해 제공된 5V의 출력 전압은 부분적으로, 제너 다이오드(D7)에 의해 제한되고 전압 조정기(IC1)에 의해 조정될 수 있다. 전압 조정기(IC1) 및 다이오드(D7)의 이용은 단지 실례일 뿐 본 발명의 내용에서 다른 전압 조정 테크닉의 적용을 배제하지는 않는다.

도 2의 실시예에서, 블로킹 발진기(23)는 비교적 낮은 주전압 주파수, 예를 들면 50∼60Hz를 변형하는데 유용하게 이용되고, 비교적 낮은 주전압 주파수로부터 2 개의 전압 펄스(V2)는 9 개의 톱니 전류 펄스가 각각의 전압 펄스(V2)를 위해 생성되는 주파수에 매 주기마다 나타난다. 상기 변형은 대기 변압기(Tr1)의 크기에서의 감소를 허가하고 순차적으로, 대기 변압기(Tr1)에 의해 전력 소비에서의 감소로 이어진다. 대표적인 회로에서 7.2V에 이르는 제2 권선 전압(VTR1)은 초기에 다이오드(D5)에 의해 정류되고 커패시터(C5)에 의해 필터링된 후 전압 조정기(IC1)에 의해 조정된다. 재로드(reload)의 경우에, 다이오드(D7)는 커패시터(C5) 및 전압 조정기(IC1)가 너무 많은 전압을 갖는 것을 막는다. 조정기(IC)에 의한 전압 출력은 5V의 대기 전력을 제공하기 위해 커패시터(C6)에 의해 필터링 된다.

도 3의 회로는 저항기(R5)와 임계 검출기 회로(22)의 제너 다이오드(D3) 사이의 단자에 접속된 부가적인 광 결합기(IC2)로부터의 전류 피드백 루프를 제외하고는 도 2의 대기 전원 장치와 유사하다. 도 2의 상기 회로 실시는 정전 로드 또는 저항기(R2)가 로드의 양에 적절한 버스트 펄스의 개시 및 종료의 시간적 간격을 최적으로 정하기 위해 조절될 수 있는 로드내에서 비교적 작은 변위에 적합하다. 만약 R2가 특정의 로드를 위해 최적으로 조절되고 실제적인 로드가 비교적 작다면, 버스트 펄스 주파수는 매우 높고 전력 출력은 로드에 필요되는 이상으로 더욱 커지게 되어, 결국은 전력을 낭비하게 될 것이다. 역동적인 로드 적용은 전류 피드백이 게이트 회로에 의해 버스트 펄스(V2)의 개시 및 종료를 조절하는 도 3의 회로 실시에 적절하다. 도 3의 전류 피드백 루프는 도 2의 변하기 쉬운 저항기(R2) 조절에 대한 필요성을 제거한다.

광 결합기(IC2)는 제2의 전압(V3)이 D7에 걸쳐 생성된 기준 전압 이상일 때마다 전도된다. 광 결합기(IC2)에 의한 전도는 프리 러닝 발진기 회로(22)의 on 시간을 감소시키는 피드백 루프에서 전류(11)를 통해 트랜지스터(Q1)의 이미터용의 기준 전압을 감소시킨다. 결론적으로, 입력 전력은 로드가 감소될 때 감소되고, 도 2의 회로 실시에서의 전압 제어 전위차계(R2)는 불필요하다.

도 4는 본 발명에 의해 제공되는 증가된 효율성을 설명하는 입력 전력 VS 출력 전력의 범위의 그래프이다. 통상적인 전원 장치는 20%의 전력 변환 효율성을 나타내면서, 일반적으로 1W를 소비하여 200mW를 출력시킨다. 예를 들면, 도 4의 그래프가 설명하듯이, 순간적인 낮은 주전압에 대한 본 발명의 게이팅 온을 가진 대략 337mW의 입력 주전압 전력(Pinput)은 대략 115mW의 대기 전력으로 전환된다. 이는 전력 변환 효율성에서 대략 30%까지의 증가를 나타낸다.

대기 변압기(TR1)는 대략 0.1mm 와 동일한 공기 갭을 가진 EF16, N67 코어를 이용하면서 조립될 수 있다. 대기 변압기(Tr1)의 제1 권선(n1)의 인덕턴스는 0.1mm의 직경의 CuL 전선으로 된 2 개의 층에서 대략 160의 회전을 이용하면서 대략 18mH 와 동일해질 수 있다. 대략 하나의 층이 0.1mm 두께인 MYLAR(상표명) 브랜드의 고분자 필름은 기생(parasitic)의 정전 용량을 감소시키기 위해 전선의 2 개의 층 사이에서 전기적인 격리를 제공하는데 이용될 수 있다. 제2 권선(n2)은 0.315 mm의 직경(CuL) 전선의 23의 회전을 이용할 수 있고 제2 권선(n3)은 0.315mm의 직경 전선의 16의 회전을 이용할 수 있다. 대략 2 개의 층이 0.1mm의 두께인 MYLAR(상표명) 브랜드의 고분자 필름은 제1 권선(n1)과 제2 권선(n2 및 n3) 사이의 전기적인 격리를 제공하는데 이용될 수 있다.

본 발명이 특정한 실시예에 의해 설명되었을지라도, 수정 및 변경은 본 발명의 기술적 범주를 벗어나지 않고서 공개된 실시예에 의해 이루어질 수 있다는 점이 종래 기술에 있어서의 당업자들에게 명백해질 것이다. 예를 들면, 설명된 실시예에서, 0V 와 12V 사이의 양의 반파 전압 레벨의 일부가 발진기 회로(23)로 통과되는 것으로 도시되었다. 그러나, 본 발명의 개시된 AC 주전원 및 버스트 펄스의 종료는 2V ∼ 12V의 임계범위에서 실행될 수 있다. 그러나, 0V ∼ 12V 범위는 보다 낮은 영 경계(zero boundary)가 회로 설계를 더욱 단순화시키기 때문에 바람직하다. 또 한, AC 주전원으로부터 양의 반파의 바람직한 게이팅 대신에, AC 주전원의 전파 정류된 펄스는 발진기 회로(23)에 게이팅될 수 있다. 그러나, 전파 정류된 AC 주전원 펄스의 게이팅은 대기 동작 모드에 필요치 않은 과도 전력을 분산시킬 것을 필요로하여 전원 장치 회로가 보다 더 비효율적이게 한다. 따라서, 전술된 명세서 보다는 본 발명의 실제 영역을 나타내는 첨부된 청구항에서 참조가 이루어져야 할 것이다.

Claims

동기 버스트 모드 전원 장치에 있어서,

AC 주전원을 비교적 낮은 주파수로부터 높은 주파수로 변환하기 위한 전력 컨버터(2)와,

상기 AC 주전원에 응답하여 상기 AC 주전원의 순간적인 진폭이 미리 결정된 범위내에서 발생할 때마다 상기 전력 컨버터(2)가 상기 높은 주파수에서의 출력 펄스의 버스트를 개시할 수 있도록 하기 위한 게이트 회로(1)

를 포함하는 전원 장치.
제1항에 있어서, 상기 전력 컨버터 회로(2)로부터 변환된 출력(V3)을 대기 전압(Vout)으로 조정하기 위한 수단(3)을 더 포함하고, 상기 수단(3)은 상기 전원 장치에 대한 부하 변경에 응답하여 상기 전력 컨버터 회로(2)의 동작을 제어하기 위한 상기 게이트 회로(1)에 되접속된 것인, 전원 장치.
제1항에 있어서, 상기 전력 컨버터(2)는 자체 발진 회로(Block 2)를 포함하고, 상기 게이트 회로(Block 1)는 상기 전원(V1)이 단일 전압 극성을 가질 때, 상기 AC 주전원으로부터 상기 전원(V1)의 각 싸이클의 2 주기 동안에만 상기 자체 발진 회로의 동작을 가능하게 하는 것인, 전원 장치.
제1항에 있어서, 상기 게이트 회로는, 상기 미리 결정된 범위내에서 상기 주전압의 양의 파형(V1)의 일부를 검출할 때 전압 펄스(V2)를 발생시키기 위한 임계 검출기 회로(22)를 포함하는 것인, 전원 장치.
제4항에 있어서, 상기 임계 검출기(22)는, 상기 양의 파형(V1)의 제1 전압 분할(R1, R2)에 의해 임계 검출기의 베이스 단자에서 바이어스되어 상기 양의 파형(V1)의 제2 전압 분할로부터 상기 전압 펄스(V2)를 통과시키는 트랜지스터(Q1)를 포함하는 것인, 전원 장치.
제5항에 있어서, 상기 제1 전압 분할은 트랜지스터(Q1)의 베이스 단자(B)에 접속된 저항기 쌍(R1, R3) 분할기를 포함하고, 상기 제2 전압 분할은 양의 파형(V1) 및 상기 트랜지스터(Q1)의 이미터 단자에 접속된 저항기 쌍(R4, R5)을 포함하는 것인, 전원 장치.
제4항에 있어서, 상기 전력 컨버터 회로(2)는, 제1 주파수에서 상기 게이트 회로(1)로부터의 상기 전압 펄스(V2)를 상기 제1 주파수보다 큰 제2 주파수에서의 전류 펄스(ITr)로 변환하기 위한 프리 러닝(free running) 발진기 회로(23)를 포함하는 것인, 전원 장치.
제7항에 있어서, 상기 프리 러닝 발진기 회로(23)는, 제1 다이오드에 의해 정류된 후, 제1 커패시터(C3)를 충전하여 상기 제2 트랜지스터(Q2)가 상기 전류 펄스(ITr)를 전도시키는 상기 전압 펄스(V2)에 의하여, 베이스 단자(B)에서 바이어스되는 트랜지스터(Q2)를 포함하고, 상기 전류 펄스(ITr)는, 상기 제2 트랜지스터(Q2)의 이미터 단자에 결합된 제2 커패시터(C4)에 의해 감쇄된 상기 양의 파형(V1) 리플로부터 유도되고, 상기 양의 파형(V1)은 변압기(TR1)의 제2 권선(n2) 양단에 제2 권선 전압(VTR1)을 플라이백(flyback) 방식으로 생성하기 위해 상기 변압기(TR1)의 제1 권선(n1)을 통전시키는(energizing) 것인, 전원 장치.
제7항에 있어서, 상기 프리 러닝 발진기 회로(2)에 결합된 제1 권선(n1)을 구비하는 변압기(TR1)의 제2 권선(n2)에 결합된 전압 조정 회로(24)를 더 포함하고, 상기 제2 권선(n2)은 상기 변압기(TR1)의 제1 권선(n1)을 통해 전도된 상기 전류 펄스(ITr)로부터 제2 전압(VTR1)을 생성하는 것인, 전원 장치.
제9항에 있어서, 상기 전압 조정 회로(24)는, 집적 전압 조정기(IC1)에 의해 안정화된 제2 전압(V3)을 제공하기 위해 상기 제2 권선(n2)으로부터 상기 전류 펄스(ITr)을 정류하고 필터링하기 위한 다이오드(D6) 및 제1 커패시터(C5) 장치에 접속된 상기 집적 전압 조정기(IC1)를 포함하고, 상기 제2 전압은 대기 전압(Vout)을 제공하기 위해 제2 커패시터(C6)에 의해 필터링되는 것인, 전원 장치.
제7항에 있어서, 제1 권선(n1)을 구비하는 변압기(TR1)의 제2 권선(n2)에 결합된 전압 조정 회로(244)로서, 상기 제1 권선(n1)을 통해 상기 전류 펄스(ITr)는, 상기 임계 검출기 회로(222)에 되결합되는 제2 권선 전압(VTR1)을 생성하도록 제어 가능하게 도통되며 상기 임계 검출기 회로(222)의 정시 동작(on-time operation)을 조절하는 것인, 상기 전압 조정 회로(244)를 더 포함하는 전원 장치.
동기 버스트 모드 대기 전원 장치에 있어서,

AC 주전원을 수신하기 위한 자체 발진 전력 컨버터와,

상기 전력 컨버터에 접속되고, 변압기의 제2 권선에 전력을 공급하도록 제1 권선으로부터 펄스를 수신하는 변압기 제1 권선과,

상기 AC 주전원 및 상기 전력 컨버터에 결합된 게이트 회로

를 포함하고,

상기 게이트 회로는 상기 AC 주전원의 순간적인 진폭이 미리 결정된 범위를 순환하는 동안 상기 자체 발진 전력 컨버터의 동작을 가능하게 하는 것인, 전원 장치.
제12항에 있어서, 상기 게이트 회로는 임계값 이하의 상기 주전압의 양의 파형(V1)을 검출할 때 전압 펄스(V2)를 생성하기 위한 임계 검출기(22)를 포함하는 것인, 전원 장치.
제13항에 있어서, 상기 임계 검출기(22)는, 상기 양의 파형(V1)의 제1 전압 분할(R1, R2)에 의해 베이스 단자에 바이어스되어 제2 전압 분할 및 상기 양의 파형(V1)의 필터링으로부터 상기 전압 펄스(V2)를 통과하기 위한 트랜지스터(Q1)를 포함하는 것인, 전원 장치.
제14항에 있어서, 상기 제1 전압 분할은 상기 트랜지스터(Q1)의 베이스 단자(B)에 결합된 제1 저항기 쌍(R1, R3) 분할기를 포함하고, 상기 제2 전압 분할은 상기 양의 파형(V1)과 상기 트랜지스터(Q1)의 이미터 단자 사이에 결합된 제2 저항기 쌍(R4, R5)을 포함하는 것인, 전원 장치.
제12항에 있어서, 상기 자체 발진 전력 컨버터 회로는 제1 주파수에서의 상기 전압 펄스(V2)를 상기 제1 주파수보다 큰 제2 주파수에서의 전류 펄스(ITr)로 변환시키는 것인, 전원 장치.
제16항에 있어서, 제1 권선(n1)을 구비하는 변압기(TR1)의 제2 권선(n2)에 결합된 전압 조정 회로(244)로서, 상기 제1 권선(n1)을 통해 상기 전류 펄스(ITr)는, 상기 자체 발진 전력 컨버터 회로의 정시 동작에 영향을 미치기 위해 임계 검출기 회로(222)에 되결합되는 제2 권선 전압(VTR1)을 생성하도록 제어 가능하게 도통되는 것인, 전원 장치.
제17항에 있어서, 상기 전압 조정 회로(244)는,

다이오드(D6) 및 커패시터(C5) 장치에 결합되어 상기 제2 권선 전압(VTR1)을 수신하고 집적 전압 조정기(IC1)에 전압 입력(V3)을 제공하기 위한 상기 집적 전압 조정기(IC1)와,

상기 집적 전압 조정기(IC1)에 결합되어, 상기 전압 입력(V3)이 기준 전압 이상일 때, 상기 제2 권선 전압(VTR1)으로부터 유도된 전류를 상기 임계 검출기(222)로 되돌려 전도시키기 위한 광 결합기(IC2)

를 포함하는 것인, 전원 장치.
제18항에 있어서, 상기 기준 전압은 상기 전압 입력(V3)과 상기 광 결합기(IC2) 사이에 접속된 저항기(R8)와 제너 다이오드(D7) 장치 양단에서 발생되는 것인, 전원 장치.
동기 버스트 모드 전원 장치를 제공하기 위한 방법에 있어서,

비교적 낮은 주파수에서 AC 주전원을 수신하기 위한 단계와,

상기 AC 주전원의 순간적인 진폭이 미리 결정된 범위에서 발생하는 때를 검출하는 단계와,

상기 검출 단계에 응답하여 상기 비교적 낮은 주파수보다 높은 주파수에서 출력 펄스의 버스트를 개시하는 단계

를 포함하는 동기 버스트 모드 전원 장치 제공 방법.
제20항에 있어서, 상기 개시 단계 후에, 상기 검출 단계에 응답하여 상기 출력 펄스의 버스트의 추가 개시를 종료하는 단계를 더 포함하는 동기 버스트 모드 전원 장치 제공 방법.
제20항에 있어서, 상기 검출 단계는, 상기 AC 주전원이 제1의 임계값보다 작고 제2의 임계값보다 큰 범위에서 발생하는 때를 포함하는 것인, 동기 버스트 모드 전원 장치 제공 방법.
제20항에 있어서, 상기 개시된 출력 펄스를 대기 전압 출력으로 조정하는 단계를 더 포함하는 동기 버스트 모드 전원 장치 제공 방법.
제20항에 있어서, 상기 출력 펄스로부터 유도된 전압에 의해 상기 개시된 출력 펄스의 타이밍을 제어하는 단계를 더 포함하는 동기 버스트 모드 전원 장치 제공 방법.
제21항에 있어서, 상기 출력 펄스로부터 유도된 전압에 의해 상기 개시되고 종료된 출력 펄스의 타이밍을 제어하는 단계를 더 포함하는 동기 버스트 모드 전원 장치 제공 방법.