JP5584511B2 - スイッチング・レギュレータの軽負荷時の効率を改善するための方法および装置 - Google Patents

Description

（発明の背景）
発明の分野
本発明は、一般に電源に関し、より詳細にはスイッチング・レギュレータに関する。

背景情報
電子装置は電力を使用して動作している。スイッチ・モード電源は、効率が高く、かつ出力変動率が良いので、今日の多くの電子装置に電力を供給するために広く使用されている。知られている低周波数（例えば、５０Ｈｚまたは６０Ｈｚ商用電源周波数）スイッチ・モード電源では、スイッチ・モード電源制御回路を使用して、高電圧交流（ＡＣ）を高周波数（例えば３０ｋＨｚから３００ｋＨｚ）ＡＣに変換している。一般的に、より低い電圧に変換し、かつ、安全に絶縁するためにこの高周波数高電圧ＡＣを変圧器に印加する。変圧器の出力を整流して、電子装置に電力を供給するために使用することができる安定ＤＣ出力を得ている。通常、スイッチ・モード電源制御回路は、出力を検知し、出力を閉ループ制御することによって出力を調整している。

スイッチ・モード電源は、出力トランジスタを有する集積回路によるスイッチング・レギュレータを備えている。出力トランジスタは変圧器の一次巻線に直列に結合されている。この出力トランジスタをスイッチング・レギュレータによって制御された方式でターン・オンおよびターン・オフさせることにより、変圧器の二次巻線にエネルギーが伝達され、きれいな安定した電力源をＤＣ出力部に供給している。また、スイッチ・モード電源の変圧器は、バイアス巻線または帰還巻線と呼ばれる別の巻線を備えているものが多い。スイッチ・モード電源の中には、帰還信号すなわち制御信号を、ＤＣ出力部に結合された検知回路の光結合器から得ているものもある。帰還制御信号を用いて、スイッチング・レギュレータによって生成されるスイッチング波形のデューティ・サイクルを変えることができる。デューティ・サイクルは、スイッチング周期における出力トランジスタのオン時間の比率として定義されている。電源のＤＣ出力部に大きな負荷が掛かっている場合、スイッチング・レギュレータはデューティ・サイクルを大きくすることあでより多くの電力を負荷に送ることによってこの状況に対応する。負荷が軽くなると、スイッチング・レギュレータは、帰還信号を介してこの変化を検知し、デューティ・サイクルを小さくする。

負荷がさらに軽く、かつ、ＤＣ出力部に送る電力を無限に小さくすることができないと、ＤＣ出力電圧が増加し、電圧変動率が大きくなる。この好ましくない状況は、負荷が完全に除去されるとさらに悪化する。電源の内部に定負荷を接続することによって出力変動率を改善することができるが、ＤＣ出力部が無負荷の状態であっても、常に内部負荷が接続されているため、電源効率が低下する。通常、電源効率の損失は、次の３つの要素によるものである。（１）スイッチング・レギュレータ回路の動作を継続させるＤＣ動作電力、（２）スイッチング・レギュレータの出力トランジスタおよびそのドライバのスイッチングによるスイッチング損失−このスイッチング損失は、動作周波数に正比例する、および（３）内部負荷が消費する電力。

効率を改善するために、スイッチング・レギュレータは、サイクル・スキッピングと呼ばれる方式を使用している。サイクル・スキッピング方式は、負荷が軽くなるとデューティ・サイクルを小さくし、デューティ・サイクルが所定の最小デューティ・サイクルまで小さくなると、交互に、一定時間の間切り換え、別の一定時間の間、負荷に応じてアイドル状態を維持する方式である。このモードの間に負荷が少しでも増加すると、負荷が必要とする電力が送られるまでの短時間の間、最小デューティ・サイクルで出力トランジスタがスイッチングされた後、再びスイッチングを停止する。断続的なパルス群によってスイッチングされるため、サイクル・スキッピング・モードは、理論的には軽負荷時におけるスイッチング損失を小さくしている。また、サイクル・スキッピングは、定内部負荷の必要性を排除している。しかし、パルス群が可聴周波数領域内の周波数で発生し、かつ、最小デューティ・サイクルが最適デューティ・サイクルより大きい場合、電源は、望ましくない可聴雑音を発生する。また、通常、サイクル・スキッピングはパルス群の形で生じ、それによりエネルギーが断続的に負荷に送られるため、サイクル・スキッピングは、出力リプルを悪化させている。

（発明の概要）
スイッチング・レギュレータ方法および装置を開示する。一実施態様では、スイッチング・レギュレータは、第１と第２の端子の間に結合された電力スイッチを備えている。第１の端子が電源のエネルギー伝達エレメントに結合され、第２の端子が電源の供給レールに結合される。第３の端子と電力スイッチに制御回路が結合されている。第３の端子は電源の出力部に結合される。制御回路は、電源の出力に応じて帰還信号を生成するように結合されている。制御回路は、帰還信号に応じて電力スイッチを切り換えるように結合されている。制御回路は、帰還信号の値の第１の範囲に対して、固定のスイッチング周波数で電力スイッチを切り換え、かつ、帰還信号の値の第２の範囲の帰還信号に応じて、サイクルをスキップすることなく電力スイッチのスイッチング周波数を変化させるように結合されている。本発明の他の特徴および利益は、以下に示す詳細説明、図面、および特許請求の範囲の各クレームから明らかになるであろう。

本発明の教示によるスイッチング・レギュレータを備えた電源の一実施形態を示す概略図である。 本発明の教示によるスイッチング・レギュレータの一実施形態を示す概略図である。 Ａ：本発明の教示による、全周波数で動作するスイッチング・レギュレータの一実施形態の波形を示すタイミング図である。Ｂ：本発明の教示による、低周波数で動作するスイッチング・レギュレータの一実施形態の波形を示すタイミング図である。 本発明の教示によるスイッチング・レギュレータの一実施形態における周波数と電流の関係の一実施形態を示す図である。 本発明の教示によるスイッチング・レギュレータの一実施形態におけるデューティ・サイクルと電流の関係の一実施形態を示す図である。

本発明を実施形態によって詳細に説明するが、添付の図面に制限されることはない。
（詳細な説明）
電源を調整するための方法および装置を開示する。本発明に対する完全な理解を提供するために、以下の説明においては、極めて多数の特定の詳細が示されているが、本発明を実装するために特定の詳細を使用する必要がないことは、当分野の技術者には明らかであろう。他の例においては、本発明を明確にするために、良く知られている材料または方法については、詳細な説明は省略されている。

本発明は、軽負荷時の動作周波数を低くすることによって、パルス幅変調方式の電源スイッチング・レギュレータの効率を改善するものである。スイッチング損失は、動作周波数に正比例しているため、本発明の一実施形態を使用することによってスイッチング損失が低減される。今日のスイッチング・レギュレータに関連する可聴雑音の問題は、本発明の教示によるスイッチング・レギュレータの最小動作周波数が可聴周波数以上になるように選択されるため、もはや問題ではない。また、本発明の一実施形態では、パルス幅変化が断続的ではなく、本質的に連続的であるため、出力リプルも改善されている。

実例を挙げて説明すると、図１は、本発明の教示によるスイッチング・レギュレータ１３９の一実施形態を備えた電源１０１を示すブロック図である。図に示すように、ブリッジ整流器１０５およびコンデンサ１０７は、ＡＣ商用電源１０３から受け取る入力交流（ＡＣ）電圧を整流し、かつ、フィルタリングするように結合されている。一実施形態では、コンデンサ１０７の両端間に、正の電源レール１０８および接地電源レール１０６を備えている。ブリッジ整流器１０５およびコンデンサ１０７によって生成された整流電圧は、変圧器１１３などのエネルギー伝達エレメントの一次巻線１１５で受け取られる。一実施形態では、変圧器１１３は、二次巻線１１７およびバイアス巻線１１９を備えている。ダイオード１２１およびコンデンサ１２３は、ＤＣ出力１２９を整流し、かつ、フィルタリングしている。一方、ダイオード１２５およびコンデンサ１２７は、バイアス巻線を整流し、かつ、フィルタリングしている。

スイッチング・レギュレータ１３９は、一次巻線１１５に結合されたドレイン端子１４１、および接地レール１０６に結合されたソース端子１４３を備えている。一実施形態では、スイッチング・レギュレータ１３９は、電力スイッチ１４７を切り換えるための駆動信号１６１を生成する制御回路１４９を備えている。電力スイッチ１４７を切り換えることにより、変圧器１１３を使用して二次巻線１１７にエネルギーが伝達される。ダイオード１１１およびツェナー１０９は、ドレイン端子１４１をクランプするためのものである。

負荷１３０は、出力部１２９の両端間に結合されるように配置されている。帰還ループは、出力部１２９から出力検知回路１３１を経由して、スイッチング・レギュレータ１３９の制御端子１４５まで形成されている。帰還ループには、出力検知回路１３１および光結合器１３３が含まれている。光結合器１３３は、フォトダイオード１３７に光結合されたトランジスタ１３５を備えている。出力検知回路１３１に応答した出力検知信号１４６は、スイッチング・レギュレータ１３９の制御端子１４５が受け取るように結合されている。出力検知信号１４６は電流であっても、あるいは電圧であっても良い。バイアス電源電流と帰還電流が結合した電流が、バイアス巻線１１９を使用して、光結合器１３３によって制御端子１４５に供給される。したがって、制御端子１４５を、スイッチング・レギュレータ１３９の電源電圧（Ｖ_Ｓ）／帰還端子として特徴付けることができる。したがってこの制御端子１４５は結合電気端子と呼ばれることもある。制御端子１４５と接地の間に、外部コンデンサ１５１が結合されている。

図２は、本発明の教示によるスイッチング・レギュレータ２３９の一実施形態を示す概略図である。一実施形態では、図２のスイッチング・レギュレータ２３９が、図１のスイッチング・レギュレータ１３９の代わりに利用されている。図に示すように、この実施形態のスイッチング・レギュレータ２３９は、ドレイン端子２４１とソース端子２４３の間に結合された電力スイッチ２４７を備えている。電力スイッチ２４７のゲートは、制御回路２４９によって生成される駆動信号２６１に応じて切り換えられるように結合されている。

制御回路２４９は、制御端子２４５で受け取る出力検知信号２４６に応じて帰還信号２４８を生成するように結合された帰還信号回路３４９を備えている。一実施形態では、正規動作時におけるスイッチング・レギュレータ２３９に対する内部バイアス電流は、制御端子２４５に結合された内部分路調整器によって供給されている。一実施形態では、図１のコンデンサ１５１のような外部コンデンサが制御端子２４５に結合されている。例えば、スイッチング・レギュレータ２３９の一実施形態では、制御端子２４５に流入する電流によって、最初にターン・オンされた後電力が供給されるようになっている。制御端子には図１に示すような電源１０１の出力部１２９に結合された出力検知回路１３１から光結合器１３３を介して電力が供給される。制御端子２４５に流れ込む電流の一部が、スイッチング・レギュレータ２３９の回路をパワー・アップし、残りの電流は、分路調整器によって接地に分路される。帰還信号２４８は、接地に分路される電流から引き出される。電源１０１の出力部１２９に大きな負荷１３０が結合されると、有効電流のすべてが負荷に流れる。

図２の帰還信号回路３４９に注目して実例を挙げて説明する。図に示すように、比較器４５６は、内部基準電圧に結合された正の端子を備えている。比較器４５６の負の端子は、抵抗２０２および２０３を含む分圧抵抗網によって、制御端子２４５の電圧の何分の一かに分圧された電圧に結合されている。比較器４５６は、内部基準電圧と分圧された制御端子２４５電圧とを比較している。内部基準電圧が分圧された制御端子２４５電圧より低い場合は、制御端子２４５電圧が公称電圧であることを示しており、比較器４５６の出力が低くなってトランジスタ２０４がターン・オンする。制御端子２４５に流入する電流の超過分が、トランジスタ２０４と２０５を介して接地に分路される。トランジスタ２０５および２０７は電流ミラーを形成しているため、この分路電流に比例する何分の一かが、トランジスタ２０７を流れる帰還電流として使用される。帰還電流は、抵抗２０６によって帰還電圧に変換され、帰還信号２４８が生成される。

制御回路２４９の実施形態は、パルス幅変調器（ＰＷＭ）回路３４８を備えている。ＰＷＭ回路３４８は、帰還信号２４８に応じて、電力スイッチ２４７のデューティ・サイクルを制御するために使用する駆動信号２６１を生成している。ＰＷＭ回路３４８は、ＳＡＷ４５１、ＣＬＯＣＫ４５３およびＤＭＡＸ４５５の３つの信号を発生する発振器４４９を備えている。図に示すように、ＤＭＡＸ４５５信号は、ＳＡＷ４５１が上昇している間ハイで、ＳＡＷ４５１が下降している間ローである。一実施形態では、ＣＬＯＣＫ４５３信号は、ＤＭＡＸ４５５のローからハイへの移行時に生成される短いパルスである。ＣＬＯＣＫ４５３信号は、フリップ・フロップ４６３をセットするためにフリップ・フロップ４６３のＳ入力に結合されている。

ＣＬＯＣＫ４５３信号がハイになると、フリップ・フロップ４６３のＱ信号出力がハイになり、後にフリップ・フロップ４６３のＲ入力がハイになり、フリップ・フロップ４６３がリセットされるまでハイ状態を維持する。フリップ・フロップ４６３のＱ信号出力は、ＮＡＮＤゲート４６５の一方の入力に結合されている。ＮＡＮＤゲート４６５のもう一方の入力は、発振器４４９のＤＭＡＸ４５５信号から来ている。ＤＭＡＸ４５５は、この間ハイであるため、ＮＡＮＤゲート４６５の出力はローであり、インバータ４６９の出力はハイである。一実施形態では、インバータ４６９の出力が、電力スイッチ２４７を切り換えるように結合された駆動信号２６１である。

駆動信号２６１がハイのとき、電力スイッチ２４７はオンである。一実施形態では、スタート・アップ時あるいは過負荷状態時の最大デューティ・サイクル状態に対応して、フリップ・フロップ４６３のリセットＲ入力がハイになるか、あるいは発振器４４９のＤＭＡＸ４５５がローになるかのいずれかの条件が成立すると、駆動信号２６１が電力スイッチ２４７をターン・オフさせるように結合されている。比較器４５７の出力がハイになるか、あるいはＯＲゲート４５８の電流制限信号入力がハイになると、フリップ・フロップ４６３のリセットＲ入力がハイになる。

図に示すように、ＯＲゲート４５８の一方の入力は、電流制限信号を受け取るように結合され、ＯＲゲート４５８のもう一方の入力は、比較器４５７の出力を受け取るように結合されている。一実施形態では、電流制限信号がハイになることは、電力スイッチ２４７を流れる電流が規定の制限を越えたことを意味し、電力スイッチ２４７は直ちにターン・オフされる。発振器４４９のＳＡＷ４５１信号が、トランジスタ２０７のドレインから入力される帰還信号２４８より大きくなると、比較器４５７の出力がハイになる。一実施形態では、帰還信号２４８は、発振器４４９のＳＡＷ４５１信号と比較すると、極めて変化の遅い信号−ほとんど直流レベルの信号である。一実施形態では、ＳＡＷ４５１信号は、１００ｋＨｚ鋸波状信号である。

一実施形態では、ＰＷＭ回路３４８は、次の少なくとも３つの異なる条件下で動作している。（１）帰還信号２４８が、ＳＡＷ４５１信号の「谷」より小さいとき、（２）帰還信号２４８が、ＳＡＷ４５１信号の「ピーク」より大きいとき、および（３）帰還信号２４８が、ＳＡＷ４５１信号の「ピーク」と「谷」の間にあるとき。

抵抗２０６を流れる電流が大きいときは、抵抗２０６の両端間の対応する電圧降下も大きくなり、帰還信号２４８は、ＳＡＷ４５１信号の「谷」より小さくなる。一実施形態では、抵抗２０６に大量の電流が流れることは、大量の電流が制御端子２４６に流入していることを表しており、そのことは、電源１０１の出力部１２９に結合されている負荷１３０が必要とする電力が小さいことを表している。この状況においては、比較器４５７の正の端子は常に負の端子より大きく、したがって比較器４５７の出力は常にハイであり、ＯＲゲート４５８を介してフリップ・フロップ４６３のＲ入力をハイに維持している。ＣＬＯＣＫ４５３信号が、Ｓ入力を介してフリップ・フロップ４６３をセットすると、電力スイッチ２４７のゲートをハイに引っ張って電力スイッチ２４７をターン・オンさせるためにフリップ・フロップ４６３のＱ出力を直ちにハイにしようとする。しかし、フリップ・フロップ４６３のＲ入力がハイに維持されているため、フリップ・フロップ４６３は直ちにリセットされ、それによりフリップ・フロップ４６３のＱ出力は直ちにローに戻り、絶対に電力スイッチ２４７をターン・オンさせることはない。

一実施形態では、抵抗２０６に十分な電流を流さず、帰還信号２４８の電圧降下が低下すると、帰還信号２４８がＳＡＷ４５１信号の「ピーク」より大きくなる。一実施形態では、負荷１３０による負荷が重い場合が、上述のケースに相当している。この状況においては、比較器４５７の正の端子は常に負の端子より小さく、したがって比較器４５７の出力は常にローであり、それによりフリップ・フロップ４６３のＲ入力はローに維持され、フリップ・フロップ４６３がリセットされることは絶対にない。このことは、ＣＬＯＣＫ４５３信号がフリップ・フロップ４６３をセットすることによって、すなわちフリップ・フロップ４６３のＱ出力をハイにすることによって電力スイッチ２４７をターン・オンさせ、ターン・オンした電力スイッチ２４７は、ＤＭＡＸ４５５信号がハイからローになるまで、または出力トランジスタをオン状態に維持し、デューティ・サイクルを最大にする電流制限に電力スイッチ２４７が達するまで、あるいは電力スイッチ２４７がその電流制限に達するまで、ターン・オフされないことを意味している。

一実施形態では、帰還信号がＳＡＷ４５１信号の「ピーク」より小さく、かつ、「谷」より大きいとき、電源１０１は、その正規の負荷範囲内で動作している。その場合、ＰＷＭ３４８は、電源１０１の出力１２９を調整状態に維持するために、帰還信号２４８に応じて、駆動信号２６１を適切なデューティ・サイクルにセットすることになる。

一実施形態では、制御回路２４９は、本発明の教示によるタイマ回路３４７をさらに備えている。一実施形態では、駆動信号２６１のデューティ・サイクルが１０％を超えると、スイッチング・レギュレータ２３９は全周波数で動作する。一実施形態では、全周波数は１００ｋＨｚである。本開示の中で提供されている、１００ｋＨｚ周波数値などの実効値が単に説明のための値であり、本発明の教示に従って他の実効値を利用することができることは、当然理解されよう。本開示の目的に対して、駆動信号２６１のデューティ・サイクルは、駆動信号２６１のオン時間を駆動信号２６１の周期Ｔで除した値に等しくなっている。周期Ｔは、駆動信号２６１のオン時間＋オフ時間である。したがって、全周波数が１００ｋＨｚの駆動信号２６１の場合、駆動信号２６１の各サイクルの周期Ｔは、１／１００ｋＨｚすなわち１０μｓであり、デューティ・サイクル１０％の信号のオン時間は、１μｓである。したがってデューティ・サイクル１０％の信号のオフ時間は、１０μｓ−１μｓすなわち９μｓである。ＰＷＭ回路３４８は、出力部１２９に結合された負荷１３０のレベルおよび電源１０１の入力電圧に応じた帰還信号２４８に応じて、駆動信号２６１のデューティ・サイクルを調整していることが理解されよう。

一実施形態では、本発明の教示によるスイッチング・レギュレータ２３９に対して、全周波数モードおよび低周波数モードの２つの動作モードがある。一実施形態では、帰還信号２４８に応じた電力スイッチ２４７のオン時間によって、スイッチング・レギュレータ２３９を全周波数モードで動作するか、あるいは低周波数モードで動作するかが決定される。一実施形態では、駆動信号２６１のオン時間が１μｓを超えると、ＰＷＭ回路３４８は全周波数モードで動作する。駆動信号２６１のオン時間が１μｓ未満のときは、ＰＷＭ回路３４８は低周波数モードで動作する。したがって、駆動信号２６１のデューティ・サイクルは帰還信号２４８に対応しているため、ＰＷＭ回路３４８は、帰還信号２４８の値のある範囲に対しては全周波数モードで動作し、また、帰還信号２４８の値の別の範囲に対しては低周波数モードで動作する。

一実施形態では、スイッチング・レギュレータ２３９は、次のように全周波数モードおよび低周波数モードで動作している。ＴＭＩＮ２５７で表される信号が、ＤＭＡＸ４５５信号から得られる。一実施形態では、ＴＭＩＮ２５７には、ＤＭＡＸ４５５の立上りエッジ毎に生成されるパルスが含まれている。図に示すように、ＴＭＩＮ２５７のパルスの持続時間は、コンデンサ３５３および電流源３５１、３５２によって決定される。一実施形態では、コンデンサ３５３は、トランジスタ２１０を介して電流源３５１および３５２を通して放電されるように結合されている。一実施形態では、電流源３５１は、電流源３５２の３０倍を超える速度で、コンデンサ３５３から電荷を引き出している。３５１および３５２の両電流源が、コンデンサ３５３を放電させるために同時にオンされると、ＴＭＩＮ２５７のパルス幅の持続時間が１μｓ、すなわち駆動信号２６１の一実施形態の全周波数周期の１０％になる。一実施形態では、電流源３５２は、コンデンサ３５３を放電させるために常に起動されているが、電流源３５１は、インバータ４７９の出力がハイのときのみ、またはＡＮＤゲート４７８の出力がローのときのみ起動され、コンデンサ３５３を放電させている。一実施形態では、ＡＮＤゲート４７８には、反転された駆動信号２６１（ＮＡＮＤゲート４６５の出力）とＴＭＩＮ２５７が結合されているため、ＡＮＤゲート４７８の出力は、電力スイッチ２４７のゲートが１μｓを超えてオンすると、常にローになる。一実施形態では、駆動信号２６１が１μｓを超えてオンしていると、ＡＮＤゲート４７８の出力はローを維持し、トランジスタ２０１は、発振器４４９が影響を受けないよう、オン状態を維持している。一実施形態では、駆動信号２６１の周波数は、この場合、一定の１００ｋＨｚを維持している。

一実施形態では、駆動信号２６１のデューティ・サイクルが、帰還信号２４８に応じて１０％未満になると、スイッチング・レギュレータ２３９は、低周波数動作に移行する。一実施形態では、駆動信号２６１のデューティ・サイクルが１０％未満になると、すなわち駆動信号２６１のオン時間が１μｓ未満になると、ＮＡＮＤゲート４６５の出力がハイになり、ＴＭＩＮ２５７はハイを維持している。この時間の間、帰還信号２４８を通して駆動信号２６１の状態が決定されている場合、ＯＲゲート４５８の入力で受け取られる電流制限信号に代わって、比較器４５６の出力が同様にハイである。ＡＮＤゲート４７８の入力がすべてハイの場合、ＡＮＤゲート４７８の出力がハイになり、トランジスタ２０１がターン・オフされ、それにより発振器４４９に流入する電流が遮断され、発振器４４９によって生成される発振が中断される。

一実施形態では、発振器４４９は、ＳＡＷ４５１の値を、その最後の電圧の大きさに維持し、ＣＬＯＣＫ４５３信号およびＤＭＡＸ４５５信号は、トランジスタ２０１のターン・オフに応じた発振器４４９の中断に応じて、スイッチングを停止する。一実施形態では、ＡＮＤゲート４７８の出力がハイになると、インバータ４７９の出力がローになり、トランジスタ２０８がターン・オフされ、それにより電流源３５１によるコンデンサ３５３の放電が停止する。電流源３５１が非活動化されると、コンデンサ３５３を放電させる電流が１／３１になるため、コンデンサ３５３の放電速度が遅くなり、コンデンサ３５３は、より長時間に渡って充電された状態を維持する。したがってＴＭＩＮ２５７のオン時間の残りが３１倍に増加し、その結果、ＴＭＩＮ２５７のパルス幅は、固定値の１μｓから、次式、
ＤＳＰＷ＞１μｓに対して、ＴＭＩＮＰＷ＝１μｓ
ＤＳＰＷ＜１μｓに対して、ＴＭＩＮＰＷ＝（（１μｓ−ＤＳＰＷ）＊３１）＋ＤＳＰＷ （式１）
によって決定される値に増加する。上式で、ＴＭＩＮＰＷは、ＴＭＩＮ２５７のパルス幅であり、ＤＳＰＷは、駆動信号２６１のパルス幅である。

発振器４４９は、ＴＭＩＮ２５７のパルス幅から駆動信号２６１のパルス幅を差し引いた時間の間、スイッチングを中断した後、開放される。開放されると、発振器４４９は、中断された時点の状態から動作を再開し、ＳＡＷ４５１信号は、中断された時点のポイントから上昇する。したがって、駆動信号２６１のスイッチング周期は、全周波数動作の１０μｓから、次式、
ＤＳＰＷ＜１μｓに対して、ＬＦＰＤＳ＝（ＴＭＩＮＰＷ−ＤＳＰＷ）＋１０μｓ （式２）
によって決定される値に増加する。上式で、ＬＦＰＤＳは、駆動信号２６１の低周波数周期であり、ＴＭＩＮＰＷは、ＴＭＩＮ２５７のパルス幅である。

実例を挙げて説明すると、図３Ａ、Ｂは、本発明の教示によるスイッチング・レギュレータの全周波数動作および低周波数動作をそれぞれ示している。詳細には、図３Ａは、一実施形態において、帰還信号２４８の範囲が、駆動信号２６１のデューティ・サイクルが１０％より大きくなるような範囲にある場合に生じる全周波数動作を示している。図３に示すように、帰還信号２４８は、ＳＡＷ２５１信号の「ピーク」と「谷」の間に存在している。ＳＡＷ２５１信号は、「谷」から「ピーク」まで６μｓで上昇し、「ピーク」から「谷」まで４μｓで下降しており、その結果、１００ｋＨｚの全動作周波数になっている。図に示す例では、駆動信号のオン時間は２μｓ、すなわちデューティ・サイクル２０％であり、１０％を超えている。したがってスイッチング・レギュレータ２３９は、全周波数モードで動作している。反転した駆動信号２５９は、３５１および３５２の両電流源を常に起動状態に維持し、１μｓの全時間の間、コンデンサ３５３を高速で放電させている。したがってＴＭＩＮ２５７のパルス幅、すなわちＴＭＩＮ２５７のオン時間は１μｓである。

一方、図３Ｂは、一実施形態において、帰還信号２４８の範囲が、駆動信号２６１のデューティ・サイクルが１０％未満になるような範囲にある場合に生じる低周波数動作を示している。図３Ｂに示す特定の実施形態では、駆動信号２６１のオン時間は、わずか０．５μｓであり、１μｓ未満である。図に示すように、駆動信号２６１のオン時間がわずか０．５μｓであり、１μｓ未満であるため、コンデンサ３５３は、電流源３５１が非活動化され、発振器４４９が中断される時点では、未だ完全に放電されていない。図に示すように、電流源３５１が非活動化された結果、コンデンサ３５３の放電速度が遅くなったため、ＳＡＷ２５１信号は、発振器４４９が中断された時点の電圧に保持され、ＴＭＩＮ２５７は、１μｓ以上の間、ハイ状態を維持している。実際には、図に示すように、ＴＭＩＮ２５７は、次の０．５μｓ＊３１＝１５．５μｓの間、ハイ状態を維持している。ＴＭＩＮ２５７がローになると発振器４４９は動作を再開し、ＳＡＷ２５１信号は、中断されたポイントから発振を継続し、その「ピーク」まで５．５μｓで上昇した後、正規の４μｓで「谷」まで降下する。

図３Ｂに示す実施形態では、駆動信号２６１のスイッチング周波数は、３９．２ｋＨｚに減少し、駆動信号の周期は、２５．５μｓ（０．５μｓ＋１５．５μｓ＋５．５μｓ＋４μｓ）に増加している。帰還信号２４８の電圧がさらに小さくなると、駆動信号２６１のスイッチング周波数は、本発明の教示に従ってさらに減少する。駆動信号２６１の周波数は、本発明の教示に従って、駆動信号２６１のサイクルをスキップすることなく減少されることに注意されたい。それどころか、各サイクルの周期は、駆動信号２６１の周波数を低くするために長くなっている。一実施形態では、駆動信号２６１の周期を長くする場合、駆動信号２６１の各サイクルにおけるオン時間およびオフ時間は、本発明の教示に従って同時に調整されている。

一実施形態では、上式を使用して電源コントローラが使用することができる最低周波数を計算することができる。詳細には、帰還信号２４８の電圧がＳＡＷ２５１信号の「谷」の電圧まで減少すると、駆動信号２６１のオン時間が実質的にゼロまたは無視し得る程度に減少すると仮定している。その場合、上に挙げた式１および式２を使用して、
ＴＭＩＮＰＷ＝（（１μｓ−〜０μｓ）＊３１）＋〜０μｓ＝３１μｓ（式３）
ＬＦＰＤＳ＝（ＴＭＩＮＰＷ−０μｓ）＋１０μｓ＝４１μｓ （式４）
となる。上式で、ＴＭＩＮＰＷは、ＴＭＩＮ２５７のパルス幅であり、ＬＦＰＤＳは、駆動信号２６１の低周波数周期である。したがって、この特定実施形態の最低周波数における駆動信号２６１の周期は４１μｓである。

低周波数周期４１μｓは、１／４１μｓの周波数、すなわち２４．４ｋＨｚに相当している。最低スイッチング周波数２４．４ｋＨｚは、人間の可聴周波数範囲２０Ｈｚ〜２０ｋＨｚより高いため、本発明の教示によるスイッチング・レギュレータを使用して調整された電源１０１は、最低周波数においても、可聴雑音を何ら生成することはない。

図２に示す実施形態をもう一度参照すると、タイマ回路３４７は、ＡＮＤゲート４７８の出力に応じて切り換えられるトランジスタ２１２をさらに備えている。トランジスタ２１２は抵抗２１１に電流を流すスイッチとして作用している。抵抗２１１およびトランジスタ２１２の役割は、低周波数動作時におけるスイッチング・レギュレータ２３９の消費電流を、全周波数動作時における消費電流と同じ消費電流に維持することである。既に考察したように、スイッチング・レギュレータ２３９の一実施形態は、電源１０１の出力部１２９に結合された出力検知回路１３１から光結合器１３３を介して制御端子２４５に流入する電流によって電力供給されている。一実施形態では、制御端子２４５流入する電流の一部が、スイッチング・レギュレータ２３９の回路をパワー・アップし、残りの電流は、分路調整器によって接地に分路されている。帰還信号２４８は、接地に分路される電流から引き出されている。

低周波数動作中に駆動信号２６１の周波数が減少すると、スイッチング・レギュレータ２３９の内部回路のスイッチングによる消費電力が減少し、その結果、スイッチング・レギュレータ２３９の回路に流入する電流が少なくなり、より多くの電流が接地に分路される。接地に分路される電流が増加すると、帰還信号２４８を引き出すために使用されている電流部分も同様に増加し、帰還信号２４８が小さくなる。スイッチング・レギュレータ２３９の消費電流が減少するため、相応じて駆動信号２６１のスイッチング周波数が減少する。

したがって、スイッチング・レギュレータの消費電流を実質的に一定に維持するために、低周波数モード動作には、抵抗２１１およびトランジスタ２１２を介して追加電流を引き出し、本発明の教示によるスイッチング・レギュレータ２３９の全周波数動作モードと低周波数動作モードのスイッチング損失の差を補償している。追加電流が消費電力の減少量より大きい場合、パルス幅変調利得、すなわちデューティ・サイクル対制御端子２４５電流が若干減少することになる。

図４と図５は、本発明の教示によるスイッチング・レギュレータの一実施形態の周波数対電流５６１、およびデューティ・サイクル対電流６６１の関係をそれぞれ示す図である。詳細には、図５は、制御端子２４５に流入する電流が増加すると、駆動信号２６１のデューティ・サイクルが減少することを示している。一実施形態では、駆動信号２６１のデューティ・サイクルは、本発明の教示によるスイッチング・レギュレータの全周波数モードおよび低周波数モードの両モードに対して、制御端子２４５に流入する電流に比例して直線的に減少している。

図４は、一実施形態では、駆動信号２６１のデューティ・サイクルの減少に対して、駆動信号２６１のスイッチング周波数が、例えば１０％の値にデューティ・サイクルが減少するまで一定に維持されることを示している。駆動信号２６１のデューティ・サイクルが１０％未満になると、一実施形態では、駆動信号２６１の周波数が徐々に減少し始め、駆動信号２６１のデューティ・サイクルが０％になると、駆動信号２６１の周波数は、大よそ２５ｋＨｚまで減少する。一実施形態では、駆動信号２６１の周波数は、本発明の教示によるスイッチング・レギュレータの全周波数モードおよび低周波数モードの両モードに対して、制御端子２４５電流に応じてほぼ直線的に減少している。

一実施形態では、帰還信号２４８は、制御端子２４５電流に対応している。したがってスイッチング・レギュレータ２３９は、帰還信号２４８の値のある範囲に対しては固定周波数で動作し、帰還信号２４８値の別の範囲に対しては、スイッチング・レギュレータ２３９の動作周波数は、帰還信号２４８に応じて減少する。一実施形態では、１０％のデューティ・サイクルに相当する帰還信号２４８値が、固定周波数動作と低周波数動作の境界である。

本発明の一実施形態では、スイッチング・レギュレータ２３９は、１３０ｋＨｚの全周波数動作で動作している。この実施形態では、スイッチング・レギュレータ２３９が全周波数または低周波数のいずれかで動作する境界に相当する駆動信号２６１のオン時間は、電流源３５１および３５２が共にオンの状態において、ＴＭＩＮ２５７の時定数を調整することによって調整することができる。一実施形態では、駆動信号２６１の最小周波数は４０ｋＨｚである。他の実施形態では、スイッチング・レギュレータ２３９は、６５ｋＨｚの全周波数動作で動作し、駆動信号の最小周波数は２０ｋＨｚである。

以上の詳細説明において、特定の例示的実施形態に関連して本発明の方法および装置を説明したが、本発明の広範な精神および範囲を逸脱することなく、本発明に様々な改変および変更を加えることができることは明らかであろう。したがって、本明細書および図面は、本発明を制限するものではなく、説明目的のものとして解釈しなければならない。

Claims (19)

1. 電源のエネルギー伝達エレメントに結合される第１の端子と電源の供給レールに結合される第２の端子の間に結合された電力スイッチと、
   第３の端子および前記電力スイッチに結合された制御回路とを備えるスイッチング・レギュレータであって、前記第３の端子が前記電源の出力部に結合され、
   前記制御回路は、
   前記第３の端子に結合され、かつ前記電源の出力に応じて帰還信号を生成するように結合される帰還信号回路と、
   前記帰還信号に応じて電力スイッチを切り換えるように結合されたパルス幅変調器回路と、
   前記帰還信号の値が第１の範囲のときに前記パルス幅変調器回路を第１のモードに設定し、前記帰還信号の値が第１の範囲とは異なる第２の範囲のときに前記パルス幅変調器回路を第２のモードに設定する回路とを含み、
   前記パルス幅変調器回路は、第１のモードにおいて固定のスイッチング周波数で前記電力スイッチを切り換えるように結合され、
   前記パルス幅変調器回路は、第２のモードにおいて前記帰還信号に応じて、スイッチング・レギュレータの発振器のサイクルをスキップすることなく前記電力スイッチのスイッチング周波数およびオン時間を変化させるように結合され、
   前記パルス幅変調器回路は、オン時間値とオフ時間値が、前記電源の出力部に結合された負荷のレベルの関数として同時に変化する駆動信号を生成し、
   前記負荷が軽いときに、前記帰還信号の値が第２の範囲となる、スイッチング・レギュレータ。
2. 前記帰還信号の第１と第２の範囲が、前記電源の出力部に結合される負荷のレベルの第１と第２の範囲に対応する請求項１に記載のスイッチング・レギュレータ。
3. 前記帰還信号の第１と第２の範囲が、前記電力スイッチを切り換えるために前記パルス幅変調器回路によって生成される駆動信号のオン時間値の第１と第２の範囲に対応する請求項１に記載のスイッチング・レギュレータ。
4. 前記駆動信号のオフ時間値が、前記駆動信号のオン時間値および第１のオン時間値の関数として変化し、前記駆動信号の第１のオン時間値が、前記帰還信号の値の第１の範囲と第２の範囲の間の境界における前記駆動信号のオン時間に対応する請求項１に記載のスイッチング・レギュレータ。
5. 前記電源の出力部に結合される負荷のレベルが減少するにつれて、前記電力スイッチのスイッチング周波数が、前記帰還信号の値の第２の範囲に対して、スイッチング・レギュレータの前記発振器のサイクルをスキップすることなく減少する請求項１に記載のスイッチング・レギュレータ。
6. 電源のエネルギー伝達エレメントに結合される第１の端子と電源の供給レールに結合される第２の端子の間に結合された電力スイッチと、
   第３の端子および前記電力スイッチに結合された制御回路とを備えるスイッチング・レギュレータであって、前記第３の端子が前記電源の出力部に結合され、
   前記制御回路は、
   前記第３の端子に結合され、かつ前記電源の出力に応じて帰還信号を生成するように結合される帰還信号回路と、
   前記帰還信号に応じて前記電力スイッチを切り換えるように結合されたパルス幅変調器回路と、
   前記帰還信号の値が第１の範囲のときに前記パルス幅変調器回路を第１のモードに設定し、前記帰還信号の値が第１の範囲とは異なる第２の範囲のときに前記パルス幅変調器回路を第２のモードに設定する回路とを含み、
   前記パルス幅変調器回路は、第１のモードにおいて固定のスイッチング周波数で前記電力スイッチを切り換えるように結合され、
   前記パルス幅変調器回路は、第２のモードにおいて前記帰還信号に応じて、スイッチング・レギュレータの発振器のサイクルをスキップすることなく前記電力スイッチのスイッチング周波数およびオン時間を変化させるように結合され、
   前記パルス幅変調器回路は、駆動信号を生成し、前記帰還信号の第１と第２の範囲が、前記パルス幅変調器回路によって生成される駆動信号のオン時間値の第１と第２の範囲に対応し、
   前記電源の出力部に結合された負荷が軽いときに、前記帰還信号の値が第２の範囲となる、スイッチング・レギュレータ。
7. 前記帰還信号の第１と第２の範囲が、前記電源の出力部に結合される負荷のレベルの第１と第２の範囲に対応する請求項６に記載のスイッチング・レギュレータ。
8. 前記帰還信号の第１と第２の範囲が、前記電力スイッチを切り換えるために前記パルス幅変調器回路によって生成される駆動信号のオン時間の第１と第２の範囲に対応する請求項６に記載のスイッチング・レギュレータ。
9. 前記電力スイッチを切り換えるために前記パルス幅変調器回路によって生成される駆動信号のオフ時間値が、前記電源の出力部に結合された負荷のレベルの関数として変化し、前記帰還信号の値の第２の範囲に対しスイッチング・レギュレータの前記発振器のサイクルをスキップすることなく前記電力スイッチのスイッチング周波数を変化させる請求項６に記載のスイッチング・レギュレータ。
10. 前記電力スイッチを切り換えるために前記パルス幅変調器回路によって生成される駆動信号（１６１，２６１）のオン時間値とオフ時間値が、前記電源の出力部に結合された負荷のレベルの関数として同時に変化し、前記帰還信号の値の第２の範囲に対しスイッチング・レギュレータの前記発振器のサイクルをスキップすることなく前記電力スイッチのスイッチング周波数を変化させる請求項６に記載のスイッチング・レギュレータ。
11. 前記駆動信号のオフ時間値が、前記駆動信号のオン時間値および第１のオン時間値の関数として変化し、前記駆動信号の第１のオン時間値が、前記帰還信号の値の第１の範囲と第２の範囲の間の境界における前記駆動信号のオン時間に対応する請求項１０に記載のスイッチング・レギュレータ。
12. 前記電源の出力部に結合される負荷のレベルが減少するにつれて、前記電力スイッチのスイッチング周波数が、前記帰還信号の値の第２の範囲に対して、スイッチング・レギュレータの前記発振器のサイクルをスキップすることなく減少する請求項６に記載のスイッチング・レギュレータ。
13. 電源のエネルギー伝達エレメントに結合される第１の端子と電源の供給レールに結合される第２の端子の間に結合された電力スイッチと、
    第３の端子および前記電力スイッチに結合された制御回路とを備えるスイッチング・レギュレータであって、前記第３の端子が電源の出力部に結合され、
    前記制御回路は、
    前記第３の端子に結合され、かつ前記電源の出力に応じて帰還信号を生成するように結合される帰還信号回路と、
    前記帰還信号に応じて前記電力スイッチを切り換えるように結合されたパルス幅変調器回路と、
    前記帰還信号の値が第１の範囲のときに前記パルス幅変調器回路を第１のモードに設定し、前記帰還信号の値が第１の範囲とは異なる第２の範囲のときに前記パルス幅変調器回路を第２のモードに設定する回路とを含み、
    前記パルス幅変調器回路は、第１のモードにおいて固定のスイッチング周波数で前記電力スイッチを切り換えるように結合され、
    前記パルス幅変調器回路は、第２のモードにおいて前記帰還信号に応じて、スイッチング・レギュレータの発振器のサイクルをスキップすることなく、前記電力スイッチのスイッチング周波数およびオン時間を変化させるように結合され、
    前記パルス幅変調器回路は、前記帰還信号に応答して駆動信号を生成し、前記駆動信号は、前記電力スイッチのオン時間およびオフ時間を制御するために使用され、
    前記パルス幅変調器回路は、駆動信号の周波数を減少させる場合には、スイッチング・レギュレータの発振器のサイクルをスキップせず、
    前記パルス幅変調器回路は、前記駆動信号の周期が増加するときに、前記駆動信号の各サイクルのオン時間とオフ時間を同時に調整し、
    前記電源の出力部に結合された負荷が軽いときに、前記帰還信号の値が第２の範囲となる、スイッチング・レギュレータ。
14. 前記帰還信号の第１と第２の範囲が、前記電源の出力部に結合される負荷のレベルの第１と第２の範囲に対応する請求項１３に記載のスイッチング・レギュレータ。
15. 前記帰還信号の第１と第２の範囲が、前記電力スイッチを切り換えるために前記パルス幅変調器回路によって生成される駆動信号のオン時間値の第１と第２の範囲に対応する請求項１３に記載のスイッチング・レギュレータ。
16. 前記電力スイッチを切り換えるために前記パルス幅変調器回路によって生成される駆動信号のオフ時間値が、前記電源の出力部に結合された負荷のレベルの関数として変化し、前記帰還信号の値の第２の範囲に対しスイッチング・レギュレータの前記発振器のサイクルをスキップすることなく前記電力スイッチのスイッチング周波数を変化させる請求項１３に記載のスイッチング・レギュレータ。
17. 前記電力スイッチを切り換えるために前記パルス幅変調器回路によって生成される駆動信号のオン時間値とオフ時間値が、前記電源の出力部に結合された負荷のレベルの関数として同時に変化し、前記帰還信号の値の第２の範囲に対しスイッチング・レギュレータの前記発振器のサイクルをスキップすることなく前記電力スイッチのスイッチング周波数を変化させる請求項１３に記載のスイッチング・レギュレータ。
18. 前記駆動信号のオフ時間値が、前記駆動信号のオン時間値および第１のオン時間値の関数として変化し、前記駆動信号の第１のオン時間値が、前記帰還信号の値の第１の範囲と第２の範囲の間の境界における前記駆動信号のオン時間に対応する請求項１７に記載のスイッチング・レギュレータ。
19. 前記電源の出力部に結合される負荷のレベルが減少するにつれて、前記電力スイッチのスイッチング周波数が、前記帰還信号の値の第２の範囲に対して、スイッチング・レギュレータの前記発振器のサイクルをスキップすることなく減少する請求項１３に記載のスイッチング・レギュレータ。

Images