JP6264883B2 - 電源回路 - Google Patents

Description

本発明は、電源回路に関し、さらに詳しくは、待機モードを有する電気電子機器に電源供給を行う電源回路に関する。

近年の節電意識の高まりにより、種々の電気電子機器には、消費電力の低減が期待されている。そのため、温水洗浄便座等、多くの常時使用される訳ではない電気電子機器には、通常の動作モードにおけるよりも消費電力の小さい、待機モード（節電モード）が備えられ、使用者が使用していない間の消費電力の低減が図られる。しかし、待機モードにおいても、消費される電力がゼロとなるのではなく、所定の電力が待機電力として消費される。さらに節電を進めるためには、待機電力の低減が重要となる。

電気電子機器に駆動電源を供給する電源回路として、図５に示す電源回路９０のように、フォトカプラＰＣ１を介して、一次側に設けられた電源ＩＣ９５に、トランスＴｆの二次側の出力電圧をフィードバック信号として入力し、電源ＩＣ９５がそのフィードバック信号に基づいて、パルス幅変調（ＰＷＭ）方式でスイッチング制御を行う形式の定電圧電源が広く用いられている。この種の電源回路９０においては、待機モードにある間の、フォトカプラＰＣ１における電力消費や、スイッチング損失による電力消費が特に大きい。待機モードにおけるこのような電力消費量（待機電力）を低減するため、例えば特許文献１には、スタンバイ時のみ、フォトカプラのフォトダイオードを、グランドライン等の低圧ラインに接続することで、このフォトダイオードに流す電流量を減少させて出力電圧を低下させ、消費電力を低減することを図っている。また、特許文献２では、可変発振器等を用いたスイッチング制御手段を使用して、待機モードになった時に、スイッチング周波数を低くすることで、スイッチング損失を低減することを図っている。

特開２００９−５０１１５号公報 特開２００３−３３０２６号公報

上記のように、電源ＩＣ等の電圧調整手段を用いて電気電子機器への入力電圧を調整する電源回路においては、フォトカプラ等、電気電子機器への入力電圧を電圧調整手段にフィードバックするための部位における電力消費を低減することや、電圧調整手段において、スイッチング周波数等、電圧調整方式を変更することで、待機モードにおける消費電力をある程度低減することができる。しかし、いずれの場合にも、電圧調整手段は、電気電子機器に入力される電圧を調整している状態を維持しており、電圧調整手段の運転に電力を要している。

本発明が解決しようとする課題は、電圧調整手段を用いて電気電子機器に入力する電圧を調整する電源回路において、電気電子機器が待機モードにある間の電圧調整手段における消費電力が従来よりも低減された電源回路を提供することにある。

上記課題を解決するために、本発明にかかる電源回路は、待機モードにおいて通常時よりも消費電力の小さい状態で運転される直流負荷に、駆動電源を供給する電源回路において、交流電源から入力された交流を直流に変換し、充電と放電を行う充放電部を介して出力する直流生成手段と、前記直流生成手段と前記直流負荷の間に接続され、変換閾電圧以上の電圧を有する直流が入力されると、一定の定格出力電圧に変換して前記直流負荷に入力する定電圧出力手段と、前記交流電源から前記直流生成手段に入力された電気エネルギーの一部である電圧調整駆動電源によって駆動されて、前記直流生成手段から出力される直流の電圧を調整し、前記電圧調整駆動電源が入力されていない間は、前記直流生成手段における交流から直流への変換を停止する電圧調整手段と、前記待機モードにおいて、前記定電圧出力手段に入力される電圧が前記変換閾電圧以上である遮断期間の間だけ、前記電圧調整手段への前記電圧調整駆動電源の入力を遮断する遮断手段と、を有することを要旨とする。

ここで、前記遮断手段は、前記交流電源と前記直流生成手段の間に設けられ、前記遮断期間において、前記直流生成手段への交流の入力を遮断することが好ましい。

この場合、前記電源回路は、前記遮断手段と前記直流生成手段の間に、交流負荷をさらに有するとよい。

また、前記電源回路は、前記定電圧出力手段に入力される電圧を検知する電圧検知手段をさらに有し、前記電圧検知手段が検知した電圧が、前記変換閾電圧よりも大きい値を有する遮断閾電圧に達した時に、前記遮断期間が開始されることが好ましい。

そして、前記電源回路は、前記待機モードにおいて前記直流生成手段と前記定電圧出力手段の間に電圧切替用負荷を接続する電圧切替手段をさらに有し、前記電圧切替用負荷は、前記遮断手段が前記電圧調整手段への前記電圧調整駆動電源の入力を遮断していない状態で前記直流生成手段から出力される電圧を、前記変換閾電圧よりも大きい値を有する切替電圧にまで低下させるものであるとよい。

また、前記直流生成手段は、入力された交流を整流平滑化する一次側整流平滑化部と、トランスと、前記一次側整流平滑化部によって整流平滑化された電流をスイッチングして前記トランスの一次側に入力するスイッチング部と、前記トランスの二次側の出力電流を整流平滑化するとともに前記充放電部として機能する二次側整流平滑化部と、を有してなり、前記定電圧出力手段は、定電圧レギュレータを有してなり、前記遮断部は、制御信号の入力を受けて電流を遮断するスイッチを有してなり、前記スイッチング部は、前記トランスの一次側に入力する電流のスイッチング間隔を制御することによって前記直流生成手段の出力電圧を調整し、前記電圧調整手段として機能することが好ましい。

上記発明にかかる電源回路によると、待機モードにおいて、遮断手段が作動されると、電圧調整手段への電圧調整駆動電源の供給が遮断されることにより、電圧調整手段の運転が停止され、直流生成手段における交流から直流への変換が停止される。すると、直流生成手段を介した交流電源から定電圧出力手段への電源入力が停止され、充放電手段が放電し、この放電による電流が定電圧出力手段での電圧変換を経て出力差され、直流負荷が駆動されるようになる。放電の進行に伴い、定電圧出力手段に入力される電圧は徐々に低下する。しかし電圧調整手段への電圧調整駆動電源の供給が遮断されることで直流生成手段における交流から直流への変換が停止されるのは、定電圧出力手段に入力される電圧が変換閾電圧以上である遮断期間だけであるので、直流負荷に入力される駆動電源は、一定の定格出力電圧を維持したままとなる。定電圧出力手段に入力される電圧が変換閾電圧を下回る前に、再度電圧調整手段への電圧調整駆動電源の供給が開始され、直流生成手段からの出力が開始されることになる。これにより、待機モードにおいて、定電圧出力手段から直流負荷に一定の定格出力電圧が入力され、直流負荷が安定に運転される状態を維持することができる。同時に、電圧調整手段に電圧調整駆動電源が供給されていない間は、電圧調整手段において電力が消費されないので、特許文献１や特許文献２に記載されているような電圧調整手段が運転された状態を常時維持する制御方式と比較して、電圧調整手段において消費される電力を低減することができる。

ここで、遮断手段が、交流電源と直流生成手段の間に設けられ、遮断期間において、直流生成手段への交流の入力を遮断するものである場合には、電圧調整手段への電源供給を、電源回路の最上流で遮断することができる。よって、遮断部が動作し、交流の入力を遮断している状態では、電圧調整手段のみならず、電源回路を構成する全部材における電力消費を停止させることができる。特に、電源回路が、遮断手段と直流生成手段の間に、交流負荷をさらに有する場合には、この交流負荷における電力消費を停止することができるので、電源回路全体の消費電力を、高効率に低減することができる。

また、電源回路が、定電圧出力手段に入力される電圧を検知する電圧検知手段をさらに有し、電圧検知手段が検知した電圧が、変換閾電圧以上の値を有する遮断閾電圧に達した時に、遮断期間が開始される場合には、定電圧出力手段に入力される電圧が実際に遮断閾電圧に達したことを検知したうえで遮断手段を作動させて電圧調整手段への電圧調整駆動電源の供給を停止することになる。従って、電圧調整手段への電圧調整駆動電源の供給を停止する時間を長くしすぎることによって、定電圧出力手段に入力される電圧が変換閾電圧を下回って、定格出力電圧以下の電圧しか出力できなくなり、直流負荷の動作に支障を生じるという事態が避けられる。同時に、電圧調整手段への電圧調整駆動電源の供給を停止する時間を短くしすぎることによって、十分な消費電力低減効果が得られないことも避けられる。

そして、電源回路が、待機モードにおいて充放電手段と定電圧出力手段の間に電圧切替用負荷を接続する電圧切替手段をさらに有し、電圧切替用負荷が、遮断手段が電圧調整手段への電圧調整駆動電源の入力を遮断していない状態で直流生成手段から出力される電圧を、変換閾電圧よりも大きい値を有する切替電圧にまで低下させる場合には、待機モードにおいて、電圧切替用負荷を接続して直流生成手段から出力される電圧を低下させることで、待機モードでの節電を一層効果的に達成することができる。

また、直流生成手段が、入力された交流を整流平滑化する一次側整流平滑化部と、トランスと、一次側整流平滑化部によって整流平滑化された電流をスイッチングしてトランスの一次側に入力するスイッチング部と、トランスの二次側の出力電流を整流平滑化するとともに充放電部として機能する二次側整流平滑化部と、を有してなり、定電圧出力手段が、定電圧レギュレータを有してなり、遮断部が、制御信号の入力を受けて電流を遮断するスイッチを有してなり、スイッチング部が、トランスの一次側に入力する電流のスイッチング間隔を制御することによって直流生成手段の出力電圧を調整し、電圧調整手段として機能するようにすれば、汎用的な部材を用いて、上記のような待機モードにおける消費電力を低減することができる電源回路を簡素に構成することができる。

本発明の第一の実施形態にかかる電源回路の構成を示す概略図である。 本発明の第二の実施形態にかかる電源回路の構成を示す概略図である。 本発明の第三の実施形態にかかる電源回路の構成を示す概略図である。 本発明の第四の実施形態にかかる電源回路の構成を示す概略図である。 従来一般の電源回路の構成を示す概略図である。 本発明の第一の実施形態にかかる電源回路における電圧および電力の時間変化を示す図であり、（ａ）は制御信号、（ｂ）は電圧Ｖ０、（ｃ）は電圧Ｖ１、（ｄ）は入力電力を示している。 本発明の（ａ）第一、（ｂ）第三、（ｃ）第四の実施形態にかかる電源回路における出力電圧の時間変化を示す図である。（ａ）は図６（ｂ）と同じ図である。

以下、本発明の第一の実施形態にかかる電源回路について、図面を参照しながら詳細に説明する。

＜第一の実施形態＞
（電源回路の構成）
図１に示す本発明の第一の実施形態にかかる電源回路１０は、商用電源等の交流電源ＡＣから入力された交流を、電圧Ｖ１の直流として出力し、直流負荷Ｌ１を駆動する。

本電源回路１０によって電源を供給される直流負荷Ｌ１は、定格駆動電圧Ｖｗ（例えば５Ｖ）を有する。直流負荷Ｌ１は、電気電子機器を構成し、直流を駆動電源として動作する種々の負荷であり、例えば温水洗浄便座装置の場合は、モータやヒータ等の機器およびそれらを制御するマイコン等の制御部よりなる。直流負荷Ｌ１を含む電気電子機器は、使用者によって使用される通常モードと、使用者によって使用されず、次の使用まで電源を投入された状態で待機している待機モードとを有する。待機モードにおいては、電気電子機器の全機能が完全に停止されるのではなく、直流負荷Ｌ１の少なくとも一部において、機能が発揮されている状態が維持されている。例えば、上記の温水洗浄便座装置の場合、待機モードにある間、モータ等は完全に停止され、通電が遮断されるが、制御部は、パラメータの記憶等のために、低出力モードでの運転を継続しており、駆動電源の入力を必要としている。つまり、待機モードにおいては、直流負荷Ｌ１は軽負荷で駆動される状態となる。制御部を正常に駆動するためには、通常モードにおいても、待機モードにおいても、直流負荷Ｌ１に、出力電圧Ｖ１として、定格駆動電圧Ｖｗ（５Ｖ）を供給し続けることが必要である。

本電源回路１０は、定格駆動電圧Ｖｗを有する直流負荷Ｌ１に加え、定格駆動電圧Ｖｗよりも高い別の定格駆動電圧Ｖｗ’（例えば１２Ｖ）を有する別の直流負荷である高定格負荷Ｌ２にも同時に電源を供給することができる。ただし、特許請求の範囲における「直流負荷」とは、高定格負荷Ｌ２を含まず、定格駆動電圧Ｖｗを有する直流負荷Ｌ１を指すものとする。さらに、本電源回路１０は、交流負荷Ｌ３にも同時に電源を供給することができる。

本電源回路１０は、後に詳述する遮断部１１の構成および遮断部１１を用いた制御の方式を除き、電源ＩＣを用いたスイッチング制御によって出力電圧を調整する従来の直流定電圧電源と同様の構成を有する。具体的には、図１のように、本電源回路１０は、遮断部１１、直流生成部２、フィードバック部３、定電圧出力部４、を有してなっている。

直流生成部２は、ダイオードブリッジＤＢ、入力部（電解）コンデンサＣ１、電源ＩＣ５、トランスＴｆ、出力部ダイオードＤ１、出力部（電解）コンデンサＣ２を有してなっている。これらの部材は、上流からこの順に接続されている。直流生成部２は、他にダイオードブリッジＤＢの入力部に設けられたフィルタ回路Ｆｌと、電源ＩＣ５とトランスＴｆの間に設けられたスナバ回路Ｓｎを有している。

ダイオードブリッジＤＢおよび入力部コンデンサＣ１は、一次側整流平滑化部として機能する。つまり、直流生成部２に商用電源等の交流電源ＡＣから交流が入力されると、フィルタ回路Ｆｌによってノイズを除去されたうえで、ダイオードブリッジＤＢによって全波整流され、さらに入力部コンデンサＣ１によって平滑化される。なお、ダイオードブリッジＤＢの上流側には、ゼロクロス回路等の交流負荷Ｌ３が接続され、交流電源ＡＣから入力された交流の一部が交流負荷Ｌ３の駆動に使用される。

電源ＩＣ５は、（ｎ型）電界効果トランジスタ（ＦＥＴ）Ｓｗ１を備えてなり、電源ＩＣ５の入力ポートＣは、ＦＥＴ（Ｓｗ１）のゲート端子につながっている。ポートＣを介してＦＥＴ（Ｓｗ１）のゲート端子に所定値以上の電圧を有する信号が入力されている間のみ、ＦＥＴ（Ｓｗ１）のソース端子につながったポートＳとドレイン端子につながったポートＤの間に導通が形成される。電源ＩＣ５のポートＳは、入力部コンデンサＣ１の低電位側電極に接続されている。また電源ＩＣ５のポートＤは、スナバ回路Ｓｎを介して、入力部コンデンサＣ１の高電位側電極に接続されている。ＦＥＴ（Ｓｗ１）がオン−オフスイッチングされることで、入力部コンデンサＣ１の出力が変調を受ける。スナバ回路Ｓｎは、ＦＥＴ（Ｓｗ１）のスイッチングに伴うサージ電流を吸収する役割を果たす。

トランスＴｆは、絶縁トランスであり、一次巻線Ｎ１および二次巻線Ｎ２に加え、一次側に補助巻線Ｎ３を有している。一次巻線Ｎ１の一端はスナバ回路Ｓｎを介して入力部コンデンサＣ１の高電位側電極に接続され、他端は電源ＩＣ５のポートＤとスナバ回路Ｓｎの間の部位に接続されている。補助巻線Ｎ３の出力は、整流平滑化用の補助巻線部ダイオードＤ２および補助巻線部コンデンサＣ４、そしてフィードバック部３を構成するフォトカプラＰＣ１のフォトトランジスタを介して電源ＩＣ５のポートＣに入力されている。つまり、トランスＴｆに入力された電気エネルギーの一部が補助巻線Ｎ３を介してポートＣから電源ＩＣ５に入力され、電源ＩＣ５を駆動する電圧調整駆動電源となる。電源ＩＣ５のポートＣに電圧調整駆動電源が入力されている間は、ポートＳとポートＤの間が導通されることにより、トランスＴｆの一次巻線Ｎ１に一次側整流平滑化部から電流が入力される。一方、ポートＣから電圧調整駆動電源が入力されない間は、ポートＳとポートＤの間の導通が遮断され、トランスＴｆの一次巻線Ｎ１に電流が入力されず、直流生成部２における交流から直流への変換が行われなくなる。

トランスＴｆの二次巻線Ｎ２の出力部は、出力部ダイオードＤ１と出力部コンデンサＣ２よりなる二次側整流平滑化部を介して、直流生成部２の出力部となっている。二次側整流平滑化部は、電源ＩＣ５によるスイッチングとトランスＴｆによる電圧変換を受けた出力を、直流に戻して電圧Ｖ０で出力する。また、出力部コンデンサＣ２は、トランスＴｆからの電流の出力が行われている間に電気エネルギーを蓄積し、トランスＴｆからの電流の出力が停止されると放電を行って、蓄積していた電気エネルギーを放出する充放電手段としても機能する。直流生成部２からの出力電圧Ｖ０は、通常モードにおいて、高定格負荷Ｌ２の定格駆動電圧Ｖｗ’（例えば１２Ｖ）と略等しくなるように、トランスＴｆの巻数比等によって規定されている。

直流生成部２の出力部には、高定格負荷Ｌ２および定電圧出力部４が並列に接続されている。これにより、直流生成部２から出力された電圧Ｖ０を有する直流は、高定格負荷Ｌ２の駆動電源として一部使用されるとともに、定電圧出力部４に入力される。

定電圧出力部４は、三端子レギュレータ（定電圧レギュレータ）Ｒｇと、その出力部に接続されたレギュレータ部コンデンサＣ３よりなっている。定電圧出力部４は、入力された直流を電圧変換して出力するものであり、所定の変換閾電圧Ｖｔｈ１（例えば６．５Ｖ）以上の電圧Ｖ０が入力された際には、変換閾電圧Ｖｔｈ１よりも低い一定の定格出力電圧Ｖｒ（例えば５Ｖ）を出力電圧Ｖ１として出力する。一方、変換閾電圧Ｖｔｈ１よりも低い電圧Ｖ０が入力された際には、出力電圧Ｖ１は定格出力電圧Ｖｒよりも低くなる。なお、定格出力電圧Ｖｒが変換閾電圧Ｖｔｈ１よりも低いのは、三端子レギュレータＲｇによる電圧降下に起因するものである。定電圧出力部４から出力された電圧Ｖ１を有する直流は、直流負荷Ｌ１に入力され、直流負荷Ｌ１を駆動する電源となる。

フィードバック部３は、定電圧出力部４に入力される電圧Ｖ０の値を電源ＩＣ５に伝達するものである。具体的には、抵抗Ｒ３と抵抗Ｒ４からなる分圧抵抗と、シャントレギュレータＳＲと、フォトカプラＰＣ１を主要部材としてなる。抵抗Ｒ３と抵抗Ｒ４からなる分圧抵抗は、三端子レギュレータＲｇの入力部の電位間に接続されている。そして抵抗Ｒ３と抵抗Ｒ４の接続点がシャントレギュレータＳＲの参照端子に接続されており、定電圧出力部４への入力電圧Ｖ０に比例した電圧が、シャントレギュレータＳＲの参照端子に入力される。シャントレギュレータＳＲには、フォトカプラＰＣ１のフォトダイオードが直列に接続されている。フォトカプラＰＣ１のフォトトランジスタは、トランスＴｆの補助巻線Ｎ３と電源ＩＣ５の入力ポートであるポートＣとを結ぶ配線の間に挿入されている。つまり、定電圧出力部４に入力される電圧Ｖ０に応じた電流値を有するフィードバック信号が、フォトカプラＰＣ１を介して、ポートＣから電源ＩＣ５に入力される。フィードバック部３は他に、フォトカプラＰＣ１のフォトダイオードに流れる電流を制限および安定化する抵抗Ｒ１，Ｒ２や、電源ＩＣ５のポートＣへの入力信号からノイズを除去するためのノイズ対策部６を有している。

電源ＩＣ５は、ポートＣにフィードバック部３から入力されるフィードバック信号をもとに、直流生成部２から出力され、定電圧出力部４に入力される電圧Ｖ０を制御する電圧調整手段（スイッチング部）の役割を果たす。つまり、電圧Ｖ０を反映しているポートＣへの入力電流値に応じて、ＦＥＴ（Ｓｗ１）のスイッチング間隔を制御し、電圧Ｖ０が一定の値を保つようにする。具体的には、パルス幅変調（ＰＷＭ）制御方式を用い、ＦＥＴ（Ｓｗ１）のスイッチング間隔を短くすることで電圧Ｖ０を高め、ＦＥＴ（Ｓｗ１）のスイッチング間隔を長くすることで電圧Ｖ０を下げながら、電圧Ｖ０が所定の値を保つようにする。

本電源回路１０の特徴である遮断部１１は、直流生成部２および交流負荷Ｌ３の上流側の、交流電源ＡＣとの間の部位に設けられている。遮断部１１は、リレーＲＬおよびトランジスタＴｒ１を組み合わせたスイッチを有してなっている。リレーＲＬの出力側ラインは、交流電源ＡＣと交流負荷Ｌ３を結ぶ配線の途中に挿入されている。リレーＲＬの入力側ラインは、アース電位とトランジスタＴｒ１のエミッタ端子の間に接続されている。リレーＲＬは、いわゆるノーマルクローズ型のものであり、入力側に通電されていない時には出力側ラインの両端が導通され、入力側に通電されている時には出力側ラインが切断される。トランジスタＴｒ１のベース端子には、制御信号の入力ラインが接続されている。トランジスタＴｒ１のベース端子に制御信号が入力されていない間は、エミッタ−コレクタ間が遮断されてリレーＲＬの入力側に電流が流れず、リレーＲＬの出力側のラインが接続された状態にある。つまり、直流生成部２および交流負荷Ｌ３に交流電源ＡＣから交流が入力される。一方、トランジスタＴｒ１のベース端子に制御信号が入力されると、エミッタ−コレクタ間に導通が形成され、リレーＲＬの入力側に電流が流れて、出力側のラインが切断される。つまり、直流生成部２および交流負荷Ｌ３に交流電源ＡＣから交流が入力されない状態となる。制御信号は、マイコン等の制御部から出力すればよく、例えば、直流負荷Ｌ１を構成し、電源回路１０によって駆動される電気電子機器を制御しているマイコンと共通のものを使用することができる。

（通常モードでの制御）
直流負荷Ｌ１（および高定格負荷Ｌ２）が通常モードで運転されている間は、遮断部１１において、トランジスタＴｒ１に制御信号が入力されない。つまり、リレーＲＬの両端が導通状態となり、電源回路１０の直流生成部２および交流負荷Ｌ３に交流電源ＡＣから交流が入力される状態が維持される。

すると、トランスＴｆの一次巻線Ｎ１への電流の入力が継続され、それによって二次巻線Ｎ２および補助巻線Ｎ３への出力が継続される。電源ＩＣ５は、補助巻線Ｎ３からの電圧調整駆動電源の入力を受けて運転され、三端子レギュレータＲｇへの入力電圧、つまり直流生成部２からの出力電圧Ｖ０が、高定格負荷Ｌ２の定格駆動電圧Ｖｗ’（例えば１２Ｖ）を維持するように、フィードバック部３からの電圧を参照することで、スイッチング制御を行う。これにより、高定格負荷Ｌ２には安定して定格駆動電圧Ｖｗ’が供給され、直流負荷Ｌ１には定電圧出力部４を介して定格駆動電圧Ｖｗ（＝三端子レギュレータＲｇの定格出力電圧Ｖｒ、例えば５Ｖ）が供給される状態が持続される。

（待機モードでの制御）
待機モードにおいては、直流負荷Ｌ１（および高定格負荷Ｌ２）の一部に通電されなくなり、電源回路１０によって駆動される電気電子機器の消費電力が小さい状態となる。例えば、直流負荷Ｌ１を構成する複数の負荷のうち、制御部（マイコン）だけが低電力モードで運転される状態となる。高定格負荷Ｌ２は、待機モードにおいては完全に停止される。

時刻ｔ０において、通常モードから待機モードに切り替えられると、図６（ａ）のように、トランジスタＴｒ１に制御信号が入力される。これにより、リレーＲＬの出力側ラインが遮断され、電源回路１０の直流生成部２および交流負荷Ｌ３に交流電源ＡＣから交流が入力されなくなる。すると、トランスＴｆの一次巻線Ｎ１に電流が入力されなくなり、補助巻線Ｎ３への電流の出力が停止される。つまり、電源ＩＣ５のポートＣに電圧調整駆動電源が入力されない状態となり、電源ＩＣ５の運転が停止されるとともに、ポートＤとポートＳの間の導通が遮断される。

トランスＴｆの一次巻線Ｎ１への電流の入力が停止されることで、一次巻線Ｎ１から二次巻線Ｎ２への電気エネルギーの伝達は停止されるが、出力部コンデンサＣ２は、通常モードにあった間に既に充電されて電気エネルギーを蓄えている。一次巻線Ｎ１への入力の停止後は、出力部コンデンサＣ２が放電によってこの電気エネルギーを放出する。出力部コンデンサＣ２から放出された電気エネルギーは、定電圧出力部４に入力され、電圧変換されて、直流負荷Ｌ１に駆動電源として供給される。

放電の進行に伴い、図６（ｂ）のように、時刻ｔ１より、定電圧出力部４に入力される電圧Ｖ０が、通常モードにおいて出力されていた定格駆動電圧Ｖｗ’（１２Ｖ）から徐々に低下する。しかし、入力電圧Ｖ０が変換閾電圧Ｖｔｈ１（例えば６．５Ｖ）以上であるかぎり、定電圧出力部４からの出力電圧Ｖ１は、定格出力電圧Ｖｒ（５Ｖ）のまま、一定値をとっている（図６（ｃ）参照）。これにより、制御部など直流負荷Ｌ１を構成する機器は、待機モードにおいて必要な機能を実行することができる。

仮に、放電がさらに進行して定電圧出力部４に入力される電圧Ｖ０が変換閾電圧Ｖｔｈ１を下回ると、定電圧出力部４から出力される電圧Ｖ１は、定格出力電圧Ｖｒから低下してしまう。すると、直流負荷Ｌ１を構成する機器が待機モードにおいて必要な機能を実行できなくなってしまう。そこで、制御部は、定電圧出力部４への入力電圧Ｖ０が変換閾電圧Ｖｔｈ１を下回る前の時刻ｔ２において、制御信号の出力を停止する。すると、直流生成部２への交流の入力が再開され、直流生成部２からの出力電圧Ｖ０が上昇し始める。出力部コンデンサＣ２への充電も再開される。

直流生成部２からの出力電圧Ｖ０が、時刻ｔ０において交流の入力が遮断される前の水準（１２Ｖ）に回復する時刻ｔ３において、遮断部１１のトランジスタＴｒ１への制御信号の入力が再度開始され、直流生成部２への交流の入力が再度停止される。このように、時刻ｔ０〜ｔ１と同様のオフ期間（遮断期間）と、時刻ｔ２〜ｔ３と同様のオン期間が交互に繰り返される。

以上のように、直流生成部２への電源供給のオン／オフが、直流生成部２からの出力電圧Ｖ０と定電圧出力部４の変換閾電圧Ｖｔｈ１の関係性に基づいて制御されるが、本実施形態においては、オン／オフの切替は、トランジスタＴｒ１に制御信号を出力する制御部が記憶しているオフ期間およびオン期間の長さに基づいて、時間をパラメータとして行われている。オン期間およびオフ期間の長さは、事前の試験に基づいて定められて、あるいは三端子レギュレータＲｇの電圧降下や出力部コンデンサＣ２の静電容量等、電源回路１０の構成部材の特性値の情報に基づいてあらかじめ算出されて、制御部に記憶されている。

このように、オフ期間の間は直流生成部２への電源入力が遮断されるが、定電圧出力部４に入力される電圧Ｖ０が変換閾電圧Ｖｔｈ１を下回ることがないように、オン期間へと切替えられるので、図６（ｃ）に示すように、定電圧出力部４から出力される電圧Ｖ１は、低下されることがなく、定格出力電圧Ｖｒを一定に維持する。これにより、制御部をはじめとする直流負荷Ｌ１の構成部材は、待機モードにおいて必要な機能を安定に発揮し続けることができる。上記のように、高定格負荷Ｌ２は待機モードにおいて完全に停止されるので、オフ期間における電圧Ｖｏの低下は、直流負荷Ｌ１および高定格負荷Ｌ２を含む電気電子機器の待機モードにおける動作に、支障を与えない。

オフ期間においては、交流電源ＡＣと直流生成部２の間の電気的接続が遮断され、電源回路１０への電源供給が完全に遮断される。電源ＩＣ５についても、電圧調整駆動電源の供給が遮断され、完全に停止される。これにより、オフ期間の間は、電源ＩＣ５における消費電力がゼロとなる。特許文献１および特許文献２に記載される電源回路のように、従来一般の電源回路においては、節電モードにおいて、電源ＩＣは電源を投入して駆動された状態に維持され、電源ＩＣにおけるスイッチング制御の様式や、電源回路中の電源ＩＣ以外の構成要素の制御様式を工夫することで、待機モードにおける節電を図ってきた。しかし、電源ＩＣが駆動され続けるかぎり、電源ＩＣにおいて電力が消費され続ける。これに対し、本電源回路１０では、待機モード中のオフ期間には、電源ＩＣ５への電源供給を遮断することで、オフ期間に相当する時間の電源ＩＣ５での消費電力をゼロとすることで、待機モードにおける節電性を向上している。

本電源回路１０は、電源ＩＣ５を用いてトランスＴｆへの入力にオン期間／オフ期間という周期的変調を加えることで出力電圧Ｖ０を調整し、節電を図るという意味において、特許文献２等に記載されるようなバースト制御に類似している。しかし、バースト制御は、電源ＩＣの機能を用いて行われるものであり、電源ＩＣは常時運転された状態にあるのに対し、本電源回路１０においては、上記のように、オフ期間の間は電源ＩＣ５が完全に停止される点において両者は異なり、本電源回路１０の方が高い節電効率を達成できる。また、バースト制御においては、入力電流に加える変調の周期および波形が、電源ＩＣの特性によって規定されているのに対し、本電源回路１０においては、オフ時間およびオン時間の長さを任意に設定することができる。特に、従来のバースト制御を行う電源ＩＣにおいては、トランスへの入力を停止する時間の長さは、コンデンサ等を経て出力される電圧波形に低下が発生しないように規定されており、典型的にはその時間は数ミリ秒オーダーである。これに対し、本電源回路１０においては、オフ期間を任意に長くとることができる。典型的には、オフ期間は、数百ミリ秒〜数秒オーダー（バースト制御における入力停止期間の１００倍以上）とされる。電源ＩＣ５、とりわけＦＥＴ（Ｓｗ１）においては、スイッチング動作自体によっても、電力が消費されるが（スイッチング損失）、オフ期間を長くとることで、スイッチング回数を少なくすることができ、スイッチング損失を低下することによっても、電源ＩＣ５における消費電力が低減される。

また、本電源回路１０においては、交流電源ＡＣと直流生成部２の間という、電源回路１０の最も上流の部位において、オフ期間における交流の入力を遮断部１１によって遮断することから、電源ＩＣ５のみならず、電源回路１０の他の構成部材においても、消費電力を低減することができる。具体的には、オフ期間には、フィードバック部３を構成する各抵抗やフォトダイオードに電流が流れなくなり、これらにおける電力消費がなくなる。特に、フォトダイオードでの消費電力の低減効果が大きい。また、三端子レギュレータＲｇに入力される電圧Ｖ０が小さくなることで、三端子レギュレータＲｇ内部での電圧降下に伴う発熱による電力損失が小さくなる。オフ期間が周期的に設けられることで、図６（ｂ）に示されるように、直流生成部２の出力電圧Ｖ０の実効値（出力電圧Ｖ０の時間平均）Ｖｅｆｆが、低くなり、上記各素子における消費電力の低下量は、実効値Ｖｅｆｆの低下量に応じたものとなる。例えば、図６の例では、電圧Ｖ０の実効値Ｖｅｆｆは、オフ期間が設けられない場合には１２Ｖであるのに対し、オフ期間が設けられることで、１０Ｖ程度にまで低下されており、フィードバック部３および三端子レギュレータＲｇにおいて、この低下量に応じた電力が削減される。さらに、フィードバック部３から電源ＩＣ５のポートＣへのフィードバック信号の入力も、オフ期間において停止されるため、コイルの補助巻線Ｎ３部分での電力損失を削減することができる。具体的には、フィードバック信号の電流値に補助巻線Ｎ３部への印可電圧およびオフ期間の長さを乗じた分の電力損失を削減することができる。これらの他にも、スナバ回路Ｓｎ等、電源回路１０の各部において、オフ期間を設けることによる消費電力低減の効果を得ることができる。

本電源回路１０においては、遮断部１１が交流負荷Ｌ３よりも上流に設けられているので、オフ期間において、直流に変換された後の部位のみではなく、交流負荷Ｌ３においても待機モードにおける消費電力を低減することができる。つまり、オフ期間においては、ゼロクロス回路等の交流負荷Ｌ３への電源入力もゼロとなり、電力が消費されない状態となる。この点において、本第一の実施形態にかかる電源回路１０は、後述する第二の電源回路２０のように、直流に変換された後の部位に遮断部１１が設けられる形態と比較して、高い節電効率を得ることができる。

以上のように、本電源回路１０においては、待機モード中のオフ期間において、交流電源ＡＣからの入力が完全に遮断されるので、図６（ｄ）に示したように、オフ期間においては、入力される電力、つまり電源回路１０およびそれによって駆動される電気電子機器における待機電力が完全にゼロとなる。これにより、例えば、オフ期間が設けられない場合の待機電力１．０Ｗである場合に、実効値Ｗｅｆｆとしての待機電力が０．３Ｗ程度にまで低減される。なお、オン期間の初期には、出力部コンデンサＣ２の充電等のために、入力電力がオフ期間が設けられない場合の値（１．０Ｗ）を上回ることもあり、例えば図６（ｄ）では１．２Ｗとなっているが、一次的なものであり、待機モード全体の実効値Ｗｅｆｆとしては、上記のように消費電力を低減することができる。

このように、単純な構成を有する遮断部１１を設け、待機モードにおいて、電源入力を遮断するオフ期間を設けることで、電源回路１０およびそれによって駆動される電気電子機器全体として、待機電力を大幅に削減することができる。しかも、従来一般の電源回路に遮断部１１を付加するのみでよいので、このような待機電力削減を行える電源回路１０を、低コストで製造することができる。

最後に、本実施形態にかかる電源回路１０の変形形態として、遮断部１１を、待機モードにおいて周期的に電源入力を遮断する用途に加え、電源ブレーカとしての用途にも兼用する形態が考えられる。つまり、待機モードにおけるオフ期間のみならず、漏電や過電流状態等が検知された際にも、制御部がトランジスタＴｒ１に制御信号を発するようにし、交流電源ＡＣからの交流の入力を停止させればよい。

＜第二の実施形態＞
上記第一の実施形態にかかる電源回路１０においては、交流電源ＡＣと直流生成部２の間に遮断部１１を設け、待機モードのオフ期間において、電源回路１０に入力される交流全体を遮断することで、高い節電効率を達成したが、このように、大電流の交流を遮断できるスイッチは、リレーやソリッド・ステート・リレー（ＳＳＲ）等、比較的高価なものとなる。さらに安価な素子を用いて遮断部を構成した例として、第二の実施形態にかかる電源回路２０について、以下に説明する。

第二の実施形態にかかる電源回路２０は、図２に示すように、遮断部２１の構成が上記第一の実施形態にかかる電源回路１０と異なり、遮断部２１以外の構成は、第一の実施形態にかかる電源回路１０と同様である。本実施形態にかかる電源回路２０においては、遮断部２１は、一次側の整流平滑化部よりも下流に配置され、待機モードのオフ期間において、交流ではなく、直流を遮断する。

具体的には、遮断部２１は、制御信号の入力を受けて制御されるトランジスタＴｒ２を有している。トランジスタＴｒ２のエミッタ−コレクタ間は、トランスＴｆの補助巻線Ｎ３の出力部とフォトカプラＰＣ１のフォトトランジスタを接続するラインの途中に挿入されている。これにより、トランジスタＴｒ２が直流生成部２を流れる電流を直接オン／オフ制御する。

トランジスタＴｒ２が、エミッタ−コレクタ間に導通が形成されるように制御されている状態においては、トランスＴｆの補助巻線Ｎ３から、フォトカプラＰＣ１のフォトトランジスタを介して、電源ＩＣ５に駆動電源が供給されている。これにより、電源ＩＣ５は、出力電圧Ｖ０を一定に保つように、スイッチング制御を行う。一方、待機モードにおいて、トランジスタＴｒ２のエミッタ−コレクタ間の導通が切断されると、電源ＩＣ５に電圧調整駆動電源が供給されなくなる。すると、電源ＩＣ５の運転が停止され、第一の実施形態にかかる電源回路１０の場合と同様に、トランスＴｆからの出力が停止され、出力部コンデンサＣ２からの放電による定電圧出力部４への入力の供給が開始される。そして、定電圧出力部４への入力電圧Ｖ０が変換閾電圧Ｖｔｈ１を下回る前に、トランジスタＴｒ２のエミッタ−コレクタ間の導通が再度形成され、電源ＩＣ５の運転が再開される。

本実施形態にかかる電源回路２０おいても、第一の実施形態にかかる電源回路１０の場合と同様に、待機モードにおいて、周期的に電源ＩＣ５への電圧調整駆動電源の供給が停止されるオフ期間が設けられ、オフ期間においては、電源ＩＣ５において電力が消費されなくなる。また、これに伴い、フィードバック部３の構成素子、三端子レギュレータＲｇ等、二次側回路の各部においても、消費電力が低減される。交流負荷Ｌ３以外の部位においては、第一の実施形態にかかる電源回路１０と同程度の節電効率が得られる。

一方、本電源回路２０においては、直流変換後の電流を遮断することで電源ＩＣ５への電源供給を停止するので、直流に変換される前の交流の供給は、オフ期間においても、オン期間と同様に継続される。具体的には、ゼロクロス回路等の交流負荷Ｌ３に対する電源供給は、オフ期間においても継続される。つまり、第一の実施形態にかかる電源回路１０とは異なり、交流負荷Ｌ３部への駆動電源の入力を遮断することによる節電は、行われない。このように、本電源回路２０は、節電効率においては、第一の実施形態にかかる電源回路１０に及ばない。しかしながら、本電源回路２０は、製造コストの低さにおいては、第一の実施形態にかかる電源回路１０よりも優れている。つまり、本電源回路２０においては、遮断部２１が直流を遮断するものであり、直流を遮断できるスイッチ素子を使用して構築することができる。一般に、直流を遮断するスイッチ素子は、リレーに代表される交流を遮断するスイッチ素子よりも安価であり、例えば汎用的な半導体トランジスタを用いることができる。

＜第三の実施形態＞
以上に示した第一の実施形態および第二の実施形態にかかる電源回路１０，２０においては、制御信号を発する制御部に記憶されたオン期間およびオフ期間の長さの情報をもとに、時間をパラメータとして、待機モードにおけるオン期間およびオン期間の切替えを行った。これに対し、実際に直流生成部２の出力電圧Ｖ０をモニターしながら、出力電圧Ｖ０をパラメータとしてオン期間およびオフ期間の切替えを行う形態を、第三の実施形態にかかる電源回路３０として、次に説明する。なお、説明は第一の実施形態にかかる電源回路１０の構成を基本とし、そこに電圧検知部３２を付加したものとして行うが、第二の実施形態にかかる電源回路２０においても、同様の電圧検知部３２の構成を適用することができる。この点に関しては、次に述べる第四の実施形態にかかる電源回路４０においても同様である。

第三の実施形態にかかる電源回路３０は、上記第一の実施形態にかかる電源回路１０に加えて、電圧検知部３２を有する。電圧検知部３２は、直流生成部２の出力部のすぐ下流に設けられ、直流生成部２から出力された電圧Ｖ０の値を検知する。そして、検知した電圧Ｖ０の値を、遮断部１１のトランジスタＴｒ１に制御信号を出力する制御部に送る。

電圧Ｖ０の値を読み取れるならば、電圧検知部３２の具体的な構成はどのようなものであってもよく、例えば、直流生成部２の出力部の高電位側ラインと低電位側ラインの間に分圧抵抗を接続し、分圧抵抗を構成する２つの抵抗の間の接続点を制御部の入力ポートに接続するようにすればよい。これにより、直流生成部２の出力電圧Ｖ０に比例した電圧信号が制御部に入力される。このように分圧抵抗を利用する場合に、フィードバック部３を構成する抵抗Ｒ３と抵抗Ｒ４よりなる分圧抵抗を、電圧検知部３２として兼用してもよい。つまり、シャントレギュレータＳＲに入力される抵抗Ｒ３と抵抗Ｒ４の接続点からの電圧信号を、トランジスタＴｒ１に制御信号を発する制御部にも同時に入力するようにすればよい。

電圧検知部３２から直流生成部２の出力電圧Ｖ０に関する信号を受けた制御部は、出力電圧Ｖ０があらかじめ定められた遮断閾電圧Ｖｔｈ２以下であるかどうかを判定する。遮断閾電圧Ｖｔｈ２は、定電圧出力部４が定格出力電圧Ｖｒを出力するために必要な最低限の入力電圧である変換閾電圧Ｖｔｈ１以上の値に設定される。例えば変換閾電圧Ｖｔｈ１が６．５Ｖの時に、遮断閾電圧Ｖｔｈ２を７．０Ｖとすることができる。図７（ｂ）に示すように、待機モードにおいて、制御部は、時刻ｔ０で遮断部１１のトランジスタＴｒ１に制御信号を入力することで、直流生成部２への入力を遮断する。その後、時刻ｔ２’において、電圧検知部３２によって検知される直流生成部２の出力電圧Ｖ０が、遮断閾電圧Ｖｔｈ２まで降下したのを検知すると、トランジスタＴｒ１への制御信号の入力を停止し、直流生成部２への交流の入力を再開する。

第一の実施形態にかかる電源回路１０においては、時間をパラメータとして、待機モードにおける直流生成部２への電源入力の有無を制御していたので、設計保証として、オフ期間からオン期間に切替えるタイミングを、定電圧出力部４に入力される電圧Ｖ０が変換閾電圧Ｖｔｈ１を下回らないように、余裕をもって設定する必要があった。電源回路１０の各構成部材の特性の変動や経年変化等によって万一電圧Ｖ０が変換閾電圧Ｖｔｈ１を下回ることがあると、制御部等、直流負荷Ｌ１の運転が停止されてしまうからである。これに対し、本第三の実施形態にかかる電源回路３０においては、実際に定電圧出力部４に入力される電圧Ｖ０を電圧検知部３２によって常時監視し、その電圧Ｖ０が変換閾電圧Ｖｔｈ１以上の値を有する遮断閾電圧Ｖｔｈ２を下回らないように、オフ期間からオン期間への切替えを行う。これにより、オフ期間からオン期間の切替えのタイミングに余裕を持たせておくことが必要でなくなる。その結果、図７に示すように、（ｂ）の第三の実施形態の電源回路３０においては、オフ期間の長さｔ２’−ｔ０を、（ａ）の第一の実施形態の電源回路１０におけるオフ期間の長さｔ２−ｔ０よりも長くとることができる。このことと、オフ期間からオン期間への切替え時の電圧Ｖ０の値が小さいことの効果により、電圧Ｖ０の実効値Ｖｅｆｆも、第一の実施形態の場合よりも小さくなる。例えば、第一の実施形態の場合は１０Ｖ程度であった実効値Ｖｅｆｆを９Ｖ程度にまで低減することができる。これらの効果により、本第三の実施形態にかかる電源回路３０においては、待機モードにおいて、第一の実施形態における電源回路１０よりも高い節電効率を得ることができる。

＜第四の実施形態＞
最後に、上記第三の実施形態にかかる電源回路３０をもとに、さらに待機モードにおける節電効率が向上された電源回路４０を、第四の実施形態として示す。第四の実施形態にかかる電源回路４０においては、上記第三の実施形態にかかる電源回路３０に加え、直流生成部２から出力される電圧Ｖ０を切り替える電圧切替部４３を有する。

電圧切替部４３は、電圧切替用負荷として機能する抵抗Ｒ６と、エミッタ−コレクタ間が抵抗Ｒ６に直列に接続されたトランジスタＴｒ３を有してなっている。抵抗Ｒ６およびトランジスタＴｒ３は、フィードバック部３の分圧抵抗を構成する高電位側の抵抗Ｒ３に並列に接続されており、トランジスタＴｒ３のベース端子に制御信号が入力されていない間は、抵抗Ｒ６が回路に挿入されない状態にあり、トランジスタＴｒ３のベース端子に制御信号が入力されると、抵抗Ｒ６が抵抗Ｒ３に並列に挿入されるようになる。

抵抗Ｒ６が回路に挿入されると、直流生成部２に交流が入力されているオン期間における出力電圧Ｖ０が、挿入前の値（例えば１２Ｖ）が、それよりも小さい切替電圧Ｖｓ（例えば７．５Ｖ）にまで低下される。切替電圧Ｖｓは、定電圧出力部４が所定の定格出力電圧Ｖｒ（例えば５Ｖ）を出力できる最低の入力電圧である変換閾電圧Ｖｔｈ１（例えば７．５Ｖ）およびオフ期間からオン期間への切替えが行われる遮断閾電圧Ｖｔｈ２（例えば７．０Ｖ）よりも大きく設定されている。

時刻ｔ０において通常モードから待機モードに切替えられると、電圧切替部４３のトランジスタＴｒ３に制御信号が入力され、抵抗Ｒ６が抵抗Ｒ３に並列に接続される。この後、待機モードにある間は、遮断部１１のオン期間、オフ期間を通して、トランジスタＴｒ３に制御信号が入力され、抵抗Ｒ６が接続された状態が維持される。また、時刻ｔ０においては、電圧切替部４３のトランジスタＴｒ３と同時に、遮断部１１のトランジスタＴｒ１にも制御信号が入力され、直流生成部２への交流の入力が停止されて、オフ期間が開始される。すると、図７（ｃ）のように、電圧Ｖ０が、通常モードにおける値（１２Ｖ）から切替電圧Ｖｓ（７．５Ｖ）に低下するとともに、出力部コンデンサＣ２の放電に伴う電圧低下がこれに重畳される。

そして、時刻ｔ２”において電圧Ｖ０が遮断閾電圧Ｖｔｈ２（７．０Ｖ）に達すると、遮断部１１のトランジスタＴｒ１への制御信号の入力が停止され、直流生成部２への交流の入力が再開されて、オン期間となる。次に、時刻ｔ３”において電圧Ｖ０が切替電圧Ｖｓ（７．５Ｖ）に達すると、再度オフ期間が開始される。

このように、待機モードにおいて、電圧切替部４３を用いて、通常モードにある時よりもオン期間の出力電圧Ｖ０を低下させておくことで、電圧切替部４３を設けない上記第三の実施形態の場合と比較して、オフ期間における出力部コンデンサＣ２の放電による電圧Ｖ０の低下の速度が遅くなり、オフ期間の長さ（ｔ２”−ｔ０）が長くなる。そして、出力電圧Ｖ０の値自体が小さくなっていることの効果と合わせて、出力電圧Ｖ０の実効値Ｖｅｆｆが小さくなる。図７（ｃ）では実効値Ｖｅｆｆが７Ｖ程度にまで低下されている。これらの効果により、待機モードにおける消費電力が、第三の実施例にかかる電源回路３０の場合よりも、さらに大きく低減される。

なお、本実施形態にかかる電源回路４０においては、通常モードから待機モードに移行して抵抗Ｒ６を接続すると、分圧抵抗における分圧比が変化することで、出力電圧Ｖ０の値と電源ＩＣ５のポートＣに入力される電流値の関係性が変化する。よって、通常モードにある時と、待機モードのオン期間にある時とで、電源ＩＣ５における電圧Ｖ０の解釈に用いるパラメータは適宜切り替える必要がある。また、待機モードにおいて、電圧切替部４３を用いて電圧Ｖ０を低下させることによって、高定格負荷Ｌ２に入力できる電圧Ｖ０が切替電圧Ｖｓにまで低くなり（例えば７．５Ｖ）、高定格負荷Ｌ２の定格駆動電圧Ｖｗ’（例えば１２Ｖ）を下回ってしまうので、高定格負荷Ｌ２が駆動できないことになってしまう。しかし、第一の実施形態の冒頭部に記載したように、高定格負荷Ｌ２は、待機モードにおいて完全に停止されるものであり、電圧Ｖ０の低下は影響を与えない。ただし、待機モードにおいても通常モードと同じ電圧の入力を受けて高定格負荷Ｌ２が運転される電気電子機器には、本実施形態にかかる電源回路４０は適用できないことになる。

上記では、電圧切替部４３を構成する電圧切替用負荷は、分圧抵抗を構成する抵抗Ｒ３に並列に接続されるＲ６であった。しかし、電圧切替用負荷の構成はこれに限られず、直流生成部２の出力部コンデンサＣ２と定電圧出力部４の間に接続されることで、直流生成部２の出力電圧Ｖ０を低下させられるものであれば、どのようなものでも構わない。また、電圧検知部３２を備えない第一の実施形態（または第二の実施形態）にかかる電源回路１０（２０）に、電圧切替部４３を設ける構成としてもよい。この場合は、切替電圧Ｖｓを、変換閾電圧Ｖｔｈ１よりも大きな値として設定すればよい。

以上、本発明の実施形態について詳細に説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改変が可能である。例えば、電源回路に使用される各素子は、上記のものに具体的に限定される訳ではなく、同等の役割を果たすものであれば、いかなるものを使用してもよい。例として、電圧調整手段として、電源ＩＣの代わりに、入力電流のスイッチングに特化したスイッチング回路を、オペアンプ等を用いて構築したものを用いてもよい。

２ 直流生成部
３ フィードバック部
４ 定電圧出力部
５ 電源ＩＣ
１０，２０，３０，４０ 電源回路
１１，２１ 遮断部
３２ 電圧検知部
４３ 電圧切替部

Claims (5)

1. 待機モードにおいて通常時よりも消費電力の小さい状態で運転される直流負荷に、駆動電源を供給する電源回路において、
   交流電源から入力された交流を直流に変換し、充電と放電を行う充放電部を介して出力する直流生成手段と、
   前記直流生成手段と前記直流負荷の間に接続され、変換閾電圧以上の電圧を有する直流が入力されると、一定の定格出力電圧に変換して前記直流負荷に入力する定電圧出力手段と、
   前記交流電源から前記直流生成手段に入力された電気エネルギーの一部である電圧調整駆動電源によって駆動されて、前記直流生成手段から出力される直流の電圧を調整し、前記電圧調整駆動電源が入力されていない間は、前記直流生成手段における交流から直流への変換を停止する電圧調整手段と、
   前記待機モードにおいて、前記定電圧出力手段に入力される電圧が前記変換閾電圧以上である遮断期間の間だけ、前記電圧調整手段への前記電圧調整駆動電源の入力を遮断する遮断手段と、
   前記待機モードにおいて前記直流生成手段と前記定電圧出力手段の間に電圧切替用負荷を接続する電圧切替手段と、を有し、
   前記電圧切替用負荷は、前記遮断手段が前記電圧調整手段への前記電圧調整駆動電源の入力を遮断していない状態で前記直流生成手段から出力される電圧を、前記変換閾電圧よりも大きい値を有する切替電圧にまで低下させるものであることを特徴とする電源回路。
2. 前記遮断手段は、前記交流電源と前記直流生成手段の間に設けられ、前記遮断期間において、前記直流生成手段への交流の入力を遮断するものであることを特徴とする請求項１に記載の電源回路。
3. 前記遮断手段と前記直流生成手段の間に、交流負荷をさらに有することを特徴とする請求項２に記載の電源回路。
4. 前記電源回路は、前記定電圧出力手段に入力される電圧を検知する電圧検知手段をさらに有し、
   前記電圧検知手段が検知した電圧が、前記変換閾電圧以上の値を有する遮断閾電圧に達した時に、前記遮断期間が開始されることを特徴とする請求項１から３のいずれか１項に記載の電源回路。
5. 前記直流生成手段は、入力された交流を整流平滑化する一次側整流平滑化部と、トランスと、前記一次側整流平滑化部によって整流平滑化された電流をスイッチングして前記トランスの一次側に入力するスイッチング部と、前記トランスの二次側の出力電流を整流平滑化するとともに前記充放電部として機能する二次側整流平滑化部と、を有してなり、
   前記定電圧出力手段は、定電圧レギュレータを有してなり、
   前記遮断部は、制御信号の入力を受けて電流を遮断するスイッチを有してなり、
   前記スイッチング部は、前記トランスの一次側に入力する電流のスイッチング間隔を制御することによって前記直流生成手段の出力電圧を調整し、前記電圧調整手段として機能することを特徴とする請求項１から４のいずれか１項に記載の電源回路。

Images