JP5217316B2 - 複数の動作モードで動作する装置、デバイス、および、送受信システム - Google Patents

Description

本発明は、回路を含む装置、デバイス、および、送受信システムに関し、特に、複数の動作モードで動作する装置、デバイス、および、送受信システムに関する。

電子回路の駆動電圧と、供給される電源電圧が異なる場合には、レギュレータを用いて電源電圧の降圧または昇圧が行われる。レギュレータおよびレギュレータから駆動電圧を供給される回路の動作を安定化するために、バイパスコンデンサを備えることが一般的に行われている。このような電子回路では、バイパスコンデンサが充電された状態で安定的に動作する。

ここで、微分パルス発生回路を用いて、電流を出力するトランジスタに対する電流制限回路を始動時には動作させないように構成することにより、速やかに動作の安定化を図るボルテージレギュレータが知られている（特許文献１）。

特開２００２−９１５７９号公報

しかしながら、上記のボルテージレギュレータでは、例えば、過渡的に大きな電流を電源から流すことによりバイパスコンデンサを充電するので充電時にノイズが発生し、周辺の回路に悪影響を及ぼすおそれがあった。

本発明の一態様は、上記課題の少なくとも一部を解決するためになされたものであり、例えば、レギュレータを用いて駆動電圧を供給される電子回路において、速やかな動作の安定化を実現することを目的とする。

上記課題の少なくとも一部を解決するため、本発明の第１の態様は、複数の動作モードで動作する装置を提供する。第１の態様に係る装置は、第１の回路と、レギュレータと、電流制御手段と、を備える。前記第１の回路は、第１の動作モードにおいて動作すると共に、前記第１の動作モードに先立つ第２の動作モードにおいて動作しない。前記レギュレータは、前記第１の回路に対して駆動電圧を供給すると共に、内部を流れる内部電流を複数のレベルに切り換え可能である。前記電流制御手段は、前記第１の動作モードにおいて、前記レギュレータの内部電流を前記複数のレベルのうちの第１のレベルに制御すると共に、前記第２の動作モードにおいて、前記レギュレータの内部電流を前記複数のレベルのうちの前記第１のレベルより少ない第２のレベルに制御する。

第１の態様に係る装置によれば、第１の動作モードに先立つ第２の動作モードにおいて、レギュレータを比較的小さい内部電流で動作させておく。この結果、例えば、第１の動作モードの始動時において、過渡的に大きな電流が流れることを抑制すると共に、レギュレータおよび第１の回路の動作を速やかに安定化させることができる。したがって、例えば、ノイズの発生を抑えつつ速やかにレギュレータおよび第１の回路の動作を安定化させることができる。

第１の態様に係る装置は、他の装置から信号を受信する受信回路と、前記他の装置に対して信号を送信する送信回路とを含む送受信装置であり、前記第１の回路は、前記送信回路であり、前記第１の動作モードは、前記送信回路を用いて信号を送信するモードであり、前記第２の動作モードは、前記受信回路を用いて信号を受信するモードであっても良い。こうすれば、例えば、送受信装置における送信回路の動作を、ノイズの発生を抑えつつ速やかに安定化させることができる。

第１の態様に係る装置は、前記第２の動作モードにおいて、応答の返信を要求する応答要求信号が前記受信回路により受信されたときに、前記装置は、前記第２の動作モードから前記第１の動作モードに遷移し、前記電流制御手段は、前記応答要求信号が受信されたときに、前記レギュレータの内部電流を前記第２のレベルから前記第１のレベルに切り換えても良い。こうすれば、第２のモードから第１のモードに遷移する際に、例えば、送信回路の動作を、ノイズの発生を抑えつつ速やかに安定化させることができる。

本発明の第２の態様は、複数の動作モードで動作する装置を提供する。第２の態様に係る装置は、第１の回路と、前記第１の回路の動作を安定させるためのコンデンサと、レギュレータと、を備える。前記レギュレータは、前記第１の回路の動作に先立って、第１のレベルの電流を用いて前記コンデンサを充電すると共に、前記第１の回路の動作中に、前記第１のレベルより大きい第２のレベルの電流を用いて前記コンデンサを充電する。

第２の態様に係る装置によれば、レギュレータは、第１の回路の動作に先立って、第１のレベルの電流を用いてコンデンサを充電しておく。この結果、例えば、第１の動作モードの始動時において、過渡的に大きな電流が流してコンデンサを充電する必要がなく、ノイズの発生を抑制すると共に、レギュレータおよび第１の回路の動作を速やかに安定化させることができる。

第２の態様に係る装置において、前記第１の回路は、前記レギュレータの出力電圧を電源電圧として動作する回路であり、前記コンデンサは、前記レギュレータの出力電圧を安定させるためのバイパスコンデンサであっても良い。

第２の態様に係る装置は、他の装置から信号を受信する受信回路と、前記他の装置に対して信号を送信する送信回路とを含む送受信装置であり、前記第１の回路は、前記送信回路であっても良い。こうすれば、例えば、送受信装置における送信回路の動作を、ノイズの発生を抑えつつ速やかに安定化させることができる。

第２の態様に係る装置は、前記送信回路を用いて信号を送信する送信モードと、前記受信回路を用いて信号を受信する受信モードで動作し、前記レギュレータは、前記受信モードにおいて、前記第１のレベルの電流を用いて前記コンデンサを充電すると共に、前記送信モードにおいて、前記第２のレベルの電流を用いて前記コンデンサを充電しても良い。かかる場合において、前記第２の動作モードにおいて、応答の返信を要求する応答要求信号が前記受信回路により受信されたときに、前記装置は、前記第２の動作モードから前記第１の動作モードに遷移し、前記レギュレータは、前記応答要求信号が受信されたときに、前記コンデンサの充電に用いる電流を、前記第１のレベルの電流から前記第２のレベルの電流に切り換えても良い。こうすれば、例えば、受信モードから送信モードに遷移する際に、送信回路の動作を、ノイズの発生を抑えつつ速やかに安定化させることができる。

なお、本発明は、種々の態様で実現することが可能であり、例えば、上記態様に係る装置と、前記装置によって受信された信号を用いて表示装置を駆動する表示駆動装置と、を備えるデバイスとして実現することができる。また、上記態様に係る装置と、前記装置によって受信された信号を用いて電気光学装置を駆動する駆動装置と、を備えるデバイスとして実現することができる。さらに、本発明は、信号線を介して互いに接続された第１の送受信装置と第２の送受信装置を含む送受信システムとして実現することができる。さらに、本発明は、装置発明に限らず、方法発明として実現することができる。例えば、本発明は、第１の動作モードにおいて動作すると共に、前記第１の動作モードに先立つ第２の動作モードにおいて動作しない第１の回路に関する制御方法、あるいは、第１の回路に関する制御方法として、実現され得る。

以下、本発明について、図面を参照しつつ、実施例に基づいて説明する。

Ａ．実施例：
・デジタルデバイスの構成：
図１は、実施例におけるデジタルデバイスの概略構成図である。本実施例におけるデジタルデバイスは、図１に示すように、画像処理装置５００と、マスター送受信装置２０００とスレーブ送受信装置１０００からなる送受信システムと、ＬＣＤドライバ６００と、表示装置としての液晶ディスプレイ７００とを含む。このデジタルデバイスは、携帯電話などの電子機器に搭載され、液晶ディスプレイ７００に静止画像および動画像を表示するためのデバイスである。

画像処理装置５００は、搭載された電子機器の他の構成要素、例えば、無線通信回路やフラッシュメモリなどの記憶装置から取得された画像データに対する画像処理を行う。画像処理装置５００は、動画像データに対する画像処理に特化されたコンピュータであるＤＳＰ（Digital Signal Processor）５１０と、その他の処理（例えば、静止画像データの処理や、ＬＣＤドライバ６００やマスター送受信装置２０００に対する制御処理）を行うコンピュータである主制御部５２０を備えている。

画像処理装置５００は、高速伝送するべきデータＨＤと、低速伝送するべきデータＬＤとを、マスター送受信装置２０００に出力する。高速伝送するべきデータＨＤは、本実施例では、ＤＳＰ５００により出力される動画像データである。低速伝送するべきデータＬＤは、本実施例では、動画像データ以外のデータ、例えば、静止画像データや、ＬＣＤドライバ６００に対する制御データである。画像処理装置５００は、さらに、マスター送受信装置２０００に対する制御信号ＣＴＬを出力する。

スレーブ送受信装置１０００とマスター送受信装置２０００からなる送受信システムは、画像処理装置５００からの制御信号ＣＴＬに従って、画像処理装置５００から受け取ったデータＬＤ、ＨＤをＬＣＤドライバ６００に送るためのインターフェースである。マスター送受信装置２０００は、差動信号を送信する２組の送信端子対、すなわち、端子ＴＰ１、ＴＮ１からなる端子対と、端子ＴＰ２、ＴＮ２からなる端子対とを備えている。後述するが、マスター送受信装置２０００は、これらの各端子を介して、スレーブ送受信装置１０００に対して差動信号およびシングルエンド信号を送信することができ、スレーブ送受信装置１０００からシングルエンド信号を受信することができる。

スレーブ送受信装置１０００は、これらの端子対にそれぞれ対応する２組の端子対、すなわち、端子ＤＰ１、ＤＮ１からなる端子対と、端子ＤＰ２、ＤＮ２からなる端子対とを備えている。図１に示すようにマスター送受信装置２０００の各端子ＴＰ１、ＴＮ１、ＴＰ２、ＴＮ２と、対応するスレーブ送受信装置１０００の各端子ＤＰ１、ＤＮ１、ＤＰ２、ＤＮ２とは、それぞれ信号線ＬＰ１、ＬＮ１、ＬＰ２、ＬＮ２により接続されている。これにより、スレーブ送受信装置１０００は、これらの信号線を介して、マスター送受信装置２０００から差動信号およびシングルエンド信号を受信することができ、マスター送受信装置２０００に対してシングルエンド信号を送信することができる。

ＬＣＤドライバ６００は、上述した送受信システムを介して、画像処理装置５００から画像データおよび制御データを受け取り、これらのデータに基づいて液晶ディスプレイ７００を駆動する。

・マスター送受信装置の構成：
図２〜図３を参照して、マスター送受信装置２０００の構成について、さらに詳しく説明する。図２は、マスター送受信装置の内部構成を示す説明図である。図３は、データ送信回路の内部構成を示す図である。

図２に示すように、マスター送受信装置２０００は、上述した端子ＴＰ１、ＴＮ１、ＴＰ２、ＴＮ２に加えて、パラレル／シリアル変換回路２１００と、ＰＬＬ(Phase Locked Loop)回路２３００と、データ送信回路２５００ａと、クロック送信回路２５００ｂとを備えている。ＰＬＬ回路２３００は、参照クロック信号ＣＬＫを受けて、高速伝送クロックＨＣを生成する。パラレル／シリアル変換回路２１００は、画像処理装置５００から受け取ったパラレルのデータＨＤ、ＬＤをシリアルデータに変換し、データ送信回路２５００ａに送る。高速伝送されるべきデータＨＤは、高速伝送クロックＨＣに同期してパラレル／シリアル変換される。

データ送信回路２５００ａは、制御信号ＣＴＬに応じて、高速伝送するべきデータＨＤの高速送信と、低速伝送するべきデータＬＤの低速送信とを実行する。具体的には、データ送信回路２５００ａは、図３に示すように、制御回路２５１０と、差動ドライバ２５２０と、シングルエンド送受信回路２５３０と、を備える。

制御回路２５１０は、高速送信要求を示す制御信号ＣＴＬと高速伝送すべきデータＨＤを受けて、差動ドライバ２５２０を駆動する信号ＨＳＰ、ＨＳＮを出力する。信号ＨＳＰと信号ＨＳＮは、互いに反対の位相を有する。差動ドライバ２５２０は、駆動信号ＨＳＰ、ＨＳＮを受けて、端子ＴＰ１、ＴＮ１を介して信号線ＬＰ１、ＬＮ１に差動信号を出力する。これにより、データＨＤが差動信号としてスレーブ送受信装置１０００に送られる。差動ドライバ２５２０は、例えば、図示しない定電流源とｎチャンネルの電界効果トランジスタにより構成される一般的な差動増幅回路を含む。以下では、ｎチャンネルの電界効果トランジスタをｎトランジスタと呼び、ｐチャンネルの電解効果トランジスタをｐトランジスタと呼ぶ。

また、制御回路２５１０は、低速送信要求を示す制御信号ＣＴＬと低速伝送すべきデータＨＤを受けて、シングルエンド送受信回路２５３０を駆動する信号ＬＳＰ、ＬＳＮを出力する。シングルエンド送受信回路２５３０は、信号ＬＳＰが入力されるシングルエンドドライバ２５３１と、信号ＬＳＮが入力されるシングルエンドドライバ２５３２を含んでいる。シングルエンドドライバ２５３１、２５３２は、調整電圧ＶＬＳ（本実施例では、１．２Ｖ）と基準電圧ＶＳＳ（本実施例では、接地電圧０Ｖ）により駆動されるプッシュプルのインバータ回路である。シングルエンドドライバ２５３１は、駆動信号ＬＳＰに応じて、端子ＴＰ１を介して信号線ＬＰ１にシングルエンド信号ＬＳを出力する。シングルエンドドライバ２５３２は、駆動信号ＬＳＮに応じて、端子ＴＮ１を介して信号線ＬＮ１にシングルエンド信号ＬＳを出力する。これにより、データＬＤが２つのシングルエンド信号としてスレーブ送受信装置１０００に送られる。

シングルエンド送受信回路２５３０は、さらに、端子ＴＰ１と接続されたシングルエンドレシーバ２５３３と、端子ＴＮ１と接続されたシングルエンドレシーバ２５３４とを含んでいる。シングルエンドレシーバ２５３３、２５３４は、例えば、ＣＭＯＳインバータを入力段に備える構成が用いられる。シングルエンドレシーバ２５３３は端子ＴＰ１を介して、シングルエンドレシーバ２５３４は端子ＴＮ１を介して、それぞれ独立にシングルエンド信号ＬＳをスレーブ送受信装置１０００から受信する。

・マスター送受信装置の動作：
図４および図５を参照して、先ず、データ送信回路２５００ａの動作について説明する。図４は、データ送信回路の状態遷移を示す概略図である。図５は、差動信号とシングルエンド信号を説明するための概略図である。

図４に示すように、データ送信回路２５００ａは、動作モードとして、データＨＤを差動信号ＨＳにより高速送信する差動送信モードＳ１と、データＬＤを２つのシングルエンド信号ＬＳにより低速送信するシングルエンド送信モードＳ２と、スレーブ送受信装置１０００からシングルエンド信号ＬＳを受信するシングルエンド受信モードＳ３と、を備えている。差動送信モードＳ１においてデータ送信回路２５００ａから送信される差動信号ＨＳの振幅ΔＶＨは、例えば、２００ｍＶ程度に設定される。一方、シングルエンド送信モードＳ２においてデータ送信回路２５００ａから送信され、シングルエンド受信モードＳ３においてデータ送信回路２５００ａにより受信されるシングルエンド信号ＬＳは、ロー信号が基準電圧ＶＳＳ、ハイ信号が調整電圧ＶＬＳを有する（図５）。シングルエンド信号の振幅ΔＶＬ（ＶＬＳ−ＶＳＳ）は、差動信号の振幅ΔＶＨより４〜１０倍程度大きく、例えば、１．２Ｖ程度に設定される。

差動信号ＨＳの伝送レートは、例えば、５００Ｍｂ／ｓ（メガビット／秒）程度に設定され、シングルエンド信号ＬＳの伝送レートは、例えば、１０Ｍｂ／ｓ程度に設定される。

ここで、本実施例において、低速のデータ送信には、シングルエンド信号ＬＳを用い、高速のデータ送信には、差動信号ＨＳを用いる理由を説明する。シングルエンド信号ＬＳの送信は、上述したようにプッシュプル回路によって行われるが、この回路の消費電流は、伝送レートに比例して大きくなる。また、シングルエンド信号ＬＳでは、その特性上それほど高速に伝送レートを上げることはできない。

一方、差動信号ＨＳの送信は、上述したように差動増幅回路により行われる。差動増幅回路の消費電流は、伝送レートが大きくても小さくても、大きく変化しない特徴がある。また、差動信号ＨＳは、シングルエンド信号ＬＳより、伝送レートを高くすることが容易である。以上の点から、比較的高速な伝送レート（例えば、５００Ｍｂ／ｓ）でのデータ送信は、差動信号ＨＳによるのが有利である。一方、比較的低速な伝送レート（例えば、１０Ｍｂ／ｓ）でのデータ送信は、消費電流の観点からシングルエンド信号ＬＳによるのが有利である場合がある。このため、本実施例では、上述したように、伝送速度に応じて、シングルエンド信号ＬＳと差動信号ＨＳとを使い分けている。

また、シングルエンド受信モードＳ３は、例えば、マスター送受信装置２０００からスレーブ送受信装置１０００に対して送られる制御コマンドに対する応答をスレーブ送受信装置１０００から受信する際に用いられる。

データ送信回路２５００ａにおいて、各モード間の遷移は、制御回路２５１０からの制御信号ＣＴＬによって制御される。データ送信回路２５００ａは、差動送信モードＳ１からシングルエンド送信モードＳ２に遷移する場合、その遷移期間において、信号線ＬＰ１と信号線ＬＮ１の電位を所定期間に亘って、電位ＶＬＳ（シングルエンド信号のハイ信号）に保持する（図４：Ａ１）。

一方、データ送信回路２５００ａは、シングルエンド送信モードＳ２から差動送信モードＳ１に遷移する場合、その遷移期間において、所定の遷移通知コマンドＣＭ１をシングルエンド信号によりスレーブ送受信装置１０００に送信する（図４：Ａ２）。例えば、遷移通知コマンドＣＭ１は、「１１１１１１１１」を表す８ビットデータとされる。

また、データ送信回路２５００ａは、シングルエンド送信モードＳ２からシングルエンド受信モードＳ３に遷移する場合、その遷移期間において、所定の反転要求ＣＭ２をシングルエンド信号によりスレーブ送受信装置１０００に送信する（図４：Ａ３）。

また、データ送信回路２５００ａは、シングルエンド受信モードＳ３において、所定の反転要求ＣＭ２をシングルエンド信号によりスレーブ送受信装置１０００から受信すると（図４：Ａ４）、シングルエンド受信モードＳ３からシングルエンド送信モードＳ２に遷移する。

クロック送信回路２５００ｂは、端子ＴＰ２およびＴＮ２を介して、差動信号ＨＳの送信およびシングルエンド信号ＬＳの送受信を行う。クロック送信回路２５００ｂは、差動送信モードＳ１において、ＰＬＬ回路２３００から供給された高速伝送クロックＨＣを差動信号ＨＳとして送信する点で、データＨＤを差動信号ＨＳとして送信するデータ送信回路２５００ａと異なる。クロック送信回路２５００ｂは、シングルエンド送信モードＳ２においては、ＬＣＤドライバ６００に送るべきデータの送信は行わない。データ送信回路２５００ａは、スレーブ送受信装置１０００に対する制御コマンド（例えば、上述した遷移通知コマンド）のみを、シングルエンド信号ＬＳとして送信する。クロック送信回路２５００ｂの内部構成は、基本的に図３を参照して説明したデータ送信回路２５００ａの構成と同様であるので、詳しい説明を省略する。クロック送信回路２５００ｂの動作は、図４〜図５を参照して説明したデータ送信回路２５００ａの動作と同様であるので、詳しい説明を省略する。

・スレーブ送受信装置の構成：
続いて、図６〜図９を参照して、スレーブ送受信装置１０００の構成について、説明する。図６は、スレーブ送受信装置の内部構成を示す説明図である。図７は、データ受信回路の内部構成を示す図である。図８は、レギュレータの内部構成を示す回路図である。図９は、バイアス回路の内部構成を示す回路図である。

図６に示すように、スレーブ送受信装置１０００は、終端回路ＴＭａ、ＴＭｂと、データ受信回路１５００ａと、クロック受信回路１５００ｂと、制御回路１２００を備えている。

終端回路ＴＭａは、端子ＤＰ１とＤＮ１からなる端子対を介して受信される差動信号ＨＳを終端するための回路である。終端回路ＴＭａは、制御回路１２００の制御により、差動信号ＨＳ信号を受信するときには、端子ＤＰ１と端子ＤＮ１とを１００Ω程度の終端抵抗を挟んで接続し、シングルエンド信号ＬＳを送受信するときには、端子ＤＰ１と端子ＤＮ１を、それぞれハイインピーダンス状態とする。

もう一つの終端回路ＴＭｂは、端子ＤＰ２とＤＮ２からなる端子対を介して受信される差動信号ＨＳを終端するための回路である。終端回路ＴＭｂの構成は、上述した終端回路ＴＭａと同様であるので説明を省略する。

制御回路１２００は、データ受信回路１５００ａから受け取った信号に含まれるシリアルデータをパラレルデータに変換するシリアル／パラレル変換処理と、変換されたパラレルデータからデータＨＤおよびデータＬＤを取り出してＬＣＤドライバ６００に渡す、いわゆるプロトコル処理を主に行うロジック回路である。

さらに、制御回路１２００は、終端回路ＴＭａ、ＴＭｂ、データ受信回路１５００ａ、クロック受信回路１５００ｂを、後述するイネーブル信号ＥＮ１、ＥＮ２などを用いて制御する。

データ受信回路１５００ａは、端子ＤＰ１と端子ＤＮ１からなる端子対を介して差動信号ＨＳおよびシングルエンド信号ＬＳを受信することにより、データ送信回路２５００ａから上述したデータＨＤおよびＬＤを受け取るための回路である。図９に示すようにデータ受信回路１５００ａは、差動レシーバ１５２０と、シングルエンド送受信回路１５３０と、レギュレータ１５４０と、バイアス回路１５５０と、を備えている。

差動レシーバ１５２０は、２つの端子ＤＰ１およびＤＮ１と接続されている。差動レシーバ１５２０は、差動増幅回路を要部とする周知の構成を備えており、２つの端子ＤＰ１およびＤＮ１（信号線ＬＰ１および信号線ＬＮ１）を介して入力された差動信号ＨＳをシングルエンド信号に変換して出力する。

シングルエンド送受信回路１５３０は、端子ＤＰ１と接続されたシングルエンドレシーバ１５３１と、端子ＤＮ１と接続されたシングルエンドレシーバ１５３２を含む。シングルエンドレシーバ１５３１、１５３２は、例えば、ＣＭＯＳインバータを入力段に備える構成が用いられる。シングルエンドレシーバ１５３１は端子ＤＰ１を介して、シングルエンドレシーバ１５３２は端子ＤＮ１を介して、それぞれ独立にシングルエンド信号ＬＳをマスター送受信装置２０００から受信する。

シングルエンド送受信回路１５３０は、さらに、シングルエンドドライバ１５３３、１５３４を含んでいる。シングルエンドドライバ１５３３、１５３４は、調整電圧ＶＬＳと基準電圧ＶＳＳにより駆動されるプッシュプルのインバータ回路である。シングルエンドドライバ１５３３は、制御回路１２００から入力される駆動信号に応じて、端子ＤＰ１を介してシングルエンド信号ＬＳを出力する。シングルエンドドライバ１５３４は、制御回路１２００から入力される駆動信号に応じて、端子ＤＮ１を介してシングルエンド信号ＬＳを出力する。これにより、スレーブ送受信装置１０００は、制御コマンドに対する応答などを、シングルエンド信号ＬＳとしてマスター送受信装置２０００に送信することができる。

レギュレータ１５４０は、電源電圧ＶＤＤ（本実施例では、１．８Ｖ）を、上述した調整電圧ＶＬＳ（本実施例では、１．２Ｖ）に変換して出力する。レギュレータ１５４０が備えられているのは、電源電圧ＶＤＤが、シングルエンド信号ＬＳのハイレベルの電圧に相当する調整電圧ＶＬＳと一致していないためである。電源電圧ＶＤＤは、例えば、スレーブ送受信装置１０００を構成する制御回路１２００や、ＬＣＤドライバ６００を構成する回路のプロセス世代に合わせて設定されるのに対して、シングルエンド信号ＬＳのハイレベルは、例えば、信号の伝送方式を規定する規格により定められている場合がある。このような場合には、電源電圧ＶＤＤと調整電圧ＶＬＳとが一致しない場合がある。

レギュレータ１５４０は、２つのイネーブル信号ＥＮ１、ＥＮ２により、３つの状態に制御される。３つの状態は、イネーブル信号ＥＮ１がローである場合の完全停止状態と、イネーブル信号ＥＮ１＝ハイ、ＥＮ２＝ローである場合の待機状態と、イネーブル信号ＥＮ１＝ハイ、ＥＮ２＝ハイである場合の負荷駆動状態である。完全停止状態は、レギュレータ１５４０の機能がオフにされた状態である。負荷駆動状態は、出力電圧Ｖｏｕｔの出力先であるシングルエンドドライバ１５３３、１５３４が動作しているときに、十分に安定した出力電圧Ｖｏｕｔを出力できる状態である。待機状態は、レギュレ−タ１５４０の内部を流れる内部電流（消費電流）が負荷駆動状態より低いレベルに抑制された状態である。以下に、これらの状態を実現する具体的な構成を説明する。

レギュレータ１５４０は、図８に示すように、出力電圧Ｖｏｕｔを上述した調整電圧ＶＬＳに制御する出力制御部１５４１と、出力制御部１５４１を駆動するための電流源として機能する電流源部１５４２とを含んでいる。

図８に示すように、出力制御部１５４１は、カレントミラーを構成するｐトランジスタＰＴ２、ＰＴ３と、差動対を構成するｎトランジスタＮＴ７、ＮＴ８とからなる差動増幅回路と、差動増幅回路からの出力に応じて出力電圧Ｖｏｕｔの電圧を制御するｐトランジスタＰＴ５とを含んでいる。差動増幅回路は、第１の入力端に入力された電圧と、第２の入力端に入力された電圧との差分を増幅して出力する回路である。差動増幅回路の第１の入力端であるｎトランジスタＮＴ７のゲートには、バイアス回路１５５０から出力された参照電圧Ｖｒｅｆが入力される。差動増幅回路の第２の入力端であるｎトランジスタＮＴ８のゲートには、出力電圧Ｖｏｕｔが入力される。差動増幅回路の出力ノードｎ１から出力される電圧は、ｐトランジスタＰＴ５のゲートに入力される。この結果、出力電圧Ｖｏｕｔが参照電圧Ｖｒｅｆと同じになるように、ｐトランジスタＰＴ５のドレイン電流が制御される。本実施例では、１．２Ｖの参照電圧Ｖｒｅｆがレギュレータ１５４０に入力されることにより、１．２Ｖの出力電圧Ｖｏｕｔがレギュレータ１５４０から出力される。

また、出力制御部１５４１は、位相補償のための抵抗Ｒ１およびコンデンサＣ２と、イネーブルスイッチとしてのｐトランジスタＰＴ４を備えている。ｐトランジスタＰＴ４は、イネーブル信号ＥＮ１がハイのときに差動増幅回路の出力を有効にし、イネーブル信号がローのときに差動増幅回路の出力を無効にする。

電流源部１５４２は、バイアス回路１５５０から電流制御電圧ＰＢがゲートに入力され、定電流Ｉｒｅｆ１を生成するｐトランジスタＰＴ１と、定電流Ｉｒｅｆ１に応じた電流制御電圧ＰＢ１をゲートから出力するようにダイオード接続されたｎトランジスタＮＴ１を備えている。

電流源部１５４２は、さらに、電流制御電圧ＰＢ１がゲートに入力されることにより、定電流源として機能するｎトランジスタＮＴ５、ＮＴ６、ＮＴ９を備えている。ｎトランジスタＮＴ５およびｎトランジスタＮＴ６は、出力制御部１５４１の差動増幅回路の定電流源として機能する。ｎトランジスタＮＴ９は、上述した出力制御部１５４１のｐトランジスタＰＴ５の定電流源として機能する。

電流源部１５４２において、ｎトランジスタＮＴ２、ＮＴ３、ＮＴ４はイネーブルスイッチである。ｎトランジスタＮＴ２はイネーブル信号ＥＮ１の反転信号ＥＮ１Ｘにより制御され、ｎトランジスタＮＴ３はイネーブル信号ＥＮ２により制御され、ｎトランジスタＮＴ４はイネーブル信号ＥＮ２の反転信号ＥＮ２Ｘにより制御される。

イネーブル信号ＥＮ１がローのとき、各ｎトランジスタＮＴ５、ＮＴ６、ＮＴ９の定電流源としての機能は無効となり、図８における電流Ｉ１、Ｉ２、Ｉ３は、それぞれ０となる。

イネーブル信号ＥＮ１がハイであり、イネーブル信号ＥＮ２がローであるとき、ｎトランジスタＮＴ６、ＮＴ９の定電流源としての機能は有効になり、トランジスタＮＴ５の定電流源としての機能は無効となる。したがって、図８における電流Ｉ１、Ｉ２、Ｉ３は、それぞれ、Ｉａ、０、Ｉｃとなる。Ｉａ、Ｉｃは、それぞれトランジスタＮＴ６、ＮＴ９の特性に依存して定まる一定値である。

イネーブル信号ＥＮ１、ＥＮ２が共にハイであるとき、トランジスタＮＴ５、ＮＴ６、ＮＴ９の定電流源としての機能は、いずれも有効となる。従って、図８における電流Ｉ１、Ｉ２、Ｉ３は、それぞれ、Ｉａ、Ｉｂ、Ｉｃとなる。Ｉｂは、トランジスタＮＴ５の特性に依存して定まる一定値である。

以上の説明から解るように、完全停止状態（ＥＮ１＝ロー）であるとき、出力制御部１５４１に対する電流の供給が停止される。そして、待機状態（ＥＮ１＝ハイ、ＥＮ２＝ロー）であるとき、出力制御部１５４１の差動増幅回路は、定電流Ｉａで駆動される。一方、負荷駆動状態（ＥＮ１＝ＥＮ２＝ハイ）であるとき、出力制御部１５４１の差動増幅回路は、定電流（Ｉａ＋Ｉｂ）で駆動される。なお、本実施例では、Ｉａ、Ｉｂ、Ｉｃを適切に設定することにより、レギュレータ１５４０の内部電流は、待機状態において数μＡ〜１０μＡ程度に設定され、負荷駆動状態において数百μＡ程度に設定されている。

なお、レギュレータ１５４０において、出力電圧Ｖｏｕｔが出力されるライン上のノードｎ２と基準電圧ＶＳＳとの間には、バイパスコンデンサＣ１が配置されている。バイパスコンデンサＣ１は、出力電圧Ｖｏｕｔを安定させ、その結果、シングルエンドドライバ１５３３、１５３４の動作を安定させるためのコンデンサである。バイパスコンデンサＣ１は、例えば、１０００ｐＦ程度の容量とされる。

バイアス回路１５５０は、上述したレギュレータ１５４０に供給される参照電圧Ｖｒｅｆおよび電流制御電圧ＰＢを生成するための回路である。バイアス回路１５５０は、バンドギャップリファレンス回路と呼ばれるタイプの回路である。バイアス回路１５５０は、図９に示すように、カレントミラーを構成するｐトランジスタＰＴ６、ＰＴ７と、同じくカレントミラーを構成するｎトランジスタＮＴ１０、ＮＴ１２を備えている。ｎトランジスタＮＴ１０のソースと基準電圧ＶＳＳとの間には、ダイオード接続されたバイポーラトランジスタＢＴ１が接続されている。ｎトランジスタＮＴ１２のソースと基準電圧ＶＳＳとの間には、抵抗Ｒ２と、ダイオード接続されたバイポーラトランジスタＢＴ２が直列に接続されている。

上述した２つのカレントミラーにより、ｎトランジスタＮＴ１０のソース電圧ＶｍとｎトランジスタＮＴ１２のソース電圧Ｖｎが等しくなると共に、バイポーラトランジスタＢＴ１のコレクタ電流Ｉｍと、バイポーラトランジスタＢＴ２のコレクタ電流Ｉｎが等しくなる。バイポーラトランジスタＢＴ２は、バイポーラトランジスタＢＴ１よりエミッタ領域が数倍大きいトランジスタ、あるいは、バイポーラトランジスタＢＴ１を数個並列に接続したものである。したがって、流れる電流が同じであっても、バイポーラトランジスタＢＴ２における電圧降下は、バイポーラトランジスタＢＴ１における電圧降下より数倍小さい。

この回路は、抵抗Ｒ２における電圧降下とバイポーラトランジスタＢＴ２における電圧降下の和が、バイポーラトランジスタＢＴ１における電圧降下と等しくなるような電流Ｉｍ＝Ｉｎ、電圧Ｖｍ＝Ｖｎで安定する。これによりバイアス回路１５５０から出力される電流制御電圧ＰＢも安定した定電位となる。

ｐトランジスタＰＴ９は、電流制御電圧ＰＢがゲートに入力されることにより定電流源として機能する。ｐトランジスタＰＴ９と基準電圧ＶＳＳとの間には、抵抗Ｒ３が接続される。抵抗Ｒ３に適切な抵抗値のものを適用することにより、所望の参照電位Ｖｒｅｆ（本実施例では、１．２Ｖ）を生成することができる。なお、ｎトランジスタｎＴ１１、ｐトランジスタＰＴ９は、イネーブルスイッチであり、ＥＮ１＝ハイのとき、バイアス回路１５５０の動作を有効にし、ＥＮ１＝ローのとき、バイアス回路１５５０の動作を無効とする。

・スレーブ送受信装置の動作：
続いて、図１０〜図１２を参照して、スレーブ送受信装置１０００の動作について、説明する。図１０は、データ受信回路の状態遷移を示す概略図である。図１１は、送受信システムの動作を説明するためのタイミングチャートである。図１２は、レギュレータの状態遷移を示す概略図である。

図１０に示すように、データ受信回路１５００ａは、動作モードとして、データＨＤを差動信号ＨＳとして受信する差動受信モードＳ４と、データＬＤを２つのシングルエンド信号ＬＳとして受信するシングルエンド受信モードＳ５と、マスター送受信装置２０００に対して、制御コマンドに対する応答などをシングルエンド信号ＬＳとして送信するシングルエンド送信モードＳ６と、を備えている。

データ受信回路１５００ａにおいて、各モード間の遷移は、制御回路１２００によって制御される。データ受信回路１５００ａのモードが差動受信モードＳ４にある場合において、制御回路１２００は、データ受信回路１５００ａからの出力に基づいて、端子ＤＰ１および端子ＤＮ１の電圧（信号線ＬＰ１および信号線ＬＮ１の電圧）が電位ＶＬＳレベルに遷移したと判断すると（図１０：Ｂ１）、データ受信回路１５００ａのモードをシングルエンド受信モードＳ５に遷移させる。すなわち、データ送信回路２５００ａのモードが差動送信モードＳ１からシングルエンド送信モードＳ２に遷移することを、制御回路１２００が検出したとき、データ受信回路１５００ａのモードは、差動受信モードＳ４からシングルエンド受信モードＳ５に遷移する。

一方、データ受信回路１５００ａがシングルエンド受信モードＳ５にある場合において、制御回路１２００は、データ受信回路１５００ａからの出力に含まれる所定の遷移通知コマンドＣＭ１を受け取ると（図１０：Ｂ２）、データ受信回路１５００ａのモードを差動受信モードＳ４に遷移させる。すなわち、遷移通知コマンドＣＭ１を受信することにより、データ送信回路２５００ａのモードがシングルエンド送信モードＳ２から差動送信モードＳ１に遷移することを、制御回路１２００が検出したとき、データ受信回路１５００ａのモードは、シングルエンド受信モードＳ５から差動受信モードＳ４に遷移する。

また、データ受信回路１５００ａがシングルエンド受信モードＳ５にある場合において、制御回路１２００は、データ受信回路１５００ａからの出力に含まれる所定の反転要求ＣＭ２を受け取ると（図１０：Ｂ３）、データ受信回路１５００ａのモードをシングルエンド送信モードＳ６に遷移させる。すなわち、反転要求ＣＭ２を受信することにより、データ送信回路２５００ａのモードがシングルエンド送信モードＳ２からシングルエンド受信モードＳ３に遷移することを、制御回路１２００が検出したとき、データ受信回路１５００ａのモードは、シングルエンド受信モードＳ５からシングルエンド送信モードＳ６に遷移する。

データ受信回路１５００ａがシングルエンド送信モードＳ６からシングルエンド受信モードＳ５に遷移する場合、その遷移期間において、所定の反転要求ＣＭ２をシングルエンド信号によりマスター送受信装置２０００に送信する（図１０：Ｂ４）。

続いて、図１１を参照して、データ受信回路１５００ａがシングルエンド受信モードＳ５からシングルエンド送信モードＳ６への遷移する際の動作について、さらに詳しく説明する。図１１（ａ）には、マスター送受信装置２０００のデータ送信回路２５００ａにおいて、シングルエンドドライバ２５３１によって信号線ＬＰ１に出力される信号（電圧）を示すタイミングチャートと、シングルエンドドライバ２５３２によって信号線ＬＮ１に出力される信号を示すタイミングチャートが示されている。図１１（ｂ）には、スレーブ送受信装置１０００のデータ受信回路１５００ａにおいて、シングルエンドドライバ１５３３によって信号線ＬＰ１に出力される信号を示すタイミングチャートと、シングルエンドドライバ２５３２によって信号線ＬＮ１に出力される信号を示すタイミングチャートが示されている。図１１（ｃ）には、レギュレータ１５４０を制御するイネーブル信号ＥＮ１、ＥＮ２の変化を示すタイミングチャートが示されている。

図１１に示すように、データ送信回路２５００ａがシングルエンド送信モードＳ２にあるとき、データ受信回路１５００ａはシングルエンド受信モードＳ５にある。この時、データ送信回路２５００ａのシングルエンドドライバ２５３１、２５３２は、それぞれ、信号線ＬＰ１、信号線ＬＮ１と接続され、シングルエンド信号ＬＳを出力している。一方、データ受信回路１５００ａのシングルエンドドライバ１５３３、１５３４は動作を停止しており、それぞれ、信号線ＬＰ１、信号線ＬＮ１から電気的に切り離された状態（ハイインピーダンス状態）にされている。この時、図１１に示すように、レギュレータ１５４０は、上述した待機状態（ＥＮ１＝ハイ、ＥＮ２＝ロー）にされている。待機状態では、レギュレータ１５４０は、上述したように数μＡ〜１０μＡ程度の小さな電流で駆動されているため、微少な電流により、バイパスコンデンサＣ１（図８）をゆっくりと充電する。

この状態において、図１１（ａ）に示すように、データ送信回路２５００ａのシングルエンドドライバ２５３１、２５３２が反転要求ＣＭ２を送信すると、データ送信回路２５００ａは、シングルエンド送信モードＳ２からシングルエンド受信モードＳ３に遷移し（図４、図１１（ａ）参照）、データ受信回路１５００ａは、シングルエンド受信モードＳ５からシングルエンド送信モードＳ６に遷移する（図１０、図１１（ｂ）参照）。この時、データ送信回路２５００ａのシングルエンドドライバ２５３１、２５３２は、それぞれ、信号線ＬＰ１、信号線ＬＮ１から電気的に切り離された状態（ハイインピーダンス状態）にされる。一方、データ受信回路１５００ａのシングルエンドドライバ１５３３、１５３４は、それぞれ、信号線ＬＰ１、信号線ＬＮ１と接続され、シングルエンド信号ＬＳを出力可能な状態にされる。さらに、この時、イネーブル信号ＥＮ２がハイに切り換えられ、レギュレータ１５４０は、上述した負荷駆動状態（ＥＮ１＝ハイ、ＥＮ２＝ハイ）にされる。この後、データ受信回路１５００ａのシングルエンドドライバ１５３３、１５３４は、反転要求に対する応答として最初のシングルエンド信号ＬＳを出力する。

ここで、シングルエンドドライバ１５３３、１５３４が安定して動作するために、レギュレータ１５４０は、最初のシングルエンド信号ＬＳを送信するタイミングで、負荷駆動状態で安定している必要がある。データ受信回路１５００ａが反転要求ＣＭ２を受け付けてから、最初のシングルエンド信号ＬＳを送信するまでの時間Ｔ１は、伝送方式の規格などにより比較的短い時間（例えば、３５０ｎｓ以下）であることが要求される場合がある。

本実施例では、反転要求ＣＭ２が受け付けられる前からレギュレータ１５４０は、待機状態にされており、バイパスコンデンサＣ１を充電しているため、負荷駆動状態に遷移した後、速やかに負荷駆動状態で安定することができる。

図１２には、レギュレータ１５４０の状態遷移についてまとめられている。レギュレータ１５４０は、デジタルデバイスの電源投入時またはリセット解除時（図１２：Ｄ１）に、完全停止状態Ｓ７から待機状態Ｓ８に遷移し、電源オフ時またはリセット時（図１２：Ｄ２）に待機状態Ｓ８から完全停止状態Ｓ７に遷移する。なお、電源投入時またはリセット解除時には、データ受信回路１５００ａはシングルエンド受信モードＳ５になるようにされている。

そして、レギュレータ１５４０は、上述したようにデータ受信回路１５００ａがシングルエンド受信モードＳ５からシングルエンド送信モードＳ６に遷移したとき（図１２：Ｄ３）に待機状態Ｓ８から負荷駆動状態Ｓ９に遷移し、シングルエンド送信モードＳ６からシングルエンド受信モードＳ５に遷移したとき（図１２：Ｄ４）に負荷駆動状態Ｓ９から待機状態Ｓ８に遷移する。

クロック受信回路１５００ｂは、端子ＤＰ２およびＤＮ２を介して、差動信号ＨＳの受信およびシングルエンド信号ＬＳの送受信を行う。クロック受信回路１５００ｂの内部構成は、基本的に図７〜９を参照して説明したデータ受信回路１５００ａの構成と同様であるので、詳しい説明を省略する。クロック受信回路１５００ｂの動作は、図１０〜図１２を参照して説明したデータ受信回路１５００ａの動作と同様であるので、詳しい説明を省略する。

以上の説明から解るように、実施例におけるシングルエンドドライバ１５３３、１５３４が、請求項における送信回路に対応する。また、実施例における反転要求ＣＭ２が、請求項における応答要求信号に対応する。

以上説明した実施例によれば、レギュレータ１５４０は、シングルエンドドライバ１５３３、１５３４が動作するシングルエンド送信モードＳ６のときに限り、消費電力の大きい負荷駆動状態Ｓ９にされ、差動受信モードＳ４およびシングルエンド送信モードＳ６のときは、消費電力の小さい待機状態Ｓ８にされる。この結果、例えば、レギュレータ１５４０におけるトータルの消費電力を小さくすることができる。

本実施例では、スレーブ送受信装置１０００は、ＬＣＤドライバ６００に送るためのデータＨＤ、ＬＤや、高速伝送のための同期信号である高速伝送クロックＨＣを受信することが主たる機能であるため、スレーブ送受信装置１０００のデータ受信回路１５００ａやクロック受信回路１５００ｂは、ほとんどの期間で差動受信モードＳ４またはシングルエンド受信モードＳ５で動作し、シングルエンド送信モードＳ６で動作する期間は極めて短い。そのため、レギュレータ１５４０を常時、負荷駆動状態Ｓ９にしておくことは、消費電力の無駄が大きい。

一方で、シングルエンド送信モードＳ６以外のモードで動作している間、レギュレータ１５４０を完全停止状態Ｓ７にしておき、シングルエンド送信モードＳ６で動作するときのみ、レギュレータ１５４０を負荷駆動状態Ｓ９にすることとすると、完全停止状態Ｓ７から負荷駆動状態Ｓ９に遷移した時、レギュレータ１５４０が負荷駆動状態Ｓ９で安定するまでに、バイパスコンデンサＣ１を充電するための時間が必要になる。そうすると、上述した最初のシングルエンド信号ＬＳを送信するまでに、レギュレータ１５４０が負荷駆動状態Ｓ９で安定することができないおそれがある。また、完全停止状態Ｓ７から負荷駆動状態Ｓ９で安定するまでの時間を短縮しようとすると、大電流を供給するなどによりバイパスコンデンサＣ１を急速に充電する必要がある。このような大電流は、ノイズの発生を伴うおそれがあり、データ受信回路１５００ａ自身や、周辺の回路の動作に悪影響を及ぼすおそれがある。本実施例では、上述したように、シングルエンド送信モードＳ６以外のモードで動作しているときに、レギュレータ１５４０を待機状態Ｓ８にしておくことにより、バイパスコンデンサＣ１を微少な電流を用いて充電しておく。この結果、例えば、ノイズを抑制することができると共に、待機状態Ｓ８から負荷駆動状態Ｓ９に遷移したときに、レギュレータ１５４０を速やかに負荷駆動状態Ｓ９で安定させることができる。負荷駆動状態Ｓ９で安定した後は、レギュレータ１５４０は、比較的大きな電流により駆動されるので、負荷であるシングルエンドドライバ１５３３、１５３４の動作により電流が消費されたときには、待機状態Ｓ８より大きな電流を用いてバイパスコンデンサＣ１を充電する。従って、例えば、負荷駆動状態Ｓ９で動作時には、レギュレータ１５４０は、シングルエンドドライバ１５３３、１５３４の動作に高速に応答し、安定した出力電圧Ｖｏｕｔを出力することができる。これにより、例えば、シングルエンド送信モードＳ６において、シングルエンドドライバ１５３３、１５３４の安定した動作を保証することができる。

Ｂ．変形例：
・第１変形例：
図８に示すレギュレータ１５４０の構成は一例であり、これに限られない。レギュレータの他の構成を第１変形例として、図１３を参照して説明する。図１３は、変形例におけるレギュレータの内部構成を示す回路図である。

第１変形例におけるレギュレータ１５４０ａは、図１３に示すように、出力制御部１５４１ａと、電流源部１５４２ａとを備えている。出力制御部１５４１ａの構成は、実施例におけるレギュレータ１５４０の出力制御部１５４１（図８）と同一であるので、図８に示す出力制御部１５４１と同一の符号を付し、その説明を省略する。

電流源部１５４２ａは、バイアス回路１５５０から電流制御電圧ＰＢがゲートに入力され、定電流Ｉｒｅｆ２を生成するｐトランジスタＰＴ１０と、定電流Ｉｒｅｆ３を生成するｐトランジスタＰＴ１１とを備えている。

ｐトランジスタＰＴ１０のドレインには、ダイオード接続されたｎトランジスタＮＴ１３のドレインが接続されている。さらに、ｐトランジスタＰＴ１０のドレインには、イネーブル信号ＥＮ２の反転信号ＥＮ２Ｘにより制御されるイネーブルスイッチとして機能するｎトランジスタＮＴ１４を介して、ダイオード接続されたｎトランジスタＮＴ１５のドレインが接続されている。すなわち、イネーブル信号ＥＮ２がロー（ＥＮ２Ｘがハイ）のときは、ｐトランジスタＰＴ１０のドレインには、ダイオード接続されたｎトランジスタＮＴ１３のドレインとダイオード接続されたｎトランジスタＮＴ１５のドレインが並列に接続され、イネーブル信号ＥＮ２がハイ（ＥＮ２Ｘがロー）のときは、ｐトランジスタＰＴ１０のドレインには、ダイオード接続されたｎトランジスタＮＴ１３のドレインが接続され、ｎトランジスタＮＴ１５は切り離される。

電流源部１５４２ａは、さらに、電流制御電圧ＰＢ２がゲートに入力されることにより、出力制御部１５４１ａの差動増幅回路の定電流源として機能するｎトランジスタＮＴ１８を備えている。

電流源部１５４２ａにおいて、ｎトランジスタＮＴ１６、ＮＴ１７はイネーブルスイッチである。ｎトランジスタＮＴ１７はイネーブル信号ＥＮ１の反転信号ＥＮ１Ｘにより制御され、ｎトランジスタＮＴ１６はイネーブル信号ＥＮ２により制御される。

ここで、レギュレータ１５４０ａが完全停止状態（ＥＮ１＝ロー、ＥＮ２＝ロー）にあるときは、イネーブルスイッチとしてのｎトランジスタＮＴ１７がオンになり、ｎトランジスタＮＴ１８の定電流源としての機能は無効になる。従って、差動増幅回路の駆動電流Ｉ４は０になる。

また、レギュレータ１５４０ａが待機状態（ＥＮ１＝ハイ、ＥＮ２＝ロー）にあるときは、イネーブルスイッチとしてのｎトランジスタＮＴ１７がオフになり、ｎトランジスタＮＴ１８の定電流源としての機能は有効になる。そして、上述のように、ｐトランジスタＰＴ１０のドレインには、ダイオード接続されたｎトランジスタＮＴ１３のドレインとダイオード接続されたｎトランジスタＮＴ１５のドレインが並列に接続される。この結果、ｎトランジスタＮＴ１３のドレイン電流とｎトランジスタＮＴ１５のドレイン電流の和が、ｐトランジスタＰＴ１０のドレイン電流Ｉｒｅｆ２と等しくなるように、電流制御電圧ＰＢ２（ｎトランジスタＮＴ１３とｎトランジスタＮＴ１５のゲート電圧）が定まる。そして、電流制御電圧ＰＢ２に応じて、差動増幅回路の駆動電流Ｉ４が一定値に定まる。

一方、レギュレータ１５４０ａが負荷駆動状態（ＥＮ１＝ハイ、ＥＮ２＝ハイ）にあるときは、イネーブルスイッチとしてのｎトランジスタＮＴ１７がオフになり、ｎトランジスタＮＴ１８の定電流源としての機能は有効になる。そして、上述のように、ｐトランジスタＰＴ１０のドレインには、ダイオード接続されたｎトランジスタＮＴ１３のドレインと接続され、ダイオード接続されたｎトランジスタＮＴ１５のドレインとは切り離される。この結果、ｎトランジスタＮＴ１３のドレイン電流が、ｐトランジスタＰＴ１０のドレイン電流Ｉｒｅｆ２と等しくなるように、電流制御電圧ＰＢ２（ｎトランジスタＮＴ１３のゲート電圧）が定まる。そして、電流制御電圧ＰＢ２に応じて、差動増幅回路の駆動電流Ｉ４が一定値に定まる。

ここで、電流制御電圧ＰＢ２は、ｎトランジスタＮＴ１３のドレイン電流の大きさにより定まる。そして、待機状態では、ｐトランジスタＰＴ１０のドレイン電流Ｉｒｅｆ２の一部がｎトランジスタＮＴ１５のドレイン電流となる分、負荷駆動状態よりｎトランジスタＮＴ１３のドレイン電流が小さくなる。この結果、電流制御電圧ＰＢ２は、待機状態では、負荷駆動状態より小さくなる。この結果、差動増幅回路の駆動電流Ｉ４は、待機状態のときには、負荷駆動状態より小さくなる。待機状態における差動増幅回路の駆動電流Ｉ４は、ｎトランジスタＮＴ１３と、ｎトランジスタＮＴ１８の特性により定まり、負荷駆動状態における差動増幅回路の駆動電流Ｉ４は、ｎトランジスタＮＴ１３と、ｎトランジスタＮＴ１５と、ｎトランジスタＮＴ１８の特性により定まる。

さらに、定電流Ｉｒｅｆ３を生成するｐトランジスタＰＴ１１のドレインには、定電流Ｉｒｅｆ３に応じた電流制御電圧ＰＢ３をゲートから出力するようにダイオード接続されたｎトランジスタＮＴ１９が接続されている。電流源部１５４２ａは、さらに、電流制御電圧ＰＢ３がゲートに入力されることにより、定電流源として機能するｎトランジスタＮＴ２０を備えている。ｎトランジスタＮＴ２０は、出力制御部１５４１のｐトランジスタＰＴ５の定電流源として機能する。電流源部１５４２ａにおいて、ｎトランジスタＮＴ２１は、イネーブル信号ＥＮ１の反転信号ＥＮ１Ｘにより制御されるイネーブルスイッチであり、イネーブル信号ＥＮ１＝ハイ（ＥＮ１Ｘ＝ロー）のときにｎトランジスタＮＴ２０の定電流源としての機能を有効にし、イネーブル信号ＥＮ１＝ロー（ＥＮ１Ｘ＝ハイ）のときにｎトランジスタＮＴ２０の定電流源としての機能を無効にする。

以上説明した本変形例におけるレギュレータ１５４０ａの内部電流は、実施例におけるレギュレータ１５４０の内部電流と同様に、例えば、待機状態において数μＡ〜１０μＡ程度に設定され、負荷駆動状態において数百μＡ程度に設定される。

以上説明した本変形例におけるレギュレータ１５４０ａを用いても、例えば、実施例と同様の作用・効果を実現することができる。

・第２変形例：
上記実施例では、データ受信回路１５００ａがシングルエンド送信モードＳ６以外のモードであるときに、レギュレータ１５４０を待機状態にしているが、これに代えて、シングルエンド受信モードＳ５のときに待機状態とし、差動受信モードＳ４のときに完全停止状態にしても良い。一般的には、レギュレータ１５４０により駆動電圧を供給される回路であるシングルエンドドライバ１５３３、１５３４が動作するシングルエンド送信モードＳ６への遷移に先だって、少なくとも所定期間に亘り待機状態にされていれば良い。所定期間は、レギュレータ１５４０が待機状態において、バイパスコンデンサＣ１をゆっくり充電するために必要な期間である。

・その他の変形例：
上記実施例においてスレーブ送受信装置１０００およびマスター送受信装置２０００からなる送受信システムは、画像処理装置５００とＬＣＤドライバ６００との間のインターフェースとして用いられているが、これに限られない。例えば、上記送受信システムは、チップ間の通信や、ボード間の通信、あるいは、各種デバイスモジュール間の通信、回路基板を搭載するためのバックプレーン内部の通信など、さまざまな通信のためのインターフェースとして用いられ得る。

上記実施例におけるデジタルデバイスは、液晶ディスプレイ７００を含み、マスター送受信装置２０００とスレーブ送受信装置１０００からなる送受信システムは、液晶ディスプレイ７００を駆動するための信号の伝送に用いられている。液晶ディスプレイ７００に代えて、有機ＥＬディスプレイやプラズマディスプレイなどの他のディスプレイが用いられても良いし、レ−ザ−プリンタの駆動ヘッドなど各種の電気光学装置が用いられても良い。

上記実施例における送受信システムは、データを伝送する信号線の対（ＬＰ１、ＬＮ１）と、クロックを伝送する信号線の対（ＬＰ２、ＬＮ２）とを一つずつ備える構成としているが、これに限られない。例えば、複数のデータを伝送する信号線の対と、一つのクロックを伝送する信号線の対とを備える構成としても良い。いずれの構成においても、信号線の対ごとに、スレーブ送受信装置側には、上記実施例におけるデータ受信回路１５００ａに相当する構成を用意し、マスター送受信装置側には、上記実施例におけるデータ送信回路２５００ａに相当する構成を用意すれば良い。

以上、実施例、変形例に基づき本発明について説明してきたが、上記した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれる。

実施例におけるデジタルデバイスの概略構成図である。 マスター送受信装置の内部構成を示す説明図である。 データ送信回路の内部構成を示す図である。 データ送信回路の状態遷移を示す概略図である。 差動信号とシングルエンド信号を説明するための概略図である。 スレーブ送受信装置の内部構成を示す説明図である。 データ受信回路の内部構成を示す図である。 レギュレータの内部構成を示す回路図である。 バイアス回路の内部構成を示す回路図である。 データ受信回路の状態遷移を示す概略図である。 送受信システムの動作を説明するためのタイミングチャートである。 レギュレータの状態遷移を示す概略図である。 変形例におけるレギュレータの内部構成を示す回路図である。

符号の説明

５００…画像処理装置
５２０…主制御部
６００…ＬＣＤドライバ
７００…液晶ディスプレイ
１０００…スレーブ送受信装置
１２００…制御回路
１５００ａ…データ受信回路
１５００ｂ…クロック受信回路
１５２０…差動レシーバ
１５３０…シングルエンド送受信回路
１５３１…シングルエンドレシーバ
１５３２…シングルエンドレシーバ
１５３３…シングルエンドドライバ
１５３４…シングルエンドドライバ
１５４０、１５４０ａ…レギュレータ
１５４１、１５４１ａ…出力制御部
１５４２、１５４２ａ…電流源部
１５５０…バイアス回路
２０００…マスター送受信装置
２１００…パラレル／シリアル変換回路
２３００…ＰＬＬ回路
２５００ａ…データ送信回路
２５００ｂ…クロック送信回路
２５１０…制御回路
２５２０…差動ドライバ
２５３０…シングルエンド送受信回路
２５３１…シングルエンドドライバ
２５３２…シングルエンドドライバ
２５３３…シングルエンドレシーバ
２５３４…シングルエンドレシーバ
Ｃ１…バイパスコンデンサ
Ｃ２…コンデンサ
Ｒ１〜Ｒ３…抵抗
ＴＮ１、ＴＰ１、ＴＮ２、ＴＰ２、ＤＮ１、ＤＰ１、ＤＮ２、Ｄ２…端子
ＬＮ１、ＬＰ１、ＬＮ２、ＬＰ２…信号線
ＢＴ１、ＢＴ２…バイポーラトランジスタ
ＮＴ１〜ＮＴ２０、ＰＴ１〜ＰＴ５…電解効果トランジスタ
ＴＭａ、ＴＭｂ…終端回路

Claims (7)

1. 複数の動作モードで動作する装置であって、
   第１の動作モードにおいて動作すると共に、前記第１の動作モードに先立つ第２の動作モードにおいて動作しない第１の回路と、
   前記第１の回路に対して駆動電圧を供給すると共に、内部を流れる内部電流を複数のレベルに切り換え可能なレギュレータと、
   前記第１の動作モードにおいて、前記レギュレータの内部電流を前記複数のレベルのうちの第１のレベルに制御すると共に、前記第２の動作モードにおいて、前記レギュレータの内部電流を前記複数のレベルのうちの前記第１のレベルより少ない第２のレベルに制御する電流制御手段と、
   第１の回路の動作を安定させるためのコンデンサと、を備え、
   前記レギュレータは、前記第１のレベルに制御される場合よりも前記第２のレベルに制御される場合の方が、消費電力が小さく、
   前記レギュレータは、前記第１の動作モードにおける前記第１の回路の動作に先立って、前記第２の動作モードにおいて前記第２のレベルの電流を用いて、前記コンデンサを充電する装置。
2. 請求項１に記載の装置は、他の装置から信号を受信する受信回路と、前記他の装置に対して信号を送信する送信回路とを含む送受信装置であり、
   前記第１の回路は、前記送信回路であり、
   前記第１の動作モードは、前記送信回路を用いて信号を送信するモードであり、
   前記第２の動作モードは、前記受信回路を用いて信号を受信するモードである装置。
3. 請求項２に記載の装置において、
   前記第２の動作モードにおいて、応答の返信を要求する応答要求信号が前記受信回路により受信されたときに、前記装置は、前記第２の動作モードから前記第１の動作モードに遷移し、
   前記電流制御手段は、前記応答要求信号が受信されたときに、前記レギュレータの内部電流を前記第２のレベルから前記第１のレベルに切り換える、装置。
4. 請求項２または請求項３に記載の装置と、前記装置によって受信された前記信号を用いて表示装置を駆動する表示駆動装置と、を備えるデバイス。
5. 請求項２または請求項３に記載の装置と、前記装置によって受信された前記信号を用いて電気光学装置を駆動する駆動装置と、を備えるデバイス。
6. 信号線を介して互いに接続された第１の送受信装置と第２の送受信を含む送受信システムであって、
   前記第１の送受信装置と第２の送受信装置のいずれかは、請求項２または３に記載の装置である、送受信システム。
7. 第１の動作モードにおいて動作すると共に、前記第１の動作モードに先立つ第２の動作モードにおいて動作しない第１の回路と、前記第１の回路に対して駆動電圧を供給すると共に、内部を流れる内部電流を複数のレベルに切り換え可能なレギュレータと、前記第１の回路の動作を安定させるためのコンデンサとを備える装置に関する制御方法であって、
   前記レギュレータの内部電流を、前記第１の動作モードにおいて、第１のレベルに制御し、
   前記レギュレータの内部電流を、前記第２の動作モードにおいて、前記第１のレベルより小さい第２のレベルに制御し、
   前記レギュレータは、前記第１のレベルに制御される場合よりも前記第２のレベルに制御される場合の方が、消費電力が小さく、
   前記レギュレータが、前記第１の動作モードにおける前記第１の回路の動作に先立って、前記第２の動作モードにおいて前記第２のレベルの電流を用いて、前記コンデンサを充電する、制御方法。

Images