JPWO2019198360A1 - 力率改善制御回路 - Google Patents
力率改善制御回路 Download PDFInfo
- Publication number
- JPWO2019198360A1 JPWO2019198360A1 JP2020513105A JP2020513105A JPWO2019198360A1 JP WO2019198360 A1 JPWO2019198360 A1 JP WO2019198360A1 JP 2020513105 A JP2020513105 A JP 2020513105A JP 2020513105 A JP2020513105 A JP 2020513105A JP WO2019198360 A1 JPWO2019198360 A1 JP WO2019198360A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- unit
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 154
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 31
- 230000010355 oscillation Effects 0.000 claims abstract description 16
- 230000004044 response Effects 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 42
- 230000007257 malfunction Effects 0.000 claims description 41
- 230000002265 prevention Effects 0.000 claims description 39
- 230000007423 decrease Effects 0.000 claims description 11
- 230000002708 enhancing effect Effects 0.000 claims 1
- 238000007599 discharging Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 17
- 230000000630 rising effect Effects 0.000 description 8
- 230000004043 responsiveness Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 1
- 102100031786 Adiponectin Human genes 0.000 description 1
- 101000775469 Homo sapiens Adiponectin Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/325—Means for protecting converters other than automatic disconnection with means for allowing continuous operation despite a fault, i.e. fault tolerant converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
Abstract
Description
したがって、電圧アンプの出力最高電圧を2種以上にクランプして実質的に昇圧コンバータのスイッチング素子に対する最大オン幅を抑制し、ソフトスタート機能を発揮するようにしている。
さらに、近年では、力率改善回路(PFC)の応答性を制御することにより、力率改善回路の出力電圧のオーバーシュート、過電圧や過度のアンダーシュート、出力電圧低下を抑制したいユーザーの要求に対応するためにエラーアンプの応答性を補助する機能を持った制御ICが提案されている(非特許文献1参照)。
また、特許文献2に記載された先行技術では、交流入力のオフ状態を検出し、瞬時停止時にもソフトスタート動作を行わせることができるが、ソフトスタート動作による供給電力制限によって出力電圧低下を抑制することが難しいという課題がある。
また、本発明に係るスイッチング電源装置の一態様は、上記構成を有する力率改善回路を備えている。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
以下、本発明の一実施形態に係るスイッチング電源装置について図面を参照して説明する。
第1コンバータ10は、全波整流回路3の正極出力側及び負極出力側間に接続された昇圧チョッパ11を備えている。この昇圧チョッパ11は、平滑用コンデンサC1と、全波整流回路3の正極出力側に接続されたインダクタL1と、ダイオードD1との直列回路とを備えている。また、昇圧チョッパ11は、ダイオードD1のカソード側と全波整流回路3の負極出力側との間に接続された出力コンデンサC2と、インダクタL1とダイオードD1のアノード側との接続点と全波整流回路3の負極出力側との間に接続された昇圧用スイッチング素子Q1とを備えている。さらに、第1コンバータ10は、昇圧用スイッチング素子Q1を駆動する力率改善制御回路としての力率改善制御用IC14を備えている。
制御用電源端子VCCには、図示しないが、第2コンバータ20に設けられたトランスの補助巻線に誘起される電圧によって生成される制御電圧Vccが入力される。
フィードバック端子FBには、出力コンデンサC2と第2コンバータ20の接続点および接地との間に接続された分圧抵抗R11及びR12の接続点P0が接続され、第1コンバータ10の出力電圧Voの分圧電圧がフィードバック電圧VFBとして入力される。
電流検出端子CSには、全波整流回路3の直流負極出力側と接地との間に接続されてインダクタ電流IL1を検出する電流検出用抵抗Rcsの検出電圧が、抵抗Risを介して入力されている。また、抵抗Risと電流検出端子CSとの接続点と接地との間にフィルタ用コンデンサCisが接続されている。
出力端子OUTからは昇圧用スイッチング素子Q1を駆動するパルス幅変調された駆動信号SDVが出力される。
エラーアンプ21は、フィードバック端子FBに入力されるフィードバック電圧VFBが反転入力側に供給され、非反転入力側に目標出力電圧を指示する基準電圧Vref1が供給されている。このエラーアンプ21およびコンデンサC12とRC位相補償回路15とによって基準電圧Vref1とフィードバック電圧VFBとの差電圧を増幅した誤差信号VCOMPが生成される。エラーアンプ21の出力電流に含まれるリップル分をコンデンサC12とRC位相補償回路15により平滑化することにより、定常状態の誤差信号VCOMPは略直流電圧となる。
このゼロ電流検出部22から出力されるゼロ電流検出信号ZCDは、入力遮断検出部28及び駆動信号生成部29に出力される。
低電圧誤動作防止部23は、制御用電源端子VCCに反転入力端子が接続されたヒステリシス特性を有するコンパレータ23aを有する。このコンパレータ23aの非反転入力端子には、低電圧閾値となる基準電圧Vref3(ヒステリシス特性を有するため、実際は上側の基準電圧Vref32と下側の基準電圧Vref31の2つの基準電圧からなっている)が入力されている。このコンパレータ23aは、制御電圧Vccが基準電圧Vref3より高い場合に正常状態を表すローレベルの低電圧誤動作防止信号UVLOを出力し、制御電圧Vccが基準電圧Vref3より低い場合に低電圧異常を表すハイレベルの低電圧誤動作防止信号UVLOを出力する。
軽負荷状態検出部25は、誤差信号VCOMPが反転入力端子に供給されるヒステリシス特性を有するコンパレータ25aを有する。このコンパレータ25aの非反転入力端子には、例えば0.60V及び0.70Vの基準電圧Vref5が入力されている。したがって、コンパレータ25aから、誤差信号VCOMPが0.60V以下となるとハイレベルとなり、その後0.70V以上となったときにはローレベルに復帰する軽負荷検出信号LLDが出力される。この軽負荷検出信号LLDは、入力遮断検出部28に供給される。誤差信号VCOMPは負荷が軽いほど小さくなるので、負荷がある程度軽くなると軽負荷検出信号LLDはハイレベルになる。
ランプ発振部27は、三角波信号となる鋸歯状波信号を出力するとともに、ワンショット回路(ワンショットパルス生成部の一例)53から出力されるワンショットパルスPOSが入力された後、次のワンショットパルスPOSが所定時間入力されないとハイレベルとなるパルス信号Tonmaxを出力する。
また、ランプ発振部27は、PチャネルMOSFET27dと充放電用コンデンサCt及びNチャネルMOSFET27eとの接続点に非反転入力端子が接続されたコンパレータ27fと、このコンパレータ27fの反転入力端子に接続された基準電圧生成部27gとを備えている。コンパレータ27fは、充放電用コンデンサCtの充電電圧を基準電圧Vref27f(詳細は後述)と比較する比較部の一例に相当する。また、ランプ発振部27は、さらにRS型フリップフロップ27kとタイマー27mを備えている。
選択部27iは、第1基準電源27h1及び第2基準電源27h2に個別に直列に接続されたアナログスイッチAS1及びAS2を備え、コンパレータ27fの出力がローレベルであるときには第2基準電圧Vref72を選択し、コンパレータ27fの出力がハイレベルであるときには第1基準電圧Vref71を選択する。そして、選択された第2基準電圧Vref72又は第1基準電圧Vref71が基準電圧Vref27fとしてコンパレータ27fの反転入力端子に入力される。このように、選択部27iは、コンパレータ27fの出力信号(比較信号の一例)に基づいてコンパレータ27fに供給する第1基準電圧Vref71と第1基準電圧Vref71より高い第2基準電圧Vref72を基準電圧Vref27fとして選択する基準電圧選択部の一例に相当する。
ここで、第1定電流回路27a及び第2定電流回路27bは、図4に示すようにカレントミラー回路として構成されている。すなわち、カレントミラー回路は、制御電圧Vccが供給される端子と抵抗接続用端子RTとの間に、ドレインとゲートを結合したダイオード接続の入力側PチャネルMOSFETQP0と、NチャネルMOSFETQN1とが直列に接続されている。抵抗接続用端子RTと接地との間にはランプ発振部27の鋸歯状波信号の形状を決定する抵抗Rt(抵抗値もRtとする)が接続されている。
そして、ランプ発振部27は、充放電用コンデンサCtの電圧が第2基準電圧Vref72に達してコンパレータ27fの出力信号、すなわちNチャネルMOSFET27eのゲート電圧Vg27eがハイレベルとなるとNチャネルMOSFET27eがオンして充放電用コンデンサCtの電荷が放電され、充放電用コンデンサCtの電圧が第1基準電圧Vref71に達するとコンパレータ27fの出力信号、すなわちNチャネルMOSFET27eのゲート電圧Vg27eがローレベルとなって充放電用コンデンサCtの放電が停止される。このように、NチャネルMOSFET27eは、コンパレータ27fの出力信号(比較信号の一例)に基づいて充放電用コンデンサCtの充電電荷を放電する放電部の一例に相当する。
なお、NチャネルMOSFET27eのソースを接地電位ではなく第1基準電圧Vref71に接続しておけば、鋸歯状波のランプ信号Rampの最低電圧をより確実に第1基準電圧Vref71とすることができる。この充放電用コンデンサCtの充電は、スロープ制御端子SCに入力されるスロープ制御信号SLCがローレベルであるときには、PチャネルMOSFET27cがオフ状態となることから、第1定電流回路27aからの定電流のみによって充電される。このため、鋸歯状波のランプ信号Rampの傾きが図5(a)に示すように緩やかになる。
これに対して、スロープ制御信号SLCがハイレベルであるときには、PチャネルMOSFET27cがオン状態となることにより、第1定電流回路27a及び第2定電流回路27bの定電流の和の定電流によって充電される。このため、図5(b)に示すように、鋸歯状波のランプ信号Rampの傾きが急になる。
そして、鋸歯状波のランプ信号Rampが上限の第2基準電圧Vref72に達すると、RS型フリップフロップ27kがセットされてPチャネルMOSFET27dのゲート電圧Vg27dがハイレベルとなり、充放電用コンデンサCtの充電が停止する。また、このタイミングで、上述のように充放電用コンデンサCtが放電されて、充放電用コンデンサCtの第1基準電圧Vref71に保たれる。この状態は次のワンショットパルスPOSが入力されるまで継続する。
また、D型フリップフロップ28aの肯定出力端子Qから出力される入力遮断検出信号ACSが、後述するプルアップ制御部41に供給される。
プルアップ制御部41は、内部バイアス電源端子とエラーアンプ21の出力との間に接続されるPチャネルMOSFET41aとプルアップ抵抗41bとの直列回路を備えている。また、プルアップ制御部41は、コンパレータ41cと、RS型フリップフロップ41dと、オアゲート41eとを備えている。
そして、選択スイッチ41fは、RS型フリップフロップ41dの肯定出力端子Qから出力される出力信号がローレベルであるときに第1基準電圧Vref81を選択し、ハイレベルであるときに第2基準電圧Vref82を選択する。
オアゲート41eは、入力端子に入力遮断検出部28のD型フリップフロップ28aから出力される入力遮断検出信号ACS及びコンパレータ41cの出力信号UVPが入力され、負論理入力端子にRS型フリップフロップ41dの出力信号SFFQが入力されている。そして、オアゲート41eの出力端子がPチャネルMOSFET41aのゲートに供給されている。
先ず、低電圧誤動作防止信号UVLOが、図6(a)に示すように時点t01でローレベルになって、昇圧チョッパ11の昇圧用スイッチング素子Q1のスイッチングが開始されると、これに応じて昇圧チョッパ11の出力電圧が上昇する。これに応じてフィードバック電圧VFBが図6(b)に示すように増加を開始する。このとき、RS型フリップフロップ41dの肯定出力端子Qの出力信号SFFQはローレベルを維持するため、選択スイッチ41fで第1基準電圧Vref81が選択されている。
このため、選択スイッチ41fで、第2基準電圧Vref82が選択される。その後、例えば負荷が重くなって軽負荷状態から重負荷状態に切り替わり、フィードバック電圧VFBが時点t03で第2基準電圧Vref82以下に低下すると、コンパレータ41cの出力信号UVPが図6(c)に示すように、ハイレベルからローレベルに反転する。このとき、低電圧誤動作防止信号UVLOがローレベルを維持していることにより、RS型フリップフロップ41dはセット状態を維持する。
したがって、プルアップ制御部41では、フィードバック電圧VFBが第1基準電圧Vref81を超えてから第2基準電圧Vref82以下となるまでの間、および制御電圧Vccが基準電圧Vref3以下になって低電圧誤動作防止信号UVLOがハイレベルになっている間はプルアップ動作が停止される。このため、起動時や低電圧誤動作防止状態となったときに応答性を高めて過電圧状態となることを抑制できる。
RS型フリップフロップ42dは、リセット端子にタイマー42gの出力信号が入力され、セット端子に低電圧誤動作防止信号UVLOが入力され、肯定出力端子Qから出力される出力信号がアンドゲート42eの一方の入力端子に供給されている。
タイマー42gはその入力信号、すなわちアンドゲート42eの出力信号がハイレベルとなった状態が所定期間継続するとハイレベルのパルス信号を出力し、RS型フリップフロップ42dをリセットする。これにより、アンドゲート42eの出力がハイレベルとなってNチャネルMOSFET42bをオンさせる期間に制限を設けることができる。
したがって、プルダウン制御部42では、RS型フリップフロップ28bの肯定出力又は低電圧誤動作防止信号UVLOがハイレベルとなったとき(低電圧誤動作防止部23が動作状態)、もしくは、過電圧保護信号OVPがハイレベルとなり、且つRS型フリップフロップ42dがセットされているときに、NチャネルMOSFET42bがオン状態となる。これによって、誤差信号VCOMPがプルダウンされてスイッチング停止閾値(Vref71)より低い電圧に固定される。
スタート信号生成部29aは、前述したゼロ電流検出部22のゼロ電流検出信号ZCDが入力される遅延回路51と、この遅延回路51の遅延信号とリスタートタイマ29gの出力信号とが入力されたオアゲート52と、このオアゲート52の出力信号に基づいてワンショット信号を出力するワンショット回路53とを備えている。
パルス幅変調用コンパレータ29bには、非反転入力端子にランプ発振部27から出力されるランプ信号Rampが入力され、反転入力端子に誤差信号VCOMPが入力され、出力端子からパルス幅変調信号を出力する。
オアゲート29cには、パルス幅変調用コンパレータ29bのパルス幅変調信号、ランプ発振部27から出力されるパルス信号Tonmax、過電流保護部60からの過電流保護信号OCPが入力されている。
アンドゲート29eには、RS型フリップフロップ29dの駆動用パルス信号QQが入力されるとともに、低電圧誤動作防止信号UVLOが負論理入力端子に入力されている。このアンドゲート29eの出力信号がドライバ29fに供給され、このドライバ29fから出力される駆動信号SDVが出力端子OUTから昇圧チョッパ11の昇圧用スイッチング素子Q1のゲートに出力される。
交流電源2から交流電源を全波整流回路3に供給している状態では、交流電源が全波整流回路3で全波整流されて図7(a)に示す正弦波の半周期分を折り返した形状の電圧波形を有する入力電圧VinがインダクタL1に供給される。この交流電源を供給している状態では、図示しない電源回路から力率改善制御用IC14に制御電圧Vccが供給される。
そして、入力電圧VinがインダクタL1及び昇圧用スイッチング素子Q1により昇圧されてダイオードD1を通り、出力コンデンサC2で平滑化されて、略直流電圧となる一定の出力電力として第2コンバータ20に供給される。この第2コンバータ20は、例えば、共振用コンデンサ、絶縁トランス及びスイッチング素子を有するLLC電流共振型コンバータで構成され、トランスの二次側から安定化直流電力を出力する。
このため、誤差信号VCOMPも図7(i)に示すように、略一定値となっている。
この状態では、力率改善制御用IC14の電流検出端子CSに入力される電流検出用抵抗RCSで検出されるインダクタ電流に応じた電圧は、負電圧で、電流検出用抵抗RCSに流れる電流が多いほど絶対値が大きくなる。電流検出用抵抗RCSに流れる電流がゼロであると電流検出端子CSの電圧もゼロとなる。この電流検出端子CSに入力される電流はレベルシフト部30でレベルシフトされて正の電圧に変換される。変換された出力電圧VLSは、電流検出用抵抗RCSに流れる電流が小さいほど高くなる。
このゼロ電流検出信号ZCDが駆動信号生成部29のスタート信号生成部29aに供給されて遅延回路51で所定時間遅延されてからオアゲート52を介してワンショット回路53に供給される。このワンショット回路53から出力されるワンショットパルスPOSは、RS型フリップフロップ29dのセット端子に供給されて、このRS型フリップフロップ29dをセットする。すなわち、昇圧用スイッチング素子Q1がオフしてインダクタ電流がゼロになったことを検出すると、昇圧用スイッチング素子Q1をターンオンさせるという臨界動作を行っている。昇圧用スイッチング素子Q1がターンオンするとゼロ電流検出信号ZCDが短時間でローレベルに戻るので、このときのゼロ電流検出信号ZCDは短パルス信号となる。
時点t1〜時点t2までの間では、交流入力電圧が入力されており、全波整流回路3から全波整流出力がインダクタL1に供給されているので、D型フリップフロップ28aから出力される入力遮断検出信号ACSは、図7(h)に示すように、ローレベルを維持する。
D型フリップフロップ28aから出力される入力遮断検出信号ACSがプルアップ制御部41のオアゲート41eに供給される。このプルアップ制御部41では、フィードバック電圧VFBが第1基準電圧Vref81を超えて、RS型フリップフロップ41dがセットされているものとする。この状態では、選択スイッチ41fで第2基準電圧Vref82が選択されており、フィードバック電圧VFBが第2基準電圧Vref82より高いものとすると、コンパレータ41cの出力信号UVPがハイレベルとなっている。このため、コンパレータ41cの出力信号UVPがオアゲート41eを通じてPチャネルMOSFET41aのゲートに供給されることにより、このPチャネルMOSFET41aがオフ状態となり、エラーアンプ21の出力に対するプルアップ動作が停止される。
したがって、第1定電流回路27aの定電流のみが充放電用コンデンサCtに供給されるので、充放電用コンデンサCtの電荷の蓄積が緩やかとなる。これにより、図5(a)に示すように、充放電用コンデンサCtの端子間電圧が緩やかに上昇し、第2基準電圧Vref72に達したときに、充放電用コンデンサCtが放電されてその端子間電圧が第1基準電圧Vref71まで一気に低下する、傾きの小さい鋸歯状波が生成される。この傾きの小さい鋸歯状波がランプ信号Rampとして駆動信号生成部29のパルス幅変調用コンパレータ29bに供給される。
また、駆動信号生成部29では、しばらく駆動信号SDVの出力を継続し、昇圧用スイッチング素子Q1がオン・オフ状態を継続するが、交流入力が遮断されているので、昇圧用スイッチング素子Q1のソース・ドレイン間電圧Vdsは図7(e)に示すようにゼロのままとなり、フィードバック電圧VFBは増加することなく減少を継続する。
このため、RS型フリップフロップ28bの肯定出力端子Qから出力されるハイレベルの出力信号がプルダウン制御部42のオアゲート42fを介してNチャネルMOSFET42bに供給される。このためNチャネルMOSFET42bがオン状態となり、エラーアンプ21の出力に対するプルダウン動作を開始する。なお、時点(t3)において入力遮断検出信号ACSがハイレベルに立ち上がることにより、オアゲート41eにはハイレベルの入力遮断検出信号ACSが入力される。これにより、PチャネルMOSFET41aはオフ状態となり、エラーアンプ21の出力のプルアップが中止(停止)される。このように、プルアップ制御部41は、入力遮断検出部28が交流入力電圧の遮断状態を検出したとき(すなわち入力遮断検出信号ACSがハイレベルに立ち上がったとき)に、エラーアンプ21の出力電圧のプルアップを中止するように構成されている。
これと同時に、RS型フリップフロップ28cのハイレベルの肯定出力信号がランプ発振部27のスロープ制御端子SCに供給される。このため、ランプ発振部27では、ハイレベルの肯定出力信号が論理反転回路27jによってローレベルに反転されてPチャネルMOSFET27cに供給されることにより、このPチャネルMOSFET27cがオン状態となる。したがって、充放電用コンデンサCtに第1定電流回路27a及び第2定電流回路27bの定電流が加算されて供給されることにより、充放電用コンデンサCtが急速に充電される。このため、ランプ発振部27から図7(m)に示すように、立ち上がりの傾きが大きな鋸歯状波のランプ信号Rampがパルス幅変調用コンパレータ29bに出力される。
なお、ゼロ電流検出部22から出力されるゼロ電流検出信号ZCDがハイレベルを維持することにより、スタート信号生成部29aでゼロ電流検出信号ZCDに基づいてワンショット信号SOSを形成することができない。この場合に対し、RS型フリップフロップ29dの駆動用パルス信号QQに基づいてリスタートタイマ29gによってスタート信号を生成し、これをオアゲート52に供給するようにしている。
また、プルダウン制御部42の機能により誤差信号VCOMPが減少を続け、時点t5で誤差信号VCOMPが軽負荷状態検出部25の基準電圧Vref5以下となると、コンパレータ25aから出力される軽負荷検出信号LLDがハイレベルとなる。このため、入力遮断検出部28のRS型フリップフロップ28bがリセットされ、その出力がローレベルになる。
しかしながら、ランプ発振部27から出力されるランプ信号Rampの立ち上がりの傾斜が急になっているので、パルス幅変調用コンパレータ29bから出力されるパルス幅変調信号のオン状態の幅が狭い状態に制限される。このため、交流電源からの入力が復活した時点で誤差信号VCOMPがある程度大きくなっていても、昇圧用スイッチング素子Q1のオン時間が通常時より短くなるため、ソフトスタート機能を発揮することができる。
しかしながら、この時点t6でも交流の入力電圧Vinが遮断状態を継続するので、ゼロ電流検出部22から出力されるゼロ電流検出信号ZCDはハイレベルを維持する。昇圧用スイッチング素子Q1のソース・ドレイン間電圧Vdsも、図7(e)に示すようにゼロのままである。
この状態では、まだ交流の入力電圧Vinの供給が遮断されている状態を継続しているので、フィードバック電圧VFBは図7(c)に示すように減少傾向を継続する。
そして、時点t7で交流の入力電圧Vinの供給が再開されると、ゼロ電流検出信号ZCDがハイレベルからローレベルに反転し、スイッチング素子のスイッチングに伴いゼロ電流又はその近傍後である僅かな期間のみハイレベルとなる通常動作となる。
スイッチング素子のスイッチングが開始される時点t7からフィードバック電圧VFBが増加を開始するが、この時点t7でランプ発振部27から出力されるランプ信号Rampの立ち上がりの傾斜が急であるので、昇圧用スイッチング素子Q1のオン状態の期間が短く規制され、ソフトスタート機能が発揮される。
したがって、ランプ発振部27のPチャネルMOSFET27cがオフ状態に制御されて、充放電用コンデンサCtに供給される充電電流が第1定電流回路27aのみに制限される。このため、充放電用コンデンサCtの端子間電圧の増加率(dV/dt)が少なくなり、鋸歯状波の立ち上がり時の傾斜が緩やかとなる。このランプ信号Rampが駆動信号生成部29のパルス幅変調用コンパレータ29bに入力されるので、パルス幅変調信号のオンの幅が広くなり、フィードバック電圧VFBの増加率が増大する。
このため、交流入力電圧の瞬間停止が発生したときに、昇圧チョッパを構成するスイッチング素子に供給する駆動信号のオン状態のパルス幅を狭く制限してソフトスタート機能を発揮することができる。したがって、瞬間停止や起動時のオーバーシュートの発生を抑制することができる。
また、エラーアンプ21の応答特性をプルアップ制御部41及びプルダウン制御部42で制御するようにしている。そして、交流入力電圧の遮断を検出したときには、制御電源が第1の基準電圧を超えるまでの間はエラーアンプ21の応答特性を高めるプルアップ制御部41のプルアップ動作を制限するようにしている。このため、交流入力電圧の回復後に過度のプルアップ動作によって過電圧状態となることを防止することができる。
ちなみに、前述した実施形態において、入力遮断検出部28を設けない場合には、ランプ発振部27の鋸歯状波の傾きを制御できないので、交流電源の瞬間停止に昇圧コンバータのスイッチング素子に供給する駆動信号のパルス幅を制限してソフトスタート機能を発揮することができず、オーバーシュートが生じる場合がある。
一方、交流電源の瞬間停止が長くなって、制御電圧Vccが低電圧誤動作防止部23の基準電圧Vref31以下まで低下する場合には、図9に示すように、制御電圧Vccが低電圧誤動作防止部23の基準電圧Vref31に達した時点t12′で低電圧誤動作防止信号UVLOがハイレベルとなる。
その後時点t13で交流電源からの交流入力電圧の供給が再開されると、これに応じてフィードバック電圧VFBが上昇するとともに、制御電圧Vccも上昇する。
したがって、入力遮断検出部28を設けない場合には、交流電源の瞬間停止が短く制御電圧Vccが低電圧誤動作防止部23の基準電圧Vref31に達しない場合には出力電圧のオーバーシュートを生じてしまう。
なお、上記実施形態では、昇圧用スイッチング素子Q1としてMOSFETを適用したが、IGBT,バイポーラトランジスタ等のスイッチング素子を適用することもできる。
Claims (9)
- 昇圧チョッパのスイッチング素子を制御して、交流入力電圧を全波整流した直流電圧から所定の出力電圧を得る力率改善回路であって、
前記昇圧チョッパの前記出力電圧と基準電圧との差を増幅する信号を出力する誤差信号生成部と、
三角波信号を出力する発振部と、
前記昇圧チョッパのインダクタ電流のゼロ電流を検出するゼロ電流検出部と、
該ゼロ電流検出部のゼロ電流検出信号、前記誤差信号生成部からの誤差信号及び前記発振部からの三角波信号に基づいて前記スイッチング素子に対する駆動信号を生成する駆動信号生成部と、
前記ゼロ電流検出部の検出信号に基づいて前記交流入力電圧の遮断状態を検出する入力遮断検出部とを備え、
前記発振部は、前記三角波信号の傾きを、前記入力遮断検出部が入力遮断状態を検出したときに、入力遮断状態を検出していないときに比較して大きな傾きに制御する
ことを特徴とする力率改善回路。 - 前記入力遮断検出部は、前記駆動信号生成部の駆動信号が前記スイッチング素子のターンオフを指示するタイミングで前記ゼロ電流検出部がゼロ電流を検出していると前記交流入力電圧が遮断していると判断することを特徴とする請求項1に記載の力率改善回路。
- 前記入力遮断検出部は、前記ゼロ電流検出部のゼロ電流検出信号がデータ端子に入力され、前記駆動信号生成部の駆動信号がクロック端子に入力されるD型フリップフロップと、該D型フリップフロップの出力信号を保持するRS型フリップフロップを有することを特徴とする請求項2に記載の力率改善回路。
- 入力される制御電源の低下による誤動作を防止する誤動作防止信号を生成する低電圧誤動作防止部を備えていることを特徴とする請求項1から3の何れか一項に記載の力率改善回路。
- 前記誤差信号生成部の応答特性を制御する応答制御部を有し、
該応答制御部は、前記発振部で前記発振部の三角波信号の傾きを大きな傾きに制御している間は前記誤差信号生成部の応答特性を高める制御を中止することを特徴とする請求項4に記載の力率改善回路。 - 前記応答制御部は、前記昇圧チョッパの出力電圧に基づいて軽負荷状態から重負荷状態に切り換わる際に前記誤差信号生成部の出力電圧をプルアップするプルアップ制御部と、前記低電圧誤動作防止部が動作状態であるときに前記誤差信号生成部の出力電圧をプルダウンして低電位に固定するプルダウン制御部とを備え、前記プルアップ制御部は、前記入力遮断検出部が交流入力電圧の遮断状態を検出したときに、前記誤差信号生成部の出力電圧のプルアップを中止することを特徴とする請求項5に記載の力率改善回路。
- 前記駆動信号生成部は、前記誤差信号生成部からの誤差信号及び前記発振部からの三角波信号に基づいてパルス幅変調信号を生成するパルス幅変調部と、前記ゼロ電流検出部からのゼロ電流検出信号に基づいてワンショットパルスを生成するワンショットパルス生成部と、該ワンショットパルス生成部から出力されるワンショットパルスがセット端子に入力され、前記パルス幅変調部から出力されるパルス幅変調信号がリセット端子に入力されるRS型フリップフロップとを備えていることを特徴とする請求項1から6の何れか一項に記載の力率改善回路。
- 前記発振部は、第1定電流回路とコンデンサを直列に接続した充電部と、前記第1定電流回路と並列に接続された第2定電流回路及びスイッチング素子の直列回路と、前記コンデンサの充電電圧を基準電圧と比較する比較部と、該比較部の比較信号に基づいて前記コンデンサの充電電荷を放電する放電部と、前記比較部の比較信号に基づいて前記比較部に供給する第1参照電圧と当該第1参照電圧より高い第2参照電圧を基準電圧として選択する基準電圧選択部とを備えていることを特徴とする請求項1から7の何れか一項に記載の力率改善回路。
- 第1コンバータとして請求項1から8の何れか一項に記載の力率改善回路を備え、前記第1コンバータの出力に接続された第2コンバータを有することを特徴とするスイッチング電源装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018076368 | 2018-04-11 | ||
JP2018076368 | 2018-04-11 | ||
PCT/JP2019/007383 WO2019198360A1 (ja) | 2018-04-11 | 2019-02-26 | 力率改善回路及びこれを使用したスイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019198360A1 true JPWO2019198360A1 (ja) | 2020-10-22 |
JP6919766B2 JP6919766B2 (ja) | 2021-08-18 |
Family
ID=68164033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020513105A Active JP6919766B2 (ja) | 2018-04-11 | 2019-02-26 | 力率改善制御回路 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10910942B2 (ja) |
JP (1) | JP6919766B2 (ja) |
CN (1) | CN111183575B (ja) |
WO (1) | WO2019198360A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111183575B (zh) * | 2018-04-11 | 2023-03-21 | 富士电机株式会社 | 功率因数改善控制电路 |
US10903750B2 (en) * | 2018-09-19 | 2021-01-26 | Silergy Semiconductor Technology (Hangzhou) Ltd | Resonant switching converter |
JP6935855B2 (ja) * | 2018-10-04 | 2021-09-15 | 富士電機株式会社 | 電源制御装置および電源制御方法 |
CN110784114B (zh) * | 2019-11-14 | 2021-03-23 | 杭州必易微电子有限公司 | 一种用于非隔离式ac-dc电压变换系统的电压变换电路及变换方法 |
CN113471936A (zh) * | 2020-03-31 | 2021-10-01 | 法雷奥动力总成(上海)有限公司 | 用于电动车的直流/直流转换器的欠压保护电路和欠压保护方法 |
TWI725862B (zh) * | 2020-06-01 | 2021-04-21 | 通嘉科技股份有限公司 | 具有多功能端的功率因素校正控制器、以及相關之功率因素校正電路與控制方法 |
CN113037071B (zh) * | 2021-03-09 | 2022-06-28 | 青岛海信日立空调系统有限公司 | 一种pfc电路的软启动装置、pfc电路及电器 |
CN114039481A (zh) * | 2021-10-14 | 2022-02-11 | 嘉兴禾润电子科技有限公司 | 集成输出电压保护dcdc芯片的d类功放器及其保护方法 |
TWI812530B (zh) * | 2022-05-27 | 2023-08-11 | 瑞鼎科技股份有限公司 | 單電感雙極性輸出電源轉換器 |
CN115242234B (zh) * | 2022-08-09 | 2023-05-12 | 山东思科赛德矿业安全工程有限公司 | 一种单片机系统重启电路和方法 |
EP4340200A1 (en) * | 2022-09-15 | 2024-03-20 | Tridonic GmbH & Co. KG | Pfc circuitry with predictive active emi filter |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010220330A (ja) * | 2009-03-16 | 2010-09-30 | Fuji Electric Systems Co Ltd | スイッチング電源回路 |
WO2013180297A2 (ja) * | 2012-05-31 | 2013-12-05 | 国立大学法人長崎大学 | 電力変換回路の制御装置 |
JP2016063603A (ja) * | 2014-09-17 | 2016-04-25 | 東芝ライテック株式会社 | 電源装置および照明装置 |
JP2017229209A (ja) * | 2016-06-24 | 2017-12-28 | 富士電機株式会社 | スイッチング電源装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1012244B (zh) * | 1987-02-20 | 1991-03-27 | 株式会社东芝 | 不间断电源装置 |
KR0152252B1 (ko) * | 1995-11-16 | 1999-05-01 | 김광호 | 5핀을 갖는 능동역률보정집적회로 |
JP2000116134A (ja) | 1998-10-09 | 2000-04-21 | Canon Inc | 電源装置 |
JP2001037253A (ja) * | 1999-07-20 | 2001-02-09 | Lg Electronics Inc | モータ駆動用インバータシステムの力率補償装置 |
JP2005218252A (ja) * | 2004-01-30 | 2005-08-11 | Sanken Electric Co Ltd | 力率改善回路及び電源装置 |
JP4963068B2 (ja) * | 2007-02-06 | 2012-06-27 | 新電元工業株式会社 | 力率改善回路 |
JP5481939B2 (ja) * | 2009-05-29 | 2014-04-23 | ソニー株式会社 | 電源装置 |
TWI403078B (zh) * | 2009-12-16 | 2013-07-21 | Leadtrend Tech Corp | 適用於開關式電源供應器之開關控制器及其方法 |
US8351232B2 (en) * | 2009-12-28 | 2013-01-08 | Nxp B.V. | Power factor corrector with high power factor at low load or high mains voltage conditions |
CN102368661B (zh) * | 2011-01-30 | 2014-03-05 | 杭州士兰微电子股份有限公司 | 具有功率因数校正的开关电源及其控制装置和方法 |
EP2624422B1 (en) * | 2012-01-31 | 2019-08-28 | Canon Kabushiki Kaisha | Power source, power failure detection apparatus, and image forming apparatus |
KR20140144885A (ko) * | 2013-06-12 | 2014-12-22 | 삼성전자주식회사 | 전원회로부, 그 전원공급방법 및 그것을 구비한 디스플레이장치 |
JP2015023722A (ja) * | 2013-07-22 | 2015-02-02 | サンケン電気株式会社 | 力率改善回路 |
JP6333029B2 (ja) | 2014-04-04 | 2018-05-30 | シャープ株式会社 | 電源装置 |
US9735661B2 (en) * | 2014-08-22 | 2017-08-15 | Infineon Technologies Ag | Mixed-mode power factor correction |
JP6439484B2 (ja) * | 2015-02-17 | 2018-12-19 | 富士電機株式会社 | スイッチング電源回路および力率改善回路 |
JP6528561B2 (ja) * | 2015-06-26 | 2019-06-12 | 富士電機株式会社 | 高効率力率改善回路およびスイッチング電源装置 |
CN106685210B (zh) * | 2017-03-22 | 2019-03-05 | 矽力杰半导体技术(杭州)有限公司 | 功率因数校正电路、控制方法和控制器 |
CN111183575B (zh) * | 2018-04-11 | 2023-03-21 | 富士电机株式会社 | 功率因数改善控制电路 |
-
2019
- 2019-02-26 CN CN201980004801.6A patent/CN111183575B/zh active Active
- 2019-02-26 JP JP2020513105A patent/JP6919766B2/ja active Active
- 2019-02-26 WO PCT/JP2019/007383 patent/WO2019198360A1/ja active Application Filing
-
2020
- 2020-03-25 US US16/829,798 patent/US10910942B2/en active Active
- 2020-12-17 US US17/124,764 patent/US11303202B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010220330A (ja) * | 2009-03-16 | 2010-09-30 | Fuji Electric Systems Co Ltd | スイッチング電源回路 |
WO2013180297A2 (ja) * | 2012-05-31 | 2013-12-05 | 国立大学法人長崎大学 | 電力変換回路の制御装置 |
JP2016063603A (ja) * | 2014-09-17 | 2016-04-25 | 東芝ライテック株式会社 | 電源装置および照明装置 |
JP2017229209A (ja) * | 2016-06-24 | 2017-12-28 | 富士電機株式会社 | スイッチング電源装置 |
Also Published As
Publication number | Publication date |
---|---|
US11303202B2 (en) | 2022-04-12 |
US10910942B2 (en) | 2021-02-02 |
JP6919766B2 (ja) | 2021-08-18 |
US20210104946A1 (en) | 2021-04-08 |
WO2019198360A1 (ja) | 2019-10-17 |
CN111183575A (zh) | 2020-05-19 |
CN111183575B (zh) | 2023-03-21 |
US20200389087A1 (en) | 2020-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6919766B2 (ja) | 力率改善制御回路 | |
US10158282B1 (en) | Switching power supply device | |
US9825540B2 (en) | Switching power supply apparatus | |
JP4210868B2 (ja) | スイッチング電源装置 | |
TWI542128B (zh) | 直流至直流轉換器系統及用於直流至直流轉換的方法 | |
JP6966001B2 (ja) | スイッチング電源装置の制御装置 | |
TW201946351A (zh) | 電源控制用半導體裝置以及開關電源裝置及其設計方法 | |
JP2001112242A (ja) | 変換器 | |
JP5195849B2 (ja) | Dc−dcコンバータ | |
JP7211018B2 (ja) | 電源制御装置 | |
JP2003259641A (ja) | 直流電圧変換回路 | |
JP2014099948A (ja) | スイッチング電源装置 | |
JP2010124573A (ja) | スイッチング電源装置、及びそれに用いる半導体装置 | |
KR100887102B1 (ko) | 듀얼모드 클럭 생성기 | |
JP2017028783A (ja) | スイッチング電源装置 | |
JP5857595B2 (ja) | ソフトスタート回路 | |
JP5184937B2 (ja) | スイッチング電源 | |
JP2010074895A (ja) | 電源装置 | |
JP6810150B2 (ja) | スイッチング電源装置および半導体装置 | |
JP5862312B2 (ja) | スイッチング電源 | |
JP5381027B2 (ja) | Dc−dcコンバータ | |
JP3334754B2 (ja) | スイッチング電源装置 | |
JPWO2008087951A1 (ja) | スイッチング電源 | |
US11509215B2 (en) | Power control apparatus and power control method with oscillation control | |
JP7543296B2 (ja) | スイッチング制御回路及びスイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210705 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6919766 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |