JP6333029B2 - 電源装置 - Google Patents

Description

この発明は、電源装置に関するものであり、特に力率改善（ＰＦＣ:Power Factor Correction）回路を備えた電源装置に関する。

従来から電源装置の入力部には、コンデンサインプット型の整流回路が用いられてきた。コンデンサインプット型では、商用電源からの交流電圧がダイオードブリッジ等の全波整流回路によって整流され、整流回路の出力電圧が平滑用コンデンサによって平坦化される。

コンデンサインプット型は、電源装置の回路構成が簡単になるという利点があるものの、力率が低下し、電源高調波電流を多く含むという欠点がある。そこで、近年、アクティブフィルタ回路（力率改善回路とも称する）を用いて力率を改善し、電源高調波電流を抑制することが一般的になりつつある。

たとえば、特開２００８−７９４７４号公報（特許文献１）は、全波整流回路の後段にアクティブフィルタ回路として昇圧チョッパが設けられた電源装置を開示する。この文献の電源装置では、上記の昇圧チョッパのスイッチングを制御するためにアナログ回路で構成された制御回路が設けられている。具体的に、この制御回路では、参照電圧と直流電圧（アクティブフィルタの出力電圧）との誤差に基準正弦波（整流回路の出力電圧）を乗算し、乗算結果を整流回路の出力電流と比較することによってスイッチング素子のデューティ比が決定される。

上記の制御回路の構成において、参照電圧と直流電圧との誤差を増幅する誤差増幅器の参照電圧の入力部にはソフトスタートのためにコンデンサが接続されることが多い。電源装置の起動時には、コンデンサが充電するまでの間、参照電圧が徐々に上昇するので、起動時の突入電流を抑制することができる。

特開２００４−２６０８７１号公報（特許文献２）は、アクティブフィルタ回路の制御回路がＣＰＵ（Central Processing Unit）を含むマイクロコンピュータによって構成された例を開示する。特にこの文献の電源装置では、交流電源電圧の１周期を所定数に等分割し、分割した各時点ごとに目標電圧と直流電圧との誤差に応じてＰＷＭ（Pulse Width Modulation）信号のデューティ比が補正される。

特開２０００−１１６１３４号公報（特許文献３）は、アクティブフィルタ回路として降圧チョッパが用いられている例を開示する。特にこの文献の電源装置では、交流電源電圧のオン／オフを検知するＡＣ電圧検知回路とソフトスタート回路とが設けられる。ＡＣ電圧検知回路が瞬時停電を含む電源遮断を検知した場合には、ソフトスタート回路は電源復帰時に、ＰＷＭ信号のデューティ比を徐々に上げるように動作する。

特開２００８−７９４７４号公報 特開２００４−２６０８７１号公報 特開２０００−１１６１３４号公報

上述した従来の電源装置のソフトスタート回路は、電源装置の起動時（ＰＦＣ制御の開始時）もしくは瞬時停電時に動作するものであり、入力される交流電源電圧の大きさ（ピーク値または実効値）が瞬時的に低下したり（ただし、０Ｖには達しない）、あるいは交流電源電圧の大きさが瞬時的に増加したりする場合に対応していない。このように交流電源電圧の大きさが瞬時的に変化した場合には、オーバーシュートによって出力直流電圧（力率改善回路の出力電圧）がインバータ装置に内蔵されている部品の耐電圧を超える可能性がある。

したがって、この発明の第１の目的は、ＰＦＣ制御を開始する際もしくは交流電源電圧の大きさが瞬時的に低下した場合に、力率改善回路の出力電圧のオーバーシュートを抑制することが可能な電源装置を提供することである。この発明の第２の目的は、交流電源電圧の大きさが瞬時的に増加した場合に、力率改善回路の出力電圧のオーバーシュートを抑制することが可能な電源装置を提供することである。

この発明は要約すれば電源装置であって、整流回路と、力率改善回路と、インバータ回路と、マイクロコンピュータとを備える。整流回路は、交流電源電圧を整流する。力率改善回路は、整流回路から出力された整流電流の波形を整形する。インバータ回路は、力率改善回路から出力された直流電圧を交流電圧に変換する。マイクロコンピュータは、力率改善回路およびインバータ回路の動作を制御する。マイクロコンピュータは、直流電圧が目標値に等しくなるように力率改善回路をフィードバック制御し、目標値と直流電圧との差が閾値電圧を超えるほど直流電圧が減少した場合には、目標値を現在の直流電圧に応じた値に低下させ、その後、目標値を徐々に元の値に戻す第１の特別制御を実行するように構成される。

好ましくは、マイクロコンピュータは、整流回路から出力された整流電圧の周期ごとに複数の位相で整流電圧の瞬時値を取得する。マイクロコンピュータは、取得した整流電圧の現在の瞬時値が、同位相の１周期前の瞬時値もしくは同位相の１周期前から所定周期前までの瞬時値の平均値に比べて閾値倍率を超えるほど増加した場合に、目標値を一時的に低下させる第２の特別制御を実行するように構成される。

上記の電源装置によれば、ＰＦＣ制御を開始する際もしくは交流電源電圧の大きさが瞬時的に増加した場合または減少した場合に、力率改善回路の出力電圧のオーバーシュートを抑制することが可能な電源装置を提供することができる。

実施の形態１による電源装置の構成を示す図である。 図１の電源装置の変形例を示す回路図である。 メモリに格納されている目標直流電圧の設定値について説明するための図である。 ＰＦＣ制御開始時におけるソフトスタート制御の手順を示すフローチャートである。 実施の形態１によるＰＦＣ制御の手順を示すフローチャートである。 実施の形態１の場合において、交流電源電圧と目標直流電圧および実働直流電圧との関係を示す図である。 整流回路の出力電圧の検出タイミングについて説明するための図である。 整流電圧の格納形式を説明するための図である。 実施の形態２によるＰＦＣ制御の手順を示すフローチャートである。 電源装置に設けられたゼロクロス検知部について説明するための図である。 実施の形態２の場合において、交流電源電圧と目標直流電圧および実働直流電圧との関係を示す図である。

以下、各実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。

＜実施の形態１＞
［電源装置の全体構成］
図１は、実施の形態１による電源装置の構成を示す図である。図２は、図１の電源装置の変形例を示す回路図である。図１および図２の電源装置２０は、たとえば、給湯器、空気調和機、および冷蔵庫などの冷凍機器において、圧縮機用の同期モータ（Ｍ）１２を駆動するために好適に用いることができる。

図１を参照して、電源装置２０は、全波整流回路２と、整流電圧検出部９と、整流電流検出部４と、力率改善（ＰＦＣ）回路１４と、平滑用コンデンサ７と、直流電圧検出部８と、インバータ回路１１と、電流検出アンプ部１０と、マイクロコンピュータ１３とを含む。

全波整流回路２は、単相交流電源１（電力系統など）から入力された単相の交流電源電圧Ｖａｃを全波整流する。図１の例では、全波整流回路２はダイオードブリッジによって構成される。

全波整流回路２の出力電圧および出力電流（以下、「整流電圧Ｖｒｅｃ」および「整流電流Ｉｒｅｃ」と称する）は、整流電圧検出部９および整流電流検出部４によってそれぞれ検出される。具体的に、整流電圧検出部９は、全波整流回路２の出力側（ＰＦＣ回路１４の入力側）の高電圧ノード１６Ｐと低電圧ノード１６Ｎとの間に設けられ、たとえば、抵抗分圧回路によって構成される。抵抗分圧回路の分圧電圧が、整流電圧Ｖｒｅｃの検出信号＜Ｖｒｅｃ＞としてマイクロコンピュータ１３に入力される。整流電流検出部４は、低電圧ノード１６Ｎとインバータ回路１１の入力側（ＰＦＣ回路１４の出力側）の低電圧ノード１７Ｎとの間の電源線に挿入された抵抗素子を含む。抵抗素子に生じた電圧は、電流検出アンプ部１０によって増幅された後、整流電流Ｉｒｅｃの検出信号＜Ｉｒｅｃ＞としてマイクロコンピュータ１３に入力される。

ＰＦＣ回路１４は、整流電流Ｉｒｅｃの波形が整流電圧Ｖｒｅｃの波形に比例した正弦波状（全波整流波形）になるように（すなわち、整流電流Ｉｒｅｃと整流電圧Ｖｒｅｃとが同位相になり、整流電流Ｉｒｅｃの瞬時値が整流電圧Ｖｒｅｃの瞬時値に比例するように）、整流電流Ｉｒｅｃの波形を整形するものである。これによって、電源装置２０に入力される交流電源電流Ｉａｃを、交流電源電圧Ｖａｃと同相の正弦波にすることができる。ＰＦＣ回路１４は、さらに、ＰＦＣ回路１４の出力電圧（インバータ回路１１の入力電圧）が目標直流電圧に等しくなるように制御する。ＰＦＣ回路１４のこれらの機能は、スイッチング素子５のスイッチングデューティ比（周期に対するオン時間の比率）を、マイクロコンピュータ１３から出力された制御信号Ｓｐｆｃによって制御することによって実現される。

図１の例では、ＰＦＣ回路１４は、いわゆる昇圧チョッパによって構成され、リアクトル３と、スイッチング素子５と、ダイオード６とを含む。リアクトル３およびダイオード６は、この並び順でＰＦＣ回路１４の入力側の高電圧ノード１６Ｐと、ＰＦＣ回路１４の出力側の高電圧ノード１７Ｐとの間に直列に接続される。スイッチング素子５は、リアクトル３とダイオード６との接続ノードと、ＰＦＣ回路１４の出力側の低電圧ノード１７Ｎとの間に接続される。スイッチング素子５として、図１に示されているＩＧＢＴ（Insulated Gate Bipolar Transistor）の他に、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、パワーバイポーラトランジスタなどを用いることができ、その種類は特に限定されない。

図２に示すように、リアクトル３Ａ、スイッチング素子５Ａ、およびダイオード６Ａからなる第１の昇圧チョッパと並列に、リアクトル３Ｂ、スイッチング素子５Ｂ、およびダイオード６Ｂからなる第２の昇圧チョッパを設けた構成としてもよい。図２の力率改善回路１４のスイッチング素子５Ａ，５Ｂのスイッチングデューティ比（単にデューティ比とも称する）は、マイクロコンピュータ１３から供給される制御信号ＳｐｆｃＡ，ＳｐｆｃＢによってそれぞれ制御される。

再び図１を参照して、ＰＦＣ回路１４の出力側（インバータ回路１１の入力側）の高電圧ノード１７Ｐと低電圧ノード１７Ｎ（接地ノードＧＮＤ)との間には、ＰＦＣ回路の出力電圧を平坦化する平滑用コンデンサ７と、平滑用コンデンサ７と並列に直流電圧検出部８とが設けられる。直流電圧検出部８は、抵抗分圧回路を含み、抵抗分圧回路による分圧電圧が直流電圧Ｖｄｃの検出信号＜Ｖｄｃ＞としてマイクロコンピュータ１３に入力される。

インバータ回路１１は、平滑用コンデンサ７によって平坦化された直流電圧Ｖｄｃを三相交流電圧に変換する。変換によって得られた三相交流電圧は、モータ１２のステータに供給される。インバータ回路１１は、たとえば、三相ブリッジインバータである。

マイクロコンピュータ１３は、ＣＰＵ、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、カウンタ、Ａ／Ｄ（Analog to Digital）変換器、入出力インターフェース回路などを内蔵する。ＲＯＭとしてフラッシュメモリを備えているのが望ましい。

マイクロコンピュータ１３は、上記のＰＦＣ回路１４およびインバータ回路１１を制御する制御部として機能する。具体的に、マイクロコンピュータ１３は、全波整流回路２の出力電圧（整流電圧Ｖｒｅｃ）および出力電流（整流電流Ｉｒｅｃ）、ならびにインバータ回路１１に入力される直流電圧Ｖｄｃに基づいて、ＰＷＭ（Pulse Width Modulation）制御方式の制御信号Ｓｐｆｃを生成する。ＰＦＣ回路１４に設けられたスイッチング素子５は、この制御信号Ｓｐｆｃに応答してオンまたはオフに切り替わる。

さらに、マイクロコンピュータ１３は、インバータ回路１１に入力される直流電圧Ｖｄｃおよび直流電流Ｉｄｃの検出信号＜Ｖｄｃ＞，＜Ｉｄｃ＞ならびにインバータ回路１１からモータ１２のいずれかの相に出力されるモータ電流の検出信号（図示省略）に基づいて、ＰＷＭ制御方式の制御信号Ｓｉｎｖを生成する。インバータ回路１１に含まれる各スイッチング素子は、この制御信号Ｓｉｎｖに応答してオンまたはオフに切り替わる。

以下、マイクロコンピュータ１３によるＰＦＣ制御についてさらに詳しく説明する。
［マイクロコンピュータによるＰＦＣ制御］
（１．概要）
ＰＦＣ制御において、マイクロコンピュータ１３は、予め定める周期ごとに（たとえば、ＰＷＭ制御信号Ｓｐｆｃのキャリア周期ごとに）整流電圧Ｖｒｅｃ、整流電流Ｉｒｅｃ、および直流電圧Ｖｄｃを検出する。そして、マイクロコンピュータ１３は、検出した整流電圧Ｖｒｅｃと整流電流Ｉｒｅｃとで位相および波形が一致するとともに、直流電圧Ｖｄｃが目標直流電圧に到達するように、スイッチングデューティ比ＤＲを算出する。マイクロコンピュータ１３は、算出したデューティ比ＤＲを有する制御信号ＳｐｆｃをＰＦＣ回路１４のスイッチング素子５に出力する。すなわち、マイクロコンピュータ１３の内部のメモリには、次式（１）のように、整流電圧Ｖｒｅｃ、整流電流Ｉｒｅｃ、および直流電圧Ｖｄｃの各検出値を引数とする関数ｆが保持されている。

ＤＲ＝ｆ［Ｖｒｅｃ、Ｉｒｅｃ、Ｖｄｃ］ …(1)
上記のスイッチングデューディ比は、キャリア周期毎に算出されたり、数キャリア周期毎に算出されたりすることが多い。一般的にはマイクロコンピュータの処理能力に応じて、デューティ比を計算する周期が設定される。この実施の形態では、キャリア周期とデューティ比の算出頻度とは可変とし、任意に設定できるようにしている。

なお、ＰＦＣ制御では、デューティ比を算出する毎にその時点で検出された直流電圧Ｖｄｃの値を使用すると、整流電流Ｉｒｅｃに歪みが発生しやすい。そこで、整流電圧Ｖｒｅｃの位相および波形と整流電流Ｉｒｅｃの位相および波形とをより一致させるため、デューティ比の算出に用いる直流電圧Ｖｄｃは、交流電源電圧Ｖａｃの１周期毎もしくは半周期毎の平均値を使用する。このため、交流電源電圧Ｖａｃの１周期もしくは半周期中において目標直流電圧も一定の値に設定される。ただし、後述するように直流電圧Ｖｄｃの検出値が急激に低下した場合には、目標直流電圧は一時的に低減される。

目標直流電圧の設定値は、予め決められて、マイクロコンピュータ１３内部のメモリに格納されている。以下では、メモリに格納されている予め決められた目標直流電圧の値をＶｄｃ＿ｓｅｔと記載する。

図３は、メモリに格納されている目標直流電圧の設定値について説明するための図である。目標直流電圧の設定値Ｖｄｃ＿ｓｅｔは、同期モータ１２の負荷によらず一定にしてもよいし、図３（Ａ）に示すように同期モータ１２の回転速度に応じて変更してもよいし、図３（Ｂ）に示すように整流電流Ｉｒｅｃの大きさ（交流電源電圧Ｖａｃのピーク値または実効値に等しい）に応じて変更してもよい。

さて、整流電圧Ｖｒｅｃの位相および波形と整流電流Ｉｒｅｃの位相および波形とを一致させるには、ＰＦＣ回路１４にある程度の昇圧能力を持たせるような目標直流電圧値の設定が必要である。すなわち、目標直流電圧値は、ＰＦＣ回路１４が無い場合の直流電圧値（平滑用コンデンサ７で平坦化された値）の３〜４倍程度に設定されるのが一般的である。たとえば、交流電源電圧Ｖａｃの実効値を１００Ｖとすると、目標直流電圧値は、２８０Ｖ〜４００Ｖ程度の範囲で設定されることが多い。

上記のように目標直流電圧が比較的高く設定されているので、ＰＦＣ制御が開始されたときには、実際に出力される直流電圧Ｖｄｃ（以下、実働直流電圧と称する）の値よりも目標直流電圧が大きくなる。このため、検出された整流電圧Ｖｒｅｃ、整流電流Ｉｒｅｃ、直流電圧Ｖｄｃの各値に基づいて算出されたスイッチングデューティ比をそのまま制御信号Ｓｒｅｃとして出力すると、急激に直流電圧値が増加して直流電圧がオーバーシュートしてしまう。このオーバーシュートによって、直流電圧値がインバータ回路１１を構成する各部品の耐電圧を超える可能性がある。

そこで、実施の形態１の電源装置２０は、ＰＦＣ制御の開始時（出力開始時）に、目標直流電圧の設定値Ｖｄｃ＿ｓｅｔに実働直流電圧を即座に追随させるのではなく、実働直流電圧を徐々に増加させることによって、追随するまでの時間を遅らせる制御、すなわち、ソフトスタート制御を行う。ソフトスタート制御を行うことによって実働直流電圧のオーバーシュートを抑えることができる。

上記のソフトスタート制御は、マイクロコンピュータを用いたソフトウェア制御によって実行される。以下では、まず、ＰＦＣ制御の開始時にソフトスタートを行うための制御手順について説明し、次にその制御手順を拡張して交流電源電圧Ｖａｃの大きさ（ピーク値または実効値）が急に低下した場合の制御手順について説明する。

なお、以下の制御手順では、目標直流電圧として２つのパラメータＶｄｃ＿ｓｅｔ、Ｖｄｃ＿ａｉｍを使用する。Ｖｄｃ＿ｓｅｔは、予め決められた目標直流電圧の設定値であり、マイクロコンピュータ１３のメモリに格納されている。Ｖｄｃ＿ａｉｍは、実際のＰＦＣ制御に使用される目標直流電圧値であり、通常時はＶｄｃ＿ｓｅｔに等しいが、ＰＦＣ制御の開始時および交流電源電圧Ｖａｃの大きさが急激に低下したときには、一時的にＶｄｃ＿ｓｅｔと異なる値に変更される。

（２．ＰＦＣ制御開始時のソフトスタート制御）
図４は、ＰＦＣ制御開始時におけるソフトスタート制御の手順を示すフローチャートである。図４の制御手順は、図１のマイクロコンピュータ１３のＣＰＵによって制御プログラムが実行されることによって実現される。

まず、ＣＰＵは、初回フラグＦｌｇ＿１ｓｔが“０”であるか否かを判定する（ステップＳ１００）。初回フラグＦｌｇ＿１ｓｔは、ＰＦＣ制御開始前には初期値として“０”に設定されている。ＰＦＣ制御の開始後、ソフトスタート制御が完了したときに、ＣＰＵは初回フラグＦｌｇ＿１ｓｔを“１”に変更する（ステップＳ１２５参照）。なお、ＰＦＣ制御の開始前には、図１のＰＦＣ回路１４のスイッチング素子５は常時オフの状態である。

さらに、ＰＦＣ制御を開始する際に（ステップＳ１００でＹＥＳ）、ＣＰＵは、カウント数を表す変数ｃが“０”であるか否かを判定する（ステップＳ１０５）。ソフトスタート制御の開始前には、変数ｃは初期値である０に設定されている。ソフトスタート制御の開始後は、変数ｃは１ずつ増加されて０より大きくなる（ステップＳ１２０を参照）。

ソフトスタート制御を開始する際に（ステップＳ１０５でＹＥＳ）、ＣＰＵは、パラメータ（Ｖｄｃ＿ｉｎｉ，Ｖｄｃ＿ｄｉｆｆ）の初期設定を行う（ステップＳ１１０）。具体的にＣＰＵは、ＰＦＣ制御開始直前における実働直流電圧の検出値Ｖｄｃ＿ａｃｔｕａｌを初期直流電圧Ｖｄｃ＿ｉｎｉとしてメモリに記憶する。さらに、ＣＰＵは、目標直流電圧の設定値Ｖｄｃ＿ｓｅｔと初期直流電圧Ｖｄｃ＿ｉｎｉとの差分Ｖｄｃ＿ｄｉｆｆを次式（２）に従って算出し、算出した差分Ｖｄｃ＿ｄｉｆｆをメモリに記憶する。

Vdc_diff＝Vdc_set−Vdc_ini …(2)
既に説明したようにＰＦＣ制御開始時点では（ステップＳ１００でＹＥＳ）、実働直流電圧の検出値Ｖｄｃ＿ａｃｔｕａｌよりも目標直流電圧の設定値（Ｖｄｃ＿ｓｅｔ）の方がかなり大きくなる。そこで、ＣＰＵは、ソフトスタート制御では、実際の制御に用いる目標直流電圧Ｖｄｃ＿ａｉｍを予め定められた目標値Ｖｄｃ＿ｓｅｔよりも低く（具体的には初期直流電圧Ｖｄｃ＿ｉｎｉに等しく）設定し、カウント数（変数ｃ）が目標到達回数ＣＮＴに達するまでの間（ステップＳ１１５でＮＯの間）、Ｖｄｃ＿ａｉｍを徐々に増加させて元の設定値Ｖｄｃ＿ｓｅｔに戻すようにする。言い換えると、カウント数（変数ｃ）が目標到達回数ＣＮＴに達するまでの間、実働直流電圧Ｖｄｃが目標直流電圧の設定値Ｖｄｃ＿ｓｅｔに到達するのを遅延させることになる。

具体的に、ＣＰＵは、ソフトスタート制御の際に、次式（３）に従って目標直流電圧Ｖｄｃ＿ａｉｍを算出する（ステップＳ１２０）。目標直流電圧を算出する度に、変数ｃは１ずつ増加される（ステップＳ１２０）。

Vdc_aim＝Vdc_ini＋Vdc_diff×c／CNT …(3)
カウント数（変数ｃ）が目標到達回数ＣＮＴに達すると（ステップＳ１１５でＹＥＳ）、Ｖｄｃ＿ａｉｍはＶｄｃ＿ｓｅｔに等しくなる。このとき、ＣＰＵは、初回フラグＦｌｇ＿１ｓｔを“１”に変更することによって、ソフトスタート制御を終了する（ステップＳ１２５）。ソフトスタート制御の終了後は、ＣＰＵは、実際の制御に用いる目標直流電圧Ｖｄｃ＿ａｉｍを予め定められた目標値Ｖｄｃ＿ｓｅｔに等しく設定する（ステップＳ１３０）。

上記のソフトスタート制御において、目標到達回数ＣＮＴの値は変更することが可能である。さらには、上記のステップＳ１００〜Ｓ１３０で表わされる一連の手順の繰り返し頻度も任意に設定することが可能である。

たとえば、１ｍｓ（１ミリ秒）毎に図４のステップＳ１００〜Ｓ１３０で表わされる一連の手順を実行するように設定するとともに、目標到達回数ＣＮＴを２０００に設定したとする。そうすると、１ｍｓ毎にＶｄｃ＿ｄｉｆｆ／２０００ずつ、実働直流電圧が目標直流電圧値の設定値Ｖｄｃ＿ｓｅｔに近づき、２０００ｍｓ後に実働直流電圧が目標直流電圧の設定値Ｖｄｃ＿ｓｅｔに到達する。目標到達回数ＣＮＴを変更することによって、実働直流電圧が目標直流電圧の設定値Ｖｄｃ＿ｓｅｔに到達するまでの遅延時間を変更することが可能である。

なお、カウント数（変数ｃ）が目標到達回数ＣＮＴに到達した後（すなわち、ソフトスタート制御の終了後）は、初回フラグＦｌｇ＿１ｓｔが“１”にセットされるため（ステップＳ１２５）、図４のステップＳ１００では常にＮＯに判定される。したがって、ソフトスタート制御の終了後は、ステップＳ１００以外の判定は行われずに、目標直流電圧Ｖｄｃ＿ａｉｍに予め設定された目標値Ｖｄｃ＿ｓｅｔを代入するステップＳ１３０がすぐに実行される。

（３．交流電源電圧の大きさが瞬時的に低下した場合）
ＰＦＣ制御の開始時のみに上記ソフトスタート制御を行った場合には、たとえば交流電源電圧が瞬時的に低下した場合にＰＦＣ制御の開始時と同様に直流電圧がオーバーシュートしてしまう可能性がある。この結果、実働直流電圧がインバータ回路１１に内蔵されている部品の耐圧を超える可能性がある。

上記の理由から、実施の形態１による電源装置２０では、ＰＦＣ制御の開始後も実働直流電圧が目標直流電圧よりも大きく低下した場合に、ＰＦＣを開始する際と同様のソフトスタート制御が行われる。以下、図１のブロック図と図５のフローチャートとを参照して詳しく説明する。

図５は、実施の形態１によるＰＦＣ制御の手順を示すフローチャートである。図５の制御手順は、図１のマイクロコンピュータ１３のＣＰＵによって制御プログラムが実行されることによって実現される。

図５に示すＰＦＣ制御の手順では、図４の初回フラグＦｌｇ＿１ｓｔに代えて、ソフトスタートフラグＦｌｇ＿ｓｏｆｔが用いられる。ソフトスタートフラグＦｌｇ＿ｓｏｆｔは、ソフトスタート制御の実行中は０であり、ソフトスタート制御を行っていないときは１である。直流電圧の目標値Ｖｄｃ＿ａｉｍおよび設定値Ｖｄｃ＿ｓｅｔの定義は図４の場合と同じである。初期状態（ＰＦＣ制御を開始する前）では、直流電圧の目標値Ｖｄｃ＿ａｉｍは予め設定された値Ｖｄｃ＿ｓｅｔ（たとえば、図３を参照）に等しく設定されている。

図５に示すように、まず、ＣＰＵは、直流電圧検出部８によって検出された実働直流電圧Ｖｄｃ＿ａｃｔｕａｌが、直流電圧の目標値Ｖｄｃ＿ａｉｍよりも許容電圧差Ｖｄｃ＿ｓａを超えて低下しているか否かを判定する（ステップＳ２００）。すなわち、ＣＰＵは、次式（４）が満たされているか否かを確認する。

(Vdc_aim−Vdc_actual)＞Vdc_sa …(4)
既に説明したようにＰＦＣ制御の開始時には上式（４）の条件が満たされている。さらに、交流電源電圧Ｖａｃが瞬時的に低下した場合にも上式（４）の条件が満たされている。ＣＰＵは、上式（４）の条件が満たされている場合には、ソフトスタートフラグＦｌｇ＿ｓｏｆｔおよび変数ｃをそれぞれ０に初期化する（ステップＳ２０５）。

ソフトスタートフラグＦｌｇ＿ｓｏｆｔが０の場合（ステップＳ２１０でＹＥＳ）の動作、すなわちソフトスタート制御の動作（ステップＳ２１５〜Ｓ２３５）は、図４のステップＳ１０５〜Ｓ１２５と同様であるので詳しい説明を繰り返さない。変数ｃが目標到達回数ＣＮＴに到達すると（ステップＳ２２５でＹＥＳ）、ＣＰＵは、ソフトスタートフラグＦｌｇ＿ｓｏｆｔを１に設定してソフトスタート制御を終了する（ステップＳ２３５）。

なお、ソフトスタート制御が終了した後は、上式（４）が満たされない限り（すなわち、ステップＳ２００でＹＥＳとならない限り）、ソフトスタートフラグＦｌｇ＿ｓｏｆｔは“１”が維持されるので、ステップＳ２１０はＮＯと判定される。したがって、ソフトスタート制御の終了後は、ステップＳ２００およびステップＳ２１０以外の判定は行われずに、目標直流電圧Ｖｄｃ＿ａｉｍに予め設定された目標値Ｖｄｃ＿ｓｅｔを代入するステップＳ２４０がすぐに実行される。

［ＰＦＣ制御の具体例］
図６は、実施の形態１の場合において、交流電源電圧と目標直流電圧および実働直流電圧との関係を示す図である。図６（Ａ）はソフトスタート制御が無しの場合を示し、図６（Ｂ）はソフトスタート制御が有りの場合を示す。図６（Ａ）および（Ｂ）において、目標直流電圧Ｖｄｃ＿ａｉｍは破線で示され、図１の直流電圧検出部８で検出された直流電圧の値Ｖｄｃ＿ａｃｔｕａｌ（実働直流電圧）は実線で示されている。交流電源電圧Ｖａｃはピーク値（振幅）のみが示されている。

図６（Ａ）を参照して、ＰＦＣ制御が開始される時刻ｔ１より前では、図１の直流電圧検出部８で検出された直流電圧の値Ｖｄｃ＿ａｃｔｕａｌ（実働直流電圧）は、目標直流電圧Ｖｄｃ＿ａｉｍよりも小さい。ソフトスタート制御を行わない場合には、実際の目標直流電圧Ｖｄｃ＿ａｉｍは、予め定められた目標直流電圧の設定値Ｖｄｃ＿ｓｅｔに常に等しい。このため、時刻ｔ１でＰＦＣ制御が開始されると、実働直流電圧Ｖｄｃ＿ａｃｔｕａｌが急激に増加してオーバーシュートする。

時刻ｔ３に交流電源電圧Ｖａｃの振幅が瞬時的に低下する。これによって、実働直流電圧Ｖｄｃ＿ａｃｔｕａｌの波形には、アンダーシュートおよびオーバーシュートが発生する。交流電源電圧Ｖａｃの振幅は、時刻ｔ５までの間で緩やかに増加し元の振幅に戻る。

図６（Ｂ）を参照して、ソフトスタート制御を行う場合には、ＰＦＣ制御が開始される時刻ｔ１において、ＣＰＵは、目標直流電圧Ｖｄｃ＿ａｉｍを現時点の実働直流電圧Ｖｄｃ＿ａｃｔｕａｌに等しく、すなわち、Ｖｄｃ＿ｉｎｉに等しく設定する（図５のステップＳ２３０でｃ＝０の場合）。ＣＰＵは、時刻ｔ１から時刻ｔ２までの間（すなわち、変数ｃが目標到達回数ＣＮＴに達するまでの間）、目標直流電圧Ｖｄｃ＿ａｉｍを予め定められた目標電圧設定値Ｖｄｃ＿ｓｅｔまで徐々に増加させる（ステップＳ２３０）。これによって、実働直流電圧Ｖｄｃ＿ａｃｔｕａｌのオーバーシュートを防止することができる。

次に、時刻ｔ３において交流電源電圧Ｖａｃの振幅が瞬時的に低下すると、実働直流電圧Ｖｄｃ＿ａｃｔｕａｌも急激に低下する。この結果、前述の式（４）の関係が満たされるようになるので、ＣＰＵは、目標直流電圧Ｖｄｃ＿ａｉｍを現時点の実働直流電圧Ｖｄｃ＿ａｃｔｕａｌに等しく、すなわち、Ｖｄｃ＿ｉｎｉに等しく設定する（図５のステップＳ２３０でｃ＝０の場合）。ＣＰＵは、時刻ｔ３から時刻ｔ４までの間（すなわち、変数ｃが目標到達回数ＣＮＴに達するまでの間）、目標直流電圧Ｖｄｃ＿ａｉｍを予め定められた目標電圧設定値Ｖｄｃ＿ｓｅｔまで徐々に増加させる（ステップＳ２３０）。これによって、実働直流電圧Ｖｄｃ＿ａｃｔｕａｌのオーバーシュートを防止することができる。

［実施の形態１の効果］
実施の形態１の電源装置によれば、マイクロコンピュータによるソフトウェア制御でＰＦＣ回路の動作を制御するので、アナログ回路で構成された制御回路に比べて、電気素子点数を削減することができ、電装基板の実装スペースを減少させることができる。さらに、ソフトウェア制御であるので、ＰＷＭ信号のデューティ比の設定変更を容易に行うことができる。

さらに、実施の形態１の電源装置によれば、実働直流電圧を目標直流電圧まで徐々に到達させる（すわなち、到達時間を遅延させる）ソフトスタート制御を、ＰＦＣ制御開始時だけでなく、ＰＦＣ制御開始後に実働直流電圧が目標直流電圧に比べて急に低下した場合にも行う。たとえば、交流電源電圧の大きさが瞬時的に減少した場合には、実働直流電圧が目標直流電圧に比べて急に低下する。ソフトスタート制御を行うことによって、ＰＷＭ信号のデューティ比の急激な変化を防止することできるので、実働直流電圧のオーバーシュートを抑制することができる。

さらに、実施の形態１の電源装置は、交流電源電圧に瞬時的な低下があっても安定して動作させることができるので、交流電源電圧が不安定な地域でも使用することができる。これまでオーバーシュートを考慮して選定していた部品の耐圧を低減してコストダウンを図ることができるので、より安価な電源装置を提供することが可能になる。

＜実施の形態２＞
実施の形態２の電源装置は、交流電源電圧の振幅が低下した後に元の振幅に復帰した場合、もしくは交流電源電圧の振幅が瞬時的に増加した場合の制御に関するものである。これらの場合、交流電源電圧の振幅が増加する直前の状態でＰＦＣ回路がある程度の昇圧能力を有しているので、その状態で交流電源電圧が増加すると、ＰＦＣ回路の昇圧能力が高すぎるせいでＰＦＣ回路の出力直流電圧がオーバーシュートしてしまう。実施の形態２の電源装置は、上記の場合に直流電圧のオーバーシュートを抑制するものである。以下、図面を参照して具体的に説明する。

［ＰＦＣ制御の概要］
図７は、整流回路の出力電圧の検出タイミングについて説明するための図である。図１で説明したように、マイクロコンピュータ１３は、整流電圧Ｖｒｅｃの検出値、整流電流Ｉｒｅｃの検出値、および直流電圧Ｖｄｃの検出値を所定期間毎に取得している。図７に示すように、整流電圧Ｖｒｅｃの検出値は、交流電源電圧Ｖａｃのゼロクロス点（このとき、整流電圧Ｖｒｅｃもゼロになる）を基準として、同一位相ごとにマイクロコンピュータ１３の内蔵メモリに格納される。

図８は、整流電圧の格納形式を説明するための図である。図８に示すように、整流電圧Ｖｒｅｃの検出値は、位相を表すテーブル番号（Table No.）に対応付けてマイクロコンピュータ１３の内蔵メモリに格納される。図８では、整流電圧Ｖｒｅｃの１周期前（すなわち、交流電源電圧Ｖａｃの半周期前）の検出値のみがメモリに格納される例が示されているが、所定周期前までの複数の検出値を各位相ごとにメモリに格納するようにしてもよい。

図１のマイクロコンピュータ１３のＣＰＵは、テーブル番号ごとに（すなわち、位相ごとに）テーブルに保持された過去の整流電圧Ｖｒｅｃ（瞬時値）の検出値Ｖｒｅｃ＿ｏｌｄと今回取得した現在の整流電圧Ｖｒｅｃ（瞬時値）の検出値Ｖｒｅｃ＿ｎｅｗとを比較する。この場合、過去の整流電圧Ｖｒｅｃの検出値Ｖｒｅｃ＿ｏｌｄは、１周期前の同位相の検出値でもよいし、複数周期（１周期前から所定周期前まで）に亘って検出された同位相における値の平均値でもよい。比較の結果、今回取得した整流電圧の検出値Ｖｒｅｃ＿ｎｅｗが、前回までに取得された整流電圧の検出値Ｖｒｅｃ＿ｏｌｄよりも閾値Ｖｒｅｃ＿ｔｈを超える増加率で増加している場合、すなわち、下式（５）が満たされる場合には、ＣＰＵは、目標直流電圧Ｖｄｃ＿ａｉｍを一時的に低下させる制御を行う。

Vrec_new＞Vrec_old×(1＋Vrec_th) …(5)
ここで、閾値Ｖｒｅｃ＿ｔｈは、一例として、２０％（０．２）に設定される（この値は任意の値に変更可能である）。言い換えると、整流電圧Ｖｒｅｃの増加倍率の閾値（１＋Ｖｒｅｃ＿ｔｈ）は１２０％（１．２）である。目標直流電圧Ｖｄｃ＿ａｉｍの低減率は、たとえば、Ｖｒｅｃ＿ｔｈに等しく設定してもよいし、整流電圧Ｖｒｅｃの増加率に等しく設定してもよい。すなわち、上式（５）が満たされた場合、目標直流電圧Ｖｄｃ＿ａｉｍは、以下の式（６）または式（７）を満たすように変更される。

Vdc_aim＝Vdc_set×(1−Vrec_th) …(6)
Vdc_aim＝Vdc_set×(1−(Vrec_new−Vrec_old)／Vrec_old) …(7)
通常、目標直流電圧Ｖｄｃ＿ａｉｍは、交流電源電圧Ｖａｃの１周期もしくは半周期の間（ゼロクロス点から次のゼロクロス点までを半周期とする）一定値に維持されているが、上記の目標直流電圧Ｖｄｃ＿ａｉｍの設定変更は、交流電源電圧Ｖａｃの１周期または半周期の途中でも可能である。ただし、１周期または半周期の途中で目標直流電圧Ｖｄｃ＿ａｉｍを変更した場合には、その１周期または半周期の間は目標直流電圧Ｖｄｃ＿ａｉｍを一定値に保つようにする。

上記の制御では、現在の整流電流（瞬時値）の検出値Ｖｒｅｃ＿ｎｅｗが、前回までの同位相の整流電流（瞬時値）の検出値Ｖｒｅｃ＿ｏｌｄに対して一度でも閾値Ｖｒｅｃ＿ｔｈを超える増加割合で増加した場合に、目標直流電圧Ｖｄｃ＿ａｉｍを低下させる制御を行うとした。これに対して、ノイズの影響を避けるため、所定回数連続して（すなわち、連続する所定数の位相で）現在の整流電流の検出値Ｖｒｅｃ＿ｎｅｗが閾値Ｖｒｅｃ＿ｔｈを超える増加率で増加した場合に、目標直流電圧Ｖｄｃ＿ａｉｍを低減させる制御を行うようにしてもよい。上記の所定回数は、任意の値に設定可能である。

なお、同期モータがある程度高い回転速度で動作している場合は、実働直流電圧Ｖｄｃが低下しすぎると脱調等の異常が発生する可能性があるので、あまりに低い目標直流電圧Ｖｄｃ＿ａｉｍを設定することは望ましくない。そのため、同期モータが安全に動作し続けることができる直流電圧の下限値を回転速度に応じて予め実験などで確認し、確認した下限値をマイクロコンピュータのメモリに格納しておくのが望ましい。この場合、整流電圧Ｖａｃの瞬時値が１周期前までの同位相の値に比べて閾値倍率を超えるほど増加した場合には、目標直流電圧Ｖｄｃ＿ａｉｍを上記の下限値に設定してもよいし、上式（６）または（７）に従って計算した結果が上記の下限値より小さくなっている場合に、目標直流電圧Ｖｄｃ＿ａｉｍを上記の下限値に設定するようにしてもよい。

このように整流電圧Ｖｒｅｃの瞬時値が瞬間的に増加した場合に目標直流電圧Ｖｄｃ＿ａｉｍを低減させる制御（以下、「目標電圧低減制御」と称する）を行うことによって、ＰＦＣ回路から出力される実働直流電圧のオーバーシュートを抑えることができる。

目標直流電圧Ｖｄｃ＿ａｉｍを低下させた場合、実働直流電圧Ｖｄｃは低下させた目標直流電圧Ｖｄｃ＿ａｉｍまで徐々に低下する。ＣＰＵは、実働直流電圧Ｖｄｃが目標直流電圧Ｖｄｃ＿ａｉｍに到達したか否かの判定を行い、実働直流電圧Ｖｄｃが目標直流電圧Ｖｄｃ＿ａｉｍに到達したときに、目標直流電圧Ｖｄｃ＿ａｉｍを元の目標直流電圧の設定値Ｖｄｃ＿ｓｅｔ（図３を参照）に戻す制御を行う。この場合、ＣＰＵは、実施の形態１で説明したように、目標直流電圧Ｖｄｃ＿ａｉｍをその設定値Ｖｄｃ＿ｓｅｔまで徐々に増加させるソフトスタート制御を行う。

［ＰＦＣ制御の詳細］
図９は、実施の形態２によるＰＦＣ制御の手順を示すフローチャートである。以下、図１および図９を参照して、ＰＦＣ制御手順について説明する。以下の説明では、前述の式（６）および（７）における閾値Ｖｒｅｃ＿ｔｈを２０％（０．２）としている。前述したように閾値Ｖｒｅｃ＿ｔｈは２０％（０．２）に限らず任意の値に設定可能である。

まず、ＣＰＵは、図７および図８で説明したテーブル番号（Table No.）が０にリセットされているか、すなわち、整流電圧Ｖｒｅｃの位相が０に戻っているか否かを判定する（ステップＳ３００）。たとえば、交流電源電圧Ｖａｃのゼロクロス点を位相０に定義する。

図１０は、電源装置に設けられたゼロクロス検知部について説明するための図である。図１０を参照して、ゼロクロス検知部１５は、交流電源１の電圧瞬時値を連続的に検出し、交流電源電圧Ｖａｃの瞬時値の符号が変化したときに、ゼロクロスを検知したことをマイクロコンピュータ１３のＣＰＵに通知する。ＣＰＵは、交流電源電圧Ｖａｃのゼロクロス検出の通知を受けたときに、整流電圧Ｖｒｅｃを格納するためのテーブルのテーブル番号を０にリセットする。なお、ゼロクロス検知部１５での検知に代えて、検出した整流電圧Ｖｒｅｃが最も小さい値になったときにテーブル番号を０にリセットするようにしてもよい。

再び図９を参照して、テーブル番号（Table No.）が０にリセットされたとき（ステップＳ３００でＹＥＳ）、すなわち、整流電圧Ｖｒｅｃの位相が０に戻ったとき、ＣＰＵは、変更許可フラグＦｌｇ＿ｃｈａｎｇｅを０に設定する（ステップＳ３０５）。変更許可フラグＦｌｇ＿ｃｈａｎｇｅは、整流電圧Ｖｒｅｃの１周期（交流電源電圧Ｖａｃの半周期）の間で１回のみ目標直流電圧を変更可能にするために設けられている。変更許可フラグＦｌｇ＿ｃｈａｎｇｅが０の場合に、目標直流電圧Ｖｄｃ＿ａｉｍの変更が可能である。

次に、ＣＰＵは、変更許可フラグＦｌｇ＿ｃｈａｎｇｅが０であり、かつ、目標電圧低減フラグＦｌｇ＿ｄｅｃｒが０であるか否かを判定する（ステップＳ３１０）。目標電圧低減フラグＦｌｇ＿ｄｅｃｒは、初期状態では０であり、目標電圧低減制御を行っている間は１に設定される。したがって、目標電圧低減制御の実行中（Ｆｌｇ＿ｄｅｃｒ＝１）もしくは目標電圧低減制御の終了直後でテーブル番号がリセットされるまでの間（Ｆｌｇ＿ｃｈａｎｇｅ＝１）は、上記のステップＳ３１０はＮＯと判定される。逆に、ステップＳ３１０でＹＥＳの場合は、現在の整流電圧Ｖｒｅｃの周期内で目標電圧低減制御が未だ行われていないことを意味している。

ステップＳ３１０でＹＥＳと判定された場合には、ＣＰＵは、検出された現在の整流電圧Ｖｒｅｃ＿ｎｅｗ［ｉ］と同位相（すなわち、同じテーブル番号ｉ）の過去の整流電圧Ｖｒｅｃ＿ｏｌｄ［ｉ］とを比較し、前者が後者の１．２倍を超えて増加しているか否か、すなわち前述の式（５）の関係（ただし、Ｖｒｅｃ＿ｔｈ＝０．２）が満たされているか否かを判定する（ステップＳ３１５）。この結果、前述の式（５）の関係が満たされている場合には（ステップＳ３１５でＹＥＳ）、ＣＰＵは、前述の式（６）に従って、目標直流電圧Ｖｄｃ＿ａｉｍを設定値Ｖｄｃ＿ｓｅｔの０．８倍まで低減し、変更許可フラグＦｌｇ＿ｃｈａｎｇｅおよび目標電圧低減フラグＦｌｇ＿ｄｅｃｒを両方とも１に変更する（ステップＳ３２０）。変更許可フラグＦｌｇ＿ｃｈａｎｇｅを１に設定することによって、目標電圧低減制御の終了後、同一周期内で目標直流電圧Ｖｄｃ＿ａｉｍを再度変更すること（ステップＳ３２０）を禁止することができる。

目標電圧低減制御の実行中（Ｆｌｇ＿ｄｅｃｒ＝１）の間、ＣＰＵは、実働直流電圧の検出値Ｖｄｃ＿ａｃｔｕａｌが、低減された目標直流電圧Ｖｄｃ＿ａｉｍに等しくなったか否かを判定する（ステップＳ３２５）。

実働直流電圧の検出値Ｖｄｃ＿ａｃｔｕａｌが目標直流電圧Ｖｄｃ＿ａｉｍに等しくなった場合には（ステップＳ３２５でＹＥＳ）、ＣＰＵは、目標直流電圧Ｖｄｃ＿ａｉｍを元の設定値Ｖｄｃ＿ｓｅｔに戻すとともに、目標電圧低減フラグＦｌｇ＿ｄｅｃｒを０に戻すことによって目標電圧低減制御を終了する（ステップＳ３３０）。この際、ＣＰＵは、ソフトスタートフラグＦｌｇ＿ｓｏｆｔを０に設定し、変数ｃを０に設定することにより（ステップＳ３３０）、図５で説明したソフトスタート制御（ステップＳ２００からＳ２４０まで）を実行する（ステップＳ３４０）。ソフトスタート制御を実行することによって、目標直流電圧Ｖｄｃ＿ａｉｍを元の設定値Ｖｄｃ＿ｓｅｔに戻した際の実働直流電圧Ｖｄｃのオーバーシュートを防止することができる。

なお、目標電圧低減制御の実行中（Ｆｌｇ＿ｄｅｃｒ＝１）には（ステップＳ３３５でＮＯ）、目標直流電圧Ｖｄｃ＿ａｉｍをその設定値Ｖｄｃ＿ｓｅｔよりも低下した値に維持する必要があるので、図５のフロー（ステップＳ２００〜Ｓ２４０）は実行されない。

［ＰＦＣ制御の具体例］
図１１は、実施の形態２の場合において、交流電源電圧と目標直流電圧および実働直流電圧との関係を示す図である。図１１（Ａ）はソフトスタート制御も目標電圧低減制御も行われない場合を示し、図１１（Ｂ）はソフトスタート制御および目標電圧低減制御が行わるれる場合を示す。図１１（Ａ）および（Ｂ）において、目標直流電圧Ｖｄｃ＿ａｉｍは破線で示され、実働直流電圧の検出値Ｖｄｃ＿ａｃｔｕａｌは実線で示されている。交流電源電圧Ｖａｃはピーク値（振幅）のみが示されている。

図１１（Ａ）を参照して、ソフトスタート制御も目標電圧低減制御も行われない場合は、目標直流電圧Ｖｄｃ＿ａｉｍは設定値Ｖｄｃ＿ｓｅｔに等しく一定値に維持される。図１１（Ａ）に示すように交流電源電圧Ｖａｃの振幅が、時刻ｔ１から時刻ｔ２までの間で緩やかに減少し、時刻ｔ２で瞬間的に元の振幅に戻った場合、実働直流電圧Ｖｄｃ＿ａｃｔｕａｌは時刻ｔ２においてオーバーシュートする。

一方、図１１（Ｂ）を参照して、ソフトスタート制御および目標電圧低減制御を実行する場合は、時刻ｔ３において交流電源電圧Ｖａｃの振幅が元の振幅に戻ると、目標直流電圧Ｖｄｃ＿ａｉｍの値は、前述の式（６）に従って所定の割合だけ低減する。その後、時刻ｔ３において実働直流電圧Ｖｄｃ＿ａｃｔｕａｌが目標直流電圧Ｖｄｃ＿ａｉｍに等しくなると、時刻ｔ３から時刻ｔ４までの間でソフトスタート制御が実行される。すなわち、目標直流電圧Ｖｄｃ＿ａｉｍを元の設定値Ｖｄｃ＿ｓｅｔに徐々に戻すことによって、実働直流電圧Ｖｄｃ＿ａｃｔｕａｌを目標直流電圧の設定値Ｖｄｃ＿ｓｅｔに徐々に近づける。

［実施の形態２の効果］
上記のとおり、実施の形態２の電源装置によれば、交流電源電圧の振幅が低下した後に元の振幅に急に復帰した場合もしくは交流電源電圧が瞬時的に増加した場合に、ＰＦＣ回路の出力直流電圧のオーバーシュートを防止することができる。

＜実施の形態３＞
実施の形態３では、実施の形態１で説明したソフトスタート制御の実行中に、実施の形態２で説明したような整流電圧Ｖｒｅｃの瞬時的な増加を検出した場合の制御について説明する。この場合は、実施の形態２で説明したような目標電圧低減制御は実行されない。具体的に図９のフローチャートでは、ステップＳ３１０においてソフトスタートフラグＦｌｇ＿ｓｏｆｔが１に等しいか否かがさらに判定され、ソフトスタートフラグＦｌｇ＿ｓｏｆｔが１の場合（ソフトスタート制御の実行中）は（ステップＳ３１０でＮＯ）、ステップＳ３１５およびステップＳ３２０は実行されない。以下、このような制御を行う理由について説明する。

ＰＦＣ制御仕様として、数十ミリ秒以上電源が停止した場合はＰＦＣ制御を停止させる制御仕様が一般的である。このため、電源電圧の瞬断が発生してもＰＦＣ制御が動作し続ける場合は、電源の停止時間は数十ミリ秒以下であることが多い。

一方、ソフトスタート制御では、電源の瞬断により目標直流電圧Ｖｄｃ＿ａｉｍと実働直流電圧Ｖｄｃ＿ａｃｔｕａｌとに差が発生した場合、実働直流電圧を目標直流電圧の設定値Ｖｄｃ＿ｓｅｔに到達させるまでの時間を数百ミリ秒〜数千ミリ秒に設定することが想定されている。

ここで、数ミリ秒から数十ミリ秒間の瞬停後すぐに電源が復帰したとしても、この電源復帰のタイミングは実働直流電圧を目標直流電圧へ近づける過程の前半であると考えられる。たとえば、１０００ミリ秒かけて実働直流電圧が目標直流電圧の設定値Ｖｄｃ＿ｓｅｔへ到達するように制御する仕様である場合、１０ミリ秒間の電源瞬断後に電源電圧が復帰するタイミングは、１０００ミリ秒の期間の最初の１／１００である。このタイミングでは、目標直流電圧Ｖｄｃ＿ａｉｍは実働直流電圧Ｖｄｃ＿ａｃｔｕａｌよりもかなり低く設定されることになるので、目標直流電圧Ｖｄｃ＿ａｉｍを再度低く設定し直す必要なく、実働直流電圧がオーバーシュートする可能性も低い。したがって、上述したように、ソフトスタート制御の実行中には、目標電圧低減制御は実行されない。

＜付記＞
以下、上記の各実施の形態に記載した内容の一部を列挙する。

［１］ 一実施の形態による電源装置（２０）は、整流回路（２）と、力率改善回路（１４）と、インバータ回路（１１）と、マイクロコンピュータ（１３）とを備える。整流回路（２）は、交流電源電圧（Ｖａｃ）を整流する。力率改善回路（１４）は、整流回路（２）から出力された整流電流（Ｉｒｅｃ）の波形を整形する。インバータ回路（１１）は、力率改善回路（１４）から出力された直流電圧（Ｖｄｃ）を交流電圧に変換する。マイクロコンピュータ（１３）は、力率改善回路（１４）およびインバータ回路（１１）の動作を制御する。マイクロコンピュータ（１３）は、直流電圧（Ｖｄｃ）が目標値（Ｖｄｃ＿ａｉｍ）に等しくなるように力率改善回路（１４）をフィードバック制御し、目標値（Ｖｄｃ＿ａｉｍ）と直流電圧（Ｖｄｃ）との差が閾値電圧（Ｖｄｃ＿ｓａ）を超えるほど直流電圧（Ｖｄｃ）が減少した場合には、目標値（Ｖｄｃ＿ａｉｍ）を現在の直流電圧（Ｖｄｃ）に応じた値に低下させ、その後、目標値（Ｖｄｃ＿ａｉｍ）を徐々に元の値に戻す第１の特別制御を実行するように構成される。

ＰＦＣ制御を開始する際もしくは交流電源電圧（Ｖａｃ）の大きさが瞬時的に低下した場合には、現在の直流電圧（Ｖｄｃ）が目標値（Ｖｄｃ＿ａｉｍ）に比べて大きく低下する。この場合、上記のように目標値を現在の直流電圧に応じた値に低下させ、その後、目標値を徐々に元の値に戻す第１の特別制御（ソフトスタート制御）を実行することによって、直流電圧のオーバーシュートを防止することができる。

［２］ 上記［１］の電源装置（２０）において、マイクロコンピュータ（１３）は、整流回路（２）から出力された整流電圧（Ｖｒｅｃ）の周期ごとに複数の位相で整流電圧（Ｖｒｅｃ）の瞬時値を取得する。マイクロコンピュータ（１３）は、取得した整流電圧の現在の瞬時値（Ｖｒｅｃ＿ｎｅｗ［ｉ］）が、同位相の１周期前の瞬時値（Ｖｒｅｃ＿ｏｌｄ［ｉ］）もしくは同位相の１周期前から所定周期前までの瞬時値の平均値に比べて、閾値倍率（１＋Ｖｒｅｃ＿ｔｈ）を超えるほど増加した場合に、目標値を一時的に低下させる第２の特別制御を実行するように構成される。

交流電源電圧（Ｖａｃ）の振幅が低下した後に元の振幅に急に復帰した場合もしくは交流電源電圧（Ｖａｃ）が瞬時的に増加した場合にも、直流電圧（Ｖｄｃ）がオーバーシュートする可能性がある。この場合、上記のように目標値（Ｖｄｃ＿ａｉｍ）を一時的に低下させる第２の特別制御（目標電圧低減制御）を実行することによって、直流電圧（Ｖ＿ｄｃ）のオーバーシュートを防止することができる。

［３］ 上記［２］の電源装置（２０）において、マイクロコンピュータ（１３）は、第２の特別制御において、低下させた目標値（Ｖｄｃ＿ａｉｍ）に直流電圧（Ｖｄｃ）が到達した場合には、目標値（Ｖｄｃ＿ａｉｍ）を徐々に元の値に戻すように構成される。

第２の特別制御において、上記のように一時的に低下させた直流電圧の目標値（Ｖｄｃ＿ａｉｍ）を徐々に元の値に戻すことによって、直流電圧のオーバーシュートを防止することができる。

［４］ 上記［３］の電源装置（２０）において、マイクロコンピュータ（１３）は、第１の特別制御の実行中には、第２の特別制御を実行しないように構成される。

この理由は、第１の特別制御の実行中には、直流電圧の目標値（Ｖｄｃ＿ａｉｍ）が低下した状態であるので、第２の特別制御によって目標値（Ｖｄｃ＿ａｉｍ）をさらに低く設定し直す必要がないからである。

［５］ 上記［１］〜［４］の電源装置（２０）において、インバータ回路（１１）から出力された交流電圧は、冷凍機器に設けられた圧縮機用のモータ（１２）の駆動に用いられる。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 単相交流電源、２ 全波整流回路、３，３Ａ，３Ｂ リアクトル、４ 整流電流検出部、５，５Ａ，５Ｂ スイッチング素子、６，６Ａ，６Ｂ ダイオード、７ 平滑用コンデンサ、８ 直流電圧検出部、９ 整流電圧検出部、１０ 電流検出アンプ部、１１ インバータ回路、１２ 同期モータ、１３ マイクロコンピュータ、１４ 力率改善回路（ＰＦＣ回路）、１５ ゼロクロス検知部、２０ 電源装置、ＣＮＴ 目標到達回数、ＤＲ デューティ比、Ｆｌｇ＿１ｓｔ 初回フラグ、Ｆｌｇ＿ｓｏｆｔ ソフトスタートフラグ、Ｆｌｇ＿ｃｈａｎｇｅ 変更許可フラグ、Ｆｌｇ＿ｄｅｃｒ 目標電圧低減フラグ、Ｉｄｃ 直流電流、Ｉｒｅｃ 整流電流、Ｖｄｃ 直流電圧、Ｖｒｅｃ 整流電圧、Ｖｄｃ＿ａｉｍ 目標電圧設定値、Ｖｄｃ＿ｓｅｔ 直流電圧の設定値。

Claims (5)

1. 交流電源電圧を整流する整流回路と、
   前記整流回路から出力された整流電流の波形を整形する力率改善回路と、
   前記力率改善回路から出力された直流電圧を交流電圧に変換するインバータ回路と、
   前記力率改善回路および前記インバータ回路の動作を制御するマイクロコンピュータとを備え、
   前記マイクロコンピュータは、
   前記直流電圧が目標値に等しくなるように前記力率改善回路をフィードバック制御し、
   前記目標値と前記直流電圧との差が閾値電圧を超えるほど前記直流電圧が減少した場合には、前記目標値と前記直流電圧との差が前記閾値電圧を超えた第１の時点において前記目標値を現在の直流電圧に応じた値に低下させ、前記第１の時点からの経過時間に応じて前記目標値を徐々に元の値に戻す第１の特別制御を実行するように構成される、電源装置。
2. 前記マイクロコンピュータは、
   前記整流回路から出力された整流電圧の周期ごとに複数の位相で前記整流電圧の瞬時値を取得し、
   取得した前記整流電圧の現在の瞬時値が、同位相の１周期前の瞬時値もしくは同位相の１周期前から所定周期前までの瞬時値の平均値に比べて閾値倍率を超えるほど増加した場合に、前記目標値を一時的に低下させる第２の特別制御を実行するように構成される、請求項１に記載の電源装置。
3. 前記マイクロコンピュータは、前記第２の特別制御において、低下させた前記目標値に前記直流電圧が到達した場合には、前記目標値を徐々に元の値に戻すように構成される、請求項２に記載の電源装置。
4. 前記マイクロコンピュータは、前記第１の特別制御の実行中には、前記第２の特別制御を実行しないように構成される、請求項３に記載の電源装置。
5. 前記インバータ回路から出力された交流電圧は、冷凍機器に設けられた圧縮機用のモータの駆動に用いられる、請求項１〜４のいずれか１項に記載の電源装置。

Images