JP2011166851A - スイッチング制御回路およびスイッチング電源回路 - Google Patents

Abstract

【課題】 過負荷状態から軽負荷状態に復帰する際の出力電圧のオーバーシュートを抑制する。
【解決手段】 パルス幅変調信号に応じてスイッチング信号を生成し、第１の直流電圧をスイッチングするスイッチング素子に供給するスイッチング信号生成回路と、徐々に電圧が上昇するソフトスタート信号を生成するソフトスタート回路と、前記スイッチング素子の出力電圧を整流および平滑化した第２の直流電圧に応じて帰還される帰還電圧と、前記第２の直流電圧の目標値を示す所定の基準電圧または前記ソフトスタート信号の電圧のうち低い方の電圧との誤差電圧に基づいて、前記パルス幅変調信号を生成するパルス幅変調回路と、を有し、前記ソフトスタート回路は、前記帰還電圧が第１の電圧以下に低下すると、前記ソフトスタート信号の電圧を前記帰還電圧に応じて低下させる。
【選択図】 図１

Description

本発明は、スイッチング制御回路およびスイッチング電源回路に関する。

パーソナルコンピュータなどの電子機器で使用される直流電圧を生成する電源として、ＰＷＭ（Pulse Width Modulation：パルス幅変調）制御によって所望の直流電圧を生成するスイッチング電源が一般に知られている。例えば、特許文献１の図９では、起動時に徐々に電圧が上昇するソフトスタート信号を生成するソフトスタート回路を備えたスイッチング電源装置が開示されている。

当該スイッチング電源装置において、エラーアンプ（誤差増幅器）は、出力電圧を分圧した帰還電圧を、基準電圧またはソフトスタート信号の電圧のうち低い方の電圧と比較して誤差電圧を生成する。そのため、ＰＷＭコンパレータは、ソフトスタート信号の電圧が基準電圧に達するまでの間、帰還電圧とソフトスタート信号の電圧との誤差電圧に基づいてＰＷＭ信号を生成することとなり、起動時の突入電流や出力電圧のオーバーシュートを抑制することができる。

このようにして、スイッチング電源において、起動時にソフトスタート信号の電圧を徐々に上昇させることによって、起動時の突入電流や出力電圧のオーバーシュートを抑制することができる。

特開２００４−８８９６４号公報

ここで、一般的なソフトスタート回路を備えたスイッチング電源回路の構成の一例を図７に示す。
図７に示されているスイッチング電源回路は、スイッチング素子２によって入力電圧Ｖｉｎがスイッチングされた交流電圧を、ダイオード３、コイル４、およびコンデンサ５によって整流および平滑化して、直流電圧である出力電圧Ｖｏｕｔを出力する。また、スイッチング制御回路１ｃは、帰還電圧Ｖｆｂと、基準電圧Ｖｒｅｆまたはソフトスタート信号ＳＳの電圧のうち低い方の電圧との誤差電圧ＥＲに基づいて、スイッチング素子２をスイッチング制御するためのスイッチング信号ＳＷ１を出力する。

当該スイッチング電源回路において、図８に示すように、起動時には、ソフトスタート信号ＳＳの電圧が徐々に上昇し、スイッチング素子２は、帰還電圧Ｖｆｂとソフトスタート信号ＳＳの電圧との誤差電圧ＥＲが０となるようにスイッチング制御される。また、ソフトスタート信号ＳＳの電圧が基準電圧Ｖｒｅｆに達すると、スイッチング素子２は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの誤差電圧ＥＲが０となるようにスイッチング制御され、出力電圧Ｖｏｕｔは、目標電圧付近に制御される。

しかしながら、例えば水滴や塵埃などの影響によって、スイッチング電源回路に接続される負荷が過負荷となると、出力電圧Ｖｏｕｔが低下し、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの誤差電圧ＥＲが大きくなる。そのため、再び負荷が軽くなると、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆを超え、出力電圧Ｖｏｕｔがオーバーシュートしてしまう場合がある。

前述した課題を解決する主たる本発明は、パルス幅変調信号に応じてスイッチング信号を生成し、第１の直流電圧をスイッチングするスイッチング素子に供給するスイッチング信号生成回路と、徐々に電圧が上昇するソフトスタート信号を生成するソフトスタート回路と、前記スイッチング素子の出力電圧を整流および平滑化した第２の直流電圧に応じて帰還される帰還電圧と、前記第２の直流電圧の目標値を示す所定の基準電圧または前記ソフトスタート信号の電圧のうち低い方の電圧との誤差電圧に基づいて、前記パルス幅変調信号を生成するパルス幅変調回路と、を有し、前記ソフトスタート回路は、前記帰還電圧が第１の電圧以下に低下すると、前記ソフトスタート信号の電圧を前記帰還電圧に応じて低下させること、を特徴とするスイッチング制御回路である。

本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。

本発明によれば、過負荷状態から軽負荷状態に復帰する際の出力電圧のオーバーシュートを抑制することができる。

本発明の第１および第２実施形態におけるソフトスタート回路を備えたスイッチング電源回路全体の構成の概略を示す回路ブロック図である。 本発明の第１および第２実施形態におけるソフトスタート回路を備えたスイッチング電源回路において、過負荷状態から軽負荷状態に復帰する際のソフトスタート信号の電圧および帰還電圧Ｖｆｂの変化の一例を示す図である。 本発明の第１実施形態におけるソフトスタート回路の構成を示す回路ブロック図である。 本発明の第２実施形態におけるソフトスタート回路の構成を示す回路ブロック図である。 スイッチング電源回路全体の他の構成例を示す回路ブロック図である。 ソフトスタート回路の他の構成例を示す回路ブロック図である。 一般的なソフトスタート回路を備えたスイッチング電源回路全体の構成の一例を示す回路ブロック図である。 一般的なソフトスタート回路を備えたスイッチング電源回路において、過負荷状態から軽負荷状態に復帰する際の帰還電圧Ｖｆｂの変化の一例を示す図である。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝スイッチング電源回路全体の構成の概略＝＝＝
以下、図１を参照して、後述する本発明の第１および第２実施形態におけるソフトスタート回路を備えたスイッチング電源回路全体の構成の概略について説明する。

図１に示されているスイッチング電源回路は、スイッチング制御回路１ａ、スイッチング素子２、ダイオード３、コイル４、コンデンサ５、８、および抵抗６、７を含んで構成されている。また、スイッチング制御回路１ａは、端子２０ないし２４を備えた集積回路として構成されており、内部の各構成要素は、例えば電圧調整回路１０、ソフトスタート回路、ＰＷＭ回路、およびスイッチング信号生成回路に大別することができる。なお、以下においては、一例として、スイッチング素子２がＰＭＯＳ（P-channel Metal-Oxide Semiconductor：Ｐチャネル金属酸化膜半導体）トランジスタである場合について説明する。

電圧調整回路１０には、端子２１を介して入力電圧Ｖｉｎ（第１の直流電圧）が入力されている。また、電圧調整回路１０からは、定電圧Ｖｒｅｇ、基準電圧Ｖｒｅｆ、および低電圧検出電圧ＶＬ（第１の電圧）が出力されている。

ソフトスタート回路は、例えば電流源１１、コンパレータ回路１２、１３、およびスイッチ回路（電流シンク回路）１４を含んで構成されている。なお、スイッチ回路（電流シンク回路）１４は、後述する第１および第２実施形態において、それぞれスイッチ回路１４ａおよび電流シンク回路１４ｂに相当し、いずれもコンパレータ回路１３とともに放電回路を構成する。

電流源１１には、定電圧Ｖｒｅｇが供給され、電流源１１からは、電流Ｉｓｓが出力されている。また、コンデンサ８の一端は、グランド電位に接続され、他端には、端子２０を介して電流Ｉｓｓが供給されている。そして、端子２０は、ソフトスタート信号ＳＳの入力端子となっている。

コンパレータ回路１２の反転入力には、端子２３を介して帰還電圧Ｖｆｂが入力され、非反転入力には、低電圧検出電圧ＶＬが印加されている。また、コンパレータ回路１２から出力される低電圧検出信号ＬＶは、コンパレータ回路１３のイネーブル信号となっている。

コンパレータ回路１３の反転入力には、帰還電圧Ｖｆｂに差分電圧Ｖｄｉｆ（第２の電圧）を加算した和電圧が入力され、非反転入力は、端子２０に接続されている。また、コンパレータ回路１３の出力信号は、スイッチ回路（電流シンク回路）１４の制御信号となっている。さらに、スイッチ回路（電流シンク回路）１４の一端は、端子２０に接続され、他端は、端子２４を介してグランド電位に接続されている。

ＰＷＭ回路は、例えばエラーアンプ１５、発振回路１６、およびＰＷＭコンパレータ１７を含んで構成されている。また、エラーアンプ１５は、１つの反転入力と２つの非反転入力とを備え、反転入力には、帰還電圧Ｖｆｂが入力され、第１の非反転入力には、基準電圧Ｖｒｅｆが印加され、第２の非反転入力は、端子２０に接続されている。さらに、ＰＷＭコンパレータ１７の反転入力には、エラーアンプ１５から誤差電圧ＥＲが入力され、非反転入力には、発振回路１６から三角波ＴＷが入力されている。そして、ＰＷＭコンパレータ１７からは、ＰＷＭ信号が出力されている。

スイッチング信号生成回路は、例えばバッファ回路１８を含んで構成されている。また、バッファ回路１８には、ＰＷＭ信号が入力され、バッファ回路１８から出力されるスイッチング信号ＳＷ１は、端子２２を介してスイッチング制御回路１ａから出力されている。

スイッチング素子２のソースには、入力電圧Ｖｉｎが入力され、ゲートには、スイッチング信号ＳＷ１が入力されている。また、ダイオード３のアノードは、グランド電位に接続され、カソードは、スイッチング素子２のドレインに接続されている。さらに、スイッチング素子２のドレインは、コイル４の一端にも接続され、コイル４の他端は、コンデンサ５の一端に接続され、コンデンサ５の他端は、グランド電位に接続されている。そして、コイル４とコンデンサ５との接続点は、出力電圧Ｖｏｕｔ（第２の直流電圧）を出力する、当該スイッチング電源回路の出力ノードとなっている。

抵抗６および７は、直列に接続され、抵抗６の一端が出力ノードに接続され、抵抗７の一端がグランド電位に接続されている。また、抵抗６および７の接続点は、端子２３に接続され、当該接続点の電圧が帰還電圧Ｖｆｂとしてスイッチング制御回路１ａに入力されている。

＝＝＝スイッチング電源回路全体の動作の概略＝＝＝
次に、スイッチング電源回路全体の動作の概略について説明する。
スイッチング素子２は、スイッチング信号ＳＷ１に応じて、入力電圧Ｖｉｎをスイッチングして交流電圧に変換する。また、ダイオード３、コイル４、およびコンデンサ５は、整流平滑回路を構成し、上記交流電圧を整流および平滑化して、直流電圧である出力電圧Ｖｏｕｔを出力する。そして、抵抗６および７は、出力電圧Ｖｏｕｔを分圧し、帰還電圧Ｖｆｂを生成する。

なお、スイッチング素子２は、ＰＭＯＳトランジスタであるので、スイッチング信号ＳＷ１がハイ・レベルの間オフとなり、スイッチング信号ＳＷ１がロー・レベルの間オンとなる。また、コイル４に流れる電流Ｉ３は、スイッチング素子２がオンの間流れる電流Ｉ１と、スイッチング素子２がオフの間ダイオード３に流れるフライホイール電流Ｉ２との和となる。

スイッチング制御回路１ａの電圧調整回路１０は、入力電圧Ｖｉｎから定電圧Ｖｒｅｇを生成し、電流源１１に供給する。また、定電圧Ｖｒｅｇは、他の内部回路の電源としても供給される。さらに、電圧調整回路１０は、定電圧Ｖｒｅｇから基準電圧Ｖｒｅｆおよび低電圧検出電圧ＶＬを生成する。そして、基準電圧Ｖｒｅｆは、エラーアンプ１５の第１の非反転入力に印加され、低電圧検出電圧ＶＬは、コンパレータ回路１２の非反転入力に印加される。

エラーアンプ１５は、帰還電圧Ｖｆｂを、基準電圧Ｖｒｅｆまたはソフトスタート信号ＳＳの電圧のうち低い方の電圧と比較して誤差電圧ＥＲを生成する。また、発振回路１６は、三角波ＴＷを出力し、ＰＷＭコンパレータ１７は、誤差電圧ＥＲを三角波ＴＷと比較してＰＷＭ信号を生成する。なお、発振回路１６からＰＷＭコンパレータ１７の反転入力には、のこぎり波（鋸歯状波）が入力されていてもよい。

バッファ回路１８は、ＰＷＭ信号をバッファリングして同相のスイッチング信号ＳＷ１を出力する。したがって、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆまたはソフトスタート信号ＳＳの電圧のうち低い方の電圧より低い場合には、ＰＷＭ信号がロー・レベル、すなわち、スイッチング素子２がオンとなる期間が長くなり、出力電圧Ｖｏｕｔが低下する。一方、帰還電圧Ｖｆｂが当該低い方の電圧より高い場合には、スイッチング素子２がオンとなる期間が短くなり、出力電圧Ｖｏｕｔが上昇する。

電流源１１は、電流Ｉｓｓを供給してコンデンサ８を充電し、ソフトスタート信号ＳＳの電圧を徐々に上昇させる。なお、電流源１１は、ソフトスタート信号ＳＳの電圧が少なくとも基準電圧Ｖｒｅｆに達するまで電流Ｉｓｓを供給する。

コンパレータ回路１２は、帰還電圧Ｖｆｂを低電圧検出電圧ＶＬと比較し、Ｖｆｂ＜ＶＬの場合にハイ・レベルとなる低電圧検出信号ＬＶを出力する。したがって、コンパレータ回路１２は、帰還電圧Ｖｆｂが低電圧検出電圧ＶＬ以下に低下したことを検出する低電圧検出回路である。一例として、低電圧検出電圧ＶＬは、出力電圧Ｖｏｕｔの目標値を示す基準電圧Ｖｒｅｆに対して９０％程度の電圧に設定される。

コンパレータ回路１３は、低電圧検出信号ＬＶがハイ・レベルの間イネーブルとなり、帰還電圧Ｖｆｂおよび差分電圧Ｖｄｉｆの和電圧を、ソフトスタート信号ＳＳの電圧と比較する。また、スイッチ回路（電流シンク回路）１４は、ソフトスタート信号ＳＳの電圧が当該和電圧より高い間、コンデンサ８を放電してソフトスタート信号ＳＳの電圧を低下させる。なお、差分電圧Ｖｄｉｆは、ソフトスタート信号ＳＳの電圧を帰還電圧Ｖｆｂより若干高い電圧に制御するために用いられており、一例として、０．１Ｖ程度に設定される。

ここで、図８の場合と同様に負荷が変動する場合の、当該スイッチング電源回路におけるソフトスタート信号ＳＳの電圧および帰還電圧Ｖｆｂの変化を図２に示す。
図２において、起動時には、図８の場合と同様に、ソフトスタート信号ＳＳの電圧が徐々に上昇し、スイッチング素子２は、帰還電圧Ｖｆｂとソフトスタート信号ＳＳの電圧との誤差電圧ＥＲが０となるようにスイッチング制御される。また、ソフトスタート信号ＳＳの電圧が基準電圧Ｖｒｅｆに達すると、スイッチング素子２は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの誤差電圧ＥＲが０となるようにスイッチング制御され、出力電圧Ｖｏｕｔは、基準電圧Ｖｒｅｆが示す目標電圧付近に制御される。

一方、水滴や塵埃などの影響によって過負荷状態となると、出力電圧Ｖｏｕｔの低下に伴って帰還電圧Ｖｆｂも低下する。また、帰還電圧Ｖｆｂが低電圧検出電圧ＶＬ以下に低下すると、コンパレータ回路１３がイネーブルとなり、ソフトスタート信号ＳＳの電圧が帰還電圧Ｖｆｂおよび差分電圧Ｖｄｉｆの和電圧より高い間、コンデンサ８が放電される。したがって、過負荷状態の間、ソフトスタート信号ＳＳの電圧は、帰還電圧Ｖｆｂより差分電圧Ｖｄｉｆだけ高い電圧に制御される。

次に、軽負荷状態に復帰すると、コンデンサ８が再び充電され、ソフトスタート信号ＳＳの電圧が徐々に上昇し、スイッチング素子２は、帰還電圧Ｖｆｂとソフトスタート信号ＳＳの電圧との誤差電圧ＥＲが０となるようにスイッチング制御される。したがって、当該スイッチング電源回路は、軽負荷状態に復帰する際、帰還電圧Ｖｆｂより差分電圧Ｖｄｉｆだけ高い電圧からソフトスタート動作を行うこととなる。この場合、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆを超えることはなく、出力電圧Ｖｏｕｔのオーバーシュートを抑制することができる。

このようにして、当該スイッチング電源回路は、過負荷状態の間、コンデンサ８を放電してソフトスタート信号ＳＳの電圧を帰還電圧Ｖｆｂに応じて低下させることによって、軽負荷状態に復帰する際の出力電圧Ｖｏｕｔのオーバーシュートを抑制している。

＜第１実施形態＞
＝＝＝ソフトスタート回路の構成＝＝＝
以下、図３を参照して、本発明の第１の実施形態におけるソフトスタート回路の構成について説明する。
図３は、本実施形態のソフトスタート回路に含まれる放電回路の具体的な構成を示しており、当該放電回路は、コンパレータ回路１３ａとスイッチ回路１４ａとで構成されている。また、放電回路を除く、電流源１１、コンパレータ回路１２、および外部接続されるコンデンサ８は、図１と同様の構成となっている。

コンパレータ回路１３ａの反転入力には、帰還電圧Ｖｆｂに差分電圧Ｖｄｉｆを加算した和電圧が入力され、非反転入力は、電流源１１とコンデンサ８との接続点（端子２０）に接続されている。また、コンパレータ回路１３ａには、コンパレータ回路１２から出力される低電圧検出信号ＬＶがイネーブル信号として入力されている。

スイッチ回路１４ａは、例えばＮＭＯＳ（N-channel MOS：Ｎチャネル金属酸化膜半導体）トランジスタＮ６および抵抗Ｒ１を含んで構成されている。また、トランジスタＮ６のソースは、グランド電位に接続され、ゲートには、コンパレータ回路１３の出力信号が入力されている。さらに、抵抗Ｒ１の一端は、電流源１１とコンデンサ８との接続点に接続され、他端は、トランジスタＮ６のドレインに接続されている。

＝＝＝ソフトスタート回路の動作＝＝＝
次に、本実施形態におけるソフトスタート回路の動作について説明する。
前述したように、電流源１１は、電流Ｉｓｓを供給してコンデンサ８を充電し、ソフトスタート信号ＳＳの電圧を徐々に上昇させる。また、コンパレータ回路１２は、帰還電圧Ｖｆｂを低電圧検出電圧ＶＬと比較し、Ｖｆｂ＜ＶＬの場合にハイ・レベルとなる低電圧検出信号ＬＶを出力する。

コンパレータ回路１３ａは、低電圧検出信号ＬＶがハイ・レベルの間イネーブルとなり、帰還電圧Ｖｆｂおよび差分電圧Ｖｄｉｆの和電圧を、ソフトスタート信号ＳＳの電圧と比較する。また、コンパレータ回路１３ａの出力信号は、ソフトスタート信号ＳＳの電圧が当該和電圧より高い間ハイ・レベルとなる。さらに、コンパレータ回路１３ａの出力信号がハイ・レベルとなると、トランジスタＮ６はオンとなり、電流源１１とコンデンサ８との接続点が抵抗Ｒ１を介してグランド電位に接続される。そして、コンデンサ８が放電され、ソフトスタート信号ＳＳの電圧が低下する。

このようにして、本実施形態のソフトスタート回路は、過負荷状態の間、コンデンサ８を放電して、ソフトスタート信号ＳＳの電圧を帰還電圧Ｖｆｂより差分電圧Ｖｄｉｆだけ高い電圧に制御する。また、起動時および軽負荷状態に復帰する際に、ソフトスタート信号ＳＳの電圧を少なくとも基準電圧Ｖｒｅｆに達するまで徐々に上昇させる、ソフトスタート動作を行う。

＜第２実施形態＞
＝＝＝ソフトスタート回路の構成＝＝＝
以下、図４を参照して、本発明の第２の実施形態におけるソフトスタート回路の構成について説明する。
図４は、本実施形態のソフトスタート回路に含まれる放電回路の具体的な構成を示しており、当該放電回路は、コンパレータ回路１３ｂと電流シンク回路１４ｂとで構成されている。また、放電回路を除く、電流源１１、コンパレータ回路１２（不図示）、および外部接続されるコンデンサ８は、図１と同様の構成となっている。

コンパレータ回路１３ｂは、例えばＰＭＯＳトランジスタＰ１、Ｐ２、Ｐ５ないしＰ８、ＮＭＯＳトランジスタＮ３、Ｎ４、および電流源Ｓ１ないしＳ３を含んで構成されている。なお、トランジスタＰ６のサイズは、トランジスタＰ５のサイズのＭ倍となっている。

電流源Ｓ２およびＳ３には、いずれも定電圧Ｖｒｅｇが供給されている。また、トランジスタＰ７およびＰ８のソースには、それぞれ電流源Ｓ２およびＳ３からソース電流（吐き出し電流）が供給され、ドレインは、いずれもグランド電位に接続されている。さらに、トランジスタＰ７のゲートには、帰還電圧Ｖｆｂに差分電圧Ｖｄｉｆを加算した和電圧が入力され、トランジスタＰ８のゲートは、電流源１１とコンデンサ８との接続点（端子２０）に接続されている。

ダイオード接続されたトランジスタＰ１のソースには、定電圧Ｖｒｅｇが供給され、ドレインは、トランジスタＮ３のドレインに接続されている。また、トランジスタＰ２は、トランジスタＰ１とカレントミラー回路を構成し、トランジスタＰ２のドレインは、トランジスタＮ４のドレインに接続されている。さらに、トランジスタＮ３およびＮ４のソースには、いずれもグランド電位に接続された電流源Ｓ１からシンク電流（吸い込み電流）が供給されている。そして、トランジスタＮ３のゲートは、電流源Ｓ２とトランジスタＰ７との接続点に接続され、トランジスタＮ４のゲートは、電流源Ｓ３とトランジスタＰ８との接続点に接続されている。

ダイオード接続されたトランジスタＰ５のソースには、定電圧Ｖｒｅｇが供給され、ドレインは、トランジスタＮ４のドレインに接続されている。また、トランジスタＰ６は、トランジスタＰ５とカレントミラー回路を構成し、トランジスタＰ６のドレインは、後述するトランジスタＮ５のドレインに接続されている。したがって、コンパレータ回路１３ｂは、トランジスタＮ３のゲートが反転入力ノードとなり、トランジスタＮ４のゲートが非反転入力ノードとなり、トランジスタＰ６のドレインが出力ノードとなっている。なお、コンパレータ回路１３ｂには、コンパレータ回路１２（不図示）から出力される低電圧検出信号ＬＶがイネーブル信号として入力されている。

電流シンク回路１４ｂは、例えばＮＭＯＳトランジスタＮ５およびＮ６を含んで構成されている。なお、トランジスタＮ６のサイズは、トランジスタＮ５のサイズのＮ倍となっている。

ダイオード接続されたトランジスタＮ５のソースは、グランド電位に接続されている。また、トランジスタＮ６は、トランジスタＮ５とカレントミラー回路を構成し、トランジスタＮ６のドレインは、電流源１１とコンデンサ８との接続点に接続されている。

＝＝＝ソフトスタート回路の動作＝＝＝
次に、本実施形態におけるソフトスタート回路の動作について説明する。
前述したように、電流源１１は、電流Ｉｓｓを供給してコンデンサ８を充電し、ソフトスタート信号ＳＳの電圧を徐々に上昇させる。また、コンパレータ回路１３ｂは、低電圧検出信号ＬＶがハイ・レベルの間イネーブルとなり、トランジスタＰ７のゲート電圧（帰還電圧Ｖｆｂおよび差分電圧Ｖｄｉｆの和電圧）を、トランジスタＰ８のゲート電圧（ソフトスタート信号ＳＳの電圧）と比較する。なお、トランジスタＰ７およびＰ８は、ソース電流が供給されて、それぞれトランジスタＮ３およびＮ４のゲート電圧を供給する入力バッファとして機能する。

ここで、トランジスタＮ３およびＮ４に流れる電流をそれぞれＩａおよびＩｂとすると、トランジスタＮ４のゲート電圧がトランジスタＮ３のゲート電圧より高い場合には、Ｉｂ＞Ｉａとなる。したがって、トランジスタＰ５およびＰ６にそれぞれ流れる電流ＩｃおよびＩｄは、
Ｉｃ＝Ｉｂ−Ｉａ、
Ｉｄ＝Ｍ・（Ｉｂ−Ｉａ）
となる。一方、トランジスタＮ４のゲート電圧がトランジスタＮ３のゲート電圧より低い場合には、トランジスタＰ５およびＰ６には電流が流れない。

したがって、コンパレータ回路１３ｂは、トランジスタＮ４のゲート電圧がトランジスタＮ３のゲート電圧より高い間、両ゲート電圧の差に応じた電流Ｉｄを出力する。また、トランジスタＮ６に流れる電流Ｉｅは、
Ｉｅ＝Ｍ・Ｎ・（Ｉｂ−Ｉａ）
となり、Ｉｅ＞Ｉｓｓの場合に、電流源１１およびコンデンサ８からトランジスタＮ６に電流が流入する。そして、コンデンサ８が放電され、ソフトスタート信号ＳＳの電圧が低下する。

このようにして、本実施形態のソフトスタート回路は、第１実施形態と同様に、過負荷状態の間、コンデンサ８を放電して、ソフトスタート信号ＳＳの電圧を帰還電圧Ｖｆｂより差分電圧Ｖｄｉｆだけ高い電圧に制御する。また、起動時および軽負荷状態に復帰する際に、ソフトスタート信号ＳＳの電圧を少なくとも基準電圧Ｖｒｅｆに達するまで徐々に上昇させる、ソフトスタート動作を行う。

なお、コンデンサ８からトランジスタＮ６に流入する電流Ｉｄｉｓは、
Ｉｄｉｓ＝Ｍ・Ｎ・（Ｉｂ−Ｉａ）−Ｉｓｓ
となる。したがって、両ゲート電圧の差が大きいほど、電流Ｉｄｉｓが大きくなるため、ソフトスタート信号ＳＳの電圧を速やかに低下させることができる。

前述したように、スイッチング電源回路のソフトスタート回路において、帰還電圧Ｖｆｂが低電圧検出電圧ＶＬ以下に低下した過負荷状態となると、ソフトスタート信号ＳＳの電圧を帰還電圧Ｖｆｂに応じて低下させることによって、過負荷状態から軽負荷状態に復帰する際の出力電圧Ｖｏｕｔのオーバーシュートを抑制することができる。

また、ソフトスタート信号ＳＳの電圧と帰還電圧Ｖｆｂとの差電圧が差分電圧Ｖｄｉｆより高い間コンデンサ８を放電することによって、過負荷状態の間ソフトスタート信号ＳＳの電圧を帰還電圧Ｖｆｂより差分電圧Ｖｄｉｆだけ高い電圧に制御し、軽負荷状態に復帰する際に当該電圧からソフトスタート動作を行うことができる。

また、ソフトスタート信号ＳＳの電圧が帰還電圧Ｖｆｂおよび差分電圧Ｖｄｉｆの和電圧より高い間、電流源１１とコンデンサ８との接続点をグランド電位に接続することによって、過負荷状態の間コンデンサ８を放電してソフトスタート信号ＳＳの電圧を低下させることができる。

また、ソフトスタート信号ＳＳの電圧と帰還電圧Ｖｆｂおよび差分電圧Ｖｄｉｆの和電圧とを比較し、当該比較結果に応じて電流源１１およびコンデンサ８から電流シンク回路１４ｂに電流を流入させることによって、過負荷状態の間コンデンサ８を放電してソフトスタート信号ＳＳの電圧を速やかに低下させることができる。

また、図１に示したスイッチング電源回路において、スイッチング信号ＳＷ１に応じてスイッチング制御されるスイッチング素子２の出力電圧を、ダイオード４、コイル５、およびコンデンサ６からなる整流平滑回路に入力することによって、入力電圧Ｖｉｎがスイッチングされた交流電圧を整流および平滑化して直流電圧である出力電圧Ｖｏｕｔを出力することができる。

なお、上記実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。

上記実施形態では、スイッチング信号生成回路として、ＰＷＭ信号をバッファリングして同相のスイッチング信号ＳＷ１を出力するバッファ回路１８が用いられているが、これに限定されるものではない。スイッチング信号ＳＷ１の極性は、スイッチング素子２の極性に応じて適宜反転され、また、スイッチング信号生成回路の構成は、ＰＷＭ信号およびスイッチング信号ＳＷ１の極性に応じて適宜変更され得る。さらに、スイッチング信号生成回路は、ＰＷＭ信号とともに過電流保護回路の出力信号などが入力される論理回路として構成してもよい。

上記実施形態では、ハイサイドのスイッチング素子２のみを備え、スイッチング素子２がオフの間ダイオード３にフライホイール電流Ｉ２が流れるスイッチング電源回路について説明したが、これに限定されるものではない。例えば図５に示すように、ローサイドのスイッチング素子９をさらに備え、スイッチング素子２がオフの間オンとなるスイッチング素子９にフライホイール電流Ｉ２が流れるスイッチング電源回路としてもよい。なお、図５において、各スイッチング素子のゲートに入力されているスイッチング信号は、いずれもＰＷＭ信号と同相となっているが、瞬間的に両方のスイッチング素子が同時にオンとなるのを防止するような構成とすることが望ましい。

上記第２実施形態では、ソフトスタート回路に含まれる放電回路は、それぞれ別個のコンパレータ回路１３ｂと電流シンク回路１４ｂとで構成されているが、これに限定されるものではない。例えば図６に示すように、ＰＭＯＳトランジスタＰ３およびＰ４のゲートがそれぞれ反転入力ノードおよび非反転入力ノードとなっているコンパレータ回路１３ｃは、電流シンク回路１４ｃを含む構成とすることができる。なお、コンパレータ回路と電流シンク回路との分類は、固定的なものではない。例えば図４および図６において、トランジスタＮ６のみを電流シンク回路に分類してもよい。

１ａ〜１ｃ スイッチング制御回路
２、９ スイッチング素子
３ ダイオード
４ コイル
５、８ コンデンサ
６、７ 抵抗
１０ 電圧調整回路
１１ 電流源
１２ コンパレータ回路（低電圧検出回路）
１３ａ〜１３ｃ コンパレータ回路
１４ａ スイッチ回路
１４ｂ、１４ｃ 電流シンク回路
１５ エラーアンプ（誤差増幅器）
１６ 発振回路
１７ ＰＷＭ（パルス幅変調）コンパレータ
１８、１９ バッファ回路
２０〜２５ 端子
Ｎ１〜Ｎ６ ＮＭＯＳ（Ｎチャネル金属酸化膜半導体）トランジスタ
Ｐ１〜Ｐ８ ＰＭＯＳ（Ｐチャネル金属酸化膜半導体）トランジスタ
Ｒ１ 抵抗
Ｓ１〜Ｓ３ 電流源

Claims (5)

1. パルス幅変調信号に応じてスイッチング信号を生成し、第１の直流電圧をスイッチングするスイッチング素子に供給するスイッチング信号生成回路と、
   徐々に電圧が上昇するソフトスタート信号を生成するソフトスタート回路と、
   前記スイッチング素子の出力電圧を整流および平滑化した第２の直流電圧に応じて帰還される帰還電圧と、前記第２の直流電圧の目標値を示す所定の基準電圧または前記ソフトスタート信号の電圧のうち低い方の電圧との誤差電圧に基づいて、前記パルス幅変調信号を生成するパルス幅変調回路と、
   を有し、
   前記ソフトスタート回路は、前記帰還電圧が第１の電圧以下に低下すると、前記ソフトスタート信号の電圧を前記帰還電圧に応じて低下させること、
   を特徴とするスイッチング制御回路。
2. 前記ソフトスタート回路は、
   コンデンサを充電する電流を供給して前記ソフトスタート信号の電圧を徐々に上昇させる電流源と、
   前記帰還電圧が前記第１の電圧以下に低下したことを検出し、低電圧検出信号を出力する低電圧検出回路と、
   前記低電圧検出信号が入力された場合に、前記コンデンサを放電して前記ソフトスタート信号の電圧を前記帰還電圧に応じて低下させる放電回路と、を含んで構成され、
   前記放電回路は、前記低電圧検出信号が入力された場合に、前記ソフトスタート信号の電圧と前記帰還電圧との差電圧が第２の電圧より高い間、前記コンデンサを放電することを特徴とする請求項１に記載のスイッチング制御回路。
3. 前記放電回路は、
   前記ソフトスタート信号の電圧と、前記帰還電圧および前記第２の電圧の和電圧とを比較するコンパレータ回路と、
   前記低電圧検出信号が入力された場合に、前記ソフトスタート信号の電圧が前記和電圧より高い間、前記電流源と前記コンデンサとの接続点をグランド電位に接続して前記コンデンサを放電するスイッチ回路と、
   を含むことを特徴とする請求項２に記載のスイッチング制御回路。
4. 前記放電回路は、
   前記ソフトスタート信号の電圧と、前記帰還電圧および前記第２の電圧の和電圧とを比較するコンパレータ回路と、
   前記低電圧検出信号が入力された場合に、前記コンパレータ回路の比較結果に応じて前記電流源および前記コンデンサから電流が流入する電流シンク回路と、
   を含むことを特徴とする請求項２に記載のスイッチング制御回路。
5. 請求項２ないし請求項４の何れかに記載のスイッチング制御回路と、
   前記スイッチング素子と、
   前記スイッチング素子の出力電圧を整流および平滑化して前記第２の直流電圧を出力する整流平滑回路と、
   前記コンデンサと、
   を備えることを特徴とするスイッチング電源回路。

Images