JP2010074895A - 電源装置 - Google Patents

Abstract

【課題】小型なチョークコイルを使用できると共に、スイッチング損失を低減できる。
【解決手段】ＦＥＴＱ１のＯＮ時に流れる電流が抵抗Ｒｓによって検出され、検出電圧Ｖｓが電圧比較器３５において、しきい値Ｖthと比較される。比較出力がスイッチ回路ＳＷに供給される。ＯＮ時の電流がしきい値以下の場合には、カウンタ３２の分周出力が選択される。ＯＮ時の電流がしきい値より大きい場合には、比較器３１からのＰＷＭ信号が選択される。したがって、負荷が重い場合のみスイッチングの周波数が高いものとされる。スイッチングの周波数を高くすることによって、小型のチョークコイルを使用できると共に、スイッチング損失の増大を防止することができる。
【選択図】図１１

Description

この発明は、交流電流を整流し、安定した直流電圧を生成する電源装置に関し、特に、ＰＦＣ制御回路を有する電源装置に関する。

ＰＦＣ（Power Factor Correction：力率改善 ）制御ＩＣを有する電源装置は、力率を改善することによって、高調波の発生を抑制することができる。このような電源装置としては、以下の特許文献１に記載の電源装置が知られている。

特開平１１−１６４５４８号公報

特許文献１に記載の電源装置は、起動時や、交流電源の瞬停（瞬間的な交流電源の供給停止）後の復帰時に入力電圧が急激に上昇する時に、コンデンサに過大な電流が流れ、スイッチング素子が過大な電流によって破壊されることを防止することを目的とするものである。特許文献１には、検出抵抗に電流を流し、検出された電圧を基準値と比較し、過大な電流が検出されると、スイッチング素子に対するドライブパルスの出力を停止するようにしている。

さらに、ＰＦＣ制御回路としてノイズ成分を分散させる目的でもって、スイッチング素子のスイッチング周波数を高くすることが下記の特許文献２に記載されている。

米国特許第７１９６９１７号明細書

ＰＦＣ制御方式として、臨界モードと電流連続モード（以下、連続モードと称する）との２種類が知られている。図１を参照して、従来の臨界モードのＰＦＣ制御回路を有する電源装置の一例について説明する。図１に示すように、ブリッジ整流回路ＢＤは、交流電源（商用電源）Ｖａｃの交流電圧を整流して全波整流電圧を平滑コンデンサＣｉに供給する。平滑コンデンサＣｉの両端に入力（直流）電圧Ｖｉｎが出力される。

ブリッジ整流回路ＢＤの一方の出力端子（非接地側）がチョークコイルＬ１の一端に接続され、チョークコイルＬ１の他端がダイオードＤ１を介して一方の出力端子に接続される。チョークコイルＬ１の他端とダイオードＤ１の接続点と、他方の出力端子との間にスイッチング素子としてのＦＥＴ（Field Effect Transistor ；電界効果トランジスタ）Ｑ１のドレインが接続される。ＦＥＴＱ１は、例えばＮチャンネル形ＦＥＴである。ＦＥＴＱ１のソースが接地される。

チョークコイルＬ１の二次巻線として、検出巻線Ｌ２が接続される。検出巻線Ｌ２は、チョークコイルＬ１を流れる電流が０となることを検出するために設けられている。検出巻線Ｌ２の出力信号がＰＦＣ制御回路１Ａに対して供給される。ＦＥＴＱ１のゲートに対してＰＦＣ制御回路１Ａにより形成されたドライブパルスＯＵＴが供給される。

ＦＥＴＱ１のドレインがダイオードＤ１を順方向に介してコンデンサＣｏの一端に接続される。コンデンサＣｏの他端が接地される。コンデンサＣｏの両端に出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔが負荷（図示しない）に対して印加される。

昇圧形コンバータが構成され、入力電圧Ｖｉｎより高い出力電圧Ｖｏｕｔが形成される。ＦＥＴＱ１は、ドライブパルスＯＵＴの論理値がローレベル（以下、Ｌと表記する）期間でＯＮし、その論理値がハイレベル（以下、Ｈと表記する）期間でオフする。

ＦＥＴＱ１がＯＮする期間では、チョークコイルＬ１およびＦＥＴＱ１を介して電流が流れる。次に、ＦＥＴＱ１がオフすると、チョークコイルＬ１、ダイオードＤ１およびコンデンサＣｏを介して電流が流れる。検出巻線Ｌ２によってチョークコイルＬ１を流れる電流がゼロになることを検出し、この検出直後にＦＥＴＱ１をＯＮとするドライブパルスＯＵＴをＰＦＣ制御回路１Ａが出力する。

図２は、臨界モードにおいてチョークコイルＬ１を流れる電流波形を示す。電流のピーク値は、ＦＥＴＱ１のＯＮ期間の長さと入力電圧Ｖｉｎとに比例した値となり、チョークコイルＬ１のインダクタンス成分に反比例した値となる。図２Ａに示される電流波形に対して負荷が重くなると図２Ｂに示される電流波形となる。すなわち、負荷が重くなるにしたがって電流のピーク値が大きくなると共に、周波数が低下する。臨界モードの場合、このように、負荷が重くなるとチョークコイルＬ１に流れる電流のピーク値が大きくなり、大電力の用途に不向きの欠点があった。

次に、図３を参照して、連続モードについて説明する。連続モードのＰＦＣ制御回路１Ｂは、固定周波数の発振器を有し、固定周波数のドライブパルスＯＵＴを生成する。ドライブパルスＯＵＴがＦＥＴＱ１のゲートに供給される。臨界モードと同様に、電流のピーク値は、ＦＥＴＱ１のＯＮ期間の長さと入力電圧Ｖｉｎとに比例した値となり、チョークコイルＬ１のインダクタンス成分に反比例した値となる。連続モードでは、ＯＮ期間の長さが発振器の出力周波数で決まる固定の値とされている。

連続モードでは、固定周波数のドライブパルスＯＵＴでＦＥＴＱ１がスイッチング動作を行うので、図４に示すように、チョークコイルＬ１を流れる電流がゼロにならない。図４Ａの電流波形に対して、負荷が重くなった場合の電流波形を図４Ｂに示す。負荷が重くなった場合に、電流波形のピーク値は、変化しないで、平均値（直流成分）が増大する。かかる連続モードは、臨界モードに比して大電力の用途に向いている。

連続モードは、臨界モードと異なり、電流が流れている状態でＦＥＴＱ１がスイッチング動作を行うので、損失とスイッチングノイズが発生する問題点がある。損失について図５および図６を参照して説明する。

ＦＥＴＱ１のドレイン・ソース間電圧をＶ_DSと表記し、ＦＥＴＱ１のドレインからソースに流れるドレイン電流をＩ_Dと表記する。図５Ａは、電圧Ｖ_DSおよび電流Ｉ_D の波形を
示す。ＦＥＴＱ１がＯＮする破線で囲んだ部分の波形を図５Ｂに拡大して示し、ＦＥＴＱ１がＯＦＦする破線で囲んだ部分の波形を図５Ｃに拡大して示す。

ＦＥＴＱ１に対して電圧Ｖ_DSが印加されている状態で、電流Ｉ_Dが流れる区間でスイッ
チング損失が生じる。図５Ｂにおいて斜線を付したＯＮ時（ＯＦＦからＯＮへの遷移区間）でスイッチング損失（ＯＮ時）が発生し、図５Ｃにおいて斜線を付したＯＦＦ時（ＯＮからＯＦＦへの遷移区間）でスイッチング損失が発生する。ＯＦＦからＯＮに遷移する時に、チョークコイルＬ１の寄生容量によるヒゲ状の電流が発生する。

連続モードにおいては、スイッチング周波数を高くすることによって１パルスごとの電流を減少させることができ、チョークコイルの直流重畳特性に対する要求が緩やかとなり、チョークコイルＬ１を小型化できる。しかしながら、周波数を高くすると、スイッチング損失が増加し、スイッチング素子のＦＥＴＱ１に対する負担が増加する。

連続モードの損失について、ドライブパルスＯＵＴの周波数が変化した場合の変化について図６を参照して説明する。図６Ａ，図６Ｂおよび図６Ｃは、ドライブパルスＯＵＴの周波数が例えば１００ｋHzの場合の電圧Ｖ_DSおよび電流Ｉ_Dの波形を示す。図６Ｄ，図６
Ｅおよび図６Ｆは、ドライブパルスＯＵＴの周波数が例えば１３０ｋHzの場合の電圧Ｖ_DSおよび電流Ｉ_Dの波形を示す。

ドライブパルスＯＵＴの周波数をより高くすることは、図６Ｂおよび図６Ｅの波形図を比較すると分かるように、電流Ｉ_Dを減少させることができる。その結果、ＯＦＦ時の損
失をより少なくすることができる。しかしながら、図６Ｃおよび図６Ｆの波形図を比較すると分かるように、周波数を高くすると、ＯＮ時の電流Ｉ_Dが増加し、ＯＮ時の損失が増
加する。

ＯＦＦ時の損失の減少分と、ＯＮ時の損失の増加分を比較すると、ＯＦＦ時の損失の減少分がより多い。したがって、１回のＯＮ時およびＯＦＦ時の区間では、スイッチング損失を減少させることができる。しかしながら、ドライブパルスＯＵＴの周波数が高いことは、同じ時間幅の中で、スイッチング回数が増加する。その結果、トータルとしての損失は、増加してしまう問題がある。したがって、例えば特許文献２に記載されているように、連続モードにおいて、ドライブパルスＯＵＴの周波数を高くすると、スイッチング損失が増加する問題があった。

このように、周波数を高くすることは、チョークコイルを小型化できるが、損失の増加が発生する。逆に周波数が低いと、チョークコイルとして直流重畳特性の良好なもの、すなわち、大型なコイルが必要となる。

したがって、この発明の目的は、上記問題点を解消し、小型なチョークコイルを使用することができると共に、損失を低減することができる電源装置を提供することにある。

上述した課題を解決するために、この発明は、入力電圧が供給される第１および第２の入力端子と、
出力電圧が取り出される第１および第２の出力端子と、
一端が第１の入力端子に接続され、他端がダイオードを介して第１の出力端子に接続されたチョークコイルと、
チョークコイルの他端およびダイオードの接続点と、第２の出力端子との間に接続されたスイッチング素子と、
ダイオードおよび第１の出力端子の接続点と、第２の出力端子との間に接続されたコンデンサと、
スイッチング素子がＯＮする時に流れる電流を予め設定したしきい値と比較する比較部と、
発振器と、出力電圧を安定化するために、発振器の出力信号から形成されたパルス信号のデューティ比を制御するパルス幅変調回路と、パルス幅変調回路からの出力信号が供給され、比較部からの比較信号によって出力信号の周波数を切り替える周波数切り替え回路と、周波数切り替え回路からスイッチング素子をＯＮ／ＯＦＦさせるパルス信号を出力するＰＦＣ制御回路と
を備え、
周波数切り替え回路は、スイッチング素子がＯＮする時に流れる電流がしきい値より大か、またはしきい値以上の場合に、パルス信号の周波数をより高い周波数に切り替える電源装置である。

好ましくは、スイッチング素子がＦＥＴであり、
比較部は、ＦＥＴのドレイン電流を抵抗によって検出電圧に変換し、検出電圧をしきい値電圧と比較して比較信号を出力する。

好ましくは、発振器の発振周波数が固定とされ、
発振器の出力信号と、発振器の出力信号を分周した分周出力との一方が選択回路によって選択され、
スイッチング素子がＯＮする時に流れる電流がしきい値より大か、またはしきい値以上の場合以外に、分周出力を選択回路によって選択する。

好ましくは、パルス幅変調回路は、出力電圧と対応する信号によってパルス幅変調された出力信号を形成し、
出力電圧と対応する信号を比較部に供給してしきい値と比較する請求項１記載の電源装置である。

さらに、入力電圧を予め設定したしきい値と比較し、入力電圧がしきい値より小か、またはしきい値以下の場合に、パルス信号の周波数をより高い周波数に切り替える。

この発明によれば、負荷が重い場合のみスイッチング周波数を高くするので、チョークコイルの大型化を防止できると共に、スイッチング損失が増加することを防止できる。

以下、この発明の一実施の形態について図面を参照しながら説明する。この一実施の形態は、図７に示す連続モードのＰＦＣ制御回路を有する電源装置に対して適用されたものである。

図７に示すように、ブリッジ整流回路ＢＤおよび平滑コンデンサＣｉは、交流電源（商用電源）Ｖａｃの交流電圧を整流して全波整流電圧を平滑コンデンサＣｉに供給する。平滑コンデンサＣｉの両端（第１および第２の入力端子）に入力（直流）電圧Ｖｉｎが出力される。

ブリッジ整流回路ＢＤの一方の出力端子（非接地側の第１の入力端子）がチョークコイルＬ１の一端に接続され、チョークコイルＬ１の他端がダイオードＤ１を介して第１の出力端子に接続される。チョークコイルＬ１の他端とダイオードＤ１の接続点と、第２の出力端子との間にスイッチング素子としてのＦＥＴＱ１のドレインが接続される。ＦＥＴＱ１は、例えばＮチャンネルＦＥＴである。ＦＥＴＱ１のソースが接地される。ＦＥＴＱ１のドレイン・ソース間には、寄生ダイオード（図示しない）が存在する。ＦＥＴＱ１のゲートに対してＰＦＣ制御回路１Ｃにより形成されたドライブパルスＯＵＴが供給される。

ＦＥＴＱ１のドレインがダイオードＤ１を順方向に介してコンデンサＣｏの一端に接続される。コンデンサＣｏの他端が接地される。コンデンサＣｏの両端（第１および第２の出力端子）に出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔが負荷（図示しない）に対して印加される。

昇圧形コンバータが構成され、入力電圧Ｖｉｎより高い出力電圧Ｖｏｕｔが形成される。スイッチング素子としてのＦＥＴＱ１は、ＰＦＣ制御回路１Ｃのドライブ回路１３からドライブパルスＯＵＴが供給される。ＦＥＴＱ１は、ドライブパルスＯＵＴの論理値がＬの期間でＯＮし、その論理値がＨの期間でオフする。

ＦＥＴＱ１がＯＮする期間では、チョークコイルＬ１およびＦＥＴＱ１を介して電流が流れる。ＦＥＴＱ１がＯＮする期間に流れる電流のピーク値は、ＦＥＴＱ１のＯＮ期間の長さと入力電圧Ｖｉｎとに比例した値となり、チョークコイルＬ１のインダクタンス成分に反比例した値となる。次に、ＦＥＴＱ１がオフすると、チョークコイルＬ１、ダイオードＤ１およびコンデンサＣｏを介して電流が流れる。

ＰＦＣ制御回路１Ｃは、発振器１１と、パルス幅変調（ＰＷＭ；Pulse Width Modulation）回路１２と、ドライブ回路１３とを有する。なお、ＰＦＣ制御回路１Ｃに過電流に対する保護回路が設けられているが、簡単のため省略する。

発振器１１は、のこぎり波または三角波（以下の説明では、特に区別しない限りのこぎり波と称する）の出力信号を発生し、発振器１１の出力信号と、制御信号ＦＢがＰＷＭ変調回路１２に供給される。制御信号ＦＢは、例えば出力電圧の変動に対応した電圧値を有する信号である。ＰＷＭ変調回路１２は、制御信号ＦＢに応じて出力信号のパルス幅を変調する。ＰＷＭ変調回路１２の出力パルスがドライブ回路１３を介してＦＥＴＱ１のゲートに供給される。ＰＦＣ制御回路１Ｃは、ドライブパルスのデューティ比を変化させることで、出力電圧Ｖｏｕｔを安定化する。

図８に示すように、発振器１１は、コンデンサ２１を定電流源２２ａによって充電する動作と、定電流源２２ｂによって放電する動作とをスイッチング素子２３のＯＮ／ＯＦＦによって交互に行う構成とされている。コンデンサ２１の端子電圧が発振器１１の出力信号とＰＷＭ変調回路１２に供給される。ＰＷＭ変調回路１２に対して制御信号ＦＢが供給され、制御信号ＦＢに応じてデューティ比が制御された出力パルスが生成される。

図９に示すように、発振器１１の一例は、充電用の定電流源２２ａをＦＥＴ２４ａおよび２４ｂと、抵抗２５とからなるカレントミラー回路により構成される。破線で囲んで示す部分がＩＣ(Integrated Circuit)の構成とされ、コンデンサ２１および抵抗２５がＩＣの外に形成される。

図１０Ａに示すように、発振器１１から出力されるのこぎり波と、制御信号ＦＢとが比較される。制御信号ＦＢよりのこぎり波の値が大となる区間で、図１０Ｂに示すように、Ｈとなり、制御信号ＦＢよりのこぎり波の値が小となる区間で、図１０Ｂに示すように、ＬとなるＰＷＭ信号が形成される。負荷が重くなると、制御信号ＦＢの値が低下し、ＰＷＭ信号のデューティが大となり、ＦＥＴＱ１のＯＮ期間がより長くなるような制御がなされる。

図１１を参照して、この発明の一実施の形態について説明する。発振器１１からののこぎり波が電圧比較器３１の一方の入力端子に供給される。電圧比較器３１の他方の入力端子に対して可変電圧源として表された制御信号ＦＢが供給される。制御信号ＦＢは、例えば出力電圧を抵抗で分圧した信号である。電圧比較器３１の出力には、上述したように、ＰＷＭ変調されたパルス信号が出力される。電圧比較器３１によってＰＷＭ変調回路１２が構成される。

電圧比較器３１からのＰＷＭ信号がカウンタ３２およびスイッチ回路ＳＷの入力端子ｂに供給される。カウンタ３２は、ＰＷＭ信号の周波数を分周する。カウンタ３２の出力信号がスイッチ回路ＳＷの入力端子ａに供給される。スイッチ回路ＳＷの出力端子ｃに取り出されたパルス信号がフリップフロップ３３に入力される。フリップフロップ３３の出力信号がインバータ３４を介してＦＥＴＱ１のゲートに供給される。

スイッチ回路ＳＷは、周波数切り替え回路であって、電圧比較器３５の出力に得られる切り替え信号Ｐｄによって制御される。スイッチング素子としてのＦＥＴＱ１がＯＮする時に流れる電流が検出される。例えばＦＥＴＱ１のソースおよび接地間に検出抵抗Ｒｓが挿入される。ソースおよび検出抵抗Ｒｓの接続点から検出電圧Ｖｓが取り出される。検出電圧Ｖｓは、ＦＥＴＱ１がＯＮ時に流れる電流Ｉ_Dに比例した値を有する。なお、制御信
号ＦＢを検出電圧として使用することも可能である。さらに、負荷電流を抵抗によって検出電圧に変換しても良い。

検出電圧Ｖｓが電圧比較器３５の一方の入力端子に対して供給される。電圧比較器３５の他方の入力端子に対してしきい値電圧Ｖthが供給される。検出電圧Ｖｓがしきい値電圧Ｖthより大きいか、または以上の場合（以下、特に区別を必要としない場合は、単に大きいと記載する）に、一方の論理値であるＨの切り替え信号Ｐｄが出力される。検出電圧Ｖｓがしきい値電圧Ｖth以下か、または未満の場合（以下、特に区別を必要としない場合は、単に以下と記載する）に、他方の論理値であるＬの切り替え信号Ｐｄが出力される。電圧比較器３５によってＦＥＴＱ１がＯＮする時に流れる電流を予め設定したしきい値と比較する比較部が構成される。

スイッチ回路ＳＷは、検出信号ＰｄがＬの期間で入力端子ａを選択し、カウンタ３２の出力信号を出力端子ｃに出力する。検出信号ＰｄがＨの期間で、入力端子ｂを選択し、カウンタ３２を通らないパルス信号（電圧比較器３１の出力信号）を出力端子ｃに出力する。検出信号ＰｄがＨとなるのは、ＦＥＴＱ１を流れる電流Ｉ_Dがしきい値電圧Ｖthに対応
する電流より大きい場合のみである。

図１２Ａに示す発振器１１の出力信号と制御信号ＦＢとから図１２Ｃに示すＰＷＭ信号が形成される。スイッチ回路ＳＷの入力端子ｂが選択される場合には、図１２Ｃに示すパルス信号がフリップフロップ３３に供給される。

カウンタ３２は、図１２Ａにおいて、Ｔ２およびＴ４で示される２個の入力をカウントするタイミングでもって、１個の出力を発生し、カウンタ３２の出力によってフリップフロップ３３がセットまたはリセットされる。例えばタイミングＴ２でフリップフロップ３３がセットされ、タイミングＴ４でフリップフロップ３３がリセットされる。

図１２Ｂのパルス信号は、図１２Ｃのパルス信号の周波数の３倍の周波数を有する。したがって、ＦＥＴＱ１のドレイン電流Ｉ_Dが予め設定したしきい値より大きくなると、ド
ライブパルスの周波数が３倍となる。ＦＥＴＱ１のドレイン電流Ｉ_Dが予め設定したしき
い値以下の場合には、より低い周波数のドライブパルス（図１２Ｂ）が形成される。

なお、上述した例は、カウンタ３２が２回のカウント動作の結果、１回の出力を発生する。カウンタ３２が３回のカウント動作の結果、２回の出力を発生するようにしても良い。この場合には、ドライブパルスの周波数が１．６７倍となる。さらに、カウンタ３２が１／２分周を行う場合には、ドライブパルスの周波数を２倍とすることができる。さらに、カウンタ３２の分周比を固定とせずに、ユーザの調整操作によって可変設定することを可能としても良い。

上述したこの発明の一実施の形態において、負荷が軽い場合には、図１３Ａに示すように、電流Ｉ_Dがしきい値電流Ｉthを超えない。しきい値電流Ｉthは、しきい値電圧Ｖthに
対応する電流である。電流Ｉ_Dの波形を拡大して示す図１３Ｂに示すように、周期は、発
振器１１の発振周波数に対応するｔｘである。

一方、負荷が重い場合には、図１４Ａに示すように、電流Ｉ_Dがしきい値電流Ｉthを超
える期間が発生する。電流Ｉ_Dがしきい値電流Ｉthを超えない期間では、図１４Ｂに示す
ように、周期ｔｘでそのピーク値がＩpp１となる電流Ｉ_DがＦＥＴＱ１のドレイン・ソー
ス間を流れる。電流Ｉ_Dがしきい値電流Ｉth以上となる期間では、ドライブパルスの周波
数が上述したように高くされる。すなわち、図１４Ｃに示すように、周期ｔｙ（＜ｔｘ）でそのピーク値がＩpp２（＜Ｉpp１）となる電流Ｉ_DがＦＥＴＱ１のドレイン・ソース間
を流れる。

このように、負荷が重い場合の電流Ｉ_Dのピーク値を下げることができるので、チョー
クコイルの直流重畳特性に対する要求を緩やかにすることができ、チョークコイルとして小型なものを使用できる。さらに、チョークコイルＦＥＴＱ１がＯＮ状態からＯＦＦ状態に遷移するＯＦＦ時の損失を減少させることができる。ＦＥＴＱ１がＯＦＦ状態からＯＮ状態に遷移するＯＮ時の損失が増大する。しかしながら、ＯＦＦ時の損失の減少量がＯＮ時の損失の増加量に比して多いので、トータルでは、損失の増加を抑えることができる。この発明の一実施の形態では、電流Ｉ_Dが設定値以上となる一部の期間のみ、スイッチン
グの周波数を高くするので、常時、スイッチングの周波数を高くするのと異なり、トータルのスイッチング損失の増加を防止することができる。

以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。例えば上述した説明では、負荷が重くなる場合に、スイッチングの周波数を高くしている。さらに、入力電圧が低下した場合に、スイッチングの周波数を高くするようにしても良い。この場合には、入力電圧を予め設定したしきい値と比較して、入力電圧がしきい値より小さくなるとスイッチングの周波数が高いものに切り替えられる。

カウンタによりドライブパルスＯＵＴの周波数を変化させるのに限らず、発振器を可変周波数発振器の構成とし、スイッチング素子が流れる電流がしきい値以上となることが検出された場合に、発振周波数をより高くするようにしても良い。

従来の臨界モードのＰＦＣ制御回路の一例を示す接続図である。 臨界モードのＰＦＣ制御回路の動作を説明するための波形図である。 従来の連続モードのＰＦＣ制御回路の一例を示す接続図である。 連続モードのＰＦＣ制御回路の動作を説明するための波形図である。図３の一部の区間を拡大した波形図である。 従来のＰＦＣ制御回路のスイッチング損失を説明するための波形図である。 周波数を高くした場合のスイッチング損失を説明するための波形図である。 この発明を適用できるＰＦＣ制御回路を有する電源装置の接続図である。 発振器の一例の構成を示す接続図である。 発振器のより具体的な構成を示す接続図である。 ＰＷＭ変調の説明に使用する波形図である。 この発明の一実施の形態によるＰＦＣ制御回路の接続図である。 この発明の一実施の形態の動作説明のための波形図である。 この発明の一実施の形態の動作説明のための波形図である。 この発明の一実施の形態の動作説明のための波形図である。

符号の説明

Ｑ１・・・ＦＥＴ
ＢＤ・・・ブリッジ整流回路
Ｌ１・・・チョークコイル
Ｒs・・・電流検出抵抗
ＳＷ・・・スイッチ回路
１Ｃ，１Ｂ，１Ｃ・・・ＰＦＣ制御回路
１１・・・発振器
１２・・・ＰＷＭ変調回路
３１，３５・・・電圧比較器
３２・・・カウンタ

Claims (5)

1. 入力電圧が供給される第１および第２の入力端子と、
   出力電圧が取り出される第１および第２の出力端子と、
   一端が上記第１の入力端子に接続され、他端がダイオードを介して上記第１の出力端子に接続されたチョークコイルと、
   上記チョークコイルの上記他端および上記ダイオードの接続点と、上記第２の出力端子との間に接続されたスイッチング素子と、
   上記ダイオードおよび上記第１の出力端子の接続点と、上記第２の出力端子との間に接続されたコンデンサと、
   上記スイッチング素子がＯＮする時に流れる電流を予め設定したしきい値と比較する比較部と、
   発振器と、出力電圧を安定化するために、上記発振器の出力信号から形成されたパルス信号のデューティ比を制御するパルス幅変調回路と、上記パルス幅変調回路からの出力信号が供給され、上記比較部からの比較信号によって出力信号の周波数を切り替える周波数切り替え回路と、上記周波数切り替え回路から上記スイッチング素子をＯＮ／ＯＦＦさせるパルス信号を出力するＰＦＣ制御回路と
   を備え、
   上記周波数切り替え回路は、上記スイッチング素子がＯＮする時に流れる電流が上記しきい値より大か、または上記しきい値以上の場合に、上記パルス信号の周波数をより高い周波数に切り替える電源装置。
2. 上記スイッチング素子がＦＥＴであり、
   上記比較部は、上記ＦＥＴのドレイン電流を抵抗によって検出電圧に変換し、上記検出電圧をしきい値電圧と比較して上記比較信号を出力する請求項１記載の電源装置。
3. 上記発振器の発振周波数が固定とされ、
   上記発振器の出力信号と、上記発振器の出力信号を分周した分周出力との一方が選択回路によって選択され、
   上記スイッチング素子がＯＮする時に流れる電流が上記しきい値より大か、または上記しきい値以上の場合以外に、上記分周出力を上記選択回路によって選択する請求項１記載の電源装置。
4. 上記パルス幅変調回路は、上記出力電圧と対応する信号によってパルス幅変調された出力信号を形成し、
   上記出力電圧と対応する信号を上記比較部に供給して上記しきい値と比較する請求項１記載の電源装置。
5. さらに、入力電圧を予め設定したしきい値と比較し、上記入力電圧が上記しきい値より小か、または上記しきい値以下の場合に、上記パルス信号の周波数をより高い周波数に切り替える請求項１記載の電源装置。

Images