JP2001197741A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2001197741A JP2001197741A JP2000002516A JP2000002516A JP2001197741A JP 2001197741 A JP2001197741 A JP 2001197741A JP 2000002516 A JP2000002516 A JP 2000002516A JP 2000002516 A JP2000002516 A JP 2000002516A JP 2001197741 A JP2001197741 A JP 2001197741A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- switching power
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/338—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement
- H02M3/3385—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in a self-oscillating arrangement with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 待機時のスイッチング周波数を低下させて損
失の改善を図るスイッチング電源装置を提供する。 【解決手段】 トランスの１次巻線に主スイッチング素
子であるＦＥＴＱ１が直列接続され、帰還巻線ＮＢに制
御回路５が接続され、２次巻線Ｎ２は２つの出力端を有
し、一方の出力端は整流回路を介して電圧検出回路４が
接続され、電圧出力端ＯＵＴ２に低電圧が導かれ、他方
の出力端は整流回路を介して高電圧が電圧出力端ＯＵＴ
２に導かれる。２つの電圧出力端子ＯＵＴ１とＯＵＴ２
との間にはスイッチＳＷが接続される。このスイッチを
オンすることによって、ＦＥＴＱ１のオフ期間の帰還巻
線ＮＢに発生する電圧を低下させ、ＦＥＴＱ１の制御端
子に印加される電圧をしきい値電圧以下に制御する。
失の改善を図るスイッチング電源装置を提供する。 【解決手段】 トランスの１次巻線に主スイッチング素
子であるＦＥＴＱ１が直列接続され、帰還巻線ＮＢに制
御回路５が接続され、２次巻線Ｎ２は２つの出力端を有
し、一方の出力端は整流回路を介して電圧検出回路４が
接続され、電圧出力端ＯＵＴ２に低電圧が導かれ、他方
の出力端は整流回路を介して高電圧が電圧出力端ＯＵＴ
２に導かれる。２つの電圧出力端子ＯＵＴ１とＯＵＴ２
との間にはスイッチＳＷが接続される。このスイッチを
オンすることによって、ＦＥＴＱ１のオフ期間の帰還巻
線ＮＢに発生する電圧を低下させ、ＦＥＴＱ１の制御端
子に印加される電圧をしきい値電圧以下に制御する。
Description
【０００１】
【発明の属する技術分野】この発明はスイッチング電源
装置に関し、特に、自励型リンギング・チョーク・コン
バータ（以下、ＲＣＣと称する）方式のスイッチング電
源装置に関する。
装置に関し、特に、自励型リンギング・チョーク・コン
バータ（以下、ＲＣＣと称する）方式のスイッチング電
源装置に関する。
【０００２】
【従来の技術】一般に、電子計算機もしくは通信機器な
どの電子機器は安定して直流電圧を必要とする。このよ
うな電子機器に対して、商用交流電源から安定した直流
電圧を供給するために、構成が比較的簡単で効率の高い
ＲＣＣ方式のスイッチング電源装置が広く用いられてい
る。
どの電子機器は安定して直流電圧を必要とする。このよ
うな電子機器に対して、商用交流電源から安定した直流
電圧を供給するために、構成が比較的簡単で効率の高い
ＲＣＣ方式のスイッチング電源装置が広く用いられてい
る。
【０００３】図７はそのような従来のＲＣＣ方式のスイ
ッチング電源装置の回路図である。図７において、スイ
ッチング電源装置１は入力回路２と主動作回路３と電圧
検出回路４と電圧出力端子ＯＵＴおよびグランド端子Ｇ
ＮＤを備えている。このうち、入力回路２は整流用のダ
イオードブリッジＤＢと、ＡＣ電源とダイオードブリッ
ジＤＢの入力端との間に設けられたヒューズＦおよびフ
ィルタ回路ＬＦとからなる。
ッチング電源装置の回路図である。図７において、スイ
ッチング電源装置１は入力回路２と主動作回路３と電圧
検出回路４と電圧出力端子ＯＵＴおよびグランド端子Ｇ
ＮＤを備えている。このうち、入力回路２は整流用のダ
イオードブリッジＤＢと、ＡＣ電源とダイオードブリッ
ジＤＢの入力端との間に設けられたヒューズＦおよびフ
ィルタ回路ＬＦとからなる。
【０００４】また、主動作回路３は、入力回路２のダイ
オードブリッジＤＢの出力端ａ，ｂ間に設けられた平滑
用のコンデンサＣ１と、１次巻線Ｎ１，１次巻線Ｎ１と
は逆極性の２次巻線Ｎ２および１次巻線Ｎ１と同極性の
帰還巻線ＮＢを有するトランスＴと、トランスＴの１次
巻線Ｎ１の一端に直列に接続されたスイッチング素子と
してのＦＥＴＱ１と、１次巻線Ｎ１の他端とＦＥＴＱ１
の制御端子であるゲートとの間に接続された起動用の抵
抗Ｒ１と、ＦＥＴＱ１のゲート−ソース間に接続された
抵抗Ｒ８と、トランスＴの２次巻線Ｎ２の一端に直列に
接続された整流用のダイオードＤ１と、２次巻線Ｎ２の
一端と電圧出力端子ＯＵＴ間に接続された平滑用のコン
デンサＣ４とからなる。
オードブリッジＤＢの出力端ａ，ｂ間に設けられた平滑
用のコンデンサＣ１と、１次巻線Ｎ１，１次巻線Ｎ１と
は逆極性の２次巻線Ｎ２および１次巻線Ｎ１と同極性の
帰還巻線ＮＢを有するトランスＴと、トランスＴの１次
巻線Ｎ１の一端に直列に接続されたスイッチング素子と
してのＦＥＴＱ１と、１次巻線Ｎ１の他端とＦＥＴＱ１
の制御端子であるゲートとの間に接続された起動用の抵
抗Ｒ１と、ＦＥＴＱ１のゲート−ソース間に接続された
抵抗Ｒ８と、トランスＴの２次巻線Ｎ２の一端に直列に
接続された整流用のダイオードＤ１と、２次巻線Ｎ２の
一端と電圧出力端子ＯＵＴ間に接続された平滑用のコン
デンサＣ４とからなる。
【０００５】また、電圧検出回路４は、主動作回路３の
出力側に設けられており、抵抗Ｒ５と、フォトカプラＰ
Ｃの発光側の発光ダイオードＰＤと、シャントレギュレ
ータＳｒと、抵抗Ｒ６，Ｒ７とを備える。このうち、抵
抗Ｒ５と、発光ダイオードＰＤと、シャントレギュレー
タＳｒのアノード−カソード間は互いに直列に接続さ
れ、主動作回路３のコンデンサＣ４に対し、並列に設け
られている。また、抵抗Ｒ６とＲ７も互いに直列に接続
され、同じくコンデンサＣ４に対し、並列に設けられて
いる。そして、抵抗Ｒ６とＲ７の接続点はシャントレギ
ュレータＳｒの電圧端子に接続されている。
出力側に設けられており、抵抗Ｒ５と、フォトカプラＰ
Ｃの発光側の発光ダイオードＰＤと、シャントレギュレ
ータＳｒと、抵抗Ｒ６，Ｒ７とを備える。このうち、抵
抗Ｒ５と、発光ダイオードＰＤと、シャントレギュレー
タＳｒのアノード−カソード間は互いに直列に接続さ
れ、主動作回路３のコンデンサＣ４に対し、並列に設け
られている。また、抵抗Ｒ６とＲ７も互いに直列に接続
され、同じくコンデンサＣ４に対し、並列に設けられて
いる。そして、抵抗Ｒ６とＲ７の接続点はシャントレギ
ュレータＳｒの電圧端子に接続されている。
【０００６】また、制御回路５は、帰還巻線ＮＢの一端
とＦＥＴＱ１のゲートとの間に直列に接続された抵抗Ｒ
９およびコンデンサＣ３と、ＦＥＴＱ１のゲート−ソー
ス間に接続されたトランジスタＱ２と、帰還巻線ＮＢの
一端とトランジスタＱ２のベースとの間に接続された抵
抗Ｒ２と、トランジスタＱ２のベース−エミッタ間に並
列に接続された抵抗Ｒ３およびコンデンサＣ２，帰還巻
線ＮＢの一端とトランジスタＱ２のベースとの間に直列
に接続された抵抗Ｒ４，ダイオードＤ２およびフォトカ
プラＰＣの受光側のフォトトランジスタＰＴからなる。
とＦＥＴＱ１のゲートとの間に直列に接続された抵抗Ｒ
９およびコンデンサＣ３と、ＦＥＴＱ１のゲート−ソー
ス間に接続されたトランジスタＱ２と、帰還巻線ＮＢの
一端とトランジスタＱ２のベースとの間に接続された抵
抗Ｒ２と、トランジスタＱ２のベース−エミッタ間に並
列に接続された抵抗Ｒ３およびコンデンサＣ２，帰還巻
線ＮＢの一端とトランジスタＱ２のベースとの間に直列
に接続された抵抗Ｒ４，ダイオードＤ２およびフォトカ
プラＰＣの受光側のフォトトランジスタＰＴからなる。
【０００７】次に、このように構成されたスイッチング
電源装置１の動作について説明する。まず、起動時にお
いては、抵抗Ｒ１を介してＦＥＴＱ１のゲートに電圧が
印加されてＦＥＴＱ１がターンオンする。ＦＥＴＱ１が
ターンオンすると、トランスＴの１次巻線Ｎ１に電源電
圧が印加され、帰還巻線ＮＢに、１次巻線Ｎ１に発生す
る電圧と同じ方向の電圧が発生し、ＦＥＴＱ１は正帰還
により急速にオンする。このとき、１次巻線Ｎ１には励
磁エネルギーが蓄積される。
電源装置１の動作について説明する。まず、起動時にお
いては、抵抗Ｒ１を介してＦＥＴＱ１のゲートに電圧が
印加されてＦＥＴＱ１がターンオンする。ＦＥＴＱ１が
ターンオンすると、トランスＴの１次巻線Ｎ１に電源電
圧が印加され、帰還巻線ＮＢに、１次巻線Ｎ１に発生す
る電圧と同じ方向の電圧が発生し、ＦＥＴＱ１は正帰還
により急速にオンする。このとき、１次巻線Ｎ１には励
磁エネルギーが蓄積される。
【０００８】そして、抵抗Ｒ２を介してコンデンサＣ２
が充電されてトランジスタＱ２のベース電位がしきい値
に達すると、トランジスタＱ２がオンし、ＦＥＴＱ１が
ターンオフする。これにより、ＦＥＴＱ１のオン期間内
にトランスＴの１次巻線Ｎ１に蓄積されていた励磁エネ
ルギーは、２次巻線Ｎ２を介して電気エネルギーとして
放出され、ダイオードＤ１で整流され、コンデンサＣ４
で平滑され、電圧出力端子ＯＵＴを介して負荷に供給さ
れる。
が充電されてトランジスタＱ２のベース電位がしきい値
に達すると、トランジスタＱ２がオンし、ＦＥＴＱ１が
ターンオフする。これにより、ＦＥＴＱ１のオン期間内
にトランスＴの１次巻線Ｎ１に蓄積されていた励磁エネ
ルギーは、２次巻線Ｎ２を介して電気エネルギーとして
放出され、ダイオードＤ１で整流され、コンデンサＣ４
で平滑され、電圧出力端子ＯＵＴを介して負荷に供給さ
れる。
【０００９】また、トランスＴの１次巻線Ｎ１に蓄積さ
れた励磁エネルギーが、２次巻線Ｎ２を介してすべて放
出されると、帰還巻線ＮＢにフライバック電圧ＶＮＢが
発生する。このフライバック電圧ＶＮＢの変化を図８を
参照して説明する。図８において、ｔ１１の時点でＦＥ
ＴＱ１がターンオフし、フライバック電圧ＶＮＢがほぼ
一定の値に保たれ、いわゆるオフ期間に入る。そして、
ｔ１２の時点でダイオードＤ１の電圧が０となり、フラ
イバック電圧ＶＮＢが共振し始め、ｔ１３の時点でフラ
イバック電圧ＶＮＢが上昇し、ＦＥＴＱ１のゲート電圧
がしきい値Ｖｔｈに達すると、ＦＥＴＱ１がターンオン
する。なお、フライバック電圧ＶＮＢの鎖線部分は、Ｆ
ＥＴＱ１のターンオン後も、フライバック電圧ＶＮＢが
共振し続けるものと仮定した場合の変化を示す。このよ
うにして、ＦＥＴＱ１がターンオフすると、再びトラン
スＴの１次巻線Ｎ１に電圧が印加され、励磁エネルギー
が蓄積される。
れた励磁エネルギーが、２次巻線Ｎ２を介してすべて放
出されると、帰還巻線ＮＢにフライバック電圧ＶＮＢが
発生する。このフライバック電圧ＶＮＢの変化を図８を
参照して説明する。図８において、ｔ１１の時点でＦＥ
ＴＱ１がターンオフし、フライバック電圧ＶＮＢがほぼ
一定の値に保たれ、いわゆるオフ期間に入る。そして、
ｔ１２の時点でダイオードＤ１の電圧が０となり、フラ
イバック電圧ＶＮＢが共振し始め、ｔ１３の時点でフラ
イバック電圧ＶＮＢが上昇し、ＦＥＴＱ１のゲート電圧
がしきい値Ｖｔｈに達すると、ＦＥＴＱ１がターンオン
する。なお、フライバック電圧ＶＮＢの鎖線部分は、Ｆ
ＥＴＱ１のターンオン後も、フライバック電圧ＶＮＢが
共振し続けるものと仮定した場合の変化を示す。このよ
うにして、ＦＥＴＱ１がターンオフすると、再びトラン
スＴの１次巻線Ｎ１に電圧が印加され、励磁エネルギー
が蓄積される。
【００１０】スイッチング電源装置１においては、この
ような発振動作が繰返される。ここで、定常状態におい
ては、負荷側の出力電圧は抵抗Ｒ６とＲ７で分圧され、
この分圧された検出電圧とシャントレギュレータＳｒの
基準電圧とが比較される。そして、出力電圧の変動量が
シャントレギュレータＳｒで増幅され、フォトカプラＰ
Ｃの発光ダイオードＰＤに流れる電流が変化し、発光ダ
イオードＰＤの発光量に応じて、フォトトランジスタＰ
Ｔのインピーダンスが変化する。これにより、コンデン
サＣ２の充放電時間を変化させることができ、出力電圧
が一定となるように制御される。
ような発振動作が繰返される。ここで、定常状態におい
ては、負荷側の出力電圧は抵抗Ｒ６とＲ７で分圧され、
この分圧された検出電圧とシャントレギュレータＳｒの
基準電圧とが比較される。そして、出力電圧の変動量が
シャントレギュレータＳｒで増幅され、フォトカプラＰ
Ｃの発光ダイオードＰＤに流れる電流が変化し、発光ダ
イオードＰＤの発光量に応じて、フォトトランジスタＰ
Ｔのインピーダンスが変化する。これにより、コンデン
サＣ２の充放電時間を変化させることができ、出力電圧
が一定となるように制御される。
【００１１】
【発明が解決しようとする課題】図７に示した従来のス
イッチング電源装置１は、軽負荷時に発振周波数が上昇
し、スイッチング損失が大きく回路効率が低下する要因
となっていた。この課題を解決するために、スイッチン
グ電源装置１の出力側に出力電圧を降下させる回路を設
け、出力側のインピーダンスを変化させて出力電圧Ｖｏ
を降下させる方法が考えられる。
イッチング電源装置１は、軽負荷時に発振周波数が上昇
し、スイッチング損失が大きく回路効率が低下する要因
となっていた。この課題を解決するために、スイッチン
グ電源装置１の出力側に出力電圧を降下させる回路を設
け、出力側のインピーダンスを変化させて出力電圧Ｖｏ
を降下させる方法が考えられる。
【００１２】この場合、トランスＴの帰還巻線ＮＢに発
生する電圧ＶＮＢが出力電圧Ｖｏに比例して降下するこ
とを利用し、出力電圧Ｖｏが降下する度合を調整し、電
圧ＶＮＢを低下させることにより、ＦＥＴＱ１のゲート
電圧をしきい値に達しない範囲で共振させてＦＥＴＱ１
のターンオンを遅らせ、ＦＥＴＱ１のオフ期間を延長さ
せて、発振周波数を低くし、スイッチング損失が低減す
る。
生する電圧ＶＮＢが出力電圧Ｖｏに比例して降下するこ
とを利用し、出力電圧Ｖｏが降下する度合を調整し、電
圧ＶＮＢを低下させることにより、ＦＥＴＱ１のゲート
電圧をしきい値に達しない範囲で共振させてＦＥＴＱ１
のターンオンを遅らせ、ＦＥＴＱ１のオフ期間を延長さ
せて、発振周波数を低くし、スイッチング損失が低減す
る。
【００１３】しかし、このようなＲＣＣ方式のスイッチ
ング電源装置は、軽負荷時には出力電流が小さいため周
波数が上昇するという特徴があり、上述のごとく出力電
圧を降下させる回路を設けると、すべての出力電圧が低
下してしまうため、定電圧出力が必要とされる場合に
は、後段に定電圧制御回路が必要であるという問題点が
あった。
ング電源装置は、軽負荷時には出力電流が小さいため周
波数が上昇するという特徴があり、上述のごとく出力電
圧を降下させる回路を設けると、すべての出力電圧が低
下してしまうため、定電圧出力が必要とされる場合に
は、後段に定電圧制御回路が必要であるという問題点が
あった。
【００１４】それゆえに、この発明の主たる目的は、ス
イッチング損失の増大を抑制し、かつ定電圧出力を得る
ことが可能なスイッチング電源装置を提供することであ
る。
イッチング損失の増大を抑制し、かつ定電圧出力を得る
ことが可能なスイッチング電源装置を提供することであ
る。
【００１５】
【課題を解決するための手段】請求項１に係る発明は、
直流電源と、１次巻線，少なくとも２つの２次巻線およ
び帰還巻線を有するトランスと、１次巻線に直列に接続
されて帰還巻線に発生する電圧によりターンオンする主
スイッチング素子と、２次巻線に接続された整流回路と
を備え、２つ以上の直流出力が得られるスイッチング電
源装置において、電源起動時に主スイッチング素子のタ
ーンオンを行なう起動回路と、２次側の２つの出力の間
に設けられるスイッチ手段とを含み、スイッチ手段をオ
ンすることによって、主スイッチング素子のオフ期間に
帰還巻線に発生する電圧を低下させ、主スイッチング素
子の制御端子に印加される電圧をしきい値電圧以下に制
御し、起動回路によってスイッチング素子をターンオン
することを特徴とする。
直流電源と、１次巻線，少なくとも２つの２次巻線およ
び帰還巻線を有するトランスと、１次巻線に直列に接続
されて帰還巻線に発生する電圧によりターンオンする主
スイッチング素子と、２次巻線に接続された整流回路と
を備え、２つ以上の直流出力が得られるスイッチング電
源装置において、電源起動時に主スイッチング素子のタ
ーンオンを行なう起動回路と、２次側の２つの出力の間
に設けられるスイッチ手段とを含み、スイッチ手段をオ
ンすることによって、主スイッチング素子のオフ期間に
帰還巻線に発生する電圧を低下させ、主スイッチング素
子の制御端子に印加される電圧をしきい値電圧以下に制
御し、起動回路によってスイッチング素子をターンオン
することを特徴とする。
【００１６】請求項２に係る発明では、請求項１の発明
の構成に加えて、２次側の少なくとも２つの出力は制御
出力である低電圧出力と、非制御出力である高電圧出力
とを含み、スイッチ手段は低電圧出力と非制御出力との
間に接続されることを特徴とする。
の構成に加えて、２次側の少なくとも２つの出力は制御
出力である低電圧出力と、非制御出力である高電圧出力
とを含み、スイッチ手段は低電圧出力と非制御出力との
間に接続されることを特徴とする。
【００１７】請求項３に係る発明では、請求項１の発明
の構成に加えて、２次側の少なくとも２つの出力は、制
御出力である高電圧出力と、非制御出力である低電圧出
力とを含み、スイッチ手段は高電圧出力と低電圧出力と
の間に接続されることを特徴とする。
の構成に加えて、２次側の少なくとも２つの出力は、制
御出力である高電圧出力と、非制御出力である低電圧出
力とを含み、スイッチ手段は高電圧出力と低電圧出力と
の間に接続されることを特徴とする。
【００１８】請求項４に係る発明では、請求項１の発明
の構成に加えて、２次側の出力として１つの出力を有
し、その出力と異なる２次巻線に接続した整流素子とス
イッチ手段を介して直流出力に接続することを特徴とす
る。
の構成に加えて、２次側の出力として１つの出力を有
し、その出力と異なる２次巻線に接続した整流素子とス
イッチ手段を介して直流出力に接続することを特徴とす
る。
【００１９】請求項５に係る発明では、請求項１から４
のいずれかの発明の構成に加えて、スイッチ手段は外部
からの信号によってオン／オフされることを特徴とす
る。
のいずれかの発明の構成に加えて、スイッチ手段は外部
からの信号によってオン／オフされることを特徴とす
る。
【００２０】請求項６に係る発明では、請求項１から４
のいずれかの発明の構成に加えて、スイッチ手段は負荷
電力が低下したことを検知してオンすることを特徴とす
る。
のいずれかの発明の構成に加えて、スイッチ手段は負荷
電力が低下したことを検知してオンすることを特徴とす
る。
【００２１】請求項７に係る発明では、請求項１のスイ
ッチング素子は電圧制御端子を有することを特徴とす
る。
ッチング素子は電圧制御端子を有することを特徴とす
る。
【００２２】請求項８に係る発明では、請求項１のスイ
ッチング素子は電流制御端子を有することを特徴とす
る。
ッチング素子は電流制御端子を有することを特徴とす
る。
【００２３】
【発明の実施の形態】図１はこの発明の一実施形態のス
イッチング電源装置の回路図である。図１において、ト
ランスＴの２次巻線Ｎ２として２つの出力端が設けられ
る。一方の出力端は電圧検出回路４と制御回路５の制御
によりたとえばロジック回路用として５Ｖの低電圧を出
力し、他方の出力端からはトランスＴの巻数比に応じた
電圧が出力され、たとえばモータ駆動用として２４Ｖの
非制御の高電圧を出力する。これらの出力端の間にはス
イッチＳＷが接続される。
イッチング電源装置の回路図である。図１において、ト
ランスＴの２次巻線Ｎ２として２つの出力端が設けられ
る。一方の出力端は電圧検出回路４と制御回路５の制御
によりたとえばロジック回路用として５Ｖの低電圧を出
力し、他方の出力端からはトランスＴの巻数比に応じた
電圧が出力され、たとえばモータ駆動用として２４Ｖの
非制御の高電圧を出力する。これらの出力端の間にはス
イッチＳＷが接続される。
【００２４】２次巻線Ｎ２の低電圧出力端には図５と同
様にして、整流用のダイオードＤ１のアノードが接続さ
れ、高電圧出力端には整流用のダイオードＤ３のアノー
ドが接続される。ダイオードＤ１のカソードは検出回路
４を介して電圧出力端子ＯＵＴ１に接続されるととも
に、スイッチＳＷの一方端に接続される。ダイオードＤ
３のカソードは平滑用のコンデンサＣ５の一端と電圧出
力端子ＯＵＴ２に接続されるとともに、スイッチＳＷの
他方端に接続される。平滑用のコンデンサＣ５の他端は
接地される。その他の構成は図５と同じである。
様にして、整流用のダイオードＤ１のアノードが接続さ
れ、高電圧出力端には整流用のダイオードＤ３のアノー
ドが接続される。ダイオードＤ１のカソードは検出回路
４を介して電圧出力端子ＯＵＴ１に接続されるととも
に、スイッチＳＷの一方端に接続される。ダイオードＤ
３のカソードは平滑用のコンデンサＣ５の一端と電圧出
力端子ＯＵＴ２に接続されるとともに、スイッチＳＷの
他方端に接続される。平滑用のコンデンサＣ５の他端は
接地される。その他の構成は図５と同じである。
【００２５】次に、図１に示したスイッチング電源装置
の動作について説明する。スイッチＳＷがオフのとき
は、前述の図５と同じ動作を行なう。スイッチＳＷをオ
ンすると、２次巻線Ｔ２の高電圧出力端と低電圧出力端
が短絡されるとともに、５Ｖ出力となる。この場合、高
電圧出力は５／２４倍に低下する。したがって、帰還巻
線ＮＢの電圧も同じ比率で低下し、ＦＥＴＱ１の帰還巻
線ＮＢからのターンオンを防ぐことができる。
の動作について説明する。スイッチＳＷがオフのとき
は、前述の図５と同じ動作を行なう。スイッチＳＷをオ
ンすると、２次巻線Ｔ２の高電圧出力端と低電圧出力端
が短絡されるとともに、５Ｖ出力となる。この場合、高
電圧出力は５／２４倍に低下する。したがって、帰還巻
線ＮＢの電圧も同じ比率で低下し、ＦＥＴＱ１の帰還巻
線ＮＢからのターンオンを防ぐことができる。
【００２６】図２はこの発明の他の実施形態のスイッチ
ング電源装置の回路図である。図１に示した実施形態で
は、低電圧出力を電圧検出回路４と制御回路５とによっ
て制御し、高電圧出力を非制御出力としたが、図２に示
した実施形態は高電圧出力を制御出力とし、低電圧出力
を非制御出力とするものである。
ング電源装置の回路図である。図１に示した実施形態で
は、低電圧出力を電圧検出回路４と制御回路５とによっ
て制御し、高電圧出力を非制御出力としたが、図２に示
した実施形態は高電圧出力を制御出力とし、低電圧出力
を非制御出力とするものである。
【００２７】すなわち、２次巻線Ｎ２の一方の出力端は
電圧検出回路４と制御回路５の制御により、たとえば２
４Ｖの高電圧が電圧出力端子ＯＵＴ１に出力され、２次
巻線Ｎ２の他方の出力端からたとえば５Ｖの低電圧が出
力され、ダイオードＤ３で整流され、コンデンサＣ５で
平滑されて電圧出力端子ＯＵＴ２に出力される。
電圧検出回路４と制御回路５の制御により、たとえば２
４Ｖの高電圧が電圧出力端子ＯＵＴ１に出力され、２次
巻線Ｎ２の他方の出力端からたとえば５Ｖの低電圧が出
力され、ダイオードＤ３で整流され、コンデンサＣ５で
平滑されて電圧出力端子ＯＵＴ２に出力される。
【００２８】そして、図１の実施形態と同様にして、電
圧出力端子ＯＵＴ１とＯＵＴ２との間にはスイッチＳＷ
１が接続される。また、電圧出力端子ＯＵＴ２と抵抗Ｒ
６およびＲ７の接続点との間には抵抗Ｒ１０とスイッチ
ＳＷ２との直列回路が接続される。
圧出力端子ＯＵＴ１とＯＵＴ２との間にはスイッチＳＷ
１が接続される。また、電圧出力端子ＯＵＴ２と抵抗Ｒ
６およびＲ７の接続点との間には抵抗Ｒ１０とスイッチ
ＳＷ２との直列回路が接続される。
【００２９】動作について説明すると、スイッチＳＷ
１，ＳＷ２がオフのときの動作は図５とほぼ同じであ
り、電圧出力端子ＯＵＴ１から制御出力としてたとえば
２４Ｖの電圧が出力され、電圧出力端子ＯＵＴ２から非
制御出力としてたとえば５Ｖの電圧が出力される。
１，ＳＷ２がオフのときの動作は図５とほぼ同じであ
り、電圧出力端子ＯＵＴ１から制御出力としてたとえば
２４Ｖの電圧が出力され、電圧出力端子ＯＵＴ２から非
制御出力としてたとえば５Ｖの電圧が出力される。
【００３０】スイッチＳＷ１を閉じるとともに、スイッ
チＳＷ２を閉じると電圧出力端子ＯＵＴ１とＯＵＴ２が
短絡され、かつシャントレギュレータＳｒに５Ｖの低電
圧が抵抗Ｒ１０とＲ７で分圧して与えられるため、検出
回路４と制御回路５は電圧出力端子ＯＵＴ１とＯＵＴ２
から出力する電圧を低電圧に強制し、５Ｖの電圧を出力
するように制御する。この場合、高電圧出力は５／２４
倍に低下する。したがって、帰還巻線の電圧も同じ比で
低下し、ＦＥＴＱ１の帰還巻線からのターンオンを防ぐ
ことができる。
チＳＷ２を閉じると電圧出力端子ＯＵＴ１とＯＵＴ２が
短絡され、かつシャントレギュレータＳｒに５Ｖの低電
圧が抵抗Ｒ１０とＲ７で分圧して与えられるため、検出
回路４と制御回路５は電圧出力端子ＯＵＴ１とＯＵＴ２
から出力する電圧を低電圧に強制し、５Ｖの電圧を出力
するように制御する。この場合、高電圧出力は５／２４
倍に低下する。したがって、帰還巻線の電圧も同じ比で
低下し、ＦＥＴＱ１の帰還巻線からのターンオンを防ぐ
ことができる。
【００３１】図３は帰還巻線に発生するフライバック電
圧ＶＮＢの変化を示す波形図である。図３において、ｔ
１の時点でＦＥＴＱ１がターンオフし、フライバック電
圧ＶＮＢはサージ発生の後、ほぼ一定の値に保たれ、い
わゆるオフ期間に入る。ここで、オフ期間におけるフラ
イバック電圧ＶＮＢの絶対値は、次の第（１）式により
表わされる。第（１）式において、ＮＢはトランスＴの
帰還巻線ＮＢの巻数を示し、Ｎ２は２次巻線の巻数を示
し、ＶＦは主動作回路３の整流用のダイオードＤ１の順
方向電圧を示す。
圧ＶＮＢの変化を示す波形図である。図３において、ｔ
１の時点でＦＥＴＱ１がターンオフし、フライバック電
圧ＶＮＢはサージ発生の後、ほぼ一定の値に保たれ、い
わゆるオフ期間に入る。ここで、オフ期間におけるフラ
イバック電圧ＶＮＢの絶対値は、次の第（１）式により
表わされる。第（１）式において、ＮＢはトランスＴの
帰還巻線ＮＢの巻数を示し、Ｎ２は２次巻線の巻数を示
し、ＶＦは主動作回路３の整流用のダイオードＤ１の順
方向電圧を示す。
【００３２】 ｜ＶＮＢ｜＝（ＮＢ／Ｎ２）×（ＶＯ１＋ＶＦ） …（１） さらに、ここで、２次出力間を短絡し、第（１）式中の
出力電圧ＶＯ１が小さくなることにより、フライバック
電圧ＶＮＢの絶対値が小さくなる。すなわち、図３にＶ
ａで示すスイッチング電源装置のフライバック電圧ＶＮ
Ｂの絶対値は、図８のＶｂで示す従来のスイッチング電
源装置のフライバック電圧ＶＮＢの絶対値より小さい。
そして、ｔ２の時点で、フライバック電圧ＶＮＢは共振
し始める。このときの電圧はＶNB＝Ｖａ・ｅ-Atｓｉｎ
（ωｔ＋Β）で示されるように、ｔ２の時点まで比較的
低い値に維持されているため、振幅が小さくＶｇｓの最
大値もＦＥＴＱ１のしきい値Ｖｔｈよりも低い値とな
り、フライバック電圧ＶＮＢによるＦＥＴＱ１のターン
オンが阻止されることになる。
出力電圧ＶＯ１が小さくなることにより、フライバック
電圧ＶＮＢの絶対値が小さくなる。すなわち、図３にＶ
ａで示すスイッチング電源装置のフライバック電圧ＶＮ
Ｂの絶対値は、図８のＶｂで示す従来のスイッチング電
源装置のフライバック電圧ＶＮＢの絶対値より小さい。
そして、ｔ２の時点で、フライバック電圧ＶＮＢは共振
し始める。このときの電圧はＶNB＝Ｖａ・ｅ-Atｓｉｎ
（ωｔ＋Β）で示されるように、ｔ２の時点まで比較的
低い値に維持されているため、振幅が小さくＶｇｓの最
大値もＦＥＴＱ１のしきい値Ｖｔｈよりも低い値とな
り、フライバック電圧ＶＮＢによるＦＥＴＱ１のターン
オンが阻止されることになる。
【００３３】その後、ｔ３の時点で、主動作回路３を構
成するＦＥＴＱ１の起動回路（この実施の形態において
は起動抵抗Ｒ１）により、ＦＥＴＱ１のゲートに電圧が
印加され、ＦＥＴＱ１がターンオンする。
成するＦＥＴＱ１の起動回路（この実施の形態において
は起動抵抗Ｒ１）により、ＦＥＴＱ１のゲートに電圧が
印加され、ＦＥＴＱ１がターンオンする。
【００３４】このように、ＦＥＴＱ１のターンオンが遅
延し、ＦＥＴＱ１のオフ期間が延長されるため、発振周
波数が低下する。したがって、発振周波数の上昇による
スイッチング損失の増大が抑制され、回路効率が向上す
る。
延し、ＦＥＴＱ１のオフ期間が延長されるため、発振周
波数が低下する。したがって、発振周波数の上昇による
スイッチング損失の増大が抑制され、回路効率が向上す
る。
【００３５】図４はこの発明のさらに他の実施形態を示
すスイッチング電源装置の回路図である。この実施形態
は、図１に示した実施形態の電圧出力端子ＯＵＴ２とコ
ンデンサＣ５を省略し、電圧出力端子ＯＵＴ１からのみ
電圧を取出すようにしたものであり、出力される電圧は
単出力とする。この場合、スイッチＳＷをオンすること
によって帰還巻線ＮＢからのターンオンを防ぐ。
すスイッチング電源装置の回路図である。この実施形態
は、図１に示した実施形態の電圧出力端子ＯＵＴ２とコ
ンデンサＣ５を省略し、電圧出力端子ＯＵＴ１からのみ
電圧を取出すようにしたものであり、出力される電圧は
単出力とする。この場合、スイッチＳＷをオンすること
によって帰還巻線ＮＢからのターンオンを防ぐ。
【００３６】図５はこの発明のさらに他の実施形態を示
すスイッチング電源装置の回路図であり、図２に示した
スイッチＳＷ１に代えてトランジスタＱ３を接続し、ス
イッチＳＷ２に代えてトランジスタＱ４を接続したもの
である。すなわち、電圧出力端子ＯＵＴ１とＯＵＴ２と
の間にはトランジスタＱ３のコレクタとエミッタが接続
され、抵抗Ｒ６およびＲ７の接続点と電圧出力端子ＯＵ
Ｔ２との間にはトランジスタＱ４のコレクタとエミッタ
が接続される。そして、リモート端子に外部から制御信
号が与えられ、この制御信号が抵抗Ｒ１０を介してトラ
ンジスタＱ４のベースに与えられるとともに、抵抗Ｒ１
１を介してトランジスタＱ３のベースに与えられる。
すスイッチング電源装置の回路図であり、図２に示した
スイッチＳＷ１に代えてトランジスタＱ３を接続し、ス
イッチＳＷ２に代えてトランジスタＱ４を接続したもの
である。すなわち、電圧出力端子ＯＵＴ１とＯＵＴ２と
の間にはトランジスタＱ３のコレクタとエミッタが接続
され、抵抗Ｒ６およびＲ７の接続点と電圧出力端子ＯＵ
Ｔ２との間にはトランジスタＱ４のコレクタとエミッタ
が接続される。そして、リモート端子に外部から制御信
号が与えられ、この制御信号が抵抗Ｒ１０を介してトラ
ンジスタＱ４のベースに与えられるとともに、抵抗Ｒ１
１を介してトランジスタＱ３のベースに与えられる。
【００３７】リモート端子に「Ｌ」レベル信号が与えら
れると、トランジスタＱ３とＱ４が導通し、電圧出力端
子ＯＵＴ１とＯＵＴ２が短絡されるとともに、電圧出力
端子ＯＵＴ１から出力される電圧が低下する。それによ
って、スイッチング周波数を低下させることにより損失
の改善を図ることができる。
れると、トランジスタＱ３とＱ４が導通し、電圧出力端
子ＯＵＴ１とＯＵＴ２が短絡されるとともに、電圧出力
端子ＯＵＴ１から出力される電圧が低下する。それによ
って、スイッチング周波数を低下させることにより損失
の改善を図ることができる。
【００３８】なお、この実施形態は図１，図２および図
３に示した実施形態にも適用できる。
３に示した実施形態にも適用できる。
【００３９】図６は負荷電力検出回路の一例を示す回路
図である。図６において、負荷電力検出回路６は図５の
電圧出力端子ＯＵＴ１から負荷に電流を供給したとき、
負荷が軽負荷であるかあるいは重負荷であるかに応じ
て、図５に示したリモート端子に制御信号を与えるもの
である。
図である。図６において、負荷電力検出回路６は図５の
電圧出力端子ＯＵＴ１から負荷に電流を供給したとき、
負荷が軽負荷であるかあるいは重負荷であるかに応じ
て、図５に示したリモート端子に制御信号を与えるもの
である。
【００４０】負荷電流検出回路６は演算増幅器７を含
み、電圧出力端子ＯＵＴ１から出力されて抵抗Ｒ１２に
入力される前の電圧を抵抗Ｒ１３とＲ１４とで分圧した
電圧Ｖ＋が演算増幅器７の＋入力端に与えられ、抵抗Ｒ
１２から出力された電圧を抵抗Ｒ１５とＲ１６とで分圧
した電圧Ｖ−が演算増幅器７の−入力端に与えられる。
重負荷時にはＶ＋＞Ｖ−となって演算増幅器７は「Ｈ」
レベル信号を出力し、軽負荷時にはＶ−＞Ｖ＋となり、
演算増幅器７は「Ｌ」レベル信号を出力して、図５に示
したトランジスタＱ３とＱ４をオンにする。
み、電圧出力端子ＯＵＴ１から出力されて抵抗Ｒ１２に
入力される前の電圧を抵抗Ｒ１３とＲ１４とで分圧した
電圧Ｖ＋が演算増幅器７の＋入力端に与えられ、抵抗Ｒ
１２から出力された電圧を抵抗Ｒ１５とＲ１６とで分圧
した電圧Ｖ−が演算増幅器７の−入力端に与えられる。
重負荷時にはＶ＋＞Ｖ−となって演算増幅器７は「Ｈ」
レベル信号を出力し、軽負荷時にはＶ−＞Ｖ＋となり、
演算増幅器７は「Ｌ」レベル信号を出力して、図５に示
したトランジスタＱ３とＱ４をオンにする。
【００４１】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００４２】
【発明の効果】以上のように、請求項１に係る発明によ
れば、トランスの２次巻線の２つの出力の間にスイッチ
手段を設け、スイッチ手段をオンすることによって主ス
イッチング素子のオフ期間の帰還巻線に発生する電圧を
低下させ、主スイッチング素子の制御端子に印加される
電圧をしきい値電圧以下に制御することにより、待機時
にはスイッチング周波数を低下させることができ、損失
の改善を図ることができる。
れば、トランスの２次巻線の２つの出力の間にスイッチ
手段を設け、スイッチ手段をオンすることによって主ス
イッチング素子のオフ期間の帰還巻線に発生する電圧を
低下させ、主スイッチング素子の制御端子に印加される
電圧をしきい値電圧以下に制御することにより、待機時
にはスイッチング周波数を低下させることができ、損失
の改善を図ることができる。
【００４３】請求項２に係る発明では、制御出力である
低電圧出力と非制御出力である高電圧出力との間にスイ
ッチ手段を接続することによって、低電圧出力の電圧精
度を向上できる。
低電圧出力と非制御出力である高電圧出力との間にスイ
ッチ手段を接続することによって、低電圧出力の電圧精
度を向上できる。
【００４４】請求項３に係る発明では、制御出力である
高電圧出力と非制御出力である低電圧出力との間にスイ
ッチ手段を接続することによって、高電圧出力の電圧精
度を向上できる。
高電圧出力と非制御出力である低電圧出力との間にスイ
ッチ手段を接続することによって、高電圧出力の電圧精
度を向上できる。
【００４５】請求項４に係る発明では、２次側の出力を
この出力とは異なる２次巻線に接続した整流素子および
スイッチ手段を介した直流出力にスイッチ手段で接続す
ることにより、単出力で部品点数を少なくできる。
この出力とは異なる２次巻線に接続した整流素子および
スイッチ手段を介した直流出力にスイッチ手段で接続す
ることにより、単出力で部品点数を少なくできる。
【００４６】請求項５に係る発明では、外部からの信号
によってスイッチ手段をオン／オフすることによって、
スイッチング周波数を外部から切換えることができ、切
換が容易となる。
によってスイッチ手段をオン／オフすることによって、
スイッチング周波数を外部から切換えることができ、切
換が容易となる。
【００４７】請求項６に係る発明では、負荷電力の低下
したことを検知してスイッチ手段をオンすることによ
り、外部からの切換信号が必要なくなる。
したことを検知してスイッチ手段をオンすることによ
り、外部からの切換信号が必要なくなる。
【００４８】請求項７に係る発明では、スイッチング素
子は電圧制御端子を有することにより、スイッチング素
子のゲート電圧をしきい値以下に保つ場合、電圧制御を
スイッチング素子では完全なオフ状態を持続するため、
オフ状態における損失をほとんど発生しない。
子は電圧制御端子を有することにより、スイッチング素
子のゲート電圧をしきい値以下に保つ場合、電圧制御を
スイッチング素子では完全なオフ状態を持続するため、
オフ状態における損失をほとんど発生しない。
【図１】 この発明の一実施形態のスイッチング電源装
置の回路図である。
置の回路図である。
【図２】 この発明の他の実施形態のスイッチング電源
装置の回路図である。
装置の回路図である。
【図３】 帰還巻線に発生するフライバック電圧を示す
波形図である。
波形図である。
【図４】 この発明のさらに他の実施形態のスイッチン
グ電源装置の回路図である。
グ電源装置の回路図である。
【図５】 さらに、この発明のその他の実施形態のスイ
ッチング電源装置の回路図である。
ッチング電源装置の回路図である。
【図６】 負荷電力検出回路の一例を示す図である。
【図７】 従来のＲＣＣ方式のスイッチング電源装置の
回路図である。
回路図である。
【図８】 フライバック電圧ＶＮＢの変化を示す図であ
る。
る。
１ スイッチング電源装置、２ 入力回路、３ 主動作
回路、４ 電圧検出回路、５ 制御回路、６ 負荷電流
検出回路、７ 演算増幅器、Ｔ トランス、Ｎ１ １次
巻線、Ｎ２ ２次巻線、ＮＢ 帰還巻線、Ｑ１ ＦＥ
Ｔ、Ｑ２，Ｑ３，Ｑ４ トランジスタ、Ｒ１〜Ｒ１１
抵抗、Ｃ１〜Ｃ５ コンデンサ、Ｓｒ シャントレギュ
レータ、ＰＣ フォトカプラ、ＰＴ フォトトランジス
タ、ＰＤフォトダイオード。
回路、４ 電圧検出回路、５ 制御回路、６ 負荷電流
検出回路、７ 演算増幅器、Ｔ トランス、Ｎ１ １次
巻線、Ｎ２ ２次巻線、ＮＢ 帰還巻線、Ｑ１ ＦＥ
Ｔ、Ｑ２，Ｑ３，Ｑ４ トランジスタ、Ｒ１〜Ｒ１１
抵抗、Ｃ１〜Ｃ５ コンデンサ、Ｓｒ シャントレギュ
レータ、ＰＣ フォトカプラ、ＰＴ フォトトランジス
タ、ＰＤフォトダイオード。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中平 浩二 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 山田 知弘 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5H730 AA14 BB43 BB55 CC01 DD04 EE02 EE07 EE73 FD01 FD24 FD31 FF19
Claims (8)
- 【請求項１】 直流電源と、１次巻線，少なくとも２つ
の２次巻線および帰還巻線を有するトランスと、前記１
次巻線に直列に接続され、前記帰還巻線に発生する電圧
によりターンオンする主スイッチング素子と、前記２次
巻線に接続された整流回路とを備え、２つ以上の直流出
力が得られるスイッチング電源装置において、 電源起動時に前記主スイッチング素子のターンオンを行
なう起動回路と、 ２次側の２つの出力の間に設けられるスイッチ手段とを
含み、 前記スイッチ手段をオンすることによって、前記主スイ
ッチング素子のオフ期間に前記帰還巻線に発生する電圧
を低下させ、前記主スイッチング素子の制御端子に印加
される電圧をしきい値電圧以下に制御し、前記起動回路
によって前記主スイッチング素子をターンオンすること
を特徴とする、スイッチング電源装置。 - 【請求項２】 前記２次側の少なくとも２つの出力は、
制御出力である低電圧出力と、非制御出力である高電圧
出力とを含み、 前記スイッチ手段は前記低電圧出力と前記非制御出力と
の間に接続されることを特徴とする、請求項１に記載の
スイッチング電源装置。 - 【請求項３】 前記２次側の少なくとも２つの出力は、
制御出力である高電圧出力と、非制御出力である低電圧
出力とを含み、 前記スイッチ手段は前記高電圧出力と前記低電圧出力と
の間に接続されることを特徴とする、請求項１に記載の
スイッチング電源装置。 - 【請求項４】 前記２次側の出力として１つの出力を有
し、前記出力と異なる２次巻線に接続した整流素子およ
び前記スイッチ手段を介して前記直流出力に接続したこ
とを特徴とする、請求項１に記載のスイッチング電源装
置。 - 【請求項５】 前記スイッチ手段は外部からの信号によ
ってオン／オフされることを特徴とする、請求項１から
４のいずれかに記載のスイッチング電源装置。 - 【請求項６】 前記スイッチ手段は負荷電力が低下した
ことを検知してオンすることを特徴とする、請求項１か
ら４のいずれかに記載のスイッチング電源装置。 - 【請求項７】 前記スイッチング素子は電圧制御端子を
有することを特徴とする、請求項１に記載のスイッチン
グ電源装置。 - 【請求項８】 前記スイッチング素子は電流制御端子を
有することを特徴とする、請求項１に記載のスイッチン
グ電源装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002516A JP3475888B2 (ja) | 2000-01-11 | 2000-01-11 | スイッチング電源装置 |
| EP01100454A EP1120893B9 (en) | 2000-01-11 | 2001-01-08 | Switching power supply |
| DE60112627T DE60112627T2 (de) | 2000-01-11 | 2001-01-08 | Schaltnetzteil |
| US09/756,954 US6433443B2 (en) | 2000-01-11 | 2001-01-09 | Switching power supply having two or more DC outputs with switching circuit provided between the outputs |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002516A JP3475888B2 (ja) | 2000-01-11 | 2000-01-11 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001197741A true JP2001197741A (ja) | 2001-07-19 |
| JP3475888B2 JP3475888B2 (ja) | 2003-12-10 |
Family
ID=18531613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000002516A Expired - Fee Related JP3475888B2 (ja) | 2000-01-11 | 2000-01-11 | スイッチング電源装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6433443B2 (ja) |
| EP (1) | EP1120893B9 (ja) |
| JP (1) | JP3475888B2 (ja) |
| DE (1) | DE60112627T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003049268A1 (fr) * | 2001-12-05 | 2003-06-12 | Sony Corporation | Appareil d'alimentation electrique a commutation et procede de controle d'alimentation electrique |
| JP2009042724A (ja) * | 2007-08-07 | 2009-02-26 | Samsung Sdi Co Ltd | 電源供給装置及びこれを含むプラズマ表示装置 |
| JP2009254091A (ja) * | 2008-04-04 | 2009-10-29 | Fujitsu Telecom Networks Ltd | スイッチング電源装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3465673B2 (ja) * | 2000-09-06 | 2003-11-10 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3760379B2 (ja) * | 2000-12-28 | 2006-03-29 | 株式会社村田製作所 | スイッチング電源装置 |
| JP3712064B2 (ja) * | 2002-05-08 | 2005-11-02 | セイコーエプソン株式会社 | 出力過電流保護回路、及び該出力過電流保護回路を備えた定電圧スイッチング電源回路 |
| JP3799294B2 (ja) * | 2002-05-15 | 2006-07-19 | ソニー株式会社 | 充電装置 |
| JP3691498B2 (ja) | 2003-06-16 | 2005-09-07 | Ｓｍｋ株式会社 | 自励式スイッチング電源回路 |
| JP4059223B2 (ja) * | 2004-03-31 | 2008-03-12 | ブラザー工業株式会社 | 電源装置及び画像形成装置 |
| CN100492830C (zh) * | 2004-04-05 | 2009-05-27 | 张治平 | 它激固态变换器 |
| JP2005354893A (ja) * | 2004-06-08 | 2005-12-22 | Friwo Geraetebau Gmbh | 一次側充電状態検出を有するバッテリ充電器 |
| WO2006115473A1 (en) * | 2005-04-21 | 2006-11-02 | Semiconductor Components Industries, L.L.C. | Power supply control method and structure therefor |
| TWI332309B (en) * | 2007-02-12 | 2010-10-21 | Chimei Innolux Corp | Switching power supply circuit |
| CN101582639B (zh) * | 2008-05-16 | 2011-06-15 | 群康科技(深圳)有限公司 | 开关电源电路 |
| EP2329429A4 (en) * | 2008-09-17 | 2015-07-29 | Semiconductor Energy Lab | SEMICONDUCTOR COMPONENT |
| JP5494009B2 (ja) * | 2010-03-01 | 2014-05-14 | 株式会社村田製作所 | スイッチング制御回路及びスイッチング電源装置 |
| EP2804303B1 (en) * | 2012-01-11 | 2018-11-28 | Panasonic Corporation | Switching power supply circuit |
| KR20150053503A (ko) * | 2013-11-08 | 2015-05-18 | 삼성전기주식회사 | 전원장치 |
| CN105720841A (zh) * | 2014-12-02 | 2016-06-29 | 辽宁汉昌高新科技有限公司 | 一种具有软开关电路的自激型反激式开关电源 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2647280B1 (fr) * | 1989-03-07 | 1993-06-04 | Rca Licensing Corp | Alimentation en courant synchronisee en mode commute |
| JPH05236743A (ja) * | 1991-12-25 | 1993-09-10 | Tokyo Electric Co Ltd | スイッチング電源装置 |
| JPH08126313A (ja) | 1994-10-20 | 1996-05-17 | Sharp Corp | スイッチング電源 |
| JPH08266044A (ja) * | 1995-03-22 | 1996-10-11 | Tec Corp | Ｒｃｃ方式のスイッチング電源装置 |
| JPH10501960A (ja) | 1995-04-05 | 1998-02-17 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 切替モード電源 |
| JPH08340675A (ja) * | 1995-06-14 | 1996-12-24 | Fuji Electric Co Ltd | スイッチング電源回路の間欠発振防止回路 |
| US5812383A (en) * | 1997-07-31 | 1998-09-22 | Philips Electronics North North America Corporation | Low power stand-by for switched-mode power supply circuit with burst mode operation |
| US6178100B1 (en) * | 1998-02-24 | 2001-01-23 | Sharp Kabushiki Kaisha | Switching power source |
| JP3740325B2 (ja) * | 1999-08-04 | 2006-02-01 | キヤノン株式会社 | 自励式スイッチング電源装置 |
-
2000
- 2000-01-11 JP JP2000002516A patent/JP3475888B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-08 EP EP01100454A patent/EP1120893B9/en not_active Expired - Lifetime
- 2001-01-08 DE DE60112627T patent/DE60112627T2/de not_active Expired - Lifetime
- 2001-01-09 US US09/756,954 patent/US6433443B2/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003049268A1 (fr) * | 2001-12-05 | 2003-06-12 | Sony Corporation | Appareil d'alimentation electrique a commutation et procede de controle d'alimentation electrique |
| EP1453191A1 (en) * | 2001-12-05 | 2004-09-01 | Sony Corporation | Switching power supply apparatus and power supply control method |
| EP1453191A4 (en) * | 2001-12-05 | 2005-07-06 | Sony Corp | SWITCHING POWER SUPPLY AND POWER SUPPLY PROCESS |
| US6917530B2 (en) | 2001-12-05 | 2005-07-12 | Sony Corporation | Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and or current to a load |
| US6956754B2 (en) | 2001-12-05 | 2005-10-18 | Sony Corporation | Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and/or current to a load |
| US6961255B2 (en) | 2001-12-05 | 2005-11-01 | Sony Corporation | Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and/or current to a load |
| CN1302611C (zh) * | 2001-12-05 | 2007-02-28 | 索尼公司 | 开关电源装置和电源控制方法 |
| JP2009042724A (ja) * | 2007-08-07 | 2009-02-26 | Samsung Sdi Co Ltd | 電源供給装置及びこれを含むプラズマ表示装置 |
| US8040072B2 (en) | 2007-08-07 | 2011-10-18 | Samsung Sdi Co., Ltd. | Power supply and plasma display including the same |
| JP2009254091A (ja) * | 2008-04-04 | 2009-10-29 | Fujitsu Telecom Networks Ltd | スイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60112627T2 (de) | 2006-05-18 |
| EP1120893B9 (en) | 2005-12-07 |
| DE60112627D1 (de) | 2005-09-22 |
| JP3475888B2 (ja) | 2003-12-10 |
| US6433443B2 (en) | 2002-08-13 |
| EP1120893A3 (en) | 2003-05-14 |
| EP1120893A2 (en) | 2001-08-01 |
| US20010007529A1 (en) | 2001-07-12 |
| EP1120893B1 (en) | 2005-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100625598B1 (ko) | 스위칭 전원 장치 | |
| JP3351400B2 (ja) | スイッチング電源装置 | |
| JP3475888B2 (ja) | スイッチング電源装置 | |
| US9935545B2 (en) | Power supply unit arrangement for an electronic device, power supply for an electronic device having at least a high-load state and a low-load state and computer system having a normal operating state and at least one energy saving state | |
| JP3475887B2 (ja) | スイッチング電源装置 | |
| JP3386016B2 (ja) | スイッチング電源装置 | |
| KR101489962B1 (ko) | 전력 변환기, 그 스위칭 제어 장치 및 구동 방법 | |
| JP2010279118A (ja) | Ｄｃ−ｄｃコンバータ | |
| EP4243574A2 (en) | Bias power regulator circuit for isolated converters with a wide output voltage range | |
| JPH11122925A (ja) | 自励発振型スイッチング電源装置 | |
| US7019992B1 (en) | Capacitively coupled power supply | |
| WO1994018748A1 (en) | Control circuit for a switching dc-dc power converter including a controlled magnetic core flux resetting technique for output regulation | |
| US6532159B2 (en) | Switching power supply unit | |
| CN110768533B (zh) | 电源控制器与相关的控制方法 | |
| US6798671B1 (en) | Switching power supply unit | |
| US6111763A (en) | Switching power supply | |
| CN110401347B (zh) | 直流电源装置 | |
| US7023183B1 (en) | Power supply with capacitive mains isolation | |
| KR20000074998A (ko) | 직류-직류 컨버터 | |
| JPH08126313A (ja) | スイッチング電源 | |
| TWI839936B (zh) | 返馳式電源轉換器以及其控制方法 | |
| US11996763B2 (en) | Integrated circuit and power supply circuit | |
| JP2001024967A (ja) | テレビジョン受信機 | |
| US6233164B1 (en) | Protection circuit for a switched-mode power supply | |
| EP0824781B1 (en) | Power-supply circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030826 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3475888 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |