KR20150053503A

KR20150053503A - 전원장치

Info

Publication number: KR20150053503A
Application number: KR1020130135519A
Authority: KR
Inventors: 박규민; 박남진; 박상갑; 조광승
Original assignee: 삼성전기주식회사
Priority date: 2013-11-08
Filing date: 2013-11-08
Publication date: 2015-05-18
Also published as: US9455591B2; US20150130425A1

Abstract

본 발명은 전원장치에 관한 것으로, 더욱 상세하게는 대기전력 저감을 위한 출력 구성을 적용한 전원장치에 있어서, 기동시간의 단축 뿐만 아니라, 회로 소형화 및 부품수 저감을 통한 코스트 절감 등까지 가능하게 하는 전원장치에 관한 것이다.
본 발명에 따른 전원장치는, 2차측에 단일 출력단을 가지는 트랜스포머; 제1 캐패시터를 포함하고, 상기 단일 출력단에 연결되어 제1 출력전압을 출력하는 제1 출력부; 제1 캐패시터보다 용량이 큰 제2 캐패시터를 포함하고, 상기 단일 출력단에 연결되어 제2 출력전압을 출력하는 제2 출력부; 및 전원이 인가되고 상기 제2 캐패시터의 충전이 개시되기 전까지는, 상기 제1 출력전압을 출력하도록 제어하는 제어부;를 포함한다.

Description

전원장치{POWER SUPPLY}

본 발명은 전원장치에 관한 것으로, 더욱 상세하게는 대기전력 저감을 위한 출력 구성을 적용하고 있는 전원장치에 있어서, 기동시간의 단축 뿐만 아니라, 회로 소형화, 부품수 저감, 코스트 절감 등까지 가능하게 하는 전원장치에 관한 것이다.

최근 환경 문제에 대한 인식이 높아짐에 따라 대부분의 전자제품들이 에너지 절약 기능을 가지도록 설계되고 있다. 특히 최근에는 대기(standby) 상태에서 소모하는 대기 전력(standby power)을 저감하기 위한 연구가 계속되고 있다.

이때 대기 전력이란 전자제품들이 외부의 전원과 연결된 상태에서 해당 전자제품의 주요 기능을 수행하지 않거나 또는 외부로부터 켜짐(on) 신호를 기다리고 있는 대기 상태에서 소비하고 있는 전력으로서, 전원이 오프(off)된 경우의 소비전력 및 동작 중 비사용시의 소비전력을 모두 포함한다. 즉 대기 전력은 전자 제품의 대기 상태 중에 소비되는 전력으로서 컴퓨터 신호 대기, 리모컨 신호대기, 타이머 또는 모니터 표시 등과 같이 전자 제품 본래의 기능과 무관하게 낭비되는 전력을 의미한다.

상기와 같은 대기 전력을 저감하기 위한 방법으로서, 출력전압이 출력되는 출력단에 대용량 캐패시터 등을 적용하는 방식이 최근에 많이 조명되고 있다. 즉 출력단에 위치한 대용량 캐패시터를 충전시킨 후, 대기 상태에서 1차측 IC의 동작을 정지시키고 상기 대용량 캐패시터를 방전시키는 방식을 채택함으로써, 대기 상태에서의 대기 전력을 저감할 수 있게 되는 것이다.

그러나 상기와 같이 대용량의 캐패시터를 전원장치에 적용할 경우, 그 충전시간이 오래 걸리게 되어 캐패시터가 충분히 충전되기 전까지는 기동(전원이 인가되고 희망하는 출력수준으로의 이행, 예를 들어 전원이 인가되고 사용자가 원하는 출력전압을 얻는 것)을 할 수 없으므로 그 기동시간이 오래 걸리게 된다.

또한 최근 들어 치열한 경쟁으로 인해 현재 전자제품의 가격이 나날이 낮아지고 있는 바, 대기전력 저감을 위한 출력 구성을 적용하고 있는 전원장치의 경우, 기동시간의 단축 뿐만 아니라 코스트 절감, 회로 소형화 등까지도 가능한 기술의 개발이 요구된다.

대한민국공개특허공보 제2013-0076295호

본 발명의 일 목적은, 트랜스포머의 2차측 단일 출력단에 대기전력 저감을 위한 출력 구성 및 기동시간 단축을 위한 출력 구성을 함께 구현함으로써, 대기전력 저감을 위한 출력 구성을 적용하고 있는 전원장치에 있어서, 기동시간의 단축 뿐만 아니라 회로 소형화, 부품수 저감, 코스트 절감 등까지도 가능하게 하는 전원장치를 제공하는 데 있다.

본 발명의 상기 목적은, 2차측에 단일 출력단을 가지는 트랜스포머; 제1 캐패시터를 포함하고, 상기 단일 출력단에 연결되어 제1 출력전압을 출력하는 제1 출력부; 제1 캐패시터보다 용량이 큰 제2 캐패시터를 포함하고, 상기 단일 출력단에 연결되어 제2 출력전압을 출력하는 제2 출력부; 및 전원이 인가되고 상기 제2 캐패시터의 충전이 개시되기 전까지는, 상기 제1 출력전압을 출력하도록 제어하는 제어부;를 포함하는 전원장치가 제공됨에 의해 달성된다.

본 발명의 일 실시형태에서, 상기 제어부는, 상기 제2 캐패시터의 충전이 개시되고 상기 제2 캐패시터의 충전이 완료되기 전까지는, 상기 제2 출력전압을 상기 제1 출력전압과 함께 출력하도록 제어하고, 상기 제2 캐패시터의 충전이 완료된 이후에는, 상기 제1 출력전압을 출력하지 않고 상기 제2 출력전압을 출력하도록 제어할 수 있다.

본 발명의 일 실시형태에서, 상기 제1 출력부는, 상기 단일 출력단 및 상기 제1 캐패시터에 연결되는 제1 스위칭부; 및 상기 제1 스위칭부에 연결되어 상기 제1 출력전압을 출력하는 제1 다이오드;를 포함할 수 있다.

본 발명의 일 실시형태에서, 상기 제2 출력부는, 상기 단일 출력단에 연결되는 제2 스위칭부; 상기 제2 스위칭부 및 상기 제2 캐패시터에 연결되는 제2 다이오드; 및 상기 제2 캐패시터 및 상기 제2 다이오드에 연결되어 상기 제2 출력전압을 출력하는 제3 다이오드;를 포함할 수 있다.

본 발명의 일 실시형태에서, 상기 제어부는, 상기 제1 스위칭부의 온오프를 제어하는 제1 제어신호를 상기 제1 스위칭부에 출력하고, 상기 제2 스위칭부의 온오프를 제어하는 제2 제어신호를 상기 제2 스위칭부에 출력할 수 있다.

본 발명의 일 실시형태에서, 상기 제어부는, 전원이 인가되고 상기 제2 캐패시터의 충전이 개시되기 전까지는, 상기 제1 스위칭부를 온 시키는 레벨의 상기 제1 제어신호를 상기 제1 스위칭부에 출력함과 함께, 상기 제2 스위칭부를 오프시키는 레벨의 상기 제2 제어신호를 상기 제2 스위칭부에 출력하며, 상기 제2 캐패시터의 충전이 개시되고 상기 제2 캐패시터의 충전이 완료되기 전까지는, 상기 제1 스위칭부를 온 시키는 레벨의 상기 제1 제어신호를 상기 제1 스위칭부에 출력함과 함께, 상기 제2 스위칭부를 온 시키는 레벨의 상기 제2 제어신호를 상기 제2 스위칭부에 출력하며, 상기 제2 캐패시터의 충전이 완료된 이후에는, 상기 제1 스위칭부를 오프시키는 레벨의 상기 제1 제어신호를 상기 제1 스위칭부에 출력함과 함께, 상기 제2 스위칭부를 온 시키는 레벨의 상기 제2 제어신호를 상기 제2 스위칭부에 출력할 수 있다.

본 발명의 일 실시형태에 있어서, 상기 제어부는, 상기 제2 캐패시터에 병렬로 연결되어 상기 제2 캐패시터의 전압을 분배하는 제1 전압 분배부; 상기 제1 전압 분배부에 의해 분배된 전압이 인가되는 제3 스위칭부; 상기 제1 스위칭부 및 상기 제3 스위칭부에 연결되는 제4 스위칭부; 상기 제1 캐패시터에 병렬로 연결되어 상기 제1 캐패시터의 전압을 분배하는 제2 전압 분배부; 상기 제2 전압 분배부 및 상기 제2 스위칭부에 연결되는 제5 스위칭부; 및 상기 제2 전압 분배부 및 상기 제5 스위칭부에 연결되며, 상기 제2 전압 분배부에 의해 분배된 전압을 충전하는 제3 캐패시터;를 포함할 수 있다.

본 발명의 일 실시형태에 있어서, 상기 제어부는, 상기 제3 캐패시터 및 상기 제5 스위칭부에 연결된 비교기를 더 포함할 수 있다.

본 발명의 일 실시형태에서 있어서, 상기 비교기는, 상기 제3 캐패시터의 전압이 미리 설정된 기준전압보다 크면 하이(high) 레벨을 갖는 출력 전압을 상기 제5 스위칭부에 출력하고, 상기 제3 캐패시터의 전압이 상기 기준전압보다 작으면 로우(low) 레벨을 갖는 출력 전압을 상기 제5 스위칭부에 출력할 수 있다.

본 발명의 일 실시형태에 있어서, 상기 전원장치는, 상기 제1 출력전압 및 상기 제2 출력전압이 출력되는 단자 및 접지 사이에, 상기 제1 출력전압 및 상기 제2 출력전압을 안정화시키는 제4 캐패시터를 더 포함할 수 있다.

본 발명의 다른 실시형태에서, 상기 제어부는, 상기 제2 캐패시터의 충전이 개시된 이후에는, 상기 제2 출력전압을 상기 제1 출력전압과 함께 출력하도록 제어할 수 있다.

본 발명의 다른 실시형태에서, 상기 제1 출력부는, 상기 단일 출력단 및 상기 제1 캐패시터에 연결되어 상기 제1 출력전압을 출력할 수 있다.

본 발명의 다른 실시형태에서, 상기 제2 출력부는, 상기 단일 출력단에 연결되는 제2 스위칭부; 상기 제2 스위칭부 및 상기 제2 캐패시터에 연결되는 제2 다이오드; 및 상기 제2 캐패시터 및 상기 제2 다이오드에 연결되어 상기 제2 출력전압을 출력하는 제3 다이오드;를 포함할 수 있다.

본 발명의 다른 실시형태에서, 상기 제어부는, 상기 제2 스위칭부의 온오프를 제어하는 제2 제어신호를 상기 제2 스위칭부에 출력할 수 있다.

본 발명의 다른 실시형태에서, 상기 제어부는, 전원이 인가되고 상기 제2 캐패시터의 충전이 개시되기 전까지는, 상기 제2 스위칭부를 오프시키는 레벨의 상기 제2 제어신호를 상기 제2 스위칭부에 출력하며, 상기 제2 캐패시터의 충전이 개시된 이후에는, 상기 제2 스위칭부를 온 시키는 레벨의 상기 제2 제어신호를 상기 제2 스위칭부에 출력할 수 있다.

본 발명의 다른 실시형태에서, 상기 제어부는, 상기 제1 캐패시터에 병렬로 연결되어 상기 제1 캐패시터의 전압을 분배하는 제2 전압 분배부; 상기 제2 전압 분배부 및 상기 제2 스위칭부에 연결되는 제5 스위칭부; 및 상기 제2 전압 분배부 및 상기 제5 스위칭부에 연결되며, 상기 제2 전압 분배부에 의해 분배된 전압을 충전하는 제3 캐패시터;를 포함할 수 있다.

본 발명의 다른 실시형태에서, 상기 제어부는, 상기 제3 캐패시터 및 상기 제5 스위칭부에 연결된 비교기를 더 포함할 수 있다.

본 발명의 다른 실시형태에서, 상기 비교기는, 상기 제3 캐패시터의 전압이 미리 설정된 기준전압보다 크면 하이(high) 레벨을 갖는 출력 전압을 상기 제5 스위칭부에 출력하고, 상기 제3 캐패시터의 전압이 상기 기준전압보다 작으면 로우(low) 레벨을 갖는 출력 전압을 상기 제5 스위칭부에 출력할 수 있다.

본 발명의 다른 실시형태에서, 상기 전원장치는, 상기 제1 출력전압 및 상기 제2 출력전압이 출력되는 단자 및 접지 사이에, 상기 제1 출력전압 및 상기 제2 출력전압을 안정화시키는 제4 캐패시터를 더 포함할 수 있다.

본 발명의 일 실시형태 및 다른 실시형태에서, 상기 제1 캐패시터는 전해 캐패시터이며, 상기 제2 캐패시터는, 전해 캐패시터 또는 전기 이중층 캐패시터일 수 있다.

이상에서 설명한 바와 같이, 상기와 같은 구성을 포함하는 전원장치는, 트랜스포머 2차측 단일 출력단에 대기전력 저감을 위한 출력 구성 및 기동시간 단축을 위한 출력 구성을 함께 구현함으로써, 트랜스포머의 부피를 저감할 수 있으며 이에 따라 부품 수(예를 들어 대전류용 출력 다이오드, 출력 캐패시터 등) 또한 저감할 수 있게 된다.

따라서 대기전력 저감을 위한 출력 구성을 적용하고 있는 전원장치에 있어서, 기동시간의 단축 뿐만 아니라 회로 소형화, 부품 수 저감, 코스트 절감 등까지도 가능하게 하는 이점이 있다.

도 1은 대기 전력 저감을 위해 대용량 캐패시터를 적용한 일반 전원장치의 예시 회로도.
도 2는 본 발명의 제1 실시예에 따른 전원장치의 개략 회로도.
도 3은 제1 실시예의 전원장치와 관련된 제어 시퀀스를 나타낸 도면.
도 4는 도 2의 전원장치의 상세 회로도.
도 5는 도 4의 제어부에 비교기를 적용한 회로도.
도 6은 본 실시예의 전원장치의 또 다른 예시 회로도.
도 7은 본 발명의 제2 실시예에 따른 전원장치의 개략 회로도.
도 8은 제2 실시예의 전원장치와 관련된 제어 시퀀스를 나타낸 도면.
도 9는 도 7의 전원장치의 상세 회로도.

본 발명에 따른 전원장치의 상기 목적에 대한 기술적 구성을 비롯한 작용효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.

또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.

도 1은 대기 전력 저감을 위해 대용량 캐패시터를 적용하고 있는 일반 전원장치(100)의 예시 회로도를 나타낸 것으로, 도 1에 도시된 바와 같이, 트랜스포머(Tx: L1, L2), 다이오드(D1 내지 D5) 및 캐패시터(C1 내지 C3)를 포함한다.

상기와 같은 전원장치(100)는 하나의 트랜스포머(Tx)에서 복수(2개)의 2차측을 형성하여 복수의 직류전압을 출력하는 출력단(L1, L2)을 포함하고 있는데, 이때 제2 출력단(L2)에는 대기 전력 저감을 위한 대용량 캐패시터(C2)를 적용하고 있다.

상기와 같이 출력 캐패시터로서 대용량 캐패시터(C2)를 적용하고 있는 전원장치(100)의 경우, 그 충전시간이 오래 걸리게 된다. 따라서 상기와 같은 전원장치(100)는 전원이 인가되어도 상기 대용량 캐패시터(C2)가 충분히 충전되기 전까지는 사용자가 원하는 출력전압을 얻을 수 없으므로, 그 기동시간이 오래 걸리게 된다.

이에 도 1의 전원장치(100)의 경우, 대용량 캐패시터(C2)보다 용량이 작은 일반 출력 캐패시터(C3)를 별도의 출력단인 제1 출력단(L1)에 적용함으로써, 제2 출력단(L2)의 대용량 캐패시터(C2)가 충분히 충전될 때까지 제1 출력단(L1)의 ① 방향의 패스를 통해 사용자가 원하는 출력전압을 빠른 시간 내에 출력할 수 있게 되며, 이에 따라 그 기동시간을 단축할 수 있게 된다. 그 후 상기 전원장치(100)는 대용량 캐패시터(C2)가 충분히 충전된 때 제2 출력단(L2)의 ② 방향의 패스를 통해서도 출력전압을 출력할 수 있게 된다.

상기와 같은 방식의 일반 전원장치(100)는, 대기 전력 저감을 위해 대용량 캐패시터(C2)를 적용한 경우의 문제점, 즉 기동시간이 오래 걸린다는 문제점을, 작은 용량의 출력 캐패시터(C3)를 별도의 2차 출력단(L1)에 적용함으로써, 해결할 수 있게 된다.

그러나 상기와 같은 방식의 일반 전원장치(100)의 경우,　대기 전력 저감을 위한 출력단(L2)과 기동시간 단축을 위한 출력단(L1)이 트랜스포머(Tx) 2차측에 각각 필요하게 된다. 즉 상기와 같은 전원장치(100)는 트랜스포머(Tx) 2차측에 2개의 출력단(L1, L2)을 필요로 하게 되는 것이다.

따라서 상기와 같은 일반 전원장치(100)는, 트랜스포머 2차측 권선이 늘어나게 되어 트랜스포머의 부피가 증가하게 되며, 이에 따라 부품 수(예를 들어 제1 출력단 L1에 구현된 대전류용 출력 다이오드 D4, D5, 출력 캐패시터 C3 등) 또한 증가하게 되어, 회로 소형화 및 코스트 측면에서 상당한 부담이 된다.

이에 본 실시예에서는, 트랜스포머의 2차측 단일 출력단에 대기전력 저감을 위한 출력 구성 및 기동시간 단축을 위한 출력 구성을 함께 구현함으로써, 기동시간의 단축 뿐만 아니라 회로 소형화 및 부품 수 저감을 통한 코스트 절감 등까지도 가능한 전원장치를 채택하고자 한다. 이하에서는 이에 대해 상세히 설명하기로 한다.

제1 실시예

도 2는 본 발명의 제1 실시예에 따른 전원장치(200)의 개략 회로도를 나타낸 것으로서, 도 2에 도시된 바와 같이 본 실시예의 전원장치(200)는, 트랜스포머(Tx), 제1 출력부(210), 제2 출력부(220) 및 제어부(230)를 포함할 수 있다.

본 실시예에 따른 트랜스포머(Tx)는, 1차측으로부터 직류전원이 공급되는 1차 코일(미도시)과, 1차 코일에 전자기적으로 결합된 2차 코일로 구성될 수 있다.

이때 본 실시예에 따른 트랜스포머(Tx)는, 도 1에서의 트랜스포머와는 달리 2차측에 단일 출력단(L1)을 포함할 수 있다. 따라서 도 1에서의 트랜스포머보다 2차측의 권선을 줄일 수 있어 그 부피를 현저히 저감할 수 있으며, 이로 인해 전원장치의 전체적인 소형화에 기여할 수 있게 된다.

본 실시예에 따른 제1 출력부(210)는, 도 2에 도시된 바와 같이, 제1 캐패시터(C1)를 포함하고 있으며, 트랜스포머(Tx)의 2차측 단일 출력단(L1)에 연결되어 제1 출력전압(V1)을 출력할 수 있다.

이때 제1 캐패시터(C1)는, 후술하는 제2 출력부(220)의 제2 캐패시터(C2)보다 작은 용량의 캐패시터로서, 전원이 인가되고 상기 제2 캐패시터(C2)의 충전이 개시되기 전까지 빠른 시간 내에 제1 출력전압(V1)을 출력할 수 있는 것이라면, 범용의 전해 캐패시터 등 그 어떠한 종류의 것도 가능하다.

본 실시예에 따른 제2 출력부(220)는, 도 2에 도시된 바와 같이, 제2 캐패시터(C2)를 포함하고 있으며, 트랜스포머(Tx)의 2차측 단일 출력단(L1)에 연결되어 제2 출력전압(V2)을 출력할 수 있다.

이때 제2 캐패시터(C2)는 제1 캐패시터(C1)보다 그 용량이 큰 것으로서, 전기 이중층 캐패시터(Electric Double Layer Capacitor) 등의 대용량의 캐패시터가 주로 채택될 수 있다. 그러나 반드시 이에 한정되는 것은 아니며, 제1 캐패시터(C1)보다 그 용량이 큰 캐패시터로서, 대기 전력 저감을 위한 출력전압(스탠바이 전압 등)을 출력할 수 있는 것이라면, 범용의 전해 캐패시터 등 그 어떠한 종류의 것도 가능하다.

본 실시예에 따른 제어부(230)는, 전원장치에 전원이 인가되고 제2 캐패시터(C2)의 충전이 개시되기 전까지는, 제1 출력전압(V1)을 출력하도록 제어할 수 있는데, 이에 대해서는 뒤에 동작과정에서 상세히 설명하기로 한다.

한편 도 3은 본 실시예의 전원장치(200)와 관련된 제어 시퀀스를 나타낸 도면이고, 도 4는 도 2의 전원장치(200)의 상세 회로도를 나타낸 것으로서, 이하에서는 도 2 내지 도 4를 참조하여 앞서 설명한 본 실시예의 전원장치(200)의 상세 구성 및 그 동작에 대해서 설명하기로 한다.

먼저 본 실시예에 따른 제1 출력부(210)는, 도 2 및 도 4에 도시된 바와 같이, 제1 스위칭부(SW1)와 제1 다이오드(D1)를 포함할 수 있다.

도 2 및 도 4에 도시된 바와 같이, 상기 제1 스위칭부(SW1)는 트랜스포머(Tx)의 2차측 단일 출력단(L1)과 제1 캐패시터(C1)에 연결될 수 있으며, 상기 제1 다이오드(D1)는 상기 제1 스위칭부(SW1)에 연결되어 제1 출력전압(V1)을 출력할 수 있다.

이때 본 실시예에 따른 제1 스위칭부(SW1)는, P채널의 FET(Field Effect Transistor)로 구현될 수 있으나, 본 발명은 이에 한정되는 것은 아니며, 온/오프 스위칭 동작이 가능한 스위칭 소자라면 범용의 트랜지스터 등 그 어떠한 것도 사용 가능하다.

또한 본 실시예에 따른 제2 출력부(220)는, 도 2 및 도 4에 도시된 바와 같이, 제2 스위칭부(SW2), 제2 다이오드(D2), 제3 다이오드(D3)를 포함할 수 있다.

상기 제2 스위칭부(SW2)는, 도 2 및 도 4에 도시된 바와 같이, 트랜스포머(Tx)의 2차측 단일 출력단(L1)에 연결될 수 있다.

이때 본 실시예에 따른 제2 스위칭부(SW2)는, 제1 스위칭부(SW1)와 마찬가지로 P채널의 FET로 구현될 수 있으나, 본 발명은 이에 한정되는 것은 아니며, 온/오프 스위칭 동작이 가능한 스위칭 소자라면 범용의 트랜지스터 등 그 어떠한 것도 사용 가능하다.

또한 상기 제2 다이오드(D2)는, 도 2 및 도 4에 도시된 바와 같이 제2 스위칭부(SW2) 및 제2 캐패시터(C2)에 연결되어, 제2 스위칭부(SW2)가 온되면 제2 캐패시터(C2)를 충전시킬 수 있다.

아울러 상기 제3 다이오드(D3)는, 도 2 및 도 4에 도시된 바와 같이, 제2 다이오드(D2) 및 제2 캐패시터(C2)에 연결되어, 제2 출력전압(V2)을 출력할 수 있다.

또한 본 실시예에 따른 제어부(230)는, 도 2 및 도 3에 도시된 바와 같이, 제1 스위칭부(SW1)의 온오프를 제어할 수 있는 제1 제어신호(A)를 제1 스위칭부(SW1)에 출력하고, 제2 스위칭부(SW2)의 온오프를 제어할 수 있는 제2 제어신호(B)를 제2 스위칭부(SW2)에 출력할 수 있다.

본 실시예에서는, 도 3에 도시된 바와 같이, 제1 스위칭부(SW1)를 온 시키는 제1 제어신호(A)의 레벨을 하이(high) 레벨로, 제1 스위칭부(SW1)를 오프 시키는 제1 제어신호(A)의 레벨을 로우(low) 레벨로 하고 있으나 반드시 이에 한정되는 것은 아니다. 즉, 제1 스위칭부(SW1)를 온 시키는 제1 제어신호(A)의 레벨을 로우 레벨로, 제1 스위칭부(SW1)를 오프 시키는 제1 제어신호(A)의 레벨을 하이 레벨로 할 수도 있다.

또한 본 실시예에서는, 도 3에 도시된 바와 같이, 제2 스위칭부(SW2)를 온 시키는 제2 제어신호(B)의 레벨을 하이(high) 레벨로, 제2 스위칭부(SW2)를 오프 시키는 제2 제어신호(B)의 레벨을 로우(low) 레벨로 하고 있으나 반드시 이에 한정되는 것은 아니다. 즉, 제2 스위칭부(SW2)를 온 시키는 제2 제어신호(B)의 레벨을 로우 레벨로, 제2 스위칭부(SW2)를 오프 시키는 제2 제어신호(B)의 레벨을 하이 레벨로 할 수도 있다.

여기서 본 실시예에 따른 제어부(230)는, 도 4에 도시된 바와 같이, 제1 전압 분배부(231), 제3 스위칭부(SW3), 제4 스위칭부(SW4), 제2 전압 분배부(232), 제5 스위칭부(SW5) 및 제3 캐패시터(C3)를 포함할 수 있다.

제1 전압 분배부(231)는, 도 4에 도시된 바와 같이, 제2 캐패시터(C2)에 병렬로 연결되어 제2 캐패시터(C2)의 전압을 분배할 수 있다.

제3 스위칭부(SW3)는, 도 4에 도시된 바와 같이, 제1 전압 분배부(231)에 의해 분배된 전압이 구동 전압으로 인가되게 된다.

제4 스위칭부(SW4)는, 도 4에 도시된 바와 같이, 제1 스위칭부(SW1) 및 제3 스위칭부(SW3)에 연결되어 있으며, 제3 스위칭부(SW3)의 온오프 동작에 따라 제1 출력부(210)의 제1 스위칭부(SW1)를 온오프시킬 수 있다.

이때 본 실시예에 따른 제3 및 제4 스위칭부(SW3, SW4)는, N채널의 FET로 구현될 수 있으나, 본 발명은 이에 한정되는 것은 아니며, 온/오프 스위칭 동작이 가능한 스위칭 소자라면 범용의 트랜지스터 등 그 어떠한 것도 사용 가능하다.

제2 전압 분배부(232)는, 도 4에 도시된 바와 같이, 제1 캐패시터(C1)에 병렬로 연결되어 제1 캐패시터(C1)의 전압을 분배할 수 있다.

제5 스위칭부(SW5)는, 도 4에 도시된 바와 같이, 제2 전압 분배부(232) 및 제2 출력부(220)의 제2 스위칭부(SW2)에 연결되어 있어, 제2 전압 분배부(232)의 분배된 전압에 따라 제2 스위칭부(SW2)를 온오프 시킬 수 있다.

이때 본 실시예에 따른 제5 스위칭부(SW5)는, 제3 및 제4 스위칭부(SW3, SW4)와 마찬가지로 N채널의 FET로 구현될 수 있으나, 본 발명은 이에 한정되는 것은 아니며, 온/오프 스위칭 동작이 가능한 스위칭 소자라면 범용의 트랜지스터 등 그 어떠한 것도 사용 가능하다.

제3 캐패시터(C3)는, 도 4에 도시된 바와 같이, 제2 전압 분배부(232) 및 제5 스위칭부(SW5)에 연결되어 있다.

한편, 도 5는 도 4의 제어부(230)에 비교기를 적용한 회로를 나타낸 도면으로서, 도 5에 도시된 바와 같이, 본 실시예에 따른 제어부(230)는, 제3 캐패시터(C3)와 제5 스위칭부(SW5)에 연결된 비교기(233)를 더 포함하여 구성될 수 있다.

비교기(233)는, 제3 캐패시터(C3)에 충전된 전압과 미리 설정된 기준전압(Vref)을 비교하게 되는데, 이때 기준전압(Vref)은 일예로 제5 스위칭부(SW5)를 턴 온 시킬 수 있는 턴 온 전압으로 설정될 수 있다.

일예로 비교기(233)는, 제1 입력단, 제2 입력단 및 연산 증폭기(OP)를 포함할 수 있는데, 도 5에 도시된 바와 같이, 제1 입력단은 비반전 입력단이 될 수 있고, 제2 입력단은 반전 입력단이 될 수 있다.

제1 입력단은, 제3 캐패시터(C3)에 충전된 전압을 입력받고, 제2 입력단은 미리 설정된 기준전압(Vref)을 입력받을 수 있다.

또한 연산 증폭기(OP)는, 제3 캐패시터(C3)에 충전된 전압과 미리 설정된 기준전압(Vref)의 비교 결과에 따른 비교 출력 전압을 제5 스위칭부(SW5)에 출력할 수 있다.

이 경우 비교기(233)는, 상기 연산 증폭기(OP)를 통해, 제3 캐패시터(C3)에 충전된 전압과 미리 설정된 기준전압(Vref)을 비교하고, 제3 캐패시터(C3)의 전압이 미리 설정된 기준전압(Vref)보다 크면 하이(high) 레벨을 갖는 출력 전압을 제5 스위칭부(SW5)에 출력하며, 제3 캐패시터(C3)의 전압이 상기 기준전압(Vref)보다 작으면 로우(low) 레벨을 갖는 출력 전압을 제5 스위칭부(SW5)에 출력할 수 있다.

한편 도 6은 본 실시예의 전원장치(200)의 또 다른 예시 회로도로서, 도 6에 도시된 바와 같이, 본 실시예에 따른 전원장치(200)는, 제1 출력전압(V1) 및 제2 출력전압(V2)이 출력되는 단자 및 접지 사이에 제4 캐패시터(C4)를 더 포함할 수 있다.

이때 제4 캐패시터(C4)는, 제1 출력전압(V1) 및 제2 출력전압(V2)을 안정화시키기 위해 적용되는 것으로서, 상기와 같은 기능을 달성할 수 있는 것이라면 범용의 전해 캐패시터 등 그 어떠한 종류의 것도 가능하다.

이상과 같이 구성된 본 실시예의 전원장치(200)는 하기의 예시적인 동작을 수행할 수 있다.

도 2 및 도 3을 참조하면, 전원이 인가되고 제2 캐패시터(C2)의 충전이 개시되기 전까지, 즉 도 3에서의 t0 ~ t1 구간에서는, 제어부(230)는, 제1 스위칭부(SW1)를 온 시키는 하이 레벨의 제1 제어신호(A)를 제1 스위칭부(SW1)에 출력함과 함께, 제2 스위칭부(SW2)를 오프시키는 로우 레벨의 제2 제어신호(B)를 제2 스위칭부(SW2)에 출력할 수 있다.

이에 따라 도 3에서의 t0 ~ t1 구간에는, 제1 출력부(210)의 제1 스위칭부(SW1)는 턴 온 상태가 되고, 제2 출력부(220)의 제2 스위칭부(SW2)는 턴 오프 상태가 된다.

상기와 같은 제1 스위칭부(SW1) 및 제2 스위칭부(SW2)의 스위칭 과정을 도 2 내지 도 5를 참조하여 보다 상세히 설명하면 이하와 같다.

도 3의 t0 ~ t1의 구간에서는, 제2 캐패시터(C2)의 전압은 0V이므로 제1 전압 분배부(231)에 의해 분배된 전압도 0V가 된다. 이에 따라 제3 스위칭부(SW3)의 게이트에는 0V가 인가되어, N채널 FET인 제3 스위칭부(SW3)는 턴 오프 상태가 된다. 이로 인해 제4 스위칭부(SW4)의 게이트에는 제1 캐패시터(C1)의 전압이 인가되어, N채널 FET인 제4 스위칭부(SW4)는 턴 온 상태가 된다.

따라서 P채널 FET인 제1 스위칭부(SW1)는, 도 3의 t0 ~ t1의 구간에서는, 제4 스위칭부(SW4)의 턴 온(하이 레벨의 제1 제어신호)에 따라 턴 온 상태가 된다. 따라서 도 3의 t0 ~ t1 구간에서는, 제1 캐패시터(C1)를 빠른 시간 내에 충전하여 바로 제1 출력부(210)의 ① 방향으로 제1 출력전압(V1)을 출력할 수 있다.

이때 제5 스위칭부(SW5)의 게이트에는, 제2 전압 분배부(232)에 의해 분배된 전압이 인가되나, 도 3의 t0 ~ t1 구간에서는 제2 전압 분배부(232)에 의해 분배된 전압을 일단 제3 캐패시터(C3)가 충전하도록 한다. 이에 따라 제3 캐패시터(C3)가 충분히 충전되기 전까지, 즉 도 3의 t0 ~ t1 구간에서는 제5 스위칭부(SW5)는 턴 오프 상태가 된다.

이로 인해 P채널 FET인 제2 스위칭부(SW2)는, 도 3의 t0 ~ t1의 구간에서는, 제5 스위칭부(SW5)의 턴 오프(로우 레벨의 제2 제어신호)에 따라 턴 오프 상태가 되며, 이에 따라 도 3에 도시된 바와 같이, t0 ~ t1 구간에서는 제2 캐패시터(C2)의 충전은 개시되지 않는다.

한편 도 5에서와 같이, 제3 캐패시터(C3) 및 제5 스위칭부(SW5)에 비교기(233)를 연결한 경우, 도 3의 t0 ~ t1의 구간에서는, 제3 캐패시터(C3)가 충분히 충전되어 있지 않은 상태에 있으므로, 제3 캐패시터의 전압(C3)이 미리 설정된 기준전압(Vref, 예를 들어 제5 스위칭부(SW5)의 턴 온 전압 등)보다 작다. 이로 인해 비교기(233)는 로우 레벨을 갖는 출력 전압을 제5 스위칭부(SW5)에 출력하게 된다.

이에 따라 제5 스위칭부(SW5)는 턴 오프 상태가 되며, 이로 인해 제2 스위칭부(SW2) 또한 턴 오프 상태가 되므로, 도 5의 구성 역시 t0 ~ t1 구간에서는 제2 캐패시터(C2)의 충전이 개시되지 않는다.

따라서 본 실시예의 제어부(230)는, 도 3의 t0 ~ t1의 구간, 즉 전원이 인가되고 제2 캐패시터(C2)의 충전이 개시되기 전까지는, 제1 출력부(210)의 ① 방향으로 제1 출력전압(V1)을 출력하도록 제어할 수 있으며, 이에 따라 그 기동시간을 단축할 수 있게 된다.

다음으로 도 2 및 도 3을 참조하면, 제2 캐패시터(C2)의 충전이 개시되고 제2 캐패시터의 충전이 완료되기 전까지, 즉 도 3에서의 t1 ~ t2 구간에서는, 제어부(230)는, 제1 스위칭부(SW1)를 온 시키는 하이 레벨의 제1 제어신호(A)를 제1 스위칭부(SW1)에 출력함과 함께, 제2 스위칭부(SW2)를 온 시키는 하이 레벨의 제2 제어신호(B)를 제2 스위칭부(SW2)에 출력할 수 있다. 이에 따라 도 3에서의 t1 ~ t2 구간에는, 제1 출력부(210)의 제1 스위칭부(SW1) 및 제2 출력부(220)의 제2 스위칭부(SW2)는 모두 턴 온 상태가 된다.

도 3의 t1 ~ t2의 구간에서는, 제2 캐패시터(C2)가 충분히 충전되지 않은 상태에 있으므로, P채널 FET인 제1 스위칭부(SW1)는, 도 3의 t0 ~ t1의 구간에서의 스위칭 과정과 동일한 스위칭 과정을 가진다. 이에 따라 도 3의 t1 ~ t2의 구간에서도 제1 스위칭부(SW1)는 턴 온 상태가 된다. 따라서 도 3의 t1 ~ t2 구간에서는, 도 3의 t0 ~ t1 구간에 이어 제1 출력부(210)의 ① 방향으로 제1 출력전압(V1)을 계속 출력할 수 있게 된다.

또한 도 3의 t1 ~ t2의 구간에서는, 제3 캐패시터(C3)가 충분히 충전되며, 이에 따라 제5 스위칭부(SW5)의 게이트에는 제3 캐패시터(C3)의 전압이 인가되어, N채널 FET인 제5 스위칭부(SW5)는 턴 온 상태가 된다.

이로 인해 P채널 FET인 제2 스위칭부(SW2)는, 도 3의 t1 ~ t2의 구간에서는, 제5 스위칭부(SW5)의 턴 온(하이 레벨의 제2 제어신호)에 따라 턴 온 상태가 된다. 따라서 도 3에 도시된 바와 같이, t1 ~ t2 구간에서는 제2 캐패시터(C2)를 충전시키게 되며, 이에 따라 제2 출력부(220)의 ② 방향으로 제2 출력전압(V2)을 출력할 수 있게 된다.

한편 도 5에서와 같이, 제3 캐패시터(C3) 및 제5 스위칭부(SW5)에 비교기(233)를 연결한 경우, 도 3의 t1 ~ t2의 구간에서는, 제3 캐패시터(C3)가 충분히 충전된 상태에 있으므로, 제3 캐패시터의 전압(C3)이 미리 설정된 기준전압(Vref, 예를 들어 제5 스위칭부(SW5)의 턴 온 전압 등)보다 크다. 이로 인해 비교기(233)는 하이 레벨을 갖는 출력 전압을 제5 스위칭부(SW5)에 출력하게 된다.

이에 따라 제5 스위칭부(SW5)는 턴 온 상태가 되며, 이로 인해 제2 스위칭부(SW2) 또한 턴 온 상태가 된다. 따라서 도 5의 구성 역시 t1 ~ t2 구간에서는 제2 캐패시터(C2)를 충전시키게 되며, 이에 따라 제2 출력부(220)의 ② 방향으로 제2 출력전압(V2)을 출력할 수 있게 된다.

따라서 본 실시예의 제어부(230)는, 도 3의 t1 ~ t2의 구간, 즉 제2 캐패시터(C2)의 충전이 개시되고 제2 캐패시터(C2)의 충전이 완료되기 전까지는, 제2 출력전압(V2, ② 방향)을 제1 출력전압(V1, ① 방향)과 함께 출력하도록 제어할 수 있다.

다음으로 도 2 및 도 3을 참조하면, 제2 캐패시터(C2)의 충전이 완료된 이후, 즉 도 3의 t2 이후의 구간에서는, 제어부(230)는, 제1 스위칭부(SW1)를 오프 시키는 로우 레벨의 제1 제어신호(A)를 제1 스위칭부(SW1)에 출력함과 함께, 제2 스위칭부(SW2)를 온 시키는 하이 레벨의 제2 제어신호(B)를 제2 스위칭부(SW2)에 출력할 수 있다. 이에 따라 도 3에서의 t2 이후의 구간에는, 제1 출력부(210)의 제1 스위칭부(SW1)는 턴 오프 상태가 되고, 제2 출력부(220)의 제2 스위칭부(SW2)는 턴 온 상태가 된다.

도 3의 t2 이후의 구간에서는, 제2 캐패시터(C2)의 충전이 완료된 상태에 있으므로, 제3 스위칭부(SW3)의 게이트에는 제1 전압 분배부(231)에 의해 분배된 전압이 인가된다.

이로 인해 N채널 FET인 제3 스위칭부(SW3)는 턴 온 상태가 되며 이에 따라 제4 스위칭부(SW4)의 게이트에는 OV의 전압이 인가되어, N채널 FET인 제4 스위칭부(SW4)는 턴 오프 상태가 된다.

이로 인해 P채널 FET인 제1 스위칭부(SW1)는, 도 3의 t2 이후의 구간에서는, 제4 스위칭부(SW4)의 턴 오프(로우 레벨의 제1 제어신호)에 따라 턴 오프 상태가 되며, 이에 따라 제1 출력전압(V1)은 ① 방향으로 출력될 수 없게 된다.

한편 도 3의 t2 이후의 구간에서는, 제3 캐패시터(C3)가 여전히 충전된 상태에 있으므로, P채널 FET인 제2 스위칭부(SW2)는, 도 3의 t1 ~ t2의 구간에서의 스위칭 과정과 동일한 스위칭 과정을 가진다. 이에 따라 도 3의 t2 이후의 구간에서도 제2 스위칭부(SW2)는 턴 온 상태가 된다. 따라서 t2 이후의 구간에서는, t1 ~ t2 구간에 이어 제2 출력부(220)의 ② 방향으로 제2 출력전압(V2)을 계속 출력할 수 있게 된다.

한편 도 5에서와 같이, 제3 캐패시터(C3) 및 제5 스위칭부(SW5)에 비교기(233)를 연결한 경우에도, 도 3의 t2 이후의 구간에서는, 제3 캐패시터(C3)가 여전히 충전된 상태에 있으므로, 제3 캐패시터의 전압(C3)이 미리 설정된 기준전압(Vref, 예를 들어 제5 스위칭부(SW5)의 턴 온 전압 등)보다 크다. 이로 인해 비교기(233)는 하이 레벨을 갖는 출력 전압을 제5 스위칭부(SW5)에 출력하게 된다.

이에 따라 제5 스위칭부(SW5)는 턴 온 상태가 되며 이로 인해 도 5의 구성 역시 제2 스위칭부(SW2)가 턴 온 상태가 된다. 따라서 도 5의 구성 역시 t2 이후의 구간에서는, t1 ~ t2 구간에 이어 제2 출력부(220)의 ② 방향으로 제2 출력전압(V2)을 계속 출력할 수 있게 된다.

따라서 본 실시예의 제어부(230)는, 도 3의 t2 이후의 구간, 즉 제2 캐패시터(C2)의 충전이 완료된 이후에는, 제1 출력부(210)의 ① 방향으로 제1 출력전압(V1)을 출력하지 않고, 제2 출력부(220)의 ② 방향으로 제2 출력전압(V2)을 출력하도록 제어할 수 있다.

본 실시예의 전원장치(200)는, 상기와 같은 동작과정을 통하여, 도 1에서의 일반 전원장치(100)와는 달리, 트랜스포머(Tx)의 2차측 단일 출력단(L1)에 대기전력 저감을 위한 출력 구성(제2 출력부(220)) 및 기동시간 단축을 위한 출력 구성(제1 출력부(210))을 함께 구현할 수 있다.

이에 따라 본 실시예의 전원장치(200)는 도 1에서의 일반 전원장치(100)에 비해, 트랜스포머의 2차측 권선을 줄일 수 있어 그 부피를 현저히 저감할 수 있으며, 2차측 복수 출력단에 따른 부품수(예를 들어 도 1의 제1 출력단 L1에 구현된 대전류용 출력 다이오드 D4, D5, 출력 캐패시터 C3 등) 또한 현저히 저감할 수 있게 된다.

따라서 본 실시예의 전원장치(200)는, 대기전력 저감을 위한 출력 구성을 적용하고 있는 전원장치로서, 기동시간의 단축 뿐만 아니라, 회로 소형화, 부품 수 저감, 코스트 절감 등의 이점도 가지게 된다.

제2 실시예

도 7은 본 발명의 제2 실시예에 따른 전원장치(300)의 개략 회로도를 나타낸 것으로서, 도 7에 도시된 바와 같이 본 실시예의 전원장치(300)는, 트랜스포머(Tx), 제1 캐패시터(C1)을 포함하는 제1 출력부(310), 제2 캐패시터(C2)를 포함하는 제2 출력부(320) 및 제어부(330)를 포함할 수 있다.

본 실시예의 트랜스포머(Tx), 제1 및 제2 캐패시터(C1, C2), 제2 출력부(320)는, 제1 실시예의 구성과 동일하므로, 이에 대한 구체적인 설명은 생략하기로 한다. 따라서 이하에서는 제1 실시예의 전원장치(200)와 상이한 구성(제1 출력부(310), 제어부(330) 등) 및 이에 따른 동작과정을 중심으로 설명하기로 한다.

도 8은 본 실시예의 전원장치(300)와 관련된 제어 시퀀스를 나타낸 도면이고, 도 9는 도 7의 전원장치(300)의 상세 회로도를 나타낸 것이다.

먼저 본 실시예에 따른 제1 출력부(310)는, 도 7 및 도 9에 도시된 바와 같이, 제1 캐패시터(C1)를 포함하고 있으며, 트랜스포머(Tx)의 2차측 단일 출력단(L1)에 연결되어 제1 출력전압(V1)을 출력할 수 있다.

여기서 본 실시예의 제1 출력부(310)는, 도 7 및 도 9에 도시된 바와 같이, 단일 출력단(L1) 및 제1 캐패시터(C1)에 연결되어 제1 출력전압(V1)을 출력하는 제1 다이오드(D1)를 포함할 수 있다. 이때 본 실시예의 제1 출력부(310)는, 제1 스위칭부(SW1)를 포함하고 있지 않다는 점에서, 제1 실시예의 제1 출력부(210)와 상이하다.

따라서 본 실시예에서는 제1 실시예보다 스위칭 소자(예를 들어 FET)를 저감할 수 있으며, 이러한 점에서 제1 실시예보다 코스트 절감에 있어 더욱 유리하다.

한편 본 실시예에 따른 제어부(330)는, 전원장치에 전원이 인가되고 제2 캐패시터(C2)의 충전이 개시되기 전까지는, 제1 출력전압(V1)을 출력하도록 제어할 수 있는데, 이에 대해서는 뒤에 동작과정에서 상세히 설명하기로 한다.

이때 본 실시예에 따른 제어부(330)는, 제1 출력부(310)가 제1 스위칭부(SW1)를 포함하고 있지 않으므로, 제1 스위칭부(SW1)를 제어하기 위한 제1 제어신호(A)를 출력할 필요가 없게 된다.

즉 본 실시예의 제어부(330)는, 도 7 및 도 8에 도시된 바와 같이, 제2 스위칭부(SW2)의 온오프를 제어할 수 있는 제2 제어신호(B)만을 제2 스위칭부(SW2)에 출력할 수 있다.

따라서 본 실시예의 제어부(330)는, 제2 스위칭부(SW2)를 제어하기 위한 구성만을 포함하면 되며, 이에 따라 도 9에 도시된 바와 같이, 제2 전압 분배부(232), 제5 스위칭부(SW5) 및 제3 캐패시터(C3)를 포함할 수 있다.

이때 본 실시예의 제2 전압 분배부(232), 제5 스위칭부(SW5) 및 제3 캐패시터(C3)는, 제1 실시예의 구성과 동일하므로 그 구체적인 설명은 생략하기로 한다.

상기와 같이 구성된 본 실시예의 제어부(330)는, 제1 스위칭부(SW1)를 제어하기 위한 제1 실시예 구성(제1 전압 분배부(231), 제3 스위칭부(SW3) 및 제4 스위칭부(SW4))이 필요 없게 되므로, 제1 실시예보다 제어부의 회로 구현을 보다 간단히 할 수 있는 이점이 있다. 따라서 제1 실시예보다 회로 소형화에 있어 더욱 유리하다.

한편 본 실시예에서는, 제1 실시예와 마찬가지로, 제2 스위칭부(SW2)를 온 시키는 제2 제어신호(B)의 레벨을 하이(high) 레벨로, 제2 스위칭부(SW2)를 오프 시키는 제2 제어신호(B)의 레벨을 로우(low) 레벨로 하고 있으나 반드시 이에 한정되는 것은 아니다. 즉, 제2 스위칭부(SW2)를 온 시키는 제2 제어신호(B)의 레벨을 로우 레벨로, 제2 스위칭부(SW2)를 오프 시키는 제2 제어신호(B)의 레벨을 하이 레벨로 할 수도 있다.

또한 본 실시예의 제어부(330)는, 제1 실시예의 경우와 마찬가지로, 제3 캐패시터(C3)와 제5 스위칭부(SW5)에 연결된 비교기를 더 포함할 수 있다. 이때 본 실시예에서의 비교기는, 제1 실시예에서의 비교기(233, 도 5)와 동일한 구성이므로 그 구체적인 설명은 생략하기로 한다.

한편 본 실시예의 전원장치(300)는, 제1 실시예의 경우와 마찬가지로, 제1 출력전압(V1) 및 제2 출력전압(V2)이 출력되는 단자 및 접지 사이에 캐패시터를 더 포함할 수 있다. 이때 캐패시터는, 제1 실시예에서의 제4 캐패시터(C4, 도 6)와 동일하므로 그 구체적인 설명은 생략하기로 한다.

이상과 같이 구성된 본 실시예의 전원장치(300)는 하기의 예시적인 동작을 수행할 수 있다.

도 7 및 도 8을 참조하면, 전원이 인가되고 제2 캐패시터(C2)의 충전이 개시되기 전까지, 즉 도 8에서의 t0 ~ t1 구간에서는, 제1 캐패시터(C1)를 빠른 시간 내에 충전하여 바로 제1 출력부(310)의 ① 방향으로 제1 출력전압(V1)을 출력할 수 있다.

이때 제어부(330)는, 제2 스위칭부(SW2)를 오프시키는 로우 레벨의 제2 제어신호(B)를 제2 스위칭부(SW2)에 출력할 수 있다. 이에 따라 도 8에서의 t0 ~ t1 구간에는, 제2 출력부(320)의 제2 스위칭부(SW2)는 턴 오프 상태가 된다.

상기와 같은 제2 스위칭부(SW2)의 스위칭 과정을 도 7 내지 도 9를 참조하여 보다 상세히 설명하면 이하와 같다.

도 8의 t0 ~ t1의 구간에서는, 제5 스위칭부(SW5)의 게이트에는, 제2 전압 분배부(232)에 의해 분배된 전압이 인가되나, 도 8의 t0 ~ t1 구간에서는 제2 전압 분배부(232)에 의해 분배된 전압을 일단 제3 캐패시터(C3)가 충전하도록 한다. 이에 따라 제3 캐패시터(C3)가 충분히 충전되기 전까지, 즉 도 8의 t0 ~ t1 구간에서는 제5 스위칭부(SW5)는 턴 오프 상태가 된다.

이로 인해 P채널 FET인 제2 스위칭부(SW2)는, 도 8의 t0 ~ t1의 구간에서는, 제5 스위칭부(SW5)의 턴 오프(로우 레벨의 제2 제어신호)에 따라 턴 오프 상태가 된다. 이에 따라 도 8에 도시된 바와 같이, t0 ~ t1 구간에서는 제2 캐패시터(C2)의 충전은 개시되지 않는다.

한편 제1 실시예에서와 같이, 제3 캐패시터(C3) 및 제5 스위칭부(SW5)에 비교기를 연결한 경우(도 5 참조), 도 8의 t0 ~ t1의 구간에서는, 제3 캐패시터(C3)가 충분히 충전되어 있지 않은 상태에 있으므로, 제3 캐패시터의 전압(C3)이 미리 설정된 기준전압(Vref, 예를 들어 제5 스위칭부(SW5)의 턴 온 전압 등)보다 작다. 이로 인해 비교기는 로우 레벨을 갖는 출력 전압을 제5 스위칭부(SW5)에 출력하게 된다.

이에 따라 제5 스위칭부(SW5)는 턴 오프 상태가 되며, 이로 인해 제2 스위칭부(SW2) 또한 턴 오프 상태가 되므로, 제어부(330)에 비교기를 적용한 구성 역시 t0 ~ t1 구간에서는 제2 캐패시터(C2)의 충전이 개시되지 않는다.

따라서 본 실시예의 제어부(330)는, 도 8의 t0 ~ t1의 구간, 즉 전원이 인가되고 제2 캐패시터(C2)의 충전이 개시되기 전까지는, 제1 출력부(310)의 ① 방향으로 제1 출력전압(V1)을 출력하도록 제어할 수 있으며, 이에 따라 그 기동시간을 단축할 수 있게 된다.

다음으로 도 7 및 도 8을 참조하면, 제2 캐패시터(C2)의 충전이 개시된 이후, 즉 도 8에서의 t1 ~ t2 구간과 t2 이후의 구간에서는, 도 8의 t0 ~ t1 구간에 이어 제1 출력부(310)의 ① 방향으로 제1 출력전압(V1)을 계속 출력할 수 있게 된다.

이때 제어부(330)는, 제2 스위칭부(SW2)를 온 시키는 하이 레벨의 제2 제어신호(B)를 제2 스위칭부(SW2)에 출력할 수 있다. 이에 따라 도 8에서의 t1 ~ t2 구간과 t2 이후의 구간에서는, 제2 출력부(320)의 제2 스위칭부(SW2)는 턴 온 상태가 된다.

도 8의 t1 ~ t2 구간과 t2 이후의 구간에서는, 제3 캐패시터(C3)가 충분히 충전되며, 이에 따라 제5 스위칭부(SW5)의 게이트에는 제3 캐패시터(C3)의 전압이 인가되어, N채널 FET인 제5 스위칭부(SW5)는 턴 온 상태가 된다.

이로 인해 P채널 FET인 제2 스위칭부(SW2)는, 도 8의 t1 ~ t2 구간과 t2 이후의 구간에서는, 제5 스위칭부(SW5)의 턴 온(하이 레벨의 제2 제어신호)에 따라 턴 온 상태가 된다. 이에 따라 도 8에 도시된 바와 같이, t1 ~ t2 구간에서는 제2 캐패시터(C2)가 충전되고, t2 이후 구간에서는 제2 캐패시터(C2)의 충전이 완료된 상태에 있으므로, 제2 출력부(320)의 ② 방향으로 제2 출력전압(V2)을 출력할 수 있게 된다.

한편 제1 실시예에서와 같이, 제3 캐패시터(C3) 및 제5 스위칭부(SW5)에 비교기를 연결한 경우(도 5 참조), 도 8의 t1 ~ t2 구간과 t2 이후의 구간에서는, 제3 캐패시터(C3)가 충분히 충전된 상태에 있으므로, 제3 캐패시터의 전압(C3)이 미리 설정된 기준전압(Vref, 예를 들어 제5 스위칭부(SW5)의 턴 온 전압 등)보다 크다. 이로 인해 비교기는 하이 레벨을 갖는 출력 전압을 제5 스위칭부(SW5)에 출력하게 된다.

이에 따라 제5 스위칭부(SW5)는 턴 온 상태가 되며, 이로 인해 제2 스위칭부(SW2) 또한 턴 온 상태가 된다. 따라서 제어부(330)에 비교기를 적용한 구성 역시 t1 ~ t2 구간에서는 제2 캐패시터(C2)가 충전되고, t2 이후 구간에서는 제2 캐패시터(C2)의 충전이 완료된 상태에 있으므로, 제2 출력부(320)의 ② 방향으로 제2 출력전압(V2)을 출력할 수 있게 된다.

따라서 본 실시예의 제어부(330)는, 도 8의 t1 ~ t2 구간과 t2 이후의 구간, 즉 제2 캐패시터(C2)의 충전이 개시된 이후에는, 제2 출력전압(V2, ② 방향)을 제1출력전압(V1, ① 방향)과 함께 출력하도록 제어할 수 있다.

본 실시예의 전원장치(300)는, 상기와 같은 동작과정을 통하여, 제1 실시예의 전원장치(200)와 마찬가지로, 트랜스포머(Tx)의 2차측 단일 출력단(L1)에 대기전력 저감을 위한 출력 구성(제2 출력부(320)) 및 기동시간 단축을 위한 출력 구성(제1 출력부(310))을 함께 구현할 수 있다.

이에 따라 본 실시예의 전원장치(300) 역시, 도 1에서의 일반 전원장치(100)에 비해, 트랜스포머의 2차측 권선을 줄일 수 있어 그 부피를 현저히 저감할 수 있으며, 2차측 복수 출력단에 따른 부품수(예를 들어 도 1의 제1 출력단 L1에 구현된 대전류용 출력 다이오드 D4, D5, 출력 캐패시터 C3 등) 또한 현저히 저감할 수 있게 된다.

따라서 본 실시예의 전원장치(300)는, 제1 실시예와 마찬가지로, 대기전력 저감을 위한 출력 구성을 적용하고 있는 전원장치로서, 기동시간의 단축 뿐만 아니라, 회로 소형화, 부품 수 저감, 코스트 절감 등의 이점도 가지게 된다.

본 발명의 도면들에 도시된 다양한 요소들의 기능들은 적절한 소프트웨어와 관련되어 소프트웨어를 실행할 수 있는 하드웨어뿐만 아니라 전용 하드웨어의 이용을 통해 제공될 수 있다. 프로세서에 의해 제공될 때, 이런 기능은 단일 전용 프로세서, 단일 공유 프로세서, 또는 일부가 공유될 수 있는 복수의 개별 프로세서에 의해 제공될 수 있다.

또한, 용어 "제어부"의 명시적 이용은 소프트웨어를 실행할 수 있는 하드웨어를 배타적으로 지칭하는 것으로 해석되지 말아야 하며, 제한 없이, 마이크로 프로세서(MCU), 디지털 신호 프로세서(DSP) 하드웨어, 소프트웨어를 저장하기 위한 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 및 비휘발성 저장장치를 묵시적으로 포함할 수 있다.

본 명세서의 청구항들에서, 특정 기능을 수행하기 위한 수단으로서 표현된 요소는 특정 기능을 수행하는 임의의 방식을 포괄하고, 이러한 요소는 특정 기능을 수행하는 회로 요소들의 조합, 또는 특정 기능을 수행하기 위한 소프트웨어를 수행하기 위해 적합한 회로와 결합된, 펌웨어, 마이크로코드 등을 포함하는 임의의 형태의 소프트 웨어를 포함할 수 있다.

본 명세서에서 본 발명의 원리들의 '일 실시예' 등과 이런 표현의 다양한 변형들의 지칭은 이 실시예와 관련되어 특정 특징, 구조, 특성 등이 본 발명의 원리의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 표현 '일 실시예에서'와, 본 명세서 전체를 통해 개시된 임의의 다른 변형례들은 반드시 모두 동일한 실시예를 지칭하는 것은 아니다.

본 명세서에서 ‘연결된다’ 또는 ‘연결하는’등과 이런 표현의 다양한 변형들의 지칭은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 또한 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 아울러 본 명세서에서 사용되는 ‘포함한다’ 또는 ‘포함하는’으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작, 소자 및 장치의 존재 또는 추가를 의미한다.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 명세서를 통해 개시된 모든 실시예들과 조건부 예시들은, 본 발명의 기술 분야에서 통상의 지식을 가진 당업자가 독자가 본 발명의 원리와 개념을 이해하도록 돕기 위한 의도로 기술된 것으로, 당업자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다.그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

200, 300 : 전원장치 210, 310 : 제1 출력부
220, 320 : 제2 출력부 230, 330 : 제어부
231 : 제1 전압 분배부 232 : 제2 전압 분배부
233 : 비교기 Tx : 트랜스포머
L1 : 트랜스포머의 2차측 단일 출력단
C1 : 제1 캐패시터 C2 : 제2 캐패시터
C3 : 제3 캐패시터 C4 : 제4 캐패시터
SW1 : 제1 스위칭부 SW2 : 제2 스위칭부
SW3 : 제3 스위칭부 SW4 : 제4 스위칭부
SW5 : 제5 스위칭부 D1 : 제1 다이오드
D2 : 제2 다이오드 D3 : 제3 다이오드

Claims

2차측에 단일 출력단을 가지는 트랜스포머;
제1 캐패시터를 포함하고, 상기 단일 출력단에 연결되어 제1 출력전압을 출력하는 제1 출력부;
제1 캐패시터보다 용량이 큰 제2 캐패시터를 포함하고, 상기 단일 출력단에 연결되어 제2 출력전압을 출력하는 제2 출력부; 및
전원이 인가되고 상기 제2 캐패시터의 충전이 개시되기 전까지는, 상기 제1 출력전압을 출력하도록 제어하는 제어부;
를 포함하는 전원장치.
제1항에 있어서,
상기 제어부는,
상기 제2 캐패시터의 충전이 개시되고 상기 제2 캐패시터의 충전이 완료되기 전까지는, 상기 제2 출력전압을 상기 제1 출력전압과 함께 출력하도록 제어하고,
상기 제2 캐패시터의 충전이 완료된 이후에는, 상기 제1 출력전압을 출력하지 않고 상기 제2 출력전압을 출력하도록 제어하는 전원장치.
제2항에 있어서,
상기 제1 출력부는,
상기 단일 출력단 및 상기 제1 캐패시터에 연결되는 제1 스위칭부; 및
상기 제1 스위칭부에 연결되어 상기 제1 출력전압을 출력하는 제1 다이오드;
를 포함하는 전원장치.
제3항에 있어서,
상기 제2 출력부는,
상기 단일 출력단에 연결되는 제2 스위칭부;
상기 제2 스위칭부 및 상기 제2 캐패시터에 연결되는 제2 다이오드; 및
상기 제2 캐패시터 및 상기 제2 다이오드에 연결되어 상기 제2 출력전압을 출력하는 제3 다이오드;
를 포함하는 전원장치.
제4항에 있어서,
상기 제어부는,
상기 제1 스위칭부의 온오프를 제어하는 제1 제어신호를 상기 제1 스위칭부에 출력하고, 상기 제2 스위칭부의 온오프를 제어하는 제2 제어신호를 상기 제2 스위칭부에 출력하는 전원장치.
제5항에 있어서
상기 제어부는,
전원이 인가되고 상기 제2 캐패시터의 충전이 개시되기 전까지는, 상기 제1 스위칭부를 온 시키는 레벨의 상기 제1 제어신호를 상기 제1 스위칭부에 출력함과 함께, 상기 제2 스위칭부를 오프시키는 레벨의 상기 제2 제어신호를 상기 제2 스위칭부에 출력하며,
상기 제2 캐패시터의 충전이 개시되고 상기 제2 캐패시터의 충전이 완료되기 전까지는, 상기 제1 스위칭부를 온 시키는 레벨의 상기 제1 제어신호를 상기 제1 스위칭부에 출력함과 함께, 상기 제2 스위칭부를 온 시키는 레벨의 상기 제2 제어신호를 상기 제2 스위칭부에 출력하며,
상기 제2 캐패시터의 충전이 완료된 이후에는, 상기 제1 스위칭부를 오프시키는 레벨의 상기 제1 제어신호를 상기 제1 스위칭부에 출력함과 함께, 상기 제2 스위칭부를 온 시키는 레벨의 상기 제2 제어신호를 상기 제2 스위칭부에 출력하는 전원장치.
제6항에 있어서,
상기 제어부는,
상기 제2 캐패시터에 병렬로 연결되어 상기 제2 캐패시터의 전압을 분배하는 제1 전압 분배부;
상기 제1 전압 분배부에 의해 분배된 전압이 인가되는 제3 스위칭부;
상기 제1 스위칭부 및 상기 제3 스위칭부에 연결되는 제4 스위칭부;
상기 제1 캐패시터에 병렬로 연결되어 상기 제1 캐패시터의 전압을 분배하는 제2 전압 분배부;
상기 제2 전압 분배부 및 상기 제2 스위칭부에 연결되는 제5 스위칭부; 및
상기 제2 전압 분배부 및 상기 제5 스위칭부에 연결되며, 상기 제2 전압 분배부에 의해 분배된 전압을 충전하는 제3 캐패시터;
를 포함하는 전원장치.
제7항에 있어서,
상기 제어부는,
상기 제3 캐패시터 및 상기 제5 스위칭부에 연결된 비교기를 더 포함하는 전원장치.
제8항에 있어서,
상기 비교기는,
상기 제3 캐패시터의 전압이 미리 설정된 기준전압보다 크면 하이(high) 레벨을 갖는 출력 전압을 상기 제5 스위칭부에 출력하고, 상기 제3 캐패시터의 전압이 상기 기준전압보다 작으면 로우(low) 레벨을 갖는 출력 전압을 상기 제5 스위칭부에 출력하는 전원장치.
제2항에 있어서,
상기 전원장치는,
상기 제1 출력전압 및 상기 제2 출력전압이 출력되는 단자 및 접지 사이에, 상기 제1 출력전압 및 상기 제2 출력전압을 안정화시키는 제4 캐패시터를 더 포함하는 전원장치.
제1항에 있어서,
상기 제어부는,
상기 제2 캐패시터의 충전이 개시된 이후에는, 상기 제2 출력전압을 상기 제1 출력전압과 함께 출력하도록 제어하는 전원장치.
제11항에 있어서,
상기 제1 출력부는, 상기 단일 출력단 및 상기 제1 캐패시터에 연결되어 상기 제1 출력전압을 출력하는 제1 다이오드를 포함하는 전원장치.
제12항에 있어서,
상기 제2 출력부는,
상기 단일 출력단에 연결되는 제2 스위칭부;
상기 제2 스위칭부 및 상기 제2 캐패시터에 연결되는 제2 다이오드; 및
상기 제2 캐패시터 및 상기 제2 다이오드에 연결되어 상기 제2 출력전압을 출력하는 제3 다이오드;
를 포함하는 전원장치.
제13항에 있어서,
상기 제어부는,
상기 제2 스위칭부의 온오프를 제어하는 제2 제어신호를 상기 제2 스위칭부에 출력하는 전원장치.
제14항에 있어서
상기 제어부는,
전원이 인가되고 상기 제2 캐패시터의 충전이 개시되기 전까지는, 상기 제2 스위칭부를 오프시키는 레벨의 상기 제2 제어신호를 상기 제2 스위칭부에 출력하며,
상기 제2 캐패시터의 충전이 개시된 이후에는, 상기 제2 스위칭부를 온 시키는 레벨의 상기 제2 제어신호를 상기 제2 스위칭부에 출력하는 전원장치.
제15항에 있어서,
상기 제어부는,
상기 제1 캐패시터에 병렬로 연결되어 상기 제1 캐패시터의 전압을 분배하는 제2 전압 분배부;
상기 제2 전압 분배부 및 상기 제2 스위칭부에 연결되는 제5 스위칭부; 및
상기 제2 전압 분배부 및 상기 제5 스위칭부에 연결되며, 상기 제2 전압 분배부에 의해 분배된 전압을 충전하는 제3 캐패시터;
를 포함하는 전원장치.
제16항에 있어서,
상기 제어부는,
상기 제3 캐패시터 및 상기 제5 스위칭부에 연결된 비교기를 더 포함하는 전원장치.
제17항에 있어서,
상기 비교기는,
상기 제3 캐패시터의 전압이 미리 설정된 기준전압보다 크면 하이(high) 레벨을 갖는 출력 전압을 상기 제5 스위칭부에 출력하고, 상기 제3 캐패시터의 전압이 상기 기준전압보다 작으면 로우(low) 레벨을 갖는 출력 전압을 상기 제5 스위칭부에 출력하는 전원장치.
제2항에 있어서,
상기 전원장치는,
상기 제1 출력전압 및 상기 제2 출력전압이 출력되는 단자 및 접지 사이에, 상기 제1 출력전압 및 상기 제2 출력전압을 안정화시키는 제4 캐패시터를 더 포함하는 전원장치.
제1항에 있어서,
상기 제1 캐패시터는 전해 캐패시터이며, 상기 제2 캐패시터는, 전해 캐패시터 또는 전기 이중층 캐패시터인 전원장치.