KR101504808B1

KR101504808B1 - 고압 전원

Info

Publication number: KR101504808B1
Application number: KR1020127018831A
Authority: KR
Inventors: 오사무 나가사끼; 마사미찌 이이다
Original assignee: 캐논 가부시끼가이샤
Priority date: 2009-12-26
Filing date: 2009-12-26
Publication date: 2015-03-20
Also published as: US8325503B2; JP5627607B2; JPWO2011077583A1; EP2518876A1; EP2518876A4; KR101600227B1; CN102656786A; US8102685B2; US20120087162A1; EP2518876B1; KR20140146230A; KR20120094521A; US20110157933A1; WO2011077583A1; CN102656786B

Abstract

본 발명은, 트랜스를 사용하지 않는 고압 전원에 있어서, 부하 변동에 따라서 출력 전압을 적절하게 조절한다. 스위칭 소자와, 스위칭 소자의 구동에 의해 전압이 인가되는 인덕터와 콘덴서로 이루어지는 전압 공진 회로와, 전압 공진 회로의 공진 동작에 따라서 고전압을 출력하는 콘덴서와 다이오드로 이루어지는 정류 회로와, 정류 회로로부터의 출력과 출력 전압을 설정하는 제어 신호에 따라서 스위칭하여 구동 주파수를 가변 제어하는 고압 전원이 제공된다.

Description

고압 전원{HIGH-VOLTAGE POWER SUPPLY}

본 발명은 고전압을 발생시키는 고압 전원에 관한 것이다.

종래의 화상 형성 장치로서, 예를 들어 전자 사진 방식의 화상 형성 장치에는, 화상 담지체로서의 감광 드럼의 표면을 대전하기 위한 대전 롤러, 또한 감광 드럼 상에 형성된 정전 잠상을 현상제로서의 토너로 현상하는 현상 롤러를 가지고 있다. 이들 대전 롤러나 현상 롤러에는, 감광 드럼의 대전이나 현상을 위해서, 예를 들어 대략 몇백 V 내지 몇 KV의 범위의 고전압(직류 고전압)을 공급할 필요가 있다. 이러한 고전압의 생성에는, 지금까지는 권선식의 전자기 트랜스를 사용한 고전압 발생용 전원(이하, 고압 전원이라고 함)이 채용되고 있다.

예를 들어, 전자기 트랜스를 사용한 고압 전원의 구성에 대해서는 특허문헌 1에 기재되어 있고, 부하에 대해 원하는 고전압을 출력할 수 있다.

이러한 전자기 트랜스를 사용한 고압 전원에 대하여, 전자기 트랜스를 사용하지 않고 고압 전원 회로의 소형화 및 경량화를 실현한 전원 회로가 제안되고 있다(특허문헌 2 참조). 특허문헌 2는, 저전압 전원으로부터의 전압(24V)을, 제어 신호로서의 클록 신호에 의해 LC 공진 회로에서 증폭한 전압을 복수의 다이오드와 콘덴서로 이루어지는 승압 회로에 출력하는 구성이다. 이 구성이면 트랜스를 사용하는 경우가 없으므로, 고압 전원을 소형화 및 경량화할 수 있다.

일본 특허 공개 평4-352181호 공보 일본 특허 공개 제2003-189595호 공보

그러나, 특허문헌 2에 기재된 고압 전원에는 다음과 같은 과제가 있었다. 특허문헌 2의 고압 전원 회로는, 부하에 출력하는 고전압의 값은 미리 설정한 고정값이며, 전압을 출력하기 위한 LC 공진 회로에 입력되는 제어 신호는 고정 주파수의 신호를 사용하고 있다. 예를 들어, 화상 형성 장치에 있어서의 부하로서의 대전 롤러나 현상 롤러는, 장치의 환경의 변화, 또한 각각이 사용되어서 열화됨으로써 부하 변동이 발생한다. 화상 형성 장치로서는, 이러한 부하 변동에 추종하여 대전 롤러나 현상 롤러에 출력하는 전압을 조정하지 않으면, 형성되는 화상의 농도가 변동하는 등의 화상 불량이 발생할 가능성이 있다. 예를 들어, 특허문헌 2의 고압 전원 회로를 적용한 경우, 부하 변동에 대한 추종이 곤란하기 때문에, 부하에 대하여 전압을 너무 걸거나, 또는 전압이 부족할 가능성이 발생한다.

본 발명은 상술한 점을 감안하여, 트랜스를 사용하지 않는 고압 전원에 있어서, 부하 변동에 따라서 출력 전압을 적절하게 조절할 수 있는 고압 전원을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위한 본 발명의 전원은, 주파수 신호에 따라서 구동하는 스위칭부와, 상기 스위칭부에 접속되고, 상기 스위칭부가 구동됨으로써 전압이 인가되는 인덕터와 콘덴서를 구비한 전압 공진부와, 상기 스위칭부와 상기 인덕터와 상기 콘덴서와의 접속부와, 상기 인덕터의 전원 전압측의 상기 접속부에 콘덴서를 통해서 접속되는 다이오드를 구비한 정류부와, 상기 정류부로부터의 전압을 출력하는 전압 출력부와, 상기 전압 출력부로부터 출력하는 전압을 설정하는 제어 신호와 상기 전압 출력부로부터의 출력 신호에 따라서 상기 주파수 신호의 주파수를 제어하는 주파수 제어부를 갖는 것을 특징으로 한다.

이상 설명한 바와 같이, 본 발명에 따르면, 트랜스를 사용하지 않는 고압 전원에 있어서, 부하 변동에 따라서 출력 전압을 적절하게 조절하는 것이 가능하게 된다.

도 1은 실시예 1의 전원의 회로도이다.
도 2는 도 1의 회로의 동작 파형을 도시하는 도면이다.
도 3은 실시예 1의 전원의 다른 형태의 회로도이다.
도 4는 실시예 2의 전원의 동작 파형을 도시하는 도면이다.
도 5는 실시예 3의 전원의 회로도이다.
도 6은 도 5의 회로의 동작 파형을 도시하는 도면이다.
도 7은 실시예 4의 전원의 회로도이다.
도 8은 도 7의 회로의 동작 파형을 도시하는 도면이다.
도 9는 실시예 5의 전원의 회로도이다.
도 10은 도 9의 회로의 주파수 특성이다.
도 11은 도 9의 회로의 동작 파형을 도시하는 도면이다.
도 12는 실시예 1의 회로의 부하 특성을 도시하는 도면이다.
도 13은 실시예 6의 전원의 회로도이다.
도 14는 실시예 7의 전원의 회로도이다.
도 15는 실시예 8의 전원의 회로도이다.
도 16은 실시예 9의 전원의 회로도이다.

이어서, 상술한 과제를 해결하기 위한 본 발명의 구체적인 구성에 대해서, 이하에 실시예에 기초하여 설명한다. 또한, 이하에 나타내는 실시예는 일례이며, 본 발명의 기술적 범위를 그것에만 한정하는 취지가 아니다.

[실시예 1]

도 1은, 실시예 1의 고전압 발생용 전원(이하, 고압 전원이라고 함)의 전원 회로의 구성을 도시한 도면이다. 도 1의 전원 회로에 있어서, 인덕터(L100)와 콘덴서(C100)로 전압 공진 회로가 구성된다. 인덕터(L100)는, 스위칭 소자와 전원 전압(Vcc)(본 실시예에서는 +24V)과의 사이에 접속된 소자이며, 스위칭 소자의 구동에 의해 단속적으로 전압이 인가되는 인덕턴스 성분을 갖는 소자의 일례이다. 또한, 콘덴서(C100)는 접지된다. 이 인덕터(L100)가 콘덴서(C100)로 이루어지는 전압 공진부로서의 전압 공진 회로의 출력은, 정류 평활 회로에 의해 플러스 전압으로 정류 평활된다. 정류 평활 회로는, 순방향으로 전류를 흐르게 하는 다이오드(D101)와, 다이오드(D101)의 캐소드 단자와 전원 전압(Vcc) 간에 접속되어서 전하의 차지를 담당하는 콘덴서(C101)에 의해, 정극성의 플라이백 전압이 취출된다. 인덕터(L100)에 대한 다이오드(D101)와 콘덴서(C101)의 접속 관계를 설명하면 다음과 같다. 다이오드(D101)의 애노드 단자가 인덕터(L100)와 콘덴서(C100)와의 접속부에 접속된다. 그리고, 다이오드(D101) 캐소드 단자가 인덕터(L100)의 타단부(전원 전압측)에 접속된다. 또한, 다이오드(D102, D103, D104, D105) 및 콘덴서(C102, C103, C104, C105)에 의해 다단으로 정류 회로가 형성되고, 그 출력은 평활용 콘덴서(C106)를 통해서 접지되어 출력 전압의 파형이 평활된다. 이 다단의 정류 회로의 출력 전압은, 전압 출력부로서의 출력 단자(104)(Vout)로부터 출력된다.

또한, 출력 전압(Vout)은, 전압 검출 저항(R101), 분압 저항(R102, R103), 보호용 저항(104), 노이즈 제거용 콘덴서(C107)를 통해서, 연산 증폭기(Q100)의 비반전 입력 단자(+단자)에 입력된다. 이 회로는 출력 전압 검출 회로다. 연산 증폭기(Q100)의 반전 입력 단자(-단자)에는, 컨트롤러(도시하지 않음)로부터 입력 단자(103)(Vcont)에 입력된 아날로그 신호(고압 전원의 출력 전압을 제어하기 위한 제어 신호)가, 저항(R105)을 통해서 입력된다. 연산 증폭기(Q100), 저항(R105) 및 콘덴서(C108)는, 적분 회로로서 기능한다. 즉, 저항(R105)과 콘덴서(C108)의 부품 상수에 의해 정해지는 적분 시상수에 따라서 평활화된 제어 신호(Vcont)가, 연산 증폭기(Q100)에 입력된다. 이 회로에서는, 연산 증폭기(Q100)의 비반전 입력 단자(+단자)에 입력되는 출력 전압 검출 회로로부터의 피드백 전압이, 반전 입력 단자(-단자)에 입력되는 컨트롤러로부터의 아날로그 전압과 동등해지도록 조정된다.

연산 증폭기(Q100)의 출력 단부는, 스위칭부(스위칭 소자)로서의 전계 효과 트랜지스터(Q101)의 구동 주파수를 제어하는 주파수 제어부로서의 전압 제어 발진기(VCO)(101)에 접속되어 있다. 이 전압 제어 발진기(110)는, 입력된 제어 신호(Vcont)와 검출되어 피드백되는 출력 전압(Vout)에 따라, 전계 효과 트랜지스터(Q101)의 구동 주파수를 제어하는 주파수 신호(이하, 출력 신호라고 함)의 주파수를 가변 설정하는 발진기의 일례이다. 또한, 전압 제어 발진기(101)로부터의 주파수 신호로서의 출력 신호는, 전계 효과 트랜지스터(Q101)의 게이트 단자에 입력된다. 전계 효과 트랜지스터(Q101)는, 전압 제어 발진기(101)의 펄스 형상의 출력 신호에 의해 구동되는 스위칭 소자의 일례이다. 전계 효과 트랜지스터(Q101)의 드레인 단자는, 상기의 L100과 C100으로 이루어진 전압 공진 회로에 접속되고, 인덕터(L100)를 통해서 전원 전압(Vcc)에 접속됨과 함께, 콘덴서(C100)를 통해서 접지되어 있다. 또한, 전계 효과 트랜지스터(Q101)의 소스 단자는 접지된다.

이와 같이, 인덕터(L100)와 콘덴서(C100)에 의해 구성되는 전압 공진부로서의 전압 공진 회로에 의해 증폭된 전압을 정류부로서의 정류 회로에 의해 직접 정류한다. 이 정류 회로의 다단으로 구성(복수 접속)하여, 출력을 고전압으로 승압해서 출력한다. 그리고, 제어 신호와 출력 전압에 따라서 전압 제어 발진기(VCO)에서 출력 신호의 주파수를 제어하여, 부하의 상태에 따른 적정한 출력 전압으로 조정할 수 있다.

이어서, 도 1의 전원 회로를 동작시켰을 때의 각 부의 동작 파형을 도 2에 도시한다. 여기서, 2A는 전압 제어 발진기(101)로부터 전계 효과 트랜지스터(Q101)의 게이트에 인가되는 전압 파형이며 구형파 신호이다. 전계 효과 트랜지스터(Q101)가 온 했을 경우, 전원 전압(Vcc)으로부터 인덕터(L100)에 전류가 흐른다. 이때의 전계 효과 트랜지스터(Q101)에 흐르는 드레인 전류를 나타낸 파형이 2B이다. 즉, 전류가 흐르는 시간에 따라, 인덕터(L100)에 에너지가 축적된다. 이어서, 전계 효과 트랜지스터(Q101)가 오프했을 경우, 콘덴서(C100)와 인덕터(L100)의 사이에서 전압 공진이 일어난다. 이때의 전계 효과 트랜지스터(Q101)의 드레인 전압 파형이 2C이다. 이 전압 파형에서 나타나는 전압은, 일반적으로 플라이백 전압이라고 불린다. 전압 공진에 의해, 공진 회로의 플라이백 전압의 최대값(V1a)은, 전원 전압(Vcc)의 몇 배의 전압값이 된다. 또한, 이 공진 전압이 0V 이하에서 다음 전계 효과 트랜지스터(Q101)의 온 시간이 시작되도록 오프 시간을 설정함으로써, 소위 하드 스위칭하지 않고 효율적으로 후단의 회로에 전압을 공급할 수 있게 된다. 이 공진 회로에서 생성된 전압은, 후단의 다단의 정류 회로에서 단수만큼, 승압되게 된다. 정류 회로의 최종단에 배치된 다이오드(D105)의 애노드 단자의 전압 파형이 2D이다. 이 전압 파형은, 전압 최대값(V1b)이며, 플라이백 전압(V1a)이 중첩된 전압값이다. 또한, 다이오드(D105)의 캐소드 단자의 전압은 일정 전압(V1b)이 되고, 그것을 평활용 콘덴서(106)에서 평활하여 안정화한 것이, 출력 단자(104)(Vout)에 있어서 2E로 나타나는 전압 파형이 된다.

이어서, 정류 평활 회로의 동작을 상세하게 설명한다. 전계 효과 트랜지스터(Q101)가 오프했을 때, 인덕터(L100)와 콘덴서(C100)의 공진 회로에 의해 발생한 정극성의 플라이백 전압은, 다이오드(D101)를 통해서 콘덴서(C101)에 전하가 차지됨으로써 최대 전압 Vmax1이 홀드된다. 다이오드(D101)와 콘덴서(C101)가 1단째의 정류 회로로서 기능한다. 또한, 콘덴서(C101)를 1단째의 다이오드의 캐소드 단자와 전원 전압 사이에 접속함으로써, 1단째의 피크 전압 파형을 안정화할 수 있다는 효과가 있다. 이어서, 전계 효과 트랜지스터(Q101)가 온 하면, 인덕터(L100)에서 역기전압이 발생한다. 이때는, 다이오드(D102)를 통해서 전하가 이동하여, 콘덴서(C102)에 전하가 차지된다. 이에 의해, 콘덴서(C101)에서의 최대 전압 Vmax1을 기준으로 하고, 콘덴서(C102)에 있어서 플라이백 전압 Vmax1이 더해져, 최대 전압 Vmax2(≒Vmax1×2)로 증폭된다. 이 다이오드(D102)와 콘덴서(C102)가 2단째의 정류 회로로서 기능한다. 또한, 전계 효과 트랜지스터(Q101)가 오프하는 타이밍에, 콘덴서(102)에 차지된 전하는, 다이오드(103)를 통해서 이동하여, 콘덴서(C103)에 전하가 차지된다. 이에 의해, 콘덴서(C103)에서는 최대 전압 Vmax3(≒Vmax1×3)에 홀드된다. 이하, 마찬가지로, 콘덴서(C104)와 다이오드(D104), 콘덴서(C105)와 다이오드(D105)에 의한 전압 홀드와 플라이백 전압만큼의 전압 가산을 정류 회로의 단수만큼, 반복해서 전압이 증폭된다. 또한, 전압을 증폭할 때는, 콘덴서나 다이오드의 용량만큼에 따른 손실이 발생하므로, 공진 회로의 플라이백 전압이 정류 회로의 단수배로 증폭할 수 있는 것이 아니지만, 미리 콘덴서나 다이오드의 용량만큼에 의한 손실을 고려해 둠으로써 목표의 전압 출력이 얻어진다. 정류 회로의 최종단인, 다이오드(D105) 캐소드와 콘덴서(C105)의 접속부에 발생한 전압은, 평활용의 콘덴서(C106)에 의해 평활되어, 출력 단자(104)(Vout)로부터 안정된 전압으로서 출력된다. 또한, 본 실시예 1에서는, 출력 신호의 주파수는 가변 제어하고 있지만, 주파수의 듀티비(온 시간과 오프 시간의 비)는 고정으로 설정되어 있다. 상기한 바와 같이 전계 효과 트랜지스터(Q101)가 하드 스위칭하지 않도록 설정하고 있다.

또한, 도 12에, 본 실시예에 있어서의 대표적인 회로의 부하 특성을 나타낸다. 도 12에서 나타내는 부가 특성은, 전원 전압이 24V, 공진 회로의 L=220μH, C=330pF, 정류 회로의 C=330pF로 했을 경우의 특성이다. 부하가 100MΩ 이상의 고저항에 있어서 구체적인 수치를 사용해서 설명한다. 주파수 f가 160㎑인 경우, 전압 공진 회로의 플라이백 전압의 피크 전압은 약 180V가 되고, 정류 회로가 4단인 경우에는 그 약 3배, 즉 약 540V가 출력된다. 또한, 정류 회로가 10단인 경우에는 그 약 6배, 즉 약 1080V가 출력된다. 또한, 출력 전압은 입력하는 주파수에 따라, 공진 회로의 플라이백 전압을 가변해서 제어할 수 있다. 예를 들어, 정류 회로가 4단인 경우, 주파수 f를 약 2배인 300㎑로 하면, 출력 전압은 약 1/2이 된다. 이와 같이, 전원 전압에 대하여, 충분히 높은 전압을 발생할 수 있고, 또한 정류 회로의 단수, 또한 제어 신호와 출력 전압에 따라서 출력 신호의 주파수를 가변 제어함으로써, 용이하게 출력 전압을 조정할 수 있고, 또한 부하 변동에 따라서 출력 전압을 적정한 값으로 조정할 수 있다.

이상, 본 실시예에서는, 플러스 전압을 출력할 수 있는 고압 전원의 회로 구성과 회로 동작, 동작에 의한 전압 및 전류 파형에 대해서 설명하였다. 또한, 마이너스 고전압을 출력할 수 있는 고압 전원의 회로 구성으로서는, 예를 들어 도 3에서 도시한 것과 같은 회로로 구성할 수 있다. 도 3에 있어서, 플러스 전압을 출력할 수 있는 도 1의 회로 구성과 상이한 점은, 정류 회로의 다이오드의 극성을 반전하도록 접속한 것이다. 이것과는 별도로, 출력 전압 검출 회로나 전압 제어 발진기(101)에 대해서도, 마이너스 고전압에 대응한 회로 상수 및 사양으로 하면 된다. 또한, 정류 회로가 다단인 경우에는, 플러스 전압을 출력하는 경우에 대하여, 모든 다이오드의 극성을 반전시킬 필요가 있다. 이것은, 도 1과 도 3을 비교하면, 다이오드(D101, D102, D103, D104, D105)가 반전하고 있는 것으로부터도 이해된다. 이렇게 전원 회로를 구성함으로써, 출력 단자(104)(Vout)에 있어서, 마이너스 극성의 안정된 고전압을 발생시키는 것이 가능하게 된다.

또한, 본 실시예에서 설명한 고압 전원의 출력 대상이 되는 부하의 일례로서는, 전술한 전자 사진 방식의 화상 형성 장치에 있어서의 고전압의 출력 대상에 적용할 수 있다. 예를 들어, 레이저 빔 프린터에 있어서의 화상 담지체로서의 감광 드럼을 대전하는 대전부(대전 롤러), 감광 드럼 상에 노광되어서 형성된 정전 잠상을 현상하는 현상부(현상 롤러), 감광 드럼에 현상된 화상을 기록재에 전사하는 전사부(전사 롤러) 등이 부하로서 적용 가능하다. 또한, 화상 형성 장치 이외에도, 고전압이 필요한 부하이며 환경의 변화에 의해 부하의 상태가 변동하는 것이면 적용 가능하다.

이상 설명한 바와 같이, 본 실시예에 의하면, 트랜스를 사용하지 않는 고압 전원에 있어서, 부하 변동에 따라서 출력 전압을 적절하게 조절하는 것이 가능하게 된다.

[실시예 2]

이어서, 도 4의 동작 파형에 기초하여 실시예 2의 고압 전원을 설명한다. 또한, 실시예 1의 고압 전원의 회로와 중복하는 개소에 대해서는 설명을 생략한다. 실시예 2의 회로는, 도 1에서 도시되는 실시예 1의 회로와 마찬가지인데, 출력 전압의 제어 방법이 상이하다. 실시예 2에서는, 출력 전압을 제어하는 방법으로서, 전계 효과 트랜지스터(Q101)의 게이트 단자에 입력되는 제어 신호의 오프 시간(도 4의 toff 시간)을 고정으로 하고, 온 시간(도 4의 ton 시간)만을 가변으로 하여 출력 전압을 제어하는 점이다.

도 4는, 실시예 1과 마찬가지의 도 1에 도시한 회로에 있어서의 각 부의 동작 파형이며, 또한 실시예 2에 관한 동작 파형이다. 저전압 출력시(도 4a)와 고전압 출력시(도 4b)에 대해서 별도로 도시하고 있다. 우선, 4A 및 4E는 전압 제어 발진기(101)로부터 전계 효과 트랜지스터(Q101)의 게이트 단자에 인가되는 전압 파형이다. 전계 효과 트랜지스터(Q101)가 온 했을 경우, 전원 전압(Vcc)으로부터 인덕터(L100)에 전류가 흐른다. 이때의 전계 효과 트랜지스터(Q101)에 흐르는 드레인 전류를 표현한 파형이 4B 및 4F이다. 즉, 전류가 흐르는 시간에 따라, 인덕터(L100)에 에너지가 축적된다. 이어서, 전계 효과 트랜지스터(Q101)가 오프했을 경우, 콘덴서(C100)와 인덕터(L100)의 사이에서 전압 공진이 일어난다. 이때의 전계 효과 트랜지스터(Q101)의 드레인 전압 파형이 4C 및 4G이다. 이 전압 파형은, 일반적으로 플라이백 전압이라고 불린다. 전압 공진에 의해, 공진 회로의 플라이백 전압의 최대값(V2a(4C), V2c(4G))은, 전원 전압(Vcc)의 몇 배의 전압값이 된다. 또한, 이 공진 전압이 0V 이하에서 다음 전계 효과 트랜지스터(Q101)의 온 시간이 시작되도록 설정함으로써, 하드 스위칭하지 않고 효율적으로 후단의 회로에 전압을 공급하는 것이 가능하게 된다. 이 공진 회로에서 생성된 전압은, 후단의 정류 회로에서 정류단의 단수만큼 승압된다. 정류 회로를 거친 전압 파형을 평활용 콘덴서(C106)에서 평활하여 안정화한 것이, 출력 단자(104)(Vout)에 있어서 4D 및 4H로 나타내지는 전압 파형이 되고, 전압(V2b(4D), V2d(4H))이 출력된다.

이어서, 전압 제어 발진기(101)로부터 전계 효과 트랜지스터(Q101)의 게이트 단자에 입력되는 제어 신호의 주파수를 가변 제어한 경우의 동작에 대해서 설명한다. 주파수에 의한 출력 전압 제어는, 출력 전압을 높게 하고 싶은 경우에는 주파수를 낮게 하고, 출력 전압을 낮게 하고 싶은 경우에는 주파수를 높게 함으로써 출력 전압의 제어가 가능하다. 보다 상세하게 설명하면 주파수가 낮아지면, 전계 효과 트랜지스터(Q101)의 온 시간(ton)이 길어짐에 따라, 더욱 인덕터(L100)에 에너지가 축적되게 되어, 공진 회로의 플라이백 전압 파형의 최대값도 커진다. 즉, 출력 단자(104)로부터 출력되는 전압은 높아진다. 반대로, 주파수가 높아지면, 전계 효과 트랜지스터(Q101)의 온 시간(ton)이 짧아짐에 따라, 인덕터(L100)에 축적되는 에너지가 저하하여, 공진 회로의 플라이백 전압 파형의 최대값도 작아진다. 즉, 출력 단자(104)로부터 출력되는 전압은 낮아진다. 이와 같이 하여, 주파수를 변화시켜서 출력 전압을 제어할 수 있다.

이 동작에 대하여, 제어 신호의 듀티비(온 시간과 오프 시간의 비)를 고정한 상태에서 주파수를 높게 하면, 전계 효과 트랜지스터(Q101)의 온 시간(ton)과 오프 시간(toff)이 같이 짧아진다. 온 시간(ton)과 오프 시간(toff)이 같이 짧아져 주파수가 어떤 값까지 높아지면, 전계 효과 트랜지스터(Q101)의 드레인 전압이 전위를 가진 채 Q101이 온 되어버린다. 즉, 전계 효과 트랜지스터(Q101)가 하드 스위칭하게 되어, 스위칭 동작에 의한 손실이 커진다. 이와 같이, 드레인 전압이 높은 상태에서 하드 스위칭이 발생한 경우, Q101을 온 한 순간에 드레인-소스 간에 전류가 흐르는 것에 의해 손실이 커진다.

따라서, 본 실시예 2에서는, 도 4에 도시한 바와 같이, 플라이백 전압이 발생하는 오프 시간(toff)은 고정으로 해 두고, 플라이백 전압이 0V 이하까지 저하하고나서 온 하도록, 그리고 온 시간(ton)만을 가변하는 제어로 하고 있다. 또한, 오프 시간(toff)은, 인덕터(L100)와 콘덴서(C100)에 의해 구성되는 전압 공진 회로의 공진 주파수에서 결정되는 플라이백 전압 파형의 시간 폭보다도 길게 해 둔다. 또한, 저전압 출력시의 온 시간(ton1)과 고전압 출력시의 온 시간(ton2)의 관계는 ton1<ton2가 되도록 제어한다.

또한, 실시예 1에서 설명한 바와 같이 제어 신호의 듀티비를 고정해서 주파수를 가변 제어하는 방식에서도, 하드 스위칭하지 않는 주파수 범위에서 가변 제어할 수 있지만, 보다 주파수의 가변 제어의 범위를 광범위하게 할 경우에 본 실시예 2는 유효하다.

이상 설명한 바와 같이, 본 실시예에 의하면, 트랜스를 사용하지 않는 고압 전원에 있어서, 부하 변동에 따라서 출력 전압을 적절하게 조절할 수 있고, 또한 하드 스위칭의 발생을 방지하여, 회로 손실을 억제하여, 안정된 고전압을 출력하는 것이 가능하게 된다.

[실시예 3]

이어서, 도 5 및 도 6에 기초하여 실시예 3을 설명한다. 단, 실시예 1의 고압 전원의 회로와 중복하는 개소에 대해서는 설명을 생략한다. 본 실시예 3의 고압 전원의 회로와 실시예 1의 회로의 차이점은, 출력 전압을 제어하는 방법으로서, 주파수 제어에 더불어 공급 전압도 가변 제어해서 출력 전압을 변화시키는 점이다.

우선, 도 5에 기초하여 본 실시예 3의 회로 구성 및 동작에 대해서 설명한다. 연산 증폭기(Q100)의 반전 입력 단자(-단자)에는, 컨트롤러(도시하지 않음)로부터 입력 단자(105)에 입력된 아날로그 신호(고압 전원 장치의 제어 신호(Vin))가, 저항(R106)을 통해서 입력된다. 연산 증폭기(Q100), 저항(R106) 및 콘덴서(C109)는, 적분 회로로서 기능한다. 즉, 저항(R106)과 콘덴서(C109)의 부품 상수에 의해 정해지는 적분 시상수에 따라서 평활화된 제어 신호(Vin)가, 연산 증폭기(Q100)에 입력된다. 한편, 출력 단자(104)에 발생한 출력 전압은, 전압 검출 저항(R101), 분압 저항(R102, R103), 보호용 저항(104), 노이즈 제거용 콘덴서(C107)를 통해서, 출력 전압 검출 수단을 구성하면서 연산 증폭기(Q100)의 비반전 입력 단자(+단자)에 입력된다. 그리고, 연산 증폭기(Q100)의 비반전 입력 단자(+단자)에 입력되는 출력 전압 검출 수단으로부터의 피드백 전압이, 반전 입력 단자(-단자)에 입력되는 컨트롤러로부터의 아날로그 전압과 동등해지도록 제어된다.

연산 증폭기(Q100)의 출력 전압은, 저항(R107)을 통해서 트랜지스터(Q102)의 베이스의 전위를 변화시키고, 또한 트랜지스터(Q102)의 베이스-이미터 간의 전압만큼, 저하한 전압이 인덕터(L100)에 공급되는 전압이 된다. 또한, 다이오드(D106)는, 콘덴서(C111)는 인덕터(L100)로의 공급 전압의 안정화를 위해서 및 트랜지스터(Q102)의 보호를 위해서 접속되어 있다. 이 인덕터(L100)에 공급되는 전압을 가변하도록 하는 전압 가변부로서의 회로 구성이 본 실시예 3의 특징이다.

또한, 전계 효과 트랜지스터(Q101)의 게이트 단자에는, 주파수 입력 단자(106)(Vclk)로부터 제어 주파수가 입력되어 있다. 이 제어 주파수는, 듀티비는 고정값이어도 좋고, 실시예 2에서 설명한 바와 같은 가변 설정이어도 상관없다. 본 실시예 3에서는, 미리 전계 효과 트랜지스터(Q101)가 하드 스위칭하지 않도록 결정한 주파수를 컨트롤러(도시하지 않음)로부터 주파수 입력 단자(106)(Vclk)를 통해서 제어 신호를 입력하고, 목표의 출력 전압이 되도록 인덕터(L100)로의 공급 전압이 가변 제어되는 것으로 한다. 본 실시예 3에서는, 제어 신호(주파수 가변)를 컨트롤러로부터 입력하고 있지만, 실시예 1에서 설명한 바와 같이 전압 제어 발진기(VCO)를 사용해서 가변 제어해도 된다.

도 6은, 도 5에 도시한 회로의 각 부의 동작 파형이며, 저전압 출력시(도 6a)와 고전압 출력시(도 6b)에 대해서 각각 도시하고 있다. 우선, 6A 및 6F는 전압 제어 발진기(101)로부터 전계 효과 트랜지스터(Q101)의 게이트에 인가되는 전압 파형이다. 저전압 출력시와 고전압 출력시의 각각의 오프 시간, toff3 시간과 toff4 시간의 관계 및 저전압 출력시와 고전압 출력시의 각각의 온 시간 ton3 시간과 ton4 시간의 관계는, toff3<toff4, ton3<ton4으로 하고 있다. 또한, 실시예 1과 마찬가지로, 듀티비는 고정으로 하고 있다. 또한, 6B 및 6G는, 본 실시예 3의 특징인 공급 전압 가변 수단에 의해, 인덕터(L100)에 공급되는 전압이다. 저전압 출력시의 공급 전압(V3a)과 고전압 출력시의 공급 전압(V3d)의 관계는, V3a<V3d이다.

이어서, 전계 효과 트랜지스터(Q101)가 온 했을 경우, 전원 전압(Vcc)으로부터 인덕터(L100)에 전류가 흐른다. 이때의 전계 효과 트랜지스터(Q101)에 흐르는 드레인 전류를 나타낸 파형이 6C 및 6H이다. 드레인 전류는 공급 전압에 따라서 변화한다. 이어서, 전계 효과 트랜지스터(Q101)가 오프했을 경우, 콘덴서(C100)와 인덕터(L100)의 사이에서 전압 공진이 일어난다. 이때의 전계 효과 트랜지스터(Q101)의 드레인 전압 파형이 6D 및 6I이다. 이 드레인 전압은 공급 전압과 드레인 전류에 따라서 변화한다. 이때, 공진 전압이 0V 이하에서 다음 전계 효과 트랜지스터(Q101)의 온이 시작되도록, 전술한 저전압 출력시의 온 시간(toff3)은 설정된다. 이에 의해, 하드 스위칭시키지 않고 효율적으로 후단의 회로에 전압을 공급하는 것이 가능하게 된다.

공진 회로에서 생성된 플라이백 전압은, 후단의 정류 회로에서 정류단의 단수만큼 승압되게 된다. 정류 회로를 거친 전압 파형을 평활용 콘덴서(C106)에서 평활해서 안정화한 것이, 출력 단자(104)(Vout)에 있어서 6E 및 6J로 나타내지는 전압 파형이 된다. 저전압 출력시의 공급 전압(V3c)과, 고전압 출력시의 공급 전압(V3f)의 관계는, V3c<V3f이다.

이상 설명한 바와 같이, 본 실시예에 의하면, 트랜스를 사용하지 않는 고압 전원에 있어서, 부하 변동에 따라서 출력 전압을 적절하게 조절할 수 있고, 또한 공급 전압의 가변 제어와 주파수 가변 제어를 조합해서 제어하는 전압 범위를 넓게 할 수 있다. 또한, 본 실시예 3에서는, 공급 전압의 가변 제어와 주파수 가변 가변 제어의 조합에 대해서 설명했지만, 주파수를 고정해서 공급 전압을 가변 제어하여 출력 전압을 제어하는 방법도 유효하다.

[실시예 4]

이어서, 도 7 및 도 8에 기초하여 본 발명의 실시예 4를 설명한다. 단, 실시예 1의 고압 전원의 회로와 중복하는 개소에 대해서는 설명을 생략한다. 본 실시예 4와 전술한 실시예 1과의 차이점은, 도 7의 회로에서 도시한 바와 같이, 전압 공진 회로를 구성하는 인덕터(L100)와 콘덴서(C100)의 접속부와, 정류 회로의 사이에 인덕터(L101)를 직렬로 삽입하고, 그 후단의 다이오드 및 콘덴서의 용량 특성에 의해 전류 공진 회로를 형성한 것이다.

도 8은, 도 7에 도시한 각 부의 동작 파형이다. 여기서, 8A는 전계 효과 트랜지스터(Q101)의 게이트 단자에 인가되는 전압이다. 또한, 전계 효과 트랜지스터(Q101)에 흐르는 드레인 전류를 나타낸 파형이 8B이다. 전계 효과 트랜지스터(Q101)의 드레인 전압 파형이 8C이다. 전압 공진에 의해, 플라이백 전압의 최대값(V4a)은, 전원 전압(Vcc)의 몇 배의 전압값으로 증폭된다. 8D는, 인덕터(L101)에 흐르는 전류 파형이다. 또한, 이 전류 파형은, 회로의 상수에 의존해서 변화한다. 인덕터(L101)에 흐르는 전류에는, 일정한 주파수를 가지는 정현파상의 전류 진폭(I4a)이 중첩된다. 이것은, 후단의 정류 회로에 있어서의 다이오드의 용량 특성과 인덕터(L101)의 상수에 의해 정해지는 주파수 성분이다. 다이오드의 용량 특성은 일반적으로 저용량이기 때문에, 공진 주파수는 높아진다. 8E는, 인덕터(L101)의 출력측의 전압이며, 그 전압 최대값(V4b)은, 전술한 플라이백 전압의 최대값(V4a)과 거의 동일하다. 그러나, 인덕터(L101)를 거침으로써 전압 파형이 변화하고, 플라이백 전압의 실효값은 증가한다. 또한, 8E에서 발생한 높은 주파수의 전류 진폭에 의해, 플라이백 전압이 0V가 되는 영역에는 전압 진폭(V4c)이 중첩된다. 이 회로 동작에 의해, 플라이백 전압은 보다 실효값이 높은 전압 파형(대략 정현파상의 전압 파형)으로 변환된다. 8F는, 정류 회로의 최종단에 배치된 다이오드(D105)의 애노드 단자의 전압 파형이다. 그 전압 파형은, 전압 최대값(V4d)에서, 이상적으로는 전술한 진폭 전압(V4b)이 중첩된다. 또한, 다이오드(D105)의 캐소드 단자의 전압은 일정 전압(V4d)이 되고, 그것을 평활용 콘덴서(C106)에서 평활 해서 안정화한 것이, 출력 단자(104)(Vout)에 있어서 8G로 나타나는 전압 파형이 된다.

이상 설명한 바와 같이, 본 실시예에 따르면, 트랜스를 사용하지 않는 고압 전원에 있어서, 부하 변동에 따라서 출력 전압을 적절하게 조절할 수 있고, 또한 플라이백 전압의 실효값을 증가할 수 있으므로, 보다 높은 출력 전력을 얻는 것이 가능하게 된다.

[실시예 5]

이어서, 도 9, 도 10 및 도 11에 기초하여 실시예 5를 설명한다. 단, 실시예 1의 고압 전원의 회로와 중복하는 개소에 대해서는 설명을 생략한다. 본 실시예 4와 전술한 실시예 1과의 차이점은, 실시예 1과 같이 인덕터와 콘덴서를 병렬 접속한 전압 공진 회로가 아니고, 스위칭부(스위칭 소자)로서의 NPN 트랜지스터(Q102)와 PNP 트랜지스터(Q103)의 베이스끼리, 이미터끼리를 접속해서 푸시풀 방식의 전류 증폭 회로를 구성하는 점이다. 또한, 전류 증폭 회로의 출력부와 정류 회로의 사이에 콘덴서(C110)를 삽입하고, 또한 인덕터(L110)와 저항(R110)을 접지에 대하여 직렬로 접속해서 LCR 직렬 공진 회로를 구성한다. 본 실시예 3에서는, 콘덴서(C110), 인덕터(L110), 저항(R110)을 사용한 회로를 전류 공진 회로의 일례로서 나타내고 있다.

이 전류 공진 회로의 주파수 특성을 도 10에 도시한다. 공진 주파수 f0에 있어서 게인(dB)은 최대가 되고, 인덕터(L110)와 콘덴서(C110)의 상수에 의해 f0은 결정된다. 또한, 이 회로는 높은 Q를 갖는 특성인 것을 알 수 있다. 제어성을 좋게 하기 위해서, 저항(R110)을 삽입해서 회로의 Q를 최적화하는 것이 바람직하다. 따라서, 공진 주파수 f0 부근으로 제어 주파수를 설정함으로써, 회로의 출력 능력을 향상시킬 수 있다.

도 11은, 도 9에 도시한 회로의 각 부의 동작 파형이다. 여기서, 11A는 NPN 트랜지스터(Q102)와 PNP 트랜지스터(Q103)의 서로 접속된 게이트 단자에 인가되는 베이스 전압이다. 11B는, NPN 트랜지스터(Q102)와 PNP 트랜지스터(Q103)의 서로 접속된 이미터 단자의 이미터 전압이다. 전류 증폭 회로를 형성하고 있으므로, 게이트 단자와 이미터 단자의 전압은 대략 동등하다. 11C는, 콘덴서(C110)에 흐르는 전류 파형이다. 이 전류 파형은, 11A로 나타나는 게이트 단자의 전압 파형에 대하여 위상이 45도 진행한다. 11D는, 전류 공진 회로를 구성하는 콘덴서(C110)와 인덕터(L110)의 접속부의 전압이며, 전류 공진 회로에 의해 진폭 전압(V5a)의 정현파로 변환된다. 11A로 나타나는 게이트 단자의 전압 파형에 대하여 위상이 45도 지연되고, 11C로 나타나는 콘덴서(C110)의 전류 파형에 대해서는, 위상이 90도 지연된다. 정류 회로의 최종단에 배치된 다이오드(D105)의 애노드 단자의 전압 파형이 11E이다. 그 전압 파형은, 전압 최대값(V5b)에서 이상적으로는 전술한 진폭 전압(V5a)이 중첩된다. 또한, 다이오드(D105)의 캐소드 단자의 전압은 일정 전압(V5b)이 되고, 그것을 평활용 콘덴서(C106)에서 평활해서 안정화한 것이, 출력 단자(104)(Vout)에 있어서 11F로 나타내지는 전압 파형이 된다.

이상 설명한 바와 같이, 본 실시예에 의하면, 푸시풀 방식의 전류 공진 회로에 의해 전류 증폭하고, 높은 게인을 갖는 전류 공진 회로의 특성을 살리기 위해서 공진 주파수 f0 부근으로 제어한다. 그리고, 또한 다단의 정류 회로에 의해 전압을 증폭함으로써, 트랜스를 사용하지 않는 고압 전원에 있어서, 부하 변동에 따라서 출력 전압을 적절하게 조절할 수 있어, 보다 높은 출력 전력을 얻을 수 있다. 또한, 본 실시예 5의 회로 구성에서는, 전원 전압인 채로 전류 증폭하므로, 내압이 높은 트랜지스터를 사용하는 필요가 없는 것도 이점이다.

[실시예 6]

이어서, 도 13에 기초하여 본 실시예 6의 고압 전원에 대해서 설명한다. 단, 실시예 1의 고압 전원의 회로와 중복하는 개소에 대해서는 설명을 생략한다. 본 실시예 6과 전술한 실시예 1과의 차이점은, 본 실시예의 회로가 출력 전압에 대해서 제1 출력 전압(Vout1)과 제2 출력 전압(Vout2)의 2 계통을 구비하고 있는 것이다. 또한, 제1 출력 전압은 정류부된 정류 회로의 최종단으로부터 얻고 있고, 제2 출력 전압은 정류 회로의 최종단보다 앞에서 얻고 있는 점이 특징이다. 예를 들어, 정류 회로가 2단 구성이면, 제1 전압 출력부로부터의 전압(Vout1)은, 최종단인 제2 정류부로서의 2단째의 정류 회로로부터의 출력이 되고, 제2 전압 출력부로부터의 전압(Vout2)은 제1 정류부로서의 1단째의 정류 회로로부터의 출력이 된다.

회로 구성 및 동작에 대해서 도 13에 기초하여 설명한다. 실시예 1에서 설명한 바와 같이, 정류 회로의 이상적인 동작에 따르면, 플라이백 전압(Vmax)을 n 배로 한 직류 출력을 얻는 것이 가능하게 된다(단, n은 정수). 보다 상세하게는, 도 13의 D103의 캐소드측에서는 Vmax의 2배의 출력을 얻을 수 있다. 지금, 도 13의 회로의 D105의 캐소드측에서 Vmax의 n배의 출력이 얻어진다고 하면, 즉 Vout1의 출력이 n이나 Vmax×n인 정류 회로를 구성하면, Vout2의 출력은 Vmax의 (n-1)배가 된다. 따라서, 도 13의 회로에서는 하기에 나타낸 바와 같이 2개의 임의의 전압 출력을 얻을 수 있다.

[수학식 1]

Vout1=n×Vmax

[수학식 2]

Vout2=(n-1)×Vmax

(n은 정수)

또한, Vout에 필드를 출력하기 위해서 사용한 부품은 C112만의 간소하면서 또한 저렴한 회로 구성이다. 또한, 본 실시예 6에서는, 출력 전압의 계통을 2 계통인 경우에 대해서 설명했지만, 출력 전압의 계통은 2 계통에 한정하는 것은 아니고, 3 계통 이상을 구비하는 구성으로 할 수 있다. 이 경우의 다수의 출력 전압은, 각 정류단의 각각으로부터 얻도록 구성하면 좋다.

이상 설명한 바와 같이, 본 실시예에 의하면, 트랜스를 사용하지 않는 고압 전원에 있어서, 부하 변동에 따라서 출력 전압을 적절하게 조절할 수 있고, 또한 복수의 고전압 출력을 얻을 수 있다.

[실시예 7]

이어서, 도 14에 기초하여 본 실시예 7의 고압 전원을 설명한다. 단, 실시예 1의 고압 전원의 회로와 중복하는 개소에 대해서는 설명을 생략한다. 본 실시예 7과 전술한 실시예 6과의 차이점에 대해서 이하에 설명한다.

실시예 6에서 설명한 도 13의 회로에서는, (수학식 2)와 같이, Vout2의 출력 전압은, 플라이백 전압의 최대 피크 전압 Vmax의 n배의 값밖에 얻을 수 없었다. 도 14에서 도시된 본 실시예 7에서는, 저항 분압 회로를 적용하여, n배 이외의 임의의 전압을 얻을 수 있게 한 것이다.

본 실시예 7의 회로 구성 및 동작에 대해서 도 14를 사용해서 설명한다. 도 14의 회로의 D105의 캐소드측에서 Vmax의 n배의 전압 출력을 얻는, 즉 Vout1의 출력이 n×Vmax인 정류 회로를 구성하면, D105의 캐소드측 전압은 Vmax의 (n-1)배가 된다. 그리고, Vout2의 출력은 D104의 애노드측의 전압을 R108과 R109에서 저항 분압한 전압이 된다. 이 Vout2는, (R109/R108+R109)×(n-1)×Vmax가 된다. 즉, 도 14의 회로에서는, 하기의 식에 도시한 바와 같이 2개의 임의의 전압 출력을 얻을 수 있다.

[수학식 3]

Vout2=(R109/R108+R109)×(n-1)×Vmax

또한, Vmax의 정수배가 아닌 임의의 출력(Vout2)을 출력하기 위한 회로로서는 R108과 R109와 C112의 간소하면서 또한 저렴한 회로 구성이다. 또한, 본 실시예 7에서는, 출력 전압의 계통을 2 계통인 경우에 대해서 설명했지만, 출력 전압의 계통은 2 계통에 한정하는 것은 아니고, 3 계통 이상을 구비하는 구성으로 할 수 있다. 이 경우의 다수의 출력 전압은, 각 정류단의 각각으로부터 얻도록 구성하면 좋다.

[실시예 8]

이어서, 도 15에 기초하여 본 실시예 8을 설명한다. 단, 실시예 1의 고압 전원의 회로와 중복하는 개소에 대해서는 설명을 생략한다. 본 실시예 8과 전술한 실시예 7과의 차이점에 대해서 이하에 설명한다.

실시예 7에서 설명한 도 14의 회로에서는, (수학식 3)에 나타낸 바와 같이, Vout2의 출력 전압은, R108과 R109의 저항 분압으로 임의의 전압을 얻고 있다. 본 실시예 8에서는, 정전압 소자로서의 제너 다이오드(D106)를 사용함으로써, 임의의 전압을 얻는 것을 특징으로 한다.

회로 구성 및 동작에 대해서 도 15를 사용해서 설명한다. 도 15의 회로의 D105의 캐소드측에서 Vmax의 n배의 전압 출력을 얻는, 즉 Vout1의 전압 출력이 n×Vmax인 정류 회로를 구성하면, D104의 애노드측 전압은 Vmax의 (n-1)배가 된다. 그리고, Vout2의 출력은 D104의 애노드측의 전압을 제너 다이오드(D106)의 제너 전압(Vz)만큼 감한 값이 되므로, Vout2는(n-1)×Vmax-Vz가 된다. 즉, 도 15의 회로에서는, 하기 나타내는 바와 같이, 2개의 임의의 전압 출력을 얻을 수 있다.

[수학식 4]

Vout2=(n-1)×Vmax-Vz

또한, Vmax의 정수배가 아닌 임의의 출력 Vout2를 출력하기 위한 회로로서는 D106과 C112와 R110의 간소하면서 또한 저렴한 회로 구성이다.

또한, 도 15 중의 R110은 D105의 제너 전압을 보증하기 위해서 사용하는 것이며, 접속되는 부하로 제너 전압을 보증할 수 있는 경우에는 삭제 가능하다. 또한, 본 실시예 8에서는, 출력 전압의 계통을 2 계통인 경우에 대해서 설명했지만, 출력 전압의 계통은 2 계통에 한정하는 것은 아니고, 3 계통 이상을 구비하는 구성으로 할 수 있다. 이 경우의 다수의 출력 전압은, 각 정류단의 각각으로부터 얻도록 구성하면 좋다. 또한, 본 실시예 8에서는 정전압 소자로서 제너 다이오드를 사용했지만, 배리스터를 사용할 수도 있다.

[실시예 9]

이어서, 도 16에 기초하여 실시예 9의 전원을 설명한다. 단, 실시예 1의 고압 전원의 회로와 중복하는 개소에 대해서는 설명을 생략한다. 본 실시예 9와 전술한 실시예 8과의 차이점에 대해서 이하에 설명한다.

실시예 8에서 설명한 도 15의 회로에서는, 출력 전압의 변동을 보정하기 위해서 연산 증폭기(Q100)에 피드백하는 피드백 전압을 Vout1로부터 얻고 있었다. 그러나, 본 실시예 9는, 피드백 전압을 Vout2로부터 얻고 있다. 이 구성에 의해, 피드백 전압의 경로에 사용하는 부품의 내전압을 작게 할 수 있다. 구체적으로는, R111의 내전압을 작게 할 수 있고, 저비용화를 실현할 수 있다.

또한, 도 13, 도 14에 기재된 회로에 있어서도, 본 실시예 9와 마찬가지로, 피드백 전압을 Vout2로부터 얻음으로써 저비용화를 실현할 수 있다. 또한, 본 실시예 9에서는, 출력 전압의 계통을 2 계통인 경우에 대해서 설명했지만, 출력 전압의 계통은 2 계통에 한정하는 것은 아니고, 3 계통 이상을 구비하는 구성으로 할 수 있다. 이 경우의 다수의 출력 전압은, 각 정류단 각각으로부터 얻도록 구성하면 된다.

100: VCO
L100: 인덕터
Q101: 전계 효과 트랜지스터
C100, C101, C102, C103, C104, C105: 콘덴서
D101, D102, D103, D104, D105: 다이오드

Claims

고압 전원으로서,
인덕터 및 상기 인덕터와 직렬로 접속되어 상기 인덕터를 구동하기 위한 스위칭 소자를 갖는 전압 공진부와,
상기 인덕터의 양단에 접속되고, 상기 전압 공진부에서 생성된 전압을 증폭하도록 구성된, 복수 개의 콘덴서와 복수 개의 다이오드를 갖는 다단의 정류 회로와,
상기 다단의 정류 회로로부터의 출력 전압을 검출하고, 검출 결과에 따라 상기 스위칭 소자를 구동하기 위한 구동 신호의 주파수를 제어하는 제어부를 포함하며,
상기 제어부는, 상기 다단의 정류 회로로부터 제1 전압을 출력하는 경우, 상기 구동 신호의 주파수를 제1 주파수로 설정하고, 상기 다단의 정류 회로로부터 상기 제1 전압보다 높은 제2 전압을 출력하는 경우, 상기 구동 신호의 주파수를 상기 제1 주파수보다 낮은 주파수로 설정하는 것을 특징으로 하는, 고압 전원.
제1항에 있어서,
상기 구동 신호는 구형파 신호이며,
상기 제어부는 상기 구형파 신호의 온 시간을 가변해서 상기 다단의 정류 회로로부터의 출력 전압을 제어하는 것을 특징으로 하는, 고압 전원.
제1항 또는 제2항에 있어서,
상기 스위칭 소자에 공급하는 전원 전압을 가변 설정하는 전압 가변부를 더 갖고,
상기 전압 가변부를 사용하여 상기 인덕터를 통해 상기 스위칭 소자에 공급하는 전원 전압을 가변함으로써 상기 다단의 정류 회로로부터의 전압을 제어하는 것을 특징으로 하는, 고압 전원.
제1항에 있어서,
상기 전압 공진부는 상기 인덕터의 일단부에 접속된 콘덴서를 가지며,
상기 전압 공진부의 상기 인덕터와는 상이한 다른 인덕터가 상기 콘덴서 및 상기 다단의 정류 회로 사이에 접속된 것을 특징으로 하는, 고압 전원.
제1항에 있어서,
상기 스위칭 소자는 전계 효과 트랜지스터를 포함하는 것을 특징으로 하는, 고압 전원.
제1항에 있어서,
상기 스위칭 소자는 NPN 트랜지스터와 PNP 트랜지스터를 갖는 푸시풀의 전류 증폭 회로를 포함하는 것을 특징으로 하는, 고압 전원.
제1항에 있어서,
상기 다단의 정류 회로로부터의 출력 전압을 평활시키는 평활용 콘덴서와,
상기 평활용 콘덴서로부터의 출력 전압을 검출하는 검출부를 더 포함하는 것을 특징으로 하는, 고압 전원.
제1항에 있어서,
상기 다단의 정류 회로는 서로 다른 전압을 출력하는 제1 전압 출력부와 제2 전압 출력부를 포함하는 것을 특징으로 하는, 고압 전원.
제8항에 있어서,
상기 제1 전압 출력부와 상기 제2 전압 출력부 각각은 상기 다단의 정류 회로로부터의 출력 전압을 평활하기 위한 콘덴서를 포함하는 것을 특징으로 하는, 고압 전원.
제9항에 있어서,
상기 제2 전압 출력부는 저항을 더 포함하는 것을 특징으로 하는, 고압 전원.
제9항에 있어서,
상기 제2 전압 출력부는 저항과 정전압 소자를 더 포함하는 것을 특징으로 하는, 고압 전원.
화상 형성 장치로서,
화상 담지체 상에 화상을 형성하도록 구성된 화상 형성부와,
상기 화상 형성부에 고전압을 공급하는 고압 전원을 포함하며,
상기 고압 전원은,
인덕터 및 상기 인덕터와 직렬로 접속되어 상기 인덕터를 구동하기 위한 스위칭 소자를 갖는 전압 공진부와,
상기 인덕터의 양단에 접속되고, 상기 전압 공진부에서 생성된 전압을 증폭하도록 구성된, 복수 개의 콘덴서와 복수 개의 다이오드를 갖는 다단의 정류 회로와,
상기 다단의 정류 회로로부터의 출력 전압을 검출하고, 검출 결과에 따라 상기 스위칭 소자를 구동하기 위한 구동 신호의 주파수를 제어하는 제어부를 포함하며,
상기 제어부는, 상기 다단의 정류 회로로부터 제1 전압을 출력하는 경우, 상기 구동 신호의 주파수를 제1 주파수로 설정하고, 상기 다단의 정류 회로로부터 상기 제1 전압보다 높은 제2 전압을 출력하는 경우, 상기 구동 신호의 주파수를 상기 제1 주파수보다 낮은 주파수로 설정하는 것을 특징으로 하는, 화상 형성 장치.
제12항에 있어서,
상기 화상 형성부는 감광체를 대전하도록 구성된 대전부와 상기 감광체 상에 형성된 잠상을 현상하도록 구성된 현상부 중 하나를 포함하는 것을 특징으로 하는, 화상 형성 장치.