JP3260776B2 - 画像形成装置の電源回路 - Google Patents
画像形成装置の電源回路Info
- Publication number
- JP3260776B2 JP3260776B2 JP12747691A JP12747691A JP3260776B2 JP 3260776 B2 JP3260776 B2 JP 3260776B2 JP 12747691 A JP12747691 A JP 12747691A JP 12747691 A JP12747691 A JP 12747691A JP 3260776 B2 JP3260776 B2 JP 3260776B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- winding
- circuit
- voltage
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Or Security For Electrophotography (AREA)
- Developing For Electrophotography (AREA)
- Electrostatic Charge, Transfer And Separation In Electrography (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子写真式のプリンタ
ー・複写機等、画像形成装置の現像器に現像バイアス用
交流を供給する画像形成装置の電源回路に関するもので
ある。
ー・複写機等、画像形成装置の現像器に現像バイアス用
交流を供給する画像形成装置の電源回路に関するもので
ある。
【０００２】
【従来の技術】従来、画像形成装置の帯電用高圧電源や
現像バイアス用電源は、シーケンス制御用の低電圧電源
（通常２４Ｖ）を入力とするコンバータ回路で構成され
ていた。そしてコンバータトランス及びその駆動回路等
の周辺回路が増えて、複写機、プリンター装置全体のコ
ストアップ、大型化・重量アップを招いていた。
現像バイアス用電源は、シーケンス制御用の低電圧電源
（通常２４Ｖ）を入力とするコンバータ回路で構成され
ていた。そしてコンバータトランス及びその駆動回路等
の周辺回路が増えて、複写機、プリンター装置全体のコ
ストアップ、大型化・重量アップを招いていた。
【０００３】この為、出願人等は１個のコンバータトラ
ンスの二次側に、シーケンス制御用の低圧巻線（２４Ｖ
巻線、５Ｖ巻線）、帯電用高圧巻線、現像バイアス用巻
線、露光用の蛍光灯駆動巻線等の複数巻線を設けて、一
括して制御する複合電源方式を提案し、小型化、コスト
ダウンをはかってきた。
ンスの二次側に、シーケンス制御用の低圧巻線（２４Ｖ
巻線、５Ｖ巻線）、帯電用高圧巻線、現像バイアス用巻
線、露光用の蛍光灯駆動巻線等の複数巻線を設けて、一
括して制御する複合電源方式を提案し、小型化、コスト
ダウンをはかってきた。
【０００４】
【発明が解決しようとする課題】前記従来の複合電源方
式に於ても、現像バイアス用の交流電源は、シーケンス
制御用の低圧電源からＤＣ−ＡＣコンバータで発生させ
るしかなく、低周波（１ＫＨｚ〜３ＫＨｚ）で高圧（１
ＫＶｐｐ〜３ＫＶｐｐ）を必要とするため、コンバータ
トランスの大型化、駆動回路の大電力化を招いていた。
式に於ても、現像バイアス用の交流電源は、シーケンス
制御用の低圧電源からＤＣ−ＡＣコンバータで発生させ
るしかなく、低周波（１ＫＨｚ〜３ＫＨｚ）で高圧（１
ＫＶｐｐ〜３ＫＶｐｐ）を必要とするため、コンバータ
トランスの大型化、駆動回路の大電力化を招いていた。
【０００５】この発明は、上記従来技術の問題点を解消
するために成されたもので、交流バイアス発生用に専用
のコンバータトランスを備えることなく現像器用のバイ
アス電源を発生供給することができ、かつ出力の制御が
できる画像形成装置の電源回路を提供することを目的と
するものである。
するために成されたもので、交流バイアス発生用に専用
のコンバータトランスを備えることなく現像器用のバイ
アス電源を発生供給することができ、かつ出力の制御が
できる画像形成装置の電源回路を提供することを目的と
するものである。
【０００６】
【課題を解決するための手段】このため、この発明に係
る画像形成装置の電源回路は、二次側に帯電用高圧巻
線、現像バイアス用巻線および前記巻線以外の巻線を有
する高周波コンバータトランスと、前記現像バイアス用
巻線の一端をグランドに所定の低周波で短絡する第１の
スイッチと、現像バイアス用巻線の他端の出力を整流す
る整流素子と、前記第１のスイッチと逆位相低周波で前
記整流素子からの出力をグランドに短絡する第２のスイ
ッチを備え、前記第１のスイッチおよび第２のスイッチ
をオンオフ制御することによって得られる出力を負荷の
現像器に給電することを特徴とする構成によって、前記
目的を達成しようとするものである。
る画像形成装置の電源回路は、二次側に帯電用高圧巻
線、現像バイアス用巻線および前記巻線以外の巻線を有
する高周波コンバータトランスと、前記現像バイアス用
巻線の一端をグランドに所定の低周波で短絡する第１の
スイッチと、現像バイアス用巻線の他端の出力を整流す
る整流素子と、前記第１のスイッチと逆位相低周波で前
記整流素子からの出力をグランドに短絡する第２のスイ
ッチを備え、前記第１のスイッチおよび第２のスイッチ
をオンオフ制御することによって得られる出力を負荷の
現像器に給電することを特徴とする構成によって、前記
目的を達成しようとするものである。
【０００７】また、この発明に係る画像形成装置の電源
回路は、基準クロック周波数を周波数Ｆ１にカウントダ
ウンする第１のカウンタと、該第１のカウンタの出力を
周波数Ｆ２にカウントダウンしかつ所定のデューティ比
を有する低周波信号を生成する第２のカウンタと、前記
第１のカウンタ出力周波数Ｆ１を基本周波数とするパル
ス幅変調駆動回路と、該パルス幅変調駆動回路によって
一次側を駆動され二次側に少なくともシーケンス制御用
低圧巻線、負荷現像器へ給電する帯電用高圧巻線および
現像バイアス用巻線を有する高周波コンバータトランス
と、前記現像バイアス用巻線出力を整流する整流回路
と、該整流回路の出力をグランドに短絡する電子スイッ
チと、前記整流回路の出力を検出する第１電圧検出回路
と、前記現像バイアス用巻線以外の巻線の出力を検出す
る第２電圧検出回路と、前記第１及び第２電圧検出回路
の出力を時分割に切換えて導出するアナログスイッチと
を備え、前記アナログスイッチから切換えて出力される
前記第１及び第２電圧検出回路の検出出力に基づいて前
記パルス幅変調駆動回路と前記電子スイッチを独立に制
御する制御手段とを備えたことを特徴とする構成によっ
て、前記の目的を達成しようとするものである。
回路は、基準クロック周波数を周波数Ｆ１にカウントダ
ウンする第１のカウンタと、該第１のカウンタの出力を
周波数Ｆ２にカウントダウンしかつ所定のデューティ比
を有する低周波信号を生成する第２のカウンタと、前記
第１のカウンタ出力周波数Ｆ１を基本周波数とするパル
ス幅変調駆動回路と、該パルス幅変調駆動回路によって
一次側を駆動され二次側に少なくともシーケンス制御用
低圧巻線、負荷現像器へ給電する帯電用高圧巻線および
現像バイアス用巻線を有する高周波コンバータトランス
と、前記現像バイアス用巻線出力を整流する整流回路
と、該整流回路の出力をグランドに短絡する電子スイッ
チと、前記整流回路の出力を検出する第１電圧検出回路
と、前記現像バイアス用巻線以外の巻線の出力を検出す
る第２電圧検出回路と、前記第１及び第２電圧検出回路
の出力を時分割に切換えて導出するアナログスイッチと
を備え、前記アナログスイッチから切換えて出力される
前記第１及び第２電圧検出回路の検出出力に基づいて前
記パルス幅変調駆動回路と前記電子スイッチを独立に制
御する制御手段とを備えたことを特徴とする構成によっ
て、前記の目的を達成しようとするものである。
【０００８】
【０００９】
【実施例】以下、本発明に係る画像形成装置の電源回路
を実施例により説明する。図１は、本発明の第１実施例
の構成を示すブロック図であリ、図２は第１実施例の電
圧波形図である。
を実施例により説明する。図１は、本発明の第１実施例
の構成を示すブロック図であリ、図２は第１実施例の電
圧波形図である。
【００１０】Ｔ１は電圧共振型の高周波コンバータトラ
ンス（以下コンバータトランスという）で、二次側に帯
電用高圧巻線Ｌ２、シーケンス制御用５Ｖ巻線Ｌ３、シ
ーケンス制御用２４Ｖ巻線Ｌ５、露光蛍光灯用巻線Ｌ
４、現像バイアス用巻線Ｌ６を備えている。高周波コン
バータトランスＴ１の一次側には、商用ライン入力を整
流スタックＤ１１で整流しスイッチング素子（ＦＥＴ）
Ｑ１で高周波スイッチングしながら印加する。２４Ｖ巻
線Ｌ３の整流出力は、抵抗Ｒ１，Ｒ２で所定値に分圧さ
れた後、コンパレータ６で基準電源Ｅ２と比較される。
コンパレータ６の出力は、フォトカプラー５で電気的絶
縁して信号結合した後、シャントレギュレータを有する
制御手段１を介して、スイッチング素子駆動回路２に入
力される。
ンス（以下コンバータトランスという）で、二次側に帯
電用高圧巻線Ｌ２、シーケンス制御用５Ｖ巻線Ｌ３、シ
ーケンス制御用２４Ｖ巻線Ｌ５、露光蛍光灯用巻線Ｌ
４、現像バイアス用巻線Ｌ６を備えている。高周波コン
バータトランスＴ１の一次側には、商用ライン入力を整
流スタックＤ１１で整流しスイッチング素子（ＦＥＴ）
Ｑ１で高周波スイッチングしながら印加する。２４Ｖ巻
線Ｌ３の整流出力は、抵抗Ｒ１，Ｒ２で所定値に分圧さ
れた後、コンパレータ６で基準電源Ｅ２と比較される。
コンパレータ６の出力は、フォトカプラー５で電気的絶
縁して信号結合した後、シャントレギュレータを有する
制御手段１を介して、スイッチング素子駆動回路２に入
力される。
【００１１】スイッチング素子駆動回路２は、繰返し周
波数Ｆ１が２００ＫＨｚを中心として、オフタイムを一
定にしたまま、入力レベルに応じて周波数制御される。
この周波数制御によって、２４Ｖ出力は商用ライン入力
や負荷の変動があっても安定に保持される。オフタイム
は、コンバータトランスＴ１の一次側のインダクタン
ス、等価分布容量、共振コンデンサＣ４によって決定さ
れる。
波数Ｆ１が２００ＫＨｚを中心として、オフタイムを一
定にしたまま、入力レベルに応じて周波数制御される。
この周波数制御によって、２４Ｖ出力は商用ライン入力
や負荷の変動があっても安定に保持される。オフタイム
は、コンバータトランスＴ１の一次側のインダクタン
ス、等価分布容量、共振コンデンサＣ４によって決定さ
れる。
【００１２】二次巻線の極性は、蛍光灯巻線Ｌ４を除い
てスイッチング素子Ｑ１がオフのタイミングで整流ダイ
オードＤ３がオンするように選ばれるので、各整流出力
も２４Ｖ出力と同様に安定化される。
てスイッチング素子Ｑ１がオフのタイミングで整流ダイ
オードＤ３がオンするように選ばれるので、各整流出力
も２４Ｖ出力と同様に安定化される。
【００１３】現像バイアス用巻線Ｌ６の一端は第１のス
イッチＳ１によりグランドに短絡され、現像バイアス用
巻線Ｌ６の他端は整流回路を構成するダイオードＤ２に
より整流され結合用のコンデンサＣ３を経て出力端子Ｐ
２より負荷の現像器（図示せず）に出力される。また整
流回路出力は第２のスイッチＳ２によりグランドに短絡
される構成となっている。
イッチＳ１によりグランドに短絡され、現像バイアス用
巻線Ｌ６の他端は整流回路を構成するダイオードＤ２に
より整流され結合用のコンデンサＣ３を経て出力端子Ｐ
２より負荷の現像器（図示せず）に出力される。また整
流回路出力は第２のスイッチＳ２によりグランドに短絡
される構成となっている。
【００１４】低周波発振回路２１は、現像の最適周波数
１２００Ｈｚの繰返し周波数の方形波を出力する。この
出力でスイッチＳ１を、そして同出力の反転出力でスイ
ッチＳ２を制御する。
１２００Ｈｚの繰返し周波数の方形波を出力する。この
出力でスイッチＳ１を、そして同出力の反転出力でスイ
ッチＳ２を制御する。
【００１５】次に図２を参照して第１実施例の動作につ
いて説明する。なお図２に示す（イ）はスイッチング素
子駆動回路２の出力波形、同図（ロ）は低周波発振回路
２１の出力波形、同図（ハ）は整流回路（ダイオードＤ
２カソード）出力波形を示す。
いて説明する。なお図２に示す（イ）はスイッチング素
子駆動回路２の出力波形、同図（ロ）は低周波発振回路
２１の出力波形、同図（ハ）は整流回路（ダイオードＤ
２カソード）出力波形を示す。
【００１６】スイッチＳ１オン、Ｓ２オフのタイミング
期間に、図２に示すように、出力端子Ｐ２に接続される
負荷容量をコンデンサＣ３を介して充電する。そして逆
に、スイッチＳ１オフ、Ｓ２オンのタイミング期間に、
負荷容量を放電する。
期間に、図２に示すように、出力端子Ｐ２に接続される
負荷容量をコンデンサＣ３を介して充電する。そして逆
に、スイッチＳ１オフ、Ｓ２オンのタイミング期間に、
負荷容量を放電する。
【００１７】出力端子Ｐ２には、高抵抗Ｒ３を介して直
流バイアスＥ１が接続されており、整流回路のダイオー
ドＤ２のカソードに得られた交流バイアスに重畳され
る。
流バイアスＥ１が接続されており、整流回路のダイオー
ドＤ２のカソードに得られた交流バイアスに重畳され
る。
【００１８】上記の構成と制御により、交流バイアスは
専用のトランスからでなく、複数種類の二次側巻線を有
するコンバータトランスＴ１の現像バイアス用巻線Ｌ６
の出力から交流バイアスを形成することができる。また
制御装置１、低周波発振回路２１の制御により所定の出
力、出力波形に制御することができる。
専用のトランスからでなく、複数種類の二次側巻線を有
するコンバータトランスＴ１の現像バイアス用巻線Ｌ６
の出力から交流バイアスを形成することができる。また
制御装置１、低周波発振回路２１の制御により所定の出
力、出力波形に制御することができる。
【００１９】次に、この発明の第２実施例を説明する。
図３は第２実施例のブロック図、図４は同電圧波形図で
あり、現像バイアスの交流振幅を安定化した例である。
なお第１実施例と同一または相当部分は同一符号で示し
重複説明を省略する。
図３は第２実施例のブロック図、図４は同電圧波形図で
あり、現像バイアスの交流振幅を安定化した例である。
なお第１実施例と同一または相当部分は同一符号で示し
重複説明を省略する。
【００２０】１は制御手段であり、マイクロコンピュー
ター（以下ＣＰＵと記す）およびメモリー等の周辺機器
をも内部に含むものである。そして実施例の電源装置の
制御と共に、図示してないプリンター（複写機）本体の
シーケンスコントローラーとバスライン或いは通信ポー
トで接続され、シーケンス信号の授受をも行う。
ター（以下ＣＰＵと記す）およびメモリー等の周辺機器
をも内部に含むものである。そして実施例の電源装置の
制御と共に、図示してないプリンター（複写機）本体の
シーケンスコントローラーとバスライン或いは通信ポー
トで接続され、シーケンス信号の授受をも行う。
【００２１】６は第１のカウンタであり、制御手段１の
ＣＰＵの基準クロックをＦ１（２００Ｋｚ）にカウント
ダウンする。第２のカウンタ７は、第１のカウンタ６の
出力を入力して繰返し周波数Ｆ２（１．２Ｋｚ）、デュ
ーティ比１：１の低周波信号を作りだす。高周波コンバ
ータトランスＴ１の一次側のスイッチング素子Ｑ１（Ｆ
ＥＴ）は、スイッチング素子駆動回路２によって制御さ
れる。スイッチング素子駆動回路２の出力は、繰返し周
波数Ｆ１で、そのパルス幅は制御手段１によって制御さ
れる。
ＣＰＵの基準クロックをＦ１（２００Ｋｚ）にカウント
ダウンする。第２のカウンタ７は、第１のカウンタ６の
出力を入力して繰返し周波数Ｆ２（１．２Ｋｚ）、デュ
ーティ比１：１の低周波信号を作りだす。高周波コンバ
ータトランスＴ１の一次側のスイッチング素子Ｑ１（Ｆ
ＥＴ）は、スイッチング素子駆動回路２によって制御さ
れる。スイッチング素子駆動回路２の出力は、繰返し周
波数Ｆ１で、そのパルス幅は制御手段１によって制御さ
れる。
【００２２】コンバータトランスＴ１の交流バイアス用
巻線Ｌ６の出力は、同巻線Ｌ６の一端をグランドに短絡
するダイオードＱ３がオンになると整流回路のダイオー
ドＤ２で整流された後、図４の（ハ）に示すように、出
力端子Ｐ２に接続された負荷容量を充電していく。出力
端子Ｐ２の出力電圧は、抵抗Ｒ２１，Ｒ２２で構成した
電圧検出回路４で所定比に分圧されコンパレータ３に入
力される。コンパレータ３は、該電圧検出出力と基準電
圧Ｅ３を比較して、比較結果を制御手段１に出力する。
出力端子Ｐ２の出力が所定レベルＶ１に達すると、トラ
ンジスタＱ３は遮断される。トランジスタＱ３がオフし
て、出力端子Ｐ２出力が放電によって閾値を割るとコン
パレータ３が反転してトランジスタＱ３が再びオンし
て、負荷容量の充電が開始される。
巻線Ｌ６の出力は、同巻線Ｌ６の一端をグランドに短絡
するダイオードＱ３がオンになると整流回路のダイオー
ドＤ２で整流された後、図４の（ハ）に示すように、出
力端子Ｐ２に接続された負荷容量を充電していく。出力
端子Ｐ２の出力電圧は、抵抗Ｒ２１，Ｒ２２で構成した
電圧検出回路４で所定比に分圧されコンパレータ３に入
力される。コンパレータ３は、該電圧検出出力と基準電
圧Ｅ３を比較して、比較結果を制御手段１に出力する。
出力端子Ｐ２の出力が所定レベルＶ１に達すると、トラ
ンジスタＱ３は遮断される。トランジスタＱ３がオフし
て、出力端子Ｐ２出力が放電によって閾値を割るとコン
パレータ３が反転してトランジスタＱ３が再びオンし
て、負荷容量の充電が開始される。
【００２３】上記整流回路の出力をグランドに短絡する
電子スイッチである高耐圧のトランジスタＱ２は、図４
の（ロ）および（ハ）に示すように第２のカウンタ出力
と同期してオンオフされる。そして電子スイッチＱ２が
オン時はＱ３はオフされる。
電子スイッチである高耐圧のトランジスタＱ２は、図４
の（ロ）および（ハ）に示すように第２のカウンタ出力
と同期してオンオフされる。そして電子スイッチＱ２が
オン時はＱ３はオフされる。
【００２４】周波数Ｆ１，Ｆ２、スイッチング素子駆動
回路のパルス幅変調，電子スイッチ駆動信号パルス幅等
は、あらかじめ制御手段１を構成するＣＰＵ内の記憶装
置ＲＯＭに記憶されているデータに基づいて決定され、
制御される構成となっている。
回路のパルス幅変調，電子スイッチ駆動信号パルス幅等
は、あらかじめ制御手段１を構成するＣＰＵ内の記憶装
置ＲＯＭに記憶されているデータに基づいて決定され、
制御される構成となっている。
【００２５】上記の構成と制御により、第１実施例と同
様効果を有すると共に、負荷の状況に合致させた出力制
御が、より容易に実行できる。
様効果を有すると共に、負荷の状況に合致させた出力制
御が、より容易に実行できる。
【００２６】次に、この発明の第３実施例を説明する。
図５は、第３実施例のブロック図であり、第２実施例と
同一または相当部分は同一符号で示し重複説明を省略す
る。
図５は、第３実施例のブロック図であり、第２実施例と
同一または相当部分は同一符号で示し重複説明を省略す
る。
【００２７】第３実施例の特徴は、第１実施例のシーケ
ンス電源（＋２４Ｖ）の検出用の基準電圧Ｅ２、および
第２実施例の現像交流バイアス振幅検出用の基準電圧Ｅ
３を制御手段１のＣＰＵで制御するようにした構成であ
る。即ち基準電圧Ｅ２，Ｅ３に対応する出力信号を交互
にＣＰＵより出力してＤ／Ａコンバータ５でアナログに
変換しコンパレータ３に入力する。
ンス電源（＋２４Ｖ）の検出用の基準電圧Ｅ２、および
第２実施例の現像交流バイアス振幅検出用の基準電圧Ｅ
３を制御手段１のＣＰＵで制御するようにした構成であ
る。即ち基準電圧Ｅ２，Ｅ３に対応する出力信号を交互
にＣＰＵより出力してＤ／Ａコンバータ５でアナログに
変換しコンパレータ３に入力する。
【００２８】コンパレータ３のエラー入力には、シーケ
ンス制御用巻線Ｌ５の整流出力、即ち、シーケンス電源
出力を抵抗Ｒ２３，Ｒ２４で構成した電圧検出回路から
の検出出力と、交流バイアス用巻線Ｌ６の整流出力、即
ち現像交流バイアスの電圧検出回路４からの検出出力
を、前記基準電圧Ｅ２，Ｅ３の入力切換に同期させてア
ナログスイッチ８で時分割切換えして入力する。そして
コンパレータ３の比較出力を制御手段１に入力し、制御
手段１は同入力と制御プログラムに基づいてスイッチン
グ素子駆動回路、電子スイッチＱ２、トランジスタＱ３
を制御する。
ンス制御用巻線Ｌ５の整流出力、即ち、シーケンス電源
出力を抵抗Ｒ２３，Ｒ２４で構成した電圧検出回路から
の検出出力と、交流バイアス用巻線Ｌ６の整流出力、即
ち現像交流バイアスの電圧検出回路４からの検出出力
を、前記基準電圧Ｅ２，Ｅ３の入力切換に同期させてア
ナログスイッチ８で時分割切換えして入力する。そして
コンパレータ３の比較出力を制御手段１に入力し、制御
手段１は同入力と制御プログラムに基づいてスイッチン
グ素子駆動回路、電子スイッチＱ２、トランジスタＱ３
を制御する。
【００２９】上記の構成と制御によって、１個のコンパ
レータ３でコンバータトランスＴ１の一次側の制御（シ
ーケンス電源制御）と、二次側の整流出力（現像交流バ
イアス）の制御が可能となる。また図示してないが、同
様に５Ｖ出力、帯電用高圧出力、蛍光灯駆動出力等も、
検出出力をアナログスイッチで時分割で切換えて、コン
パレータに入力することによって一次側と独立に、各出
力を個別に安定化制御することが可能となる。
レータ３でコンバータトランスＴ１の一次側の制御（シ
ーケンス電源制御）と、二次側の整流出力（現像交流バ
イアス）の制御が可能となる。また図示してないが、同
様に５Ｖ出力、帯電用高圧出力、蛍光灯駆動出力等も、
検出出力をアナログスイッチで時分割で切換えて、コン
パレータに入力することによって一次側と独立に、各出
力を個別に安定化制御することが可能となる。
【００３０】第３実施例では、電子スイッチＱ３は高耐
圧のＰＮＰトランジスタであるため、コレクタ、エミッ
タ間の耐圧はＮＰＮトランジスタに比較して相当低下す
る。これを救うため実施例では、現像バイアス用巻線Ｌ
６の出力を、コンデンサＣ６、ダイオードＤ１，Ｄ２で
倍電圧整流している。
圧のＰＮＰトランジスタであるため、コレクタ、エミッ
タ間の耐圧はＮＰＮトランジスタに比較して相当低下す
る。これを救うため実施例では、現像バイアス用巻線Ｌ
６の出力を、コンデンサＣ６、ダイオードＤ１，Ｄ２で
倍電圧整流している。
【００３１】またコストおよびスペース節減のために、
コンバータトランス一次側のスイッチング素子駆動回路
２、二次側の帯電用高圧、現像バイアス等の個別制御、
画像形成装置のモータ・ソレノイド等のシーケンス制御
等の諸機能を制御手段１としてワンチップに集積して構
成してある。
コンバータトランス一次側のスイッチング素子駆動回路
２、二次側の帯電用高圧、現像バイアス等の個別制御、
画像形成装置のモータ・ソレノイド等のシーケンス制御
等の諸機能を制御手段１としてワンチップに集積して構
成してある。
【００３２】
【発明の効果】以上説明したように、この発明によれば
下記の効果を有する画像形成装置の電源回路を提供する
ことができる。
下記の効果を有する画像形成装置の電源回路を提供する
ことができる。
【００３３】１．低周波で高圧出力を要求されるため、
比較的大型となっていた専用の現像交流バイアス用昇圧
トランスを必要とせず、帯電用、シーケンス制御用、露
光蛍光灯用電源と共用のトランスから交流バイアス用電
圧を出力できる。
比較的大型となっていた専用の現像交流バイアス用昇圧
トランスを必要とせず、帯電用、シーケンス制御用、露
光蛍光灯用電源と共用のトランスから交流バイアス用電
圧を出力できる。
【００３４】２．制御回路をコンパレータやスイッチン
グ素子駆動ＰＷＭ回路等の最小限の回路を除いて、ディ
ジタル化することによって回路規模を小さくすることが
でき、コンバータトランスの一次側制御、二次側の帯電
用高圧・現像バイアス等の個別制御、モーター・ソレノ
イド等のシーケンス制御等の諸機能を１チップに集積す
ることができ、コストやスペースの面で集積化の効果を
最大限に発揮できる。
グ素子駆動ＰＷＭ回路等の最小限の回路を除いて、ディ
ジタル化することによって回路規模を小さくすることが
でき、コンバータトランスの一次側制御、二次側の帯電
用高圧・現像バイアス等の個別制御、モーター・ソレノ
イド等のシーケンス制御等の諸機能を１チップに集積す
ることができ、コストやスペースの面で集積化の効果を
最大限に発揮できる。
【００３５】３．現像交流バイアス出力を含むコンバー
タ二次側各出力の周波数、振幅、出力ＤＣレベル、デュ
ーティ、コンバータトランスの駆動周波数、負荷電流の
リミッタの閾値等を制御手段ＣＰＵのプログラミングに
よって容易に設定変更することができる。
タ二次側各出力の周波数、振幅、出力ＤＣレベル、デュ
ーティ、コンバータトランスの駆動周波数、負荷電流の
リミッタの閾値等を制御手段ＣＰＵのプログラミングに
よって容易に設定変更することができる。
【００３６】４．各制御出力のオーバーシュートやリッ
プルを少なくするための、高精度で複雑な制御をコスト
やスペースを殆ど増やすことなく実現できる。
プルを少なくするための、高精度で複雑な制御をコスト
やスペースを殆ど増やすことなく実現できる。
【図１】 第１実施例のブロック図である。
【図２】 第１実施例の電圧波形図である。
【図３】 第２実施例のブロック図である。
【図４】 第２実施例の電圧波形図である。
【図５】 第３実施例のブロック図である。
Ｄ２ 整流回路を形成するダイオード Ｌ２ 帯電用高圧巻線 Ｌ６ 現像バイアス用巻線 Ｐ２ 出力端子 Ｑ２ 電子スイッチ Ｓ１ 第１のスイッチ回路を構成するスイッチ Ｓ２ 第２のスイッチ回路を構成するスイッチ Ｔ１ 高周波コンバータトランス １ 制御手段 ２ スイッチング素子駆動回路 ３ コンパレータ ４ 電圧検出回路 ６ 第１のカウンタ ７ 第２のカウンタ なお、図中、同一符号は同一または相当する部分を示
す。
す。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G03G 15/06 G03G 15/08 G03G 15/02 H02M 3/28 H02M 3/335
Claims (5)
- 【請求項１】 二次側に帯電用高圧巻線、現像バイアス
用巻線および前記巻線以外の巻線を有する高周波コンバ
ータトランスと、前記現像バイアス用巻線の一端をグラ
ンドに所定の低周波で短絡する第１のスイッチと、現像
バイアス用巻線の他端の出力を整流する整流素子と、前
記第１のスイッチと逆位相低周波で前記整流素子からの
出力をグランドに短絡する第２のスイッチを備え、前記
第１のスイッチおよび第２のスイッチをオンオフ制御す
ることによって得られる出力を負荷の現像器に給電する
ことを特徴とする画像形成装置の電源回路。 - 【請求項２】 さらに、前記高周波コンバータトランス
は電圧共振型の高周波コンバータトランスであり、二次
側巻線のフライバック出力電圧を検出する電圧検出回路
を有し、該電圧検出回路の検出値が一定になるよう一次
側の通電量を制御する制御手段を有することを特徴とす
る請求項１記載の画像形成装置の電源回路。 - 【請求項３】 前記現像バイアス用巻線の整流出力を検
出する電圧検出回路と、該電圧検出回路の検出出力を所
定値と比較するコンパレータと、該コンパレータからの
出力により前記第１及び第２のスイッチを制御する制御
手段を有することを特徴とする請求項１または２記載の
画像形成装置の電源回路。 - 【請求項４】 現像バイアス用巻線の整流回路は、倍電
圧整流回路を有することを特徴とする請求項１ないし３
のいずれかに記載の画像形成装置の電源回路。 - 【請求項５】 さらに、基準クロック周波数を周波数Ｆ
１にカウントダウンする第１のカウンタと、該第１のカ
ウンタの出力を周波数Ｆ２にカウントダウンしかつ所定
のデューティ比を有する低周波信号を生成する第２のカ
ウンタと、前記第１のカウンタ出力周波数Ｆ１を基本周
波数とし、前記高周波コンバータトランスの一次側を駆
動するパルス幅変調駆動回路と、前記現像バイアス用巻
線以外の二次側巻線の出力電圧を検出する第１電圧検出
回路と、前記現像バイアス用巻線の整流出力を検出する
第２電圧検出回路と、前記第１及び第２電圧検出回路の
検出出力を時分割に切換えて導出するアナログスイッチ
とを備え、前記アナログスイッチから切換えて出力され
る前記第１及び第２電圧検出回路の検出出力に基づいて
前記パルス幅変調駆動回路と前記第１及び第２のスイッ
チを独立に制御する制御手段とを備えたことを特徴とす
る請求項１記載の画像形成装置の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12747691A JP3260776B2 (ja) | 1991-05-30 | 1991-05-30 | 画像形成装置の電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12747691A JP3260776B2 (ja) | 1991-05-30 | 1991-05-30 | 画像形成装置の電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04352181A JPH04352181A (ja) | 1992-12-07 |
| JP3260776B2 true JP3260776B2 (ja) | 2002-02-25 |
Family
ID=14960883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12747691A Expired - Fee Related JP3260776B2 (ja) | 1991-05-30 | 1991-05-30 | 画像形成装置の電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3260776B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2518876B1 (en) | 2009-12-26 | 2021-07-14 | Canon Kabushiki Kaisha | High-voltage power supply |
-
1991
- 1991-05-30 JP JP12747691A patent/JP3260776B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04352181A (ja) | 1992-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7120036B2 (en) | Switching-mode power supply having a synchronous rectifier | |
| US6246596B1 (en) | Switching power supply | |
| US4502104A (en) | Bootstrapped AC-DC power converter | |
| EP1334550B1 (en) | Dc-dc converter with reduced input current ripples | |
| JP2900876B2 (ja) | 表示装置の電源装置 | |
| US5266869A (en) | Discharge lamp lighting apparatus having output impedance which limits current flow therethrough after start of discharging | |
| US6115268A (en) | Method and apparatus for supplying uninterrupted power | |
| JP3260776B2 (ja) | 画像形成装置の電源回路 | |
| JPH0324149B2 (ja) | ||
| JP3100797B2 (ja) | 電源装置 | |
| JP2643164B2 (ja) | 電源装置 | |
| JPH07264846A (ja) | スイッチング電源回路 | |
| JP2613238B2 (ja) | 電源装置 | |
| JP2529312Y2 (ja) | 放電ランプ点灯装置 | |
| JP2643163B2 (ja) | 電源装置 | |
| JP3001009B2 (ja) | スイッチング電源装置 | |
| JP2796292B2 (ja) | 電源装置 | |
| JPH04352179A (ja) | 画像形成装置の高圧電源回路 | |
| JP2723265B2 (ja) | 電源装置 | |
| JPH07118917B2 (ja) | 画像形成装置用の電源装置 | |
| JPS5833729A (ja) | 交流高圧電源装置 | |
| JP2810574B2 (ja) | 直流安定化電源装置 | |
| KR200270857Y1 (ko) | 전기자동차의 직류전압 변환장치 | |
| JP2554736Y2 (ja) | スイッチングレギュレ−タ | |
| JP2001190071A (ja) | 交流高圧電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011106 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| LAPS | Cancellation because of no payment of annual fees |