KR100982169B1 - 1차측 제어 파워 변환기들을 위한 스위칭 제어 회로 - Google Patents

1차측 제어 파워 변환기들을 위한 스위칭 제어 회로 Download PDF

Info

Publication number
KR100982169B1
KR100982169B1 KR1020087010387A KR20087010387A KR100982169B1 KR 100982169 B1 KR100982169 B1 KR 100982169B1 KR 1020087010387 A KR1020087010387 A KR 1020087010387A KR 20087010387 A KR20087010387 A KR 20087010387A KR 100982169 B1 KR100982169 B1 KR 100982169B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
current
switching
capacitor
Prior art date
Application number
KR1020087010387A
Other languages
English (en)
Other versions
KR20080066001A (ko
Inventor
타-융 양
구오-키앙 훙
젠-유 지. 린
추-칭 리
샤오-웨이 치우
Original Assignee
시스템 제너럴 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시스템 제너럴 코퍼레이션 filed Critical 시스템 제너럴 코퍼레이션
Publication of KR20080066001A publication Critical patent/KR20080066001A/ko
Application granted granted Critical
Publication of KR100982169B1 publication Critical patent/KR100982169B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters

Abstract

본 발명은 1차측 제어 파워 변환기용 스위칭 제어 회로를 개시한다. 전압-파형 검출기는 전압-피드백 신호 및 방전-시간 신호를 생성한다. 전류-파형 검출기는 1차측 스위칭 전류를 측정함에 의해 전류-파형 신호를 생성한다. 적분기는 방전시간으로 전류-파형 신호를 적분함에 의해 전류-피드백 신호를 생성한다. 적분기의 시상수는 스위칭 주파수와 상관되고, 따라서 전류-피드백 신호는 파워 변환기의 출력 전류에 비례한다. PWM 회로는 전압-루프 에러 증폭기 및 전류-루프 에러 증폭기의 출력들에 응답하여 스위칭 신호의 펄스 폭을 조절한다. 따라서 파워 변환기의 출력 전압 및 최대 출력 전류가 조절된다.

Description

1차측 제어 파워 변환기들을 위한 스위칭 제어 회로{SWITCHING CONTROL CIRCUIT FOR PRIMARY-SIDE CONTROLLED POWER CONVERTERS}
본 발명은 파워 변환기용 제어 회로에 관련되고, 더 상세하게는 스위칭 모드 파워 변환기들용 스위칭 제어 회로에 관련된다.
조절된 전압 및 전류를 제공하기 위해 다양한 파워 변환기들(power converters)이 널리 사용되어 왔다. 안정성을 위해, 오프-라인 파워 변환기가 그의 1차측(primary side)과 2차측(secondary side) 간의 전기적 절연을 제공하여야 한다. 제어 회로가 파워 변환기의 1차측에 구비될 때, 출력 전압과 출력 전류를 조절하기 위해 광커플러(optical-coupler) 및 2차측 레귤레이터가 요구된다. 본 발명의 목적은 광커플러 및 2차측 레귤레이터를 사용하지 않고 1차측에서 파워 변환기의 출력 전압과 출력 전류를 제어하기 위한 스위칭 제어 회로를 제공하는 것이다. 나아가, 스위칭 신호의 스위칭 주파수를 확산(spread)시키고 EMI(electric and magnetic interference)를 감소시키기 위해 주파수 호핑(frequency hopping)이 전개된다. 그러므로, 파워 변환기의 크기 및 비용이 효과적으로 감소될 수 있다.
1차측 제어 파워 변환기용 스위칭 제어 회로는 변압기(transformer)를 스위칭하기 위해 스위칭 장치를 포함한다. 스위칭 신호는 파워 변환기의 출력 전압 및 최대 출력 전류를 조절하기 위해 스위칭 장치를 구동한다. 제어기(controller)는 스위칭 신호의 오프-타임(off-time) 동안 변압기의 전압 신호 및 방전 시간을 샘플링하고, 스위칭 신호의 온-타임 동안 변압기의 전류 신호를 측정함에 의해 전압-피드백(voltage-feedback) 신호 및 전류-피드백(current-feedback) 신호를 생성하기 위해 변압기 및 전류-감지 장치(current-sense device)에 결합(couple)된다. 스위칭 신호는 전압-피드백 신호 및 전류-피드백 신호에 응답하여 생성된다.
제어기는 전압 신호를 다중-샘플링하고 전압-피드백 신호 및 방전-시간 신호를 생성하기 위해 전압-파형 검출기를 더 포함한다. 전압-파형 검출기는 전압 분배기(voltage divider)의 저항을 통해 변압기의 보조 권선(auxiliary winding)에 연결된다. 방전-시간 신호는 변압기의 방전 시간을 나타내며 2차측 스위칭 전류의 방전 시간을 나타낸다. 전류-파형 검출기는 전류 신호를 측정함에 의해 전류-파형 신호를 생성한다. 발진기(oscillator)는 스위칭 신호의 스위칭 주파수를 결정하기 위해 발진 신호를 생성한다. 적분기(integrator)는 방전 시간에 따라 전류-파형 신호를 적분함에 의해 전류-피드백 신호를 생성하기 위해 사용된다. 제1 연산 증폭기 및 제1 기준 전압은 전압-피드백 신호를 증폭하고 출력 전압 제어를 위한 루프 이득을 제공하기 위해 전압-루프 에러 증폭기(voltage-loop error amplifier)를 형성한다. 제2 연산 증폭기 및 제2 기준 전압은 전류-피드백 신호를 증폭하고 출력 전류 제어를 위한 루프 이득을 제공하기 위해 전류-루프 에러 증폭기(current-loop error amplifier)를 형성한다. PWM 회로는 전압-루프 에러 증폭기의 출력 및 전류-루프 에러 증폭기의 출력에 응답하여 스위칭 신호의 펄스 폭을 제어하기 위해 제1 비교기 및 제2 비교기와 연관된다. 프로그램가능 전류원(programmable current source)은 온도 보상을 위해 전압-파형 검출기의 입력에 연결된다. 프로그램가능 전류원은 제어기의 온도에 응답하여 프로그램가능 전류를 생성하고, 파워 변환기의 온도 편향(deviation)을 보상한다.
패턴 발생기는 디지털 패턴 코드를 생성한다. 제1 프로그램가능 커패시터는 디지털 패턴 코드에 응답하여 스위칭 주파수를 변조하기 위해 발진기 및 패턴 발생기에 결합된다. 스위칭 주파수의 스펙트럼은 확장되고, 그리하여 파워 변환기의 EMI는 감소된다. 제2 프로그램가능 커패시터는 적분기의 시상수를 스위칭 주파수와 상관시키기 위해 적분기 및 패턴 발생기에 결합된다. 따라서 전류-피드백 신호는 파워 변환기의 출력 전류에 비례한다. 제1 프로그램가능 커패시터 및 제2 프로그램가능 커패시터의 커패시턴스는 디지털 패턴 코드에 의해 제어된다.
앞에서의 일반적인 설명들 및 이후의 상세한 설명들은 예시적이고, 청구되는 바와 같은 본 발명에 대한 상세한 설명을 제공하도록 의도된다는 것이 이해되어져야 한다. 더 나아가 목적들 및 이점들은 이후의 설명 및 도면들을 참작함으로써 분명해질 것이다.
이후의 도면들은 본 발명에 대한 이해를 더 제공하기 위해 포함되었고, 본 명세서 내에 포함되어 본 명세서의 일부를 이룬다. 그러한 도면들은 본 발명의 실시예들을 설명하며, 상세한 설명과 함께, 본 발명의 원리들을 설명하도록 제공된 다.
도 1은 스위칭 제어 회로를 갖는 파워 변환기의 개략적 다이어그램을 보여준다.
도 2는 파워 변환기 및 스위칭 제어 회로의 키 파형들(key waveforms)을 보여준다.
도 3은 본 발명에 따른 제어기의 일 실시예를 보여준다.
도 4는 본 발명에 따른 전압-파형 검출기의 일 실시예를 보여준다.
도 5는 본 발명에 따른 발진기의 일 실시예를 보여준다.
도 6은 본 발명에 따른 전류-파형 검출기의 일 실시예를 보여준다.
도 7은 본 발명에 따른 적분기의 일 실시예를 보여준다.
도 8은 본 발명에 따른 PWM 회로의 일 실시예를 보여준다.
도 9는 본 발명에 따른 가산기(adder)의 일 실시예를 보여준다.
도 10은 본 발명에 따른 패턴 발생기의 일 실시예를 보여준다.
도 11은 본 발명에 따른 프로그램가능 커패시터의 일 실시예를 보여준다.
도 1은 파워 변환기를 보여준다. 파워 변환기는 보조 권선(NA), 1차 권선(NP), 2차 권선(NS)을 구비하는 변압기(10)를 포함한다. 1차 권선(NP)은 파워 변환기의 입력 전압(VIN)을 인가받는다. 파워 변환기의 출력 전압(VO) 및 출력 전류(IO)를 조절하고자, 제어기(70)는 스위칭 신호(VPWM)를 생성하고, 그러한 스위칭 신호는 변압기(10)를 스위칭하기 위해 트랜지스터(20)와 같은 스위칭 장치를 제어한다. 전류-감지 저항(30)은 전류-감지 장치로서 제공된다.
도 2는 도 1의 파워 변환기의 다양한 신호 파형들을 보여준다. 스위칭 신호(VPWM)가 논리-하이(logic-high)로 될 때, 1차측 스위칭 전류(IP)가 그에 따라 생성될 것이다. 1차측 스위칭 전류(IP)의 피크값(IP1)은 다음의 수학식에 의해 주어질 수 있다.
Figure 112008030940424-pct00001
여기서, LP는 변압기(10)의 1차 권선(NP)의 인덕턴스이고, TON은 스위칭 신호(VPWM)의 온-구간이다.
스위칭 신호(VPWM)가 논리-로우(logic-low)일 때, 변압기(10)에 저장된 에너지는 변압기(10)의 2차측으로 전달되고 정류기(40)를 통해 파워 변환기의 출력으로 전달될 것이다. 따라서, 2차측 스위칭 전류(IS)는 그에 따라 생성된다. 2차측 스위칭 전류(IS)의 피크값(IS1)은 다음의 수학식에 의해 표현될 수 있다.
Figure 112008030940424-pct00002
여기서 VO는 파워 변환기의 출력 전압이고, VF는 정류기(40)의 포워드 전압 강하(forward voltage drop)이며, LS는 변압기(10)의 2차 권선(NS)의 인덕턴스이며, TDS는 변압기(10)의 방전 시간이며, TDS는 2차측 스위칭 전류(IS)의 방전 시간이다.
한편, 전압 신호(VAUX )는 변압기(10)의 보조 권선(NA)에서 생성된다. 전압 신호(VAUX )의 전압 레벨(VAUX1)은 다음의 수학식으로 표현될 수 있다.
Figure 112008030940424-pct00003
여기서 TNA 및 TNS는 각각 보조 권선(NA)의 권수(winding turns) 및 변압기(10)의 2차 권선(NS)의 권수이다.
전압 신호(VAUX)는 2차측 스위칭 전류(IS)가 0으로 강하됨에 따라 감소하기 시작한다. 이는 또한 이 순간에 변압기(10)의 에너지가 완전히 릴리스된다는 것을 나타낸다. 그러므로, 도 2에 보여지는 바와 같이, 수학식 2에서의 방전 시간(TDS)은 스위칭 신호(VPWM)의 하강 에지로부터 전압 신호(VAUX)가 강하하기 시작하는 시점까지 측정될 수 있다. 2차측 스위칭 전류(IS)는 1차측 스위칭 전류(IP)와 변압기(10)의 권수에 의해 결정된다. 2차측 스위칭 전류(IS)는 다음의 수학식으로 표현될 수 있다.
Figure 112008030940424-pct00004
여기서, TNP는 변압기(10)의 1차 권선(NP)의 권수이다.
제어기(70)는 전력을 수신하기 위한 공급단(VCC) 및 접지단(GND)을 포함한다. 저항 50 및 저항 51은 전압 분배기를 형성하기 위해 직렬로 연결되며, 이는 변압기(10)의 보조 권선(NA)과 접지 기준 레벨 사이에 연결된다. 제어기(70)의 검출단(DET)은 저항 50 및 저항 51의 접속점에 연결된다. 검출단(DET)에서 생성된 전압 VDET는 다음의 수학식에 의해 주어진다.
Figure 112008030940424-pct00005
여기서 R50 및 R51은 각각 저항(50) 및 저항(51)의 저항값이다.
나아가 전압 신호(VAUX)는 제어기(70)에 전력을 공급하기 위해 정류기(60)를 통해 커패시터(65)를 충전시킨다. 전류-감지 저항(30)은 1차측 스위칭 전류(IP)를 전류 신호(VCS)로 변환하기 위해 트랜지스터(20)의 소오스에서 접지 기준 레벨 사이에 연결된다. 제어기(70)의 감지단(CS)은 전류 신호(VCS)의 검출을 위해 전류-감지 저항(30)에 연결된다.
제어기(70)의 출력단(OUT)은 변압기(10)를 스위칭하기 위해 스위칭 신호(VPWM)를 생성한다. 보상 네트워크는 전압-루프 주파수 보상을 위해 제어기(70)의 전압-보상단(COMV)에 연결된다. 보상 네트워크는 커패시터 31과 같은 접지 기준 레벨에 연결된 커패시터일 수 있다. 전류-루프 주파수 보상을 위하여 또 다른 보상 네트워크가 제어기(70)의 전류-보상단(COMI)에 연결된다. 보상 네트워크는 또한 커패시터 32와 같이 접지 기준 레벨에 연결된 커패시터일 수 있다.
도 3은 제어기(70)의 일 실시예를 보여준다. 전압-파형 검출기(100)는 전압 VDET을 다중-샘플링함으로써 전압-피드백 신호(VV) 및 방전-시간 신호(SDS)를 생성한다. 방전-시간 신호(SDS)는 2차측 스위칭 전류(IS)의 방전 시간(TDS)을 나타낸다. 전류-파형 검출기(300)는 전류 신호(VCS)를 측정함으로써 전류-파형 신호(VW)를 생성한다. 발진기(200)는 스위칭 신호(VPWM)의 스위칭 주파수를 결정하기 위해 발진 신호(PLS)를 생성한다. 적분기(400)는 방전-시간(TDS)에 따라 전류-파형 신호(VW)를 적분함에 의해 전류-피드백 신호(VI)를 생성한다. 연산 증폭기(71) 및 기준 전압(VREF1)은 전압-피드백 신호(VV)를 증폭하고 출력 전압 제어를 위한 루프 이득을 제공하기 위해 전압-루프 에러 증폭기를 형성한다. 연산 증폭기(72) 및 기준 전압(VREF2)은 피드백 신호(VI)를 증폭하고 출력 전류 제어를 위한 루프 이득을 제공하기 위해 전류-루프 에러 증폭기를 형성한다.
스위칭 회로(500)는 전압-루프 에러 증폭기 및 전류-루프 에러 증폭기의 출력에 응답하여 스위칭 신호(VPWM)의 펄스 폭을 제어하기 위해 비교기들(73 및 75)을 연관시킨다. 연산 증폭기들(71 및 72)은 둘 다 트랜스-컨덕턴스(trans-conductance) 출력을 갖는다. 연산 증폭기(71)의 출력은 전압-보상단(COMV) 및 비교기(73)의 양의 입력에 연결된다. 연산 증폭기(72)의 출력은 전류-보상단(COMI) 및 비교기(75)의 양의 입력에 연결된다. 비교기(73)의 음의 입력은 가산기(600)의 출력에 연결된다. 비교기(75)의 음의 입력은 발진기(200)로부터 생성되는 램프 신호(RMP)를 인가받는다.
가산기(600)는 전류 신호(VCS)를 램프 신호(RMP)와 더함으로써 슬로프 신호(VSLP)를 생성하고, 전압-루프를 위한 슬로프 보상을 이룬다. 비교기(74)의 양의 입력은 기준 전압(VREF3)을 인가받는다. 비교기(74)의 음의 입력은 싸이클별(cycle-by-cycle) 전류 제한을 달성하기 위해 감지단(CS)에 연결된다. NAND 게이트(79)의 세 개의 입력들은 각각 비교기들(73, 74 및 75)의 출력들에 연결된다. NAND 게이 트(79)의 출력은 리셋 신호(RST)를 생성한다. 리셋 신호는 스위칭 신호(VPWM)의 듀티 싸이클을 제어하기 위해 PWM 회로(500)에 인가된다.
전류 제어 루프는, 기준 전압(VREF2)에 응답하여 1차측 스위칭 전류(IP)의 크기를 제어하기 위해, 1차측 스위칭 전류(IP)의 검출로부터 스위칭 신호(VPWM)의 펄스 폭 변조까지 형성된다. 2차측 스위칭 전류(IS)는 수학식 4에서 보여지는 바와 같이 1차측 스위칭 전류(IP)의 비(ratio)이다. 도 2에서의 신호 파형들에 따르면, 파워 변환기의 출력 전류(IO)는 2차측 스위칭 전류(IS)의 평균이다. 그것은 다음의 수학식으로 표현될 수 있다.
Figure 112008030940424-pct00006
따라서, 파워 변환기의 출력 전류(IO)가 조절된다. 전류-파형 검출기(300)는 전류 신호(VCS)를 검출하고 전류-파형 신호(VW)를 생성한다. 나아가 적분기(400)는 방전 시간(TDS)에 따라 전류-파형 신호(VW)를 적분함으로써 전류-피드백 신호(VI)를 생성한다. 그리하여 전류-피드백 신호(VI)는 다음과 같이 설계된다.
Figure 112008030940424-pct00007
여기서, 전류-파형 신호(VW)는 다음과 같이 표현된다.
Figure 112008030940424-pct00008
여기서, TI는 적분기(400)의 시상수이다.
수학식 6 내지 8로부터, 전류-피드백 신호(VI)는 다음과 같이 다시 쓸 수 있음을 알 수 있다.
Figure 112008030940424-pct00009
전류-피드백 신호(VI)는 파워 변환기의 출력 전류(IO)에 비례한다는 것을 알 수 있다. 전류-피드백 신호(VI)는 출력 전류(IO)가 증가함에 따라 증가된다. 전류-피드백 신호(VI)의 최대값은 전류 제어 루프의 조절을 통해 기준 전압(VREF2)의 값으로 제한된다. 전류 제어 루프의 피드백 제어하에서, 최대 출력 전류(IO ( max ))는 다음 과 같이 주어진다.
Figure 112008030940424-pct00010
여기서, K는 TI/T과 항상 동일하고, GA는 전류-루프 에러 증폭기의 이득이고, GSW는 스위칭 회로의 이득이다.
전류 제어 루프의 루프 이득이 높을 때(GA x GSW >> 1), 최대 출력 전류(IO( max ))는 다음과 같이 간단히 정의될 수 있다.
Figure 112008030940424-pct00011
따라서 파워 변환기의 최대 출력 전류(IO ( max ))는 기준 전압(VREF2)에 응답하여 일정 전류로 조절될 수 있다.
또한, 전압 제어 루프는 전압 신호(VAUX) 샘플링으로부터 스위칭 신호(VPWM)의 펄스 폭 변조까지 형성되고, 기준 전압(VREF1)에 응답하여 전압 신호(VAUX)의 크기를 제어한다. 전압 신호(VAUX)는 수학식 3에 보여지는 바와 같이 출력 전압(VO)의 비이 다. 나아가 전압 신호(VAUX)는 수학식 5에서 보여지는 바와 같이 전압 VDET로 감쇠된다. 전압-파형 검출기(100)는 전압 VDET를 다중-샘플링함으로써 전압-피드백 신호(VV)를 생성한다. 전압-피드백 신호(VV)의 값은 전압 제어 루프의 조절을 통해 기준 전압(VREF1)의 값에 응답하여 제어된다. 전압-루프 에러 증폭기 및 스위칭 회로는 전압 제어 루프를 위해 루프 이득을 제공한다. 그러므로 출력 전압(VO)은 다음과 같이 간단히 정의될 수 있다.
Figure 112008030940424-pct00012
전압 신호(VAUX)는 전압-파형 검출기(100)에 의해 다중-샘플링된다. 전압은, 2차측 스위칭 전류(IS)가 0으로 강하하기 전에 즉시 샘플링되고 측정된다. 그러므로, 2차측 스위칭 전류(IS)의 변화는 정류기(40)의 포워드 전압 강하(VF)의 값에 영향을 미치지 않는다. 그러나, 정류기(40)의 전압 강하(VF)는 온도가 변할 때 변한다. 프로그램가능 전류원(80)은 온도 보상을 위해 전압-파형 검출기(100)의 입력에 연결된다. 프로그램가능 전류원(80)은 제어기(70)의 온도에 응답하여 프로그램가능 전류(IT)를 생성한다. 프로그램가능 전류(IT)는 정류기(40)의 포워드 전압 강하(VF) 의 온도 변화를 보상하기 위해 전압 VT를 생성하도록 저항들(50, 51)을 연관시킨다.
Figure 112008030940424-pct00013
수학식 12 및 13을 참조하면, 저항값들(R50 및 R51)의 비가 출력 전압(VO)을 결정한다는 것을 알 수 있다. 저항들의 저항값(R50 및 R51)은 정류기(40)의 전압 강하(VF)를 보상하기 위해 온도 계수를 결정한다. 프로그램가능 전류원(80)에 근거하여, 수학식 12는 다음과 같이 다시 쓸 수 있다.
Figure 112008030940424-pct00014
나아가, 파워 변환기의 EMI를 감소시키기 위한 주파수 호핑을 생성하고자, 패턴 발생기(900)는 디지털 패턴 코드(PN ‥P1)를 생성한다. 제1 프로그램가능 커패시터(910)는 디지털 패턴 코드(PN‥P1)에 응답하여 스위칭 신호(VPWM)의 스위칭 주파수를 변조하기 위해 발진기(200) 및 패턴 발생기(900)에 결합된다. 제2 프로그램가능 커패시터(930)는 적분기(400)의 시상수(TI)를 스위칭 주파수와 상관시키기 위해 적분기(400)와 패턴 발생기(900)에 결합된다. 제1 프로그램가능 커패시터(910) 및 제2 프로그램가능 커패시터(930)의 커패시턴스는 디지털 패턴 코드(PN ‥P1)에 의해 제어된다.
도 10은 본 발명에 따른 패턴 발생기(900)의 일 실시예를 보여준다. 클럭 발생기(951)는 클럭 신호(CK)를 생성한다. 복수의 레지스터들(971, 972 ‥ 975) 및 XOR 게이트(952)는 클럭 신호(CK)에 응답하여 선형 코드를 생성하기 위해 선형 시프트 레지스터를 형성한다. XOR 게이트(952)의 입력들은 선형 시프트 레지스터의 다항식들(polynomials)을 결정하고 선형 시프트 레지스터의 출력을 결정한다. 디지털 패턴 코드(PN‥P1)는 어플리케이션을 최적화하기 위해 선형 코드의 일부로부터 얻어질 수 있다.
도 4는 본 발명에 따른 전압-파형 검출기(100)의 일 실시예를 보여준다. 샘플-펄스 발생기(190)는 다중-샘플링 동작을 위한 샘플-펄스 신호를 생성한다. 문턱 전압(156)은 레벨-시프트 신호(level-shift signal)를 생성하기 위해 전압 신호(VAUX)에 더해진다. 제1 신호 발생기는 제1 샘플 신호(VSP1) 및 제2 샘플 신호(VSP2)를 생성하기 위해 D 플립-플롭(171), 두 개의 AND 게이트들(165, 166)을 포함한다. 제2 신호 발생기는 방전-시간 신호(SDS)를 생성하기 위해 D 플립-플롭(170), NAND 게이트(163), AND 게이트(164) 및 비교기(155)를 포함한다. 시간-지연 회로는, 스위칭 신호(VPWM)가 디스에이블됨에 따라 지연 시간(Td)을 생성하기 위해, 인버터(162), 전류원(180), 트랜지스터(181) 및 커패시터(182)를 포함한다. 인버 터(161)의 입력은 스위칭 신호(VPWM)를 인가받는다. 인버터(161)의 출력은 인버터(162)의 입력, AND 게이트(164)의 제1 입력 및 D 플립-플롭(170)의 클럭-입력에 연결된다. 인버터(162)의 출력은 트랜지스터(181)를 턴온/턴오프한다. 커패시터(182)는 트랜지스터(181)와 병렬로 연결된다. 전류원(180)은 커패시터(182)를 충전시키기 위해 인가된다. 따라서, 전류원(180)의 전류 및 커패시터(182)의 커패시턴스는 시간-지연 회로의 지연 시간(Td)을 결정한다. 커패시터(182)는 시간-지연 회로의 출력이다. D 플립-플롭(170)의 D-입력은 공급 전압(VCC)에 의해 높게 풀링(pulling)된다. D 플립-플롭(170)의 출력은 AND 게이트(164)의 제2 입력에 연결된다. AND 게이트(164)는 방전-시간 신호(SDS)를 출력한다. 그리하여 방전-시간 신호(SDS)는 스위칭 신호(VPWM)가 디스에이블될 때 인에이블된다. NAND 게이트(163)의 출력은 D 플립-플롭(170)의 리셋-입력에 연결된다. NAND 게이트(163)의 입력들은 시간-지연 회로의 출력 및 비교기(155)의 출력에 연결된다. 비교기(155)의 음의 입력은 레벨-시프트 신호를 인가받는다. 비교기(155)의 양의 입력은 전압-피드백 신호(VV)를 인가받는다. 그러므로, 지연 시간(Td) 이후에, 방전-시간 신호(SDS)는, 레벨-시프트 신호가 전압-피드백 신호(VV)보다 더 낮을 때, 디스에이블될 수 있다. 또한, 방전-시간 신호(SDS)는, 스위칭 신호(VPWM)가 인에이블되는 동안 디스에이블될 수 있다.
샘플-펄스 신호는 D 플립-플롭(171)의 클럭-입력 및 AND 게이트들(165 및 166)의 제3 입력들에 인가된다. D 플립-플롭(171)의 D-입력 및 반전 출력은 2분 카운터(divided-by-two counter)를 형성하기 위해 함께 연결된다. D 플립-플롭(171)의 출력 및 반전 출력은 각기 AND 게이트들(165 및 166)의 제2 입력들에 연결된다. AND 게이트들(165 및 166)의 제1 입력들은 둘 다 방전-시간 신호(SDS)를 인가받는다. AND 게이트들(165 및 166)의 제4 입력들은 시간-지연 회로의 출력에 연결된다. 그러므로 제1 샘플 신호(VSP1) 및 제2 샘플 신호(VSP2)는 샘플-펄스 신호에 응답하여 생성된다. 또한, 제1 샘플 신호(VSP1) 및 제2 샘플 신호(VSP2)는 방전-시간 신호(SDS)의 인에이블 구간 동안 교대로 생성된다. 그러나, 제1 샘플 신호(VSP1) 및 제2 샘플 신호(VSP2)를 금지하기 위해 방전-시간 신호(SDS)의 시작시에 지연 시간(Td)이 들어간다. 그리하여, 제1 샘플 신호(VSP1) 및 제2 샘플 신호(VSP2)는 지연 시간(Td)의 구간 동안 디스에이블된다.
제1 샘플 신호(VSP1) 및 제2 샘플 신호(VSP2)는 검출단(DET) 및 분배기를 통해 전압 신호(VAUX)를 교대로 샘플링하기 위해 사용된다. 제1 샘플 신호(VSP1) 및 제2 샘플 신호(VSP2)는 커패시터(110) 및 커패시터(111)에 각각 걸리는 제1 홀드 전압 및 제2 홀드 전압을 얻기 위해 스위치(121) 및 스위치(122)를 제어한다. 스위치(123)는 커패시터(110)를 방전시키기 위해 커패시터(110)에 병렬로 연결된다. 스위치(124)는 커패시터(111)를 방전시키기 위해 커패시터(111)에 병렬로 연결된다. 버 퍼 증폭기는 홀드 전압을 생성하기 위해, 연산 증폭기들(150 및 151), 다이오드들(130, 131), 및 전류원(135)을 포함한다. 연산 증폭기들(150 및 151)의 양의 입력들은 커패시터(110) 및 커패시터(111)에 각각 연결된다. 연산 증폭기들(150 및 151)의 음의 입력들은 버퍼 증폭기의 출력에 연결된다. 다이오드(130)는 연산 증폭기(150)의 출력과 버퍼 증폭기의 출력 사이에 연결된다. 다이오드(131)는 연산 증폭기(151)의 출력과 버퍼 증폭기의 출력 사이에 연결된다. 그리하여 홀드 전압은 제1 홀드 전압 및 제2 홀드 전압 중의 더 높은 전압으로부터 얻어진다. 전류원(135)은 터미네이션(termination)을 위해 사용된다. 스위치(125)는 전압-피드백 신호(VV)를 생성하기 위해 커패시터(115)에 대해 홀드 전압을 주기적으로 유도한다. 스위치(125)는 발진 신호(PLS)에 의해 턴온/턴오프된다. 제1 샘플 신호(VSP1) 및 제2 샘플 신호(VSP2)는 지연 시간(Td) 이후에 제1 홀드 전압 및 제2 홀드 전압을 생성하기 시작하고, 전압 신호(VAUX)의 스파이크 간섭(spike interference)을 제거한다. 전압 신호(VAUX)의 스파이크는 스위칭 신호(VPWM)가 디스에이블되고 트랜지스터(20)가 턴오프될 때 생성될 것이다.
전압 신호(VAUX)는 2차측 스위칭 전류(IS)가 0으로 강하될 때 감소하기 시작하고, 방전-시간 신호(SDS)를 디스에이블하기 위해 비교기(155)에 의해 검출된다. 그러므로 방전-시간 신호(SDS)의 펄스 폭은 2차측 스위칭 전류(IS)의 방전 시간(TDS) 에 상관된다. 제1 샘플 신호(VSP1) 및 제2 샘플 신호(VSP2)가 디스에이블되는 동안, 방전-시간 신호(SDS)가 디스에이블됨에 따라 다중-샘플링 동작은 멈춰진다. 그 순간, 버퍼 증폭기의 출력에서 생성된 홀드 전압은 엔드(end) 전압을 나타낸다. 따라서 엔드 전압은 2차측 스위칭 전류(IS)가 0으로 강하되기 바로 전에 샘플링되는 전압 신호(VAUX)와 상관된다. 홀드 전압은 제1 홀드 전압 및 제2 홀드 전압 중의 더 높은 전압으로부터 얻어지며, 전압 신호(VAUX)가 감소하기 시작할 때 샘플링되는 전압을 무시할 것이다.
도 5는 본 발명에 따른 발진기(200)의 일 실시예를 보여준다. 연산 증폭기(201), 저항(210) 및 트랜지스터(250)는 제1 V-I 변환기를 이룬다. 제1 V-I 변환기는 기준 전압(VREF)에 응답하여 기준 전류(I250)를 생성한다. 251, 252, 253, 254, 255 및 259와 같은 복수의 트랜지스터들은 기준 전류(I250)에 응답하여 발진기 충전 전류(I253) 및 발진기 방전 전류(I255)를 생성하기 위한 전류 미러들을 형성한다. 트랜지스터(253)의 드레인은 발진기 충전 전류(I253)를 생성한다. 트랜지스터(255)의 드레인은 발진기 충전 전류(I255)를 생성한다. 스위치(230)는 트랜지스터(253)의 드레인과 커패시터(215) 사이에 연결된다. 스위치(231)는 트랜지스터(255)의 드레인과 커패시터(215) 사이에 연결된다. 램프 신호(RMP)는 커패시터(215)의 양단에서 얻어진다. 비교기(205)는 커패시터(215)에 연결된 양의 입력을 갖는다. 비교 기(205)는 발진 신호(PLS)를 출력한다. 발진 신호(PLS)는 스위칭 주파수를 결정한다. 스위치(232)의 제1 단은 높은 문턱 전압(VH)을 인가받는다. 스위치(233)의 제1 단은 낮은 문턱 전압(VL)을 인가받는다. 스위치(232)의 제2 단 및 스위치(233)의 제2 단은 둘 다 비교기(205)의 음의 입력에 연결된다. 인버터(260)의 입력은 반전 발진 신호(/PLS)를 생성하기 위해 비교기(205)의 출력에 연결된다. 발진 신호(PLS)는 스위치(231) 및 스위치(233)를 턴온/턴오프한다. 반전 펄스 신호(/PLS)는 스위치(230) 및 스위치(232)를 턴온/턴오프한다. 도 3에서 보여지는 바와 같은 제1 프로그램가능 커패시터(910)는 디지털 패턴((PN ‥P1)에 응답하여 스위칭 주파수를 변조하기 위해 커패시터(215)와 병렬로 연결된다. 저항(210)의 저항값(R210), 커패시터(215)의 커패시턴스(C215) 및 제1 프로그램가능 커패시터(910)의 커패시턴스(C910)는 다음의 식에서 보여지는 바와 같은 스위칭 주파수의 스위칭 주기(T)를 결정한다. 스위칭 주기(T)는 다음의 식으로 주어진다.
Figure 112008030940424-pct00015
여기서, VOSC = VH - VL 이다.
제1 프로그램가능 커패시터(910)의 커패시턴스(C910)는 디지털 패턴 코드(PN ‥P1)의 변화에 응답하여 변한다.
도 6은 본 발명에 따른 전류-파형 검출기(300)의 일 실시예를 보여준다. 피크 검출기는 비교기(310), 전류원(320), 스위치들(330, 340), 커패시터(361)를 포함한다. 전류 신호(VCS)의 피크 값은 피크-전류 신호를 생성하기 위해 샘플링된다. 비교기(310)의 양의 입력은 전류 신호(VCS)를 인가받는다. 비교기(310)의 음의 입력은 커패시터(361)에 연결된다. 스위치(330)는 전류원(320)과 커패시터(361) 사이에 연결된다. 비교기(310)의 출력은 스위치(330)를 턴온/턴오프한다. 스위치(340)는 커패시터(361)를 방전시키기 위해 커패시터(361)와 병렬로 연결된다. 스위치(350)는 전류-파형 신호(VW)를 생성하기 위해 커패시터(362)에 피크-전류 신호를 주기적으로 유도한다. 스위치(350)는 발진 신호(PLS)에 의해 턴온/턴오프된다.
도 7은 본 발명에 따른 적분기(400)의 일 실시예를 보여준다. 제2 V-I 변환기는 연산 증폭기(410), 저항(450) 및 트랜지스터들(420, 421, 및 422)을 포함한다. 연산 증폭기(410)의 양의 입력은 전류-파형 신호(VW)를 인가받는다. 연산 증폭기(410)의 음의 입력은 저항(450)에 연결된다. 연산 증폭기(410)의 출력은 트랜지스터(420)의 게이트를 구동한다. 트랜지스터(420)의 소오스는 저항(450)에 결합된다. 제2 V-I 변환기는 전류-파형 신호(VW)에 응답하여 트랜지스터(420)의 드레인을 통해 전류(I420)를 생성한다. 트랜지스터들(421 및 422)은 2:1 비를 갖는 전류 미러를 형성한다. 그러한 전류 미러는 트랜지스터(422)의 드레인을 통해 프로그램가능 충전 전류(IPRG)를 생성하기 위해 전류(I420)에 의해 구동된다. 프로그램가능 충전 전류(IPRG)는 다음의 식으로 표현될 수 있다.
Figure 112008030940424-pct00016
여기서, R450는 저항(450)의 저항값이다.
커패시터(471)는 적분 신호(integrated signal)를 생성하기 위해 사용된다. 스위치(460)는 트랜지스터(422)의 드레인 및 커패시터(471) 사이에 연결된다. 스위치(460)는 방전-시간 신호(SDS)에 의해 턴온/턴오프된다. 스위치(462)는 커패시터(471)를 방전시키기 위해 커패시터(471)와 병렬로 연결된다.
도 3에서 보여지는 바와 같이 제2 프로그램가능 커패시터(930)는 적분기(400)의 시상수(TI)를 스위칭 주파수와 상관시키기 위해 적분기(400)의 CX 단에서 커패시터(471)와 병렬로 연결된다. 제2 프로그램가능 커패시터(930)의 커패시턴스(C930)는 디지털 패턴 코드(PN ‥P1)의 변화에 응답하여 변한다. 스위치(461)는 전류-피드백 신호(VI)를 생성하기 위해 커패시터(472)에 대해 적분 신호를 주기적으로 유도한다. 스위치(461)는 발진 신호(PLS)에 의해 턴온/턴오프된다. 따라서, 전류-피드백 신호(VI)가 커패시터(472)의 양단에서 얻어진다.
Figure 112008030940424-pct00017
수학식 4 내지 7에 따라, 전류-피드백 신호(VI)는 파워 변환기의 출력 전류(IO)와 2차측 스위칭 전류(IS)에 상관된다. 그리하여, 수학식 9는 다음의 식으로 다시 쓸 수 있다.
Figure 112008030940424-pct00018
여기서, m은 다음의 수학식으로 결정되는 상수이다.
Figure 112008030940424-pct00019
저항(450)의 저항값(R450)은 저항(210)의 저항값(R210)과 상관된다. 커패시터(471)의 커패시턴스(C471) 및 커패시터(930)의 커패시턴스(C930)는 커패시터(215)의 커패시턴스(C215) 및 커패시터(910)의 커패시턴스(C910)와 상관된다. 그러므로, 전류-피드백 신호(VI)는 파워 변환기의 출력 전류(IO)에 비례한다.
도 8은 본 발명에 따른 PWM 회로(500)의 개략적 다이어그램을 보여준다. PWM 회로(500)는 NAND 게이트(511), D 플립-플롭(515), AND 게이트(519), 블랭킹 회로(blanking circuit)(520) 및 인버터들(512, 518)을 포함한다. D 플립-플롭(515)의 D-입력은 공급 전압(VCC)에 의해 높게 풀링된다. 발진 신호(PLS)는 인버터(512)의 입력을 구동한다. 인버터(512)의 출력은 스위칭 신호(VPWM)를 인에이블하기 위해 D 플립-플롭(515)의 클럭-입력에 연결된다. D 플립-플롭(515)의 출력은 AND 게이트(519)의 제1 입력에 연결된다. AND 게이트(519)의 제2 입력은 인버터(512)의 출력에 결합된다. AND 게이트(519)는 스위칭 신호(VPWM)를 출력한다. D 플립-플롭(515)의 리셋-입력은 NAND 게이트(511)의 출력에 의해 구동된다. NAND 게이트(511)의 제1 입력은 스위칭 신호(VPWM)를 싸이클별로 디스에이블하기 위해 리셋 신호(RST)를 인가받는다. NAND 게이트(511)의 제2 입력은 스위칭 신호(VPWM)가 인에이블될 때 스위칭 신호(VPWM)의 최소 온-타임을 보장하기 위해 블랭킹 회로(520)의 출력에 연결된다. 스위칭 신호(VPWM)의 최소 온-타임은 방전 시간(TDS)의 최소값을 보장하고, 전압-파형 검출기(100)에서 샘플링 전압 신호(VAUX)를 위하여 적절한 다중-샘플링 동작을 보장한다. 방전 시간(TDS)은 스위칭 신호(VPWM)의 온-구간에 관련된다. 수학식 1, 2, 4 및 수학식 20에 의해 주어지는 제2 인덕턴스(LS)를 참조하면, 방전-시간(TDS)은 다음의 수학식 21로 표현될 수 있다.
Figure 112008030940424-pct00020
Figure 112008030940424-pct00021
여기서 TON은 스위칭 신호(VPWM)의 온-타임이다.
블랭킹 회로(520)의 입력은 스위칭 신호(VPWM)를 인가받는다. 스위칭 신호(VPWM)가 인에이블될 때, D 플립-플롭(515)의 리셋을 금지하기 위해 블랭킹 회로(520)는 블랭킹 신호(VBLK)를 생성한다. 블랭킹 회로(520)는 NAND 게이트(523), 전류원(525), 커패시터(527), 트랜지스터(526) 및 인버터들(521, 522)을 포함한다. 스위칭 신호(VPWM)는 인버터(521)의 입력과 NAND 게이트(523)의 제1 입력에 공급된다. 전류원(525)은 커패시터(527)를 충전시키기 위해 인가된다. 커패시터(527)는 트랜지스터(526)의 드레인과 소오스 사이에 연결된다. 인버터(521)의 출력은 트랜지스터(526)를 턴온/턴오프한다. 인버터(522)의 입력은 커패시터(527)에 결합된다. 인버터(522)의 출력은 NAND 게이트(523)의 제2 입력에 연결된다. NAND 게이트(523)의 출력은 블랭킹 신호(VBLK)를 생성한다. 전류원(525)의 전류 및 커패시터(527)의 커패시턴스는 블랭킹 신호(VBLK)의 펄스 폭을 결정한다. 인버터(518)의 입력은 NAND 게이트(523)의 출력에 연결된다. 인버터(518)의 출력은 스위치들(123, 124, 340 및 462)을 턴온/턴오프하기 위해 클리어 신호(CLR)를 생성한다.
도 9는 본 발명에 따른 가산기(600)의 개략적인 다이어그램을 보여준다. 연산 증폭기(610), 트랜지스터들(620, 621, 622) 및 저항(650)은 램프 신호(RMP)에 응답하여 전류(I622)를 생성하기 위해 제3 V-I 변환기를 형성한다. 연산 증폭기(611)의 양의 입력은 전류 신호(VCS)를 인가받는다. 연산 증폭기(611)의 음의 입력 및 출력은 연산 증폭기(611)를 버퍼로 구성하기 위해 함께 연결된다. 트랜지스터(622)의 드레인은 저항(651)을 통하여 연산 증폭기(611)의 출력에 연결된다. 슬로프 신호(VSLP)는 트랜지스터(622)의 드레인에서 생성된다. 그러므로 슬로프 신호(VSLP)는 램프 신호(RMP)와 전류 신호(VCS)에 상관된다.
도 11은 제1 프로그램가능 커패시터(910) 및 제2 프로그램가능 커패시터(930)와 같은 프로그램가능 커패시터의 일 실시예를 보여준다. 프로그램가능 커패시터는 서로간에 병렬로 연결된 스위칭-커패시터 세트들을 포함한다. 스위칭-커패시터 세트들은 각각 커패시터들(C1, C2,‥, CN) 및 스위치들(S1, S2,‥,SN)에 의해 형성된다. 스위치(S1) 및 커패시터(C1)는 직렬로 연결된다. 스위치(S2) 및 커패시터(C2)는 직렬로 연결된다. 스위치(SN) 및 커패시터(CN)는 직렬로 연결된다. 디지털 패턴 코드(PN‥P1)는 스위치들(S1, S2,‥,SN)을 제어한다. 그러므로, 프로그램가능 커패시터의 커패시턴스가 변화될 수 있다.
본 발명의 범위 또는 사상을 벗어남이 없이 본 발명의 구조에 대해 다양한 개조들 및 변경들이 수행될 수 있다는 것은 당해 기술 분야에서 숙련된 자에게는 분명할 것이다. 이러한 점에 비추어 볼 때, 그들이 다음의 청구범위들의 범위 및 그들의 균등물들 내에 들어오는 한, 본 발명은 이러한 발명의 개조들 및 변경들을 커버하는 것으로 의도된다.

Claims (17)

1차측 제어 파워 변환기를 위한 스위칭 제어 회로에 있어서:
변압기를 스위칭하기 위한 스위칭 장치를 포함하며, 상기 변압기는 파워 변환기의 입력 전압을 인가받으며;
파워 변환기의 최대 출력 전류 및 출력 전압을 조절하기 위해 상기 스위칭 장치를 제어하는 스위칭 신호;
상기 스위칭 신호의 오프-타임동안 상기 변압기의 전압 신호 및 방전 시간을 샘플링하고, 상기 스위칭 신호의 온-타임동안 상기 변압기의 전류 신호를 측정함에 의해, 전압-피드백 신호 및 전류-피드백 신호를 생성하기 위해 상기 변압기 및 전류-감지 장치에 결합된 제어기로서, 상기 스위칭 신호는 상기 전압-피드백 신호 및 상기 전류-피드백 신호에 응답하여 생성되는 상기 제어기; 및
상기 변압기의 보조 권선(auxiliary winding)으로부터 상기 전압 신호를 다중-샘플링함에 의해 상기 전압-피드백 신호 및 방전-시간 신호를 생성하는, 상기 변압기에 결합된 전압-파형 검출기로서, 상기 방전-시간 신호는 상기 변압기의 상기 방전 시간을 나타내는 상기 전압-파형 검출기를 포함하고,
상기 제어기는:
상기 전류 신호를 측정함에 의해 전류-파형 신호를 생성하기 위해 상기 전류-감지 장치에 결합된 전류-파형 검출기를 포함하며, 상기 전류 신호는 상기 변압기의 1차측 스위칭 전류에 응답하여 생성되며;
상기 방전 시간에 따라 상기 전류-파형 신호를 적분함에 의해 상기 전류-피드백 신호를 생성하기 위한 적분기;
상기 스위칭 신호의 스위칭 주파수를 결정하기 위해 발진 신호를 생성하기 위한 발진기;
상기 전압-피드백 신호 및 상기 전류-피드백 신호 각각을 증폭하기 위한, 전압-루프 에러 증폭기 및 전류-루프 에러 증폭기; 및
상기 전압-루프 에러 증폭기의 출력 및 상기 전류-루프 에러 증폭기의 출력에 응답하여 상기 스위칭 신호를 생성하기 위한 PWM 회로를 포함하는 것을 특징으로 하는 스위칭 제어 회로.
삭제
청구항 1에 있어서,
상기 제어기는:
온도 보상을 위해 상기 전압-파형 검출기의 입력에 연결된 프로그램가능 전류원을 더 포함하며, 상기 프로그램 가능 전류원은 상기 제어기의 온도에 응답하여 프로그램가능 전류를 생성하는 것을 특징으로 하는 스위칭 제어 회로.
청구항 1에 있어서,
상기 제어기는:
디지털 패턴 코드를 생성하기 위한 패턴 발생기;
상기 디지털 패턴 코드에 응답하여 상기 스위칭 주파수를 변조하기 위해 상기 발진기 및 상기 패턴 발생기에 결합된 제1 프로그램가능 커패시터; 및
상기 적분기의 시상수를 상기 스위칭 주파수와 상관시키기 위해 상기 적분기 및 상기 패턴 발생기에 결합된 제2 프로그램가능 커패시터를 더 포함하며, 상기 제1 프로그램가능 커패시터 및 상기 제2 프로그램가능 커패시터의 커패시턴스는 상기 디지털 패턴 코드에 의해 제어되는 것을 특징으로 하는 스위칭 제어 회로.
청구항 1에 있어서,
상기 적분기의 시상수는 상기 스위칭 신호의 스위칭 주기와 상관되는 것을 특징으로 하는 스위칭 제어 회로.
청구항 1에 있어서,
상기 전압-파형 검출기는:
샘플-펄스 신호를 생성하기 위한 샘플-펄스 발생기;
문턱 전압을 포함하며, 상기 문턱 전압은 레벨-시프트 신호를 생성하기 위해 상기 전압 신호를 더하며;
제1 커패시터 및 제2 커패시터;
제1 샘플 신호 및 제2 샘플 신호를 생성하기 위한 제1 신호 발생기를 포함하며, 상기 제1 샘플 신호 및 상기 제2 샘플 신호는 상기 전압 신호를 교대로 샘플링하기 위해 사용되며, 제1 홀드 전압 및 제2 홀드 전압은 각각 상기 제1 커패시터 및 상기 제2 커패시터에 걸려 유지되며, 상기 제1 샘플 신호 및 상기 제2 샘플 신호는 상기 방전-시간 신호의 인에이블 구간동안 상기 샘플-펄스 신호에 응답하여 교대로 생성되며, 상기 지연 시간은 상기 방전-시간 신호의 시작시에 들어가며, 상기 제1 샘플 신호 및 상기 제2 샘플 신호는 상기 지연 시간의 구간동안 디스에이블되며;
상기 제1 홀드 전압 및 상기 제2 홀드 전압 중의 더 높은 전압으로부터 홀드 신호를 생성하는 버퍼 증폭기;
상기 홀드 신호를 샘플링함에 의해 상기 전압-피드백 신호를 생성하기 위한 제1 출력 커패시터; 및
상기 방전-시간 신호를 생성하기 위한 제2 신호 생성기를 포함하며, 상기 방전-시간 신호는 상기 스위칭 신호가 디스에이블될 때 인에이블되며, 상기 지연 시간 이후에 상기 방전-시간 신호는 상기 레벨-시프트 신호가 상기 전압-피드백 신호보다 더 낮을 때 디스에이블될 수 있으며, 상기 방전-시간 신호는 또한 상기 스위칭 신호가 인에이블되는 동안 디스에이블될 수 있는 것을 특징으로 하는 스위칭 제어 회로.
청구항 1에 있어서,
상기 전압-파형 검출기는 상기 전압-피드백 신호를 생성하기 위해 엔드 전압(end voltage)을 생성하도록 상기 전압 신호를 다중-샘플링하며, 상기 엔드 전압은 상기 변압기의 2차측 스위칭 전류가 0으로 강하하기 전에 즉시 샘플링되고 측정되는 것을 특징으로 하는 스위칭 제어 회로.
청구항 4에 있어서,
상기 패턴 발생기는:
클럭 신호를 생성하기 위한 클럭 발생기; 및
상기 클럭 신호에 응답하여 상기 디지털 패턴 코드를 생성하기 위한 선형-시프트 레지스터를 포함하는 것을 특징으로 하는 스위칭 제어 회로.
청구항 4에 있어서,
상기 발진기는:
발진기 충전 전류 및 발진기 방전 전류를 생성하기 위한 제1 V-I 변환기를 포함하며, 상기 제1 V-I 변환기는 발진 연산 증폭기, 발진 저항 및 발진 트랜지스터들을 포함하며;
상기 제1 프로그램가능 커패시터와 병렬로 연결된 발진 커패시터;
제1 발진 스위치를 포함하며, 상기 제1 발진 스위치의 제1 단은 상기 발진기 충전 전류를 인가받고 상기 제1 발진 스위치의 제2 단은 상기 발진 커패시터에 연결되며;
제2 발진 스위치를 포함하며, 상기 제2 발진 스위치의 제1 단은 상기 발진 커패시터에 연결되며 상기 제2 발진 스위치의 제2 단은 상기 발진기 방전 전류에 의해 구동되며;
상기 발진 커패시터에 연결된 양의 입력을 갖는 발진 비교기를 포함하며, 상기 발진 비교기는 상기 발진 신호를 생성하며;
높은 문턱 전압을 인가받는 제1 단 및 상기 발진 비교기의 음의 입력에 연결된 제2 단을 갖는 제3 발진 스위치;
낮은 문턱 전압을 인가받는 제1 단 및 상기 발진 비교기의 상기 음의 입력에 연결된 제2 단을 갖는 제4 발진 스위치; 및
반전 발진 신호를 생성하기 위해 상기 발진 비교기의 출력에 연결된 입력을 갖는 발진 인버터를 포함하며, 상기 발진 신호는 상기 제2 발진 스위치 및 상기 제4 발진 스위치를 턴온/턴오프하며, 상기 반전 발진 신호는 상기 제1 발진 스위치 및 상기 제3 발진 스위치를 턴온/턴오프하고,
상기 높은 문턱 전압의 전압 값은 상기 낮은 문턱 전압의 전압 값보다 높은 것을 특징으로 하는 스위칭 제어 회로.
청구항 9에 있어서,
상기 발진 커패시터는 상기 제1 프로그램가능 커패시터에 병렬로 연결되며, 상기 제1 프로그램가능 커패시터는 발진 스위칭 커패시터들을 포함하며, 상기 발진 스위칭 커패시터들은 상기 디지털 패턴 코드에 의해 턴온/턴오프되는 것을 특징으로 하는 스위칭 제어 회로.
청구항 1에 있어서,
상기 전류-파형 검출기는:
상기 전류 신호의 피크 값을 측정함에 의해 피크-전류 신호를 생성하기 위한 피크 검출기;
상기 피크-전류 신호를 유지하기 위한 제3 커패시터;
상기 전류-파형 신호를 생성하기 위한 제2 출력 커패시터; 및
상기 제2 출력 커패시터에 상기 피크-전류 신호를 유도하기 위한 스위치를 포함하며, 상기 스위치는 상기 발진 신호에 의해 턴온/턴오프되는 것을 특징으로 하는 스위칭 제어 회로.
청구항 1에 있어서,
상기 적분기는:
타이밍 연산 증폭기, 타이밍 저항 및 타이밍 트랜지스터들에 의해 형성된 제2 V-I 변환기를 포함하며, 상기 제2 V-I 변환기는 상기 전류-파형 신호에 응답하여 프로그램가능 충전 전류를 생성하며;
적분 신호를 생성하기 위해, 상기 제2 프로그램가능 커패시터와 병렬로 연결된 타이밍 커패시터;
제1 스위치를 포함하며, 상기 제1 스위치의 제1 단은 상기 프로그램가능 충전 전류를 인가받으며 상기 제1 스위치의 제2 단은 상기 타이밍 커패시터에 연결되며, 상기 제1 스위치는 상기 방전-시간 신호에 의해 턴온/턴오프되며;
상기 타이밍 커패시터를 방전시키기 위해 상기 타이밍 커패시터와 병렬로 연결된 제2 스위치;
상기 전류-피드백 신호를 생성하기 위한 제3 출력 커패시터; 및
상기 제3 출력 커패시터에 상기 적분 신호를 유도하기 위한 제3 스위치를 포함하며, 상기 제3 스위치는 상기 발진 신호에 의해 턴온/턴오프되는 것을 특징으로 하는 스위칭 제어 회로.
청구항 1에 있어서,
상기 스위칭 신호는 상기 스위칭 신호가 인에이블될 때 최소 온-타임을 가지며, 나아가 상기 전압 신호를 다중-샘플링하기 위해 상기 방전 시간의 최소값을 보장하는 것을 특징으로 하는 스위칭 제어 회로.
1차측 제어 파워 변환기를 위한 스위칭 제어 회로에 있어서:
변압기를 스위칭하기 위한 스위칭 장치를 포함하며, 상기 변압기는 파워 변환기의 입력 전압을 인가받고;
파워 변환기의 출력 전압을 조절하기 위해 상기 스위칭 장치를 제어하는 스위칭 신호;
상기 스위칭 신호의 오프-타임 동안 상기 변압기의 전압 신호 및 방전 시간을 다중-샘플링함에 의해 전압-피드백 신호를 생성하기 위해 상기 변압기에 결합된 제어기로서, 상기 스위칭 신호는 상기 전압-피드백 신호에 응답하여 생성되는 상기 제어기; 및
상기 변압기의 보조 권선(auxiliary winding)으로부터 상기 전압 신호를 다중-샘플링함에 의해 상기 전압-피드백 신호 및 방전-시간 신호를 생성하는, 상기 변압기에 결합된 전압-파형 검출기로서, 상기 방전-시간 신호는 상기 변압기의 상기 방전 시간을 나타내는 상기 전압-파형 검출기를 포함하고,
상기 제어기는:
상기 방전 시간에 따라 상기 전류-파형 신호를 적분함에 의해 전류-피드백 신호를 생성하기 위한 적분기;
상기 스위칭 신호의 스위칭 주파수를 결정하기 위해 발진 신호를 생성하기 위한 발진기;
상기 전압-피드백 신호를 증폭하기 위한 전압-루프 에러 증폭기;
상기 전류-피드백 신호를 증폭하기 위한 전류-루프 에러 증폭기;
상기 전압-루프 에러 증폭기의 출력 및 상기 전류-루프 에러 증폭기의 출력에 응답하여 상기 스위칭 신호를 생성하기 위한 PWM 회로를 포함하는 것을 특징으로 하는 스위칭 제어 회로.
삭제
청구항 14에 있어서,
상기 제어기는:
온도 보상을 위해 상기 전압-파형 검출기의 입력에 연결된 프로그램가능 전류원을 더 포함하며, 상기 프로그램가능 전류원은 상기 제어기의 온도에 응답하여 프로그램가능 전류를 생성하는 것을 특징으로 하는 스위칭 제어 회로.
청구항 14에 있어서,
상기 제어기는:
디지털 패턴 코드를 생성하기 위한 패턴 발생기;
상기 디지털 패턴 코드에 응답하여 상기 스위칭 주파수를 변조하기 위해 상기 발진기 및 상기 패턴 발생기에 결합된 제1 프로그램가능 커패시터; 및
상기 적분기의 시상수를 상기 스위칭 주파수와 상관시키기 위해 상기 적분기 및 상기 패턴 발생기에 결합된 제2 프로그램가능 커패시터를 더 포함하며, 상기 제1 프로그램가능 커패시터 및 상기 제2 프로그램가능 커패시터의 커패시턴스는 상기 디지털 패턴 코드에 의해 제어되는 것을 특징으로 하는 스위칭 제어 회로.
KR1020087010387A 2005-10-09 2005-10-09 1차측 제어 파워 변환기들을 위한 스위칭 제어 회로 KR100982169B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2005/001652 WO2007041894A1 (en) 2005-10-09 2005-10-09 Switching control circuit for primary-side controlled power converters

Publications (2)

Publication Number Publication Date
KR20080066001A KR20080066001A (ko) 2008-07-15
KR100982169B1 true KR100982169B1 (ko) 2010-09-15

Family

ID=37942288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087010387A KR100982169B1 (ko) 2005-10-09 2005-10-09 1차측 제어 파워 변환기들을 위한 스위칭 제어 회로

Country Status (4)

Country Link
EP (1) EP1943718A4 (ko)
JP (1) JP4724229B2 (ko)
KR (1) KR100982169B1 (ko)
WO (1) WO2007041894A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5732214B2 (ja) * 2010-08-26 2015-06-10 ローム株式会社 同期動作回路および通信機器
CN102386793A (zh) * 2010-08-31 2012-03-21 刘建坤 阶层式能量控制器及电源供应器
JP5483755B2 (ja) * 2011-03-16 2014-05-07 株式会社 ハイヂィープ 電流制御電源供給装置
JP5400833B2 (ja) * 2011-06-06 2014-01-29 シャープ株式会社 スイッチング電源回路、半導体装置、ｌｅｄ照明装置
JP2013090441A (ja) * 2011-10-18 2013-05-13 Hoa Chon Co Ltd 力率改善のための回路
JP6136173B2 (ja) 2012-10-03 2017-05-31 サンケン電気株式会社 直流電源装置
KR101375138B1 (ko) * 2013-02-19 2014-03-17 옵티멀파워디자인 주식회사 Ｐｓｒ 시스템에서 지연신호에 의한 전압 감지 회로 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040257833A1 (en) * 2003-06-18 2004-12-23 Ta-Yung Yang Flyback power converter having a constant voltage and a constant current output under primary-side PWM control
US20040257839A1 (en) * 2003-06-18 2004-12-23 Ta-Yung Yang Primary-side regulated pulse width modulation controller with improved load regulation
US20050146903A1 (en) * 2004-01-05 2005-07-07 Ta-Yung Yang Power-mode controlled power converter

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3198831B2 (ja) 1994-10-14 2001-08-13 株式会社村田製作所 スイッチング電源装置
JPH09117134A (ja) 1995-10-17 1997-05-02 Murata Mfg Co Ltd スイッチング電源
JP2000209854A (ja) * 1999-01-11 2000-07-28 Meidensha Corp 他励式フライバック形スイッチングレギュレ―タ
JP3578124B2 (ja) 2001-08-31 2004-10-20 ソニー株式会社 スイッチング電源装置
DE10310361B4 (de) * 2003-03-10 2005-04-28 Friwo Mobile Power Gmbh Ansteuerschaltung für Schaltnetzteil
CN1225832C (zh) 2003-04-08 2005-11-02 毛灿豪 一种开关电源
US6853563B1 (en) * 2003-07-28 2005-02-08 System General Corp. Primary-side controlled flyback power converter
US6958920B2 (en) * 2003-10-02 2005-10-25 Supertex, Inc. Switching power converter and method of controlling output voltage thereof using predictive sensing of magnetic flux

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040257833A1 (en) * 2003-06-18 2004-12-23 Ta-Yung Yang Flyback power converter having a constant voltage and a constant current output under primary-side PWM control
US20040257839A1 (en) * 2003-06-18 2004-12-23 Ta-Yung Yang Primary-side regulated pulse width modulation controller with improved load regulation
US20050146903A1 (en) * 2004-01-05 2005-07-07 Ta-Yung Yang Power-mode controlled power converter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
전력전자학회 논문(제목: DC/DC 컨버터에서 Duty Feedback을 이용한 새로운 센서리스 제어기법), 발표일 2002년 12월

Also Published As

Publication number Publication date
EP1943718A4 (en) 2011-10-12
JP4724229B2 (ja) 2011-07-13
KR20080066001A (ko) 2008-07-15
EP1943718A1 (en) 2008-07-16
JP2009512404A (ja) 2009-03-19
WO2007041894A1 (en) 2007-04-19

Similar Documents

Publication Publication Date Title
US7362592B2 (en) Switching control circuit for primary-side controlled power converters
US7061780B2 (en) Switching control circuit with variable switching frequency for primary-side-controlled power converters
US7016204B2 (en) Close-loop PWM controller for primary-side controlled power converters
US7259972B2 (en) Primary-side-control power converter having a switching controller using frequency hopping and voltage and current control loops
US20090058323A1 (en) Flyback LED drive circuit with constant current regulation
US8488342B2 (en) Systems and methods for constant voltage mode and constant current mode in flyback power converters with primary-side sensing and regulation
US7414865B2 (en) Controller having output current control for a power converter
US7778051B2 (en) Output current control circuit for power converter with a changeable switching frequency
US6977824B1 (en) Control circuit for controlling output current at the primary side of a power converter
TWI448060B (zh) A system and method for adjusting a power converter
KR100982169B1 (ko) 1차측 제어 파워 변환기들을 위한 스위칭 제어 회로
US7550957B2 (en) DC-DC converter and control circuit thereof
US7236376B2 (en) Controller for regulating output current at the primary side of a power supply
CN101243602B (zh) 用于初级侧控制功率转换器的闭合回路脉宽调制控制器
JP2004040856A (ja) スイッチング電源装置
JP2009055712A (ja) 多出力スイッチング電源装置
US11139730B2 (en) Burst controller and burst control method of resonance converter
JP2006254590A (ja) 擬似共振方式スイッチング電源装置及びそれを用いた擬似共振方式スイッチング電源回路
US9866128B2 (en) Semiconductor device and switching power supply device
KR101040159B1 (ko) 1차측 제어 파워 변환기들을 위한 가변 스위칭 주파수를갖는 스위칭 제어 회로
JP5102318B2 (ja) 一次側制御のスイッチングレギュレータ
KR101005269B1 (ko) 1차측 제어 파워 서플라이의 효율을 개선하기 위해오프-타임 변조를 갖는 스위칭 제어 회로
JP2007151381A (ja) Ｄｃ−ｄｃコンバータ及びその制御回路
JP2011101516A (ja) 多出力スイッチング電源装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130909

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 9