KR101040159B1

KR101040159B1 - 1차측 제어 파워 변환기들을 위한 가변 스위칭 주파수를갖는 스위칭 제어 회로

Info

Publication number: KR101040159B1
Application number: KR1020087010386A
Authority: KR
Inventors: 타-융 양; 구오-키앙 훙; 젠-유 지. 린; 펭쳉 차오; 샤오-웨이 치우
Original assignee: 시스템 제너럴 코퍼레이션
Priority date: 2005-10-09
Filing date: 2005-10-09
Publication date: 2011-06-09
Also published as: EP1943717A1; JP4733186B2; KR20080066000A; JP2009512406A; EP1943717A4; WO2007041896A1

Abstract

본 발명은 1차측 제어 파워 변환기용 스위칭 제어 회로를 제공한다. 패턴 발생기는 발진기에 연결된 프로그램가능 커패시터를 제어하기 위해 디지털 패턴을 생성하며, EMI를 감소시키기 위해 주파수 호핑을 생성한다. 전압-파형 검출기는 변압기의 전압 신호를 다중-샘플링함으로써 전압-피드백 신호 및 방전-시간 신호를 생성한다. 전류-파형 검출기 및 적분기는 피드백 신호를 생성한다. 타이밍 신호로 전류-파형 신호를 적분하는 것은 평균-전류 신호를 생성한다. 적분기의 시상수는 스위칭 주파수와 상관된다. 발진기는 전류-루프 에러 증폭기의 출력에 응답하여 타이밍 신호 및 펄스 신호를 생성한다. PWM 회로는 전압-루프 에러 증폭기의 출력 및 펄스 신호에 응답하여 스위칭 신호를 생성한다.

Description

1차측 제어 파워 변환기들을 위한 가변 스위칭 주파수를 갖는 스위칭 제어 회로{SWITCHING CONTROL CIRCUIT WITH VARIABLE SWITCHING FREQUENCY FOR PRIMARY-SIDE-CONTROLLED POWER CONVERTERS}

본 발명은 파워 변환기용 제어 회로에 관련되고, 더 상세하게는 스위칭 모드 파워 변환기들용 스위칭 제어 회로에 관련된다.

조절된 전압 및 전류를 제공하기 위해 다양한 파워 변환기들(power converters)이 널리 사용되어 왔다. 안정성을 위해, 오프-라인 파워 변환기가 그의 1차측(primary side)과 2차측(secondary side) 간의 전기적 절연을 제공하여야 한다. 제어 회로가 파워 변환기의 1차측에 구비될 때, 출력 전압과 출력 전류를 조절하기 위해 광커플러(optical-coupler) 및 2차측 레귤레이터가 요구된다. 본 발명의 목적은 광커플러 및 2차측 레귤레이터를 사용하지 않고 1차측에서 파워 변환기의 출력 전압과 출력 전류를 제어하기 위한 스위칭 제어 회로를 제공하는 것이다. 나아가, 스위칭 신호의 스위칭 주파수가 확산(spread)되어 있고 EMI(electric and magnetic interference)이 낮아져 있는, 주파수 호핑(frequency hopping) 기술이 도입된다. 그러므로 파워 변환기의 크기 및 비용이 감소될 수 있다.

1차측 제어 파워 변환기용 스위칭 제어 회로는 변압기를 스위칭하기 위한 스위치를 포함한다. 스위칭 신호는 파워 변환기의 출력 전압 및 최대 출력 전류를 조절하기 위해 스위치를 턴온한다. 제어기(controller)는 스위칭 신호의 오프-타임(off-time) 동안 변압기의 방전-시간 및 전압 신호를 다중-샘플링(multi-sampling)함으로써 방전-시간 신호 및 전압-피드백(voltage-feedback) 신호를 생성하기 위해 변압기에 결합(couple)된다. 나아가 제어기는 변압기의 방전-시간 신호 및 전류 신호에 응답하여 피드백 신호를 생성하기 위해 전류-감지 장치(current-sense device)에 더 결합된다. 따라서, 제어기는 전압-피드백 신호에 응답하여 스위칭 신호를 생성한다. 또한, 제어기는 피드백 신호에 응답하여 스위칭 신호의 스위칭 주파수를 제어한다.

제어기는 방전-시간 신호 및 전압-피드백 신호를 생성하고 전압 신호를 다중-샘플링하기 위해 전압-파형 검출기를 포함한다. 전압-파형 검출기는 분배기(divider)를 통해 변압기의 보조 권선(auxiliary winding)에 연결된다. 방전-시간 신호는 변압기의 방전 시간을 나타내며 또한 2차측 스위칭 전류의 방전 시간을 나타낸다. 발진기(oscillator)는 스위칭 신호의 스위칭 주파수를 결정하기 위해 펄스 신호를 생성한다. 전류-파형 검출기(current-waveform detector) 및 적분기(integrator)는 방전-시간 신호로 평균-전류(average-current) 신호를 적분함으로써 피드백 신호를 생성한다. 적분기는 평균-전류 신호를 생성하기 위해 타이밍 신호의 펄스 폭으로 전류-파형 신호를 적분한다. 전류-파형 검출기는 전류-감지 장치를 통해 전류 신호를 측정함으로써 전류-파형 신호를 생성한다.

제1 연산 증폭기 및 제1 기준 전압은 전압-피드백 신호를 증폭하고 출력 전압 제어를 위한 루프 이득을 제공하기 위해 전압-루프 에러 증폭기(voltage-loop error amplifier)를 형성한다. 제2 연산 증폭기 및 제2 기준 전압은 피드백 신호를 증폭하고 출력 전류 제어를 위한 루프 이득을 제공하기 위해 전류-루프 에러 증폭기(current-loop error amplifier)를 형성한다. 피크-전류 제한기(peak-current limiter)는 전류 신호의 최대값을 제한하기 위해 전류-감지 장치에 결합된다. PWM 회로는 비교기들과 연관되고, 전압-루프 에러 증폭기의 출력 및 피크-전류 제한기의 출력에 응답하여 스위칭 신호의 펄스 폭을 제어한다. 그리하여 출력 전압이 조절된다. 전류-루프 에러 증폭기의 출력은 스위칭 신호의 스위칭 주파수를 제어하기 위해 발진기에 결합된다. 따라서 파워 변환기의 출력 전류가 제어될 수 있다.

프로그램가능 전류원(programmable current source)은 온도 보상을 위해 전압-파형 검출기의 입력에 연결된다. 프로그램가능 전류원은 제어기의 온도에 응답하여 프로그램가능 전류를 생성하고 파워 변환기의 출력 전압의 온도 편향(deviation)을 보상한다. 패턴 발생기는 디지털 패턴을 생성한다. 제1 프로그램가능 커패시터는 디지털 패턴에 응답하여 스위칭 주파수를 변조하기 위해 발진기 및 패턴 발생기에 결합된다. 제2 프로그램가능 커패시터는 적분기의 시상수를 스위칭 신호의 스위칭 주파수와 상관시키기 위해 적분기와 패턴 발생기에 결합된다. 제1 프로그램가능 커패시터 및 제2 프로그램가능 커패시터의 커패시턴스는 디지털 패턴에 의해 제어된다.

앞에서의 일반적인 설명들 및 이후의 상세한 설명들은 예시적이고, 청구되는 바와 같은 본 발명에 대한 상세한 설명을 제공하도록 의도된다는 것이 이해되어져야 한다. 더 나아가 목적들 및 이점들은 이후의 설명 및 도면들을 참작함으로써 분명해질 것이다.

이후의 도면들은 본 발명에 대한 이해를 더 제공하기 위해 포함되었고, 본 명세서 내에 포함되어 본 명세서의 일부를 이룬다. 그러한 도면들은 본 발명의 실시예들을 설명하며, 상세한 설명과 함께, 본 발명의 원리들을 설명하도록 제공된다.

도 1은 스위칭 제어 회로를 갖는 파워 변환기의 개략적 다이어그램을 보여준다.

도 2는 파워 변환기 및 스위칭 제어 회로의 키 파형들(key waveforms)을 보여준다.

도 3은 본 발명에 따른 제어기의 일 실시예를 보여준다.

도 4는 본 발명에 따른 전압-파형 검출기의 일 실시예를 보여준다.

도 5는 본 발명에 따른 발진기의 일 실시예를 보여준다.

도 6은 본 발명에 따른 전류-파형 검출기의 일 실시예를 보여준다.

도 7은 본 발명에 따른 적분기의 일 실시예를 보여준다.

도 8은 본 발명의 일 실시예에 따른 PWM 회로의 개략적인 다이어그램을 보여준다.

도 9는 본 발명에 따른 가산기(adder)의 개략적인 다이어그램을 보여준다.

도 10은 본 발명의 일 실시예에 따른 프로그램가능 전류원의 개략적인 다이어그램을 보여준다.

도 11은 본 발명의 일 실시예에 따른 패턴 발생기를 보여준다.

도 12는 본 발명의 일 실시예에 따른 프로그램가능 커패시터를 보여준다.

도 1은 파워 변환기를 보여준다. 파워 변환기는 보조 권선(N_A), 1차 권선(N_P), 2차 권선(N_S)을 구비하는 변압기(10)를 포함한다. 1차 권선(N_P)은 파워 변환기의 입력 전압(V_IN)에 결합(couple)된다. 파워 변환기의 출력 전압(V_O) 및 출력 전류(I_O)를 조절하고자, 스위칭 전류 회로는 변환기(10)를 스위칭하도록 트랜지스터(20)를 제어하기 위한 스위칭 신호(V_PWM)를 포함한다. 전류-감지 저항(30)은 전류-감지 장치로서 제공된다. 제어기(70)는 스위칭 신호(V_PWM)를 생성한다.

도 2는 도 1에 보여진 파워 변환기의 다양한 신호 파형들을 보여준다. 스위칭 신호(V_PWM)는 논리-하이로 될 때, 1차측 스위칭 전류(I_P)는 그에 따라 생성될 것이다. 1차측 스위칭 피크 전류(I_P1)는 다음의 수학식에 의해 주어질 수 있다.

여기서, L_P는 변압기(10)의 1차 권선(N_P)의 인덕턴스이고, T_ON은 스위칭 신호(V_PWM)의 온-타임(on-time)이다.

스위칭 신호(V_PWM)가 논리-로우일 때, 변압기(10)에 저장된 에너지는 변압기(10)의 2차측으로 전달되고 정류기(40)를 통해 파워 변환기의 출력으로 전달될 것이다. 2차측 스위칭 전류(I_S)는 그에 따라 생성된다. 2차측 스위칭 피크 전류(I_S1)는 다음의 수학식에 의해 표현될 수 있다.

여기서 V_O는 파워 변환기의 출력 전압이고, V_F는 정류기(40)의 포워드 전압 강하(forward voltage drop)이며, L_S는 변압기(10)의 2차 권선(N_S)의 인덕턴스이며, T_DS는 변압기(10)의 방전 시간이며, T_DS는 또한 2차측 스위칭 전류(I_S)의 방전 시간을 나타낸다.

한편, 전압 신호(V_AUX )가 변압기(10)의 보조 권선(N_A)에서 생성된다. 전압 신호(V_AUX )의 전압 레벨(V_AUX1)은 다음의 수학식으로 표현될 수 있다.

여기서 T_NA 및 T_NS는 각각 보조 권선(N_A)의 권수(winding turns) 및 변압기(10)의 2차 권선(N_S)의 권수이다.

전압 신호(V_AUX )는 2차측 스위칭 전류(I_S)가 0으로 강하됨에 따라 감소하기 시작한다. 이는 또한 이 순간에 변압기(10)의 에너지가 완전히 릴리스된다는 것을 나타낸다. 그러므로, 도 2에 보여지는 바와 같이, 수학식 2에서의 방전 시간(T_DS)은 스위칭 신호(V_PWM)의 하강 에지로부터 전압 신호(V_AUX)가 감소하는 시점까지 측정될 수 있다. 2차측 스위칭 피크 전류(I_S1)는 1차측 스위칭 피크 전류(I_P1)와 변압기(10)의 권수에 의해 결정된다. 2차측 스위칭 피크 전류(I_S1)는 다음의 수학식으로 표현될 수 있다.

여기서, T_NP는 변압기(10)의 1차 권선(N_P)의 권수이다.

제어기(70)는 전력을 수신하기 위한 공급단(VCC) 및 접지단(GND)을 포함한 다. 저항 50 및 저항 51은 변압기(10)의 보조 권선(N_A)과 접지 기준 레벨 사이에 연결된 분배기를 형성한다. 제어기(70)의 검출단(DET)은 저항 50 및 저항 51의 접속점에 연결된다. 검출단(DET)에서 생성된 전압 V_DET는 다음의 수학식에 의해 주어진다.

여기서 R₅₀ 및 R₅₁은 각각 저항(50) 및 저항(51)의 저항값이다.

나아가 전압 신호 V_AUX 는 제어기(70)에 전력을 공급하기 위해 정류기(60)를 통해 커패시터(65)를 충전시킨다. 전류-감지 저항(30)은 1차측 스위칭 전류(I_P)를 전류 신호(V_CS)로 변환하기 위해 트랜지스터(20)의 소오스에서 접지 기준 레벨 사이에 연결된다. 제어기(70)의 감지단(CS)은 전류 신호(V_CS)의 검출을 위하여 전류-감지 저항(30)에 연결된다.

제어기(70)의 출력단(OUT)은 변압기(10)를 스위칭하기 위하여 스위칭 신호(V_PWM)를 생성한다. 전압-보상단(COMV)은 전압-루프 주파수 보상을 위하여 보상 네트워크에 연결된다. 보상 네트워크는 커패시터 31과 같은 접지 기준 레벨에 연결된 커패시터일 수 있다. 전류-보상단(COMI)은 전류-루프 주파수 보상을 위하여 또 다른 보상 네트워크를 갖는다. 보상 네트워크는 또한 커패시터(32)와 같이 접지 기준 레벨에 연결된 커패시터일 수 있다.

도 3은 제어기(70)의 일 실시예를 보여준다. 전압-파형 검출기(100)는 전압 V_DET를 다중-샘플링함으로써 전압-피드백 신호(V_V) 및 방전-시간 신호(S_DS)를 생성한다. 방전-시간 신호(S_DS)는 2차측 스위칭 전류(I_S)의 방전 시간(T_DS)을 나타낸다. 전류-파형 검출기(300)는 전류 신호(V_CS)를 측정함으로써 전류-파형 신호(V_W)를 생성한다. 적분기(400)는 방전-시간 신호(S_DS)로써 평균-전류 신호(V_AV)를 적분함에 의해 피드백 신호(V_I)를 생성한다. 평균-전류 신호는 타이밍 신호(T_X)의 펄스 폭과 전류-파형 신호(V_W)의 적분에 의해 생성될 수 있다. 연산 증폭기(71) 및 기준 전압(V_REF1)은 전압-피드백 신호(V_V)를 증폭하고 출력 전압 제어를 위한 루프 이득을 제공하기 위해 전압-루프 에러 증폭기를 형성한다. 연산 증폭기(72) 및 기준 전압(V_REF2)은 피드백 신호(V_I)를 증폭하고 출력 전류 제어를 위한 루프 이득을 제공하기 위해 전류-루프 에러 증폭기를 형성한다.

발진기(200)는 펄스 신호(PLS) 및 타이밍 신호(T_X)를 생성하기 위해 전류-루프 에러 증폭기의 출력에 결합된다. 펄스 신호(PLS)는 스위칭 신호(V_PWM)를 개시하고 스위칭 신호(V_PWM)의 스위칭 주파수를 결정하기 위해 이용된다. 타이밍 신호(T_X) 의 펄스 폭은 스위칭 신호(V_PWM)의 스위칭 주파수와 상관된다. 비교기(74) 및 기준 전압(V_REF3)은 1차측 스위칭 피크 전류(I_P1)를 제한하기 위해 피크-전류 제한기를 형성한다. 피크-전류 제한기의 입력은 전류 신호(V_CS)를 검출하고 싸이클별(cycle-by-cycle)로 전류 제한을 달성하기 위해 감지단(CS)에 결합된다. PWM 회로(500)는 전압-루프 에러 증폭기의 출력 및 피크-전류 제한기의 출력에 응답하여 스위칭 신호(V_PWM)의 펄스 폭을 제어하기 위해 NAND 게이트(79)를 통해 비교기들(73, 74)에 결합된다.

연산 증폭기들(71 및 72)은 둘 다 트랜스-컨덕턴스 출력을 갖는다. 연산 증폭기(71)의 출력은 전압-보상단(COMV) 및 비교기(73)의 양의 입력에 연결된다. 연산 증폭기(72)의 출력은 전류-보상단(COMI)에 연결된다. 비교기(73)의 음의 입력은 가산기(600)의 출력에 연결된다. 가산기(600)는 전류 신호(V_CS)와 램프 신호(RMP)를 더함으로써 슬로프 신호(V_SLP)를 생성하고, 전압-루프를 위한 슬로프 보상을 이룬다.

1차측 스위칭 전류(I_P)의 검출에서부터 스위칭 신호(V_PWM)의 스위칭 주파수의 제어까지 형성된 전류 제어 루프는, 기준 전압(V_REF2)에 응답하여 2차측 스위칭 전류(I_S)의 평균값을 제어한다. 도 2에서의 신호 파형들에 따르면, 파워 변환기의 출력 전류(I_O)는 2차측 스위칭 전류(I_S)의 평균이다. 그것은 다음의 수학식으로 표현 될 수 있다.

여기서, T는 발진기(200)의 시상수에 관련되는 스위칭 신호(V_PWM)의 스위칭 주기이다. 따라서 파워 변환기의 출력 전류(I_O)가 조절된다.

전류-파형 검출기(300)는 전류 신호(V_CS)를 검출하고 전류-파형 신호(V_W)를 생성한다. 나아가 적분기(400)는 방전 시간(T_DS)으로써 평균-전류 신호(V_AV)를 적분함으로써 피드백 신호(V_I)를 생성한다. 타이밍 신호(T_X)의 펄스 폭으로 전류-파형 신호(V_W)를 적분하여 평균-전류 신호(V_AV)를 생성한다. 그리하여 V_I는 다음과 같이 설계된다.

여기서, 전류-파형 신호(V_W)는 다음과 같이 표현된다.

여기서, T_I1 및 T_I2는 적분기(400)의 시상수들이다. 타이밍 신호(T_X)의 펄스폭(T_XP)은 스위칭 신호(V_PWM)의 스위칭 주기와 상관된다(즉, T_XP = αT).

피드백 신호(V_I)는 다음과 같이 다시 쓸 수 있음을 수학식 6 내지 9로부터 알 수 있다.

피드백 신호(V_I)가 파워 변환기의 출력 전류(I_O)에 비례하는 것을 알 수 있다. 피드백 신호(V_I)는 출력 전류(I_O)가 증가함에 따라 증가하지만, 피드백 신호(V_I)의 최대값은 전류 제어 루프의 조절을 통해 기준 전압(V_REF2)의 값까지 제한된다. 전류 제어 루프의 피드백 제어 하에서, 스위칭 신호(V_PWM)의 스위칭 주파수는, 최대 출력 전류(I_O( _max ₎)가 증가함에 따라 감소되고 그 반대의 경우에는 그 반대이다. 최대 출력 전류(I_O ₍ _max ₎)는 다음과 같이 주어진다.

여기서, K는 [(T_I1 x T_I2)/(αT²)]이고, G_A는 전류-루프 에러 증폭기의 이득이고, G_SW는 스위칭 회로의 이득이다.

전류 제어 루프의 루프 이득이 높을 때(G_A x G_SW >> 1), 최대 출력 전류(I_O ₍ _max ₎)는 다음과 같이 간단히 정의될 수 있다.

따라서 파워 변환기의 최대 출력 전류(I_O ₍ _max ₎)는 기준 전압(V_REF2)에 응답하여 일정 전류로 조절될 수 있다.

또한, 전압 제어 루프는 전압 신호(V_AUX) 샘플링으로부터 스위칭 신호(V_PWM)의 펄스 폭 변조까지 형성되고, 기준 전압(V_REF1)에 응답하여 전압 신호(V_AUX)의 크기를 제어한다. 전압 신호(V_AUX)는 수학식 3에 보여지는 바와 같이 출력 전압(V_O)의 비이 다. 나아가 전압 신호(V_AUX)는 수학식 5에서 보여지는 바와 같이 전압 V_DET로 감쇠된다. 전압-파형 검출기(100)는 전압 V_DET를 다중-샘플링함으로써 전압-피드백 신호(V_V)를 생성한다. 전압-피드백 신호(V_V)의 값은 전압 제어 루프의 조절을 통해 기준 전압(V_REF1)의 값에 응답하여 제어된다. 전압-루프 에러 증폭기 및 PWM 회로(500)는 전압 제어 루프를 위하여 루프 이득을 제공한다. 그러므로 출력 전압(V_O)은 다음과 같이 간단히 정의될 수 있다.

전압 신호(V_AUX)는 전압-파형 검출기(100)에 의해 다중-샘플링된다. 전압은, 2차측 스위칭 전류(I_S)가 0으로 강하하기 전에 즉시 샘플링되고 측정된다. 그러므로, 2차측 스위칭 전류(I_S)의 변화는 정류기(40)의 포워드 전압 강하(V_F)의 값에 영향을 미치지 않는다. 그러나, 포워드 전압 강하(V_F)는 온도가 변할 때 변할 수 있다. 프로그램가능 전류원(80)은 온도 보상을 위하여 전압-파형 검출기(100)의 입력에 연결된다. 프로그램가능 전류원(80)은 제어기(70)의 온도에 응답하여 프로그램가능 전류(I_T)를 생성한다. 프로그램가능 전류(I_T)는 포워드 전압 강하(V_F)의 온도 변화를 보상하기 위해 전압 V_T를 생성하도록 저항들(50, 51)과 연관된다.

수학식 12 및 13을 참조하면, 저항값들(R₅₀ 및 R₅₁)의 비가 출력 전압(V_O)을 결정할 수 있다는 것을 알 수 있다. 저항들(50 및 51)의 저항은 포워드 전압 강하(V_F)를 보상하기 위해 온도 계수를 결정한다. 프로그램가능 전류원(80)에 기인하여, 수학식 12는 다음과 같이 다시 쓸 수 있다.

도 4는 본 발명에 따른 전압-파형 검출기(100)의 일 실시예를 보여준다. 샘플-펄스 발생기(190)는 다중-샘플링 동작을 위한 샘플-펄스 신호를 생성한다. 문턱 신호(156)는 레벨-시프트 반사 신호(level-shift reflected signal)를 생성하기 위해 전압 신호(V_AUX)를 더한다. 제1 신호 발생기는 제1 샘플 신호(V_SP1) 및 제2 샘플 신호(V_SP2)를 생성하기 위해 D 플립-플롭(171), 두 개의 AND 게이트들(165, 166)을 포함한다. 제2 신호 발생기는 방전-시간 신호(S_DS)를 생성하기 위해 D 플립-플 롭(170), NAND 게이트(163), AND 게이트(164) 및 비교기(155)를 포함한다. 시간-지연 회로는, 스위칭 신호(V_PWM)가 디스에이블됨에 따라 지연 시간(T_d)을 생성하기 위해, 인버터(162), 전류원(180), 트랜지스터(181) 및 커패시터(182)를 포함한다. 인버터(161)의 입력은 스위칭 신호(V_PWM)를 인가받는다. 인버터(161)의 출력은 인버터(162)의 입력, AND 게이트(164)의 제1 입력 및 D 플립-플롭(170)의 클럭-입력에 연결된다. 인버터(162)의 출력은 트랜지스터(181)를 턴온/턴오프한다. 커패시터(182)는 트랜지스터(181)와 병렬로 연결된다. 전류원(180)은 커패시터(182)를 충전시키기 위해 인가된다. 따라서, 전류원(180)의 전류 및 커패시터(182)의 커패시턴스는 시간-지연 회로의 지연 시간(T_d)을 결정한다. 커패시터(182)는 시간-지연 회로의 출력이다. D 플립-플롭(170)의 D-입력은 공급 전압(V_CC)에 의해 높게 풀링(pulling)된다. D 플립-플롭(170)의 출력은 AND 게이트(164)의 제2 입력에 연결된다. AND 게이트(164)는 방전-시간 신호(S_DS)를 출력한다. 그리하여 방전-시간 신호(S_DS)는 스위칭 신호(V_PWM)가 디스에이블될 때 인에이블된다. NAND 게이트(163)의 출력은 D 플립-플롭(170)의 리셋-입력에 연결된다. NAND 게이트(163)의 입력들은 시간-지연 회로의 출력 및 비교기(155)의 출력에 연결된다. 비교기(155)의 음의 입력은 레벨-시프트 반사 신호를 인가받는다. 비교기(155)의 양의 입력은 전압-피드백 신호(V_V)를 인가받는다. 그러므로, 지연 시간(T_d) 이후에, 방전-시간 신호(S_DS)는, 레벨-시프트 반사 신호가 전압-피드백 신호(V_V)보다 더 낮을 때, 디스에이블될 수 있다. 또한, 방전-시간 신호(S_DS)는, 스위칭 신호(V_PWM)가 인에이블되는 동안 디스에이블될 수 있다.

샘플-펄스 신호는 D 플립-플롭(171)의 클럭-입력 및 AND 게이트들(165 및 166)의 제3 입력들에 인가된다. D 플립-플롭(171)의 D-입력 및 반전 출력은 2분 카운터(divided-by-two counter)를 형성하기 위해 함께 연결된다. D 플립-플롭(171)의 출력 및 반전 출력은 각기 AND 게이트들(165 및 166)의 제2 입력들에 연결된다. AND 게이트들(165 및 166)의 제1 입력들은 방전-시간 신호(S_DS)가 제공된다. AND 게이트들(165 및 166)의 제4 입력들은 시간-지연 회로의 출력에 연결된다. 그러므로 제1 샘플 신호(V_SP1) 및 제2 샘플 신호(V_SP2)는 샘플-펄스 신호에 응답하여 생성된다. 또한, 제1 샘플 신호(V_SP1) 및 제2 샘플 신호(V_SP2) 는 방전-시간 신호(S_DS)의 인에이블 구간 동안 교대로 생성된다. 그러나, 제1 샘플 신호(V_SP1) 및 제2 샘플 신호(V_SP2)를 금지하기 위해 방전-시간 신호(S_DS)의 시작시에 지연 시간(T_d)이 들어간다. 그리하여, 제1 샘플 신호(V_SP1) 및 제2 샘플 신호(V_SP2)가 지연 시간(T_d)의 구간 동안 디스에이블된다.

제1 샘플 신호(V_SP1) 및 제2 샘플 신호(V_SP2)는 검출단(DET) 및 분배기를 통해 전압 신호(V_AUX)를 교대로 샘플링하기 위해 사용된다. 제1 샘플 신호(V_SP1) 및 제2 샘플 신호(V_SP2)는 커패시터(110) 및 커패시터(111)에 각각 걸리는 제1 홀드 전압 및 제2 홀드 전압을 얻기 위해 스위치(121) 및 스위치(122)를 제어한다. 스위치(123)는 커패시터(110)를 방전시키기 위해 커패시터(110)에 병렬로 연결된다. 스위치(124)는 커패시터(111)를 방전시키기 위해 커패시터(111)에 병렬로 연결된다. 버퍼 증폭기는 홀드 전압을 생성하기 위해, 연산 증폭기들(150 및 151), 다이오드들(130, 131), 및 전류원(135)을 포함한다. 연산 증폭기들(150 및 151)의 양의 입력들은 커패시터(110) 및 커패시터(111)에 각각 연결된다. 연산 증폭기들(150 및 151)의 음의 입력들은 버퍼 증폭기의 출력에 연결된다. 다이오드(130)는 연산 증폭기(150)의 출력과 버퍼 증폭기의 출력 사이에 연결된다. 다이오드(131)는 연산 증폭기(151)의 출력과 버퍼 증폭기의 출력 사이에 연결된다. 그리하여 홀드 전압은 제1 홀드 전압 및 제2 홀드 전압 중의 더 높은 전압으로부터 얻어진다. 전류원(135)은 터미네이션(termination)을 위해 사용된다. 스위치(125)는 전압-피드백 신호(V_V)를 생성하기 위해 커패시터(115)에 대해 홀드 전압을 주기적으로 샘플링한다. 스위치(125)는 펄스 신호(PLS)에 의해 턴온/턴오프된다. 제1 샘플 신호(V_SP1) 및 제2 샘플 신호(V_SP2)는 지연 시간(T_d) 이후에 제1 홀드 전압 및 제2 홀드 전압을 생성하기 시작하고, 전압 신호(V_AUX)의 스파이크 간섭(spike interference)을 제거한다. 전압 신호(V_AUX)의 스파이크는 스위칭 신호(V_PWM)가 디스에이블되고 트랜지스터(20)가 턴오프될 때 생성될 것이다.

전압 신호(V_AUX)는 2차측 스위칭 전류(I_S)가 0으로 강하될 때 감소하기 시작 하고, 방전-시간 신호(S_DS)를 디스에이블하기 위해 비교기(155)에 의해 검출될 것이다. 그러므로 방전-시간 신호(S_DS)의 펄스 폭은 2차측 스위칭 전류(I_S)의 방전 시간(T_DS)에 상관된다. 한편 제1 샘플 신호(V_SP1) 및 제2 샘플 신호(V_SP2)가 디스에이블되는 동안, 방전-시간 신호(S_DS)가 디스에이블됨에 따라 다중-샘플링 동작은 멈춰진다. 그 순간, 버퍼 증폭기의 출력에서 생성된 홀드 전압은 엔드(end) 전압을 나타낸다. 따라서 엔드 전압은 2차측 스위칭 전류(I_S)가 0으로 강하되기 바로 전에 샘플링되는 전압 신호(V_AUX)와 상관된다. 홀드 전압은 제1 홀드 전압 및 제2 홀드 전압 중의 더 높은 전압으로부터 얻어지며, 전압 신호가 감소되기 시작할 때 샘플링되는 전압을 무시할 것이다.

도 5는 본 발명에 따른 발진기(200)의 일 실시예를 보여준다. 연산 증폭기(201), 저항(210) 및 트랜지스터(250)는 제1 V-I 변환기를 이룬다. 제1 V-I 변환기는 전류-루프 에러 증폭기의 출력 전압(V_COM1)에 응답하여 기준 전류(I₂₅₀)를 생성한다. 피드백 루프 제어를 통해, 전류-루프 에러 증폭기의 출력 전압(V_COM1)은 기준 전압(V_REF2)으로 조절될 것이다. 251, 252, 253, 254, 255 및 259와 같은 복수의 트랜지스터들은 기준 전류(I₂₅₀)에 응답하여 발진기 충전 전류(I₂₅₃), 발진기 방전 전류(I₂₅₅) 및 타이밍 전류(I₂₅₉)를 생성하기 위한 전류 미러들을 형성한다. 트랜지스 터(253)의 드레인은 발진기 충전 전류(I₂₅₃)를 생성한다. 트랜지스터(255)의 드레인은 발진기 충전 전류(I₂₅₅)를 생성한다. 트랜지스터(259)의 드레인은 타이밍 전류(I₂₅₉)를 생성한다. 스위치(230)는 트랜지스터(253)의 드레인과 커패시터(215) 사이에 연결된다. 스위치(231)는 트랜지스터(255)의 드레인과 커패시터(215)의 사이에 연결된다. 램프 신호(RMP)는 커패시터(215)의 양단에서 얻어진다. 비교기(205)는 커패시터(215)에 연결된 양의 입력을 갖는다. 비교기(205)는 펄스 신호(PLS)를 출력한다. 펄스 신호(PLS)는 스위칭 주파수를 결정한다. 스위치(232)의 제1 단은 높은 문턱 전압(V_H)을 인가받는다. 스위치(233)의 제1 단은 낮은 문턱 전압(V_L)을 인가받는다. 스위치(232)의 제2 단 및 스위치(233)의 제2 단은 둘 다 비교기(205)의 음의 입력에 연결된다. 인버터(260)는 펄스 신호(PLS)를 수신하고 반전 펄스 신호(/PLS)를 생성한다. 펄스 신호(PLS)는 스위치(231) 및 스위치(233)를 턴온/턴오프한다. 반전 펄스 신호(/PLS)는 스위치(230) 및 스위치(232)를 턴온/턴오프한다. 도 3에서 보여지는 바와 같은 제1 프로그램가능 커패시터(910)는 디지털 패턴 P_N ··P₁에 응답하여 스위칭 주파수를 변조하기 위해 커패시터(215)와 병렬로 연결된다. 저항(210)의 저항값(R₂₁₀), 커패시터(215)의 커패시턴스(C₂₁₅) 및 제1 프로그램가능 커패시터(910)의 커패시턴스(C₉₁₀)는 다음의 식에서 보여지는 바와 같은 스위칭 주파수의 스위칭 주기(T)를 결정한다.

여기서, V_OSC = V_H - V_L 이다.

제1 프로그램가능 커패시터(910)의 커패시턴스(C₉₁₀)는 디지털 패턴 P_N ··P₁의 변화에 응답하여 변한다.

저항(211) 및 타이밍 전류(I₂₅₉)는 저항(211)에 걸리는 트립-포인트 전압(V_TP)을 생성한다. 트립-포인트 전압(V_TP)은 비교기(202)의 양의 입력에 공급된다. 일정 전류원(I_R)은 커패시터(216)를 충전시킨다. 커패시터(216)는 비교기(202)의 음의 입력에 연결된다. 스위치(234)는 커패시터(216)를 방전시키기 위해 커패시터(216)와 병렬로 연결된다. 스위치(234)는 펄스 신호(PLS)에 의해 턴온/턴오프된다. 비교기(202)는 타이밍 신호(T_X)를 생성한다. 커패시터(216)는 커패시터(215)와 상관된다. 그러므로, 타이밍 신호(T_X)는 스위칭 주파수의 스위칭 주기(T)와 상관된다.

도 6은 본 발명에 따른 전류-파형 검출기(300)의 일 실시예를 보여준다. 피크 검출기는 비교기(310), 전류원(320), 스위치들(330, 340), 커패시터(361)을 포함한다. 피크 검출기는 전류 신호(V_CS)의 피크 값을 샘플링하고 피크-전류 신호를 생성한다. 비교기(310)의 양의 입력은 전류 신호(V_CS)를 인가받는다. 비교기(310)의 음의 입력은 커패시터(361)에 연결된다. 스위치(330)는 전류원(320)과 커패시터(361) 사이에 연결된다. 비교기(310)의 출력은 스위치(330)를 턴온/턴오프한다. 스위치(340)는 커패시터(361)를 방전시키기 위해 커패시터(361)와 병렬로 연결된다. 스위치(350)는 전류-파형 신호(V_W)를 생성하기 위해 커패시터(362)에 피크-전류 신호를 주기적으로 유도한다. 스위치(350)는 펄스 신호(PLS)에 의해 턴온/턴오프된다.

도 7은 본 발명에 따른 적분기(400)의 일 실시예를 보여준다. 제3 V-I 변환기는 연산 증폭기(411), 저항(452) 및 트랜지스터들(423, 424, 및 425)을 포함한다. 연산 증폭기(411)의 양의 입력은 전류-파형 신호(V_W)를 인가받는다. 연산 증폭기(411)의 음의 입력은 저항(452)에 연결된다. 연산 증폭기(411)의 출력은 트랜지스터(425)의 게이트를 구동한다. 트랜지스터(425)의 소오스는 저항(452)에 결합된다. 제3 V-I 변환기는 전류-파형 신호(V_W)에 응답하여 트랜지스터(425)의 드레인을 통해 전류(I₄₂₅)를 생성한다. 트랜지스터들(423 및 424)은 2:1 비를 갖는 제1 전류 미러를 형성한다. 제1 전류 미러는 트랜지스터(424)의 드레인을 통해 프로그램가능 충전 전류(I_W)를 생성하기 위해 전류(I₄₂₅)에 의해 구동된다. 프로그램가능 충전 전류(I_W)는 다음의 식으로 표현될 수 있다.

여기서, R₄₅₂는 저항(452)의 저항값이다.

커패시터(473)는 제1 적분 신호(integrated signal)를 생성하기 위해 사용된다. 스위치(464)는 트랜지스터(424)의 드레인 및 커패시터(473) 사이에 연결된다. 스위치(464)는 타이밍 신호(T_X)에 의해 턴온/턴오프된다. 스위치(468)는 커패시터(473)를 방전시키기 위해 커패시터(473)와 병렬로 연결된다. 스위치(466)는 평균-전류 신호(V_AV)를 생성하기 위해 커패시터(474)에 대해 제1 적분 신호를 주기적으로 유도한다. 펄스 신호(PLS)는 스위치(466)를 턴온/턴오프한다. 그러므로 평균-전류 신호(V_AV)는 커패시터(474)의 양단에서 얻어진다.

제2 V-I 변환기는 연산 증폭기(410), 저항(450) 및 트랜지스터들(420, 421, 및 422)을 포함한다. 연산 증폭기(410)의 양의 입력은 평균-전류 신호(V_AV)를 인가받는다. 연산 증폭기(410)의 음의 입력은 저항(450)에 연결된다. 연산 증폭기(410)의 출력은 트랜지스터(420)의 게이트를 구동한다. 트랜지스터(420)의 소오스는 저 항(450)에 결합된다. 제2 V-I 변환기는 평균-전류 신호(V_AV)에 응답하여 트랜지스터(420)의 드레인을 통해 전류(I₄₂₀)를 생성한다. 트랜지스터들(421 및 422)은 제2 전류 미러를 형성한다. 제2 전류 미러는 트랜지스터(422)의 드레인을 통해 프로그램가능 충전 전류(I_PRG)를 생성하기 위해 전류(I₄₂₀)에 의해 구동된다. 프로그램가능 충전 전류(I_PRG)는 다음의 식으로 표현될 수 있다.

여기서, R₄₅₀은 저항(450)의 저항값이다.

커패시터(471)는 적분 신호를 생성하기 위해 사용된다. 스위치(460)는 트랜지스터(422)의 드레인과 커패시터(471) 사이에 연결된다. 스위치(460)는 방전-시간 신호(S_DS)에 의해 턴온/턴오프된다. 스위치(462)는 커패시터(471)를 방전시키기 위해 커패시터(471)와 병렬로 연결된다. 도 3에서 보여지는 바와 같이 제2 프로그램가능 커패시터(930)는 적분기(400)의 시상수를 스위칭 주파수와 상관시키기 위해 적분기(400)의 C_X 단에서 커패시터(471)와 병렬로 연결된다. 제2 프로그램가능 커패시터(930)의 커패시턴스(C₉₃₀) 디지털 패턴(P_N ··P₁)의 변화에 응답하여 변한다. 스위치(461)는 피드백 신호(V_I)를 생성하기 위해 커패시터(472)에 대해 적분 신호를 주기적으로 유도한다. 펄스 신호(PLS)는 스위치(461)를 턴온/턴오프한다. 커패시터(472)의 양단에서 얻어지는 피드백 신호(V_I)는 다음의 식으로 주어진다.

수학식 4 내지 9 및 16에 따라, 피드백 신호(V_I)는 파워 변환기의 출력 전류(I_O)와 2차측 스위칭 전류(I_S)와 상관된다. 그리하여, 수학식 10은 다음의 식으로 다시 쓸 수 있다.

여기서, m은 다음의 수학식으로 결정될 수 있는 상수이다.

저항들(450, 452)의 저항값(R₄₅₀ 및 R₄₅₂)은 저항(210)의 저항값(R₂₁₀)과 상관된다. 커패시터(471, 473)의 커패시턴스(C₄₇₁ 및 C₄₇₃) 및 커패시터(930)의 커패시턴 스(C₉₃₀)는 커패시터(215)의 커패시턴스(C₂₁₅) 및 커패시터(910)의 커패시턴스(C₉₁₀)와 상관된다. 그러므로, 피드백 신호(V_I)는 파워 변환기의 출력 전류(I_O)에 비례한다.

도 8은 본 발명의 일 실시예에 따른 PWM 회로(500)의 개략적 회로를 보여준다. PWM 회로(500)는 NAND 게이트(511), D 플립-플롭(515), AND 게이트(519), 블랭킹 회로(blanking circuit)(520) 및 인버터들(512, 518)을 포함한다. D 플립-플롭(515)의 D-입력은 공급 전압(V_CC)으로 높게 풀링된다. 펄스 신호(PLS)는 인버터(512)의 입력을 구동한다. 인버터(512)의 출력은 스위칭 신호(V_PWM)를 인에이블하기 위해 D 플립-플롭(515)의 클럭-입력에 연결된다. D 플립-플롭(515)의 출력은 AND 게이트(519)의 제1 입력에 연결된다. AND 게이트(519)의 제2 입력은 인버터(512)의 출력에 결합된다. AND 게이트(519)는 파워 변환기를 스위칭하기 위해 스위칭 신호(V_PWM)를 출력한다. D 플립-플롭(515)의 리셋-입력은 NAND 게이트(511)의 출력에 연결된다. NAND 게이트(511)의 제1 입력은 스위칭 신호(V_PWM)를 싸이클별로 디스에이블하기 위해 리셋 신호(RST)가 제공된다. NAND 게이트(511)의 제2 입력은 스위칭 신호(V_PWM)가 인에이블될 때 스위칭 신호(V_PWM)의 최소 온-타임을 보장하기 위해 블랭킹 회로(520)의 출력에 연결된다. 스위칭 신호(V_PWM)의 최소 온-타임은 최소 방전-시간(T_DS)을 보장하고, 전압-파형 검출기(100)에서 전압 신호(V_AUX)를 위하여 적절한 다중-샘플링 동작을 보장한다. 방전 시간(T_DS)은 스위칭 신호(V_PWM)의 온-타 임(T_ON)에 관련된다. 수학식 1, 2, 4, 및 23을 참조하여, 방전-시간(T_DS)은 다음의 수학식 24로 표현될 수 있다.

블랭킹 회로(520)의 입력은 스위칭 신호(V_PWM)가 제공된다. 스위칭 신호(V_PWM)가 인에이블될 때, D 플립-플롭(515)의 리셋을 금지하기 위해 블랭킹 회로(520)는 블랭킹 신호(V_BLK)를 생성한다. 나아가 블랭킹 회로(520)는 NAND 게이트(523), 전류원(525), 커패시터(527), 트랜지스터(526) 및 인버터들(521, 522)을 포함한다. 스위칭 신호(V_PWM)는 인버터(521)의 입력과 NAND 게이트(523)의 제1 입력에 공급된다. 전류원(525)은 커패시터(527)를 충전시키기 위해 인가된다. 커패시터(527)는 트랜지스터(526)의 드레인과 소오스 사이에 연결된다. 인버터(521)의 출력은 트랜지스터(526)를 턴온/턴오프한다. 인버터(522)의 입력은 커패시터(527)에 결합된다. 인버터(522)의 출력은 NAND 게이트(523)의 제2 입력에 연결된다. NAND 게이트(523)의 출력은 블랭킹 신호(V_BLK)를 출력한다. 전류원(525)의 전류 및 커패시터(527)의 커 패시턴스는 블랭킹 신호(V_BLK)의 펄스 폭을 결정한다. 인버터(518)의 입력은 NAND 게이트(523)의 출력에 연결된다. 인버터(518)의 출력은 스위치들(123, 124, 340, 462 및 468)을 턴온/턴오프하기 위해 클리어 신호(CLR)를 생성한다.

도 9는 본 발명에 따른 가산기(600)의 개략적인 다이어그램을 보여준다. 연산 증폭기(610), 트랜지스터들(620, 621, 622) 및 저항(650)은 램프 신호(RMP)에 응답하여 전류(I₆₂₂)를 생성하기 위해 제4 V-I 변환기를 형성한다. 연산 증폭기(611)의 양의 입력은 전류 신호(V_CS)가 제공된다. 연산 증폭기(611)의 음의 입력 및 출력은 연산 증폭기(611)를 버퍼로서 구성하기 위해 함께 연결된다. 트랜지스터(622)의 드레인은 저항(651)을 통하여 연산 증폭기(611)의 출력에 연결된다. 슬로프 신호(V_SLP)는 트랜지스터(622)의 드레인에서 생성된다. 그러므로 슬로프 신호(V_SLP)는 램프 신호(RMP)와 전류 신호(V_CS)에 상관된다.

도 10은 온도 변화에 응답하여 프로그램가능 전류(I_T)를 생성하는 프로그램가능 전류원(80)의 개략적인 다이어그램을 보여준다. 프로그램가능 전류 발생기(80)는 두 개의 바이폴라 트랜지스터들(81 및 82), 세 개의 p-미러 트랜지스터들(84, 85, 및 86), 두 개의 n-미러 트랜지스터들(87 및 88) 및 저항(83)을 포함한다. 프로그램가능 전류(I_T)는 다음의 식으로 주어진다.

여기서, R_T는 저항(83)의 저항값이고, N_M = M₁ x M₂이고, M₁은 트랜지스터(85 및 86)의 기하적 비(geometrical ratio)이고, M₂는 트랜지스터(87 및 88)의 기하적 비이며, k는 볼쯔만 상수이고, q는 전자의 전하이고, r은 바이폴라 트랜지스터(81 및 82)의 에미터 면적 비이고, T_emp는 트랜지스터 온도이다.

나아가, 파워 변환기의 EMI를 감소하기 위한 주파수 호핑을 생성하기 위해, 패턴 발생기(900)는 디지털 패턴(P_N··P₁)을 생성한다. 디지털 패턴(P_N··P₁)에 응답하여 스위칭 신호(V_PWM)의 스위칭 주파수를 변조하기 위해, 제1 프로그램가능 커패시터(910)가 발진기(200) 및 패턴 발생기(900)에 결합된다. 적분기(400)의 시상수를 스위칭 주파수와 상관시키기 위해, 제2 프로그램가능 커패시터(930)가 적분기(400) 및 패턴 발생기(900)에 결합된다. 제1 프로그램가능 커패시터(910) 및 제2 프로그램가능 커패시터(930)의 커패시턴스는 디지털 패턴(P_N··P₁)에 의해 결정된다.

도 11은 본 발명에 따른 패턴 발생기(900)의 일 실시예를 보여준다. 클럭 발생기(951)는 클럭 신호(CK)를 생성한다. 복수의 저항들(971, 972, ..., 975) 및 XOR 게이트(952)는 클럭 신호(CK)에 응답하여 선형 코드를 생성시키기 위해 선형 시프트 레지스터를 형성한다. XOR 게이트(952)의 입력들은 선형 시프트 레지스터의 다항식들(polynomials)을 결정하고 선형 시프트 레지스터의 출력을 결정한다. 디지털 패턴 코드(P_N··P₁)는 어플리케이션을 최적화하기 위해 선형 코드(linear code)의 일부로부터 채택될 수 있다.

도 12는 제1 프로그램가능 커패시터(910) 및 제2 프로그램가능 커패시터(930)와 같은 프로그램가능 커패시터의 일 실시예를 보여준다. 프로그램가능 커패시터 세트들은 병렬로 연결되고, 여기서 스위칭-커패시터 세트들은 커패시터들(C₁, C₂, ..., C_N) 및 스위치들(S₁, S₂, ..., S_N)에 의해 형성된다. 스위치(S₁) 및 커패시터(C₁)는 직렬로 연결된다. 스위치(S₂) 및 커패시터(C₂)는 직렬로 연결된다. 스위치(S_N) 및 커패시터(C_N)는 직렬로 연결된다. 디지털 패턴 코드(P_N··P₁)는 스위치들(S₁, S₂, ..., S_N)을 제어하고, 따라서 프로그램가능 커패시터의 커패시턴스를 변화시킨다.

본 발명의 범위 또는 사상을 벗어남이 없이 본 발명의 구조에 대해 다양한 개조들 및 변경들이 수행될 수 있다는 것은 당해 기술 분야에서 숙련된 자에게는 분명할 것이다. 이러한 점에 비추어 볼 때, 그들이 다음의 청구범위들의 범위 및 그들의 균등물들 내에 들어오는 한, 본 발명은 이러한 발명의 개조들 및 변경들을 커버하는 것으로 의도된다.

Claims

1차측 제어 파워 변환기를 위한 스위칭 제어 회로에 있어서:

변압기를 스위칭하기 위한 스위치로서, 상기 변압기는 상기 파워 변환기의 입력 전압에 결합되는, 상기 스위치;

상기 변압기의 적어도 전압 또는 전류를 감지하기 위해 상기 변압기에 결합된 감지 장치;

상기 파워 변환기의 최대 출력 전류 및 출력 전압을 조절하기 위해 상기 스위치에 결합된 스위칭 신호; 및

상기 스위칭 신호의 오프-타임 동안 상기 변압기의 방전 시간 및 전압 신호를 다중-샘플링함으로써 제1 피드백 신호 및 방전-시간 신호를 생성하기 위해 상기 변압기에 결합된 제어기를 포함하며,

상기 제어기는 상기 변압기의 전류 신호 및 상기 방전-시간 신호에 응답하여 제2 피드백 신호를 생성하기 위해 상기 감지 장치에 더 결합되며, 상기 제어기는 상기 제1 피드백 신호에 응답하여 상기 스위칭 신호를 생성하며, 상기 제어기는 상기 제2 피드백 신호에 응답하여 상기 스위칭 신호의 스위칭 주파수를 제어하고,

상기 제어기는:

상기 변압기의 보조 권선(auxiliary winding)으로부터 상기 전압 신호를 다중-샘플링함으로써 상기 방전-시간 신호 및 상기 제1 피드백 신호를 생성하기 위해 상기 변압기에 결합된 제1 파형 검출기로서, 상기 방전-시간 신호는 상기 변압기의 2차측 스위칭 전류의 상기 방전 시간에 상응하는, 상기 제1 파형 검출기;

상기 방전-시간 신호로 평균-전류 신호를 적분함으로써 상기 제2 피드백 신호를 생성하는 제2 파형 검출기 및 적분기로서, 타이밍 신호의 펄스 폭으로 적분된 전류-파형 신호는 상기 평균-전류 신호를 생성하며, 상기 전류-파형 신호는 상기 전류 신호를 측정함으로써 생성되는, 상기 제2 파형 검출기 및 적분기;

상기 제1 피드백 신호 및 상기 제2 피드백 신호를 각각 증폭하기 위한, 제1 에러 증폭기 및 제2 에러 증폭기;

상기 제2 에러 증폭기의 출력에 응답하여 펄스 신호 및 상기 타이밍 신호를 생성하는, 상기 제2 에러 증폭기에 결합된 발진기로서, 상기 펄스 신호는 상기 스위칭 신호의 스위칭 주파수를 결정하며, 상기 타이밍 신호의 펄스 폭은 상기 스위칭 신호의 스위칭 주파수와 상관되는, 상기 발진기;

상기 전류 신호의 최대값을 제한하기 위해 상기 감지 장치에 결합된 피크-전류 제한기; 및

상기 펄스 신호, 상기 제1 에러 검출기의 출력 및 상기 피크-전류 제한기의 출력에 응답하여 상기 스위칭 신호를 생성하는 PWM 회로를 포함하는 것을 특징으로 하는 스위칭 제어 회로.

삭제

청구항 1에 있어서,

상기 제어기는:

온도 보상을 위해 상기 제1 파형 검출기의 입력에 연결된 프로그램가능 전류원을 더 포함하며, 상기 프로그램가능 전류원은 상기 제어기의 온도에 응답하여 프로그램가능 전류를 생성하는 것을 특징으로 하는 스위칭 제어 회로.

청구항 1에 있어서,

상기 제어기는:

디지털 패턴을 생성하기 위한 패턴 발생기;

상기 디지털 패턴에 응답하여 상기 스위칭 주파수를 변조하기 위해 상기 발진기 및 상기 패턴 발생기에 결합된 제1 프로그램가능 커패시터; 및

상기 적분기의 시상수를 상기 스위칭 주파수와 상관시키기 위해 상기 적분기 및 상기 패턴 발생기에 결합된 제2 프로그램가능 커패시터를 더 포함하며, 상기 제1 프로그램가능 커패시터 및 상기 제2 프로그램가능 커패시터의 커패시턴스는 상기 디지털 패턴에 의해 결정되는 것을 특징으로 하는 스위칭 제어 회로.

청구항 1에 있어서,

상기 적분기의 시상수는 상기 스위칭 신호의 스위칭 주기와 상관되는 것을 특징으로 하는 스위칭 제어 회로.

청구항 1에 있어서,

상기 제1 파형 검출기는:

샘플-펄스 신호를 생성하기 위한 샘플-펄스 발생기;

상기 전압 신호를 더하여 레벨-시프트 신호를 생성하는 문턱 신호;

제1 커패시터 및 제2 커패시터;

제1 샘플 신호 및 제2 샘플 신호를 생성하기 위한 제1 신호 발생기로서, 상기 제1 샘플 신호 및 상기 제2 샘플 신호는 상기 전압 신호를 교대로 샘플링하기 위해 사용되며, 제1 홀드 전압 및 제2 홀드 전압은 상기 제1 커패시터 및 상기 제2 커패시터에 걸려 각각 유지되며, 상기 제1 샘플 신호 및 상기 제2 샘플 신호는 상기 방전-시간 신호의 인에이블 구간동안 상기 샘플-펄스 신호에 응답하여 교대로 생성되며, 지연 시간은 상기 방전-시간 신호의 시작점에 들어가며, 상기 제1 샘플 신호 및 상기 제2 샘플 신호는 상기 지연 시간의 구간 동안 디스에이블되는, 상기 제1 신호 발생기;

상기 제1 홀드 전압 및 상기 제2 홀드 전압 중의 더 높은 전압으로부터 홀드 신호를 생성하는 버퍼 증폭기;

상기 홀드 신호를 샘플링함으로써 상기 제1 피드백 신호를 생성하는 제1 출력 커패시터; 및

상기 방전-시간 신호를 생성하는 제2 신호 발생기로서, 상기 방전-시간 신호는 상기 스위칭 신호가 디스에이블될 때 인에이블되며, 상기 지연 시간 이후에, 상기 레벨-시프트 신호가 상기 제1 피드백 신호보다 더 낮을 때 상기 방전-시간 신호가 디스에이블되며, 상기 방전-시간 신호는 또한 상기 스위칭 신호가 인에이블되는 동안 디스에이블될 수 있는, 상기 제2 신호 발생기를 포함하는 것을 특징으로 하는 스위칭 제어 회로.

청구항 1에 있어서,

상기 제1 파형 검출기는 상기 제1 피드백 신호를 생성하기 위해 엔드 전압(end voltage)을 생성하도록 상기 전압 신호를 다중-샘플링하며, 상기 엔드 전압은 상기 2차측 스위칭 전류가 0으로 강하하기 전에 즉시 샘플링되고 측정되는 것을 특징으로 하는 스위칭 제어 회로.

청구항 4에 있어서,

상기 패턴 발생기는:

클럭 신호를 생성하기 위한 클럭 발생기; 및

상기 클럭 신호에 응답하여 상기 디지털 패턴을 생성하기 위한 레지스터를 포함하는 것을 특징으로 하는 스위칭 제어 회로.

청구항 1에 있어서,

상기 발진기는:

상기 제2 에러 증폭기의 상기 출력에 응답하여 제1 충전 전류, 방전 전류 및 제2 충전 전류를 생성하기 위한 제1 V-I 변환기로서, 상기 제1 V-I 변환기는 제1 연산 증폭기, 제1 발진기 저항 및 제1 그룹의 트랜지스터들을 포함하는, 상기 제1 V-I 변환기;

제1 발진기 커패시터;

제1 스위치로서, 상기 제1 스위치의 제1 단은 상기 제1 충전 전류를 인가받고 상기 제1 스위치의 제2 단은 상기 제1 발진기 커패시터에 연결되는, 상기 제1 스위치;

제2 스위치로서, 상기 제2 스위치의 제1 단은 상기 제1 발진기 커패시터에 연결되며 상기 제2 스위치의 제2 단은 상기 방전 전류에 의해 구동되는, 상기 제2 스위치;

상기 제1 발진기 커패시터에 연결된 비-반전 입력을 갖는 제1 비교기로서, 상기 제1 비교기는 상기 펄스 신호를 생성하는, 상기 제1 비교기;

제1 문턱 전압이 인가되는 제1 단 및 상기 제1 비교기의 반전 입력에 연결된 제2 단을 갖는 제3 스위치;

제2 문턱 전압이 인가되는 제1 단 및 상기 제1 비교기의 상기 반전 입력에 연결된 제2 단을 갖는 제4 스위치로서, 상기 제2 문턱 전압은 상기 제1 문턱 전압과 상이한, 상기 제4 스위치;

반전 펄스 신호를 생성하기 위해 상기 제1 비교기의 출력에 연결된 입력을 갖는 인버터로서, 상기 펄스 신호는 상기 제2 스위치 및 상기 제4 스위치를 턴온/턴오프하며, 상기 반전 펄스 신호는 상기 제1 스위치 및 상기 제3 스위치를 턴온/턴오프하는, 상기 인버터;

상기 제2 충전 전류에 응답하여 트립-포인트 전압을 생성하는 제3 저항;

제2 발진기 커패시터;

상기 제2 발진기 커패시터에 병렬로 연결된 제5 스위치;

상기 제2 발진기 커패시터에 연결된 반전 입력, 상기 트립-포인트 전압이 공급되는 비-반전 입력을 갖는 제2 비교기로서, 상기 제2 비교기는 상기 타이밍 신호를 생성하는, 상기 제2 비교기를 포함하는 것을 특징으로 하는 스위칭 제어 회로.

청구항 1에 있어서,

상기 제2 파형 검출기는:

상기 전류 신호의 피크 값을 측정함으로써 피크-전류 신호를 생성하는 피크 검출기;

상기 피크-전류 신호를 유지하는 제3 커패시터;

상기 전류-파형을 생성하는 제2 출력 커패시터; 및

상기 제2 출력 커패시터에 상기 피크-전류 신호를 유도하기 위한 스위치를 포함하는 것을 특징으로 하는 스위칭 제어 회로.

청구항 1에 있어서,

상기 적분기는:

제1 연산 증폭기, 제1 타이밍 저항 및 제1 그룹의 트랜지스터들에 의해 형성되는 제1 V-I 변환기로서, 상기 제1 V-I 변환기는 상기 전류-파형 신호에 응답하여 제1 적분기 충전 전류를 생성하는, 상기 제1 V-I 변환기;

제1 적분 신호를 생성하기 위한 제1 타이밍 커패시터;

제1 스위치로서, 상기 제1 스위치의 제1 단은 상기 제1 적분기 충전 전류를 인가받고 상기 제1 스위치의 제2 단은 상기 제1 타이밍 커패시터에 연결되며, 상기 타이밍 신호는 상기 제1 스위치를 턴온/턴오프하는, 상기 제1 스위치;

상기 제1 타이밍 커패시터를 방전시키기 위해 상기 제1 타이밍 커패시터와 병렬로 연결된 제2 스위치;

제3 스위치;

상기 제3 스위치를 통해 상기 제1 적분 신호를 샘플링함으로써 평균-전류 신호를 생성하는 제2 출력 커패시터;

제2 연산 증폭기, 제2 타이밍 저항 및 제2 그룹의 트랜지스터들에 의해 형성되는 제2 V-I 변환기로서, 상기 제2 V-I 변환기는 상기 평균-전류 신호에 응답하여 제2 적분기 충전 전류를 생성하는, 상기 제2 V-I 변환기;

제2 적분 신호를 생성하기 위한 제3 타이밍 커패시터;

제4 스위치로서, 상기 제4 스위치의 제1 단은 상기 제2 적분기 충전 전류를 인가받으며 상기 제4 스위치의 제2 단은 상기 제3 타이밍 커패시터에 연결되며, 상기 방전-시간 신호는 상기 제4 스위치를 턴온/턴오프시키는, 상기 제4 스위치;

상기 제3 타이밍 커패시터를 방전시키기 위해 상기 제3 타이밍 커패시터와 병렬로 연결된 제5 스위치;

제6 스위치; 및

상기 제6 스위치를 통해 상기 제2 적분 신호를 샘플링함에 의해 상기 제2 피드백 신호를 생성하는 제4 출력 커패시터를 포함하는 것을 특징으로 하는 스위칭 제어 회로.

청구항 1에 있어서,

상기 스위칭 신호는, 상기 스위칭 신호가 인에이블될 때 최소 온-타임을 가지며, 상기 전압 신호를 다중-샘플링하기 위해 상기 방전 시간의 최소값을 더 보장하는 것을 특징으로 하는 스위칭 제어 회로.

1차측 제어 파워 변환기를 위한 스위칭 제어 회로에 있어서:

출력 전압을 조절하기 위해 상기 스위치에 결합된 스위칭 신호; 및

상기 스위칭 신호의 오프-타임 동안 상기 변압기의 방전 시간 및 전압 신호를 다중-샘플링함으로써 제1 피드백 신호를 생성하기 위해 상기 변압기에 결합된 제어기로서, 상기 제어기는 상기 제1 피드백 신호에 응답하여 상기 스위칭 신호를 생성하는 상기 제어기를 포함하고,

상기 제어기는:

제1 파형 검출기; 및

상기 제1 파형 검출기에 의해 생성된 방전-시간 신호로 평균-전류 신호를 적분함으로써 제2 피드백 신호를 생성하는 제2 파형 검출기 및 적분기로서, 타이밍 신호의 펄스 폭으로 적분된 전류-파형 신호는 평균-전류 신호를 생성하며, 상기 전류-파형 신호는 상기 전류 신호를 측정함으로써 생성되는, 상기 제2 파형 검출기 및 적분기를 포함하는 것을 특징으로 하는 스위칭 제어 회로.

청구항 13에 있어서,

상기 제1 파형 검출기는:

샘플-펄스 신호를 생성하기 위한 샘플-펄스 발생기;

제1 커패시터 및 제2 커패시터;

제1 샘플 신호 및 제2 샘플 신호를 생성하는 제1 신호 발생기로서, 상기 제1 샘플 신호 및 상기 제2 샘플 신호는 상기 전압 신호를 교대로 샘플링하기 위해 사용되며, 제1 홀드 전압 및 제2 홀드 전압은 각각 제1 커패시터 및 제2 커패시터에 걸려 유지되며, 상기 제1 샘플 신호 및 상기 제2 샘플 신호는 방전-시간 신호의 인에이블 구간 동안 상기 샘플-펄스 신호에 응답하여 교대로 생성되며, 지연 시간이 상기 방전-시간 신호의 시작점에 들어가며, 상기 제1 샘플 신호 및 상기 제2 샘플 신호는 상기 지연 시간의 구간 동안 디스에이블되는, 상기 제1 신호 발생기;

상기 제1 홀드 전압 및 상기 제2 홀드 전압 중 더 높은 전압으로부터 홀드 신호를 생성하는 버퍼 증폭기;

상기 방전-시간 신호를 생성하는 제2 신호 발생기로서, 상기 방전-시간 신호는 상기 스위칭 신호가 디스에이블됨에 따라 인에이블되며, 상기 지연 시간 이후에, 상기 레벨-시프트 신호가 상기 제1 피드백 신호보다 더 낮을 때 상기 방전-시간 신호는 디스에이블될 수 있으며, 상기 방전-시간 신호는 상기 스위칭 신호가 인에이블되는 동안 또한 디스에이블될 수 있으며, 상기 방전-시간 신호는 상기 변압기의 상기 방전 시간에 따라 생성되는, 상기 제2 신호 발생기를 포함하는 것을 특징으로 하는 스위칭 제어 회로.

청구항 13에 있어서,

상기 제1 파형 검출기는 상기 제1 피드백 신호를 생성하기 위해 엔드(end) 전압을 생성하도록 상기 전압 신호를 다중-샘플링하며, 상기 엔드 전압은 2차측 스위칭 전류가 0으로 강하되기 전에 즉시 샘플링되고 측정되는 것을 특징으로 하는 스위칭 제어 회로.