JP5102318B2 - 一次側制御のスイッチングレギュレータ - Google Patents

Description

本発明は、スイッチングレギュレータに関し、特に、分離型のスイッチングレギュレータに関する。

様々なスイッチングレギュレータが、調整された電圧及び電流を供給するために、広く用いられている。安全上の理由から、オフラインのスイッチングレギュレータは、一次側と二次側との間を分離しなければならない。従って、スイッチングレギュレータの一次側に制御回路を備えつけ、スイッチングレギュレータの出力電圧及び出力電流を調整するためにオプティカル・カプラー及び二次側回路を必要とする。スイッチングレギュレータのサイズ及びコストを低減するために、オプティカル・カプラー及び二次側回路を不要とするのがトレンドである。

最近の発展において、多くの一次側制御スキームが以下のように開示されている。
特許文献１（米国特許第６，７２１，１９２号、発明の名称「一次側の出力電圧と出力電流を調整するＰＷＭコントローラ(PWM controller regulating output voltage and output current in primary side)」、発明者ヤン他(Yang et al.)）
特許文献２（米国特許第６，８３６，４１５号、発明の名称「改良された負荷レギュレーションを有する一次側調整パルス幅変調コントローラ(Primary-side regulated pulse width modulation controller with improved load regulation)」、発明者ヤン他(Yang et al.)）
特許文献３（米国特許第６，８６２，１９４号、発明の名称「一次側ＰＷＭ制御下の一定電圧と一定電流の出力を有するフライバック電源コンバータ(Flyback power converter having a constant voltage and a constant current output under primary-side PWM control)」、発明者ヤン他(Yang et al.)）
しかし、上記従来の一次側制御スキームの欠点は、出力電圧及び出力電流の制御が不正確なことにある。

米国特許第６，７２１，１９２号明細書 米国特許第６，８３６，４１５号明細書 米国特許第６，８６２，１９４号明細書

本発明の目的は、スイッチングレギュレータの一次側における出力電圧と出力電流を正確に制御できるスイッチングレギュレータを提供することにある。それにより、スイッチングレギュレータのサイズ及びコストを低減させる。

一次側制御のスイッチングレギュレータ（スイッチングレギュレータ）は、エネルギーを一次側から二次側へ送るスイッチングレギュレータの変圧器を切り換えるためのスイッチングデバイスを含む。制御回路は、変圧器に結合され、スイッチングデバイスを切り換えるためのスイッチング信号を生成し、スイッチングレギュレータの出力を調整する。変圧器に結合された第１の回路が制御回路に含まれ、変圧器の反射信号を測定することにより、第１の信号及びタイミング信号を生成する。タイミング信号は変圧器の放電時間を表す。第２の回路及び第３の回路により、変圧器の一次側スイッチング電流を表す電流信号をタイミング信号で積分することにより、第２の信号を生成する。また、第３の回路の時定数は、スイッチング信号の切り換え周期と相関させる。第１の基準信号を有する第１のエラーアンプを用いて、第１の信号に応答して第１のフィードバック信号を生成する。負荷レギュレーションを改善するために、第２の信号の増大に応答して第１の基準信号を増大させる。第２の基準信号を有する第２のエラーアンプにより、第２の信号に応答して第２のフィードバック信号を生成する。従って、スイッチング信号は、第１のフィードバック信号と第２のフィードバック信号とに応答して、スイッチング制御回路により生成される。スイッチング信号がイネーブルになる時にスイッチング信号は最小のオンタイムを有し、このことは、更に、反射信号のマルチサンプリングのための放電時間の最小値を保証する。

前述の一般的説明と以下の詳細な説明は、例示であり、特許請求の範囲に記載された本発明を更に説明する意図であることを理解すべきである。次の説明と図面の考慮から更なる目的と効果が明らかになるであろう。

添付の図面は本発明の更なる理解のために含まれ、明細書の一部に組み込まれてその構成要素となる。図面は本発明の実施の形態を示し、本説明と共に本発明の原理を説明するのに役立つ。

図１は、従来の一次側制御のスイッチングレギュレータの回路図である。 図２は、従来のスイッチングレギュレータの複数の主要な波形図である。 図３は、本発明の一実施形態による制御回路の回路図である。 図４は、本発明の一実施形態による第１の回路の回路図である。 図５は、本発明の一実施形態による発振器の回路図である。 図６は、本発明の一実施形態による第２の回路の回路図である。 図７は、本発明の一実施形態による第３の回路の回路図である。 図８は、本発明の一実施形態によるPWM回路の回路図である。 図９は、本発明の一実施形態による加算器の回路図である。 図１０は、本発明の一実施形態による基準信号をプログラムするための調整回路の回路図である。

図１は、従来の一次側制御のスイッチングレギュレータを示す。このスイッチングレギュレータは補助巻線N_Aと、一次巻線N_Pと、二次巻線N_Sとを有する変圧器１０を含む。スイッチングレギュレータの出力電圧V_O及び出力電流I_Oを調整するために、制御回路７０が、変圧器１０を切り換えるためのトランジスタ２０にスイッチング信号V_PWMを発生する。

図２は、図１に示す従来のスイッチングレギュレータの複数の信号波形を示す。スイッチング信号V_PWMが論理高レベルになると、一次側のスイッチング電流I_Pがそれに応じて生成される。この一次側スイッチング電流I_Pのピーク値は、次式によって表わされ、

ここで、V_INは変圧器１０に印加される入力電圧であり、L_Pは変圧器１０の一次巻線N_Pのインダクタンスであり、T_ONはスイッチング信号V_PWMのオン時間である。

スイッチング信号V_PWMが一旦、論理低レベルに低下すると、変圧器１０に蓄積されたエネルギーを変圧器１０の二次側、及び、整流器４０を経由してスイッチングレギュレータの出力へと転送される。それに応じて二次側のスイッチング電流I_Sが発生する。この二次側スイッチング電流I_Sのピーク値I_S1は、次式によって表わされ、

ここで、V_Oはスイッチングレギュレータの出力電圧であり、V_Fは整流器４０の順方向電圧降下であり、L_Sは変圧器１０の二次巻線N_Sのインダクタンスであり、T_DSは二次側のスイッチング電流I_Sの放電時間である。

その間に、変圧器１０の補助巻線N_Aには反射信号V_AUXが発生する。この反射信号V_AUXは、次式によって表わされ、

ここで、T_NAとT_NSは、それぞれ、変圧器１０の補助巻線N_A及び二次巻線N_Sの複数の巻線数である。

二次側スイッチング電流I_Sが０に下がると、反射信号V_AUXは低下し始める。このことは、その瞬時に、変圧器１０のエネルギーが完全に放出されたことも示す。従って、図２に示すように、式（２）における放電時間T_DSは、スイッチング信号V_PWMの立下り縁から、反射信号V_AUXが降下し始める時点までの時間で測定される。二次側のスイッチング電流I_Sは、一次側のスイッチング電流I_Pと変圧器１０の巻線数とにより決定される。二次側のスイッチング電流I_Sは、次式によって表わされ、

ここで、T_NPは、変圧器１０の一次巻線N_Pの複数の巻線数である。

図１に示すように、制御回路７０は、電力を受けるための供給端子VCC及び接地端子GNDを含む。変圧器１０の補助巻線N_Aと接地基準面との間には抵抗５０と抵抗５１とにより形成される分圧器が接続されている。制御回路７０の検出端子DETは、抵抗５０と抵抗５１との結合部に接続されている。検出端子DETに発生する電圧V_DETは、次式によって表わされ、

ここで、R₅₀とR₅₁は、それぞれ抵抗５０と抵抗５１の抵抗値である。

コンデンサ６５が、整流器６０を経る反射信号V_AUXにより更に充電されて、制御回路７０を付勢する。電流検知抵抗３０は電流検知デバイスとしての機能を果たす。この電流検知抵抗３０は、一次側のスイッチング電流I_Pを電流検知信号V_CSに変換するために、トランジスタ２０のソースから接地基準面へと接続される。制御回路７０の検知端子CSは、電流検知信号V_CSを検出するための電流検知抵抗３０に接続される。

スイッチング信号V_PWMは、制御回路７０の出力端子OUTに発生し、変圧器１０を切り換える。電圧補償端子COMVは、第１のエラーアンプに対する周波数補償用の第１の補償ネットワークに接続される。この第１の補償ネットワークは、コンデンサ３１のような、接地基準面に接続されるコンデンサとすることができる。電流補償端子COMIは、第２のエラーアンプに対する周波数補償用の第２の補償ネットワークに接続される。この第２の補償ネットワークも、コンデンサ３２のような、接地基準面に接続されるコンデンサとすることができる。プログラム可能な端子COMRは、接地された抵抗３３を有し、出力電流I_Oに従って制御回路７０の電圧フィードバックループのための基準信号V_REFを調整する。基準信号V_REFの調整は、より良好な負荷調整を達成するために、出力ケーブル４６の電圧降下を補償することにある。

図３は、本発明の一実施の形態による制御回路７０を示す。第１の回路１００によって電圧V_DETをマルチサンプリングすることにより、第１の信号V_V及びタイミング信号S_DSが生成される。二次側のスイッチング電流I_Sの充電時間T_DSはタイミング信号S_DSによって表わされる。第２の回路３００によって電流検知信号V_CSを測定することにより、電流信号V_Wが生成される。発振器２００により、スイッチング信号V_PWMのスイッチング周波数を決定するための発振信号PLSが生成される。第３の回路４００によって電流信号V_Wをタイミング信号S_DSで積分することにより、第２の信号V_Iが生成される。オペアンプ７１と基準信号V_REFとにより、第１の信号V_Vを増幅し、且つ、出力電圧制御のための第１のフィードバックループ回路を成す第１のエラーアンプを作成する。オペアンプ７２と基準信号V_REF2とにより、第２の信号V_Iを増幅し、且つ、出力電流制御のための第２のフィードバックループ回路を成す第２のエラーアンプを作成する。調整回路７００をプログラム可能な端子COMRに結合させて、基準信号V_REF1及び第２の信号V_Iに従って基準信号V_REFを調整する。PWM回路５００と複数のコンパレータ７３、７５はスイッチング制御回路を形成し、スイッチング信号V_PWMを生成し、第１のエラーアンプと第２のエラーアンプの出力に応答してスイッチング信号V_PWMのパルス幅を制御する。オペアンプ７１とオペアンプ７２の両方とも、相互コンダクタンス出力を有する。オペアンプ７１の出力は、電圧補償端子COMVとコンパレータ７３の正入力とに接続されている。オペアンプ７２の出力は、電流補償端子COMIとコンパレータ７５の正入力とに接続されている。コンパレータ７３の負入力は、加算器６００の出力に接続されている。コンパレータ７５の負入力には発振器２００から生成されるランプ信号RMPを供給する。

加算器６００によって電流検知信号V_CSにランプ信号RMPを加えることにより、スロープ信号V_SLPが生成される。コンパレータ７４の正入力には基準信号V_REF3が供給される。コンパレータ７４の負入力は、サイクル毎に電流制限するために検知端子CSに接続されている。NANDゲート７９の３つの入力は、それぞれ、コンパレータ７３、７４、７５の出力に接続されている。NANDゲート７９の出力によりリセット信号RSTが生成される。このリセット信号RSTは、スイッチング信号V_PWMのデューティサイクルを制御するために、PWM回路５００に供給される。

電流制御ループは、一次側のスイッチング電流I_Pの検出からスイッチング信号V_PWMのパルス幅変調までの間に形成され、基準信号V_REF2に応答して一次側スイッチング電流I_Pの大きさを制御する。式（４）に示すように、二次側のスイッチング電流I_Sは一次側スイッチング電流I_Pの比率である。図２の信号波形によれば、スイッチングレギュレータの出力電流I_Oは二次側のスイッチング電流I_Sの平均である。スイッチングレギュレータの出力電流I_Oは、次式によって表わされる。

従って、スイッチングレギュレータの出力電流I_Oは調整される。

電流検知信号V_CSは第２の回路３００により検出され、そして、電流信号V_Wが生成される。第３の回路４００によって、電流信号V_Wを放電時間T_DSで積分することにより、第２の信号V_Iが更に生成される。従って、第２の信号V_Iは、次式によって表わされ、

ここで、電流信号V_Wは、次式によって表わされ、

ここで、T_Iは第３の回路４００の時定数である。
式（６）〜（８）から分かるように、第２の信号V_Iは、次式のように、書き換えることができる。

第２の信号V_Iはスイッチングレギュレータの出力電流I_Oに比例していることが分かる。この第２の信号V_Iは、出力電流I_Oが増大すると増大する。しかし、第２の信号V_Iの最大値は、電流制御ループの調整により、基準信号V_REF2の値に制限される。電流制御ループのフィードバック制御の下で、最大出力電流I_O(max)は、次式によって表わされ、

ここで、KはT_I/Tに等しい定数、G_Aは第２のエラーアンプのゲイン、G_SWはスイッチング回路のゲインである。

電流制御ループのループのゲインは大きい（G_A × G_SW>> 1）ので、最大出力電流I_O(max)は、次式のように、簡単にすることができる。

従って、スイッチングレギュレータの最大出力電流I_O(max)を、基準信号V_REF2に応答して一定電流として調整される。

さらに、反射信号V_AUXのサンプリングからスイッチング信号V_PWMのパルス幅変調までの間に電圧制御ループが形成され、反射信号V_AUXの大きさは基準信号V_REFに応答して制御される。反射信号V_AUXは式（３）に示すように、出力電圧V_Oの比である。反射信号V_AUXは、更に、式（５）に示すように、電圧V_DETに減衰される。第１の信号V_Vは、第１の回路１００によって電圧V_DETをマルチサンプリングすることにより、生成される。第１の信号V_Vの値は、基準信号V_REFの値に応答して、電圧制御ループの調整により制御される。電圧制御ループのループゲインは、第１のエラーアンプとスイッチング回路とにより提供される。従って、出力電圧V_O、は、次式のように、簡単に定めることができる。

反射信号V_AUXは、第１の回路１００によってマルチサンプリングされる。二次側のスイッチング電流I_Sが０に降下する前に、電圧が瞬時にサンプリングされて測定される。従って、二次側のスイッチング電流I_Sの変動は整流器４０の順方向電圧降下V_Fに影響を及ぼさない。しかし、出力電流I_Oが変化すると、出力ケーブルの電圧降下が変化する。調整回路７００は、出力ケーブルの電圧降下を補償するために開発した。抵抗３３は、第２の信号V_Iの変化に応答して基準信号V_REFの変化を決定するための傾きをプログラムするために用いられる。従って、電圧降下は、出力電流I_Oに比例して補償される。抵抗３３の異なる値を用いることにより、様々な出力ケーブル４６に対する補償をプログラムすることができる。

図４は、本発明の一実施形態による第１の回路１００を示す。マルチサンプリング用のサンプルパルス発生器１９０により、サンプルパルス信号が生成される。閾値電圧１５６が反射信号V_AUXに加算されてレベルシフト反射信号を生成する。第１の信号発生器は、カウンタ１７１とANDゲート１６５・・１６６とを含み、サンプル信号V_SP1・・V_SPNを生成する。第２の信号発生器は、Dフリップフロップ１７０と、NANDゲート１６３と、ANDゲート１６４と、コンパレータ１５５とを含み、タイミング信号S_DSを生成する。時間遅延回路は、インバータ１６２と、電流源１８０と、トランジスタ１８１と、コンデンサ１８２とを含み、スイッチング信号V_PWMがディスエーブルになると、遅延時間T_dを生成する。インバータ１６１の入力には、スイッチング信号V_PWMが供給される。インバータ１６１の出力は、インバータ１６２の入力と、ANDゲート１６４の第１の入力と、Dフリップフロップ１７０のクロック入力とに接続されている。トランジスタ１８１は、インバータ１６２の出力によりターン・オン／オフする。コンデンサ１８２はトランジスタ１８１に並列に接続されている。電流源１８０は、コンデンサ１８２を充電するために用いられる。従って、時間遅延回路の遅延時間T_dは、電流源１８０の電流とコンデンサ１８２のキャパシタンスとにより、決定される。遅延回路の出力は、コンデンサ１８２の両端間にて得られる。Dフリップフロップ１７０のD入力は、供給電圧V_CCにより高レベルにプルアップされる。Dフリップフロップ１７０の出力は、ANDゲート１６４の第２の入力に接続されている。タイミング信号S_DSは、ANDゲート１６４により出力される。従って、タイミング信号S_DSは、スイッチング信号V_PWMがディスエーブルになると、イネーブルになる。NANDゲート１６３の出力は、Dフリップフロップ１７０のリセット入力に接続されている。NANDゲート１６３の２つの入力は、それぞれ、時間遅延回路の出力とコンパレータ１５５の出力とに接続されている。コンパレータ１５５の負入力には、レベルシフト反射信号が供給される。コンパレータ１５５の正入力は、保持電圧V_HDが供給される。従って、遅延時間T_d後に、レベルシフト反射信号が一旦保持電圧V_HDより低くなると、タイミング信号S_DSがディスエーブルになる。さらに、スイッチング信号V_PWMがイネーブルである限り、タイミング信号S_DSもディスエーブルになる。

サンプルパルス信号はカウンタ１７１とANDゲート１６５・・１６６の第３の入力に供給される。カウンタ１７１の出力は、それぞれ、ANDゲート１６５・・１６６の第２の入力に接続されている。ANDゲート１６５・・１６６の第１の入力にはタイミング信号S_DSが供給される。ANDゲート１６５・・１６６の第４の入力は、時間遅延回路の出力に接続されている。従って、サンプル信号V_SP1・・V_SPNは、サンプルパルス信号に応答して生成される。さらに、サンプル信号V_SP1・・V_SPNは、タイミング信号S_DSのイネーブル期間中に、交互に生成される。しかし、タイミング信号S_DSの開始時にサンプル信号V_SP1・・V_SPNを抑止するために、遅延時間T_dが挿入される。従って、サンプル信号V_SP1・・V_SPNは、遅延時間T_dの期間中、ディスエーブルになる。

サンプル信号V_SP1・・V_SPNは、検出端子DET及び分圧器を介して反射信号V_AUXを順次サンプリングするために用いられる。スイッチ１２１・・１２２は、それぞれ、コンデンサ１１０・・１１１間に保持電圧を得るために、サンプル信号V_SP1・・V_SPNにより、制御される。スイッチ１２３・・１２４は、コンデンサ１１０・・１１１を放電させるために、コンデンサ１１０・・１１１に並列に接続されている。バッファ回路は、オペアンプ１５０・・１５１と、ダイオード１３０・・１３１と、電流源１３５とを含み、保持電圧V_HDを生成する。オペアンプ１５０・・１５１の正入力は、それぞれ、コンデンサ１１０・・１１１に接続されている。オペアンプ１５０・・１５１の負入力は、バッファ回路の出力に接続されている。ダイオード１３０・・１３１は、オペアンプ１５０・・１５１の出力から、バッファ回路の出力までの間にされている。保持電圧V_HDは、このように、保持電圧のより高い電圧から得られる。電流源１３５は成端用に用いられる。保持電圧V_HDは、第１の信号V_Vを生成するために、スイッチ１２５により、周期的にコンデンサ１１５に伝導される。スイッチ１２５は、発振信号PLSによりターン・オン／オフする。遅延時間T_d後に、サンプル信号V_SP1・・V_SPNが開始して、保持電圧を生成する。反射信号V_AUXのスパイク妨害は除去される。反射信号V_AUXのスパイク妨害は、スイッチング信号V_PWMがディスエーブルになり、トランジスタ２０がターン・オフした時に、発生する。

二次側のスイッチング電流I_Sが０へ降下すると、反射信号V_AUXは減少し始め、このことは、コンパレータ１５５により検出され、タイミング信号S_DSをディスエーブルにする。従って、タイミング信号S_DSのパルス幅は、二次側のスイッチング電流I_Sの放電時間T_DSと相関する。その間に、サンプル信号V_SP1・・V_SPNはディスエーブルになり、タイミング信号S_DSがディスエーブルになると、マルチサンプリング動作は停止する。従って、その瞬時に、バッファ回路の出力に生成される保持電圧V_HDは、二次側のスイッチング電流I_Sが一旦０に降下する時点にサンプリングされる反射信号V_AUXと相関する。保持電圧V_HDは、保持電圧のうち、高い方の電圧から得られ、これにより、反射信号V_AUXが減少し始めた時にサンプリングされた電圧は無視される。

図５は、本発明の一実施形態による発振器２００を示す。オペアンプ２０１、抵抗器２１０、トランジスタ２５０が第１のV-I変換器を形成する。この第１のV-I変換器は、基準信号V_Rに応答して基準電流I₂₅₀を生成する。例えば、トランジスタ２５１、２５２、２５３、２５４、２５５のような複数のトランジスタが電流ミラーを形成し、基準電流I₂₅₀に応答して発振器充電電流I₂₅₃及び発振器放電電流I₂₅₅を生成する。発振器充電電流I₂₅₃をトランジスタ２５３のドレインにより生成する。発振器放電電流I₂₅₅はトランジスタ２５５のドレインにより生成される。トランジスタ２５３のドレインとコンデンサ２１５との間にスイッチ２３０が接続されている。トランジスタ２５５のドレインとコンデンサ２１５との間にはスイッチ２３１が接続されている。コンデンサ２１５の両端間にはランプ信号RMPが得られる。コンパレータ２０５はコンデンサ２１５に接続された正入力を有する。コンパレータ２０５は発振信号PLSを出力する。発振信号PLSは、スイッチング信号V_PWMのスイッチング周波数を決定する。スイッチ２３２の第１の端子に高閾値電圧V_Hが供給される。スイッチ２３３の第１の端子には低閾値電圧V_Lが供給される。スイッチ２３２の第２の端子とスイッチ２３３の第２の端子との双方は、コンパレータ２０５の負入力に接続されている。インバータ２６０の入力はコンパレータ２０５の出力に接続されて、反転発振信号/PLSを生成する。スイッチ２３１及びスイッチ２３３は発振信号PLSによりターン・オン／オフされる。スイッチ２３０及びスイッチ２３２は、反転発振信号/PLSによりターン・オン／オフする。抵抗２１０の抵抗値R₂₁₀とコンデンサ２１５のキャパシタンスは、スイッチング周波数のスイッチング周期T、

を決定し、ここでV_OSC = V_H-V_Lである。

図６は、本発明の一実施形態による第２の回路３００を示す。コンパレータ３１０、電流源３２０、複数のスイッチ３３０、３４０、及びコンデンサ３６１が第４の回路を形成する。電流検知信号V_CSのピーク値をサンプリングして、第４の信号を生成する。コンパレータ３１０の正入力に電流検知信号V_CSが供給される。コンパレータ３１０の負入力はコンデンサ３６１に接続されている。スイッチ３３０は電流源３２０とコンデンサ３６１との間に接続されている。スイッチ３３０は、コンパレータ３１０の出力によりターン・オン／オフする。スイッチ３４０は、コンデンサ３６１を放電するためにコンデンサ３６１に並列に接続される。第４の信号は、スイッチ３５０によりコンデンサ３６２に周期的に伝導され、電流信号V_Wを生成する。スイッチ３５０は、発振信号PLSによりターン・オン／オフする。

図７は、本発明の一実施形態による第３の回路４００を示す。オペアンプ４１０、抵抗４５０、及びトランジスタ４２０、４２１、４２２が第２のV-I変換器を形成する。オペアンプ４１０の正入力には電流信号V_Wが供給される。オペアンプ４１０の負入力は抵抗４５０に接続されている。トランジスタ４２０のゲートはオペアンプ４１０の出力により駆動される。トランジスタ４２０のソースは抵抗４５０に結合されている。電流信号V_Wに応答して第２のV-I変換器により、トランジスタ４２０のドレイン経由で電流I₄₂₀が生成される。トランジスタ４２１と４２２は、２：１の比を有する電流ミラーを形成する。電流I₄₂₀により電流ミラーは駆動し、トランジスタ４２０のドレイン経由でプログラム可能な充電流I_PRGを生成する。このプログラム可能な充電流I_PRGは次式によって表わされ、

ここで、R₄₅₀は抵抗４５０の抵抗値である。

コンデンサ４７１は積分信号を生成するために用いられる。トランジスタ４２２のドレインとコンデンサ４７１との間にスイッチ４６０が接続されている。スイッチ４６０は、タイミング信号S_DSによりターン・オン／オフする。スイッチ４６２は、コンデンサ４７１を放電させるために、コンデンサ４７１に並列に接続される。積分信号は、スイッチ４６１によりコンデンサ４７２に周期的に伝導されて、第２の信号V_Iを生成する。スイッチ４６１は発振信号PLSによりターン・オン／オフする。従って、コンデンサ４７２の両端間には、次式にて表されるような第２の信号V_Iが得られる。

図４〜７に示した本発明の実施形態によれば、第２の信号V_Iは、二次側のスイッチング電流I_Sとスイッチングレギュレータの出力電流I_Oとに相関する。従って、式（９）は次式のように書き換えることができ、

ここで、mは以下の式で定められる定数である。

抵抗４５０の抵抗値R₄₅₀は抵抗２１０の抵抗値R₂₁₀と相関する。コンデンサ４７１のキャパシタンスC₄₇₁はコンデンサ２１５のキャパシタンスC₂₁₅と相関する。従って、第２の信号V_Iは、スイッチングレギュレータの出力電流I_Oに比例する。

図８は、本発明の一実施形態によるPWM回路５００の回路図を示す。PWM回路５００は、NANDゲート５１１、Dフリップフロップ５１５、ANDゲート５１９、ブランキング回路５２０、及びインバータ５１２、５１８を含む。Dフリップフロップ５１５のD入力は、供給電圧V_CCによりプルアップされる。インバータ５１２の入力は発振信号PLSにより駆動される。インバータ５１２の出力はDフリップフロップ５１５のクロック入力に接続されて、スイッチング信号V_PWMをイネーブルにする。Dフリップフロップ５１５の出力はANDゲート５１９の第１の入力に接続されている。ANDゲート５１９の第２の入力はインバータ５１２の出力に結合されている。ANDゲート５１９は、スイッチング信号V_PWMを出力して、変圧器１０を切り換える。Dフリップフロップ５１５のリセット入力はNANDゲート５１１の出力に接続されている。NANDゲート５１１の第１の入力はリセット信号RSTが供給され、スイッチング信号V_PWMをサイクル毎にディスエーブルにする。NANDゲート５１１の第２の入力はブランキング回路５２０の出力に接続されて、スイッチング信号V_PWMがイネーブルになる時にスイッチング信号V_PWMの最小オン時間を保証する。スイッチング信号V_PWMの最小オン時間が、放電時間T_DSの最小値を保証し、このことは、第１の回路１００における反射信号V_AUXの適切なマルチサンプリングを保証する。放電時間T_DSはスイッチング信号V_PWMのオン時間と相関する。式（１）、（２）及び（４）と、式（１８）で示される二次側のインダクタンスL_Sを参照すれば、放電時間T_DSは以下の式（１９）のように表すことができる。

ここで、T_ONはスイッチング信号V_PWMのオン時間である。

ブランキング回路５２０の入力にはスイッチング信号V_PWMが供給される。スイッチング信号V_PWMがイネーブルになると、ブランキング回路５２０はブランキング信号V_BLKを生成して、Dフリップフロップ５１５のリセットを阻止する。更に、ブランキング回路５２０は、NANDゲート５２３、電流源５２５、コンデンサ５２７、トランジスタ５２６、及び複数のインバータ５２１、５２２を含む。スイッチング信号V_PWMは、インバータ５２１の入力とNANDゲート５２３の第１の入力とに供給される。電流源５２５はコンデンサ５２７を充電する。コンデンサ５２７はトランジスタ５２６に並列に接続されている。インバータ５２１の出力によりトランジスタ５２６はターン・オンオフする。インバータ５２２の入力はコンデンサ５２７に結合されている。インバータ５２２の出力はNANDゲート５２３の第２の入力に接続されている。NANDゲート５２３の出力によりブランキング信号V_BLKが出力される。ブランキング信号V_BLKのパルス幅は、電流源５２５の電流とコンデンサ５２７のキャパシタンスとにより、決定される。インバータ５１８の入力はNANDゲート５２３の出力に接続されている。インバータ５１８の出力によりクリア信号（CLR）が生成され、スイッチ１２３、１２４、３４０、及び４６２をターン・オンオフする。

図９は、本発明の一実施形態による加算器の回路図を示す。オペアンプ６１０、複数のトランジスタ６２０、６２１、６２２、及び抵抗６５０が第３のV-I変換器を形成し、ランプ信号RMPに応答して電流I₆₂₂を生成する。オペアンプ６１１の正入力には電流検知信号V_CSが供給される。オペアンプ６１１の負入力と出力は共に接続して、このオペアンプ６１１をバッファとして構築する。トランジスタ６２２のドレインはオペアンプ６１１の出力に抵抗６５１経由で接続されている。トランジスタ６２２のドレインには、スロープ信号V_SLPが生成される。従って、このスロープ信号V_SLPは、ランプ信号RMPと電流検知信号V_CSとに相関する。

図１０は、本発明の一実施形態による調整回路７００の回路図を示す。オペアンプ７１０、複数のトランジスタ７１１、７１４、７１５、及び抵抗７１２によりV-I変換器を形成し、第２の信号V_Iに応答して電流I₇₁₅を生成する。オペアンプ７１０の正入力には第２の信号V_Iが供給される。電流I₇₁₅はプログラム可能な端子COMRに出力される。電流I₇₁₅は、オペアンプ７２０に供給する電圧V_COMRを生成する抵抗３３に関連付けられる。オペアンプ７２０、複数のトランジスタ７２１、７２４、７２５、及び抵抗７２２が別のV-I変換器を形成し、電圧V_COMRに応答してトランジスタ７２５のドレインに電流I₇₂₅を生成する。オペアンプ７５０の負入力と出力は共に接続して、オペアンプ７５０をバッファとして構築する。オペアンプ７５０の正入力は基準信号V_REF1に接続されている。トランジスタ７２５のドレインはオペアンプ７５０の出力に抵抗７６０経由で接続されている。基準信号V_REFはトランジスタ７２５のドレインに生成される。基準信号V_REF1に基づいて、基準信号V_REFは、第２の信号V_Iにより調節され、抵抗３３によりプログラムされる。

本発明の範囲又は精神から逸脱することなく、本発明の構造に種々の改変または変更を加えることができることは当業者には明らかであろう。以上の観点から、本発明の改変または変更が、以下の特許請求の範囲及びこれと均等なものに入るとすれば、本発明は、これらの改変または変更をカバーするものとする。

Claims (25)

1. 一次側制御のスイッチングレギュレータであって、
   前記一次側制御のスイッチングレギュレータは、
   エネルギーを変圧器の一次側から二次側へ送る変圧器と、
   前記変圧器を切り換えるためのスイッチングデバイスと、
   前記変圧器に結合され、前記スイッチングデバイスを切り換えて、前記スイッチングレギュレータの出力を調整するスイッチング信号を生成するための、制御回路とを備え、
   前記制御回路は、
   前記変圧器に結合され、前記変圧器の反射信号を測定することにより、第１の信号及びタイミング信号を生成し、前記タイミング信号は前記変圧器の放電時間を表す、第１の回路と、
   電流信号を前記タイミング信号で積分することにより、第２の信号を生成し、前記電流信号は前記変圧器の一次側のスイッチング電流を表す、第２の回路及び第３の回路と、
   第１の基準信号を有し、前記第１の信号に応答して第１のフィードバック信号を生成し、前記第１の基準信号は前記第２の信号の増加に応答して増大する、第１のエラーアンプと、
   第２の基準信号を有し、前記第２の信号に応答して第２のフィードバック信号を生成する、第２のエラーアンプと、
   前記第１のフィードバック信号及び前記第２のフィードバック信号に応答して、前記スイッチング信号を生成する、スイッチング制御回路と、
   を含む、一次側制御のスイッチングレギュレータ。
2. 請求項１に記載の一次側制御のスイッチングレギュレータであって、
   前記制御回路は、更に、
   電力を受けるための供給端子及び接地端子と、
   前記第１の回路を分圧器の抵抗を介して前記変圧器に接続するための検出端子と、
   前記第２の回路を、前記一次側のスイッチング電流を前記電流信号に変換するために用いられる電流検知デバイスに接続し、前記電流信号を受信するための検知端子と、
   前記スイッチングデバイスにより前記変圧器を切り換える前記スイッチング信号を生成するための出力端子と、
   前記第１のエラーアンプに対する周波数補償用の第１の補償ネットワークに接続された、電圧補償端子と、
   前記第２のエラーアンプに対する周波数補償用の第２の補償ネットワークに接続された、電流補償端子と、
   前記第２の信号の変化に対する前記第１の基準信号の変化を表わす傾きを決定する接地抵抗に接続された、プログラム可能な端子と、
   を備える、一次側制御のスイッチングレギュレータ。
3. 請求項１に記載の一次側制御のスイッチングレギュレータであって、
   前記第３の回路の時定数は、前記スイッチング信号のスイッチング周期と相関する、一次側制御のスイッチングレギュレータ。
4. 請求項１に記載の一次側制御のスイッチングレギュレータであって、
   前記第１の回路は、
   前記反射信号に加算されてレベルシフト信号を生成する閾値電圧源と、
   複数のコンデンサと、
   サンプル信号を生成する第１の信号発生器であって、前記反射信号をサンプリングするために前記サンプル信号を用い、前記コンデンサの両端間に保持電圧がそれぞれ生成され、前記サンプル信号は前記タイミング信号のイネーブルの期間中に順次生成される、第１の信号発生器と、
   前記保持電圧のうちの、高い電圧から保持信号を生成するバッファ回路と、
   前記保持信号に応答して前記第１の信号を生成するための第１の出力コンデンサと、
   前記タイミング信号を生成する第２の信号発生器であって、前記スイッチング信号がディスエーブルになると、前記タイミング信号をイネーブルにし、前記レベルシフト信号が前記保持信号より低くなると、前記タイミング信号をディスエーブルにする、第２の信号発生器と、
   を備える、一次側制御のスイッチングレギュレータ。
5. 請求項１に記載の一次側制御のスイッチングレギュレータであって、
   前記第１の回路は前記反射信号をマルチサンプリングして前記第１の信号を生成し、前記変圧器の放電電流が一旦０に降下した時点にて、前記第１の信号は得られる、一次側制御のスイッチングレギュレータ。
6. 請求項１に記載の一次側制御のスイッチングレギュレータであって、
   前記第２の回路は、
   前記電流信号をサンプリングすることにより第４の信号を生成する第４の回路と、
   前記第４の信号を保持する第３のコンデンサと、
   電流波形信号を生成する第２の出力コンデンサと、
   前記第４の信号を前記第２の出力コンデンサへ導くスイッチと、
   を備える、一次側制御のスイッチングレギュレータ。
7. 請求項１に記載の一次側制御のスイッチングレギュレータであって、
   前記第３の回路は、
   電流波形信号に応答して、充電電流を生成するV-I変換器と、
   第１のスイッチを介して前記充電電流に結合され、前記タイミング信号に応答して積分信号を生成するタイミングコンデンサと、
   前記タイミングコンデンサに並列に接続され、前記タイミングコンデンサを放電させる第２のスイッチと、
   前記第２の信号を生成する第３の出力コンデンサと、
   前記積分信号を前記第３の出力コンデンサへ導く第３のスイッチと、
   を備える、一次側制御のスイッチングレギュレータ。
8. 請求項１に記載の一次側制御のスイッチングレギュレータであって、
   前記スイッチング信号は、前記スイッチング信号がイネーブルになると、最小のオン時間を有し、このことは、更に、前記反射信号をマルチサンプリングするための前記放電時間の最小値を保証する、
   一次側制御のスイッチングレギュレータ。
9. スイッチングレギュレータであって、
   前記スイッチングレギュレータは、
   エネルギーを変圧器の一次側から二次側へ送る変圧器と、
   前記変圧器を切り換えるためのスイッチングデバイスと、
   前記変圧器に結合され、前記スイッチングデバイスを切り換えて、前記スイッチングレギュレータの出力を調整するスイッチング信号を生成するための、制御回路とを備え、
   前記制御回路は、
   前記変圧器に結合され、前記変圧器の反射信号を測定することにより、第１の信号及びタイミング信号を生成し、前記タイミング信号は前記変圧器の放電時間を表す、第１の回路と、
   電流信号を前記タイミング信号で積分することにより、第２の信号を生成し、前記電流信号は前記変圧器の一次側のスイッチング電流を表す、第２の回路と、
   前記第１の信号に応答して第１のフィードバック信号を生成するための、第１のフィードバック回路と、
   前記第２の信号に応答して第２のフィードバック信号を生成するための、第２のフィードバック回路と、
   前記第１のフィードバック信号と前記第２のフィードバック信号とに応答して、前記スイッチング信号を生成する、スイッチング制御回路と、
   を含む、スイッチングレギュレータ。
10. 請求項９に記載のスイッチングレギュレータであって、
    前記第１のフィードバック回路は、更に、
    第１の基準信号を有し、前記第１の信号及び前記第１の基準信号に応答して前記第１のフィードバック信号を生成し、前記第２の信号の変化に応答して前記第１の基準信号を変化させる、スイッチングレギュレータ。
11. 請求項９に記載のスイッチングレギュレータであって、
    前記制御回路は、更に、
    電力を受けるための供給端子及び接地端子と、
    前記第１の回路を前記変圧器に結合するための検出端子と、
    前記第２の回路を、一次側スイッチング電流を電流信号に変換するために用いられる電流検知デバイスに結合し、前記電流信号を受信するための検知端子と、
    前記スイッチングデバイスにより前記変圧器を切り換えるための前記スイッチング信号を生成する出力端子と、
    前記第１のフィードバック回路の、周波数補償用の電圧補償端子と、
    前記第２のフィードバック回路の、周波数補償用の電流補償端子と、
    を備える、スイッチングレギュレータ。
12. 請求項９に記載のスイッチングレギュレータであって、
    前記第１の回路は、
    前記反射信号に加算されてレベルシフト信号を生成する閾値電圧源と、
    複数のコンデンサと、
    サンプル信号を生成し前記反射信号をサンプリングして前記コンデンサに保持する第１の信号発生器であって、前記コンデンサの両端間に保持電圧がそれぞれ生成され、サンプル信号は、前記タイミング信号がイネーブルになるのに応答して生成される、第１の信号発生器と、
    前記保持電圧に従って前記第１の信号を生成するバッファ回路と、
    前記保持電圧と前記レベルシフト信号に応答して、前記タイミング信号を生成する第２の信号発生器であって、前記スイッチング信号がディスエーブルになると、前記タイミング信号をイネーブルにし、前記レベルシフト信号が前記保持電圧より低くなると、前記タイミング信号をディスエーブルにする、第２の信号発生器と、
    を備える、スイッチングレギュレータ。
13. 請求項９に記載のスイッチングレギュレータであって、
    前記第１の回路は前記反射信号をマルチサンプリングして前記第１の信号を生成し、前記変圧器の放電電流が一旦０に降下した後に、前記第１の信号は得られる、スイッチングレギュレータ。
14. 請求項９に記載のスイッチングレギュレータであって、
    前記第２の回路は、
    前記電流信号をサンプリングすることにより充電電流を生成する電流発生器と、
    前記充電電流に結合されて、前記タイミング信号に応答して前記第２の信号を生成するコンデンサと、
    を備える、スイッチングレギュレータ。
15. 請求項９に記載のスイッチングレギュレータであって、
    前記スイッチング信号は、前記スイッチング信号がイネーブルになると、最小のオン時間を有し、このことは、更に、前記反射信号をマルチサンプリングするための前記放電時間の最小値を保証する、スイッチングレギュレータ。
16. スイッチング電力変換器であって、
    前記スイッチングレギュレータは、
    エネルギーを変圧器の一次側から二次側へ送る変圧器と、
    前記変圧器を切り換えるためのスイッチングデバイスと、
    前記変圧器に結合され、前記スイッチングデバイスを切り換えて、前記スイッチングレギュレータの出力を調整するスイッチング信号を生成するための制御回路とを備え、
    前記制御回路は、
    前記変圧器に結合され、前記変圧器の反射信号を測定することにより、第１の信号を生成する、第１の回路と、
    電流信号のピーク値に応答して第２の信号を生成し、前記電流信号は前記変圧器の一次側スイッチング電流を表す、第２の回路と、
    前記第１の信号に応答して第１のフィードバック信号を生成する、第１のフィードバック回路と、
    前記第２の信号に応答して第２のフィードバック信号を生成する、第２のフィードバック回路と、
    前記第１のフィードバック信号と前記第２のフィードバック信号とに応答して、前記スイッチング信号を生成する、スイッチング制御回路と、
    を含み、
    前記第１のフィードバック回路は、更に、
    第１の基準信号を有し、前記第１の信号に応答して前記第１のフィードバック信号を生成し、前記第２の信号の変化に応答して前記第１の基準信号を変化させる、スイッチング電力変換器。
17. 請求項１６に記載のスイッチング電力変換器であって、
    前記制御回路は、更に、
    電力を受けるための供給端子及び接地端子と、
    前記第１の回路を分圧器の抵抗を介して前記変圧器に接続するための検出端子と、
    前記第２の回路を、前記一次側スイッチング電流を前記電流信号に変換するために用いられる電流検知デバイスに接続し、前記電流信号を受信するための検知端子と、
    前記スイッチングデバイスにより前記変圧器を切り換える前記スイッチング信号を生成するための出力端子と、
    前記第１のフィードバック回路の周波数補償用の第１の補償端子と、
    前記第２のフィードバック回路の周波数補償用の第２の補償端子と、
    を備える、スイッチング電力変換器。
18. 請求項１６に記載のスイッチング電力変換器であって、
    前記第１の回路は、
    複数のコンデンサと、
    サンプル信号を生成し前記反射信号をサンプリングして前記コンデンサに保持する第１の信号発生器であって、前記コンデンサの両端間に保持電圧がそれぞれ生成され、前記サンプル信号はタイミング信号のイネーブルに応答して生成される、第１の信号発生器と、
    前記保持電圧に従って前記第１の信号を生成するバッファ回路と、
    保持電圧に応答して、前記タイミング信号を生成する第２の信号発生器であって、前記スイッチング信号がディスエーブルになると、前記タイミング信号をイネーブルにし、前記反射信号が前記保持信号より著しく低くなると、前記タイミング信号をディスエーブルにする、第２の信号発生器と、
    を備える、スイッチング電力変換器。
19. 請求項１６に記載のスイッチング電力変換器であって、
    前記第１の回路は前記反射信号をマルチサンプリングして前記第１の信号を生成し、前記変圧器の放電電流が一旦０に降下した時点にて、前記第１の信号は得られる、スイッチング電力変換器。
20. 請求項１６に記載のスイッチング電力変換器であって、
    前記スイッチング信号は、前記スイッチング信号がイネーブルになると、最小のオン時間を有し、このことは、更に、前記反射信号をマルチサンプリングするための前記放電時間の最小値を保証する、スイッチング電力変換器。
21. スイッチングレギュレータであって、
    前記スイッチングレギュレータは、
    エネルギーを変圧器の一次側から二次側へ送る変圧器と、
    前記変圧器を切り換えるためのスイッチングデバイスと、
    前記変圧器に結合され、前記スイッチングデバイスを切り換えて、前記スイッチングレギュレータの出力を調整するスイッチング信号を生成するための制御回路とを備え、
    前記制御回路は、
    前記変圧器に結合され、前記変圧器の反射信号を測定することにより、第１の信号を生成する、第１の回路と、
    電流信号の測定により第２の信号を生成し、前記電流信号は前記スイッチングレギュレータの出力電流と相関する、第２の回路と、
    基準信号を有し、前記第１の信号及び前記基準信号に応答してフィードバック信号を生成し、前記第２の信号に応答して前記基準信号を変化する、フィードバック回路と、
    前記フィードバック信号に応答して、前記スイッチング信号を生成する、スイッチング制御回路とを含み、
    前記第１の回路は前記反射信号をマルチサンプリングして前記第１の信号を生成し、前記変圧器の放電電流が一旦０に降下した時点にて、前記第１の信号は得られる、スイッチングレギュレータ。
22. 請求項２１に記載のスイッチングレギュレータであって、
    前記第１の回路は、
    複数のコンデンサと、
    サンプル信号を生成し前記反射信号をサンプリングして前記コンデンサに保持する第１の信号発生器であって、前記コンデンサの両端間に保持電圧がそれぞれ生成され、サンプル信号はタイミング信号のイネーブルに応答して生成される、第１の信号発生器と、
    前記保持電圧に従って前記第１の信号を生成するバッファ回路と、
    保持電圧に応答して、前記タイミング信号を生成する第２の信号発生器であって、前記スイッチング信号がディスエーブルになると、前記タイミング信号をイネーブルにし、前記反射信号が前記保持信号より著しく低くなると、前記タイミング信号をディスエーブルにする、第２の信号発生器と、
    を備える、スイッチングレギュレータ。
23. 請求項２１に記載のスイッチングレギュレータであって、
    前記第２の回路は、
    前記電流信号に応答して充電電流を生成する電流発生器と、
    前記充電電流に結合されて、タイミング信号に応答して前記第２の信号を生成するコンデンサとを備える、スイッチングレギュレータ。
24. 請求項２１に記載のスイッチングレギュレータであって、
    前記スイッチング信号がイネーブルになると、前記スイッチング信号は最小のオン時間を有し、このことは、更に、前記反射信号をマルチサンプリングするために前記放電時間の最小値を保証する、スイッチングレギュレータ。
25. スイッチングレギュレータであって、
    前記スイッチングレギュレータは、
    エネルギーを変圧器の一次側から二次側へ送る変圧器と、
    前記変圧器を切り換えるためのスイッチングデバイスと、
    前記変圧器に結合され、前記スイッチングデバイスを切り換えて、前記スイッチングレギュレータの出力を調整するスイッチング信号を生成するための制御回路とを備え、
    前記制御回路は、
    前記変圧器に結合され、前記変圧器の反射信号を測定することにより、第１の信号を生成する、第１の回路と、
    前記スイッチングレギュレータの出力電流と相関する電流信号を測定することにより第２の信号を生成する、第２の回路と、
    前記第１の信号に応答してフィードバック信号を生成し、前記第１の信号は、前記第２の信号に応答して変化する、フィードバック回路と、
    前記フィードバック信号に応答して、前記スイッチング信号を生成する、スイッチング制御回路と、
    を含み、
    前記第１の回路は前記反射信号をマルチサンプリングして前記第１の信号を生成し、前記変圧器の放電電流が一旦０に降下した時点にて、前記第１の信号は得られる、スイッチングレギュレータ。

Images