JP5010646B2

JP5010646B2 - スイッチング電源装置

Info

Publication number: JP5010646B2
Application number: JP2009161020A
Authority: JP
Inventors: 勝巳藪崎; 治彦畠山; 研松浦; 一義花房; 陽介大中; 寿木下
Original assignee: Ｔｄｋラムダ株式会社
Priority date: 2009-07-07
Filing date: 2009-07-07
Publication date: 2012-08-29
Anticipated expiration: 2029-07-07
Also published as: JP2011019307A

Description

本発明は、過電流保護（ＯＣＰ）機能を備えたスイッチング電源装置に関する。

従来、この種の過電流保護回路を備えたスイッチング電源装置として、例えば特許文献１では、図６に示す回路例が提案されている。同図において、１は一次巻線１Ａ，二次巻線１Ｂおよび三次巻線１Ｃを有するトランス、２はスイッチング素子としてのＦＥＴで、一次巻線１Ａ，ＦＥＴ２および電流検出用の抵抗３からなる直列回路が、直流電源Ｅの両端間に接続され、また二次巻線１Ｂの両端間に、整流ダイオード５と平滑コンデンサ６からなる出力回路７が接続される。

図６の回路例は、いわゆるフライバック式のスイッチング電源装置で、ＦＥＴ２のオン時には、直流電源Ｅからの入力電圧Ｖinが一次巻線１Ａに印加され、二次巻線１Ｂのドット側に正極性の電圧が発生して整流ダイオード５がオフし、トランス１にエネルギーが蓄えられる一方で、ＦＥＴ２のオフ時には、二次巻線１Ｂの非ドット側に正極性の電圧が発生して整流ダイオード５がオンし、平滑コンデンサ６を充電する。この平滑コンデンサ５の端子電圧を、負荷ＬＤに出力電圧Ｖoutとして供給するようになっている。

一方、出力電圧Ｖoutを安定化させるために、出力電圧Ｖoutに応じた検出電圧を生成する出力電圧検出回路８と、基準電源１２を接続した誤差増幅器１３とからなる電圧制御フィードバック回路が構成される。出力電圧検出回路８は、抵抗９，１０と、発光ダイオード１１Ａに対向してホトトランジスタ１１Ｂを設けてなるホトカプラ１１とにより構成され、出力電圧Ｖoutを抵抗９，１０で分圧してホトカプラ１１の発光ダイオード１１Ａに印加し、所定の電源電圧Ｖｃが印加されたホトトランジスタ１１Ｂから、出力電圧Ｖoutの変動に応じた検出信号を誤差増幅器１３に入力するもので、誤差増幅器１３は、基準電源１２からの基準電圧Ｖｒ２に対する検出信号の誤差成分を生成し、これをダイオード１４から比較器１５に送り出す。

比較器１５は、鋸歯状波発生器１６からの鋸歯状波信号と前記誤差成分とを比較し、その比較出力信号をパルス駆動信号としてＦＥＴ２のゲートに印加し、ＦＥＴ２のオン幅を制御する。それにより、出力電圧Ｖoutが設定値より上昇すると、ＦＥＴ２のオン幅を狭くし、反対に出力電圧Ｖoutが設定値より低下すると、ＦＥＴ２のオン幅を広くする制御を行って、出力電圧Ｖoutの安定化を図るようにしている。

このような回路構成において、負荷ＬＤに供給する出力電流Ｉout（負荷電流）を、抵抗３によりＦＥＴ２に流れる電流として検出し、抵抗３の両端に発生する電圧を抵抗１８を介してコンデンサ１９を充電し、そのコンデンサ１９の端子電圧を電流検出電圧として、これを比較器２０により基準電源２１からの基準電圧Ｖｒ１と比較する。そのため、出力電流Ｉoutが過電流状態となると、比較器２０からの出力信号がダイオード１７を介して比較器１５に入力され、この比較器１５からのパルス駆動信号は、あたかも出力電圧Ｖoutが上昇した場合のようにＦＥＴ２のオン幅を狭くして、出力電圧Ｖoutを垂下させる。

即ち、負荷電流が定格電流以下の場合は、誤差増幅器１３の出力信号に従ってＦＥＴ２のオン幅を制御して、出力電圧Ｖoutが一定となるように制御する一方、負荷電流が定格電流を超えた過電流状態となると、比較器２０の出力信号に従ってＦＥＴ２のオン幅を狭くして、出力電圧Ｖoutが垂下するように制御するものである。

ここで、過電流保護動作時における出力電流Ｉoutと出力電圧Ｖoutとの関係を、図７に示す。同図において、出力電流Ｉoutが定格電流Ｉｏを超えると、トランス１の一次巻線１Ａに接続したＦＥＴ２のオン幅を狭くして、出力電圧Ｖoutを垂下させる。仮に図６の回路例において、三次巻線１Ｃと、ダイオード２２と、コンデンサ２３と、抵抗２４とによる垂下特性補正回路２５が設けられていなければ、出力電圧Ｖoutは図７の点線Ｖ１に示すように、緩やかな傾きのへの字特性で垂下する。しかし、その場合は過電流保護動作時に大きな電力が出力されることになり、スイッチング電源装置の各素子に大きな負担が掛かる。

逆に、図７の点線Ｖ３に示すようなフの字特性で出力電圧Ｖoutが垂下すると、特に複数台のスイッチング電源装置を並列運転する場合などに、出力電圧が発振するなどの誤動作を引き起こす。

そこで図６に示す回路例では、トランス１の三次巻線１Ｃに誘起した電圧をダイオード２２を介してコンデンサ２３に充電し、コンデンサ１９の端子電圧からコンデンサ２３の端子電圧を差し引いた電圧と、基準電源２１からの基準電圧Ｖｒ１とを比較器２０により比較している。これにより、負荷電流が増大して過電流状態となり、抵抗３の両端に発生する電圧が上昇して、コンデンサ１９の端子電圧からコンデンサ２３の端子電圧を差し引いた電圧が基準電圧Ｖｒ１を上回ると、比較器２０から比較器１５への出力信号によってＦＥＴ２のオン幅を狭め、その後、三次巻線１Ｃの誘起電圧が低下するのに伴い、コンデンサ１９の端子電圧からコンデンサ２３の端子電圧を差し引いた電圧が基準電圧Ｖｒ１をさらに上回ると、ＦＥＴ２のオン幅をさらに狭くして、図７の実線Ｖ２に示すような傾きの急峻なへの字特性で垂下させる理想的な定電流垂下特性が得られる。

特許第３５６１８７８号公報明細書

上述した図６の回路例では、出力電圧Ｖoutを監視して、これを制御するフィードバック回路の他に、トランス１の三次巻線１Ｃを設け、この三次巻線１Ｃに垂下特性補正回路２５を接続して、過電流保護動作時における出力電圧Ｖoutの垂下特性を補正しているので、回路構成が複雑になる。

こうした問題を回避するには、三次巻線１Ｃに発生した電圧を利用して、出力電圧Ｖoutを制御するための検出電圧を生成することが考えられる。しかし、図６に示す回路図では、コンデンサ１９の端子電圧からコンデンサ２３の端子電圧を差し引くために、これらのコンデンサ１９，２３を並列接続し、コンデンサ２３の正極をグランドに接地して、負極にマイナスの電圧を発生させている。そのため、コンデンサ２３の端子電圧をそのまま出力電圧Ｖoutの制御に利用することができない。

また、特許文献１では別な回路例として、図８に示すように、抵抗３１，３２と、ダイオード３３と、トランジスタ３４と、電圧源３５を、図５の垂下特性補正回路２５に付加し、過電流保護動作時に出力電圧Ｖoutひいては三次巻線１Ｃに発生する電圧が低下すると、ダイオード３３およびトランジスタ３４をオンにして、電圧源３５から抵抗２４を介してコンデンサ１９の端子電圧へ充電し、図６と同様の機能を果たすものも提案されている。

この場合、コンデンサ２３に着目すれば、グランドに接地した負極を基準として、出力電圧Ｖoutに比例した電圧を生成することができる。しかし、別な電圧源３５のための部品追加が必要となり、やはり回路構成の複雑さを回避できない。

それ以外にも、特許文献１では種々の回路例が示されてはいるが、何れも過電流保護動作用に設けたコンデンサ１９の端子電圧を補正するために負電圧などの電圧源が必要になり回路構成が複雑になってしまう。

本発明は上記問題点に着目してなされたもので、簡単な回路構成でありながら、過電流保護動作時に理想的な定電流垂下特性を得ることができるスイッチング電源装置を提供することを目的とする。

本発明のスイッチング電源装置は、上記目的を達成するために、一次巻線，二次巻線および三次巻線を有するトランスと、前記一次巻線に入力電圧を断続的に印加させるスイッチング素子と、前記二次巻線に誘起した電圧を整流平滑して負荷に出力電圧を供給する出力回路と、前記三次巻線に発生する電圧を用いて、前記出力電圧に応じた第１の検出値を生成する電圧検出回路と、前記第１の検出値に基づき前記出力電圧が安定化するように、前記スイッチング素子のスイッチング動作を制御する電圧安定化回路と、前記負荷を流れる電流に応じた第２の検出値を生成する電流検出回路と、前記第１の検出値を基準値に重畳させて、過電流保護のしきい値を生成する垂下特性補正回路と、前記第２の検出値が前記しきい値を超えると、過電流状態として前記スイッチング素子のオン幅を狭めて前記出力電圧を垂下させる過電流保護回路と、起動時に充電される容量性素子と、を備え、前記過電流保護回路は、前記容量性素子が充電される電圧値に応じて前記スイッチング素子のオン幅を広げると共に、前記第２の検出値が前記しきい値を超えると、過電流状態として前記容量性素子を放電し、前記スイッチング素子のオン幅を狭めて前記出力電圧を垂下させる構成としている。

さらに前記垂下特性補正回路は、前記第１の検出値の生成ラインに一端を接続する第１の抵抗と、前記基準値の生成ラインに一端を接続する第２の抵抗とにより構成され、前記第１の抵抗の他端と前記第２の抵抗の他端との接続点で、前記しきい値を生成するように構成される。

本発明によれば、トランスの三次巻線に発生する電圧を利用することで、出力電圧に応じた第１の検出値を生成し、この第１の検出値に基づいて、出力電圧を安定化させる制御を行なうことができ、また負荷を流れる電流が増加して、電流検出回路で生成した第２の検出値が過電流保護のしきい値を超えると、スイッチング素子のオン幅を狭めて出力電圧を垂下させる過電流保護の動作を開始する。この場合の過電流保護のしきい値は、基準値に第１の検出値を重畳したものであるので、過電流保護動作に伴い出力電圧が低下すると、しきい値も同様に低下して、スイッチング素子のオン幅をさらに狭めることができる。

また、過電流保護のしきい値を生成するに際し、ここでは第２の検出値から第１の検出値を差し引くのではなく、基準値に第１の検出値を重畳させている。つまり、過電流保護が動作するのに伴い出力電圧が低下した時に、それに見合う値を差し引くための回路構成や電圧源が不要になり、回路構成を簡単にできる。したがって、簡単な回路構成でありながら、過電流保護動作時に理想的な定電流垂下特性を得ることができる。

さらに、過電流保護回路に容量性素子を付加し、起動時にこの容量性素子を充電して、スイッチング素子のオン幅を広げるようにするだけで、スイッチング電源装置としていわゆるソフトスタートの機能を簡単に持たせることができる。

しかも、僅か２個の抵抗によって垂下特性補正回路を構成できることになり、極めて簡単な回路構成で、過電流保護動作時に理想的な定電流垂下特性を得ることが可能になる。

本発明の好ましい実施例におけるスイッチング電源装置の回路図である。同上、制御用ＩＣおよびその周辺の回路図である。図１の回路図で垂下特性補正回路が設けられていない場合において、全ての素子に遅れのない理想状態でのスイッチング素子の電流波形を示したグラフである。図１の回路図で垂下特性補正回路が設けられていない場合において、電流検出やスイッチング素子の駆動に遅れがある状態でのスイッチング素子の電流波形を示したグラフである。同上、図１の回路図におけるスイッチング素子の電流波形を示したグラフである。従来例におけるスイッチング電源装置の回路図である。過電流保護動作時における出力電流と出力電圧との関係を示すグラフである。別な従来例におけるスイッチング電源装置の回路図である。

以下、添付図面を参照して、本発明の好適な実施例について説明する。従来例と同一箇所には同一符号を付し、共通する箇所の説明は重複を避けるために極力省略する。

図１は、本発明の好ましい実施例を示すスイッチング電源装置の回路図である。同図において、トランス１の一次巻線１Ａと、スイッチング素子としてのＦＥＴ２と、電流検出用の抵抗３とからなる直列回路は、直流電源Ｅの両端間に接続され、制御部たる制御用ＩＣ４１の出力端子ＯＵＴから、ＦＥＴ２の制御端子であるゲートに、ＰＷＭ（パルス幅変調）制御されたパルス駆動信号が与えられるようになっている。また従来例とは異なり、ここではフォワード式のスイッチング電源装置として、整流ダイオード４２と、転流ダイオード４３と、チョークコイル４４と、平滑コンデンサ４５とによる出力回路４６が、トランス１の二次巻線１Ｂに接続され、平滑コンデンサ４５の両端間に負荷ＬＤが接続される。ＦＥＴ２は他の制御端子つき半導体素子を用いてもよく、また電流検出器として、抵抗３の代わりに例えばカレントトランスなどを用いてもよい。その他、整流ダイオード４２や転流ダイオード４３を、ＦＥＴ２のスイッチングに同期して動作するＦＥＴなどの整流素子や転流素子でそれぞれ構成してもよい。

前記トランス１は、従来例と同様に一次巻線１Ａや二次巻線１Ｂと電磁気的に結合する三次巻線１Ｃを備えているが、ここでは三次巻線１Ｃに発生する電圧を利用して、出力電圧Ｖoutに比例した検出電圧を生成する出力電圧検出回路４８が、平滑コンデンサ４５の両端間にではなく三次巻線１Ｃに接続される。出力電圧検出回路４８は、ダイオード５１，５２と、チョークコイル５３と、平滑コンデンサ５４とからなり、これらの各素子は、二次巻線１Ｂと負荷ＬＤとの間に設けられる出力回路４６と同じ接続構成を有する。したがって、平滑コンデンサ５４の端子電圧Ｖｘは自ずと出力電圧Ｖoutに比例したものになり、二次巻線１Ｂと三次巻線１Ｃとの巻数比によって、例えば直流５Ｖの出力電圧Ｖoutに対して直流９Ｖの端子電圧Ｖｘを平滑コンデンサ５４で生成することができる。

制御用ＩＣ４１は、前記出力端子ＯＵＴの他に、電源端子ＶＣＣと、グランド端子ＧＮＤと、入力端子ＩＮと、基準電圧端子ＲＥＦと、過電流保護端子ＯＣＰとを各々備えている。入力端子ＩＮには、前記平滑コンデンサ５４の両端電圧Ｖｘを抵抗５５，５６で分圧した電圧が供給される。この電圧は、出力電圧Ｖoutに比例した検出電圧に相当するもので、抵抗５５，５６を設けずに、平滑コンデンサ５４の両端電圧Ｖｘを直接入力端子ＩＮに供給してもよい。

また、平滑コンデンサ５４の一端と接地ラインとの間には、ＩＣ動作の為のＶＣＣと出力電圧検出の為のＣ５４の電圧Ｖｘを分離する抵抗５７が接続され、その抵抗５７とコンデンサ５８の接続点の電圧が前記電源端子ＶＣＣに供給されると共に、接地ラインがグランド端子ＧＮＤに接続される。電源端子ＶＣＣとグランド端子ＧＮＤとの間に所定の電圧を印加することで、制御用ＩＣ４１はその内部で高精度の基準電圧ＶREFを生成し、これを基準電圧端子ＲＥＦから出力する。ここでの基準電圧ＶREFは、例えば直流２Ｖである。

本実施例では、平滑コンデンサ５４の端子電圧Ｖｘと、基準電圧端子ＲＥＦからの基準電圧ＶREFが、各々抵抗５９，６０を介して重畳され、この重畳した過電流保護のしきい電圧が、比較器２０に入力される点が特に注目される。つまり抵抗３の両端電圧は、そのまま比較器２０の非反転入力端子に入力される一方で、基準電圧ＶREFと平滑コンデンサ５４の端子電圧Ｖｘが重畳された上で、接地ラインとの間に抵抗８５を接続した比較器２０の反転入力端子に入力されており、端子電圧Ｖｘは単に出力電圧Ｖoutの安定化制御のみならず、過電流保護が動作するしきい値の補正にも用いられている。比較器２０は、この重畳した過電流保護のしきい電圧と抵抗３の両端電圧とを比較して、過電流保護のしきい電圧に対して抵抗３の両端電圧が上回ったら、過電流保護端子ＯＣＰに出力信号を送り出すようにしている。

制御用ＩＣ４１は、過電流保護端子ＯＣＰに出力信号が入力されない場合は、出力電圧Ｖoutに依存した入力端子ＩＮに印加される電圧に基づいて、ＦＥＴ２のゲートに供給するパルス駆動信号のオン幅を決定する出力電圧制御回路としての機能と、過電流保護端子ＯＣＰに出力信号が入力されると、入力端子ＩＮに印加される電圧に優先して、ＦＥＴ２のオン幅を狭くして、出力電圧Ｖoutを垂下させる過電流保護回路としての機能を備えている。

図２は、本実施例での過電流保護回路をさらに詳しく示したものである。同図において、ここでの制御用ＩＣ４１はいわゆるソフトスタート機能を備えており、当該機能を実現するために、制御用ＩＣ４１にはソフトスタート端子ＣＳが設けられる。また制御用ＩＣ４１の内部には、前記基準電圧ＶREFを生成する電圧生成器７１と、誤差増幅器７２と、比較器７３と、鋸歯状のランプ電圧を生成するランプ波発生器７４が設けられる。本実施例では過電流保護のために、ソフトスタート端子ＣＳの機能を利用する。

誤差増幅器７２は、平滑コンデンサ５４の両端電圧Ｖｘを抵抗５５，５６で分圧して得た出力電圧Ｖoutの検出電圧と、電圧生成器７１からの基準電圧ＶREFとを差動増幅するもので、基準電圧ＶREFに対する検出信号の誤差成分を生成して、これを比較器７３に送り出す。比較器７３は、誤差増幅器７２からの出力電圧と、ソフトスタート端子ＣＳに供給される電圧と、ランプ波発生器７４からのランプ電圧とを比較し、ランプ電圧が誤差増幅器７２からの出力電圧とソフトスタート端子ＣＳの両方よりも低い場合に、出力端子ＯＵＴからのパルス駆動信号をオンにするものである。

一方、前記ソフトスタート端子ＣＳにはコンデンサ７５が接続され、起動時に電流源７６からの電流供給により、コンデンサ７５を長い時定数で充電して、ソフトスタート端子ＣＳの電位を緩やかに上昇させ、ＦＥＴ２へのパルス駆動信号をオンできる期間を徐々に広げるソフトスタートを行なう。またその他に、コンデンサ７５の両端間には放電用の抵抗７７と、比較器２０からの出力信号を受けてオンするスイッチ素子７８がそれぞれ接続される。なお、本実施例ではスイッチ素子７８としてＮＰＮ型トランジスタを用いているが、別なＦＥＴなどの半導体素子を用いてもよい。

比較器２０は、同特性のＰＮＰ型トランジスタ８１，８２と、基準電圧ＶREFと各トランジスタ８１，８２のエミッタとの間に接続する抵抗８３と、トランジスタ８１のコレクタと接地ラインとの間に接続する抵抗８４とにより構成される。またトランジスタ８１のベースと接地ラインとの間には、別な抵抗８５が接続される。そして、前記過電流保護のしきい電圧がトランジスタ８１のベースに印加される一方で、抵抗３の両端電圧がトランジスタ８２のベースに印加され、それらを差動増幅した電圧が、トランジスタ８１のコレクタと抵抗８４の接続点から、スイッチ素子７８のベースに与えられる。

次に、上記構成についてその作用について説明する。先ず、定常時の動作から説明すると、図１において、制御用ＩＣ４１の出力端子ＯＵＴからＦＥＴ２のゲートに与えられるパルス駆動信号によって、ＦＥＴ２がスイッチング動作することにより、トランス１の一次巻線１Ａに入力電圧Ｖinが断続的に印加される。これにより、ＦＥＴ２のオン時に直流電源Ｅからの入力電圧Ｖinが一次巻線１Ａに印加され、二次巻線１Ｂのドット側に正極性の電圧が発生すると、整流ダイオード４２がオンし、転流ダイオード４３がオフすることで、二次巻線１Ｂからチョークコイル４４を通して平滑コンデンサ４５にエネルギーが送り出され、ＦＥＴ２のオフ時になると、今度は二次巻線１Ｂの非ドット側に正極性の電圧が発生し、整流ダイオード４２がオフし、転流ダイオード４３がオンすることで、それまでチョークコイル４４に蓄えられていたエネルギーが、平滑コンデンサ４５に送り出されて、所定の出力電圧Ｖoutが負荷ＬＤに供給される。

また、出力電圧Ｖoutを安定化させるために、トランス１の三次巻線１Ｃに接続した出力電圧検出回路４８によって、出力電圧Ｖoutに比例した電圧Ｖｘが発生し、その電圧Ｖｘを抵抗５５，５６で分圧して得た検出電圧が、制御用ＩＣ４１の入力端子ＩＮに供給される。

抵抗３の両端間には、トランス１の一次巻線１Ａを流れる電流に比例した電圧が発生し、この電圧が比較器２０に入力される。比較器２０にはその他に、制御用ＩＣ４１内で生成した基準電圧ＶREFと、前記出力電圧検出回路４８で得られた電圧Ｖｘに応じて変動する過電流保護のしきい電圧が入力されるが、定常時にはこのしきい電圧よりも抵抗３の両端電圧が低く、比較器２０から出力信号は発生しない。したがって、制御用ＩＣ４１は、入力端子ＩＮに供給される検出電圧と基準電圧ＶREFとの誤差成分を誤差増幅器７２で生成し、その誤差成分とランプ波発生器７４からのランプ電圧とを比較器７３で比較して、最終的に出力電圧Ｖoutが上昇するにしたがってパルス幅が狭くなるようなパルス駆動信号をＦＥＴ２のゲートに供給する。こうして定常時には、抵抗３で検出される一次巻線１Ａの電流値に依存することなく、三次巻線１Ｃから出力電圧検出回路４８で得られた電圧Ｖｘに基づいて、出力電圧Ｖoutの安定化制御が行なわれる。

一方、負荷ＬＤへの出力電流Ｉoutが増大していわゆる過電流状態になると、トランス１の一次巻線１Ａに流れる電流も増大して、抵抗３の端子電圧が上昇する。そして、前記過電流保護のしきい電圧よりも、抵抗３の端子電圧が高くなると、比較器２０からＨレベルの出力信号が発生してスイッチ素子７８がオンし、コンデンサ７５を放電してソフトスタート端子ＣＳの電圧レベルを下げる。そのため制御用ＩＣ４１は、ソフトスタート端子ＣＳの電圧レベルとランプ波発生器７４からのランプ電圧との比較結果により、出力端子ＯＵＴからＦＥＴ２のゲート２に供給するパルス駆動信号のオン幅を狭めて、出力電圧Ｖoutを垂下させる過電流保護動作を行なう。

このような過電流検出による制御が開始されると、トランス１の二次巻線１Ｂや三次巻線１Ｃに誘起される電圧も下がり、前記過電流保護のしきい電圧は過電流保護の動作開始時に比べて低下する。したがって、抵抗３の両端間がそれまでよりも低い電圧レベルで過電流保護のしきい電圧に達し、その時点で比較器２０からＨレベルの出力信号が発生することになるので、ＦＥＴ２のゲート２に供給するパルス駆動信号のオン幅は一層狭まり、結果的に前記図７の実線Ｖ２で示したような理想的な定電流垂下特性を得ることができる。

図３〜図５は、ＦＥＴ２のドレイン・ソース間電流Ｉds2と、過電流保護動作のしきい値Ｉthとの関係を示すものである。図１における回路例で、しきい電圧に重畳する抵抗５９が設けられていない場合、抵抗３からの電流検出に遅れがなければ、図３の左側の波形に示すように、ＦＥＴ２へのパルス駆動信号がオンし、ＦＥＴ２のドレイン・ソース間電流Ｉds2が増加して、その電流Ｉds2が基準電圧Ｖｒ１で設定されるしきい値Ｉthに達すると、過電流保護動作が作用してパルス駆動信号がオフする。このとき点線で示したように、ＦＥＴ２がターンオフする瞬間の電流Ｉds2の値と、ＦＥＴ２がターンオンする瞬間の電流Ｉds2の値とを結んだ三角状の波形が、出力インダクタに相当するチョークコイル４４を流れる電流の波形に近似する。一次巻線１Ａを流れる電流には、トランス１の励磁電流も含まれているが、実際はチョークコイル４４を流れる電流よりも十分小さく、上述した三角波の平均値Ｉaveが、出力電流Ｉoutをトランス１の一次巻線１Ａと二次巻線１Ｂの巻数比で換算した値となる。

ここで、図３の右側の波形に示すように、過電流状態からさらに負荷ＬＤの抵抗値が小さくなると、過電流保護が動作してパルス駆動信号のオン期間が短くなり、出力電圧Ｖoutが低下する。このとき、出力電流Ｉoutの一次換算値に相当する三角波の平均値Ｉaveは僅かに上昇し、図７の実線Ｖ２に示すように、出力電圧Ｖoutは傾きの急峻なへの字特性で垂下する。

しかし実際は、抵抗３による電流検出からパルス駆動信号をオフにするまでには、ノイズを除去するためのローパスフィルタや、比較器２０や、制御用ＩＣ４１や、ＦＥＴ２の駆動回路などによる遅れで、図４の左側の波形に示すように、ＦＥＴ２のドレイン・ソース間電流Ｉds2がしきい値Ｉthを超えても、パルス駆動信号は直ちにオフにならない。特に抵抗５９が設けられておらず、基準電圧ＶREFによってしきい値Ｉthを固定した場合には、過電流保護動作時にパルス駆動信号のオン幅が狭まると、出力電流Ｉoutが大きくなり、図７の点線Ｖ１に示すように、出力電圧Ｖoutは傾きの緩やかな傾きのへの字特性で垂下する。

これに対して図１に示すように、抵抗５９を付加して、抵抗５９，６０による垂下特性補正回路を構成した場合には、仮に電流検出からパルス駆動信号をオフにするまでに遅れがあったとしても、図５に示すように、過電流保護動作時には出力電圧Ｖoutが低下するのに応じて、比較器２０に入力するしきい電圧を下げ、過電流保護動作の電流しきい値Ｉthを下げるので、出力電流Ｉoutを効果的に低下させて、図７の実線Ｖ２に示すような理想的な定電流垂下特性を得ることができる。

以上のように本実施例では、入力電圧Ｖinを出力電圧Ｖoutに変換する電力伝送手段として、一次巻線１Ａ，二次巻線１Ｂおよび三次巻線１Ｃを有するトランス１と、一次巻線１Ａに入力電圧Ｖinを断続的に印加させるＦＥＴ２と、二次巻線１Ｂに誘起した電圧を整流平滑して負荷ＬＤに出力電圧Ｖoutを供給する出力回路４６とを備え、三次巻線１Ｃの端子間に発生する電圧を用いて、出力電圧Ｖoutに応じた第１の検出値としての電圧Ｖｘを生成する電圧検出回路としての出力電圧検出回路４８と、前記電圧Ｖｘに基づき出力電圧Ｖoutが安定化するように、ＦＥＴ２のスイッチング動作を制御する電圧安定化回路としての誤差増幅器７２や比較器７３と、負荷ＬＤを流れる電流に応じた第２の検出値として、その端子間に電圧を生成する電流検出回路としての抵抗３と、出力電圧検出回路４８からの電圧Ｖｘを基準値である基準電圧ＶREFに重畳させて、過電流保護のしきい値であるしきい電圧を生成する垂下特性補正回路としての抵抗５９，６０と、抵抗３の端子電圧が前記しきい電圧を超えると、過電流状態としてＦＥＴ２のオン幅を狭めて出力電圧Ｖoutを垂下させる過電流保護回路としての比較器２０や比較器７３を備えている。

このようにすると、トランス１の三次巻線１Ｃに発生する電圧を利用することで、出力電圧Ｖoutに応じた電圧Ｖｘを生成し、この電圧Ｖｘに基づいて、出力電圧Ｖoutを安定化させる制御を行なうことができ、また負荷ＬＤを流れる電流が増加して、抵抗３で生成したその両端電圧が過電流保護のしきい電圧を超えると、ＦＥＴ２のオン幅を狭めて出力電圧Ｖoutを垂下させる過電流保護の動作が開始する。この場合の過電流保護のしきい値は、基準電圧ＶREFに出力電圧検出回路４８からの電圧Ｖｘを重畳したものであるので、過電流保護動作に伴い出力電圧Ｖoutが低下すると、しきい値も同様に低下して、ＦＥＴ２のオン幅をさらに狭めることができる。

また、過電流保護のしきい電圧を生成するに際し、ここでは抵抗３の両端電圧から出力電圧Ｖoutに応じた電圧Ｖｘを差し引くのではなく、基準電圧ＶREFに出力電圧検出回路４８からの電圧Ｖｘを重畳させている。つまり、過電流保護が動作するのに伴い出力電圧Ｖoutが低下した時に、それに見合う値を差し引くための回路構成が不要になり、回路構成を簡単にできる。したがって、簡単な回路構成でありながら、過電流保護動作時に理想的な定電流垂下特性を得ることができる。

また本実施例では、起動時に充電される容量性素子としてのコンデンサ７５を備え、過電流保護回路としての制御用ＩＣ４１に組み込まれた比較器７３は、コンデンサ７５が充電される電圧値に応じてＦＥＴ２のオン幅を広げると共に、抵抗３の両端電圧がしきい電圧を超えると、比較器２０が過電流状態としてコンデンサ７５を放電し、ＦＥＴ２のオン幅を狭めて出力電圧Ｖoutを垂下させている。

このように、過電流保護回路にコンデンサ７５を付加し、起動時にこのコンデンサ７５を充電して、ＦＥＴ２のオン幅を広げるようにするだけで、スイッチング電源装置としていわゆるソフトスタートの機能を簡単に持たせることができる。

さらに、ここでの垂下特性補正回路は、特に電圧Ｖｘの生成ラインに一端を接続する抵抗５９と、基準電圧ＶREFの生成ラインに一端を接続する別な抵抗６０とにより構成され、抵抗５９の他端と抵抗６０の他端との接続点で、前記過電流保護のしきい電圧を生成するように構成される。

こうすると、僅か２個の抵抗５９，６０によって垂下特性補正回路を構成できることになり、極めて簡単な回路構成で、過電流保護動作時に理想的な定電流垂下特性を得ることが可能になる。

なお本発明は、本実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、図１ではフォワード式のスイッチング電源装置を提示したが、フライバック式や、その他の方式の少なくともトランス１に三次巻線１Ｃを備えた絶縁型のスイッチング電源装置であってもよい。したがって、出力回路４６や出力電圧検出回路４８は、図１に示した回路例に限定されない。

１トランス
１Ａ一次巻線
１Ｂ二次巻線
１Ｃ三次巻線
２ＦＥＴ（スイッチング素子）
３抵抗（電流検出回路）
２０誤差増幅器（過電流保護回路）
４１制御用ＩＣ（電圧安定化回路，過電流保護回路）
４６出力回路
４８出力電圧検出回路（電圧検出回路）
５９抵抗（第１の抵抗，垂下特性補正回路）
６０抵抗（第２の抵抗，垂下特性補正回路）
７２誤差増幅器（電圧安定化回路）
７３比較器（電圧安定化回路，過電流保護回路）
７５コンデンサ（容量性素子）
ＲＥＦ基準電圧端子（端子）
ＬＤ負荷

Claims

一次巻線，二次巻線および三次巻線を有するトランスと、
前記一次巻線に入力電圧を断続的に印加させるスイッチング素子と、
前記二次巻線に誘起した電圧を整流平滑して負荷に出力電圧を供給する出力回路と、
前記三次巻線に発生する電圧を用いて、前記出力電圧に応じた第１の検出値を生成する電圧検出回路と、
前記第１の検出値に基づき前記出力電圧が安定化するように、前記スイッチング素子のスイッチング動作を制御する電圧安定化回路と、
前記負荷を流れる電流に応じた第２の検出値を生成する電流検出回路と、
前記第１の検出値を基準値に重畳させて、過電流保護のしきい値を生成する垂下特性補正回路と、
前記第２の検出値が前記しきい値を超えると、過電流状態として前記スイッチング素子のオン幅を狭めて前記出力電圧を垂下させる過電流保護回路と、
起動時に充電される容量性素子と、を備え、
前記過電流保護回路は、前記容量性素子が充電される電圧値に応じて前記スイッチング素子のオン幅を広げると共に、前記第２の検出値が前記しきい値を超えると、過電流状態として前記容量性素子を放電し、前記スイッチング素子のオン幅を狭めて前記出力電圧を垂下させることを特徴とするスイッチング電源装置。
前記垂下特性補正回路は、前記第１の検出値の生成ラインに一端を接続する第１の抵抗と、前記基準値の生成ラインに一端を接続する第２の抵抗とにより構成され、前記第１の抵抗の他端と前記第２の抵抗の他端との接続点で、前記しきい値を生成することを特徴とする請求項１記載のスイッチング電源装置。