JP3277554B2 - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP3277554B2 JP3277554B2 JP15431292A JP15431292A JP3277554B2 JP 3277554 B2 JP3277554 B2 JP 3277554B2 JP 15431292 A JP15431292 A JP 15431292A JP 15431292 A JP15431292 A JP 15431292A JP 3277554 B2 JP3277554 B2 JP 3277554B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- capacitor
- coil
- full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、フライバック型スイッ
チング電源に用いて好適なスイッチング電源に関する。
チング電源に用いて好適なスイッチング電源に関する。
【０００２】
【従来の技術】従来のフライバック型スイッチング電源
においては、交流電源の出力が、例えばダイオードブリ
ッジ回路などにより全波整流され、コンデンサなどによ
り平滑化され、トランジスタなどのスイッチング素子を
介してトランスの１次コイルに供給される。このような
装置では、トランジスタがＯＮしている時間、またはト
ランジスタがＯＮ／ＯＦＦする周期に対応して、トラン
スの１次コイルに電流が流れる時間、またはトランスの
１次コイルに電流が流れる周期が、それぞれ変化する
と、トランスの２次コイルに電流が流れるので、この電
流が、例えばダイオードやコンデンサにより平滑整流さ
れ、トランスの２次コイルに接続される負荷に供給され
るようになっている。
においては、交流電源の出力が、例えばダイオードブリ
ッジ回路などにより全波整流され、コンデンサなどによ
り平滑化され、トランジスタなどのスイッチング素子を
介してトランスの１次コイルに供給される。このような
装置では、トランジスタがＯＮしている時間、またはト
ランジスタがＯＮ／ＯＦＦする周期に対応して、トラン
スの１次コイルに電流が流れる時間、またはトランスの
１次コイルに電流が流れる周期が、それぞれ変化する
と、トランスの２次コイルに電流が流れるので、この電
流が、例えばダイオードやコンデンサにより平滑整流さ
れ、トランスの２次コイルに接続される負荷に供給され
るようになっている。
【０００３】この場合、従来の装置では、トランスの２
次コイルに接続される負荷にかかる電圧を所定値ＶC1に
するために、例えばトランスに、２次コイルと同極に設
けた３次コイルにかかる、２次コイルにおける電圧に対
応した電圧が所定値ＶC2になるように、トランジスタの
ＯＮ／ＯＦＦが制御されるようになっている。
次コイルに接続される負荷にかかる電圧を所定値ＶC1に
するために、例えばトランスに、２次コイルと同極に設
けた３次コイルにかかる、２次コイルにおける電圧に対
応した電圧が所定値ＶC2になるように、トランジスタの
ＯＮ／ＯＦＦが制御されるようになっている。
【０００４】
【発明が解決しようとする課題】ところで、このような
装置においては、例えば２次コイルに重い負荷が接続さ
れると、大電流が流れ、２次コイルにおける電圧が低下
するが、３次コイルにおける負荷は一定であるから、そ
の電圧は変化しない。従って、この場合、低下した２次
コイルにおける電圧を上昇させるように、トランジスタ
がＯＮ／ＯＦＦ制御されなかった。
装置においては、例えば２次コイルに重い負荷が接続さ
れると、大電流が流れ、２次コイルにおける電圧が低下
するが、３次コイルにおける負荷は一定であるから、そ
の電圧は変化しない。従って、この場合、低下した２次
コイルにおける電圧を上昇させるように、トランジスタ
がＯＮ／ＯＦＦ制御されなかった。
【０００５】そこで、２次コイルに流れる電流に対応し
て増減する、１次コイルにおける電流（図５（ａ））を
検出し、この電流のピークホールド値（図５（ｂ））に
基づいて３次コイルにおける電圧を補正する方法があ
る。即ち、２次コイルに重い負荷が接続され、大電流が
流れた場合に低下する、２次コイルにおける電圧に対応
する電圧になるように、３次コイルにおける電圧を補正
する方法がある。
て増減する、１次コイルにおける電流（図５（ａ））を
検出し、この電流のピークホールド値（図５（ｂ））に
基づいて３次コイルにおける電圧を補正する方法があ
る。即ち、２次コイルに重い負荷が接続され、大電流が
流れた場合に低下する、２次コイルにおける電圧に対応
する電圧になるように、３次コイルにおける電圧を補正
する方法がある。
【０００６】 しかしながら、この方法では、例えば装
置の力率を向上させるために、交流電源の出力が全波整
流された後の平滑化を行うコンデンサを取り除いた場
合、１次コイルに流れる電流は、全波整流された交流電
源の出力（図６）がトランジスタでスイッチングされた
ものになり、図７に示すように、交流電源の有する周波
数（商用周波数）の２倍の周波数で変化する。このた
め、この電流のピークホールド値は、図８に示すよう
に、スイッチング周波数の影響はなくなるが、商用周波
数の２倍の周波数で変化するので、３次コイルにおける
電圧が適正に補正されず、２次コイルにおける電圧が安
定しない課題があった。
置の力率を向上させるために、交流電源の出力が全波整
流された後の平滑化を行うコンデンサを取り除いた場
合、１次コイルに流れる電流は、全波整流された交流電
源の出力（図６）がトランジスタでスイッチングされた
ものになり、図７に示すように、交流電源の有する周波
数（商用周波数）の２倍の周波数で変化する。このた
め、この電流のピークホールド値は、図８に示すよう
に、スイッチング周波数の影響はなくなるが、商用周波
数の２倍の周波数で変化するので、３次コイルにおける
電圧が適正に補正されず、２次コイルにおける電圧が安
定しない課題があった。
【０００７】本発明は、このような状況に鑑みてなされ
たものであり、出力電圧の安定度を向上させるものであ
る。
たものであり、出力電圧の安定度を向上させるものであ
る。
【０００８】
【課題を解決するための手段】本発明のスイッチング電
源は、交流電源の出力を全波整流する整流手段と、整流
手段により全波整流された電流を直接スイッチングする
スイッチング手段と、それぞれが相互誘導するよう配置
された、スイッチング手段と整流手段に接続される１次
コイル、負荷に接続される２次コイル、および３次コイ
ルから構成される結合手段と、結合手段に設けた３次コ
イルから、結合手段の２次コイルにおける電圧に対応す
る電圧を検出する電圧検出手段と、結合手段の１次コイ
ルに流れる電流を検出する電流検出手段と、電流検出手
段により検出された電流をコンデンサに供給して、電流
のピーク電流を供給したときの電圧に、コンデンサの電
圧を保持する電圧保持手段と、コンデンサの電圧に対応
して、電圧検出手段により検出された電圧を、負荷にか
かる電圧に対応するように補正する補正手段と、補正手
段からの出力に基づき、スイッチング手段に供給するド
ライブパルスの幅を制御する制御手段とを備えることを
特徴とする。
源は、交流電源の出力を全波整流する整流手段と、整流
手段により全波整流された電流を直接スイッチングする
スイッチング手段と、それぞれが相互誘導するよう配置
された、スイッチング手段と整流手段に接続される１次
コイル、負荷に接続される２次コイル、および３次コイ
ルから構成される結合手段と、結合手段に設けた３次コ
イルから、結合手段の２次コイルにおける電圧に対応す
る電圧を検出する電圧検出手段と、結合手段の１次コイ
ルに流れる電流を検出する電流検出手段と、電流検出手
段により検出された電流をコンデンサに供給して、電流
のピーク電流を供給したときの電圧に、コンデンサの電
圧を保持する電圧保持手段と、コンデンサの電圧に対応
して、電圧検出手段により検出された電圧を、負荷にか
かる電圧に対応するように補正する補正手段と、補正手
段からの出力に基づき、スイッチング手段に供給するド
ライブパルスの幅を制御する制御手段とを備えることを
特徴とする。
【０００９】
【作用】本発明のスイッチング電源においては、交流電
源の出力が全波整流され、全波整流された電流がスイッ
チングされ、それぞれが相互誘導するよう配置された、
１次コイル、負荷に接続される２次コイル、および３次
コイルから結合手段が構成され、３次コイルから、２次
コイルにおける電圧に対応する電圧が検出され、１次コ
イルに流れる電流が検出され、検出された電流をコンデ
ンサに供給して、電流のピーク電流を供給したときの電
圧に、コンデンサの電圧が保持され、コンデンサの電圧
に対応して、検出された電圧が、負荷にかかる電圧に対
応するように補正され、補正された電圧に基づき、スイ
ッチング手段に供給するドライブパルスの幅が制御され
る。
源の出力が全波整流され、全波整流された電流がスイッ
チングされ、それぞれが相互誘導するよう配置された、
１次コイル、負荷に接続される２次コイル、および３次
コイルから結合手段が構成され、３次コイルから、２次
コイルにおける電圧に対応する電圧が検出され、１次コ
イルに流れる電流が検出され、検出された電流をコンデ
ンサに供給して、電流のピーク電流を供給したときの電
圧に、コンデンサの電圧が保持され、コンデンサの電圧
に対応して、検出された電圧が、負荷にかかる電圧に対
応するように補正され、補正された電圧に基づき、スイ
ッチング手段に供給するドライブパルスの幅が制御され
る。
【００１０】
【実施例】図１は、本発明のスイッチング電源を応用し
たフライバック型スイッチング電源の一実施例の構成を
示す回路図である。交流電源１は、例えば５０Ｈｚまた
は６０Ｈｚなどの商用周波数を有する電圧（電流）をラ
インノイズフィルタ２に供給する。ラインノイズフィル
タ２は、交流電源１より供給される電圧（電流）にのっ
ているノイズを除去し、全波整流回路３に出力する。全
波整流回路３は、例えばダイオードブリッジ回路（図示
せず）より構成され、交流電源１よりラインノイズフィ
ルタ２を介して供給される電圧（電流）を全波整流す
る。
たフライバック型スイッチング電源の一実施例の構成を
示す回路図である。交流電源１は、例えば５０Ｈｚまた
は６０Ｈｚなどの商用周波数を有する電圧（電流）をラ
インノイズフィルタ２に供給する。ラインノイズフィル
タ２は、交流電源１より供給される電圧（電流）にのっ
ているノイズを除去し、全波整流回路３に出力する。全
波整流回路３は、例えばダイオードブリッジ回路（図示
せず）より構成され、交流電源１よりラインノイズフィ
ルタ２を介して供給される電圧（電流）を全波整流す
る。
【００１１】トランス４の１次コイルＬ1は、電界効果
トランジスタ（ＦＥＴ）８のドレインおよびソースを介
して全波整流回路３に接続されている。ＦＥＴ８は、そ
のドレインがトランス４の１次コイルＬ1の一端に、そ
のソースが全波整流回路３の一端にそれぞれ接続されて
おり、そのゲートはＰＷＭ制御回路７に接続されてい
る。ＦＥＴ８は、ＰＷＭ制御回路７よりそのゲートに供
給されるドライブパルスに対応してＯＮ／ＯＦＦし、１
次コイルＬ1に流れる電流を制御する。
トランジスタ（ＦＥＴ）８のドレインおよびソースを介
して全波整流回路３に接続されている。ＦＥＴ８は、そ
のドレインがトランス４の１次コイルＬ1の一端に、そ
のソースが全波整流回路３の一端にそれぞれ接続されて
おり、そのゲートはＰＷＭ制御回路７に接続されてい
る。ＦＥＴ８は、ＰＷＭ制御回路７よりそのゲートに供
給されるドライブパルスに対応してＯＮ／ＯＦＦし、１
次コイルＬ1に流れる電流を制御する。
【００１２】トランス４の２次コイルＬ2は、ダイオー
ドＤ3を介して電流平滑用のコンデンサＣ2に接続されて
いる。ダイオードＤ3は、トランス４の２次コイルＬ2に
流れる電流を整流するためのダイオードで、そのアノー
ドがトランス４の２次コイルＬ2の一端に接続され、そ
のカソードがコンデンサＣ2の一端に接続されている。
コンデンサＣ2の両端は、それぞれ、例えばテレビジョ
ン受像機などの負荷９に接続されている。
ドＤ3を介して電流平滑用のコンデンサＣ2に接続されて
いる。ダイオードＤ3は、トランス４の２次コイルＬ2に
流れる電流を整流するためのダイオードで、そのアノー
ドがトランス４の２次コイルＬ2の一端に接続され、そ
のカソードがコンデンサＣ2の一端に接続されている。
コンデンサＣ2の両端は、それぞれ、例えばテレビジョ
ン受像機などの負荷９に接続されている。
【００１３】カレントトランスＬ4は、その一端がダイ
オードＤ1のアノードに、その他端が抵抗Ｒ1に接続され
ており、そこには、全波整流回路３より出力される電流
がＦＥＴ８によりスイッチングされた電流に対応する電
流が流れる。ダイオードＤ1のカソードは、抵抗Ｒ1の、
カレントトランスＬ4と接続されていない方の一端に接
続されており、ダイオードＤ1と抵抗Ｒ1との接続点は、
ＰＷＭ制御回路７に接続されている。
オードＤ1のアノードに、その他端が抵抗Ｒ1に接続され
ており、そこには、全波整流回路３より出力される電流
がＦＥＴ８によりスイッチングされた電流に対応する電
流が流れる。ダイオードＤ1のカソードは、抵抗Ｒ1の、
カレントトランスＬ4と接続されていない方の一端に接
続されており、ダイオードＤ1と抵抗Ｒ1との接続点は、
ＰＷＭ制御回路７に接続されている。
【００１４】検出回路５は、カレントトランスＬ4とダ
イオードＤ1との接続点を流れる電流を整流平滑化した
電流に対応する電圧、即ちカレントトランスＬ4とダイ
オードＤ1との接続点を流れる電流のピーク値に対応す
る電圧を検出し、補正回路６に供給する。
イオードＤ1との接続点を流れる電流を整流平滑化した
電流に対応する電圧、即ちカレントトランスＬ4とダイ
オードＤ1との接続点を流れる電流のピーク値に対応す
る電圧を検出し、補正回路６に供給する。
【００１５】トランス４の３次コイルＬ3は、その一端
がダイオードＤ2のアノードに接続され、その他端が接
地されており、２次コイルＬ2と同じ極性の電圧を発生
するようになっている。即ち、３次コイルＬ3は、２次
コイルＬ2に接続された負荷９にかかる電圧、即ちコン
デンサＣ2にかかる電圧に対応した電圧を発生する。コ
ンデンサＣ1は、その一端がダイオードＤ2のカソードに
接続され、その他端が接地されている。抵抗Ｒ2および
Ｒ3は直列に接続されており、抵抗Ｒ2の、抵抗Ｒ3と接
続されていない方の一端は、ダイオードＤ2とコンデン
サＣ1との接続点に接続され、抵抗Ｒ3の、抵抗Ｒ2と接
続されていない方の一端は接地されている。抵抗Ｒ2と
抵抗Ｒ3との接続点は、補正回路６に接続されている。
従って、抵抗Ｒ2およびＲ3からなる直列回路は、ダイオ
ードＤ2とコンデンサＣ1との接続点における電圧を分圧
して補正回路６に供給する。
がダイオードＤ2のアノードに接続され、その他端が接
地されており、２次コイルＬ2と同じ極性の電圧を発生
するようになっている。即ち、３次コイルＬ3は、２次
コイルＬ2に接続された負荷９にかかる電圧、即ちコン
デンサＣ2にかかる電圧に対応した電圧を発生する。コ
ンデンサＣ1は、その一端がダイオードＤ2のカソードに
接続され、その他端が接地されている。抵抗Ｒ2および
Ｒ3は直列に接続されており、抵抗Ｒ2の、抵抗Ｒ3と接
続されていない方の一端は、ダイオードＤ2とコンデン
サＣ1との接続点に接続され、抵抗Ｒ3の、抵抗Ｒ2と接
続されていない方の一端は接地されている。抵抗Ｒ2と
抵抗Ｒ3との接続点は、補正回路６に接続されている。
従って、抵抗Ｒ2およびＲ3からなる直列回路は、ダイオ
ードＤ2とコンデンサＣ1との接続点における電圧を分圧
して補正回路６に供給する。
【００１６】補正回路６は、検出回路５から、カレント
トランスＬ4とダイオードＤ1との接続点を流れる電流の
ピーク値に対応する電圧、即ちトランス４の１次コイル
を流れる電流のピーク値に対応する電圧の入力を受け
る。そして、この電圧に基づいて、３次コイルＬ3に発
生した電圧が、ダイオードＤ2およびコンデンサＣ1でピ
ークホールドされ、抵抗Ｒ2およびＲ3で分圧された電圧
を、ダイオードＤ3を介して２次コイルＬ2に接続された
コンデンサＣ2（負荷９）にかかる電圧に対応した電圧
に補正してＰＷＭ制御回路７に出力する。
トランスＬ4とダイオードＤ1との接続点を流れる電流の
ピーク値に対応する電圧、即ちトランス４の１次コイル
を流れる電流のピーク値に対応する電圧の入力を受け
る。そして、この電圧に基づいて、３次コイルＬ3に発
生した電圧が、ダイオードＤ2およびコンデンサＣ1でピ
ークホールドされ、抵抗Ｒ2およびＲ3で分圧された電圧
を、ダイオードＤ3を介して２次コイルＬ2に接続された
コンデンサＣ2（負荷９）にかかる電圧に対応した電圧
に補正してＰＷＭ制御回路７に出力する。
【００１７】抵抗Ｒ4は、その一端が全波整流回路３と
１次コイルＬ1との接続点に接続され、その他端がＰＷ
Ｍ制御回路７に接続されており、全波整流回路３の出力
電圧をＰＷＭ制御回路７に供給する。
１次コイルＬ1との接続点に接続され、その他端がＰＷ
Ｍ制御回路７に接続されており、全波整流回路３の出力
電圧をＰＷＭ制御回路７に供給する。
【００１８】 ＰＷＭ制御回路７は、抵抗Ｒ 4 を介して
全波整流回路３より供給される電圧（１次コイルＬ 1 に
かかる電圧）、およびダイオードＤ 1 と抵抗Ｒ 1 との接続
点における電圧（１次コイルＬ 1 に流れる電流に対応す
る電圧）から、装置の力率を最も良くするように、１次
コイルＬ1に流れる電流をＯＮ／ＯＦＦするためのドラ
イブパルスをＦＥＴ８のゲートに出力する。さらに、Ｐ
ＷＭ制御回路７は、補正回路６より供給される電圧を所
定値にするように、即ちダイオードＤ3を介して２次コ
イルＬ2と並列に接続されたコンデンサＣ2にかかる電圧
を、負荷９の定格電圧値にするように、１次コイルＬ1
に流れる電流をＯＮ／ＯＦＦするためのドライブパルス
をＦＥＴ８のゲートに出力する。
全波整流回路３より供給される電圧（１次コイルＬ 1 に
かかる電圧）、およびダイオードＤ 1 と抵抗Ｒ 1 との接続
点における電圧（１次コイルＬ 1 に流れる電流に対応す
る電圧）から、装置の力率を最も良くするように、１次
コイルＬ1に流れる電流をＯＮ／ＯＦＦするためのドラ
イブパルスをＦＥＴ８のゲートに出力する。さらに、Ｐ
ＷＭ制御回路７は、補正回路６より供給される電圧を所
定値にするように、即ちダイオードＤ3を介して２次コ
イルＬ2と並列に接続されたコンデンサＣ2にかかる電圧
を、負荷９の定格電圧値にするように、１次コイルＬ1
に流れる電流をＯＮ／ＯＦＦするためのドライブパルス
をＦＥＴ８のゲートに出力する。
【００１９】次に、その動作について説明する。装置が
起動されると、ＰＷＭ制御回路７より、起動用のドライ
ブパルスがＦＥＴ８のゲートに印加されるとともに、例
えば５０Ｈｚまたは６０Ｈｚなどの商用周波数を有する
交流電源１の出力が、ラインノイズフィルタ２を介して
全波整流回路３に供給され、全波整流回路３において全
波整流される。
起動されると、ＰＷＭ制御回路７より、起動用のドライ
ブパルスがＦＥＴ８のゲートに印加されるとともに、例
えば５０Ｈｚまたは６０Ｈｚなどの商用周波数を有する
交流電源１の出力が、ラインノイズフィルタ２を介して
全波整流回路３に供給され、全波整流回路３において全
波整流される。
【００２０】ＦＥＴ８において、ＰＷＭ制御回路７よ
り、そのゲートに印加される起動用のドライブパルスの
周期およびパルス幅にしたがって、そのドレインとソー
ス間がＯＮ／ＯＦＦされると（スイッチングされる
と）、全波整流回路３で全波整流された電流（図２）
が、ＦＥＴ８のスイッチングに対応してトランス４の１
次コイルＬ1を流れる（図３）。
り、そのゲートに印加される起動用のドライブパルスの
周期およびパルス幅にしたがって、そのドレインとソー
ス間がＯＮ／ＯＦＦされると（スイッチングされる
と）、全波整流回路３で全波整流された電流（図２）
が、ＦＥＴ８のスイッチングに対応してトランス４の１
次コイルＬ1を流れる（図３）。
【００２１】同時に、全波整流回路３からの出力電圧
は、抵抗Ｒ4を介してＰＷＭ制御回路７に供給されると
ともに、全波整流回路３からの出力電流（図３）、即ち
１次コイルＬ1を流れる電流は、カレントトランスＬ4に
より検出され、ダイオードＤ1および抵抗Ｒ1を流れ、抵
抗Ｒ1で電圧に変換されてＰＷＭ制御回路７に供給され
る。即ち、全波整流回路３からの出力電圧と、全波整流
回路３からの出力電流に対応する電圧がＰＷＭ制御回路
７に供給される。
は、抵抗Ｒ4を介してＰＷＭ制御回路７に供給されると
ともに、全波整流回路３からの出力電流（図３）、即ち
１次コイルＬ1を流れる電流は、カレントトランスＬ4に
より検出され、ダイオードＤ1および抵抗Ｒ1を流れ、抵
抗Ｒ1で電圧に変換されてＰＷＭ制御回路７に供給され
る。即ち、全波整流回路３からの出力電圧と、全波整流
回路３からの出力電流に対応する電圧がＰＷＭ制御回路
７に供給される。
【００２２】ＰＷＭ制御回路７において、全波整流回路
３からの出力電圧、および出力電流に対応する電圧とか
ら、装置の力率を最も良くするように１次コイルＬ1に
電流を流すためのドライブパルスが、ＦＥＴ８のゲート
に印加される。
３からの出力電圧、および出力電流に対応する電圧とか
ら、装置の力率を最も良くするように１次コイルＬ1に
電流を流すためのドライブパルスが、ＦＥＴ８のゲート
に印加される。
【００２３】ＦＥＴ８がＯＮ状態のとき、全波整流回路
３で全波整流された電流が１次コイルＬ1を流れ、トラ
ンス４内に磁束が発生する。ＦＥＴ８がＯＦＦ状態にな
ると、１次コイルＬ1には電流が流れなくなり、トラン
ス４内に発生した磁束が減少し始めるが、この磁束の変
化（減少）に逆らうように、２次コイルＬ2および３次
コイルＬ3に電圧（逆起電力）が発生する。
３で全波整流された電流が１次コイルＬ1を流れ、トラ
ンス４内に磁束が発生する。ＦＥＴ８がＯＦＦ状態にな
ると、１次コイルＬ1には電流が流れなくなり、トラン
ス４内に発生した磁束が減少し始めるが、この磁束の変
化（減少）に逆らうように、２次コイルＬ2および３次
コイルＬ3に電圧（逆起電力）が発生する。
【００２４】２次コイルＬ2で発生した電圧（逆起電
力）に対応した電流がダイオードＤ3を介してコンデン
サＣ2に流れ込み、コンデンサＣ2に電荷がチャージさ
れ、コンデンサＣ2にチャージされた電荷に対応した電
圧が負荷９に印加される。
力）に対応した電流がダイオードＤ3を介してコンデン
サＣ2に流れ込み、コンデンサＣ2に電荷がチャージさ
れ、コンデンサＣ2にチャージされた電荷に対応した電
圧が負荷９に印加される。
【００２５】一方、３次コイルＬ3で発生した電圧（逆
起電力）に対応した電流がダイオードＤ2を介してコン
デンサＣ1に流れ込み、コンデンサＣ2に電荷がチャージ
され、コンデンサＣ2にチャージされた電荷に対応した
電圧が抵抗Ｒ2の、抵抗Ｒ3と接続されていない方の一端
に印加される。
起電力）に対応した電流がダイオードＤ2を介してコン
デンサＣ1に流れ込み、コンデンサＣ2に電荷がチャージ
され、コンデンサＣ2にチャージされた電荷に対応した
電圧が抵抗Ｒ2の、抵抗Ｒ3と接続されていない方の一端
に印加される。
【００２６】ここで、前述したように、３次コイルＬ3
は２次コイルＬ2と同じ極性になっているので、２次コ
イルＬ2が発生した電圧、即ち負荷９に印加される電圧
（コンデンサＣ2の両端の電圧）に対応する電圧が３次
コイルの両端に発生する。従って、コンデンサＣ1とダ
イオードＤ2との接続点、即ち抵抗Ｒ2の、抵抗Ｒ3と接
続されていない方の一端には、負荷９に印加される電圧
（コンデンサＣ2の両端の電圧）に対応する電圧が印加
される。
は２次コイルＬ2と同じ極性になっているので、２次コ
イルＬ2が発生した電圧、即ち負荷９に印加される電圧
（コンデンサＣ2の両端の電圧）に対応する電圧が３次
コイルの両端に発生する。従って、コンデンサＣ1とダ
イオードＤ2との接続点、即ち抵抗Ｒ2の、抵抗Ｒ3と接
続されていない方の一端には、負荷９に印加される電圧
（コンデンサＣ2の両端の電圧）に対応する電圧が印加
される。
【００２７】抵抗Ｒ2の、抵抗Ｒ3と接続されていない方
の一端に印加された、負荷９に印加される電圧（コンデ
ンサＣ2の両端の電圧）に対応する電圧は、抵抗Ｒ2およ
びＲ 3からなる直列回路で、補正回路６の定格入力電圧
に分圧され、補正回路６に供給される。
の一端に印加された、負荷９に印加される電圧（コンデ
ンサＣ2の両端の電圧）に対応する電圧は、抵抗Ｒ2およ
びＲ 3からなる直列回路で、補正回路６の定格入力電圧
に分圧され、補正回路６に供給される。
【００２８】ここで、負荷９が、例えば重い負荷（負荷
の重い装置）である場合、負荷９に多くの電流が流れ、
コンデンサＣ2の両端の電圧（負荷９にかかる電圧）が
降下する。ところが、３次コイルＬ3における負荷（３
次コイルＬ3からみたインピーダンス）は一定であるた
め、負荷９に多くの電流が流れ込むことにより降下する
コンデンサＣ2の両端の電圧（負荷９にかかる電圧）に
対応した電圧よりも高い電圧が３次コイルＬ3に発生す
る。
の重い装置）である場合、負荷９に多くの電流が流れ、
コンデンサＣ2の両端の電圧（負荷９にかかる電圧）が
降下する。ところが、３次コイルＬ3における負荷（３
次コイルＬ3からみたインピーダンス）は一定であるた
め、負荷９に多くの電流が流れ込むことにより降下する
コンデンサＣ2の両端の電圧（負荷９にかかる電圧）に
対応した電圧よりも高い電圧が３次コイルＬ3に発生す
る。
【００２９】そこで、カレントトランスＬ4により検出
された１次コイルＬ1に流れる電流（図３）から、２次
コイルＬ2に流れる電流に対応した電圧（図４）が、検
出回路５において検出される。即ち、２次コイルＬ
2（１次コイルＬ1）における電流は、１次コイルＬ
1（２次コイルＬ2）に流れる電流に比例するように流れ
るので、検出回路５において、カレントトランスＬ4に
より検出された１次コイルＬ1に流れる電流（図３）
が、内蔵する容量の大きいコンデンサ（図示せず）によ
りピークホールドされ（図４）、補正回路６に供給され
る。
された１次コイルＬ1に流れる電流（図３）から、２次
コイルＬ2に流れる電流に対応した電圧（図４）が、検
出回路５において検出される。即ち、２次コイルＬ
2（１次コイルＬ1）における電流は、１次コイルＬ
1（２次コイルＬ2）に流れる電流に比例するように流れ
るので、検出回路５において、カレントトランスＬ4に
より検出された１次コイルＬ1に流れる電流（図３）
が、内蔵する容量の大きいコンデンサ（図示せず）によ
りピークホールドされ（図４）、補正回路６に供給され
る。
【００３０】ここで、カレントトランスＬ4により検出
された１次コイルＬ1に流れる電流は、交流電源１の出
力が全波整流回路３で全波整流され（図２）、ＦＥＴ８
でスイッチングされるので、図３に示すように、交流電
源１の出力の有する商用周波数の２倍の周波数を有す
る。このため、上述したように、検出回路５では、内蔵
する容量の大きいコンデンサにより、カレントトランス
Ｌ4により検出された１次コイルＬ1に流れる電流をピー
クホールド（平滑化）し（図４）、この電流における商
用周波数の２倍の周波数の影響を低減するようになって
いる。
された１次コイルＬ1に流れる電流は、交流電源１の出
力が全波整流回路３で全波整流され（図２）、ＦＥＴ８
でスイッチングされるので、図３に示すように、交流電
源１の出力の有する商用周波数の２倍の周波数を有す
る。このため、上述したように、検出回路５では、内蔵
する容量の大きいコンデンサにより、カレントトランス
Ｌ4により検出された１次コイルＬ1に流れる電流をピー
クホールド（平滑化）し（図４）、この電流における商
用周波数の２倍の周波数の影響を低減するようになって
いる。
【００３１】補正回路６において、抵抗Ｒ2とＲ3により
分圧された電圧が、検出回路５より供給される電圧によ
り補正され、ＰＷＭ制御回路７に供給される。即ち、補
正回路６において、負荷９に多くの電流が流れ込むこと
により降下するコンデンサＣ 2の両端の電圧（負荷９に
かかる電圧）に対応した電圧よりも高い、３次コイルＬ
3における電圧が、２次コイルＬ2における電流に比例し
た、１次コイルＬ1に流れる電流に対応する電圧によ
り、負荷９に多くの電流が流れ込むことにより降下する
コンデンサＣ2の両端の電圧（負荷９にかかる電圧）に
対応した電圧に補正され、ＰＷＭ制御回路７に供給され
る。
分圧された電圧が、検出回路５より供給される電圧によ
り補正され、ＰＷＭ制御回路７に供給される。即ち、補
正回路６において、負荷９に多くの電流が流れ込むこと
により降下するコンデンサＣ 2の両端の電圧（負荷９に
かかる電圧）に対応した電圧よりも高い、３次コイルＬ
3における電圧が、２次コイルＬ2における電流に比例し
た、１次コイルＬ1に流れる電流に対応する電圧によ
り、負荷９に多くの電流が流れ込むことにより降下する
コンデンサＣ2の両端の電圧（負荷９にかかる電圧）に
対応した電圧に補正され、ＰＷＭ制御回路７に供給され
る。
【００３２】ＰＷＭ制御回路７において、補正回路６よ
り供給された電圧が、所定値になるように、即ちダイオ
ードＤ3を介して２次コイルＬ2に接続されたコンデンサ
Ｃ2にかかる電圧を、負荷９の定格電圧値にするよう
に、１次コイルＬ1に流れる電流をＯＮ／ＯＦＦための
ドライブパルスがＦＥＴ８のゲートに印加される。
り供給された電圧が、所定値になるように、即ちダイオ
ードＤ3を介して２次コイルＬ2に接続されたコンデンサ
Ｃ2にかかる電圧を、負荷９の定格電圧値にするよう
に、１次コイルＬ1に流れる電流をＯＮ／ＯＦＦための
ドライブパルスがＦＥＴ８のゲートに印加される。
【００３３】ＦＥＴ８において、ＰＷＭ制御回路７より
そのゲートに印加されたドライブパルスにしたがって、
１次コイルＬ1に流れる電流がＯＮ／ＯＦＦされる。
そのゲートに印加されたドライブパルスにしたがって、
１次コイルＬ1に流れる電流がＯＮ／ＯＦＦされる。
【００３４】このように、補正回路６において、３次コ
イルＬ3に発生する、２次コイルＬ2における電圧に対応
する電圧が、１次コイルＬ1に流れる電流の有する商用
周波数の２倍の周波数の影響を低減した電圧により補正
され、ＰＷＭ制御回路７において、この補正された２次
コイルＬ2における電圧に対応する電圧が所定値になる
ように、ＦＥＴ８が制御される。従って、２次コイルＬ
2における電圧を安定させることができる。
イルＬ3に発生する、２次コイルＬ2における電圧に対応
する電圧が、１次コイルＬ1に流れる電流の有する商用
周波数の２倍の周波数の影響を低減した電圧により補正
され、ＰＷＭ制御回路７において、この補正された２次
コイルＬ2における電圧に対応する電圧が所定値になる
ように、ＦＥＴ８が制御される。従って、２次コイルＬ
2における電圧を安定させることができる。
【００３５】
【発明の効果】本発明のスイッチング電源によれば、交
流電源の出力を全波整流し、全波整流された電流を直接
スイッチングし、それぞれが相互誘導するよう配置され
た、１次コイル、負荷に接続される２次コイル、および
３次コイルから結合手段を構成し、３次コイルから、２
次コイルにおける電圧に対応する電圧を検出し、１次コ
イルに流れる電流を検出し、検出された電流をコンデン
サに供給して、電流のピーク電流を供給したときの電圧
に、コンデンサの電圧を保持し、コンデンサの電圧に対
応して、検出された電圧を、負荷にかかる電圧に対応す
るように補正し、補正された電圧に基づき、スイッチン
グ手段に供給するドライブパルスの幅を制御するように
したので、２次コイルの出力電圧を安定させて、整流さ
れた交流電源の出力をスイッチングすることができる。
流電源の出力を全波整流し、全波整流された電流を直接
スイッチングし、それぞれが相互誘導するよう配置され
た、１次コイル、負荷に接続される２次コイル、および
３次コイルから結合手段を構成し、３次コイルから、２
次コイルにおける電圧に対応する電圧を検出し、１次コ
イルに流れる電流を検出し、検出された電流をコンデン
サに供給して、電流のピーク電流を供給したときの電圧
に、コンデンサの電圧を保持し、コンデンサの電圧に対
応して、検出された電圧を、負荷にかかる電圧に対応す
るように補正し、補正された電圧に基づき、スイッチン
グ手段に供給するドライブパルスの幅を制御するように
したので、２次コイルの出力電圧を安定させて、整流さ
れた交流電源の出力をスイッチングすることができる。
【図１】本発明のスイッチング電源を応用したフライバ
ック型スイッチング電源の一実施例の構成を示す回路図
である。
ック型スイッチング電源の一実施例の構成を示す回路図
である。
【図２】図１の実施例の全波整流回路３における出力電
圧を示す波形図である。
圧を示す波形図である。
【図３】図１の実施例のＦＥＴ８がＯＮ／ＯＦＦするこ
とにより１次コイルＬ1に流れる電流を示す波形図であ
る。
とにより１次コイルＬ1に流れる電流を示す波形図であ
る。
【図４】図１の実施例の検出回路５の出力電圧を示す波
形図である。
形図である。
【図５】従来のフライバック型スイッチング電源におい
て、交流電源の出力が整流平滑化された電流を示す波形
図である。
て、交流電源の出力が整流平滑化された電流を示す波形
図である。
【図６】 従来の、力率を改善したフライバック型スイ
ッチング電源において、交流電源の出力が全波整流され
た電流を示す波形図である。
ッチング電源において、交流電源の出力が全波整流され
た電流を示す波形図である。
【図７】 従来の、力率を改善したフライバック型スイ
ッチング電源において、交流電源の出力が全波整流さ
れ、トランスの１次コイルに供給される電流を示す波形
図である。
ッチング電源において、交流電源の出力が全波整流さ
れ、トランスの１次コイルに供給される電流を示す波形
図である。
【図８】 従来の、力率を改善したフライバック型スイ
ッチング電源において、トランスの１次コイルに流れる
電流をカレントトランスにより検出し、ピークホールド
した電圧を示す波形図である。
ッチング電源において、トランスの１次コイルに流れる
電流をカレントトランスにより検出し、ピークホールド
した電圧を示す波形図である。
１ 交流電源 ２ ラインノイズフィルタ ３ 全波整流回路 ４ トランス ５ 検出回路 ６ 補正回路 ７ ＰＷＭ制御回路 ８ ＦＥＴ（電界効果トランジスタ） ９ 負荷
Claims (1)
- 【請求項１】 交流電源の出力を全波整流する整流手段
と、 前記整流手段により全波整流された電流を直接スイッチ
ングするスイッチング手段と、 それぞれが相互誘導するよう配置された、前記スイッチ
ング手段と前記整流手段に接続される１次コイル、負荷
に接続される２次コイル、および３次コイルから構成さ
れる結合手段と、 前記結合手段に設けた３次コイルから、前記結合手段の
２次コイルにおける電圧に対応する電圧を検出する電圧
検出手段と、 前記結合手段の１次コイルに流れる電流を検出する電流
検出手段と、前記電流検出手段により検出された前記電流をコンデン
サに供給して、前記電流のピーク電流を供給したときの
電圧に、前記コンデンサの電圧を保持する電圧保持手段
と 、前記コンデンサの電圧に対応して、前記電圧検出手段に
より検出された電圧を、前記負荷にかかる電圧に対応す
るように 補正する補正手段と、 前記補正手段からの出力に基づき、前記スイッチング手
段に供給するドライブパルスの幅を制御する制御手段と
を備えることを特徴とするスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15431292A JP3277554B2 (ja) | 1992-05-21 | 1992-05-21 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15431292A JP3277554B2 (ja) | 1992-05-21 | 1992-05-21 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05328718A JPH05328718A (ja) | 1993-12-10 |
| JP3277554B2 true JP3277554B2 (ja) | 2002-04-22 |
Family
ID=15581370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15431292A Expired - Fee Related JP3277554B2 (ja) | 1992-05-21 | 1992-05-21 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3277554B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100554080B1 (ko) * | 2002-09-19 | 2006-02-22 | 엘지전자 주식회사 | 고압/편향 분리형 영상표시기기의 전압 안정화 회로 |
| WO2008116342A1 (en) * | 2007-03-23 | 2008-10-02 | System General Corp. | Primary-side controlled switching regulator |
| US9356525B2 (en) | 2012-08-31 | 2016-05-31 | Canon Kabushiki Kaisha | Power supply device and image forming apparatus |
-
1992
- 1992-05-21 JP JP15431292A patent/JP3277554B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05328718A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301095A (en) | High power factor AC/DC converter | |
| US7355864B2 (en) | Switching regulator and its control method | |
| US7208883B2 (en) | Current detection circuit, and power supply apparatus, power supply system and electronic apparatus using the current detection circuit | |
| JPH08182311A (ja) | 電圧変換器及び電圧変換器に於ける電流制御方法 | |
| JPH09121539A (ja) | 力率補正付きスイッチングモード電源 | |
| JPH06225172A (ja) | スイッチモード電源 | |
| JP3277554B2 (ja) | スイッチング電源 | |
| JPH0520991B2 (ja) | ||
| JP3613323B2 (ja) | 力率改善回路 | |
| JP2003199346A (ja) | スイッチング電源装置 | |
| JPH0631680Y2 (ja) | 放電ランプ点灯装置 | |
| JP3252540B2 (ja) | インバータ装置 | |
| JPH08237945A (ja) | スイッチング電源回路 | |
| JPH05336747A (ja) | スイッチング電源 | |
| JP3258620B2 (ja) | スイッチング電源装置 | |
| JP3571959B2 (ja) | スイッチング電源装置 | |
| JP3234348B2 (ja) | 電源装置 | |
| JP2604263B2 (ja) | マグネトロン駆動装置 | |
| JP4228266B2 (ja) | 直流可変電圧電源装置 | |
| JP3200752B2 (ja) | インバータ装置 | |
| JP2653808B2 (ja) | 充電回路 | |
| KR0155105B1 (ko) | 전원공급 장치의 제어신호 발생회로 | |
| JP3174591B2 (ja) | パルス幅変調形交番定電流回路 | |
| JP2000232789A (ja) | 電源装置 | |
| JP3886608B2 (ja) | 直流アーク溶接用電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020115 |
|
| LAPS | Cancellation because of no payment of annual fees |