JP3234348B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3234348B2 JP3234348B2 JP11339493A JP11339493A JP3234348B2 JP 3234348 B2 JP3234348 B2 JP 3234348B2 JP 11339493 A JP11339493 A JP 11339493A JP 11339493 A JP11339493 A JP 11339493A JP 3234348 B2 JP3234348 B2 JP 3234348B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- voltage
- capacitor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、交流電源を整流して得
た入力電源を断続させることによって低周波リプル成分
の抑制された直流電圧を出力する前置電源回路をインバ
ータ回路の前段に設けた電源装置に関するものである。
た入力電源を断続させることによって低周波リプル成分
の抑制された直流電圧を出力する前置電源回路をインバ
ータ回路の前段に設けた電源装置に関するものである。
【０００２】
【従来の技術】従来より、図４に示すように、商用電源
ＡＣのような交流電源をダイオードブリッジのような整
流回路ＲＥによって整流した脈流電源である入力電源を
昇圧形チョッパ回路として知られている前置電源回路１
に通して、入力電圧の低周波リプル成分を抑制した後、
前置電源回路１の出力電圧をインバータ回路２によって
高周波電力に変換して負荷４に供給する電源装置が提供
されている。
ＡＣのような交流電源をダイオードブリッジのような整
流回路ＲＥによって整流した脈流電源である入力電源を
昇圧形チョッパ回路として知られている前置電源回路１
に通して、入力電圧の低周波リプル成分を抑制した後、
前置電源回路１の出力電圧をインバータ回路２によって
高周波電力に変換して負荷４に供給する電源装置が提供
されている。
【０００３】前置電源回路１は、整流回路ＲＥの出力端
間に接続されたインダクタＬ1 とスイッチング素子Ｑ1
との直列回路を備え、スイッチング素子Ｑ1 にはダイオ
ードＤ1 とコンデンサＣ1 との直列回路が並列接続され
ている。したがって、周知のように、スイッチング素子
Ｑ1 のオン時にインダクタＬ1 に蓄積されたエネルギー
がスイッチング素子Ｑ1 のオフ時にダイオードＤ1 を通
して出力側に供給され、スイッチング素子Ｑ1 のオン期
間に応じて入力電圧よりも高い出力電圧がコンデンサＣ
1 の両端電圧として得られるのである。スイッチング素
子Ｑ1 をオン・オフさせるタイミングは制御回路５によ
って制御されている。この制御回路５は、たとえばコン
デンサＣ1 の両端電圧を検出するなどして、コンデンサ
Ｃ1 の両端電圧が略一定に保たれるようにスイッチング
素子Ｑ1 のオン・オフのタイミングを制御する。すなわ
ち、前置電源回路１の出力の低周波リプル成分は入力電
源よりも少なくなるのである。
間に接続されたインダクタＬ1 とスイッチング素子Ｑ1
との直列回路を備え、スイッチング素子Ｑ1 にはダイオ
ードＤ1 とコンデンサＣ1 との直列回路が並列接続され
ている。したがって、周知のように、スイッチング素子
Ｑ1 のオン時にインダクタＬ1 に蓄積されたエネルギー
がスイッチング素子Ｑ1 のオフ時にダイオードＤ1 を通
して出力側に供給され、スイッチング素子Ｑ1 のオン期
間に応じて入力電圧よりも高い出力電圧がコンデンサＣ
1 の両端電圧として得られるのである。スイッチング素
子Ｑ1 をオン・オフさせるタイミングは制御回路５によ
って制御されている。この制御回路５は、たとえばコン
デンサＣ1 の両端電圧を検出するなどして、コンデンサ
Ｃ1 の両端電圧が略一定に保たれるようにスイッチング
素子Ｑ1 のオン・オフのタイミングを制御する。すなわ
ち、前置電源回路１の出力の低周波リプル成分は入力電
源よりも少なくなるのである。
【０００４】このように前置電源回路１のスイッチング
素子Ｑ1 のオン・オフのタイミングを専用の集積回路を
用いた制御回路５によって制御して低周波リプル成分を
抑制すれば、低周波リプル成分の抑制のために平滑コン
デンサを用いる場合に比べて入力電流歪が少なくなり力
率が高くなるのであって、かつ入力電圧が変動してもイ
ンバータ回路２に対する出力電圧を略一定に保つことが
できる。その結果、入力電圧が異なる場合であってもイ
ンバータ回路２の設計を変更することなく負荷４への供
給電力を略一定に保つことができる。
素子Ｑ1 のオン・オフのタイミングを専用の集積回路を
用いた制御回路５によって制御して低周波リプル成分を
抑制すれば、低周波リプル成分の抑制のために平滑コン
デンサを用いる場合に比べて入力電流歪が少なくなり力
率が高くなるのであって、かつ入力電圧が変動してもイ
ンバータ回路２に対する出力電圧を略一定に保つことが
できる。その結果、入力電圧が異なる場合であってもイ
ンバータ回路２の設計を変更することなく負荷４への供
給電力を略一定に保つことができる。
【０００５】一方、図５に示すように、前置電源回路１
のスイッチング素子Ｑ1を制御するための専用の制御回
路５を設けずに、インバータ回路２に設けたスイッチン
グ素子Ｑ21，Ｑ22をオン・オフ制御する信号を用いてス
イッチング素子Ｑ1をオン・オフ制御する構成も考えら
れている。図５に示すインバータ回路２は、ハーフブリ
ッジ形のインバータ回路２であって、ＦＥＴよりなる２
個のスイッチング素子Ｑ21，Ｑ22のドレイン−ソース間
を直列接続し、一方のスイッチング素子Ｑ21のドレイン
−ソース間に負荷４と限流用インダクタＬ2とカレント
トランスＣＴの１次巻線との直列回路を並列接続し、カ
レントトランスＣＴの２つの２次巻線への誘起電圧を抵
抗Ｒ21，Ｒ22を介して各スイッチング素子Ｑ21，Ｑ22の
ゲートに印加した構成を有している。ここに、カレント
トランスＣＴの２つの２次巻線は、両スイッチング素子
Ｑ21，Ｑ22の一方がオンのときには他方がオフになるよ
うに各スイッチング素子Ｑ21，Ｑ22のゲートに対して互
いに逆極性に接続されている。また、負荷４は容量成分
を含むものであって、インダクタＬ2およびカレントト
ランスＣＴの１次巻線とともに共振回路を構成する。
のスイッチング素子Ｑ1を制御するための専用の制御回
路５を設けずに、インバータ回路２に設けたスイッチン
グ素子Ｑ21，Ｑ22をオン・オフ制御する信号を用いてス
イッチング素子Ｑ1をオン・オフ制御する構成も考えら
れている。図５に示すインバータ回路２は、ハーフブリ
ッジ形のインバータ回路２であって、ＦＥＴよりなる２
個のスイッチング素子Ｑ21，Ｑ22のドレイン−ソース間
を直列接続し、一方のスイッチング素子Ｑ21のドレイン
−ソース間に負荷４と限流用インダクタＬ2とカレント
トランスＣＴの１次巻線との直列回路を並列接続し、カ
レントトランスＣＴの２つの２次巻線への誘起電圧を抵
抗Ｒ21，Ｒ22を介して各スイッチング素子Ｑ21，Ｑ22の
ゲートに印加した構成を有している。ここに、カレント
トランスＣＴの２つの２次巻線は、両スイッチング素子
Ｑ21，Ｑ22の一方がオンのときには他方がオフになるよ
うに各スイッチング素子Ｑ21，Ｑ22のゲートに対して互
いに逆極性に接続されている。また、負荷４は容量成分
を含むものであって、インダクタＬ2およびカレントト
ランスＣＴの１次巻線とともに共振回路を構成する。
【０００６】したがって、図示していない起動回路によ
ってスイッチング素子Ｑ22をオンにすれば、負荷４−イ
ンダクタＬ2 −カレントトランスＣＴの１次巻線−スイ
ッチング素子Ｑ22という経路で電流が流れ、このときカ
レントトランスＣＴの２次巻線にはスイッチング素子Ｑ
22をオンにする向きの誘起電圧が発生する。以後は、上
記共振回路によってカレントトランスＣＴの１次巻線に
交番電流が流れ、両スイッチング素子Ｑ21，Ｑ22が交互
にオン・オフされることになる。
ってスイッチング素子Ｑ22をオンにすれば、負荷４−イ
ンダクタＬ2 −カレントトランスＣＴの１次巻線−スイ
ッチング素子Ｑ22という経路で電流が流れ、このときカ
レントトランスＣＴの２次巻線にはスイッチング素子Ｑ
22をオンにする向きの誘起電圧が発生する。以後は、上
記共振回路によってカレントトランスＣＴの１次巻線に
交番電流が流れ、両スイッチング素子Ｑ21，Ｑ22が交互
にオン・オフされることになる。
【０００７】ところで、前置電源回路１に設けたＦＥＴ
よりなるスイッチング素子Ｑ1のゲートには、インバー
タ回路２のスイッチング素子Ｑ22のゲートと同じ信号が
入力されるように、抵抗Ｒ1を介してカレントトランス
ＣＴの２次巻線が接続される。したがって、インバータ
回路２のスイッチング素子Ｑ22がオン・オフすると、前
置電源回路１のスイッチング素子Ｑ1が同期してオン・
オフする。この構成では、前置電源回路１とインバータ
回路２のスイッチングのタイミングが同期しているか
ら、入力電流歪が図４の従来構成に比較してさらに低減
されることになり力率も高くなる。しかも、インバータ
回路２のスイッチング素子Ｑ21，Ｑ22をオン・オフさせ
る信号を流用して前置電源回路１のスイッチング素子Ｑ
1をオン・オフさせているから、前置電源回路１には専
用の制御回路５が不要であって構成が簡単になるという
利点を有している。
よりなるスイッチング素子Ｑ1のゲートには、インバー
タ回路２のスイッチング素子Ｑ22のゲートと同じ信号が
入力されるように、抵抗Ｒ1を介してカレントトランス
ＣＴの２次巻線が接続される。したがって、インバータ
回路２のスイッチング素子Ｑ22がオン・オフすると、前
置電源回路１のスイッチング素子Ｑ1が同期してオン・
オフする。この構成では、前置電源回路１とインバータ
回路２のスイッチングのタイミングが同期しているか
ら、入力電流歪が図４の従来構成に比較してさらに低減
されることになり力率も高くなる。しかも、インバータ
回路２のスイッチング素子Ｑ21，Ｑ22をオン・オフさせ
る信号を流用して前置電源回路１のスイッチング素子Ｑ
1をオン・オフさせているから、前置電源回路１には専
用の制御回路５が不要であって構成が簡単になるという
利点を有している。
【０００８】
【発明が解決しようとする課題】しかしながら、図４に
示した従来構成では、前置電源回路１がインバータ回路
２とは別個に制御回路５を備えているから、制御回路５
として専用の集積回路などを用いる必要があり、コスト
高につながるという問題がある。これに対して、図５の
構成では、制御回路５が不要であるから低コストで提供
でき、また入力電流歪も少ないのであるが、前置電源回
路１の出力電圧を略一定に保つ制御が行なわれないもの
であるから、前置電源回路１の出力電圧は入力電圧に略
比例することになり、結果的にインバータ回路２の出力
電力も前置電源回路１への入力電圧に略比例することに
なる。すなわち、前置電源回路１に入力される電源電圧
の変動に対して負荷４への供給電力が一定に保たれない
から、使用可能な電源電圧の範囲が狭い範囲に制約され
ることになる。また、入力電圧の上昇に伴って前置電源
回路１の出力電圧が高くなると、スイッチング素子Ｑ1
に流れる電流が増加してスイッチング素子Ｑ1の発熱量
が増大することになり、スイッチング素子Ｑ1のストレ
スが大きくなるという問題もある。
示した従来構成では、前置電源回路１がインバータ回路
２とは別個に制御回路５を備えているから、制御回路５
として専用の集積回路などを用いる必要があり、コスト
高につながるという問題がある。これに対して、図５の
構成では、制御回路５が不要であるから低コストで提供
でき、また入力電流歪も少ないのであるが、前置電源回
路１の出力電圧を略一定に保つ制御が行なわれないもの
であるから、前置電源回路１の出力電圧は入力電圧に略
比例することになり、結果的にインバータ回路２の出力
電力も前置電源回路１への入力電圧に略比例することに
なる。すなわち、前置電源回路１に入力される電源電圧
の変動に対して負荷４への供給電力が一定に保たれない
から、使用可能な電源電圧の範囲が狭い範囲に制約され
ることになる。また、入力電圧の上昇に伴って前置電源
回路１の出力電圧が高くなると、スイッチング素子Ｑ1
に流れる電流が増加してスイッチング素子Ｑ1の発熱量
が増大することになり、スイッチング素子Ｑ1のストレ
スが大きくなるという問題もある。
【０００９】本発明は上記問題点の解決を目的とするも
のであり、インバータ回路への入力電圧を制限すること
によって入力電圧の変動に対して負荷への供給電力を略
一定に保つとともに前置電源回路の回路素子へのストレ
スの増加を抑制し、しかもインバータ回路におけるスイ
ッチング素子のオン・オフのタイミングと前置電源回路
のスイッチング素子のオン・オフのタイミングとを同期
させることによって入力電流歪を低減し、かつ簡単な回
路構成で実現することができる電源装置を提供しようと
するものである。
のであり、インバータ回路への入力電圧を制限すること
によって入力電圧の変動に対して負荷への供給電力を略
一定に保つとともに前置電源回路の回路素子へのストレ
スの増加を抑制し、しかもインバータ回路におけるスイ
ッチング素子のオン・オフのタイミングと前置電源回路
のスイッチング素子のオン・オフのタイミングとを同期
させることによって入力電流歪を低減し、かつ簡単な回
路構成で実現することができる電源装置を提供しようと
するものである。
【００１０】
【課題を解決するための手段】本発明は、上記目的を達
成するために、交流電源を整流して得た入力電源を断続
させる第１のスイッチング素子、第１のスイッチング素
子のオン時にエネルギーが蓄積されるインダクタ、イン
ダクタに蓄積されたエネルギーをダイオードを介して蓄
積する第１のコンデンサを備える前置電源回路と、第１
のコンデンサの両端電圧である入力電圧を第２のスイッ
チング素子のオン・オフによって交番電力に変換して出
力するインバータ回路とを備えた電源装置において、第
２のスイッチング素子のオン・オフに同期して発生する
同期信号を第１のスイッチング素子に与える同期検出回
路と、第１のコンデンサの両端電圧を規定電圧以下に保
つ方向に第１のスイッチング素子のオン期間を制限する
出力制限回路とを設け、出力制限回路が、第１のコンデ
ンサの両端間に接続された抵抗と第２のコンデンサとの
直列回路を有するとともに前記同期信号によって第１の
スイッチング素子がオンになった時点から第２のコンデ
ンサの充電を開始させる充電回路と、第２のコンデンサ
の両端電圧が規定電圧に達すると第１のスイッチング素
子を強制的にオフにすることにより第１のスイッチング
素子のオン期間を第２のスイッチング素子のオン期間以
下にする第３のスイッチング素子とを備えることを特徴
とする。なお、「第１のスイッチング素子のオン期間を
第２のスイッチング素子のオン期間以下にする」とは、
第１のスイッチング素子のオン期間を第２のスイッチン
グ素子のオン期間と等しいか短くすることを意味する。
成するために、交流電源を整流して得た入力電源を断続
させる第１のスイッチング素子、第１のスイッチング素
子のオン時にエネルギーが蓄積されるインダクタ、イン
ダクタに蓄積されたエネルギーをダイオードを介して蓄
積する第１のコンデンサを備える前置電源回路と、第１
のコンデンサの両端電圧である入力電圧を第２のスイッ
チング素子のオン・オフによって交番電力に変換して出
力するインバータ回路とを備えた電源装置において、第
２のスイッチング素子のオン・オフに同期して発生する
同期信号を第１のスイッチング素子に与える同期検出回
路と、第１のコンデンサの両端電圧を規定電圧以下に保
つ方向に第１のスイッチング素子のオン期間を制限する
出力制限回路とを設け、出力制限回路が、第１のコンデ
ンサの両端間に接続された抵抗と第２のコンデンサとの
直列回路を有するとともに前記同期信号によって第１の
スイッチング素子がオンになった時点から第２のコンデ
ンサの充電を開始させる充電回路と、第２のコンデンサ
の両端電圧が規定電圧に達すると第１のスイッチング素
子を強制的にオフにすることにより第１のスイッチング
素子のオン期間を第２のスイッチング素子のオン期間以
下にする第３のスイッチング素子とを備えることを特徴
とする。なお、「第１のスイッチング素子のオン期間を
第２のスイッチング素子のオン期間以下にする」とは、
第１のスイッチング素子のオン期間を第２のスイッチン
グ素子のオン期間と等しいか短くすることを意味する。
【００１１】
【作用】上記構成によれば、第２のスイッチング素子の
オン・オフに同期して発生する同期信号を第１のスイッ
チング素子に与える同期検出回路を設けていることによ
って、前置電源回路における第１のスイッチング素子の
オン・オフとインバータ回路における第２のスイッチン
グ素子のオン・オフとのタイミングを同期させることが
でき、前置電源回路に制御回路を別途に設けることなく
簡単な回路構成とすることができる。しかも、前置電源
回路を設けていることによって入力電流歪が少なく力率
が高いのはもちろんのこと、前置電源回路の出力に設け
た第１のコンデンサの両端電圧を規定電圧以下に保つよ
うに前置電源回路に設けた第１のスイッチング素子のオ
ン・オフの期間を制御する出力制限回路を設けているこ
とによって、前置電源回路の出力電圧が規定電圧以下に
保たれ、前置電源回路への入力電圧が上昇してもインバ
ータ回路への入力電圧は規定電圧を超えることがなく、
前置電源回路への入力電圧が比較的広い範囲に亙って変
動しても負荷への供給電力を略一定に保つことができる
のである。ここに、制御回路に代えて出力制限回路が必
要になっているが、出力制限回路は、第１のコンデンサ
の両端間に接続された抵抗と第２のコンデンサとの直列
回路を有するとともに同期信号によって第１のスイッチ
ング素子がオンになった時点から第２のコンデンサの充
電を開始させる充電回路と、第２のコンデンサの両端電
圧が規定電圧に達すると第１のスイッチング素子を強制
的にオフにすることにより第１のスイッチング素子のオ
ン期間を第２のスイッチング素子のオン期間以下にする
第３のスイッチング素子とを備えるから、前置電源回路
の出力電圧を一定電圧に保つ従来の出力制限回路に比較
すれば、構成が簡単であって専用の集積回路を用いるよ
うな複雑な構成が不要であって低コストで提供できるの
である。
オン・オフに同期して発生する同期信号を第１のスイッ
チング素子に与える同期検出回路を設けていることによ
って、前置電源回路における第１のスイッチング素子の
オン・オフとインバータ回路における第２のスイッチン
グ素子のオン・オフとのタイミングを同期させることが
でき、前置電源回路に制御回路を別途に設けることなく
簡単な回路構成とすることができる。しかも、前置電源
回路を設けていることによって入力電流歪が少なく力率
が高いのはもちろんのこと、前置電源回路の出力に設け
た第１のコンデンサの両端電圧を規定電圧以下に保つよ
うに前置電源回路に設けた第１のスイッチング素子のオ
ン・オフの期間を制御する出力制限回路を設けているこ
とによって、前置電源回路の出力電圧が規定電圧以下に
保たれ、前置電源回路への入力電圧が上昇してもインバ
ータ回路への入力電圧は規定電圧を超えることがなく、
前置電源回路への入力電圧が比較的広い範囲に亙って変
動しても負荷への供給電力を略一定に保つことができる
のである。ここに、制御回路に代えて出力制限回路が必
要になっているが、出力制限回路は、第１のコンデンサ
の両端間に接続された抵抗と第２のコンデンサとの直列
回路を有するとともに同期信号によって第１のスイッチ
ング素子がオンになった時点から第２のコンデンサの充
電を開始させる充電回路と、第２のコンデンサの両端電
圧が規定電圧に達すると第１のスイッチング素子を強制
的にオフにすることにより第１のスイッチング素子のオ
ン期間を第２のスイッチング素子のオン期間以下にする
第３のスイッチング素子とを備えるから、前置電源回路
の出力電圧を一定電圧に保つ従来の出力制限回路に比較
すれば、構成が簡単であって専用の集積回路を用いるよ
うな複雑な構成が不要であって低コストで提供できるの
である。
【００１２】
【実施例】（実施例１） 本実施例は、図１に示すように構成されているものであ
って、図５に示した従来構成に対して、前置電源回路１
の出力電圧が規定電圧以下に保たれるように制限する出
力制限回路３を付加した構成を有している。すなわち、
基本構成は図５に示した従来構成と同様であって、商用
電源のような交流電源ＡＣがコンデンサおよびインダク
タよりなるフィルタ回路ＮＦを通してダイオードブリッ
ジのような整流回路ＲＥに入力され、整流回路ＲＥの出
力電圧は昇圧形のチョッパ回路である前置電源回路１に
入力されることによって低周波リプル成分が抑制され、
前置電源回路１から出力される直流電圧はハーフブリッ
ジ形のインバータ回路２によって高周波電力に変換さ
れ、インバータ回路２から出力される高周波電力が放電
ランプよりなる負荷４に供給されるように構成されてい
る。
って、図５に示した従来構成に対して、前置電源回路１
の出力電圧が規定電圧以下に保たれるように制限する出
力制限回路３を付加した構成を有している。すなわち、
基本構成は図５に示した従来構成と同様であって、商用
電源のような交流電源ＡＣがコンデンサおよびインダク
タよりなるフィルタ回路ＮＦを通してダイオードブリッ
ジのような整流回路ＲＥに入力され、整流回路ＲＥの出
力電圧は昇圧形のチョッパ回路である前置電源回路１に
入力されることによって低周波リプル成分が抑制され、
前置電源回路１から出力される直流電圧はハーフブリッ
ジ形のインバータ回路２によって高周波電力に変換さ
れ、インバータ回路２から出力される高周波電力が放電
ランプよりなる負荷４に供給されるように構成されてい
る。
【００１３】前置電源回路１は、インダクタＬ1 とＦＥ
Ｔよりなるスイッチング素子Ｑ1 のドレイン−ソース間
との直列回路を整流回路ＲＥの出力端間に接続し、スイ
ッチング素子Ｑ1 のドレイン−ソース間にダイオードＤ
1 とコンデンサＣ1 との直列回路を並列接続し、インバ
ータ回路２のスイッチング素子Ｑ21，Ｑ22のオン・オフ
のタイミングに同期させてスイッチング素子Ｑ1 をオン
・オフさせる構成を有している。
Ｔよりなるスイッチング素子Ｑ1 のドレイン−ソース間
との直列回路を整流回路ＲＥの出力端間に接続し、スイ
ッチング素子Ｑ1 のドレイン−ソース間にダイオードＤ
1 とコンデンサＣ1 との直列回路を並列接続し、インバ
ータ回路２のスイッチング素子Ｑ21，Ｑ22のオン・オフ
のタイミングに同期させてスイッチング素子Ｑ1 をオン
・オフさせる構成を有している。
【００１４】インバータ回路２は、ＦＥＴよりなる２個
のスイッチング素子Ｑ21，Ｑ22のドレイン−ソース間を
直列接続し、この直列回路を前置電源回路１の出力端で
あるコンデンサＣ1 の両端間に接続し、さらにスイッチ
ング素子Ｑ21のドレイン−ソース間に、コンデンサ
Ｃ2 、負荷４、インダクタＬ2 、カレントトランスＣＴ
の１次巻線の直列回路を並列接続したものである。カレ
ントトランスＣＴの２つの２次巻線の誘起電圧は、それ
ぞれスイッチング素子Ｑ21，Ｑ22のゲート−ソース間に
抵抗Ｒ21，Ｒ22を介して印加され各スイッチング素子Ｑ
21，Ｑ22をオン・オフするようになっている。また、両
スイッチング素子Ｑ21，Ｑ22が交互にオン・オフされる
ようにカレントトランスＣＴの２次巻線が互いに逆極性
に接続されている。
のスイッチング素子Ｑ21，Ｑ22のドレイン−ソース間を
直列接続し、この直列回路を前置電源回路１の出力端で
あるコンデンサＣ1 の両端間に接続し、さらにスイッチ
ング素子Ｑ21のドレイン−ソース間に、コンデンサ
Ｃ2 、負荷４、インダクタＬ2 、カレントトランスＣＴ
の１次巻線の直列回路を並列接続したものである。カレ
ントトランスＣＴの２つの２次巻線の誘起電圧は、それ
ぞれスイッチング素子Ｑ21，Ｑ22のゲート−ソース間に
抵抗Ｒ21，Ｒ22を介して印加され各スイッチング素子Ｑ
21，Ｑ22をオン・オフするようになっている。また、両
スイッチング素子Ｑ21，Ｑ22が交互にオン・オフされる
ようにカレントトランスＣＴの２次巻線が互いに逆極性
に接続されている。
【００１５】このインバータ回路２を起動するために、
前置電源回路１のコンデンサＣ1 の両端間に接続された
２個の抵抗Ｒ4 ，Ｒ5 とコンデンサＣ5 との直列回路
と、抵抗Ｒ5 とコンデンサＣ5 との接続点とスイッチン
グ素子Ｑ22のゲートとの間に挿入されたトリガ素子Ｔと
からなる起動回路が設けられている。この起動回路は、
交流電源ＡＣの接続によってコンデンサＣ1 の両端電圧
が上昇すると、抵抗Ｒ4，Ｒ5 を介してコンデンサＣ5
を充電し、コンデンサＣ5 の端子電圧がトリガ素子Ｔの
ブレークオーバ電圧に達するとスイッチング素子Ｑ22の
ゲートに起動電圧を印加してインバータ回路２を起動す
る。
前置電源回路１のコンデンサＣ1 の両端間に接続された
２個の抵抗Ｒ4 ，Ｒ5 とコンデンサＣ5 との直列回路
と、抵抗Ｒ5 とコンデンサＣ5 との接続点とスイッチン
グ素子Ｑ22のゲートとの間に挿入されたトリガ素子Ｔと
からなる起動回路が設けられている。この起動回路は、
交流電源ＡＣの接続によってコンデンサＣ1 の両端電圧
が上昇すると、抵抗Ｒ4，Ｒ5 を介してコンデンサＣ5
を充電し、コンデンサＣ5 の端子電圧がトリガ素子Ｔの
ブレークオーバ電圧に達するとスイッチング素子Ｑ22の
ゲートに起動電圧を印加してインバータ回路２を起動す
る。
【００１６】起動回路によって、スイッチング素子Ｑ22
がオンになると、コンデンサＣ2 −負荷４−インダクタ
Ｌ2 −カレントトランスＣＴの１次巻線−スイッチング
素子Ｑ22を通して電流が流れ、カレントトランスＣＴの
２次巻線にはスイッチング素子Ｑ22をオン方向に制御す
る誘起電圧が発生する。以後は、コンデンサＣ2 、負荷
４、インダクタＬ2 、カレントトランスＣＴの１次巻線
などからなる共振回路に流れる共振電流によって、カレ
ントトランスＣＴの１次巻線に交番電流が流れ、両スイ
ッチング素子Ｑ21，Ｑ22が交互にオン・オフされること
になる。
がオンになると、コンデンサＣ2 −負荷４−インダクタ
Ｌ2 −カレントトランスＣＴの１次巻線−スイッチング
素子Ｑ22を通して電流が流れ、カレントトランスＣＴの
２次巻線にはスイッチング素子Ｑ22をオン方向に制御す
る誘起電圧が発生する。以後は、コンデンサＣ2 、負荷
４、インダクタＬ2 、カレントトランスＣＴの１次巻線
などからなる共振回路に流れる共振電流によって、カレ
ントトランスＣＴの１次巻線に交番電流が流れ、両スイ
ッチング素子Ｑ21，Ｑ22が交互にオン・オフされること
になる。
【００１７】ところで、前置電源回路１のスイッチング
素子Ｑ1 のゲートは、カレントトランスＣＴの２次巻線
と抵抗Ｒ22との接続点に抵抗Ｒ1 を介して接続される。
すなわち、スイッチング素子Ｑ1 とスイッチング素子Ｑ
22とは同期してオン・オフすることになる。また、スイ
ッチング素子Ｑ1 のゲートには出力制限回路３も接続さ
れる。ここにおいて、抵抗Ｒ1 ，Ｒ22はスイッチング素
子Ｑ1 をスイッチング素子Ｑ22のオン・オフに同期させ
るように同期信号を発生するための同期検出回路として
機能する。
素子Ｑ1 のゲートは、カレントトランスＣＴの２次巻線
と抵抗Ｒ22との接続点に抵抗Ｒ1 を介して接続される。
すなわち、スイッチング素子Ｑ1 とスイッチング素子Ｑ
22とは同期してオン・オフすることになる。また、スイ
ッチング素子Ｑ1 のゲートには出力制限回路３も接続さ
れる。ここにおいて、抵抗Ｒ1 ，Ｒ22はスイッチング素
子Ｑ1 をスイッチング素子Ｑ22のオン・オフに同期させ
るように同期信号を発生するための同期検出回路として
機能する。
【００１８】出力制限回路３では、コンデンサＣ1の両
端間に抵抗Ｒ3とコンデンサＣ3との直列回路である充電
回路を接続し、ダイオードＤ3とＦＥＴよりなるスイッ
チング素子Ｑ3のドレイン−ソース間との直列回路をス
イッチング素子Ｑ1のゲート−ソース間に接続してあ
る。また、抵抗Ｒ3とコンデンサＣ3との接続点にカソー
ドを接続したツェナーダイオードＺＤ1のアノードをス
イッチング素子Ｑ3のゲートに接続してある。さらに、
コンデンサＣ3の両端間にはトランジスタよりなるスイ
ッチング素子Ｑ4のコレクタ−エミッタ間を接続し、こ
のスイッチング素子Ｑ4のベースを、スイッチング素子
Ｑ22のドレイン−ソース間に接続した２個の抵抗Ｒ6，
Ｒ7の直列回路の接続点に接続してある。ここに、スイ
ッチング素子Ｑ1のゲートと抵抗Ｒ1との接続点は、ダイ
オードＤ3のアノードに接続されている。
端間に抵抗Ｒ3とコンデンサＣ3との直列回路である充電
回路を接続し、ダイオードＤ3とＦＥＴよりなるスイッ
チング素子Ｑ3のドレイン−ソース間との直列回路をス
イッチング素子Ｑ1のゲート−ソース間に接続してあ
る。また、抵抗Ｒ3とコンデンサＣ3との接続点にカソー
ドを接続したツェナーダイオードＺＤ1のアノードをス
イッチング素子Ｑ3のゲートに接続してある。さらに、
コンデンサＣ3の両端間にはトランジスタよりなるスイ
ッチング素子Ｑ4のコレクタ−エミッタ間を接続し、こ
のスイッチング素子Ｑ4のベースを、スイッチング素子
Ｑ22のドレイン−ソース間に接続した２個の抵抗Ｒ6，
Ｒ7の直列回路の接続点に接続してある。ここに、スイ
ッチング素子Ｑ1のゲートと抵抗Ｒ1との接続点は、ダイ
オードＤ3のアノードに接続されている。
【００１９】出力制限回路３が上記構成を有することに
よって、図２（ａ）に示すように、スイッチング素子Ｑ
22のオン期間ｔ2 においてドレイン電流の極性が正方向
に転じると、スイッチング素子Ｑ4 がオフになって、図
２（ｂ）に示すように、抵抗Ｒ3 を介してコンデンサＣ
3 が充電されることになる。ここで、コンデンサＣ3の
両端電圧がツェナーダイオードＺＤ1 のツェナー電圧Ｖ
ｚに達するとスイッチング素子Ｑ3 がオンになり、スイ
ッチング素子Ｑ3 のドレイン−ソース間およびダイオー
ドＤ3 を介してスイッチング素子Ｑ1 のゲート−ソース
間を短絡するから、図２（ｃ）のようにスイッチング素
子Ｑ1 がオフになる。その結果、スイッチング素子Ｑ1
のオン期間ｔ1 がスイッチング素子Ｑ3 のオン期間ｔ3
の分だけ短縮され、前置電源回路１の出力電圧の上昇が
抑制され、規定電圧以下に保たれることになる。
よって、図２（ａ）に示すように、スイッチング素子Ｑ
22のオン期間ｔ2 においてドレイン電流の極性が正方向
に転じると、スイッチング素子Ｑ4 がオフになって、図
２（ｂ）に示すように、抵抗Ｒ3 を介してコンデンサＣ
3 が充電されることになる。ここで、コンデンサＣ3の
両端電圧がツェナーダイオードＺＤ1 のツェナー電圧Ｖ
ｚに達するとスイッチング素子Ｑ3 がオンになり、スイ
ッチング素子Ｑ3 のドレイン−ソース間およびダイオー
ドＤ3 を介してスイッチング素子Ｑ1 のゲート−ソース
間を短絡するから、図２（ｃ）のようにスイッチング素
子Ｑ1 がオフになる。その結果、スイッチング素子Ｑ1
のオン期間ｔ1 がスイッチング素子Ｑ3 のオン期間ｔ3
の分だけ短縮され、前置電源回路１の出力電圧の上昇が
抑制され、規定電圧以下に保たれることになる。
【００２０】一方、スイッチング素子Ｑ22のオン期間ｔ
2にコンデンサＣ3の両端電圧がツェナー電圧Ｖｚを超え
ないときにはスイッチング素子Ｑ3はオフに保たれるか
ら、スイッチング素子Ｑ1はスイッチング素子Ｑ22のオ
ン・オフに一致してオン・オフされることになる。この
ときの動作については、図５に示した従来構成と同様で
ある。
2にコンデンサＣ3の両端電圧がツェナー電圧Ｖｚを超え
ないときにはスイッチング素子Ｑ3はオフに保たれるか
ら、スイッチング素子Ｑ1はスイッチング素子Ｑ22のオ
ン・オフに一致してオン・オフされることになる。この
ときの動作については、図５に示した従来構成と同様で
ある。
【００２１】上述したように、前置電源回路１のスイッ
チング素子Ｑ1 が、インバータ回路２のスイッチング素
子Ｑ22に同期してオン・オフされるから、回路構成が簡
単になり、しかも前置電源回路１の出力電圧が規定電圧
以下に保たれるようにスイッチング素子Ｑ1 のオン期間
が出力制限回路３によって制限されるから、交流電源Ａ
Ｃの電圧が変化してもインバータ回路２への入力電圧が
変動することがなく、交流電源ＡＣの電圧の許容範囲を
広くとることができる。また、前置電源回路１の出力電
圧が規定電圧以下に保たれることによって、前置電源回
路１のスイッチング素子Ｑ1 へのストレスが抑制される
のである。
チング素子Ｑ1 が、インバータ回路２のスイッチング素
子Ｑ22に同期してオン・オフされるから、回路構成が簡
単になり、しかも前置電源回路１の出力電圧が規定電圧
以下に保たれるようにスイッチング素子Ｑ1 のオン期間
が出力制限回路３によって制限されるから、交流電源Ａ
Ｃの電圧が変化してもインバータ回路２への入力電圧が
変動することがなく、交流電源ＡＣの電圧の許容範囲を
広くとることができる。また、前置電源回路１の出力電
圧が規定電圧以下に保たれることによって、前置電源回
路１のスイッチング素子Ｑ1 へのストレスが抑制される
のである。
【００２２】前置電源回路１の出力電圧の設定にあたっ
ては、交流電源ＡＣの電圧が許容範囲における最低電圧
であるときにインバータ回路２への入力電圧として必要
な電圧が前置電源回路１から出力されるように出力制限
回路３の定数を設定する。このように設定すれば、交流
電源ＡＣの電圧の許容範囲において前置電源回路１の出
力電圧が略一定に保たれることになり、しかも、スイッ
チング素子Ｑ1 のオン・オフはインバータ回路２のスイ
ッチング素子Ｑ22にオン・オフに同期することになる。
ては、交流電源ＡＣの電圧が許容範囲における最低電圧
であるときにインバータ回路２への入力電圧として必要
な電圧が前置電源回路１から出力されるように出力制限
回路３の定数を設定する。このように設定すれば、交流
電源ＡＣの電圧の許容範囲において前置電源回路１の出
力電圧が略一定に保たれることになり、しかも、スイッ
チング素子Ｑ1 のオン・オフはインバータ回路２のスイ
ッチング素子Ｑ22にオン・オフに同期することになる。
【００２３】（実施例２）本実施例は、図３に示すよう
に、インバータ回路２としてＦＥＴよりなる１個のスイ
ッチング素子Ｑ2 のみを備える構成を採用し、かつイン
バータ回路２に用いられるインダクタＬ4 をダイオード
Ｄ1 とコンデンサＣ1 との間に挿入した構成を有してい
る。
に、インバータ回路２としてＦＥＴよりなる１個のスイ
ッチング素子Ｑ2 のみを備える構成を採用し、かつイン
バータ回路２に用いられるインダクタＬ4 をダイオード
Ｄ1 とコンデンサＣ1 との間に挿入した構成を有してい
る。
【００２４】すなわち、インバータ回路２は、コンデン
サＣ1 の両端間にインダクタＬ4 とスイッチング素子Ｑ
2 との直列回路を接続し、インダクタＬ4 にコンデンサ
Ｃ4を並列接続するとともに、負荷４とインダクタＬ2
とカレントトランスＣＴの１次巻線との直列回路をイン
ダクタＬ4 に並列接続した構成を有している。カレント
トランスＣＴの２次巻線は、抵抗Ｒ2 を介してスイッチ
ング素子Ｑ2 のゲートに接続され、さらに抵抗Ｒ1 を介
してスイッチング素子Ｑ1 のゲートに接続されている。
ここに、起動回路は省略してある。
サＣ1 の両端間にインダクタＬ4 とスイッチング素子Ｑ
2 との直列回路を接続し、インダクタＬ4 にコンデンサ
Ｃ4を並列接続するとともに、負荷４とインダクタＬ2
とカレントトランスＣＴの１次巻線との直列回路をイン
ダクタＬ4 に並列接続した構成を有している。カレント
トランスＣＴの２次巻線は、抵抗Ｒ2 を介してスイッチ
ング素子Ｑ2 のゲートに接続され、さらに抵抗Ｒ1 を介
してスイッチング素子Ｑ1 のゲートに接続されている。
ここに、起動回路は省略してある。
【００２５】この構成のインバータ回路２では、起動時
するとコンデンサＣ1 が充電され、スイッチング素子Ｑ
2 がオンになると、コンデンサＣ1 を電源として負荷４
−インダクタＬ2 −カレントトランスＣＴの１次巻線−
スイッチング素子Ｑ2 という経路で電流が流れるととも
に、インダクタＬ4 、コンデンサＣ4 の共振回路に電流
が流れる。したがって、共振電流がカレントトランスＴ
1 に流れることによってスイッチング素子Ｑ2 がオン・
オフされ、スイッチング素子Ｑ2 のオフ時にはダイオー
ドＤ1 −カレントトランスＣＴの１次巻線−インダクタ
Ｌ2 −負荷４−コンデンサＣ1 という経路で電流が流れ
てコンデンサＣ1 が充電される。すなわち、コンデンサ
Ｃ1 の充電経路に負荷４が挿入されることによって、前
置電源回路１のインダクタＬ1 の蓄積エネルギーの一部
が負荷４で消費された後にコンデンサＣ1 に充電される
から、実施例１のようにインダクタＬ1 の蓄積エネルギ
ーをコンデンサＣ1 に直接供給する場合に比較すれば、
コンデンサＣ1 の平滑電圧が低くなるのである。
するとコンデンサＣ1 が充電され、スイッチング素子Ｑ
2 がオンになると、コンデンサＣ1 を電源として負荷４
−インダクタＬ2 −カレントトランスＣＴの１次巻線−
スイッチング素子Ｑ2 という経路で電流が流れるととも
に、インダクタＬ4 、コンデンサＣ4 の共振回路に電流
が流れる。したがって、共振電流がカレントトランスＴ
1 に流れることによってスイッチング素子Ｑ2 がオン・
オフされ、スイッチング素子Ｑ2 のオフ時にはダイオー
ドＤ1 −カレントトランスＣＴの１次巻線−インダクタ
Ｌ2 −負荷４−コンデンサＣ1 という経路で電流が流れ
てコンデンサＣ1 が充電される。すなわち、コンデンサ
Ｃ1 の充電経路に負荷４が挿入されることによって、前
置電源回路１のインダクタＬ1 の蓄積エネルギーの一部
が負荷４で消費された後にコンデンサＣ1 に充電される
から、実施例１のようにインダクタＬ1 の蓄積エネルギ
ーをコンデンサＣ1 に直接供給する場合に比較すれば、
コンデンサＣ1 の平滑電圧が低くなるのである。
【００２６】カレントトランスＣＴの２次巻線は、上述
したように抵抗Ｒ1を介してスイッチング素子Ｑ1に接続
されるとともに、抵抗Ｒ2を介してスイッチング素子Ｑ2
に接続されているから、スイッチング素子Ｑ2がオン・
オフされると、スイッチング素子Ｑ2に同期してスイッ
チング素子Ｑ1もオン・オフされる。コンデンサＣ1の両
端電圧は、実施例１と同様に、抵抗Ｒ3とコンデンサＣ3
との直列回路である充電回路とツェナーダイオードＺＤ
1とによって検出されるとともに、コンデンサＣ1の両端
間に接続された２個の抵抗Ｒ8，Ｒ9の直列回路と、抵抗
Ｒ8，Ｒ9の接続点の電位を検出するツェナーダイオード
ＺＤ2によっても検出される。すなわち、実施例１と同
様に、ツェナーダイオードＺＤ1では、コンデンサＣ1の
端子電圧が規定電圧を超えるときに、スイッチング素子
Ｑ1のオン期間の開始からコンデンサＣ3がツェナー電圧
に達するまでの時間が経過した後にスイッチング素子Ｑ
1をオフにするが、ツェナーダイオードＺＤ2では、コン
デンサＣ1の端子電圧が上記規定電圧よりも高く設定さ
れた規定電圧を超えるとただちにスイッチング素子Ｑ1
をオフにするのである。このように、ツェナーダイオー
ドＺＤ2を付加してインバータ回路２への給電電圧（コ
ンデンサＣ1の端子電圧）の上昇を抑制しているから、
入力される交流電源ＡＣの電圧の許容範囲がさらに広く
なっているのである。他の構成は実施例１と同様である
から説明を省略する。
したように抵抗Ｒ1を介してスイッチング素子Ｑ1に接続
されるとともに、抵抗Ｒ2を介してスイッチング素子Ｑ2
に接続されているから、スイッチング素子Ｑ2がオン・
オフされると、スイッチング素子Ｑ2に同期してスイッ
チング素子Ｑ1もオン・オフされる。コンデンサＣ1の両
端電圧は、実施例１と同様に、抵抗Ｒ3とコンデンサＣ3
との直列回路である充電回路とツェナーダイオードＺＤ
1とによって検出されるとともに、コンデンサＣ1の両端
間に接続された２個の抵抗Ｒ8，Ｒ9の直列回路と、抵抗
Ｒ8，Ｒ9の接続点の電位を検出するツェナーダイオード
ＺＤ2によっても検出される。すなわち、実施例１と同
様に、ツェナーダイオードＺＤ1では、コンデンサＣ1の
端子電圧が規定電圧を超えるときに、スイッチング素子
Ｑ1のオン期間の開始からコンデンサＣ3がツェナー電圧
に達するまでの時間が経過した後にスイッチング素子Ｑ
1をオフにするが、ツェナーダイオードＺＤ2では、コン
デンサＣ1の端子電圧が上記規定電圧よりも高く設定さ
れた規定電圧を超えるとただちにスイッチング素子Ｑ1
をオフにするのである。このように、ツェナーダイオー
ドＺＤ2を付加してインバータ回路２への給電電圧（コ
ンデンサＣ1の端子電圧）の上昇を抑制しているから、
入力される交流電源ＡＣの電圧の許容範囲がさらに広く
なっているのである。他の構成は実施例１と同様である
から説明を省略する。
【００２７】
【００２８】
【００２９】
【００３０】
【発明の効果】本発明は上述のように、第２のスイッチ
ング素子のオン・オフに同期して発生する同期信号を第
１のスイッチング素子に与える同期検出回路を設けてい
るので、前置電源回路における第１のスイッチング素子
のオン・オフとインバータ回路における第２のスイッチ
ング素子のオン・オフとのタイミングを同期させること
ができ、前置電源回路に制御回路を別途に設けることな
く簡単な回路構成とすることができるという効果があ
る。しかも、前置電源回路を設けていることによって入
力電流歪が少なく力率が高いのはもちろんのこと、前置
電源回路の出力に設けた第１のコンデンサの両端電圧を
規定電圧以下に保つように前置電源回路に設けた第１の
スイッチング素子のオン・オフの期間を制御する出力制
限回路を設けているので、前置電源回路の出力電圧が規
定電圧以下に保たれ、前置電源回路への入力電圧が上昇
してもインバータ回路への入力電圧は規定電圧を超える
ことがなく、前置電源回路への入力電圧が比較的広い範
囲に亙って変動しても負荷への供給電力を略一定に保つ
ことができるという利点がある。さらに、制御回路に代
えて出力制限回路が必要になっているが、出力制限回路
は、第１のコンデンサの両端間に接続された抵抗と第２
のコンデンサとの直列回路を有するとともに同期信号に
よって第１のスイッチング素子がオンになった時点から
第２のコンデンサの充電を開始させる充電回路と、第２
のコンデンサの両端電圧が規定電圧に達すると第１のス
イッチング素子を強制的にオフにすることにより第１の
スイッチング素子のオン期間を第２のスイッチング素子
のオン期間以下にする第３のスイッチング素子とを備え
るから、前置電源回路の出力電圧を一定電圧に保つ従来
の出力制限回路に比較すれば、構成が簡単であって専用
の集積回路を用いるような複雑な構成が不要であって低
コストで提供できるという利点がある。
ング素子のオン・オフに同期して発生する同期信号を第
１のスイッチング素子に与える同期検出回路を設けてい
るので、前置電源回路における第１のスイッチング素子
のオン・オフとインバータ回路における第２のスイッチ
ング素子のオン・オフとのタイミングを同期させること
ができ、前置電源回路に制御回路を別途に設けることな
く簡単な回路構成とすることができるという効果があ
る。しかも、前置電源回路を設けていることによって入
力電流歪が少なく力率が高いのはもちろんのこと、前置
電源回路の出力に設けた第１のコンデンサの両端電圧を
規定電圧以下に保つように前置電源回路に設けた第１の
スイッチング素子のオン・オフの期間を制御する出力制
限回路を設けているので、前置電源回路の出力電圧が規
定電圧以下に保たれ、前置電源回路への入力電圧が上昇
してもインバータ回路への入力電圧は規定電圧を超える
ことがなく、前置電源回路への入力電圧が比較的広い範
囲に亙って変動しても負荷への供給電力を略一定に保つ
ことができるという利点がある。さらに、制御回路に代
えて出力制限回路が必要になっているが、出力制限回路
は、第１のコンデンサの両端間に接続された抵抗と第２
のコンデンサとの直列回路を有するとともに同期信号に
よって第１のスイッチング素子がオンになった時点から
第２のコンデンサの充電を開始させる充電回路と、第２
のコンデンサの両端電圧が規定電圧に達すると第１のス
イッチング素子を強制的にオフにすることにより第１の
スイッチング素子のオン期間を第２のスイッチング素子
のオン期間以下にする第３のスイッチング素子とを備え
るから、前置電源回路の出力電圧を一定電圧に保つ従来
の出力制限回路に比較すれば、構成が簡単であって専用
の集積回路を用いるような複雑な構成が不要であって低
コストで提供できるという利点がある。
【図１】実施例１を示す回路図である。
【図２】実施例１の動作説明図である。
【図３】実施例２を示す回路図である。
【図４】従来例を示す概略回路図である。
【図５】他の従来例を示す概略回路図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菅生 育也 兵庫県姫路市西延末404−１ 池田電機 株式会社内 (56)参考文献 特開 平５−74589（ＪＰ，Ａ) 特開 平４−140067（ＪＰ，Ａ) 特開 昭64−69229（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 H02M 7/537 H05B 41/24
Claims (1)
- 【請求項１】 交流電源を整流して得た入力電源を断続
させる第１のスイッチング素子、第１のスイッチング素
子のオン時にエネルギーが蓄積されるインダクタ、イン
ダクタに蓄積されたエネルギーをダイオードを介して蓄
積する第１のコンデンサを備える前置電源回路と、第１
のコンデンサの両端電圧である入力電圧を第２のスイッ
チング素子のオン・オフによって交番電力に変換して出
力するインバータ回路とを備えた電源装置において、第
２のスイッチング素子のオン・オフに同期して発生する
同期信号を第１のスイッチング素子に与える同期検出回
路と、第１のコンデンサの両端電圧を規定電圧以下に保
つ方向に第１のスイッチング素子のオン期間を制限する
出力制限回路とを設け、出力制限回路が、第１のコンデ
ンサの両端間に接続された抵抗と第２のコンデンサとの
直列回路を有するとともに前記同期信号によって第１の
スイッチング素子がオンになった時点から第２のコンデ
ンサの充電を開始させる充電回路と、第２のコンデンサ
の両端電圧が規定電圧に達すると第１のスイッチング素
子を強制的にオフにすることにより第１のスイッチング
素子のオン期間を第２のスイッチング素子のオン期間以
下にする第３のスイッチング素子とを備えることを特徴
とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11339493A JP3234348B2 (ja) | 1993-05-14 | 1993-05-14 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11339493A JP3234348B2 (ja) | 1993-05-14 | 1993-05-14 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06327260A JPH06327260A (ja) | 1994-11-25 |
| JP3234348B2 true JP3234348B2 (ja) | 2001-12-04 |
Family
ID=14611200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11339493A Expired - Lifetime JP3234348B2 (ja) | 1993-05-14 | 1993-05-14 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3234348B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7733031B2 (en) * | 2007-10-31 | 2010-06-08 | General Electric Company | Starting fluorescent lamps with a voltage fed inverter |
-
1993
- 1993-05-14 JP JP11339493A patent/JP3234348B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06327260A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0137181B1 (ko) | 방전램프 점등장치 | |
| JP2001006891A (ja) | 放電灯点灯回路 | |
| KR960010828B1 (ko) | 고역률 전원공급장치 | |
| US5635800A (en) | Ballast circuit with a japped transformer flyback converter providing driving energy for start, glow and run modes of a lamp | |
| JP3234348B2 (ja) | 電源装置 | |
| NL8204685A (nl) | Invertor schakeling met symmetrie regeling. | |
| EP0061730A2 (en) | Transistor inverter device | |
| JPH06113533A (ja) | 電源装置、放電灯点灯装置及び照明装置 | |
| JP3802302B2 (ja) | 放電灯点灯回路 | |
| JP3514603B2 (ja) | 高力率高輝度放電灯点灯装置及びその駆動方法 | |
| JPS6210000B2 (ja) | ||
| JP3252540B2 (ja) | インバータ装置 | |
| JP3277554B2 (ja) | スイッチング電源 | |
| JP2772175B2 (ja) | 放電灯点灯装置 | |
| JP2742412B2 (ja) | インバータ装置 | |
| EP1111765B1 (en) | Voltage converter circuit having a self-oscillating half-bridge structure | |
| JPH05266984A (ja) | 放電ランプ点灯装置 | |
| JP2003259639A (ja) | スイッチング電源装置 | |
| JP3595737B2 (ja) | 自励フライバック・コンバータ | |
| JPS5911775A (ja) | スイツチングレギユレ−タ | |
| JP3501242B2 (ja) | スイッチング回路、インバータ装置、放電灯点灯装置および照明装置 | |
| JP2697815B2 (ja) | インバータ装置 | |
| JPH07282986A (ja) | 放電ランプ点灯装置 | |
| JPH0765979A (ja) | 放電灯点灯装置 | |
| JPH10106782A (ja) | 放電灯点灯装置及び照明装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010911 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |