JP3200752B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3200752B2 JP3200752B2 JP03376793A JP3376793A JP3200752B2 JP 3200752 B2 JP3200752 B2 JP 3200752B2 JP 03376793 A JP03376793 A JP 03376793A JP 3376793 A JP3376793 A JP 3376793A JP 3200752 B2 JP3200752 B2 JP 3200752B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- circuit
- inductor
- switching elements
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Measurement Of Current Or Voltage (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング素子の高
周波動作によって負荷に低周波の矩形波電圧を供給する
インバータ装置に関するものである。
周波動作によって負荷に低周波の矩形波電圧を供給する
インバータ装置に関するものである。
【０００２】
【従来の技術】図７は従来例の回路図である。以下、そ
の回路構成について説明する。直流電源Ｅの両端には、
スイッチング素子Ｑ1 ，Ｑ2 の直列回路と、スイッチン
グ素子Ｑ3 ，Ｑ4 の直列回路が並列的に接続されてい
る。スイッチング素子Ｑ1 ，Ｑ2の接続点と、スイッチ
ング素子Ｑ3 ，Ｑ4 の接続点の間には、インダクタＬ1
とコンデンサＣ0 の直列回路が接続されている。コンデ
ンサＣ0 の両端には、負荷Ｚが並列接続されている。イ
ンダクタＬ1 と負荷Ｚの接続点の電圧Ｖｄは、電圧検出
回路Ａに入力されている。電圧検出回路Ａは、入力電圧
ＶｄをダイオードＤ 1 により半波整流し、コンデンサＣ
1 と抵抗Ｒ1 により平滑して、コンデンサＣ 1 の電圧Ｖ
ｃを出力するものである。
の回路構成について説明する。直流電源Ｅの両端には、
スイッチング素子Ｑ1 ，Ｑ2 の直列回路と、スイッチン
グ素子Ｑ3 ，Ｑ4 の直列回路が並列的に接続されてい
る。スイッチング素子Ｑ1 ，Ｑ2の接続点と、スイッチ
ング素子Ｑ3 ，Ｑ4 の接続点の間には、インダクタＬ1
とコンデンサＣ0 の直列回路が接続されている。コンデ
ンサＣ0 の両端には、負荷Ｚが並列接続されている。イ
ンダクタＬ1 と負荷Ｚの接続点の電圧Ｖｄは、電圧検出
回路Ａに入力されている。電圧検出回路Ａは、入力電圧
ＶｄをダイオードＤ 1 により半波整流し、コンデンサＣ
1 と抵抗Ｒ1 により平滑して、コンデンサＣ 1 の電圧Ｖ
ｃを出力するものである。
【０００３】図７の回路の動作波形を図８に示した。こ
の回路では、スイッチング素子Ｑ1，Ｑ4 が高周波でＯ
Ｎ／ＯＦＦを繰り返し、スイッチング素子Ｑ2 ，Ｑ3 が
ＯＦＦである第１の動作と、スイッチング素子Ｑ2 ，Ｑ
3 が高周波でＯＮ／ＯＦＦを繰り返し、スイッチング素
子Ｑ1 ，Ｑ4 がＯＦＦである第２の動作を、低周波で交
互に繰り返す。このような回路において、負荷Ｚに加わ
る電力を調整するには、負荷Ｚに印加される電圧Ｖｚを
測定し、その電圧に応じた電流を流すようにスイッチン
グ素子Ｑ1 〜Ｑ4 を制御するものである。負荷Ｚに印加
される電圧Ｖｚを測定して出力するために、電圧検出回
路Ａが設けられている。この電圧検出回路Ａは、負荷Ｚ
とインダクタＬ0 の間の電圧Ｖｄを半波整流すること
で、負荷Ｚの電圧Ｖｚを測定している。まず、スイッチ
ング素子Ｑ1 ，Ｑ4 が高周波でＯＮ／ＯＦＦしている期
間では、スイッチング素子Ｑ1 ，Ｑ4 がＯＮのときはＶ
ｚ、スイッチング素子Ｑ1 ，Ｑ4 がＯＦＦのときはＥ＋
Ｖｚを検出する。次に、スイッチング素子Ｑ2 ，Ｑ3 が
高周波でＯＮ／ＯＦＦしている期間では、スイッチング
素子Ｑ2 ，Ｑ3 がＯＮのときはＥ−Ｖｚ、スイッチング
素子Ｑ2 、Ｑ3 がＯＦＦのときは−Ｖｚを検出する。そ
して、ダイオードＤ1 を通じて検出された電圧によりコ
ンデンサＣ1 を充電し、抵抗Ｒ1 によって放電する。そ
の際、抵抗Ｒ1とコンデンサＣ1 の時定数は、スイッチ
ング素子Ｑ1 〜Ｑ4 のスイッチング状態が切り換わる周
期よりも、遙かに大きく設定している。この回路によ
り、電圧検出回路Ａの出力電圧Ｖｃとしては、負荷電圧
Ｖｚに比例したＥ＋Ｖｚなる電圧を得ることができ、こ
の電圧Ｖｃを用いて、負荷電圧Ｖｚに応じた適切な電力
を負荷Ｚに印加することができる。
の回路では、スイッチング素子Ｑ1，Ｑ4 が高周波でＯ
Ｎ／ＯＦＦを繰り返し、スイッチング素子Ｑ2 ，Ｑ3 が
ＯＦＦである第１の動作と、スイッチング素子Ｑ2 ，Ｑ
3 が高周波でＯＮ／ＯＦＦを繰り返し、スイッチング素
子Ｑ1 ，Ｑ4 がＯＦＦである第２の動作を、低周波で交
互に繰り返す。このような回路において、負荷Ｚに加わ
る電力を調整するには、負荷Ｚに印加される電圧Ｖｚを
測定し、その電圧に応じた電流を流すようにスイッチン
グ素子Ｑ1 〜Ｑ4 を制御するものである。負荷Ｚに印加
される電圧Ｖｚを測定して出力するために、電圧検出回
路Ａが設けられている。この電圧検出回路Ａは、負荷Ｚ
とインダクタＬ0 の間の電圧Ｖｄを半波整流すること
で、負荷Ｚの電圧Ｖｚを測定している。まず、スイッチ
ング素子Ｑ1 ，Ｑ4 が高周波でＯＮ／ＯＦＦしている期
間では、スイッチング素子Ｑ1 ，Ｑ4 がＯＮのときはＶ
ｚ、スイッチング素子Ｑ1 ，Ｑ4 がＯＦＦのときはＥ＋
Ｖｚを検出する。次に、スイッチング素子Ｑ2 ，Ｑ3 が
高周波でＯＮ／ＯＦＦしている期間では、スイッチング
素子Ｑ2 ，Ｑ3 がＯＮのときはＥ−Ｖｚ、スイッチング
素子Ｑ2 、Ｑ3 がＯＦＦのときは−Ｖｚを検出する。そ
して、ダイオードＤ1 を通じて検出された電圧によりコ
ンデンサＣ1 を充電し、抵抗Ｒ1 によって放電する。そ
の際、抵抗Ｒ1とコンデンサＣ1 の時定数は、スイッチ
ング素子Ｑ1 〜Ｑ4 のスイッチング状態が切り換わる周
期よりも、遙かに大きく設定している。この回路によ
り、電圧検出回路Ａの出力電圧Ｖｃとしては、負荷電圧
Ｖｚに比例したＥ＋Ｖｚなる電圧を得ることができ、こ
の電圧Ｖｃを用いて、負荷電圧Ｖｚに応じた適切な電力
を負荷Ｚに印加することができる。
【０００４】
【発明が解決しようとする課題】上述の従来技術による
負荷電圧Ｖｚの検出方式では、次のような欠点がある。
まず、第１には、電圧検出回路Ａの出力電圧Ｖｃが電源
電圧Ｅの影響を受けるということである。これは、検出
される電圧ＶｃがＥ＋Ｖｚであるので当然である。一般
に、インバータの電源は必ず一定であるというものでは
なく、負荷の状態や、その他の条件により、電源電圧Ｅ
が変化してしまう。次に、第２には、応答速度が極めて
遅いということである。これは、この電圧検出回路Ａが
負荷ＺとインダクタＬ1 の接続点に出力される電圧Ｖ1
のピーク値を検出しているため、スイッチング素子
Ｑ1 ，Ｑ4 とスイッチング素子Ｑ2 ，Ｑ3 のスイッチン
グ状態が低周波で切り換わる半分の周期はＥ＋Ｖｚでは
なく、Ｅ−Ｖｚを検出していることになる。そのため、
その半分の周期で検出される電圧Ｅ−Ｖｚの影響を受け
にくくするには、抵抗Ｒ1 とコンデンサＣ1 の時定数
を、負荷Ｚに印加される低周波の矩形波の周期よりも遙
かに大きく設定しなければならない。このため、負荷Ｚ
の状態が急変した場合には、その変化を検出できないと
いう問題がある。また、差動増幅器により検出すること
も考えられるが、高周波でスイッチングされているもの
を増幅しなければならず、ＣＭＲＲの大きい高価な回路
を使う必要がある。
負荷電圧Ｖｚの検出方式では、次のような欠点がある。
まず、第１には、電圧検出回路Ａの出力電圧Ｖｃが電源
電圧Ｅの影響を受けるということである。これは、検出
される電圧ＶｃがＥ＋Ｖｚであるので当然である。一般
に、インバータの電源は必ず一定であるというものでは
なく、負荷の状態や、その他の条件により、電源電圧Ｅ
が変化してしまう。次に、第２には、応答速度が極めて
遅いということである。これは、この電圧検出回路Ａが
負荷ＺとインダクタＬ1 の接続点に出力される電圧Ｖ1
のピーク値を検出しているため、スイッチング素子
Ｑ1 ，Ｑ4 とスイッチング素子Ｑ2 ，Ｑ3 のスイッチン
グ状態が低周波で切り換わる半分の周期はＥ＋Ｖｚでは
なく、Ｅ−Ｖｚを検出していることになる。そのため、
その半分の周期で検出される電圧Ｅ−Ｖｚの影響を受け
にくくするには、抵抗Ｒ1 とコンデンサＣ1 の時定数
を、負荷Ｚに印加される低周波の矩形波の周期よりも遙
かに大きく設定しなければならない。このため、負荷Ｚ
の状態が急変した場合には、その変化を検出できないと
いう問題がある。また、差動増幅器により検出すること
も考えられるが、高周波でスイッチングされているもの
を増幅しなければならず、ＣＭＲＲの大きい高価な回路
を使う必要がある。
【０００５】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、負荷電圧に応じ
た電力を負荷に供給するための制御手段を備えた矩形波
出力のインバータ装置において、負荷電圧を検出する回
路の応答性を高めることにある。
ものであり、その目的とするところは、負荷電圧に応じ
た電力を負荷に供給するための制御手段を備えた矩形波
出力のインバータ装置において、負荷電圧を検出する回
路の応答性を高めることにある。
【０００６】
【課題を解決するための手段】本発明のインバータ装置
においては、上記の課題を解決するために、図１に示す
ように、第１及び第２のスイッチング素子Ｑ1 ，Ｑ2 の
直列回路と第３及び第４のスイッチング素子Ｑ3 ，Ｑ4
の直列回路を直流電源Ｅに並列接続し、第１及び第２の
スイッチング素子Ｑ1 ，Ｑ2 の接続点と第３及び第４の
スイッチング素子Ｑ3 ，Ｑ4 の接続点の間に、負荷Ｚと
コンデンサＣ0 の並列回路をインダクタＬ1 を介して接
続し、インダクタＬ1 に一方向に高周波電流が流れる第
１のスイッチング動作と逆方向に高周波電流が流れる第
２のスイッチング動作とが低周波的に交番するように各
スイッチング素子Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 を制御する手
段を備え、前記低周波の矩形波電力を負荷Ｚに供給する
インバータ装置であって、前記インダクタＬ1 に、略等
しい巻数の第１及び第２の２次巻線Ｎ1 ，Ｎ2 を設け
て、第１及び第２の２次巻線Ｎ1 ，Ｎ2 の出力電圧をそ
れぞれ異なる極性で半波整流する第１及び第２のダイオ
ードＤ1 ，Ｄ2 と、各半波整流出力をそれぞれ平滑する
第１及び第２の平滑用コンデンサＣ1 ，Ｃ2 を備え、第
１及び第２の平滑用コンデンサＣ1 ，Ｃ2 の直流電圧が
加算されるように第１及び第２の平滑用コンデンサ
Ｃ1 ，Ｃ2 を直列的に接続した回路に抵抗Ｒ1 を並列接
続し、この抵抗Ｒ1 に得られる電圧Ｖｃに応じて負荷Ｚ
に加える電力を調整する手段を設けたことを特徴とする
ものである。
においては、上記の課題を解決するために、図１に示す
ように、第１及び第２のスイッチング素子Ｑ1 ，Ｑ2 の
直列回路と第３及び第４のスイッチング素子Ｑ3 ，Ｑ4
の直列回路を直流電源Ｅに並列接続し、第１及び第２の
スイッチング素子Ｑ1 ，Ｑ2 の接続点と第３及び第４の
スイッチング素子Ｑ3 ，Ｑ4 の接続点の間に、負荷Ｚと
コンデンサＣ0 の並列回路をインダクタＬ1 を介して接
続し、インダクタＬ1 に一方向に高周波電流が流れる第
１のスイッチング動作と逆方向に高周波電流が流れる第
２のスイッチング動作とが低周波的に交番するように各
スイッチング素子Ｑ1 ，Ｑ2 ，Ｑ3 ，Ｑ4 を制御する手
段を備え、前記低周波の矩形波電力を負荷Ｚに供給する
インバータ装置であって、前記インダクタＬ1 に、略等
しい巻数の第１及び第２の２次巻線Ｎ1 ，Ｎ2 を設け
て、第１及び第２の２次巻線Ｎ1 ，Ｎ2 の出力電圧をそ
れぞれ異なる極性で半波整流する第１及び第２のダイオ
ードＤ1 ，Ｄ2 と、各半波整流出力をそれぞれ平滑する
第１及び第２の平滑用コンデンサＣ1 ，Ｃ2 を備え、第
１及び第２の平滑用コンデンサＣ1 ，Ｃ2 の直流電圧が
加算されるように第１及び第２の平滑用コンデンサ
Ｃ1 ，Ｃ2 を直列的に接続した回路に抵抗Ｒ1 を並列接
続し、この抵抗Ｒ1 に得られる電圧Ｖｃに応じて負荷Ｚ
に加える電力を調整する手段を設けたことを特徴とする
ものである。
【０００７】
【作用】本発明では、負荷Ｚに供給される低周波の矩形
波の極性が反転するたびに、第１及び第２の２次巻線Ｎ
1 ，Ｎ2 に誘起される電圧レベルが変化するが、各２次
巻線Ｎ1 ，Ｎ2 の出力電圧をそれぞれ第１及び第２のダ
イオードＤ1 ，Ｄ2 により異なる極性で半波整流し、各
半波整流出力をそれぞれ第１及び第２の平滑用コンデン
サＣ1 ，Ｃ2 により平滑し、さらに、第１及び第２の平
滑用コンデンサＣ1 ，Ｃ2 の直流電圧が加算されるよう
に第１及び第２の平滑用コンデンサＣ1 ，Ｃ2 を直列的
に接続したので、各直流電圧が互いに補償し合うことに
より、加算された電圧の変動は少なくなる。このため、
全体として負荷Ｚの電圧を検出するための回路の時定数
を大きくする必要はなくなり、検出回路の応答性を高め
ることができる。
波の極性が反転するたびに、第１及び第２の２次巻線Ｎ
1 ，Ｎ2 に誘起される電圧レベルが変化するが、各２次
巻線Ｎ1 ，Ｎ2 の出力電圧をそれぞれ第１及び第２のダ
イオードＤ1 ，Ｄ2 により異なる極性で半波整流し、各
半波整流出力をそれぞれ第１及び第２の平滑用コンデン
サＣ1 ，Ｃ2 により平滑し、さらに、第１及び第２の平
滑用コンデンサＣ1 ，Ｃ2 の直流電圧が加算されるよう
に第１及び第２の平滑用コンデンサＣ1 ，Ｃ2 を直列的
に接続したので、各直流電圧が互いに補償し合うことに
より、加算された電圧の変動は少なくなる。このため、
全体として負荷Ｚの電圧を検出するための回路の時定数
を大きくする必要はなくなり、検出回路の応答性を高め
ることができる。
【０００８】
【実施例】図１は本発明の第１実施例の回路図である。
本実施例では、インダクタＬ1 に２つの２次巻線Ｎ1 ，
Ｎ2 を設けている。２つの２次巻線Ｎ1 ，Ｎ2 の巻数は
等しく設定されている。各２次巻線Ｎ1 ，Ｎ2 の出力
は、ダイオードＤ1 ，Ｄ2 によりそれぞれ半波整流され
て、コンデンサＣ1 ，Ｃ2 により平滑される。コンデン
サＣ1 ，Ｃ2 は直列に接続されて、その直列回路の両端
には抵抗Ｒ1 が並列接続されている。本実施例では、２
つの２次巻線Ｎ1 ，Ｎ2 に発生する電圧のピークを取り
出すが、その方向は、一方は正の電圧を取り出し、もう
一方は負の電圧を取り出すように、ダイオードＤ1 ，Ｄ
2 の向きも決めている。そして、その電圧を、コンデン
サＣ1 ，Ｃ2 に蓄積するとともに、それらの電圧を加え
るように、コンデンサＣ1 ，Ｃ2 を直列に接続してい
る。そして、そのコンデンサＣ1 ，Ｃ2 の直列回路と並
列に接続された抵抗Ｒ1 は、スイッチング素子Ｑ1 〜Ｑ
4 の高周波のスイッチング周期に対しては長く、低周波
のスイッチング周期に対しては短い時定数をコンデンサ
Ｃ1 ，Ｃ2 とともに構成するように抵抗値を設定されて
いる。そして、この抵抗Ｒ1 の両端の電圧Ｖｃを負荷Ｚ
の電圧Ｖｚを表す電圧として取り出している。その他の
構成及び動作については、図７の従来例と同様であるの
で、重複する説明は省略する。
本実施例では、インダクタＬ1 に２つの２次巻線Ｎ1 ，
Ｎ2 を設けている。２つの２次巻線Ｎ1 ，Ｎ2 の巻数は
等しく設定されている。各２次巻線Ｎ1 ，Ｎ2 の出力
は、ダイオードＤ1 ，Ｄ2 によりそれぞれ半波整流され
て、コンデンサＣ1 ，Ｃ2 により平滑される。コンデン
サＣ1 ，Ｃ2 は直列に接続されて、その直列回路の両端
には抵抗Ｒ1 が並列接続されている。本実施例では、２
つの２次巻線Ｎ1 ，Ｎ2 に発生する電圧のピークを取り
出すが、その方向は、一方は正の電圧を取り出し、もう
一方は負の電圧を取り出すように、ダイオードＤ1 ，Ｄ
2 の向きも決めている。そして、その電圧を、コンデン
サＣ1 ，Ｃ2 に蓄積するとともに、それらの電圧を加え
るように、コンデンサＣ1 ，Ｃ2 を直列に接続してい
る。そして、そのコンデンサＣ1 ，Ｃ2 の直列回路と並
列に接続された抵抗Ｒ1 は、スイッチング素子Ｑ1 〜Ｑ
4 の高周波のスイッチング周期に対しては長く、低周波
のスイッチング周期に対しては短い時定数をコンデンサ
Ｃ1 ，Ｃ2 とともに構成するように抵抗値を設定されて
いる。そして、この抵抗Ｒ1 の両端の電圧Ｖｃを負荷Ｚ
の電圧Ｖｚを表す電圧として取り出している。その他の
構成及び動作については、図７の従来例と同様であるの
で、重複する説明は省略する。
【０００９】図２は本実施例の動作波形図である。２次
巻線Ｎ1 ，Ｎ2 に発生する電圧は、Ｅ−Ｖｚ、−Ｅ−Ｖ
ｚが交互に発生する期間と、Ｅ＋Ｖｚ、−Ｅ＋Ｖｚが交
互に発生する期間とが低周波的に交番する。したがっ
て、この回路では、電圧検出回路Ｂの出力電圧Ｖｃは、
電源電圧Ｅの影響を受けない。また、負荷Ｚに供給され
る低周波の矩形波電圧の周期に比べて大きい時定数を持
っていないので、負荷Ｚの状態が急激に変動した場合に
おいても、負荷状態に適した電力を供給することがで
き、応答性が優れている。
巻線Ｎ1 ，Ｎ2 に発生する電圧は、Ｅ−Ｖｚ、−Ｅ−Ｖ
ｚが交互に発生する期間と、Ｅ＋Ｖｚ、−Ｅ＋Ｖｚが交
互に発生する期間とが低周波的に交番する。したがっ
て、この回路では、電圧検出回路Ｂの出力電圧Ｖｃは、
電源電圧Ｅの影響を受けない。また、負荷Ｚに供給され
る低周波の矩形波電圧の周期に比べて大きい時定数を持
っていないので、負荷Ｚの状態が急激に変動した場合に
おいても、負荷状態に適した電力を供給することがで
き、応答性が優れている。
【００１０】図３は本発明の第２実施例の回路図であ
り、図４はその動作波形図である。本実施例では、イン
バータ回路の構成をハーフブリッジ回路としたものであ
る。図１の実施例と比較すると、主回路におけるスイッ
チング素子Ｑ3 ，Ｑ4 に代えて、コンデンサＣ3 ，Ｃ4
を接続している。スイッチング素子Ｑ1 ，Ｑ2 の制御方
式については、スイッチング素子Ｑ1 が高周波でＯＮ／
ＯＦＦを繰り返し、スイッチング素子Ｑ2 がＯＦＦであ
る第１の動作と、スイッチング素子Ｑ2 が高周波でＯＮ
／ＯＦＦを繰り返し、スイッチング素子Ｑ1 がＯＦＦで
ある第２の動作を、低周波で交互に繰り返す。その他の
構成及び動作については図１の実施例と同様である。
り、図４はその動作波形図である。本実施例では、イン
バータ回路の構成をハーフブリッジ回路としたものであ
る。図１の実施例と比較すると、主回路におけるスイッ
チング素子Ｑ3 ，Ｑ4 に代えて、コンデンサＣ3 ，Ｃ4
を接続している。スイッチング素子Ｑ1 ，Ｑ2 の制御方
式については、スイッチング素子Ｑ1 が高周波でＯＮ／
ＯＦＦを繰り返し、スイッチング素子Ｑ2 がＯＦＦであ
る第１の動作と、スイッチング素子Ｑ2 が高周波でＯＮ
／ＯＦＦを繰り返し、スイッチング素子Ｑ1 がＯＦＦで
ある第２の動作を、低周波で交互に繰り返す。その他の
構成及び動作については図１の実施例と同様である。
【００１１】図５は本発明の第３実施例の回路図であ
り、図６はその動作波形図である。本実施例では、負荷
Ｚを２つのインダクタＬ1 ，Ｌ2 により挟み込むように
構成している。２つのインダクタＬ1 ，Ｌ2 はそれぞれ
２次巻線Ｎ1 ，Ｎ2 を備えており、同じ特性を有するよ
うに構成されている。各インダクタＬ1 ，Ｌ2 の２次巻
線Ｎ1 ，Ｎ2 の出力をダイオードＤ1 ，Ｄ2 により半波
整流し、コンデンサＣ1，Ｃ2 により平滑し、それぞれ
の充電電圧を加えるように合成する。このように、２つ
のインダクタＬ1 ，Ｌ2 に分割すれば、負荷Ｚの両端電
圧Ｖｚが高周波で変動しないので、ノイズを低減するこ
とができる（特願平３−９０６９５号参照）。
り、図６はその動作波形図である。本実施例では、負荷
Ｚを２つのインダクタＬ1 ，Ｌ2 により挟み込むように
構成している。２つのインダクタＬ1 ，Ｌ2 はそれぞれ
２次巻線Ｎ1 ，Ｎ2 を備えており、同じ特性を有するよ
うに構成されている。各インダクタＬ1 ，Ｌ2 の２次巻
線Ｎ1 ，Ｎ2 の出力をダイオードＤ1 ，Ｄ2 により半波
整流し、コンデンサＣ1，Ｃ2 により平滑し、それぞれ
の充電電圧を加えるように合成する。このように、２つ
のインダクタＬ1 ，Ｌ2 に分割すれば、負荷Ｚの両端電
圧Ｖｚが高周波で変動しないので、ノイズを低減するこ
とができる（特願平３−９０６９５号参照）。
【００１２】本実施例において、片方のインダクタにの
み２つの２次巻線を巻いて実施することも可能である
が、１つのトランスに２つの２次巻線を同じように巻か
ねばならず、また、一方向のみからエネルギーを取り出
すと、インバータ回路に不平衡を生じる恐れがあり、ノ
イズの発生を招く恐れがある。そこで、図５のように２
つのインダクタＬ1 ，Ｌ2 に２次巻線を設けることで、
同じトランスを２個使用し、各インダクタの２次巻線を
１つにすることでコストを低減でき、インバータからの
ノイズの発生を低減できる。
み２つの２次巻線を巻いて実施することも可能である
が、１つのトランスに２つの２次巻線を同じように巻か
ねばならず、また、一方向のみからエネルギーを取り出
すと、インバータ回路に不平衡を生じる恐れがあり、ノ
イズの発生を招く恐れがある。そこで、図５のように２
つのインダクタＬ1 ，Ｌ2 に２次巻線を設けることで、
同じトランスを２個使用し、各インダクタの２次巻線を
１つにすることでコストを低減でき、インバータからの
ノイズの発生を低減できる。
【００１３】
【発明の効果】本発明によれば、スイッチング素子の高
周波動作により低周波的に電流の方向が交番する高周波
電流をインダクタを介して負荷とコンデンサの並列回路
に流すことにより、負荷に低周波の矩形波電圧を供給す
るようにしたインバータ装置において、前記インダクタ
に略等しい巻数の第１及び第２の２次巻線を設けて、各
２次巻線の出力を第１及び第２のダイオードで異なる極
性で半波整流し、第１及び第２のコンデンサで平滑し
て、それぞれの充電電圧を加えるようにしたので、負荷
状態や低周波の矩形波周期に影響されない直流電圧を得
ることができ、これを負荷電圧に応じた電圧として検出
することにより、負荷状態の変動を速やかに検出するこ
とができ、この検出された電圧に応じて負荷への供給電
力を調整することにより、負荷状態の変動に対して負荷
電力を調整する動作の応答性を高めることができるとい
う効果がある。
周波動作により低周波的に電流の方向が交番する高周波
電流をインダクタを介して負荷とコンデンサの並列回路
に流すことにより、負荷に低周波の矩形波電圧を供給す
るようにしたインバータ装置において、前記インダクタ
に略等しい巻数の第１及び第２の２次巻線を設けて、各
２次巻線の出力を第１及び第２のダイオードで異なる極
性で半波整流し、第１及び第２のコンデンサで平滑し
て、それぞれの充電電圧を加えるようにしたので、負荷
状態や低周波の矩形波周期に影響されない直流電圧を得
ることができ、これを負荷電圧に応じた電圧として検出
することにより、負荷状態の変動を速やかに検出するこ
とができ、この検出された電圧に応じて負荷への供給電
力を調整することにより、負荷状態の変動に対して負荷
電力を調整する動作の応答性を高めることができるとい
う効果がある。
【図１】本発明の第１実施例の回路図である。
【図２】本発明の第１実施例の動作波形図である。
【図３】本発明の第２実施例の回路図である。
【図４】本発明の第２実施例の動作波形図である。
【図５】本発明の第３実施例の回路図である。
【図６】本発明の第３実施例の動作波形図である。
【図７】従来例の回路図である。
【図８】従来例の動作波形図である。
Ｅ 直流電源 Ｑ1 スイッチング素子 Ｑ2 スイッチング素子 Ｑ3 スイッチング素子 Ｑ4 スイッチング素子 Ｚ 負荷 Ｃ0 コンデンサ Ｌ1 インダクタ Ｎ1 ２次巻線 Ｎ2 ２次巻線 Ｄ1 ダイオード Ｄ2 ダイオード Ｃ1 コンデンサ Ｃ2 コンデンサ Ｒ1 抵抗
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−173493（ＪＰ，Ａ) 特開 昭63−299776（ＪＰ，Ａ) 特開 平４−138066（ＪＰ，Ａ) 特開 平１−265498（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 H05B 41/24
Claims (3)
- 【請求項１】 第１及び第２のスイッチング素子の直
列回路と第３及び第４のスイッチング素子の直列回路を
直流電源に並列接続し、第１及び第２のスイッチング素
子の接続点と第３及び第４のスイッチング素子の接続点
の間に、負荷とコンデンサの並列回路をインダクタを介
して接続し、インダクタに一方向に高周波電流が流れる
第１のスイッチング動作と逆方向に高周波電流が流れる
第２のスイッチング動作とが低周波的に交番するように
各スイッチング素子を制御する手段を備え、前記低周波
の矩形波電力を負荷に供給するインバータ装置であっ
て、前記インダクタに、略等しい巻数の第１及び第２の
２次巻線を設けて、第１及び第２の２次巻線の出力電圧
をそれぞれ異なる極性で半波整流する第１及び第２のダ
イオードと、各半波整流出力をそれぞれ平滑する第１及
び第２の平滑用コンデンサを備え、第１及び第２の平滑
用コンデンサの直流電圧が加算されるように第１及び第
２の平滑用コンデンサを直列的に接続した回路に抵抗を
並列接続し、この抵抗に得られる電圧に応じて負荷に加
える電力を調整する手段を設けたことを特徴とするイン
バータ装置。 - 【請求項２】 第１及び第２のスイッチング素子の直
列回路と第３及び第４のスイッチング素子の直列回路を
直流電源に並列接続し、第１及び第２のスイッチング素
子の接続点に第１のインダクタを介して負荷とコンデン
サの並列回路の一端を接続し、第３及び第４のスイッチ
ング素子の接続点に第１のインダクタと略同一特性の第
２のインダクタを介して負荷とコンデンサの並列回路の
他端を接続し、各インダクタに一方向に高周波電流が流
れる第１のスイッチング動作と逆方向に高周波電流が流
れる第２のスイッチング動作とが低周波的に交番するよ
うに各スイッチング素子を制御する手段を備え、前記低
周波の矩形波電力を負荷に供給するインバータ装置であ
って、第１及び第２のインダクタにそれぞれ略等しい巻
数の第１及び第２の２次巻線を設けて、第１及び第２の
２次巻線の出力電圧をそれぞれ異なる極性で半波整流す
る第１及び第２のダイオードと、各半波整流出力をそれ
ぞれ平滑する第１及び第２の平滑用コンデンサを備え、
第１及び第２の平滑用コンデンサの直流電圧が加算され
るように第１及び第２の平滑用コンデンサを直列的に接
続した回路に抵抗を並列接続し、この抵抗に得られる電
圧に応じて負荷に加える電力を調整する手段を設けたこ
とを特徴とするインバータ装置。 - 【請求項３】 第３及び第４のスイッチング素子に代
えて、第３及び第４のコンデンサをそれぞれ接続したこ
とを特徴とする請求項１又は２に記載のインバータ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03376793A JP3200752B2 (ja) | 1993-02-23 | 1993-02-23 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03376793A JP3200752B2 (ja) | 1993-02-23 | 1993-02-23 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06245534A JPH06245534A (ja) | 1994-09-02 |
| JP3200752B2 true JP3200752B2 (ja) | 2001-08-20 |
Family
ID=12395602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03376793A Expired - Fee Related JP3200752B2 (ja) | 1993-02-23 | 1993-02-23 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3200752B2 (ja) |
-
1993
- 1993-02-23 JP JP03376793A patent/JP3200752B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06245534A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7209374B2 (en) | Capacitor-input positive and negative power supply circuit | |
| JP3200752B2 (ja) | インバータ装置 | |
| JP3277554B2 (ja) | スイッチング電源 | |
| RU2020710C1 (ru) | Преобразователь частоты со звеном постоянного тока | |
| JPH034492A (ja) | 放電ランプ用安定回路 | |
| JPH05122935A (ja) | 電源回路 | |
| JP2773534B2 (ja) | 直流電源装置 | |
| JP3580491B2 (ja) | スイッチング電源装置 | |
| JP4081327B2 (ja) | 共振型スイッチング電源 | |
| JPH06233532A (ja) | スイッチング電源装置 | |
| JPH05928B2 (ja) | ||
| JP2963776B2 (ja) | 電源装置 | |
| JPH03178555A (ja) | インダクタンス回路およびそれを用いたスイッチング電源装置 | |
| JP2738113B2 (ja) | Ｘ線撮影装置のフィラメント電源 | |
| JP3056802B2 (ja) | インバータ装置 | |
| JPH03116696A (ja) | 放電灯点灯装置 | |
| JP2601860B2 (ja) | 電力変換装置 | |
| KR0155105B1 (ko) | 전원공급 장치의 제어신호 발생회로 | |
| JP3235245B2 (ja) | インバータ装置 | |
| KR0139897Y1 (ko) | 주회로 직류전압 검출회로 | |
| KR960005694B1 (ko) | 인버터회로를 이용한 고주파 가열장치 | |
| JP4228266B2 (ja) | 直流可変電圧電源装置 | |
| JP2500989Y2 (ja) | スイッチング電源 | |
| JPS6151512B2 (ja) | ||
| JPH0115103Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |