JP2003199346A

JP2003199346A - スイッチング電源装置

Info

Publication number: JP2003199346A
Application number: JP2001394301A
Authority: JP
Inventors: Seiya Fukumoto; 征也福本
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2001-12-26
Filing date: 2001-12-26
Publication date: 2003-07-11

Abstract

(57)【要約】【課題】スイッチング電源装置のスイッチングロスを
低減すると共に動作を安定化させる。【解決手段】スイッチング電源装置は、ＮＭＯＳ２２
をオンさせてトランス２１にエネルギーを蓄積し、ＮＭ
ＯＳ２２をオフさせてトランス２１から、エネルギーを
放出させる。エネルギーの放出が完了したときには、Ｎ
ＭＯＳ２２にリンギング電圧がかかる。タイマ３８は、
前回ＮＭＯＳ２２がオンしてからの所定時間の経過を検
出する。カウンタ３７は、リンギング電圧の脈動回数が
所定回数となったしたことを検出する。カウンタ３７ま
たはタイマ３８が先に検出結果を出力したときに、ＡＮ
Ｄ回路３６及びＯＲ回路３９は、ＮＭＯＳ２２を再びオ
ンさせるタイミングを設定する。これにより、リンギン
グ電圧が減衰する前に、ＮＭＯＳ２２をオンさせること
が可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
装置に関するものである。

【０００２】

【従来の技術】図１０は、従来のスイッチング電源装置
を示す構成図であり、図１１は、スイッチング電源装置
の動作を説明するためのタイムチャートである。このス
イッチング電源装置は、変成器（以下、トランスとい
う）１の一次巻線１ａに流れる電流を繰り返してオン、
オフし、負荷に一定の直流電圧を供給する絶縁型ＤＣ−
ＤＣコンバータである。

【０００３】Ｎチャネル型ＭＯＳトランジスタ（以下、
ＮＭＯＳという）２がターンオンすると、直流電源４の
正極からの電流Ｉ_Ｌ１が、トランス１の一次巻線１ａ、
ＮＭＯＳ２及び抵抗３を介して直流電源４の負極に流れ
る。これにより、トランス１にエネルギーが蓄えられ
る。

【０００４】出力端子Ｔａ，Ｔｂ間に直列に接続された
抵抗７，８は、負荷に供給する直流電圧に対応する電圧
信号を発生し、誤差増幅器９へ出力する。誤差増幅器９
は、電源１０が発生する基準電圧と抵抗７，８から与え
られた電圧信号との差分を求めて増幅する。これによ
り、負荷に供給する直流電圧と、その直流電圧の期待値
の電圧との差が検出される。誤差増幅器９の出力信号
は、図示しないフォトカプラ等のアイソレータを介して
比較器１１の一方の入力端子（−）に入力される。比較
器１１は、抵抗３とＮＭＯＳ２のソースとの接続点の電
圧が電流Ｉ_Ｌ１によって上昇して、入力端子（−）の電
圧になったときに、高レベル（以下、“Ｈ”という）を
出力する。

【０００５】比較器１１が出力する“Ｈ”は、ドライバ
（Ｄｒｉｖｅｒ）１８のリセット端子（Ｒ）に入力さ
れ、ドライバ１８がリセットされ、ＮＭＯＳ２のゲート
が“Ｌ”に駆動される。ゲートが“Ｌ”になることによ
り、ＮＭＯＳ２がターンオフする。ＮＭＯＳ２がターン
オフすると、ダイオード５に順方向電圧がかかってダイ
オード５がオンし、エネルギーの放出が開始される。ダ
イオード５とコンデンサ６とは、エネルギーの整流及び
平滑化を行い、直流電圧を生成する。この直流電圧が一
対の出力端子Ｔａ，Ｔｂを介して図示しない負荷に供給
される。

【０００６】トランス１の一次巻線１ａ及び二次巻線１
ｂに磁心を介して電磁結合する補助巻線１２は、トラン
ス１に発生するリンギング電圧を、図１１（ｂ）のよう
に、抽出するものである。リンギング電圧は、ＮＭＯＳ
２がオフすることよりトランス１からエネルギーが放出
された後に発生する。リンギング電圧は脈動する電圧で
あり、オフ状態のＮＭＯＳ２のドレイン・ソース間電圧
ＶＤＳにかかる。

【０００７】補助巻線１２の出力する信号が抵抗１３を
介して比較器１４の一方の入力端子（−）に入力され
る。比較器１４は、補助巻線１２から与えられた信号
と、電源１５から与えられた基準電圧Ｖ１５とを比較
し、リンギング電圧が最低値近傍になったときに、図１
１（ｃ）のように“Ｈ”の信号を、ＡＮＤ回路１６の一
方の入力端子へ出力する。ＡＮＤ回路１６の他方の入力
端子には、タイマ１７の出力信号が入力される。タイマ
１７は、ＮＭＯＳ２がオンしてから固定時間が経過した
ときに、図１１（ｄ）のように、低レベルの“Ｌ”から
“Ｈ”に変化する信号を出力する。ＡＮＤ回路１６は、
比較器１４とタイマ１７の出力信号の論理積を求め、そ
の結果をドライバ１８のセット端子（Ｓ）に与える。よ
って、ドライバ１８は、セット端子Ｓに“Ｈ”が入力さ
れたときにセットされ、“Ｈ”をＮＭＯＳ２のゲートに
与えてＮＭＯＳ２を再びターンオンさせる。

【０００８】これにより、ＮＭＯＳ２がオンしてからタ
イマ１７が計時する固定時間が経過し、且つ、リンギン
グ電圧が最小値近傍になったときにＮＭＯＳ２が再びタ
ーンオフする。従って、ＮＭＯＳ２のスイッチング周波
数がタイマ１７によって制限され、負荷が軽くなっても
ＮＭＯＳ２のスイッチングロスの増加が少ない。

【０００９】

【発明が解決しようとする課題】しかしながら、従来の
スイッチング電源装置には、次のような課題があった。
負荷に供給する直流電圧が一定になるように制御を行う
ために、負荷が軽くなると、比較器１１の出力信号が
“Ｈ”になるタイミングが早くなり、ＮＭＯＳ２がオン
しているオン期間（ＴＯＮ）が短くなる。さらに、その
オン期間（ＴＯＮ）が短くなることより、エネルギーの
放出期間が短くなり、ＮＭＯＳ２がターンオフしてから
ターンオンするまでにリンギング電圧が脈動する回数が
増加することになる。ここで、リンギング電圧は、脈動
を繰り返すうちに減衰し、振幅が小さくなる。このリン
ギング電圧の振幅が小さくなると、比較回路１４でリン
ギング電圧が最低値近傍になったことを判定することが
困難になり、動作が不安定になる。また、リンギング電
圧の振幅が小さくなることにより、ＮＭＯＳ２がターン
オンするときのＮＭＯＳ２のドレイン・ソース間電圧Ｖ
ＤＳが上昇し、スイッチングロスが増加する。

【００１０】本発明は、このような現状を鑑みてなされ
た発明であり、負荷が軽くなっても動作が安定し、且
つ、スイッチングロスの増加を抑制できるスイッチング
電源装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の観点に係るスイッチング電源装置
は、コイルと、前記コイルに直列に接続され、オンする
ことにより電源から該コイルに電流を流し、オフしたと
きに該電流を遮断するスイッチング素子と、前記コイル
に前記電流が流れた期間に該コイルに蓄えられたエネル
ギーを直流電圧に変換して負荷に供給する直流化手段
と、前記スイッチング素子がターンオフした後に一定時
間は該スイッチング素子をオンさせないようにするため
の計時手段と、前記スイッチング素子がターンオフした
後に前記コイルに発生して前記スイッチング素子の両端
にかかるリンギング電圧の脈動回数を計数する計数手段
と、前記計数及び前記計時の結果に基づき前記スイッチ
ング素子をオンさせるタイミングを設定するオンタイミ
ング設定手段と、前記直流電圧を検出して前記スイッチ
ング素子をオフさせるタイミングを設定するオフタイミ
ング設定手段と、を備えることを特徴とする。

【００１２】このような構成を採用したことにより、計
数手段により、リンギング電圧の脈動回数が計数される
ので、その計数結果を計時手段の計時結果と併せること
により、リンギング電圧の減衰量が増加する前に、スイ
ッチング素子をオンさせることが可能になる。

【００１３】なお、前記計時手段は、前記スイッチング
素子がオンしてから前記リンギング電圧が発生するまで
の間の任意の時点から所定の時間が経過したときに計時
信号を発生するタイマから構成され、前記計数手段は、
前記計数した脈動回数が所定回数になったときに計数信
号を発生するカウンタから構成され、前記オンタイミン
グ設定手段は、前記計数信号或いは前記計時信号の少な
くともいずれか一方の信号が与えられた場合に前記タイ
ミングを設定する手段を備えてもよい。

【００１４】上記目的を達成するために、本発明の第２
の観点に係るスイッチング電源装置は、コイルと、前記
コイルに直列に接続され、オンすることにより電源から
該コイルに電流を流し、オフしたときに該電流を遮断す
るスイッチング素子と、前記コイルに前記電流が流れた
期間に該コイルに蓄えられたエネルギーを直流電圧に変
換して負荷に供給する直流化手段と、前記スイッチング
素子がターンオフした後の一定時間は該スイッチング素
子をオンさせないようにするための計時を行う第１の計
時手段と、前記スイッチング素子がターンオフした後に
前記コイルに発生して前記スイッチング素子の両端にか
かるリンギング電圧の脈動回数が所定回数になったこと
に相当するリンギング時間を計時する第２の計時手段
と、前記第１及び第２の計時手段の計時結果に基づき前
記スイッチング素子をオンさせるタイミングを設定する
オンタイミング設定手段と、前記直流電圧を検出して前
記スイッチング素子をオフさせるタイミングを設定する
オフタイミング設定手段と、を備えることを特徴とす
る。

【００１５】なお、前記第１の計時手段は、前記スイッ
チング素子がオンしてから前記リンギング電圧が発生す
るまでの間の任意の時点から所定の時間が経過したとき
に計時信号を発生する第１のタイマから構成され、前記
第２の計時手段は、前記リンギング時間が経過したとき
に計時信号を発生する第２のタイマから構成され、前記
オンタイミング設定手段は、前記第１または第２のタイ
マの出力する前記計時信号の少なくともいずれか一方の
信号が与えられた場合に前記タイミングを設定する手段
を備えてもよい。

【００１６】また、本発明の第１の観点及び第２の観点
に係るスイッチング電源装置では、前記オンタイミング
設定手段は、前記スイッチング素子の両端にかかる前記
リンギング電圧が最低値近傍になったときを前記タイミ
ングとして設定する手段を備えてもよい。

【００１７】また、前記コイルは、一次巻線と二次巻線
とを有する変成器の該一次巻線であり、前記直流化手段
は、前記一次巻線から前記二次巻線に誘導されたエネル
ギーの整流と平滑化とを行って前記直流電圧を生成する
手段を備えてもよい。また、前記オフタイミング設定手
段は、前記直流電圧に基づき前記タイミングを設定して
前記スイッチング素子のオン期間を設定し、前記直流電
圧が一定になるように制御する手段を備えてもよい。

【００１８】また、前記電源は、交流を整流した脈流電
圧を発生し、前記オフタイミング設定手段は、前記電源
の発生する脈流電圧を検出する入力電圧検出回路と、前
記スイッチング素子に流れる電流を検出する電流検出手
段と、前記直流電圧と前記検出された脈流電圧と前記検
出された電流とに基づいて前記タイミングを設定して前
記スイッチング素子のオン期間を設定し、前記直流電圧
が一定になり、且つ、前記スイッチング素子に流れる電
流の包絡線の位相が前記脈流電圧の位相と一致するよう
に制御する手段と、を備えてもよい。

【００１９】また、前記オフタイミング設定手段は、前
記直流電圧に基づき前記タイミングを設定して前記スイ
ッチング素子のオン期間を設定し、前記直流電圧を前記
電源の電圧に応じて変化させるように制御する手段を備
えてもよい。また、前記電源は、交流を整流した脈流電
圧を発生し、前記オフタイミング設定手段は、前記電源
の発生する脈流電圧を検出する入力電圧検出回路と、前
記スイッチング素子に流れる電流を検出する電流検出手
段と、前記直流電圧と前記検出された脈流電圧と前記検
出された電流とに基づいて前記タイミングを設定して前
記スイッチング素子のオン期間を設定し、前記直流電圧
が前記電源の電圧に応じて変化し、且つ、該スイッチン
グ素子に流れる電流の包絡線の位相が前記脈流電圧の位
相と一致するように制御する手段と、を備えてもよい。

【００２０】

【発明の実施の形態】［第１の実施形態］図１は、本発
明の第１の実施形態に係るスイッチング電源装置の構成
図である。このスイッチング電源装置は、絶縁型ＤＣ−
ＤＣコンバータであり、入力直流電圧ＶＩＮを発生する
直流電源２０の正極に一端が接続された一次巻線２１ａ
及び一次巻線２１ａに電磁結合する二次巻線２１ｂを持
つ変成器（以下、トランスという）２１と、スイッチン
グ素子であるＮチャネル型ＭＯＳトランジスタ（以下、
ＮＭＯＳという）２２とを備えている。一次巻線２１ａ
の他端に、ＮＭＯＳ２２のドレインが接続されている。
ＮＭＯＳ２２のソースには、抵抗２３が接続されてい
る。ＮＭＯＳ２２を連続的にオン、オフして、安定化し
た直流電圧ＶＯＵＴを負荷に供給する。

【００２１】抵抗２３は、ＮＭＯＳ２２に流れる電流Ｉ
_Ｌ１を検出して、その電流Ｉ_Ｌ１に対応する電圧を発生
するものであり、抵抗２３の他端は、直流電源２０の負
極と共に接地されている。トランス２１の二次巻線２１
ｂの一端には、整流用のダイオード２５のアノードが接
続され、ダイオード２５のカソードが、平滑用コンデン
サ２６の一方の電極と出力端子Ｔａとに接続されてい
る。二次巻線２１ｂの他端は、コンデンサ２６の他方の
電極と出力端子Ｔｂとに接続されている。出力端子Ｔａ
及びＴｂは、図示しない負荷に直流電圧を供給する端子
対である。ダイオード２５及びコンデンサ２６は、二次
巻線２１ｂに誘導されたエネルギーを直流電圧に変換す
るものである。

【００２２】出力端子Ｔａと出力端子Ｔｂとの間には、
さらに、直列の抵抗２７，２８が接続されている。抵抗
２７，２８の接続点が、誤差増幅器２９の逆相入力端子
（−）に接続されている。抵抗２７，２８は、負荷に供
給する直流電圧を検出してその直流電圧に対応する出力
検出信号を発生するものである。誤差増幅器２９の正相
入力端子（＋）は、基準電圧Ｖ_３０を発生する直流電源
３０に接続され、抵抗２７，２８が発生した出力検出信
号と基準電圧Ｖ_３０との差に相当する電圧を出力する。

【００２３】誤差増幅器２９の出力端子は、直接、或い
は図示しないフォトカプラ等のアイソレータを介して比
較器３１の一方の入力端子（−）に接続されている。比
較器３１の他方の入力端子（＋）は、抵抗２３の一端と
ＮＭＯＳ２２のソースとの接続点に接続されている。

【００２４】このスイッチング電源装置には、さらに、
トランス２１の一次巻線２１ａ及び二次巻線２１ｂに磁
心を介して電磁結合する補助巻線３２が設けられてい
る。補助巻線３２は、リンギング電圧を抽出するもので
あり、補助巻線３２の一端は抵抗３３を介して比較器３
４の一方の入力端子（−）に接続され、補助巻線３２の
他端は、接地されている。

【００２５】比較器３４の他方の入力端子は、基準電圧
Ｖ_３５を発生する電源３５に接続されている。比較器３
４は、電源３５が発生した基準電圧Ｖ_３５と補助巻線３
２が抽出したリンギング電圧とを比較し、ＮＭＯＳ２２
に係るリンギング電圧が最低値近傍になったか否かを判
定する。比較器３４の出力端子は、ＡＮＤ回路３６と計
数手段であるカウンタ３７とに接続されている。ＡＮＤ
回路３６には、計時手段であるタイマー３８から計時信
号が入力される。ＡＮＤ回路３６の出力端子は、ＯＲ回
路３９に接続されている。ＯＲ回路３９には、カウンタ
ー３７から計数到達信号が入力される。

【００２６】ＯＲ回路３９の出力端子は、リセット・セ
ットフリップフロップ等で構成されたドライバ（Ｄｒｉ
ｖｅｒ）４０のセット端子（Ｓ）に接続されている。ド
ライバ４０は、ＮＭＯＳ２２のゲートを電圧駆動するも
のである。比較器３１の出力端子が、ドライバ４０のリ
セット端子（Ｒ）に接続されている。ドライバ４０の出
力端子は、ＮＭＯＳ２２のゲートに接続されるととも
に、カウンタ３７のリセット端子とタイマ３８のリセッ
ト端子とに接続されている。カウンタ３７及びタイマ３
８は、ドライバ４０が高レベル（以下、“Ｈ”という）
を出力したときにリセットされる。

【００２７】次に、このスイッチング電源装置の動作
を、図２（ａ）〜（ｈ）、図３（ａ）〜（ｈ）、図４
（ａ）〜（ｈ）及び図５を参照しつつ、説明する。図２
（ａ）〜（ｈ）は、負荷が重い時の図１のスイッチング
電源装置の動作を説明するタイムチャートである。図３
（ａ）〜（ｈ）は、負荷が軽い時の図１のスイッチング
電源装置の動作を説明するタイムチャートである。図４
（ａ）〜（ｈ）は、負荷がさらに軽い時の図１のスイッ
チング電源装置の動作を説明するタイムチャートであ
る。図５は、スイッチング周波数と出力電力の関係を示
す特性図である。

【００２８】このスイッチング電源装置では、ドライバ
４０がセットされてＮＭＯＳ２２のゲートを“Ｈ”に駆
動すると、ＮＭＯＳ２２がターンオンし、図２（ａ）、
図３（ａ）及び図４（ａ）に示すように、ＮＭＯＳ２２
のドレイン・ソース間電圧ＶＤＳが０［Ｖ］になる。こ
の状態で、図２（ｂ）、図３（ｂ）及び図４（ｂ）に示
すように、電源２０の正極からの電流Ｉ_Ｌ１が、トラン
ス２１の一次巻線２１ａ、ＮＭＯＳ２２及び抵抗２３を
介して直流電源２０の負極に流れる。一次巻線２１ａに
電流Ｉ_Ｌ１が流れることにより、トランス２１にエネル
ギーが蓄積される。

【００２９】電流Ｉ_Ｌ１は、ＮＭＯＳ２２がオンしてい
るオン期間（ＴＯＮ）に増加する。抵抗２３は、電流Ｉ
_Ｌ１に比例した電圧を発生して比較器３１の入力端子
（＋）に入力する。比較器３１は、入力端子（−）に入
力されている基準値に抵抗２３から与えられた電圧が到
達したときに、比較器３１が“Ｈ”を出力し、ドライバ
４０はリセットされる。

【００３０】リセットされたドライバ４０は、低レベル
（以下、“Ｌ”という）を出力し、ＮＭＯＳ２２のゲー
トを“Ｌ”に駆動する。ゲートが“Ｌ”になったＮＭＯ
Ｓ２２はターンオフし、電流Ｉ_Ｌ１を遮断する。

【００３１】ＮＭＯＳ２２がターンオフすると、二次巻
線２１ｂには起電力が発生し、ダイオード２５に順方向
電圧がかかる。ダイオード２５がオンして図２（ｂ）、
図３（ｂ）及び図４（ｂ）に破線で示す電流Ｉ_Ｌ２が流
れる。即ち、エネルギーの放出が開始される。ダイオー
ド２５とコンデンサ２６とは、エネルギーの整流と平滑
化をそれぞれ行い、直流電圧ＶＯＵＴを生成する。この
直流電圧ＶＯＵＴが一対の出力端子Ｔａ，Ｔｂを介して
負荷に供給される。以下、同様に、ＮＭＯＳ２２が繰り
返しオン、オフする。

【００３２】ここで、出力端子Ｔａ，Ｔｂ間に直列に接
続された抵抗２７，２８、誤差増幅器２９、比較器３１
は、負荷に供給する直流電圧ＶＯＵＴを一定にするよう
に、ＮＭＯＳ２２のオフするタイミングを制御する。即
ち、出力端子Ｔａ，Ｔｂ間に直列に接続された抵抗２
７，２８は、負荷に供給する直流電圧ＶＯＵＴに対応す
る電圧信号を発生し、誤差増幅器２９へ出力する。誤差
増幅器２９は、電源３０が発生する基準電圧Ｖ_３０と抵
抗２７，２８から与えられた電圧信号との差動増幅を行
う。これにより、負荷に供給する直流電圧ＶＯＵＴと、
その期待値との差分が検出される。この差分が比較器３
１の入力端子（−）に基準値として入力される。直流電
圧ＶＯＵＴが所望の値よりも低いときには、比較器３１
の基準値が高くなり、直流電圧ＶＯＵＴが所望の値より
も高いときには、比較器３１の基準値が低くなる。

【００３３】比較器３１は、抵抗２３の発生する電圧と
基準値との比較を行い、抵抗２３で発生する電圧が上昇
して基準値に到達したときに、“Ｈ”を出力する。よっ
て、比較器３１の出力信号は、直流電圧ＶＯＵＴが所望
値よりも低いときには、直流電圧ＶＯＵＴが所望の値よ
りも高いときによりも遅く、“Ｌ”から“Ｈ”に遷移
し、ＮＭＯＳ２２がターンオフするタイミングが設定さ
れる。このように、負荷に供給する直流電圧ＶＯＵＴに
応じてＮＭＯＳ２２のターンオフタイミングが設定さ
れ、連続的にＮＭＯＳ２２がオン、オフすることによ
り、直流電圧ＶＯＵＴが所望値になるように制御され
る。

【００３４】ＮＭＯＳ２２がターンオフすると、トラン
ス２１の一次巻線２１ａには、二次巻線２１ｂからのフ
ライバック電圧が発生し、それがＮＭＯＳ２２のドレイ
ン・ソース間にかかる。ＮＭＯＳ２２がオフしている期
間に、二次巻線２１ｂからのエネルギーの放出が完了す
ると、一次巻線２１ａにはリンギング電圧が発生する。
リンギング電圧は、例えばＮＭＯＳ２２の浮遊容量と一
次巻線２１ａのインダクタンスとで定まる周波数で振動
する。このリンギング電圧も、オフしているＮＭＯＳ２
２のドレイン・ソース間にかかる。

【００３５】補助巻線３２、比較器３４、ＡＮＤ回路３
６、カウンタ３７，タイマ３８及びＯＲ回路３９は、Ｎ
ＭＯＳ２２をオンさせるタイミングを以下のように設定
する。補助巻線３２は、ＮＭＯＳ２２のドレイン・ソー
ス間にかかるリンギング電圧を抽出し、図２（ｃ）、図
３（ｃ）及び図４（ｃ）のように、リンギング電圧に相
当する出力信号を比較器３４の入力端子（−）へ出力す
る。

【００３６】比較器３４は、電源３５が発生する基準電
圧Ｖ_３５と補助巻線３２の出力信号とを比較し、図２
（ｄ）、図３（ｄ）及び図４（ｄ）に示すように、補助
巻線３２の出力信号が低くなったときに“Ｈ”を発生す
る。これにより、ＮＭＯＳ２２にかかるリンギング電圧
が最低値近傍になったことが検出され、ＡＮＤ回路３６
に“Ｈ”が入力される。

【００３７】一方、タイマ３８は、ＮＭＯＳ２２がター
ンオンしたときセットされ、その時点からの時間の経過
を計時し、図２（ｅ）、図３（ｅ）及び図４（ｅ）に示
すように、所定時間が経過したことを“Ｈ”の時間経過
信号でＡＮＤ回路３６へ示す。

【００３８】ＡＮＤ回路３６及びそれに接続されたＯＲ
回路３９は、再びＮＭＯＳ２２をターンオンさせるオン
タイミングを設定するが、負荷の重さにより、そのオン
タイミングの設定が異なる。負荷が重いときには、出力
電力量が多く、負荷が重くなればなるほど、誤差増幅器
２９の出力信号のレベルは高くなる。誤差増幅器２９及
び比較器３１は、前述のように、負荷に供給する直流電
圧ＶＯＵＴが一定になるように、ＮＭＯＳ２２のターン
オフタイミングを設定するので、負荷が重いほど、ＮＭ
ＯＳ２２がターンオフするタイミングが遅れ、トランス
２１に蓄積されるエネルギーが多くなる。そのため、Ｎ
ＭＯＳ２２がターンオフした後にエネルギーが放出され
る期間も長くなる。

【００３９】このように負荷が重いときには、図２
（ｅ）のように、例えばトランス２１からのエネルギー
が完全に放出される前のリンギング電圧が発生する前
に、タイマ３８が“Ｈ”を出力し始める。よって、比較
器３４が、最初にリンギング電圧が最低値近傍になった
ことを検出して“Ｈ”を出力したタイミングで、ＡＮＤ
回路３６の出力信号が“Ｌ”から“Ｈ”に遷移する。Ａ
ＮＤ回路３６から“Ｈ”を入力されたＯＲ回路３９は
“Ｈ”を出力し、ドライバ４０をセットして、ＮＭＯＳ
２２のオンタイミングを設定する。セットされたドライ
バ４０は、図２（ｈ）のように“Ｈ”を出力し、再びＮ
ＭＯＳ２２のゲートを“Ｈ”に駆動する。ゲートが
“Ｈ”になったＮＭＯＳ２２は、再びターンオンし、電
流Ｉ_Ｌ１を流す。

【００４０】従って、負荷が重く出力電力量が多いとき
には、図５に示すｋ１の期間のように、出力電力量が多
いほど、ＮＭＯＳ２２をターンオンさせるタイミングが
遅くなり、ＮＭＯＳ２２のスイッチング周波数が低くな
る。この状態では、ＮＭＯＳ２２がターンオンするとき
には、ＮＭＯＳ２２のドレイン・ソース間電圧ＶＤＳが
十分低いので、スイッチングロスが低い。また、スイッ
チング周波数も低いので、スイッチング周波数に依存す
るスイッチングロスの増加も抑制できる。

【００４１】これに対し、出力電力量が少なくなると、
タイマ３８が所定時間の経過を計時し、タイマ３８の出
力信号が“Ｈ”になる前に、トランス２１からのエネル
ギーの放出が完了し、一次巻線２１ａにリンギング電圧
が発生する。カウンタ３７は、ＮＭＯＳ２２がターンオ
ンしたときセットされ、その時点からの比較器３４の出
力信号が“Ｈ”になった回数を計数している。即ち、リ
ンキング電圧が発生し、リンギング電圧の脈動のために
ＮＭＯＳ２２のドレイン・ソース間電圧ＶＤＳが最低点
近傍になった回数を、脈動回数として計数している。カ
ウンタ３７は、リンギング電圧の脈動回数を計数し、そ
の脈動回数が例えば６回になれば、“Ｈ”を出力する。

【００４２】ここで、タイマ３８が“Ｈ”を出力する前
に比較器３４が“Ｈ”を出力しても、タイマ３８の出力
が“Ｌ”なので、ＡＮＤ回路３６の出力信号が“Ｌ”の
ままである。ＡＮＤ回路３６の出力信号が“Ｈ”に遷移
するのは、タイマ３８が“Ｈ”を出力しているときに比
較器３４が“Ｈ”を出力したときである。つまり、ＡＮ
Ｄ回路３６は、タイマ３８の出力が“Ｈ”になった後
に、最初に比較器３４がリンギング電圧が最低値近傍に
なったことを検出したときに“Ｈ”を出力する。

【００４３】ＡＮＤ回路３６から“Ｈ”を入力されたＯ
Ｒ回路３９は“Ｈ”を出力し、ドライバ４０をセットし
て、ＮＭＯＳ２２のオンタイミングを設定する。セット
されたドライバ４０は、図３（ｈ）のように“Ｈ”を出
力し、再びＮＭＯＳ２２のゲートを“Ｈ”に駆動する。
ゲートが“Ｈ”になったＮＭＯＳ２２は、再びターンオ
ンし、電流Ｉ_Ｌ１を流す。

【００４４】このように、ある程度負荷が軽くなった図
５のｋ２の期間では、タイマ３８の出力信号によって規
制され、ＮＭＯＳ２２のスイッチング周波数がほぼ一定
に維持される。この状態では、ＮＭＯＳ２２がターンオ
ンするときには、ＮＭＯＳ２２のドレイン・ソース間電
圧ＶＤＳが十分低いので、スイッチングロスが低い。ま
た、タイマ３８によって、ＮＭＯＳ２２のスイッチング
周波数の増加が抑制されるので、スイッチングロスの増
加が抑制される。

【００４５】負荷がさらに軽くなると、ＮＭＯＳ２２が
ターンオンする前に、リンギング電圧が脈動する回数が
増加し、タイマ３８が“Ｈ”を出力する前に、図４
（ｇ）のように、カウンタ３７が“Ｈ”を出力する。カ
ウンタ３７の出力信号が“Ｈ”になると、ＯＲ回路３９
の出力信号が“Ｌ”から“Ｈ”に遷移する。これによ
り、ドライバ４０がセットされ、ドライバ４０が再びＮ
ＭＯＳ２２のゲートを“Ｈ”に駆動する。ゲートが
“Ｈ”になったＮＭＯＳ２２は、再びターンオンし、電
流Ｉ_Ｌ１を流す。

【００４６】このように、負荷が軽くなると、タイマ３
８に規制されず、カウンタ３７の計数結果に基づいてＮ
ＭＯＳ２２のターンオンタイミングが設定される。その
ため、図５に示す期間ｋ３のように、負荷が軽くなって
出力電力量が少なくなるほどＮＭＯＳ２２のスイッチン
グ周波数が増加するが、リンギング電圧の振幅が減衰す
る前にＮＭＯＳ２２がターンオフする。よって、ＮＭＯ
Ｓ２２のゲート・ソース間にかかるリンギング電圧が最
小点近傍になったことを容易に検出でき、確実にＮＭＯ
Ｓ２２をターンオフさせることが可能になる。これによ
り、動作が不安定になることが防止される。また、リン
ギング電圧の振幅が激しく減衰しないので、ＮＭＯＳ２
２のゲート・ソース間電圧ＶＤＳが低い状態で、ＮＭＯ
Ｓ２２をターンオンさせることが可能になり、ＮＭＯＳ
２２でのスイッチングロスの増加が抑制される。

【００４７】以上のように、本実施形態のスイッチング
電源装置では、カウンタ３７とタイマ３８とを設け、カ
ウンタ３７またはタイマ３８のいずれか一方の出力信号
が“Ｈ”になったときに、ＮＭＯＳ２２をターンオンさ
せるようにしたので、負荷が軽いときでも、ＮＭＯＳ２
２のスイッチングロスの増加を抑制できると共に、リン
ギング電圧が減衰することにより、動作が不安定になる
ことも、防止可能である。

【００４８】［第２の実施形態］図６は、本発明の第２
の実施形態に係る昇圧型力率改善回路の構成図であり、
図１中の要素と共通する要素には、共通の符号が付され
ている。前記第１の実施形態では、トランス２１を備え
た絶縁型のスイッチング電源装置を説明したが、コイル
を用いる非絶縁型のスイッチング装置についても、スイ
ッチングロスを抑制し、且つ動作を安定化させることが
可能である。本実施形態では、スイッチング電源装置と
して、図６の昇圧型力率改善回路を説明する。

【００４９】図６の昇圧型力率改善回路は、交流電源５
０に対してブリッジ接続されたダイオード５１ａ，５１
ｂ，５１ｃ，５１ｄからなる全波整流回路５１を備えて
いる。全波整流回路５１の正極出力端子が、コイル５２
の一端に接続され、コイル５２の他端が、ダイオード２
５のアノード及びＮＭＯＳ２２のドレインに接続されて
いる。

【００５０】ＮＭＯＳ２２のソースは、抵抗２３を介し
て全波整流回路５１の負極出力端子に接続されている。
全波整流回路５１の負極出力端子は、接地されている。
ダイオード２５のカソードは、第１の実施形態と同様に
コンデンサ２６の一方の電極と出力端子Ｔａとに接続さ
れている。コンデンサ２６の他方の電極が、全波整流回
路５１の負極出力端子と、この昇圧型力率改善回路の出
力端子Ｔｂとに接続されている。対をなす出力端子Ｔａ
と出力端子Ｔｂとの間には、抵抗２７，２８が直列に接
続されている。抵抗２７，２８の接続点が、誤差増幅器
２９の一方の入力端子（−）に接続されている。誤差増
幅器２９の他方の入力端子（＋）には、基準電圧Ｖ_３０
を発生する電源３０が接続されている。

【００５１】全波整流回路５１の正極出力端子と負極出
力端子との間には、直列の抵抗５３，５４が接続されて
いる。抵抗５３と抵抗５４の接続点は、乗算器５５の一
方の入力端子に接続されている。乗算器５５の他方の入
力端子は、誤差増幅器２９の出力端子が接続されてい
る。乗算器５５の出力端子が、比較器３１の一方の入力
端子（−）に接続されている。

【００５２】この昇圧型力率改善回路では、コイル５２
に補助巻線３２が電磁結合し、リンギング電圧を抽出す
る。補助巻線３２の一端は抵抗３３を介して比較器３４
の一方の入力端子（−）に接続され、補助巻線３２の他
端は、接地されている。

【００５３】比較器３４の他方の入力端子（＋）は、基
準電圧Ｖ_３５を発生する電源３５に接続されている。比
較器３４は、電源３５が発生した基準電圧Ｖ_３５と補助
巻線３２が抽出したリンギング電圧とを比較し、リンギ
ング電圧が最低値近傍になったか否かを判定する。比較
器３４の出力端子は、ＡＮＤ回路３６と計数手段である
カウンタ３７とに接続されている。ＡＮＤ回路３６に
は、計時手段であるタイマー３８から計時信号が入力さ
れる。ＡＮＤ回路３６の出力端子は、ＯＲ回路３９に接
続されている。ＯＲ回路３９には、カウンター３７から
計数到達信号が入力される。

【００５４】ＯＲ回路３９の出力端子は、ドライバ４０
のセット端子（Ｓ）に接続されている。比較器３１の出
力端子が、ドライバ４０のリセット端子（Ｒ）に接続さ
れている。ドライバ４０の出力端子は、ＮＭＯＳ２２の
ゲートに接続されるとともに、カウンタ３７のリセット
端子とタイマ３８のリセット端子とに接続されている。
カウンタ３７及びタイマ３８は、ドライバ４０が“Ｈ”
を出力したときにリセットされる。

【００５５】以上のような構成の昇圧型力率改善回路で
は、全波整流回路５１が、交流電源５０から与えられた
交流電圧を整流し、脈流電圧を出力する。抵抗５３，５
４は、その脈流電圧を抽出して乗算器５５の一方の入力
端子に与える。

【００５６】ドライバ４０によりゲートが“Ｈ”に駆動
されるとＮＭＯＳ２２がターンオンする。ＮＭＯＳ２２
がターンオンすると、全波整流回路５１の正極出力端子
からコイル５２、ＮＭＯＳ２２及び抵抗２３を介して全
波整流回路５１の負極出力端子に電流Ｉ_Ｌ１が流れる。
電流Ｉ_Ｌ１はＮＭＯＳ２２のオン期間（ＴＯＮ）に増加
する。電流Ｉ_Ｌ１の増加する割合は、全波整流回路５１
の出力電圧に比例する。コイル５２に電流Ｉ_Ｌ１が流れ
ることにより、コイル５２にエネルギーが蓄積される。
電流Ｉ_Ｌ１が増加して比較器３１の出力信号が“Ｌ”か
ら“Ｈ”に遷移すると、ドライバ４０は、この比較器３
１の出力信号によってリセットされ、ＮＭＯＳ２２がオ
フする。

【００５７】ＮＭＯＳ２２がターンオフすると、ダイオ
ード２５がオンし、電流Ｉ_Ｌ２がダイオード２５を流れ
る。電流Ｉ_Ｌ２には、コイル５２に蓄積されていたエネ
ルギーと全波整流回路５１から流れる電源電流とが含ま
れる。ダイオード２５を通過するエネルギー及び電源電
流に対しコンデンサ２６は平滑化を行い、平滑化された
直流電圧ＶＯＵＴを負荷へ与える。

【００５８】ここで、抵抗２７，２８、乗算器５５、及
び比較器３１は、次のように機能する。出力端子Ｔａ，
Ｔｂ間に直列に接続された抵抗２７，２８は、負荷に供
給する直流電圧に対応する電圧信号を発生し、誤差増幅
器２９へ出力する。誤差増幅器２９は、直流電源３０が
発生する基準電圧Ｖ_３０と抵抗２７，２８から与えられ
た電圧信号との差動増幅を行う。誤差増幅器２９の出力
信号は、乗算器５５に入力される。乗算器５５は、誤差
増幅器２９から与えられた電圧と、抵抗５３，５４から
与えられた電圧とを乗算する。この乗算により、負荷に
供給する直流電圧ＶＯＵＴのレベルに応じて全波整流回
路５１が発生する脈流電圧の振幅が増幅される。

【００５９】比較器３１は、乗算器５５の出力信号を基
準として抵抗２３の発生する電圧との比較を行い、抵抗
２３の発生する電圧が乗算器５５の出力信号のレベルに
到達したときに、比較器３１が“Ｈ”を出力してドライ
バ４０をリセットする。リセットされたドライバ４０が
ＮＭＯＳ２２のゲートを“Ｌ”に駆動し、ＮＭＯＳ２２
をターンオフさせる。乗算器５５及び比較器３１によ
り、負荷へ与える直流電圧電のレベルに応じてＮＭＯＳ
２２のオフするタイミングが設定され、且つ、スイッチ
ング電流Ｉ_Ｌ１の包絡線が、全波整流回路５１の出力す
る脈流電圧と相似になる。

【００６０】一方、補助巻線３２、比較器３４、ＡＮＤ
回路３６、カウンタ３７，タイマ３８及びＯＲ回路３９
は、ＮＭＯＳ２２をオンさせるタイミングを以下のよう
に設定する。コイル５２からのエネルギーの放出が完了
すると、コイル５２にはリンギング電圧が発生する。こ
のリンギング電圧も、オフしているＮＭＯＳ２２のドレ
イン・ソース間にかかる。負荷が重いときには、出力電
力量が多く、負荷が重くなればなるほど、誤差増幅器２
９の出力信号のレベルは高くなる。誤差増幅器２９及び
比較器３１は、前述のように、負荷に供給する直流電圧
ＶＯＵＴが一定になるように、ＮＭＯＳ２２のターンオ
フタイミングを設定するので、負荷が重いほど、ＮＭＯ
Ｓ２２がターンオフするタイミングが遅れ、コイル５２
に蓄積されるエネルギーが多くなる。そのため、ＮＭＯ
Ｓ２２がターンオフした後にエネルギーが放出される期
間も長くなる。

【００６１】このように負荷が重いときには、コイル５
２からのエネルギーが完全に放出される前に、タイマ３
８が“Ｈ”を出力し始める。よって、比較器３４が、最
初にリンギング電圧が最低値近傍になったことを検出し
て“Ｈ”を出力したタイミングで、ＡＮＤ回路３６の出
力信号が“Ｌ”から“Ｈ”に遷移する。ＡＮＤ回路３６
から“Ｈ”を入力されたＯＲ回路３９は“Ｈ”を出力
し、ドライバ４０をセットして、ＮＭＯＳ２２のオンタ
イミングを設定する。セットされたドライバ４０は、
“Ｈ”を出力し、再びＮＭＯＳ２２のゲートを“Ｈ”に
駆動する。ゲートが“Ｈ”になったＮＭＯＳ２２は、再
びターンオンし、電流Ｉ_Ｌ１を流す。

【００６２】従って、負荷が重いときには、ＮＭＯＳ２
２をターンオンさせるタイミングが遅くなり、ＮＭＯＳ
２２のスイッチング周波数が低くなる。この状態では、
ＮＭＯＳ２２がターンオンするときには、ＮＭＯＳ２２
のドレイン・ソース間電圧ＶＤＳが十分低いので、スイ
ッチングロスが低い。また、スイッチング周波数も低い
ので、スイッチング周波数に依存するスイッチングロス
の増加も抑制できる。

【００６３】これに対し、出力電力量が少なくなると、
タイマ３８が所定時間の経過を計時し、タイマ３８の出
力信号が“Ｈ”になる前に、コイル５２からのエネルギ
ーの放出が完了し、補助巻線３２にリンギング電圧が発
生する。カウンタ３７は、ＮＭＯＳ２２がターンオンし
たときセットされ、その時点からの比較器３４の出力信
号が“Ｈ”になった回数を計数している。即ち、リンキ
ング電圧が発生し、リンギング電圧の脈動のためにＮＭ
ＯＳ２２のドレイン・ソース間電圧ＶＤＳが最低点近傍
になった回数を、脈動回数として計数している。カウン
タ３７は、リンギング電圧の脈動回数を計数し、その脈
動回数が例えば６回になれば、“Ｈ”を出力する。

【００６４】ここで、タイマ３８が“Ｈ”を出力する前
に比較器３４が“Ｈ”を出力しても、タイマ３８の出力
が“Ｌ”なので、ＡＮＤ回路３６の出力信号が“Ｌ”の
ままである。ＡＮＤ回路３６の出力信号が“Ｈ”に遷移
するのは、タイマ３８が“Ｈ”を出力しているときに比
較器３４が“Ｈ”を出力したときである。つまり、ＡＮ
Ｄ回路３６は、タイマ３８の出力が“Ｈ”になった後
に、最初に比較器３４がリンギング電圧が最低値近傍に
なったことを検出したときに“Ｈ”を出力する。

【００６５】ＡＮＤ回路３６から“Ｈ”を入力されたＯ
Ｒ回路３９は“Ｈ”を出力し、ドライバ４０をセットし
て、ＮＭＯＳ２２のオンタイミングを設定する。セット
されたドライバ４０は、“Ｈ”を出力し、再びＮＭＯＳ
２２のゲートを“Ｈ”に駆動する。ゲートが“Ｈ”にな
ったＮＭＯＳ２２は、再びターンオンし、電流Ｉ_Ｌ１を
流す。

【００６６】このように、ある程度負荷が軽いときは、
タイマ３８の出力信号によって規制され、ＮＭＯＳ２２
のスイッチング周波数がほぼ一定に維持される。この状
態では、ＮＭＯＳ２２がターンオンするときには、ＮＭ
ＯＳ２２のドレイン・ソース間電圧ＶＤＳが十分低いの
で、スイッチングロスが低い。また、タイマ３８によっ
て、ＮＭＯＳ２２のスイッチング周波数の増加が抑制さ
れるので、スイッチングロスの増加が抑制される。

【００６７】負荷がさらに軽くなると、ＮＭＯＳ２２が
ターンオンする前に、リンギング電圧が脈動する回数が
増加し、タイマ３８が“Ｈ”を出力する前に、図４
（ｇ）のように、カウンタ３７が“Ｈ”を出力する。カ
ウンタ３７の出力信号が“Ｈ”になると、ＯＲ回路３９
の出力信号が“Ｌ”から“Ｈ”に遷移する。これによ
り、ドライバ４０がセットされ、ドライバ４０が再びＮ
ＭＯＳ２２のゲートを“Ｈ”に駆動する。ゲートが
“Ｈ”になったＮＭＯＳ２２は、再びターンオンし、電
流Ｉ_Ｌ１を流す。

【００６８】このように、負荷が軽くなると、タイマ３
８に規制されず、カウンタ３７の計数結果に基づいてＮ
ＭＯＳ２２のターンオンタイミングが設定される。その
ため、負荷が軽くなって出力電力量が少なくなるほどＮ
ＭＯＳ２２のスイッチング周波数が増加するが、リンギ
ング電圧の振幅が減衰する前にＮＭＯＳ２２がターンオ
フする。よって、ＮＭＯＳ２２のゲート・ソース間にか
かるリンギング電圧が最小点近傍になったことを容易に
検出でき、確実にＮＭＯＳ２２をターンオフさせること
が可能になる。これにより、動作が不安定になることが
防止される。また、リンギング電圧の振幅が激しく減衰
しないので、ＮＭＯＳ２２のゲート・ソース間電圧ＶＤ
Ｓが低い状態で、ＮＭＯＳ２２をターンオンさせること
が可能になり、ＮＭＯＳ２２でのスイッチングロスの増
加が抑制される。

【００６９】［第３の実施形態］図７は、本発明の第３
の実施形態に係る昇圧型力率改善回路の構成図であり、
図１及び図６中の要素と共通の要素には、共通の符号が
付されている。この力率改善回路は、第２の実施形態の
力率改善回路のカウンタ３７をタイマ６０に変更したも
のである。タイマ６０のセット端子は、比較器３４の出
力端子に接続され、タイマ６０の出力端子は、ＯＲ回路
３９の一方の入力端子に接続されている。ＯＲ回路３９
の他方の入力端子には、第２の実施形態の昇圧型力率改
善回路と同様に、タイマ３８の出力端子が接続されてい
る。ＯＲ回路３９の出力端子は、ＡＮＤ回路３６の一方
の入力端子に接続されている。ＡＮＤ回路３６の他方の
入力端子は、比較器３４の出力端子に接続されている。
ＡＮＤ回路３６の出力端子が、ドライバ４０のセット端
子に接続されている。他の構成は、第２の実施形態の昇
圧型力率改善回路と同様である。

【００７０】図８は、タイマ６０の動作を説明するため
のタイムチャートである。タイマ６０は、ＮＭＯＳ２２
がターンオンしてから最初に比較器３４がＮＭＯＳ２２
に係るリンギング電圧が最低点近傍になったことを検出
したときにセットされ、それから所定時間αが経過する
までは“Ｌ”を出力する。所定時間αが経過したとき
に、“Ｈ”をＯＲ回路３９に出力する。

【００７１】リンギング電圧の周波数は、コイル５２の
インダクタンスとＮＭＯＳ２２の浮遊容量のキャパシタ
ンス等によって決まる。よって、所定時間αを、例えば
リンギング電圧の脈動回数が６回になる時間に設定する
ことにより、タイマ６０を第１の実施形態及び第２の実
施形態のカウンタ３７と同様に機能させることができ
る。ＯＲ回路３９は、タイマ３８または６０のいずれか
一方から“Ｈ”が出力されているときに、“Ｈ”を出力
する。ＡＮＤ回路３６は、比較器３４が“Ｈ”を出力
し、且つ、ＯＲ回路３９が“Ｈ”を出力しているとき
に、“Ｈ”を出力する。負荷が軽く、負荷に与える出力
電力量が少ないときには、タイマ６０がタイマ３８より
も先に“Ｈ”を出力するので、タイマ６０が“Ｈ”を出
力した直後に、比較器３４が“Ｈ”を出力したタイミン
グで、ドライバ４０がセットされる。ドライバ４０がセ
ットされることにより、ＮＭＯＳ２２がターンオンす
る。他の動作は、第２の実施形態の昇圧型力率改善回路
と同様である。以上のように、本実施形態では、カウン
タ３７の代わりにタイマ６０を設け、タイマ６０にリン
ギング電圧の脈動回数が所定回数になったことを示すよ
うにしたので、第２の実施形態と同様の効果を奏するス
イッチング電源装置を実現できる。

【００７２】［第４の実施形態］図９は、本発明の第４
の実施形態に係るスイッチング電源装置を示す構成図で
ある。このスイッチング電源装置は、前述の第１の実施
形態のスイッチング電源装置の電源３０を可変電圧発生
器７０に置換したものであり、他の構成は図１と同様に
なっている。可変電圧発生器７０は、直流電源２０の発
生する直流電圧ＶＩＮが変動するときに、その変動に対
応した電圧を発生する。

【００７３】前述の第１の実施形態のスイッチング電源
装置では、電源３０が発生する基準電圧と抵抗２７，２
８で生成した電圧信号との間の差分を求め、差分に基づ
きスイッチング素子のＮＭＯＳ２２をターンオフするタ
イミングを設定していた。こうすることにより、負荷に
供給する直流電圧ＶＯＵＴが一定化するように、ＮＭＯ
Ｓ２２のオン期間ＴＯＮが設定される。

【００７４】これに対し、図９のスイッチング電源装置
は、直流電源２０が発生する直流電圧ＶＩＮが変化する
と、可変電圧発生器７０が発生する電圧も変化する。誤
差増幅器２９は、可変電圧発生器７０の発生する電圧と
抵抗２７，２８で発生する電圧との差分を求め、その差
分に基づき、比較器３１がＮＭＯＳ２２をターンオフす
るタイミングを設定する。よって、直流電源２０が発生
する電圧が変化すると、誤差増幅器２９が出力する差分
が変化する。そして、比較器３１が設定するタイミング
も直流電圧ＶＩＮの変化に応答して変化し、ＮＭＯＳ２
２のオン期間が直流電圧ＶＩＮの変化に応答して変化す
る。従って、負荷に供給する直流電圧ＶＯＵＴも直流電
圧ＶＩＮの変化に応答して変化する。

【００７５】ＮＭＯＳ２２をターンオンさせるタイミン
グは、第１の実施形態と同様に設定されるので、負荷が
軽くなってもＮＭＯＳ２２を容易にターンオフさせるこ
とができる。

【００７６】以上のように、本実施形態では、直流電源
２０から入力される電源電圧ＶＩＮの変化に応答して負
荷に供給する直流電圧ＶＯＵＴが変化するスイッチング
電源装置における動作を安定化させることができる。

【００７７】なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。その変形例としては、次
のようなものがある。（１）第２の実施形態では、非絶縁型のスイッチング
電源装置として昇圧型力率改善回路を説明したが、交流
電源５０の発生する交流電圧を整流する全波整流回路５
１の代わりに、直流電源を用いる昇圧形ＤＣ−ＤＣコン
バータ、直流電源を用いる降圧形ＤＣ−ＤＣコンバー
タ、直流電源を用いる極性反転形ＤＣ−ＤＣコンバータ
でも、比較器３１、補助巻線３２、比較器３４、ＡＮＤ
回路３６、カウンタ３７、タイマ３８、ＯＲ回路３９及
びドライバ４０を同様に接続することにより、負荷が軽
いときでも、スイッチングロスの増加が抑制できると共
に動作を安定化する。

【００７８】（２）第４の実施形態では、第１の実施
形態のスイッチング電源装置の電源３０を可変電圧発生
器７０に替え、負荷に供給する直流電圧が、入力直流電
圧ＶＩＮに応答して変化するスイッチング電源装置を説
明したが、第２の実施形態の力率改善回路の電源３０
も、可変電圧発生器７０に替えることが可能である。こ
の場合、可変電圧発生器７０を、交流電源５０の実効
値、波高値、或いは平均電圧等に応じて可変電圧発生器
７０の発生電圧を変化させればよい。

【００７９】

【発明の効果】以上詳細に説明したように、本発明によ
れば、負荷が軽いときでも、スイッチング電源装置のス
イッチングロスの増加を抑制でき、且つ、スイッチング
電源装置の動作を安定化させることが可能になる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るスイッチング電
源装置を示す構成図である。

【図２】負荷が重い時の図１のスイッチング電源装置の
動作を説明するタイムチャートである。

【図３】負荷が軽い時の図１のスイッチング電源装置の
動作を説明するタイムチャートである。

【図４】負荷がさらに軽い時の図１のスイッチング電源
装置の動作を説明するタイムチャートである。

【図５】スイッチング周波数と出力電力の関係を示す特
性図である。

【図６】本発明の第２の実施形態に係る昇圧型力率改善
回路を示す構成図である。

【図７】本発明の第３の実施形態に係る昇圧型力率改善
回路を示す構成図である。

【図８】図７の昇圧型力率改善回路の動作を説明するタ
イムチャートである。

【図９】本発明の第４の実施形態に係るスイッチング電
源装置を示す構成図である。

【図１０】従来のスイッチング電源装置を示す構成図で
ある。

【図１１】図１０のスイッチング電源装置の動作を説明
するタイムチャートである。

【符号の説明】

２０直流電源２１トランス２１ａ一次巻線２１ｂ二次巻線２２ＮＭＯＳ２３，２７，２８，５３，５４抵抗２５整流用ダイオード２６平滑用コンデンサ２９誤差増幅器３１，３４比較器３２補助巻線３６ＡＮＤ回路３７カウンタ３８，６０タイマ３９ＯＲ回路４０ドライバ５０交流電源５１全波整流回路５２コイル５５乗算器

Claims

【特許請求の範囲】

【請求項１】コイルと、前記コイルに直列に接続され、オンすることにより電源
から該コイルに電流を流し、オフしたときに該電流を遮
断するスイッチング素子と、前記コイルに前記電流が流れた期間に該コイルに蓄えら
れたエネルギーを直流電圧に変換して負荷に供給する直
流化手段と、前記スイッチング素子がターンオフした後に一定時間は
該スイッチング素子をオンさせないようにするための計
時手段と、前記スイッチング素子がターンオフした後に前記コイル
に発生して前記スイッチング素子の両端にかかるリンギ
ング電圧の脈動回数を計数する計数手段と、前記計数及び前記計時の結果に基づき前記スイッチング
素子をオンさせるタイミングを設定するオンタイミング
設定手段と、前記直流電圧を検出して前記スイッチング素子をオフさ
せるタイミングを設定するオフタイミング設定手段と、を備えることを特徴とするスイッチング電源装置。
【請求項２】前記計時手段は、前記スイッチング素子が
オンしてから前記リンギング電圧が発生するまでの間の
任意の時点から所定の時間が経過したときに計時信号を
発生するタイマから構成され、前記計数手段は、前記計数した脈動回数が所定回数にな
ったときに計数信号を発生するカウンタから構成され、前記オンタイミング設定手段は、前記計数信号或いは前
記計時信号の少なくともいずれか一方の信号が与えられ
た場合に前記タイミングを設定する手段を備えることを
特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】コイルと、前記コイルに直列に接続され、オンすることにより電源
から該コイルに電流を流し、オフしたときに該電流を遮
断するスイッチング素子と、前記コイルに前記電流が流れた期間に該コイルに蓄えら
れたエネルギーを直流電圧に変換して負荷に供給する直
流化手段と、前記スイッチング素子がターンオフした後の一定時間は
該スイッチング素子をオンさせないようにするための計
時を行う第１の計時手段と、前記スイッチング素子がターンオフした後に前記コイル
に発生して前記スイッチング素子の両端にかかるリンギ
ング電圧の脈動回数が所定回数になったことに相当する
リンギング時間を計時する第２の計時手段と、前記第１及び第２の計時手段の計時結果に基づき前記ス
イッチング素子をオンさせるタイミングを設定するオン
タイミング設定手段と、前記直流電圧を検出して前記スイッチング素子をオフさ
せるタイミングを設定するオフタイミング設定手段と、を備えることを特徴とするスイッチング電源装置。
【請求項４】前記第１の計時手段は、前記スイッチング
素子がオンしてから前記リンギング電圧が発生するまで
の間の任意の時点から所定の時間が経過したときに計時
信号を発生する第１のタイマから構成され、前記第２の計時手段は、前記リンギング時間が経過した
ときに計時信号を発生する第２のタイマから構成され、前記オンタイミング設定手段は、前記第１または第２の
タイマの出力する前記計時信号の少なくともいずれか一
方の信号が与えられた場合に前記タイミングを設定する
手段を備えることを特徴とする請求項３に記載のスイッ
チング電源装置。
【請求項５】前記オンタイミング設定手段は、前記スイ
ッチング素子の両端にかかる前記リンギング電圧が最低
値近傍になったときを前記タイミングとして設定する手
段を備えることを特徴とする請求項１乃至４のいずれか
１項に記載のスイッチング電源装置。
【請求項６】前記コイルは、一次巻線と二次巻線とを有
する変成器の該一次巻線であり、前記直流化手段は、前記一次巻線から前記二次巻線に誘
導されたエネルギーの整流と平滑化とを行って前記直流
電圧を生成する手段を備えることを特徴とする請求項１
乃至５のいずれか１項に記載のスイッチング電源装置。
【請求項７】前記オフタイミング設定手段は、前記直流
電圧に基づき前記タイミングを設定して前記スイッチン
グ素子のオン期間を設定し、前記直流電圧が一定になる
ように制御する手段を備えることを特徴とする請求項１
乃至６のいずれか１項に記載のスイッチング電源装置。
【請求項８】前記電源は、交流を整流した脈流電圧を発
生し、前記オフタイミング設定手段は、前記電源の発生する脈流電圧を検出する入力電圧検出回
路と、前記スイッチング素子に流れる電流を検出する電流検出
手段と、前記直流電圧と前記検出された脈流電圧と前記検出され
た電流とに基づいて前記タイミングを設定して前記スイ
ッチング素子のオン期間を設定し、前記直流電圧が一定
になり、且つ、前記スイッチング素子に流れる電流の包
絡線の位相が前記脈流電圧の位相と一致するように制御
する手段と、を備えることを特徴とする請求項１乃至６
のいずれか１項に記載のスイッチング電源装置。
【請求項９】前記オフタイミング設定手段は、前記直流
電圧に基づき前記タイミングを設定して前記スイッチン
グ素子のオン期間を設定し、前記直流電圧を前記電源の
電圧に応じて変化させるように制御する手段を備えるこ
とを特徴とする請求項１乃至６のいずれか１項に記載の
スイッチング電源装置。
【請求項１０】前記電源は、交流を整流した脈流電圧を
発生し、前記オフタイミング設定手段は、前記電源の発生する脈流電圧を検出する入力電圧検出回
路と、前記スイッチング素子に流れる電流を検出する電流検出
手段と、前記直流電圧と前記検出された脈流電圧と前記検出され
た電流とに基づいて前記タイミングを設定して前記スイ
ッチング素子のオン期間を設定し、前記直流電圧が前記
電源の電圧に応じて変化し、且つ、該スイッチング素子
に流れる電流の包絡線の位相が前記脈流電圧の位相と一
致するように制御する手段と、を備えることを特徴とす
る請求項１乃至６のいずれか１項に記載のスイッチング
電源装置。