JP3417149B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3417149B2 JP3417149B2 JP16083095A JP16083095A JP3417149B2 JP 3417149 B2 JP3417149 B2 JP 3417149B2 JP 16083095 A JP16083095 A JP 16083095A JP 16083095 A JP16083095 A JP 16083095A JP 3417149 B2 JP3417149 B2 JP 3417149B2
- Authority
- JP
- Japan
- Prior art keywords
- choke coil
- value
- switching element
- rectifier circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
Description
パ回路を用いて平滑化する電源装置に関するものであ
る。
置は、図6に示すような回路で構成され、全波整流器D
Bで商用電源ACを整流し、整流された出力を昇圧チョ
ッパ回路2に入力し、昇圧チョッパ回路2中の平滑用コ
ンデンサC2 の電圧を出力する。
Bの出力間に、巻線抵抗R1 及びインダクタンス成分L
1aからなるチョークコイルL1 とスイッチング素子SW
1 とを直列接続し、FETよりなるスイッチング素子S
W1 の両端(ドレイン・ソース間)に平滑用コンデンサ
C2 を介する形でダイオードD1 を接続した構成となっ
ている。ここで、ダイオードD1 は、チョークコイルL
1 に蓄積されたエネルギを放出するための経路を形成す
るために設けてある。また、チョークコイルL 1 は二次
巻線n2 を有し、二次巻線の一端は制御回路1に接続し
てある。
路1と接続されていて、スイッチング素子SW1 は制御
回路1によってオン・オフ制御される。以下に、昇圧チ
ョッパ回路2の動作について詳しく説明する。昇圧チョ
ッパ回路2において、スイッチング素子SW1 がオンし
ている時は、チョークコイルL1 にエネルギが蓄積され
る。ここで、スイッチング素子SW1のオン時間は制御
回路1により制御され、制御回路1からの信号でスイッ
チング素子SW1 がオフすると、チョークコイルL1 に
蓄積されたエネルギは、全波整流器DBの出力に重畳し
てダイオードD1 を介して平滑用コンデンサC2 に充電
され、平滑用コンデンサC2 の両端に昇圧電圧を発生す
る。
ルギがなくなり、チョークコイルL 1 に流れる電流IL
が零になるとチョークコイルL1 の二次巻線n2 に流れ
る電流も零になるので、制御回路1によって電流IL が
零になったことを検出し、制御回路1はスイッチング素
子SW1 のゲート(G)にオン信号を送る。ここで、チ
ョークコイルL1 に巻線抵抗R1 が無い場合における電
流IL の理想的な動作波形を図7(c)に、スイッチン
グ素子SW1 のドレイン(D)・ソース(S)間に流れ
る電流IS の理想的な動作波形を図7(a)に、ダイオ
ードD1 に流れる電流ID の理想的な動作波形を図7
(b)に、夫々示す。
チョークコイルL1 には、図6に示すように、インダク
タンス成分L1aの他に巻線抵抗R1 、チョークコイルL
1 の巻線浮遊容量よりなる第1の浮遊容量C3 ,チョー
クコイルL1 の出力端と全波整流器DBのグランド端と
の間に存在する容量成分よりなる第2の浮遊容量C4 が
存在するため、スイッチング素子SW1 オン時に、スイ
ッチング素子SW1 のドレイン・ソース間には、図8
(a)に示す瞬間的に大きなスパイク状のスパイク電流
(ISH)が流れる場合がある。このスパイク電流は、チ
ョークコイルL1 の一次巻線n1 の巻線数、インダクタ
ンス成分L1aが大きい場合や、チョークコイルL1 の各
浮遊容量C3 、C4 が大きい場合に、大きくなる事が実
験的に確かめられている。
デンサC1 と第1の浮遊容量C3 と第2の浮遊容量C4
と巻線抵抗R1 との影響でどのようにして流れるのか、
その過程を、第2の浮遊容量C4 を無視した場合と第1
の浮遊容量C3 を無視した場合とに分けて以下に説明す
る。 (1)第2の浮遊容量C4 を無視した場合 図6において第2の浮遊容量C4 を無視した場合を考え
る。
態では、チョークコイルL1 に蓄積されたエネルギは平
滑用コンデンサC2 に充電されていくが、ダイオードD
1 のオン電圧をVD 、チョークコイルL1 に蓄積された
エネルギによるチョークコイルL1 の起電力をVL 、平
滑用コンデンサC2 の両端電圧(つまり、出力電圧)を
Vout 、フィルタ用コンデンサC1 の両端電圧をEとす
ると、 Vout +VD =E+VL となった時、ダイオードD1 に流れる電流ID は零(I
D =0)となり、ダイオードD1 は非導通状態となる。
スイッチング素子SW1 は瞬時にオンすることが望まし
いが、実際にはID =0の時点からスイッチング素子S
W1のゲート(G)にオン信号が入るまでには遅れ時間
tstがある。このため、図6の回路のスイッチング素子
SW1 がオンする直前における図6の回路の等価回路
は、図9に示すように、電圧Eの直流電源にチョークコ
イルL1 のインダクタンス成分L1a及び巻線抵抗R1 と
第1の浮遊容量C3 とが直列接続されたLCR直列共振
回路となる。
は、第1の浮遊容量C3 の両端電圧の初期値VC3は、V
C3=Vout +VD であり、また、スイッチング素子SW
1 のドレイン・ソース間電圧をVSWとすると、VSWはV
C3に等しい。従って、スイッチング素子SW1 のドレイ
ン・ソース間電圧は、図10に示すように初期値がVSW
=Vout +VD であり、(VSWは)時間とともに減少ま
たは減衰振動して定常状態ではVSW=Eとなる。
R1 ,L1a,C3 の値により第1の浮遊容量C3 の両端
電圧(つまり、スイッチング素子SW1 のドレイン・ソ
ース間電圧)の動作波形が異なる。その動作波形を図1
0(a)〜(c)に示す。例えば、R1 >2√(L1a/
C3 )の場合、スイッチング素子SW1 のドレイン・ソ
ース間電圧は、図10(a)に示すように変化し、前述
の遅れ時間tstのために図10(a)中のP点でスイッ
チング素子SW1 がオンしたとすると、スイッチング素
子SW1 のドレイン・ソース間にはVSWP なる電圧がか
かった状態でオンすることになるので、スイッチング素
子SW1 のドレインからソースへ図8(a)に示すよう
なスパイク電流が流れる。
場合、スイッチング素子SW1 のドレイン・ソース間電
圧は、図10(c)に示すように振動変化する。遅れ時
間t stが図10(a)の場合と同じであり、例えば、図
10(c)中のQ点でスイッチング素子SW1 がオンし
たとするとスイッチング素子SW1 にはVSWQ なる電圧
がかかる。つまり、スイッチング素子SW1 のドレイン
・ソース間電圧は振動しているので、その電圧が小さな
時点でスイッチング素子SW1 がオンするようにすれ
ば、VSWP >VSWQ となるのでR1 <2√(L1a/
C3 )の場合の方がスパイク電流は抑制される。
る。この場合、スイッチング素子SW1 がオンする直前
の図6の回路の等価回路は、図11に示すように、チョ
ークコイルL1 のインダクタンス成分L1aおよび巻線抵
抗R1 と第2の浮遊容量C4 とが直列接続された閉回路
よりなるLCR直列回路となる。
遊容量C4 の両端電圧の初期値は、VL (=Vout +V
D −E)であり、R1 <2√(L1a/C4 )の場合、第
2の浮遊容量C4 の両端の電圧は時間経過に伴い、図1
0(c)と同様に減衰振動するので、(1)の場合、ス
パイク電流を抑制できる。したがって、図6の回路にお
いてフィルタ用コンデンサC1 の容量が、第1の浮遊容
量C3 、第2の浮遊容量C4 よりも十分大きいとすれ
ば、第1の浮遊容量C3 と第2の浮遊容量C4 の合成浮
遊容量とチョークコイルL1 のインダクタンス成分L1a
および巻線抵抗R1 に起因した振動動作が生じると考え
られる。
スイッチング素子SW1 がオンする瞬間にスイッチング
素子SW1 の両端(ドレイン・ソース間)にかかってい
る電圧の大きさで決まり、その電圧の大きさは、R1 <
2√(L1a/(C3 +C4 ))の条件下で自由振動が生
じる場合には、チョークコイルL1 のインダクタンス成
分L1aおよび巻線抵抗R1 と第1の浮遊容量C3 と第2
の浮遊容量C4 および商用電源ACの電圧で決まる振動
波形と、ダイオードD1 に流れる電流ID がI D =0と
なった時点からスイッチング素子SW1 のゲートにオン
信号が入るまでの遅れ時間(tst)によって決まる。
あり、その目的は、ゼロ電流を検出してスイッチング素
子をオンさせる昇圧チョッパ回路を有する電源装置にお
けるスパイク状のスイッチング電流を抑制し、雑音や回
路損失を低減した電源装置を提供することにある。
目的を達成するために、商用電源を整流する整流回路
と、該整流回路の出力に接続されるチョークコイル及び
スイッチング素子及びダイオード及び平滑コンデンサで
構成される昇圧チョッパ回路と、前記チョークコイルに
流れる電流を検出し、検出された電流が零ならば前記ス
イッチング素子にオン信号を与え、また別途定められた
オフ信号を与える制御回路とからなる電源装置におい
て、前記チョークコイルの直流抵抗値、インダクタンス
値、巻線浮遊容量値、及び前記チョークコイルの出力端
と前記整流回路のグランド端との間に存在する容量成分
値が、前記スイッチング素子の両端に印加される電圧が
振動電圧になり且つ前記振動電圧の最小値が零ボルト以
下になるように設定され、前記チョークコイルを2つに
分割して直列接続し、スイッチング素子から離れた方の
チョークコイルに二次巻線を設け、該二次巻線よりチョ
ークコイルに流れる電流を検出することを特徴とする。
流回路と、該整流回路の出力に接続されるチョークコイ
ル及びスイッチング素子及びダイオード及び平滑コンデ
ンサで構成される昇圧チョッパ回路と、前記チョークコ
イルに流れる電流を検出し、検出された電流が零ならば
前記スイッチング素子にオン信号を与え、また別途定め
られたオフ信号を与える制御回路とからなる電源装置に
おいて、前記チョークコイルの直流抵抗値、インダクタ
ンス値、巻線浮遊容量値、及び前記チョークコイルの出
力端と前記整流回路のグランド端との間に存在する容量
成分値が、前記スイッチング素子の両端に印加される電
圧が振動電圧になり且つ前記振動電圧の最小値が零ボル
ト以下になるように設定され、整流回路とチョークコイ
ルとの間に、前記チョークコイルと直列にカレントトラ
ンスを接続し、前記カレントトランスで前記チョークコ
イルに流れる電流を検出することを特徴とする。
流回路と、該整流回路の出力に接続されるチョークコイ
ル及びスイッチング素子及びダイオード及び平滑コンデ
ンサで構成される昇圧チョッパ回路と、前記チョークコ
イルに流れる電流を検出し、検出された電流が零ならば
前記スイッチング素子にオン信号を与え、また別途定め
られたオフ信号を与える制御回路とからなる電源装置に
おいて、前記チョークコイルの直流抵抗値、インダクタ
ンス値、巻線浮遊容量値、及び前記チョークコイルの出
力端と前記整流回路のグランド端との間に存在する容量
成分値が、前記スイッチング素子の両端に印加される電
圧が振動電圧になり且つ前記振動電圧の最小値が零ボル
ト以下になるように設定され、チョークコイルに流れる
電流を検出する為に前記チョークコイルに二次巻線を設
け、前記二次巻線の両端にコモンフィルタを設けたこと
を特徴とする。請求項4の発明は、商用電源を整流する
整流回路と、該整流回路の出力に接続されるチョークコ
イル及びスイッチング素子及びダイオード及び平滑コン
デンサで構成される昇圧チョッパ回路と、前記チョーク
コイルに流れる電流を検出し、検出された電流が零なら
ば前記スイッチング素子にオン信号を与え、また別途定
められたオフ信号を与える制御回路とからなる電源装置
において、前記チョークコイルの直流抵抗値、インダク
タンス値、巻線浮遊容量値、及び前記チョークコイルの
出力端と前記整流回路のグランド端との間に存在する容
量成分値が、前記スイッチング素子の両端に印加される
電圧が振動電圧になり且つ前記振動電圧の最小値が零ボ
ルト以下になるように設定され、チョークコイルに流れ
る電流を検出する為に設けた二次巻線の両端夫々に抵抗
成分又はインダクタンス成分を持つ素子を接続したこと
を特徴とする。
直流抵抗値、インダクタンス値、巻線浮遊容量値、及び
前記チョークコイルの出力端と前記整流回路のグランド
端との間に存在する容量成分値が、スイッチング素子に
印加される振動電圧が負の期間または略最小値の時点で
前記スイッチング素子がオンするように設定されてなる
ことを特徴とする。
ルの直流抵抗値、インダクタンス値、巻線浮遊容量値、
及び前記チョークコイルの出力端と前記整流回路のグラ
ンド端との間に存在する容量成分値が、前記スイッチン
グ素子の両端に印加される電圧が振動電圧になり且つ前
記振動電圧の最小値が零ボルト以下になるように設定さ
れてなるので、スイッチング素子へのスパイク電流を抑
制することができ、雑音の抑制、スイッチング損失の低
減、更には装置の小型化、高信頼性、低コストにも寄与
する。しかも、前記チョークコイルを2つに分割して直
列接続し、スイッチング素子から離れた方のチョークコ
イルに二次巻線を設け、該二次巻線よりチョークコイル
に流れる電流を検出するので、スイッチング素子がオン
した瞬間にスイッチング素子に流れる電流は、スイッチ
ング素子に近い方のチョークコイルを流れることになる
から、スパイク電流を抑制することができる。
コイルの直流抵抗値、インダクタンス値、巻線浮遊容量
値、及び前記チョークコイルの出力端と前記整流回路の
グランド端との間に存在する容量成分値が、前記スイッ
チング素子の両端に印加される電圧が振動電圧になり且
つ前記振動電圧の最小値が零ボルト以下になるように設
定されてなるので、スイッチング素子へのスパイク電流
を抑制することができ、雑音の抑制、スイッチング損失
の低減、更には装置の小型化、高信頼性、低コストにも
寄与する。しかも、整流回路とチョークコイルとの間に
前記チョークコイルと直列にカレントトランスを接続
し、前記カレントトランスで前記チョークコイルに流れ
る電流を検出するので、前記チョークコイルの一次巻線
と二次巻線との間に存在した浮遊容量がなくなり、スイ
ッチング素子に流れるスパイク電流をカレントトランス
のインダクタンスにより抑制することができる。
コイルの直流抵抗値、インダクタンス値、巻線浮遊容量
値、及び前記チョークコイルの出力端と前記整流回路の
グランド端との間に存在する容量成分値が、前記スイッ
チング素子の両端に印加される電圧が振動電圧になり且
つ前記振動電圧の最小値が零ボルト以下になるように設
定されてなるので、スイッチング素子へのスパイク電流
を抑制することができ、雑音の抑制、スイッチング損失
の低減、更には装置の小型化、高信頼性、低コストにも
寄与する。しかも、チョークコイルに流れる電流を検出
する為に前記チョークコイルに二次巻線を設け、前記二
次巻線の両端にコモンフィルタを設けたので、浮遊容量
を介しスイッチング素子に流れるスパイク電流を前記コ
モンフィルタのインダクタンスにより抑制することがで
きる。請求項4の発明の構成によれば、チョークコイル
の直流抵抗値、インダクタンス値、巻線浮遊容量値、及
び前記チョークコイルの出力端と前記整流回路のグラン
ド端との間に存在する容量成分値が、前記スイッチング
素子の両端に印加される電圧が振動電圧になり且つ前記
振動電圧の最小値が零ボルト以下になるように設定され
てなるので、スイッチング素子へのスパイク電流を抑制
することができ、雑音の抑制、スイッチング損失の低
減、更には装置の小型化、高信頼性、低コストにも寄与
する。しかも、チョークコイルに流れる電流を検出する
為に設けた二次巻線の両端夫々に抵抗成分又はインダク
タンス成分を持つ素子を接続したので、浮遊容量を介し
スイッチング素子に流れるスパイク電流を抵抗成分また
はインダクタンス成分により抑制することができる。
コイルの直流抵抗値、インダクタンス値、巻線浮遊容量
値、及び前記チョークコイルの出力端と前記整流回路の
グランド端との間に存在する容量成分値が、スイッチン
グ素子に印加される振動電圧が負の期間または略最小値
の時点で前記スイッチング素子がオンするように設定さ
れてなるので、スイッチング素子へのスパイク電流を抑
制することができる。
を説明する。(基本例1) 本基本例の電源 装置は、図1に示すような回路構成であ
り、基本的には従来技術で説明した電源装置(図6)と
同じであり、本基本例の特徴とするところは、チョーク
コイルL1の巻線抵抗R1、第1の浮遊容量C3、第2
の浮遊容量C4の値を考慮して、スパイク電流を抑制す
ることにある。
以下に説明する。本電源装置は、全波整流器DBで商用
電源ACを整流し、整流された出力を昇圧チョッパ回路
2に入力し、昇圧チョッパ回路2中の平滑用コンデンサ
C2 の電圧を出力する。昇圧チョッパ回路2は、全波整
流器DBの出力間に、チョークコイルL1 とスイッチン
グ素子SW1 とを直列接続し、FETよりなるスイッチ
ング素子SW1の両端(ドレイン・ソース間)に平滑用
コンデンサC2 を介する形でダイオードD1 を接続した
構成となっている。ここで、ダイオードD1 は、チョー
クコイルL1 に蓄積されたエネルギを放出するための経
路を形成するために設けてある。また、チョークコイル
L1 は二次巻線n2 を有し、二次巻線の一端は制御回路
1に接続してある。
路1と接続されていて、スイッチング素子SW1 は制御
回路1によってオン・オフ制御される。以下に、昇圧チ
ョッパ回路2の動作について詳しく説明する。昇圧チョ
ッパ回路2において、スイッチング素子SW1 がオンし
ている時は、チョークコイルL1 にエネルギが蓄積され
る。ここで、スイッチング素子SW1のオン時間は制御
回路1により制御され、制御回路1からの信号でスイッ
チング素子SW1 がオフすると、チョークコイルL1 に
蓄積されたエネルギは、全波整流器DBの出力に重畳し
てダイオードD1 を介して平滑用コンデンサC2 に充電
され、平滑用コンデンサC2 の両端に昇圧電圧を発生す
る。
ルギがなくなり、チョークコイルL1に流れる電流IL
が零になるとチョークコイルL1の二次巻線n2に流れ
る電流も零になるので、制御回路1によって電流ILが
零になったことを検出し、制御回路1はスイッチング素
子SW1のゲート(G)にオン信号を送る。ところで、
従来の技術で説明したように、チョークコイルL1に
は、インダクタンス成分L1a、巻線抵抗R1、第1の
浮遊容量C3,第2の浮遊容量C4が存在し、これらに
よりスイッチング素子SW1オン時にスイッチング素子
SW1にスパイク電流が流れてしまう。そこで、本基本
例では、以下に説明する手段によってスパイク電流を抑
制している。
オン時に、スイッチング素子SW1に印加される電圧が
振動電圧になるように、チョークコイルL1のインダク
タンス成分L1a、巻線抵抗R1、第1の浮遊容量
C3、第2の浮遊容量C4の値をR1<2√(L1a/
(C3+C4))の条件を満足するように設定し、しか
も、振動の振幅を大きくして、スイッチング素子SW1
オン時にスイッチング素子SW1の両端(ドレイン・ソ
ース間)に印加する振動電圧最小値を小さくすることに
よりスイッチング素子SW1に流れるスパイク状の電流
(スパイク電流)の発生を抑制する。この為には、巻線
抵抗R1が小さい程有効である。
相(位相角90°)付近で、この振動振幅が小さくな
り、スパイク電流が生じやすくなるので、このポイント
での配慮が必要となる。
本的な動作は基本例1に準ずる。 本基本例の特徴とす
るところは、ダイオードD1に流れる電流IDがID=
0となる時点からスイッチング素子SW1のゲートにオ
ン信号が入ってスイッチング素子SW1がオンするまで
の遅れ時間tstと、スイッチング素子SW1への印加
電圧が最小となる時間を略一致させるように、振動条件
R1<2√(L1a/(C3+C4))を満足するよう
にチョークコイルL1のインダクタンス成分L1a、巻
線抵抗R1、第1の浮遊容量C3、第2の浮遊容量C4
の値を設定することにある。
容量C4の値が大きくて上記諸条件に適合できない場合
は、以下の実施例に示すように、チョークコイルL1の
構造的要素などを変更することによって改善することが
できる。
におけるチョークコイルL1と直列にコイルL2を接続
し、二次巻線を有するチョークコイルL1をスイッチン
グ素子SW1から離れた方に配置したものである。な
お、コイルL2は新たに設けてもよいし、チョークコイ
ルL1を分割したものでもよい。本実施例の電源装置の
基本的な動作は基本例1に準ずる。
チング素子SW1 がオンした瞬間に第1の浮遊容量C3
を介しスイッチング素子SW1 に流れる電流と第2の浮
遊容量C4 を介しスイッチング素子SW1 に流れる電流
が、コイルL2 を介してスイッチング素子SW1 へを流
れることにあり、その結果、スパイク電流のピークを抑
制することができる。
においてチョークコイルL1の二次巻線n2を外し、替
わりに、全波整流器DBとチョークコイルL1との間に
チョークコイルL1と直列にカレントトランスCTを接
続し、このカレントトランスCTにより、チョークコイ
ルL1に流れる電流がゼロになる検出を行い、制御回路
1に信号を送るものである。
ずる。本実施例では、上記回路構成にすることにより、
基本例1でチョークコイルL1の一次巻線n1と二次巻
線n2との間に存在した第1の浮遊容量C3がなくな
り、第2の浮遊容量C4を介してスイッチング素子SW
1に流れるスパイク電流をカレントトランスCTのイン
ダクタンスにより抑制することができる。
量は発生するが巻数も少なく、構造的配慮がしやすくな
る。 (実施例3) 本実施例の電源装置は、図4に示すように、図1の回路
においてチョークコイルL1の二次巻線n2両端にコモ
ンフィルタFTを設けたものであり、基本的な動作は基
本例1に準ずる。
て、第1の浮遊容量C3を介しスイッチング素子SW1
に流れるスパイク電流をコモンフィルタFTのインダク
タンスにより抑制することができる。
におけるコモンフィルタFTの替わりに抵抗成分または
インダクタンス成分をもつ素子Zを2つ接続したもので
ある。このようにすることによって、第1の浮遊容量C
3を介しスイッチング素子SW1に流れるスパイク電流
を素子Zの抵抗成分またはインダクタンス成分により抑
制することができる。
1を巻線間浮遊容量の小さいヘリカルコイル(二次巻線
を有する)と置き替えたものであって、基本的な動作は
基本例1に準ずる。
ことによって、基本例1よりも第1の浮遊容量C3及び
第2の浮遊容量C4が小さくなるので、スパイク電流を
小さくすることができる。
流抵抗値、インダクタンス値、巻線浮遊容量値、及び前
記チョークコイルの出力端と前記整流回路のグランド端
との間に存在する容量成分値が、前記スイッチング素子
の両端に印加される電圧が振動電圧になり且つ前記振動
電圧の最小値が零ボルト以下になるように設定されてな
るので、スイッチング素子へのスパイク電流を抑制する
ことができるという効果があり、雑音の抑制、スイッチ
ング損失の低減、更には装置の小型化、高信頼性、低コ
ストにも寄与するという効果がある。しかも、前記チョ
ークコイルを2つに分割して直列接続し、スイッチング
素子から離れた方のチョークコイルに二次巻線を設け、
該二次巻線よりチョークコイルに流れる電流を検出する
ので、スイッチング素子がオンした瞬間にスイッチング
素子に流れる電流は、スイッチング素子に近い方のチョ
ークコイルを流れることになるから、スパイク電流を抑
制することができるという効果がある。
抵抗値、インダクタンス値、巻線浮遊容量値、及び前記
チョークコイルの出力端と前記整流回路のグランド端と
の間に存在する容量成分値が、前記スイッチング素子の
両端に印加される電圧が振動電圧になり且つ前記振動電
圧の最小値が零ボルト以下になるように設定されてなる
ので、スイッチング素子へのスパイク電流を抑制するこ
とができ、雑音の抑制、スイッチング損失の低減、更に
は装置の小型化、高信頼性、低コストにも寄与するとい
う効果がある。しかも、整流回路とチョークコイルとの
間に前記チョークコイルと直列にカレントトランスを接
続し、前記カレントトランスで前記チョークコイルに流
れる電流を検出するので、前記チョークコイルの一次巻
線と二次巻線との間に存在した浮遊容量がなくなり、ス
イッチング素子に流れるスパイク電流をカレントトラン
スのインダクタンスにより抑制することができるという
効果がある。
抵抗値、インダクタンス値、巻線浮遊容量値、及び前記
チョークコイルの出力端と前記整流回路のグランド端と
の間に存在する容量成分値が、前記スイッチング素子の
両端に印加される電圧が振動電圧になり且つ前記振動電
圧の最小値が零ボルト以下になるように設定されてなる
ので、スイッチング素子へのスパイク電流を抑制するこ
とができ、雑音の抑制、スイッチング損失の低減、更に
は装置の小型化、高信頼性、低コストにも寄与するとい
う効果がある。しかも、チョークコイルに流れる電流を
検出する為に前記チョークコイルに二次巻線を設け、前
記二次巻線の両端にコモンフィルタを設けたので、浮遊
容量を介しスイッチング素子に流れるスパイク電流を前
記コモンフィルタのインダクタンスにより抑制すること
ができるという効果がある。請求項4の発明は、チョー
クコイルの直流抵抗値、インダクタンス値、巻線浮遊容
量値、及び前記チョークコイルの出力端と前記整流回路
のグランド端との間に存在する容量成分値が、前記スイ
ッチング素子の両端に印加される電圧が振動電圧になり
且つ前記振動電圧の最小値が零ボルト以下になるように
設定されてなるので、スイッチング素子へのスパイク電
流を抑制することができ、雑音の抑制、スイッチング損
失の低減、更には装置の小型化、高信頼性、低コストに
も寄与するという効果がある。しかも、チョークコイル
に流れる電流を検出する為に設けた二次巻線の両端夫々
に抵抗成分又はインダクタンス成分を持つ素子を接続し
たので、浮遊容量を介しスイッチング素子に流れるスパ
イク電流を抵抗成分またはインダクタンス成分により抑
制することができるという効果がある。
抵抗値、インダクタンス値、巻線浮遊容量値、及び前記
チョークコイルの出力端と前記整流回路のグランド端と
の間に存在する容量成分値が、スイッチング素子に印加
される振動電圧が負の期間または略最小値の時点で前記
スイッチング素子がオンするように設定されてなるの
で、スイッチング素子へのスパイク電流を抑制すること
ができるという効果がある。
る。
る。
Claims (5)
- 【請求項1】 商用電源を整流する整流回路と、該整流
回路の出力に接続されるチョークコイル及びスイッチン
グ素子及びダイオード及び平滑コンデンサで構成される
昇圧チョッパ回路と、前記チョークコイルに流れる電流
を検出し、検出された電流が零ならば前記スイッチング
素子にオン信号を与え、また別途定められたオフ信号を
与える制御回路とからなる電源装置において、前記チョ
ークコイルの直流抵抗値、インダクタンス値、巻線浮遊
容量値、及び前記チョークコイルの出力端と前記整流回
路のグランド端との間に存在する容量成分値が、前記ス
イッチング素子の両端に印加される電圧が振動電圧にな
り且つ前記振動電圧の最小値が零ボルト以下になるよう
に設定され、前記チョークコイルを2つに分割して直列
接続し、スイッチング素子から離れた方のチョークコイ
ルに二次巻線を設け、該二次巻線よりチョークコイルに
流れる電流を検出することを特徴とする電源装置。 - 【請求項2】 商用電源を整流する整流回路と、該整流
回路の出力に接続されるチョークコイル及びスイッチン
グ素子及びダイオード及び平滑コンデンサで構成される
昇圧チョッパ回路と、前記チョークコイルに流れる電流
を検出し、検出された電流が零ならば前記スイッチング
素子にオン信号を与え、また別途定められたオフ信号を
与える制御回路とからなる電源装置において、前記チョ
ークコイルの直流抵抗値、インダクタンス値、巻線浮遊
容量値、及び前記チョークコイルの出力端と前記整流回
路のグランド端との間に存在する容量成分値が、前記ス
イッチング素子の両端に印加される電圧が振動電圧にな
り且つ前記振動電圧の最小値が零ボルト以下になるよう
に設定され、整流回路とチョークコイルとの間に、前記
チョークコイルと直列にカレントトランスを接続し、前
記カレントトランスで前記チョークコイルに流れる電流
を検出することを特徴とする電源装置。 - 【請求項3】 商用電源を整流する整流回路と、該整流
回路の出力に接続されるチョークコイル及びスイッチン
グ素子及びダイオード及び平滑コンデンサで構成される
昇圧チョッパ回路と、前記チョークコイルに流れる電流
を検出し、検出された電流が零ならば前記スイッチング
素子にオン信号を与え、また別途定められたオフ信号を
与える制御回路とからなる電源装置において、前記チョ
ークコイルの直流抵抗値、インダクタンス値、巻線浮遊
容量値、及び前記チョークコイルの出力端と前記整流回
路のグランド端との間に存在する容量成分値が、前記ス
イッチング素子の両端に印加される電圧が振動電圧にな
り且つ前記振動電圧の最小値が零ボルト以下になるよう
に設定され、チョークコイルに流れる電流を検出する為
に前記チョークコイルに二次巻線を設け、前記二次巻線
の両端にコモンフィルタを設けたことを特徴とする電源
装置。 - 【請求項4】 商用電源を整流する整流回路と、該整流
回路の出力に接続されるチョークコイル及びスイッチン
グ素子及びダイオード及び平滑コンデンサで構成される
昇圧チョッパ回路と、前記チョークコイルに流れる電流
を検出し、検出された電流が零ならば前記スイッチング
素子にオン信号を与え、また別途定められたオフ信号を
与える制御回路とからなる電源装置において、前記チョ
ークコイルの直流抵抗値、インダクタンス値、巻線浮遊
容量値、及び前記チョークコイルの出力端と前記整流回
路のグランド端との間に存在する容量成分値が、前記ス
イッチング素子の両端に印加される電圧が振動電圧にな
り且つ前記振動電圧の最小値が零ボルト以下になるよう
に設定され、チョークコイルに流れる電流を検出する為
に設けた二次巻線の両端夫々に抵抗成分又はインダクタ
ンス成分を持つ素子を接続したことを特徴とする電源装
置。 - 【請求項5】 前記チョークコイルの直流抵抗値、イン
ダクタンス値、巻線浮遊容量値、及び前記チョークコイ
ルの出力端と前記整流回路のグランド端との間に存在す
る容量成分値は、スイッチング素子に印加される振動電
圧が負の期間または略最小値の時点で前記スイッチング
素子がオンするように設定されてなることを特徴とする
請求項1ないし請求項4のいずれかに記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16083095A JP3417149B2 (ja) | 1995-06-27 | 1995-06-27 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16083095A JP3417149B2 (ja) | 1995-06-27 | 1995-06-27 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0919134A JPH0919134A (ja) | 1997-01-17 |
JP3417149B2 true JP3417149B2 (ja) | 2003-06-16 |
Family
ID=15723339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16083095A Expired - Fee Related JP3417149B2 (ja) | 1995-06-27 | 1995-06-27 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3417149B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4710590B2 (ja) * | 2005-12-22 | 2011-06-29 | パナソニック電工株式会社 | 放電灯点灯装置及び画像表示装置 |
JP2008206282A (ja) * | 2007-02-20 | 2008-09-04 | Densei Lambda Kk | スナバ回路 |
JP5898875B2 (ja) * | 2011-07-22 | 2016-04-06 | ミネベア株式会社 | Dc−dcコンバータ |
-
1995
- 1995-06-27 JP JP16083095A patent/JP3417149B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0919134A (ja) | 1997-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7209374B2 (en) | Capacitor-input positive and negative power supply circuit | |
JP3459142B2 (ja) | 駆動パルス出力制限回路 | |
US7289338B2 (en) | Input to output isolated DC-DC converter | |
JP2878995B2 (ja) | 電圧変換器及び電圧変換器に於ける電流制御方法 | |
US6639813B2 (en) | Zero-voltage-switching power supply | |
US20100165671A1 (en) | Switched-mode Power Supplies | |
JP3455253B2 (ja) | スイッチモード電源 | |
JPH04299070A (ja) | スイッチングレギュレータ | |
JP2004364433A (ja) | 直流電圧変換回路 | |
JP3417149B2 (ja) | 電源装置 | |
JP3049696B2 (ja) | スイッチング電源装置 | |
JP2003199346A (ja) | スイッチング電源装置 | |
JP3277554B2 (ja) | スイッチング電源 | |
US6628533B2 (en) | DC-to-DC converter providing high current and low voltage | |
JPH08168240A (ja) | Dc−dcコンバータ | |
JP3590152B2 (ja) | 直流電源装置 | |
JP3468415B2 (ja) | 昇圧型スイッチング電源装置 | |
JP3215273B2 (ja) | スイッチング電源 | |
JP3346443B2 (ja) | スイッチング電源装置 | |
JP3587907B2 (ja) | 直流電源装置 | |
JP3596372B2 (ja) | 電源装置 | |
JPH09131055A (ja) | スイッチングレギュレータ | |
JPH03251076A (ja) | スイッチング電源回路 | |
JPH05336747A (ja) | スイッチング電源 | |
JP3231175B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030114 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030311 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |